JP5264305B2 - 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 - Google Patents
回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 Download PDFInfo
- Publication number
- JP5264305B2 JP5264305B2 JP2008152064A JP2008152064A JP5264305B2 JP 5264305 B2 JP5264305 B2 JP 5264305B2 JP 2008152064 A JP2008152064 A JP 2008152064A JP 2008152064 A JP2008152064 A JP 2008152064A JP 5264305 B2 JP5264305 B2 JP 5264305B2
- Authority
- JP
- Japan
- Prior art keywords
- net
- symbol
- information
- editing support
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は上述したような問題点に鑑みてなされたものであり、回路設計の負担を低減させることを目的とする。
(第1の実施形態)
図1は、本実施形態に係る回路図生成装置のハードウェア構成を示す図である。
回路図生成装置100はコンピュータであって、表示部101、入力部102、CPU103、メモリ104、画像処理部105、記憶装置106を含んで構成されている。回路図生成装置100の各構成要素はバス107により接続されている。
入力部102はキーボードやマウス等であって、回路設計者(以下、ユーザという)による回路図生成装置100に対する操作指示を受信する。入力部102は入力された操作情報をCPU103に送信する。
メモリ104は例えばRAMであり、表示部101に表示する画像データや記憶装置106に格納されているプログラム等を一時的に記憶する。
記憶装置106は例えばハードディスクであって、CADプログラム、中継シンボル配置プログラム、回路図情報及び中継部品のシンボルを含むシンボルライブラリに関する情報等が記憶されている。
図3はユーザによりネットを選択している回路図の一例を示す図である。ユーザは入力部102を操作して表示部101に表示されているポインタ301をドラッグさせて、ネット202、203を囲むような矩形領域(図3に示す鎖線)を作成する。
図4はユーザによりシンボルを選択するためのダイアログの一例を示す図である。CPU103はユーザにより入力部102からの操作情報に基づいてダイアログ401を表示する。図4に示すダイアログ401には、中継部品の名称をシンボルリスト402として表示するリスト欄と、中継部品のシンボル403を表示するシンボル表示欄とを含んでいる。また、ダイアログ401には、選択したシンボルを確定するOKボタン405と選択をキャンセルするCancelボタン406とを含んでいる。
CPU103は入力部102からの操作情報に基づいて、図4に示すように選択された「R2」に対し、反転表示404をすると共に、シンボル表示欄に選択された「R2」に対応するシンボル403を表示する。
ユーザは入力部102を操作してOKボタン405を選択することにより、CPU103は選択された中継部品の名称のシンボル403を配置したいシンボルとして確定する。
より具体的に説明すると、CPU103は図3において選択されたネットの識別情報、ネットの本数、ネットの描画で利用されている回路図上の座標情報等のネット情報を記憶装置106に記憶されている回路図情報から取得し、メモリ104に記憶する。
図6に示すように、水平方向をX軸601として鉛直方向をY軸602とする2次元の平面にネット202、203が配置されている。以下、XY座標データは原点(0,0)を基準として、座標(X,Y)と示す。ここで、ネット202は座標(10,20)とする端部604と座標(50,20)とする端部605とを結ぶ線分である。また、ネット203は座標(10,30)とする端部606と座標(50,30)とする端部607とを結ぶ線分である。
NetA:(X,Y)=(10,20)、(50,20)となる。これは、名称をNetAとするネット202は、座標(10,20)から座標(50,20)までの線分で描画されていることを示す。
また、ネット203の座標情報は、
NetB:(X,Y)=(10,30)、(50,30)となる。これは、名称をNetBとするネット203は、座標(10,30)から座標(50,30)までの線分で描画されていることを示す。
CPU103はステップS10において、このような座標情報等を含むネット情報を取得する。
より具体的に説明すると、CPU103は図4において選択されたシンボルの識別情報、シンボルが有するピンの識別情報、シンボルの中心座標からのピンの座標情報等のシンボル情報を記憶装置106のシンボルライブラリから取得し、メモリ104に記憶する。
図7に示すように、シンボルライブラリに記憶されているシンボル403は、水平方向をX軸601として鉛直方向をY軸602とする2次元の平面にシンボル403の中心701が原点(0,0)になるように配置されている。なお、シンボル403にはピンA702とピンB703との2つのピンを有し、識別情報としてそれぞれPinA、PinBが付されている。
ピンA702の座標情報はPinA:(X,Y)=(−5,0)である。
ピンB703の座標情報はPinB:(X,Y)=(5,0)である。
なお、CPU103がネットとシンボルとを取得し、記憶する手順は順不同である。
ステップS50では、CPU103は取得したネット情報に基づいて、追加するシンボルを配置する位置情報(座標情報)を算出する。ここでは、CPU103は選択されたネットに配置するシンボル毎に位置情報を算出する。この処理は位置算出手段の一例に対応する。
図8に示すフローチャートにおいてステップS51では、CPU103は配置するシンボルの中心座標として、選択されたネットの中点座標を算出する。ここで、ネットの中点座標を算出する方法について図9を参照して説明する。図9は選択されたネットの中点座標を算出する方法について説明するための図である。ここでは、ネット202、203それぞれの中点座標901、902にシンボルの中心701をそれぞれ重ねる。
また、CPU103はネット203に対しても同様にして、中点座標902として座標(30,30)を算出する。なお、ネット203の中点座標は次のルーチンにおいて算出される。
次に、ステップS60の分割されるネットのネット情報を算出する処理について図10のフローチャート及び図11(a)〜(c)を参照して詳細に説明する。
図11(a)はシンボルを配置する位置を示す図である。図11(a)には、シンボル1102、1101の中心がステップS50により算出されたネット202、203それぞれの中点座標に配置されている。
図11(b)はシンボルを配置するネットの位置を示す図である。
図11(c)は図10のフローチャートにより分割されたネットを示す図である。
図10に示すフローチャートにおいて、まずステップS61では、CPU103はシンボル1101のピン702a、703aからネット202までの最短距離を算出する。
ここで、ピン702aに対するネット上の最短座標は座標(25,20)となり、ピン703aに対するネット上の最短座標は座標(35,20)となる。
次に、ステップS63では、CPU103はステップS62により算出した2つの最短座標が同一の座標であるか否かを判定する。同一の座標の場合、ステップS64に処理を進める。同一の座標でない場合、ステップS65に処理を進める。ここでは、図11(b)に示すように最短座標は座標点1103、1104であり、同一の座標ではないために、ステップS65に処理を進める。
一方、ステップS65では、CPU103は算出した2つの最短座標の間を結ぶネットの線分(図11(b)に示す座標点1103と座標点1104とを結ぶ線分)を削除する。最短座標の間を結ぶネットの線分が削除されることにより、図11(c)に示すように、最短座標(座標点1103、1104)が各ネットの端部となるように、2つのネット1107、1108が生成される。CPU103は分割して生成した2本のネットの座標情報等のネット情報をメモリ104に記憶する。
NetB:(X,Y)=(10,30)、(50,30)の座標情報を有するネット203から、(X,Y)=(10,30)、(25,30)という座標情報を有するネット1109に分割される。また、(X,Y)=(35,30)、(50,30)という座標情報を有するネット1110に分割される。
例えば、CPU103はネット203についても、同様に図5に示すフローチャートのステップS70及びステップS80の処理を行う。
その結果、CPU103はNetB:(X,Y)=(10,30)、(50,30)とする座標情報のネット203を削除する。次に、CPU103はピン702b、703bとして座標情報PinA(25,30)、座標情報PinB(35,30)を有するシンボル1102を回路図に配置する。また、CPU103は(X,Y)=(10,30)、(25,30)の座標情報を有するネット1109を配置する。また、CPU103は(X,Y)=(35,30)、(50,30)の座標情報を有するネット1110を配置する。
なお、中継シンボル配置プログラムは、CADプログラムが有する機能を利用して、CPU103に実行させてもよい。
本実施形態に係る回路図生成装置は第1の実施形態に係るハードウェア構成と同一であり、その説明は省略する。本実施形態ではシンボルを配置する作業を繰り返して行わなければならない図13に示すような回路図を例にして、シンボルを回路図に配置する処理を説明する。図13は中継部品が配置される以前の回路図を示す図である。図13に示す回路図30は例えば、回路図生成装置100を用いて予めユーザが作成したものであり、記憶装置106等に回路図情報として記憶されている。
図14はユーザによりネットを選択している回路図の一例を示す図である。ユーザは入力部102を操作して表示部101に表示されているポインタをドラッグさせて、ネット1302(1302a〜1302t)を囲むような矩形領域(図14に示す鎖線)を作成する。
図15はユーザによりシンボルを選択するためのツールバーボタンの一例を示す図である。図15に示すツールバーボタン1501には、ジャンパーピンのシンボルが関連付けられている。ユーザは入力部102を操作してポインタ301を移動させて、ツールバーのうち配置したい中継部品のツールバーボタン1501を選択する。CPU103は選択されたツールバーボタン1501に関連付けられたジャンパーピンを配置したいシンボルとして確定する。
ステップS30では、CPU103は図15において選択された中継部品であるシンボルのシンボル情報をシンボルライブラリから取得する。また、CPU103は取得したシンボル情報をメモリ104に記憶する。
図16に示すように、シンボルライブラリに記憶されているシンボル2101は、水平方向をX軸601として鉛直方向をY軸602とする2次元の平面にシンボル2101の中心が原点(0,0)になるように配置されている。なお、シンボル2101にはピンA1602とピンB1603との2つのピンを有し、識別情報としてそれぞれPinA、PinBが付されている。
ピンA1602の座標情報は、PinA:(X,Y)=(−5,0)である。
ピンB1603の座標情報は、PinB:(X,Y)=(5,0)である。
ステップS50では、CPU103は取得したネット情報に基づいて、追加するシンボルを配置する位置情報を(座標情報)を算出する。
まず、CPU103はネット1302aの重心座標1701を上述した座標情報のNetA:(X,Y)=(40,210)、(90,210)、(90,270)に基づいて算出する。まず、CPU103はネット1302aのX軸の重心を算出するためにX軸方向の最小座標と最大座標との平均値を算出する。ここで、図17に示すようにネット1302aのX軸の最小座標は40であり、X軸の最大座標は90であるから、(90+40)/2を演算して65を算出する。
したがって、CPU103は重心座標1701として座標(X,Y)=(65,240)を算出する。CPU103は算出した重心座標1701をシンボルの中心座標とする。
ここで、同じ機能で別の角度のシンボルに置き換える場合について図19を参照して説明する。図19は選択されているジャンパーピンが変更される状態を示す図である。図19に示すように、シンボルライブラリにはピンが左右方向に配置されるシンボルJh1902とピンが上下方向に配置されるシンボルJv1901とのジャンパーピンのシンボル情報が記憶されている。最初、図19(a)に示すように、ユーザはシンボルJh1902を選択したものとする。その後、CPU103はネット1302aの座標情報に基づいて、ネット1302aのY方向が長い辺であると判定すると、図19(b)に示すようにシンボルJv1901を選択するように変更する。このように、同じ機能で異なる角度のシンボルを記憶させておくことで、CPU103はシンボルを回転させる処理を省略することができる。
ここで、ステップS60の分割されるネットのネット情報を算出する処理について図10のフローチャート及び図20(a)〜(e)を参照して詳細に説明する。
図20(a)はシンボルを配置するネット1302aの位置を示す図である。
図20(b)はシンボル2101を配置する位置を示す図である。
図20(c)はネットを分割するときに不要な部分を削除した図である。
図20(d)はネットを分割するときに必要な部分を追加した図である。
図20(e)はネットを分割して新たなネットを配置した状態の図である。
図10に示すフローチャートにおいて、まずステップS61では、CPU103はシンボル2101のピン1602、1603からネット1302aまでの最短距離を算出する。
次に、ステップS63では、上述した2つの最短座標は同一の座標ではないので、CPU103はステップS65に処理を進める。
ステップS67では、CPU103はシンボルのピン1602、1603と最短座標の座標点2001a、2002aとの間にネットを追加する。ここでは、CPU103は図20(d)に示すように、ピン1602とネットの最短座標の座標点2001aとを結ぶ線分及びピン1603とネットの最短座標の座標点2002aとを結ぶ線分をそれぞれ追加する。
次に、ステップS80ではCPU103は選択されたネットをステップS60の処理によって算出されたネット情報に基づいて回路図に置換する。すなわち、CPU103は分割されて生成されたネットをネット情報に基づいて、回路図に配置する。
ステップS90では、CPU103は選択されたネットの全てについて上述した処理を行ったか否かを判定し、ネット1302aからネット1302tまで上述した処理を繰り返し行う。
102 入力部
103 CPU
104 メモリ
105 画像処理部
106 記憶媒体
107 バス
Claims (21)
- 回路図のネットに部品のシンボルを中継させるための回路編集支援装置が行う回路編集支援方法であって、
前記回路編集支援装置のネット情報取得手段が、ユーザにより選択されたネットの、識別情報、座標情報、ネット本数を含むネット情報を取得するネット情報取得工程と、
前記回路編集支援装置のシンボル情報取得手段が、前記選択されたネットを中継するためにユーザにより選択された部品のシンボルの、識別情報、ピン識別情報、ピン座標情報を含むシンボル情報を取得するシンボル情報取得工程と、
前記回路編集支援装置のシンボル配置算出手段が、前記取得されたネット情報と前記シンボル情報とに基づいて、前記シンボルを配置する位置情報を算出するシンボル配置算出工程と、
前記回路編集支援装置の分割ネット算出手段が、前記取得されたネット情報と前記算出されたシンボルの位置情報とに基づいて、前記選択されたネットを分割したときのネットの分割ネット情報を算出する分割ネット算出工程と、
前記回路編集支援装置のシンボル配置手段が、前記算出されたシンボルの位置情報に基づいて、前記シンボルを回路図に配置するシンボル配置工程と、
前記回路編集支援装置の分割ネット配置手段が、前記選択されたネットに換えて、前記配置されたシンボルと結線する前記算出された分割ネット情報のネットを回路図に配置する分割ネット配置工程と
を有することを特徴とする回路編集支援方法。 - 前記ネット情報取得工程では、複数の前記ネットのネット情報を取得し、
前記シンボル情報取得工程では、前記選択された複数のネットの各々を中継する共通の部品のシンボルのシンボル情報を取得することを特徴とする請求項1に記載の回路編集支援方法。 - 前記シンボル情報取得工程では、前記選択されたネットを中継するための、ピンが2つの部品のシンボルのシンボル情報を取得することを特徴とする請求項1又は2に記載の回路編集支援方法。
- 前記シンボル配置算出工程では、前記選択されたネットに沿って当該ネットの端と他方の端との中間にある中点座標の点を、前記シンボルを配置する位置として算出することを特徴とする請求項1乃至3の何れか1項に記載の回路編集支援方法。
- 前記シンボル配置算出工程では、前記選択されたネットに沿って当該ネットの端と他方の端との中間にある中点座標の点に隣接する前記回路図のグリッド上の点を、前記シンボルを配置する位置として算出することを特徴とする請求項1乃至3の何れか1項に記載の回路編集支援方法。
- 前記シンボル配置算出工程では、前記選択されたネットのネット情報から得られる複数の座標位置の重心座標の点を、前記シンボルを配置する位置として算出することを特徴とする請求項1乃至3の何れか1項に記載の回路編集支援方法。
- 前記シンボル配置算出工程では、前記選択されたネットのネット情報から得られる複数の座標位置の重心座標の点に隣接する前記回路図のグリッド上の点を、前記シンボルを配置する位置として算出することを特徴とする請求項1乃至3の何れか1項に記載の回路編集支援方法。
- 前記シンボル配置工程では、前記シンボルを配置する位置として算出された点と、前記シンボルの中心の点とを一致させて配置することを特徴とする請求項4乃至7の何れか1項に記載の回路編集支援方法。
- 前記分割ネット算出工程は、
前記ユーザにより選択されたネット上において、前記シンボルが有する2つのピンそれぞれに対して当該ピンから前記ネットまでの距離が最短となる、ネット上の最短座標を算出する最短座標算出工程と、
前記2つのピンのそれぞれに対して算出された2つの最短座標の間のネットを前記選択されたネットから削除した場合のネットのネット情報を算出するピン間ネット削除工程とを有することを特徴とする請求項1乃至8の何れか1項に記載の回路編集支援方法。 - 前記分割ネット算出工程は、
前記2つのピンのそれぞれと当該ピンに対して算出された最短座標との間の距離が0であるか否かを判定する距離判定工程と、
前記距離判定工程により0でないと判定された場合、前記ピンと当該ピンに対して算出された最短座標との間にネットを追加したときのネット情報を算出するネット追加工程とを更に有することを特徴とする請求項9に記載の回路編集支援方法。 - 前記シンボル配置算出工程では、前記取得されたネット情報に基づいて、前記シンボルを配置する位置と当該シンボルを配置する回転方向とを算出することを特徴とする請求項1乃至10の何れか1項に記載の回路編集支援方法。
- 前記シンボル配置算出工程では、前記選択されたネットを包含する矩形領域の辺のうち長い辺の線分と、前記シンボルが有するピンとピンとを結ぶ線分とが平行となるシンボルの回転方向を算出することを特徴とする請求項11に記載の回路編集支援方法。
- 前記シンボル配置工程では、前記算出された回転方向に基づいて、前記選択させたシンボルの角度を変更し、当該シンボルを配置することを特徴とする請求項11又は12に記載の回路編集支援方法。
- 前記シンボル配置工程では、前記算出された回転方向に基づいて、前記選択させたシンボルと同じ種類の部品の回路図において配置される角度が異なるシンボルに置換して、当該置換されたシンボルを配置することを特徴とする請求項11又は12に記載の回路編集支援方法。
- 前記部品は、プリント板設計において配線経路を変更させるための部品であることを特徴とする請求項1乃至14の何れか1項に記載の回路編集支援方法。
- 前記部品は、ジャンパーピンであることを特徴とする請求項15に記載の回路編集支援方法。
- 前記部品は、プリント板設計における配線若しくは実装する部品の特性値を調整する部品であることを特徴とする請求項1乃至14の何れか1項に記載の回路編集支援方法。
- 前記部品は、ダンピング抵抗であることを特徴とする請求項17に記載の回路編集支援方法。
- 請求項1乃至18の何れか1項に記載の回路編集支援方法の各工程をコンピュータに実行させるためのプログラム。
- 請求項19に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
- 回路図のネットに部品のシンボルを中継させるための回路編集支援装置であって、
ユーザにより選択されたネットの、識別情報、座標情報、ネット本数を含むネット情報を取得するネット情報取得手段と、
前記選択されたネットを中継するためにユーザにより選択された部品のシンボルの、識別情報、ピン識別情報、ピン座標情報を含むシンボル情報を取得するシンボル情報取得手段と、
前記取得されたネット情報と前記シンボル情報とに基づいて、前記シンボルを配置する位置情報を算出するシンボル配置算出手段と、
前記取得されたネット情報と前記算出されたシンボルの位置情報とに基づいて、前記選択されたネットを分割したときのネットの分割ネット情報を算出する分割ネット算出手段と、
前記算出されたシンボルの位置情報に基づいて、前記シンボルを回路図に配置するシンボル配置手段と、
前記選択されたネットに換えて、前記配置されたシンボルと結線する前記算出された分割ネット情報のネットを回路図に配置する分割ネット配置手段と
を有することを特徴とする回路編集支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152064A JP5264305B2 (ja) | 2008-06-10 | 2008-06-10 | 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152064A JP5264305B2 (ja) | 2008-06-10 | 2008-06-10 | 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009301130A JP2009301130A (ja) | 2009-12-24 |
JP2009301130A5 JP2009301130A5 (ja) | 2011-04-28 |
JP5264305B2 true JP5264305B2 (ja) | 2013-08-14 |
Family
ID=41547990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008152064A Expired - Fee Related JP5264305B2 (ja) | 2008-06-10 | 2008-06-10 | 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5264305B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6324132B2 (ja) * | 2014-03-18 | 2018-05-16 | 株式会社ジーダット | 回路図変更装置、方法、プログラム及び記録媒体 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2858328B2 (ja) * | 1989-09-07 | 1999-02-17 | 松下電器産業株式会社 | 網図自動生成方法およびそのシステム |
JP3389388B2 (ja) * | 1995-11-30 | 2003-03-24 | 三菱電機株式会社 | 図面編集装置 |
JPH1185835A (ja) * | 1997-09-05 | 1999-03-30 | Wacom Co Ltd | 作図装置 |
JP2001134631A (ja) * | 1999-11-09 | 2001-05-18 | Hitachi Ltd | トポロジ表示装置 |
JP2001243263A (ja) * | 2000-02-28 | 2001-09-07 | Nec Microsystems Ltd | 半導体マクロの設計装置及びその方法 |
JP2001160083A (ja) * | 2000-11-06 | 2001-06-12 | Nec Corp | 図形の置換方法、図形置換装置及び記録媒体 |
JP4249523B2 (ja) * | 2003-03-27 | 2009-04-02 | 富士通株式会社 | 電気回路図自動生成装置 |
JP4479619B2 (ja) * | 2005-08-04 | 2010-06-09 | 株式会社デンソー | 回路図作成支援装置および回路レイアウト検証装置 |
-
2008
- 2008-06-10 JP JP2008152064A patent/JP5264305B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009301130A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10860776B1 (en) | Printed circuit board (PCB) modular design | |
JP4719657B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
CN114595657A (zh) | 芯片布局方法、装置及电子设备 | |
CN113010162B (zh) | 一种页面构建方法、装置及设备 | |
US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
JP2008310573A (ja) | Cad図面の表示方法 | |
JPWO2007077623A1 (ja) | 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム | |
JP5264305B2 (ja) | 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 | |
JPH10256386A (ja) | マスクパターンデータの作成方法 | |
JP6233034B2 (ja) | 基板解析プログラム、情報処理装置及び基板解析方法 | |
US10540799B2 (en) | Image processing apparatus, image processing method, and recording medium | |
CN116361157A (zh) | 自动化测试方法、装置和电子设备及计算机可读存储介质 | |
CN112685279B (zh) | 脚本录制方法、装置、终端设备 | |
CN114444431A (zh) | 差动阻抗线自动挑选方法、装置和存储介质 | |
US7146594B1 (en) | System, method, and computer program product for schematic generation | |
JP2941033B2 (ja) | 回路情報表示装置 | |
JP5260415B2 (ja) | プリント配線パターン表示装置及びそれを用いたシステム | |
JP4701145B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
JP2000133718A (ja) | 配線容量改善支援装置、配線容量改善支援方法および配線容量改善支援プログラムを記録した媒体 | |
JP2008112388A (ja) | Cadシステム | |
US20130328940A1 (en) | Designing device, designing method, and recording medium | |
JP7251329B2 (ja) | 制御プログラム、制御方法および制御装置 | |
Matthews | A human engineered PCB design system | |
JP2007086979A (ja) | テストパターン編集装置 | |
US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130430 |
|
LAPS | Cancellation because of no payment of annual fees |