JP5249100B2 - Epitaxial substrate manufacturing method - Google Patents
Epitaxial substrate manufacturing method Download PDFInfo
- Publication number
- JP5249100B2 JP5249100B2 JP2009069894A JP2009069894A JP5249100B2 JP 5249100 B2 JP5249100 B2 JP 5249100B2 JP 2009069894 A JP2009069894 A JP 2009069894A JP 2009069894 A JP2009069894 A JP 2009069894A JP 5249100 B2 JP5249100 B2 JP 5249100B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- group iii
- supply
- gas
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、インジウムを含有するIII族窒化物の膜を含むエピタキシャル基板の製造方法に関する。 The present invention relates to a method for manufacturing an epitaxial substrate including a group III nitride film containing indium .
窒化物半導体は、飽和電子速度が高く絶縁破壊電界が高いことから、高周波・大電力用の半導体装置を構成する半導体材料として注目されている。特に、窒化ガリウム(GaN)の膜をチャネル層、窒化インジウムアルミニウム(InxAl1-xN)の膜(以下では、「InAlN膜」という)を障壁層とした半導体積層構造を半導体装置に採用した場合、例えば、x〜0.18では、チャネル層と障壁層との格子不整合を大きくすることなく高濃度の2次元電子ガス(2DEG;2 Dimensional Electron Gas)を生成することができるので、半導体装置が取り扱うことができる電力を大きくすることができる(例えば、非特許文献1参照)。 Nitride semiconductors are attracting attention as a semiconductor material constituting high-frequency and high-power semiconductor devices because of their high saturation electron velocity and high dielectric breakdown electric field. In particular, a semiconductor stacked structure in which a gallium nitride (GaN) film is used as a channel layer and an indium aluminum nitride (In x Al 1-x N) film (hereinafter referred to as “InAlN film”) as a barrier layer is adopted in a semiconductor device. In this case, for example, in x to 0.18, a high concentration two-dimensional electron gas (2DEG; 2 Dimensional Electron Gas) can be generated without increasing the lattice mismatch between the channel layer and the barrier layer. The power that can be handled by the semiconductor device can be increased (see, for example, Non-Patent Document 1).
InAlN膜を形成する方法としては、有機金属化学気相成長(MOCVD;Metal Organic Chemical Vapor Deposition)法が知られている(例えば、非特許文献1及び非特許文献2参照)。MOCVD法によるIII族窒化物の膜の形成は、リアクタの内部に収容された基板を加熱しながらIII族窒化物を構成する元素を含有する原料をキャリアガスとともにリアクタの内部に供給し、III族窒化物の膜を基板の表面にエピタキシャル成長させることにより行うのが一般的である。 As a method for forming an InAlN film, a metal organic chemical vapor deposition (MOCVD) method is known (see, for example, Non-Patent Document 1 and Non-Patent Document 2). Formation of a group III nitride film by MOCVD is performed by supplying a raw material containing elements constituting group III nitride together with a carrier gas to the inside of the reactor while heating the substrate accommodated in the reactor. In general, a nitride film is epitaxially grown on the surface of the substrate.
しかし、MOCVD法によりインジウムを含有するIII族窒化物の膜を形成すると、その表面に多数のパーティクルが付着する場合がある。このようなパーティクルは、III族窒化物の膜と電極との間のショットキー障壁の形成を妨げてリーク電流を増加させる等の不具合を生じるため、好ましくない。 However, when a group III nitride film containing indium is formed by MOCVD, a large number of particles may adhere to the surface. Such particles are not preferable because they cause problems such as an increase in leakage current by preventing formation of a Schottky barrier between the group III nitride film and the electrode.
本発明は、この問題を解決するためになされたもので、インジウムを含有するIII族窒化物の膜の表面にパーティクルが付着することを抑制することができるエピタキシャル基板の製造方法を提供することを目的とする。 The present invention has been made to solve this problem, and provides an epitaxial substrate manufacturing method capable of suppressing particles from adhering to the surface of a group III nitride film containing indium. Objective.
上記課題を解決するため、請求項1の発明は、少なくともインジウムを含有し組成が一般式InxAlyGazNであらわされる第1のIII族窒化物の膜を含むエピタキシャル基板の製造方法であって、(a) リアクタの内部に収容された基板を加熱しながら、インジウムを含有する原料、インジウム以外のIII族元素を含有する原料、窒素を含有する原料及びキャリアガスを前記リアクタの内部に供給し、前記第1のIII族窒化物の膜を前記基板の表面にエピタキシャル成長させる工程と、(b) 前記工程(a)の後に、前記インジウムを含有する原料の供給を停止する工程と、(c) 前記工程(b)の後に、前記インジウム以外のIII族元素を含有する原料、前記窒素を含有する原料及び前記キャリアガスの供給を継続する工程と、を備える。 To solve the above problems, a first aspect of the invention, contains at least indium composition by the general formula In x Al y Ga z N in the first method for manufacturing an epitaxial substrate including a film of a group III nitride represented (A) While heating the substrate accommodated in the reactor, a raw material containing indium, a raw material containing a group III element other than indium, a raw material containing nitrogen and a carrier gas are introduced into the reactor. Supplying and epitaxially growing the first group III nitride film on the surface of the substrate; and (b) stopping the supply of the indium-containing material after the step (a); c) After the step (b), a step of continuing to supply a raw material containing a group III element other than the indium, a raw material containing the nitrogen, and the carrier gas.
また、請求項1の発明においては、前記第1のIII族窒化物の膜は、アルミニウムをさらに含有し、前記エピタキシャル基板は、少なくともガリウムを含有し組成が一般式InpAlqGarNであらわされる第2のIII族窒化物の膜をさらに含み、前記エピタキシャル基板においては、前記第1のIII族窒化物の膜が障壁層として機能し、前記第2のIII族窒化物の膜がチャネル層として機能し、前記第1のIII族窒化物の膜の組成が、x+y+z=1,{y−(0.45+q)}/4.56≦x≦{y−(0.27+0.51q)}/1.78,0≦z≦0.4であらわされる範囲から選択され、前記第2のIII族窒化物の膜の組成が、p+q+r=1,p=0,0≦q≦0.3であらわされる範囲から選択される。 In the first aspect of the present invention, the first group III nitride film further contains aluminum, and the epitaxial substrate contains at least gallium and has a composition of the general formula In p Al q Ga r N. And a second group III nitride film that functions as a barrier layer in the epitaxial substrate, and wherein the second group III nitride film is a channel. And the composition of the first group III nitride film is x + y + z = 1, {y− (0.45 + q)} / 4.56 ≦ x ≦ {y− (0.27 + 0.51q)} /1.78, 0 ≦ z ≦ 0.4, and the composition of the second group III nitride film is p + q + r = 1, p = 0, 0 ≦ q ≦ 0.3. It is selected from the range shown.
請求項1の発明によれば、インジウムを含有する原料がインジウム以外のIII族元素を含有する原料と反応して除去されるので、インジウムを含有するIII族窒化物の膜の表面にインジウムを含有するパーティクルが付着することを抑制することができる。 According to the invention of claim 1, since the raw material containing indium is removed by reaction with the raw material containing a group III element other than indium, the surface of the group III nitride film containing indium contains indium. Can be prevented from adhering.
また、請求項1の発明によれば、2次元電子ガスの濃度を高くし、障壁層とチャネル層との格子不整合を小さくすることができるとともに、障壁層の上面にインジウムを含有するパーティクルが付着することを抑制することができる。 According to the first aspect of the present invention, the concentration of the two-dimensional electron gas can be increased, lattice mismatch between the barrier layer and the channel layer can be reduced, and particles containing indium on the upper surface of the barrier layer can be obtained. It can suppress adhering.
<1 インジウムを含有するパーティクルの発生原因>
図12は、MOCVD法によりエピタキシャル成長させたInAlN膜及びその表面に付着したパーティクルの断面を透過電子顕微鏡(TEM;Transmission Electron Microscope)で観察することにより得られた像を示す図である。図12に示すように、InAlN膜の表面に付着したパーティクルは、略半球形状を有している。また、表面へのパーティクルの付着にもかかわらず、InAlN膜は略均一であってその表面も略平坦であり、InAlN膜に顕著な窪み等は見られない。
<1 Causes of generation of particles containing indium>
FIG. 12 is a view showing an image obtained by observing a cross section of an InAlN film epitaxially grown by the MOCVD method and particles adhering to the surface with a transmission electron microscope (TEM). As shown in FIG. 12, the particles adhering to the surface of the InAlN film have a substantially hemispherical shape. In addition, despite the adhesion of particles to the surface, the InAlN film is substantially uniform and the surface thereof is also substantially flat, and there are no noticeable depressions or the like in the InAlN film.
図13は、エネルギー分散型X線分光装置(EDX;Energy Dispersive X-ray Spectrometer)でパーティクルを組成分析することにより得られたエネルギースペクトルを示す図である。組成分析を行った場所は、図12に示す像の中の「×」の部分である。図13には、エネルギースペクトルにあらわれたピークの起源となる元素も示されている。図13に示すように、エネルギースペクトルには、インジウム(In)を起源とするピークが強くあらわれている。 FIG. 13 is a diagram showing an energy spectrum obtained by analyzing the composition of particles using an energy dispersive X-ray spectrometer (EDX). The place where the composition analysis was performed is the portion of “x” in the image shown in FIG. FIG. 13 also shows elements that are the origins of the peaks that appear in the energy spectrum. As shown in FIG. 13, a peak originating from indium (In) appears strongly in the energy spectrum.
上述した機器分析の結果を総合的に考察すると、パーティクルは、インジウムを主成分とし、InAlN膜を形成した後に付着したものであると考えられる。 Considering the result of the instrumental analysis described above, it is considered that the particles are mainly composed of indium and adhered after the InAlN film is formed.
本願発明者は、これらの事実から、MOCVD装置の配管等にインジウムを含有する原料が残存し、InAlN膜をエピタキシャル成長させた後に当該原料又は当該原料に由来する物質がリアクタの内部に移動し、基板の温度を下げたときに当該原料又は当該原料に由来する物質が凝集してInAlN膜の表面に付着することが、パーティクルの発生原因であると考え、下述するインジウムを含有するパーティクルが付着することを抑制する処理(以下では、「パーティクル抑制処理」という)に想到するに至った。 From these facts, the inventor of the present application left the raw material containing indium in the piping or the like of the MOCVD apparatus, and after the InAlN film was epitaxially grown, the raw material or the material derived from the raw material moved into the reactor, and the substrate When the temperature of the material is lowered, the raw material or a substance derived from the raw material aggregates and adheres to the surface of the InAlN film is considered to be the cause of generation of particles, and the particles containing indium described below are attached. It came to the process (henceforth "the particle suppression process") which suppresses this.
<2 第1実施形態>
<2−1 半導体装置100の構成>
図1は、本発明の第1実施形態に係る半導体装置100の概略構成を示す模式図である。図1は、半導体装置100の断面図となっている。半導体装置100は、高電子移動度トランジスタ(HEMT;High Electron Mobility Transistor)である。なお、下述する半導体装置100の構成、気相成長装置130の構成及びエピタキシャル基板101の製造方法を高電子移動度トランジスタ以外の半導体装置において採用してもよい。
<2 First Embodiment>
<2-1 Configuration of Semiconductor Device 100>
FIG. 1 is a schematic diagram showing a schematic configuration of a semiconductor device 100 according to the first embodiment of the present invention. FIG. 1 is a cross-sectional view of the semiconductor device 100. The semiconductor device 100 is a high electron mobility transistor (HEMT). Note that the configuration of the semiconductor device 100, the configuration of the vapor phase growth apparatus 130, and the manufacturing method of the epitaxial substrate 101 described below may be employed in semiconductor devices other than the high electron mobility transistor.
図1に示すように、半導体装置100は、III族窒化物の膜で構成されるバッファ層104、チャネル層106、スペーサ層108及び障壁層110を基板102の表面にこの順序で積層した半導体積層構造を有する。障壁層110の上面には、ゲート電極112、ドレイン電極114及びソース電極116が形成されている。 As shown in FIG. 1, a semiconductor device 100 includes a semiconductor stack in which a buffer layer 104, a channel layer 106, a spacer layer 108, and a barrier layer 110 made of a group III nitride film are stacked in this order on the surface of a substrate 102. It has a structure. A gate electrode 112, a drain electrode 114, and a source electrode 116 are formed on the upper surface of the barrier layer 110.
{基板102}
基板102を構成する材料並びに基板102の方位及び極性は、III族窒化物の膜をエピタキシャル成長させることができるものから選択する。例えば、基板102を構成する材料は、炭化シリコン(SiC)・サファイア(Al2O3)・シリコン(Si)・スピネル(MgAl2O4)・ガリウムヒ素(GaAs)・フェライト(MnO−ZnO−Fe2O3)等の単結晶から選択する。中でも、基板102を構成する材料として6H−SiC又はサファイアの単結晶を選択し、III族窒化物の膜を(0001)面にエピタキシャル成長させれば、結晶品質が良好なIII族窒化物の膜を得ることができる。
{Substrate 102}
The material constituting the substrate 102 and the orientation and polarity of the substrate 102 are selected from those capable of epitaxially growing a group III nitride film. For example, the material constituting the substrate 102 is silicon carbide (SiC), sapphire (Al 2 O 3 ), silicon (Si), spinel (MgAl 2 O 4 ), gallium arsenide (GaAs), ferrite (MnO—ZnO—Fe). Select from single crystals such as 2 O 3 ). In particular, if a single crystal of 6H—SiC or sapphire is selected as the material constituting the substrate 102 and a group III nitride film is epitaxially grown on the (0001) plane, a group III nitride film with good crystal quality can be obtained. Can be obtained.
基板102の板厚、平面形状及び平面寸法も制限されないが、例えば、直径又は一辺が1〜5インチ程度、板厚が0.1〜1mm程度の円形基板又は正方形基板を基板102として採用することが望ましい。 The thickness, planar shape, and planar dimensions of the substrate 102 are not limited. For example, a circular substrate or a square substrate having a diameter or a side of about 1 to 5 inches and a thickness of about 0.1 to 1 mm is adopted as the substrate 102. Is desirable.
{バッファ層104}
バッファ層104は、基板102とチャネル層106との格子不整合によるチャネル層106の結晶品質の低下を抑制する。バッファ層104は、結晶性が低いIII族窒化物の膜であることが望ましい。バッファ層104を構成するIII族窒化物は、例えば、窒化ガリウム(GaN)・窒化アルミニウム(AlN)等から選択する。
{Buffer layer 104}
The buffer layer 104 suppresses deterioration of the crystal quality of the channel layer 106 due to lattice mismatch between the substrate 102 and the channel layer 106. The buffer layer 104 is preferably a group III nitride film having low crystallinity. The group III nitride constituting the buffer layer 104 is selected from, for example, gallium nitride (GaN) and aluminum nitride (AlN).
バッファ層104の膜厚は、10〜1000nmであることが望ましい。 The film thickness of the buffer layer 104 is preferably 10 to 1000 nm.
{チャネル層106}
チャネル層106の内部のスペーサ層108との界面118の近傍には、界面118と略平行に広がる2次元電子ガス120が生成している。これにより、チャネル層106は、電子が移動するチャネルとなる。
{Channel layer 106}
In the vicinity of the interface 118 with the spacer layer 108 inside the channel layer 106, a two-dimensional electron gas 120 that spreads substantially parallel to the interface 118 is generated. Thereby, the channel layer 106 becomes a channel through which electrons move.
チャネル層106を構成するIII族窒化物は、一般式Aly1Gaz1N(y1+z1=1,0≦y1≦0.3)であらわされる組成を有することが望ましい。アルミニウム量y1を0≦y1≦0.3としたのは、この範囲を上回るとIII族窒化物の膜の表面の平坦性が悪化する傾向があるからである。ただし、このことは、この範囲外の組成を選択することを妨げない。 The group III nitride constituting the channel layer 106 preferably has a composition represented by the general formula Al y1 Ga z1 N (y1 + z1 = 1, 0 ≦ y1 ≦ 0.3). The reason why the aluminum amount y1 is set to 0 ≦ y1 ≦ 0.3 is that when it exceeds this range, the flatness of the surface of the group III nitride film tends to deteriorate. However, this does not prevent selecting a composition outside this range.
{障壁層110}
障壁層110としてInAlN膜を用いた場合、障壁層110は、主として自発分極効果により、チャネル層106の内部に2次元電子ガス120を生成させる。
{Barrier layer 110}
When an InAlN film is used as the barrier layer 110, the barrier layer 110 generates a two-dimensional electron gas 120 inside the channel layer 106 mainly due to the spontaneous polarization effect.
障壁層110の膜厚は、1〜35nmであることが望ましい。この範囲を下回ると2次元電子ガス120が生成しにくくなる傾向があり、この範囲を上回ると半導体装置100の製造が困難になる傾向があるからである。 The film thickness of the barrier layer 110 is desirably 1 to 35 nm. This is because the two-dimensional electron gas 120 tends to be difficult to be generated when the temperature is below this range, and the manufacture of the semiconductor device 100 tends to be difficult when the range is exceeded.
障壁層110を構成するIII族窒化物は、チャネル層106の内部に生成する2次元電子ガス120の濃度が高くなり、チャネル層106との格子不整合が小さくなるように選択することが望ましい。これらの観点から、障壁層110を構成するIII族窒化物は、少なくともインジウム及びアルミニウムを含有し、一般式Inx2Aly2Gaz2N(x2+y2+z2=1,{y2−(0.45+y1)}/4.56≦x2≦{y2−(0.27+0.51y1)}/1.78,0≦z2≦0.4)であらわされる組成を有することが望ましい。ただし、このことは、この範囲外の組成を選択することを妨げない。 The group III nitride constituting the barrier layer 110 is desirably selected so that the concentration of the two-dimensional electron gas 120 generated in the channel layer 106 is increased and the lattice mismatch with the channel layer 106 is reduced. From these viewpoints, the group III nitride constituting the barrier layer 110 contains at least indium and aluminum, and has a general formula of In x2 Al y2 Ga z2 N (x2 + y2 + z2 = 1, {y2− (0.45 + y1)} / 4. It is desirable to have a composition represented by .56 ≦ x2 ≦ {y2− (0.27 + 0.51y1)} / 1.78, 0 ≦ z2 ≦ 0.4). However, this does not prevent selecting a composition outside this range.
{スペーサ層108}
スペーサ層108は、チャネル層106の内部のスペーサ層108との界面118の近傍に2次元電子ガス120を閉じ込めることにより、2次元電子ガス120の濃度及びチャネル層106における移動度を向上する。ただし、スペーサ層108は必ずしも必須ではなく、省略してもよい。
{Spacer layer 108}
The spacer layer 108 confines the two-dimensional electron gas 120 in the vicinity of the interface 118 with the spacer layer 108 inside the channel layer 106, thereby improving the concentration of the two-dimensional electron gas 120 and the mobility in the channel layer 106. However, the spacer layer 108 is not necessarily required and may be omitted.
スペーサ層108を設ける場合、その膜厚は、0.5〜1.5nmであることが望ましい。この範囲を下回ると2次元電子ガス120を閉じ込める効果が低下する傾向があり、この範囲を上回ると内部応力によりスペーサ層108の結晶品質が低下する傾向があるからである。 When the spacer layer 108 is provided, the film thickness is preferably 0.5 to 1.5 nm. This is because the effect of confining the two-dimensional electron gas 120 tends to be reduced if the range is below this range, and the crystal quality of the spacer layer 108 tends to be reduced due to internal stress if the range is exceeded.
スペーサ層108を構成するIII族窒化物は、スペーサ層108のバンドギャップエネルギーEg3が障壁層110のバンドギャップエネルギーEg2よりも大きくなる(Eg3>Eg2)ように選択することが望ましい。この観点から、スペーサ層108を構成するIII族窒化物は、一般式Inx3Aly3Gaz3N(x3+y3+z3=1,0≦z3≦0.05)であらわされる組成を有することが望ましい。 The group III nitride constituting the spacer layer 108 is preferably selected such that the band gap energy Eg3 of the spacer layer 108 is larger than the band gap energy Eg2 of the barrier layer 110 (Eg3> Eg2). From this viewpoint, the group III nitride constituting the spacer layer 108 preferably has a composition represented by the general formula In x3 Al y3 Ga z3 N (x3 + y3 + z3 = 1, 0 ≦ z3 ≦ 0.05).
{ゲート電極112、ドレイン電極114及びソース電極116}
ゲート電極112を構成する材料は、障壁層110とショットキー接合する金属から選択する。例えば、パラジウム(Pd)及び金(Au)の膜を積層したPd/Au電極をゲート電極112として好適に使用することができる。
{Gate electrode 112, drain electrode 114, and source electrode 116}
The material forming the gate electrode 112 is selected from a metal that forms a Schottky junction with the barrier layer 110. For example, a Pd / Au electrode in which films of palladium (Pd) and gold (Au) are stacked can be suitably used as the gate electrode 112.
ドレイン電極114及びソース電極116は、障壁層110とオーミック接合する金属から選択する。例えば、チタン(Ti)、アルミニウム(Al)、ニッケル(Ni)及び金(Au)の膜を積層したTi/Al/Ni/Au電極をドレイン電極114及びソース電極116として好適に使用することができる。 The drain electrode 114 and the source electrode 116 are selected from metals that are in ohmic contact with the barrier layer 110. For example, a Ti / Al / Ni / Au electrode in which titanium (Ti), aluminum (Al), nickel (Ni), and gold (Au) films are stacked can be suitably used as the drain electrode 114 and the source electrode 116. .
<2−2 気相成長装置130>
図2は、上述した半導体積層構造を有するエピタキシャル基板101の製造に使用する気相成長装置130の概略構成を示す模式図である。気相成長装置130は、MOCVD法によりIII族窒化物の膜を基板の表面にエピタキシャル成長させるMOCVD装置である。
<2-2 Vapor growth apparatus 130>
FIG. 2 is a schematic diagram showing a schematic configuration of a vapor phase growth apparatus 130 used for manufacturing the epitaxial substrate 101 having the above-described semiconductor laminated structure. The vapor phase growth apparatus 130 is an MOCVD apparatus for epitaxially growing a group III nitride film on the surface of a substrate by MOCVD.
図2に示すように、気相成長装置130は、リアクタ132、原料供給部134及び制御部136を備える。 As shown in FIG. 2, the vapor phase growth apparatus 130 includes a reactor 132, a raw material supply unit 134, and a control unit 136.
リアクタ132は、III族窒化物の膜をエピタキシャル成長させる基板198を収容する。リアクタ132の内部には、サセプタ138及びヒータ140が設けられている。サセプタ138は、基板198を保持する。ヒータ140は、サセプタ138を加熱することにより、サセプタ138が保持している基板198を加熱する。 The reactor 132 contains a substrate 198 on which a group III nitride film is epitaxially grown. Inside the reactor 132, a susceptor 138 and a heater 140 are provided. The susceptor 138 holds the substrate 198. The heater 140 heats the substrate 198 held by the susceptor 138 by heating the susceptor 138.
以下では、文字通り、発熱したヒータ140から基板102に熱を加えることを意味する語として「加熱」を使用する。したがって、基板198の「加熱」は、基板198の温度を上げる場合だけでなく、基板198の温度を一定に保つ場合、自然放冷を行う場合よりも遅い速度で基板198の温度を下げる場合にも行われる。すなわち、以下では、「加熱」と「昇温」とを概念的に使い分けている。 Hereinafter, literally, “heating” will be used as a word meaning that heat is applied to the substrate 102 from the heater 140 that has generated heat. Therefore, the “heating” of the substrate 198 is not only to raise the temperature of the substrate 198 but also to keep the temperature of the substrate 198 constant, or to lower the temperature of the substrate 198 at a slower rate than when natural cooling is performed. Is also done. That is, below, “heating” and “temperature increase” are conceptually used separately.
原料供給部134は、III族窒化物を構成するIII族元素を含有する原料、すなわち、インジウム(In)を含有するトリメチルインジウム(In(CH3)3;以下では、「TMI」という)、アルミニウム(Al)を含有するトリメチルアルミニウム(Al(CH3)3;以下では、「TMA」という)及びGaを含有するトリメチルガリウム(Ga(CH3)3;以下では、「TMG」という)の全部又は一部の蒸気をキャリアガスとともにリアクタ132の内部に供給するとともに、III族窒化物を構成する窒素(N)を含有する原料、すなわち、アンモニア(NH3)ガスをリアクタ132の内部に供給する。もちろんIII族元素を含有する原料として他の種類の有機金属化合物を選択してもよいし、窒素を含有する原料として他の種類の窒素化合物を選択してもよい。また、原料供給部134が、さらにドナー元素やアクセプタ元素の原料をリアクタ132の内部に供給するようにしてもよい。 The raw material supply unit 134 is a raw material containing a group III element constituting a group III nitride, that is, trimethylindium (In (CH 3 ) 3 ; hereinafter referred to as “TMI”) containing indium (In), aluminum All of trimethylaluminum containing (Al) (Al (CH 3 ) 3 ; hereinafter referred to as “TMA”) and trimethylgallium containing Ga (Ga (CH 3 ) 3 ; hereinafter referred to as “TMG”) or A part of the vapor is supplied into the reactor 132 together with the carrier gas, and a raw material containing nitrogen (N) constituting group III nitride, that is, ammonia (NH 3 ) gas is supplied into the reactor 132. Of course, other types of organometallic compounds may be selected as a raw material containing a group III element, and other types of nitrogen compounds may be selected as a raw material containing nitrogen. Further, the raw material supply unit 134 may further supply the raw material of the donor element and the acceptor element into the reactor 132.
図2に示すように、原料供給部134は、リアクタ132の内部に各々独立して原料ガスを供給する原料供給系統142,144,146を備える。 As shown in FIG. 2, the raw material supply unit 134 includes raw material supply systems 142, 144, and 146 that independently supply a raw material gas into the reactor 132.
原料供給系統142は、TMIを窒素ガスでバブリングするバブリング部148、TMAを窒素ガスでバブリングするバブリング部150及びTMGを窒素ガスでバブリングするバブリング部152を窒素ガスの供給源154からリアクタ132の内部に至る配管156に設けて構成されている。バブリング部148,150,152は、各々、TMI、TMA及びTMGの供給源となり、これらの原料の蒸気をキャリアガスである窒素ガスに混合する。配管156は、バブリング部148,150,152を経由せずに窒素ガスの供給源154からリアクタ132の内部に至る1561と、配管1561から分岐してバブリング部148,150,152を経由して配管1561へ戻る配管1562とを備える。 The raw material supply system 142 includes a bubbling unit 148 for bubbling TMI with nitrogen gas, a bubbling unit 150 for bubbling TMA with nitrogen gas, and a bubbling unit 152 for bubbling TMG with nitrogen gas from the nitrogen gas supply source 154 to the inside of the reactor 132. It is provided in the pipe 156 leading to The bubbling units 148, 150, and 152 serve as supply sources for TMI, TMA, and TMG, respectively, and mix vapors of these raw materials with nitrogen gas that is a carrier gas. The pipe 156 is connected to the inside of the reactor 132 from the nitrogen gas supply source 154 without passing through the bubbling parts 148, 150, and 152, and is branched from the pipe 1561 through the bubbling parts 148, 150, and 152. And a pipe 1562 returning to 1561.
原料供給系統144は、TMIを水素ガスでバブリングするバブリング部158、TMAを水素ガスでバブリングするバブリング部160及びTMGを水素ガスでバブリングするバブリング部162を水素ガスの供給源164からリアクタ132の内部に至る配管166に設けて構成されている。バブリング部158,160,162は、各々、TMI、TMA及びTMGの供給源となり、これらの原料の蒸気をキャリアガスである水素ガスに混合する。配管166は、バブリング部158,160,162を経由せずに窒素ガスの供給源164からリアクタ132の内部に至る1661と、配管1661から分岐してバブリング部158,160,162を経由して配管1661へ戻る配管1662とを備える。 The raw material supply system 144 includes a bubbling unit 158 for bubbling TMI with hydrogen gas, a bubbling unit 160 for bubbling TMA with hydrogen gas, and a bubbling unit 162 for bubbling TMG with hydrogen gas from the hydrogen gas supply source 164 to the inside of the reactor 132. It is provided in the pipe 166 leading to. The bubbling units 158, 160, 162 serve as supply sources for TMI, TMA, and TMG, respectively, and mix the vapor of these raw materials with hydrogen gas that is a carrier gas. The piping 166 is routed from the nitrogen gas supply source 164 to the inside of the reactor 132 without passing through the bubbling portions 158, 160, 162, and from the piping 1661 to the piping via the bubbling portions 158, 160, 162. And a pipe 1662 for returning to 1661.
原料供給系統146は、アンモニアガスの供給源166からリアクタ132の内部に至る配管168により構成される。 The raw material supply system 146 includes a pipe 168 extending from the ammonia gas supply source 166 to the inside of the reactor 132.
原料供給系統142,144のいずれにおいても、バブリング部148,150,152,158,160,162において実際にバブリングを行うか否かは、マスフローコントローラにより切り替えることができる。 In any of the raw material supply systems 142 and 144, whether or not bubbling is actually performed in the bubbling units 148, 150, 152, 158, 160, and 162 can be switched by the mass flow controller.
なお、バッファ層104、チャネル層106、スペーサ層108及び障壁層110を構成するIII族窒化物の組成やこれらの層を形成するときに使用するキャリアガスによっては、バブリング部150,152,158,160,162の中に不要なものが出てくる場合があるが、そのような場合は不要なバブリング部を設けることを省略してもよい。 Depending on the composition of the group III nitride constituting the buffer layer 104, the channel layer 106, the spacer layer 108, and the barrier layer 110 and the carrier gas used when these layers are formed, the bubbling portions 150, 152, 158, In some cases, unnecessary items may appear in 160 and 162. In such a case, providing an unnecessary bubbling portion may be omitted.
制御部136は、サセプタ138による基板198の加熱、供給源154からの窒素ガスの供給、供給源164からの水素ガスの供給、供給源166からのアンモニアガスの供給、バブリング部148,150,152,158,160,162におけるバブリング等を制御する。 The control unit 136 heats the substrate 198 by the susceptor 138, supplies nitrogen gas from the supply source 154, supplies hydrogen gas from the supply source 164, supplies ammonia gas from the supply source 166, and bubbling units 148, 150, and 152. , 158, 160, 162 control bubbling and the like.
<2−3 エピタキシャル基板101の製造方法>
図3は、上述した半導体積層構造を有するエピタキシャル基板101の製造方法を説明するフローチャートである。また、図4は、第1実施形態に係るパーティクル抑制処理を説明するタイムチャートである。図4は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図4(a))、窒素ガスによりバブリングしたTMIの供給の有無(図4(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図4(c))、アンモニアガスの供給の有無(図4(d))、水素ガスの供給の有無(図4(e))、基板198の温度(図4(f))を示している。
<2-3 Manufacturing Method of Epitaxial Substrate 101>
FIG. 3 is a flowchart for explaining a method for manufacturing the epitaxial substrate 101 having the above-described semiconductor multilayer structure. FIG. 4 is a time chart for explaining the particle suppression process according to the first embodiment. FIG. 4 shows the state of the vapor phase growth apparatus 130 when the barrier layer 110 is formed (timing t1 to t2) and the particle suppression process is performed (timing t2 to t3), that is, nitrogen controlled by the control unit 136. Presence / absence of gas supply (FIG. 4A), supply / non-supply of TMI bubbled with nitrogen gas (FIG. 4B), supply / non-supply of raw materials other than TMI bubbled with nitrogen gas (FIG. 4C) ), Whether ammonia gas is supplied (FIG. 4D), whether hydrogen gas is supplied (FIG. 4E), and the temperature of the substrate 198 (FIG. 4F).
{基板102のサーマルクリーニング}
エピタキシャル基板101の製造にあたっては、まず、図3に示すように、リアクタ132の内部に基板102を収容し、基板102の表面をサーマルクリーニングする(ステップS101)。サーマルクリーニングは、サセプタ138に基板102を保持させ、リアクタ132の内部に水素ガスを供給してリアクタ132の内部を水素雰囲気にするとともに、基板102の温度を1000〜1300℃まで上げて5〜30分維持することにより行う。なお、入手した基板102の表面が十分に清浄かつ平坦であれば、サーマルクリーニングを省略してもよい。また、サーマルクリーニングと他のクリーニング方法とを併用してもよいし、サーマルクリーニングに代えて他のクリーニング方法を採用してもよい。
{Thermal cleaning of substrate 102}
In manufacturing the epitaxial substrate 101, first, as shown in FIG. 3, the substrate 102 is accommodated in the reactor 132, and the surface of the substrate 102 is thermally cleaned (step S101). In the thermal cleaning, the substrate 102 is held on the susceptor 138, hydrogen gas is supplied to the inside of the reactor 132 to make the inside of the reactor 132 a hydrogen atmosphere, and the temperature of the substrate 102 is raised to 1000 to 1300 ° C. to 5 to 30. Do this by maintaining minutes. Note that thermal cleaning may be omitted if the surface of the obtained substrate 102 is sufficiently clean and flat. Thermal cleaning and other cleaning methods may be used in combination, or other cleaning methods may be employed instead of thermal cleaning.
{バッファ層104の形成}
続いて、バッファ層104を形成する(ステップS102)。バッファ層104の形成は、基板102の温度を500〜700℃まで下げて、必要なIII族元素の原料を水素ガスでバブリングしてから当該水素ガスをリアクタ132の内部に供給するとともに、水素ガス及びアンモニアガスをリアクタ132の内部に供給することにより行う。これにより、バッファ層104を構成するIII族窒化物を構成する全ての元素の原料が水素ガスとともにリアクタ132の内部に供給され、リアクタ132の内部に供給された原料が反応して基板102の表面にIII族窒化物の膜がエピタキシャル成長する。
{Formation of buffer layer 104}
Subsequently, the buffer layer 104 is formed (step S102). The buffer layer 104 is formed by lowering the temperature of the substrate 102 to 500 to 700 ° C., bubbling a necessary Group III element material with hydrogen gas, supplying the hydrogen gas into the reactor 132, And ammonia gas is supplied into the reactor 132. As a result, the raw materials of all elements constituting the group III nitride constituting the buffer layer 104 are supplied into the reactor 132 together with hydrogen gas, and the raw materials supplied into the reactor 132 react to react with the surface of the substrate 102. In addition, a group III nitride film is epitaxially grown.
{チャネル層106の形成}
さらに続いて、チャネル層106を形成する(ステップS103)。チャネル層106の形成は、基板102の温度を1050〜1150℃まで上げて、必要なIII族元素の原料を水素ガスでバブリングしてから当該水素ガスをリアクタ132の内部に供給するとともに、窒素ガス、水素ガス及びアンモニアガスをリアクタ132の内部に供給することにより行う。これにより、チャネル層106を構成するIII族窒化物を構成する全ての元素の原料が窒素ガス及び水素ガスとともにリアクタ132の内部に供給され、リアクタ132の内部に供給された原料が反応してバッファ層104の表面にIII族窒化物の膜がエピタキシャル成長する。
{Formation of channel layer 106}
Subsequently, the channel layer 106 is formed (step S103). The channel layer 106 is formed by raising the temperature of the substrate 102 to 1050 to 1150 ° C., bubbling a necessary Group III element material with hydrogen gas, supplying the hydrogen gas into the reactor 132, and supplying nitrogen gas. Then, hydrogen gas and ammonia gas are supplied into the reactor 132. As a result, the raw materials of all the elements constituting the group III nitride constituting the channel layer 106 are supplied into the reactor 132 together with the nitrogen gas and the hydrogen gas, and the raw materials supplied into the reactor 132 react to react with the buffer. A group III nitride film is epitaxially grown on the surface of the layer 104.
{スペーサ層108の形成}
次に、スペーサ層108を形成する(ステップS104)。スペーサ層108の形成は、基板102の温度を維持したまま、必要なIII族元素の原料を水素ガスでバブリングしてから当該水素ガスをリアクタ132の内部に供給するとともに、水素ガス及びアンモニアガスをリアクタ132の内部に供給することにより行う。これにより、スペーサ層108を構成するIII族窒化物を構成する全ての元素の原料が水素ガスとともにリアクタ132の内部に供給され、リアクタ132の内部に供給された原料が反応してチャネル層106の表面にIII族窒化物の膜がエピタキシャル成長する。
{Formation of spacer layer 108}
Next, the spacer layer 108 is formed (step S104). The spacer layer 108 is formed by bubbling a necessary Group III element raw material with hydrogen gas while maintaining the temperature of the substrate 102 and then supplying the hydrogen gas into the reactor 132, and supplying hydrogen gas and ammonia gas. This is performed by supplying the inside of the reactor 132. As a result, the raw materials of all the elements constituting the group III nitride constituting the spacer layer 108 are supplied into the reactor 132 together with the hydrogen gas, and the raw materials supplied into the reactor 132 react to react with each other in the channel layer 106. A group III nitride film is epitaxially grown on the surface.
{障壁層110の形成}
続いて、インジウムを含有する障壁層110を形成する(ステップS105)。障壁層110の形成にあたっては、まず、水素ガスの供給を停止し、窒素ガスの供給を開始し、アンモニアガスの供給を継続しながら、基板102の温度を600〜900℃まで下げる。しかる後に、窒素ガス及びアンモニアガスの供給を継続しながら、必要なIII族元素の原料(TMI及びTMI以外のIII族元素の原料)を窒素ガスでバブリングしてから当該窒素ガスをリアクタ132の内部に供給する。これにより、障壁層110を構成するIII族窒化物を構成する全ての元素の原料が窒素ガスとともにリアクタ132の内部に供給され、リアクタ132の内部に供給された原料が反応してスペーサ層108の表面にIII族窒化物の膜がエピタキシャル成長する。
{Formation of barrier layer 110}
Subsequently, the barrier layer 110 containing indium is formed (step S105). In forming the barrier layer 110, first, the supply of hydrogen gas is stopped, the supply of nitrogen gas is started, and the temperature of the substrate 102 is lowered to 600 to 900 ° C. while the supply of ammonia gas is continued. After that, while continuing supply of nitrogen gas and ammonia gas, a necessary group III element material (a group III element material other than TMI and TMI) was bubbled with nitrogen gas, and then the nitrogen gas was passed into the reactor 132. To supply. As a result, the raw materials of all the elements constituting the group III nitride constituting the barrier layer 110 are supplied into the reactor 132 together with the nitrogen gas, and the raw materials supplied into the reactor 132 react to react with the spacer layer 108. A group III nitride film is epitaxially grown on the surface.
このように、障壁層110を形成するときに使用するキャリアガスを窒素ガスのみとすれば、障壁層110を構成するIII族窒化物のダングリングボンドを窒素終端とすることができるので、III族窒化物の理想的な電子構造を維持することができ、2次元電子ガス120の濃度を高くすることができる。 Thus, if the carrier gas used when forming the barrier layer 110 is only nitrogen gas, the group III nitride dangling bonds constituting the barrier layer 110 can be terminated with nitrogen. The ideal electronic structure of the nitride can be maintained, and the concentration of the two-dimensional electron gas 120 can be increased.
上述した気相成長装置130は、障壁層110を形成するときに使用する窒素ガスを供給源154からリアクタ132の内部へ導く配管156に障壁層110を形成するときに使用するバブリング部148,150,152を設け、それとは独立して、スペーサ層108を形成するときに使用する水素ガスを供給源144からリアクタ132の内部へ導く配管166にスペーサ層108を形成するときに使用するバブリング部158,160,162を設けている。このため、キャリアガスを水素ガスから窒素ガスへ短時間で切り替えることができ、障壁層110を形成するときの雰囲気に水素ガスが混入することを抑制することができる。 The vapor phase growth apparatus 130 described above uses the bubbling portions 148 and 150 used when forming the barrier layer 110 in the pipe 156 that leads the nitrogen gas used when forming the barrier layer 110 from the supply source 154 to the inside of the reactor 132. , 152, and independently, a bubbling portion 158 used when forming the spacer layer 108 in the pipe 166 that leads the hydrogen gas used when forming the spacer layer 108 from the supply source 144 to the inside of the reactor 132. , 160, 162 are provided. For this reason, carrier gas can be switched from hydrogen gas to nitrogen gas in a short time, and it can suppress that hydrogen gas mixes in the atmosphere at the time of forming barrier layer 110.
ただし、これらのことは、図2に示す気相成長装置130とは異なる構成を有する気相成長装置を用いてエピタキシャル基板101を製造することを妨げない。 However, these do not prevent the epitaxial substrate 101 from being manufactured using a vapor phase growth apparatus having a configuration different from that of the vapor phase growth apparatus 130 shown in FIG.
また、上述した気相成長装置130は、障壁層110を形成するときに使用する窒素ガスの流路に沿って、その上流、中流及び下流に、それぞれ、障壁層110を形成するときに使用するバブリング部148,150,152を設けている。このため、TMIだけが配管に残存することを抑制することができるので、障壁層110の表面にインジウムを含有するパーティクルが付着することを抑制することができる。もちろん、バブリング部148,150,152の各々を上流、中流及び下流のいずれに設けるのかは変更することができる。 Further, the above-described vapor phase growth apparatus 130 is used when forming the barrier layer 110 upstream, midstream, and downstream along the flow path of nitrogen gas used when forming the barrier layer 110, respectively. Bubbling portions 148, 150, and 152 are provided. For this reason, since it can suppress that only TMI remains in piping, it can control that the particle containing indium adheres to the surface of barrier layer 110. Of course, it is possible to change whether each of the bubbling portions 148, 150, 152 is provided upstream, midstream, or downstream.
{パーティクル抑制処理}
障壁層110を形成した後に、パーティクル抑制処理を行う(ステップS106)。第1実施形態に係るパーティクル抑制処理は、図4(b)に示すように、窒素ガスによりバブリングしたTMIの供給をタイミングt2で停止する一方で、図4(a)、図4(c)及び図4(d)に示すように、窒素ガス及びアンモニアガスの供給、窒素ガスによりバブリングしたTMI以外の原料の供給をタイミングt2の後も継続することにより行う。すなわち、第1実施形態に係るパーティクル抑制処理は、TMIの供給を停止した後に、TMI以外の原料(TMI以外のIII族元素の原料及びアンモニアガス)及び窒素ガスの供給を継続することにより行う。これにより、TMIが気相でTMI以外のIII族元素の原料と反応して除去され飽和蒸気圧に達しにくくなるので、障壁層110の表面にインジウムを含有するパーティクルが付着することを抑制することができる。また、TMI以外の原料の供給を継続することは、障壁層110の表面に欠陥が発生することを抑制し、障壁層110の表面の平坦性を損なわないようにすることにも寄与している。
{Particle suppression processing}
After the formation of the barrier layer 110, a particle suppression process is performed (step S106). In the particle suppression process according to the first embodiment, as shown in FIG. 4B, while the supply of TMI bubbling with nitrogen gas is stopped at the timing t2, FIG. 4A, FIG. As shown in FIG. 4D, the supply of nitrogen gas and ammonia gas and the supply of raw materials other than TMI bubbled with nitrogen gas are continued after timing t2. That is, the particle suppression process according to the first embodiment is performed by continuing the supply of the raw material other than TMI (the group III element raw material other than TMI and ammonia gas) and the nitrogen gas after the supply of TMI is stopped. As a result, TMI reacts with the Group III element raw material other than TMI in the gas phase and is removed, making it difficult to reach the saturated vapor pressure, thereby preventing the indium-containing particles from adhering to the surface of the barrier layer 110. Can do. Further, continuing the supply of raw materials other than TMI contributes to suppressing the occurrence of defects on the surface of the barrier layer 110 and preventing the flatness of the surface of the barrier layer 110 from being impaired. .
第1実施形態に係るパーティクル抑制処理を行う時間は、10〜60秒であることが望ましい。この範囲を下回るとインジウムを含有するパーティクルの除去が不十分になる傾向があり、この範囲を上回ると障壁層110の表面に別のIII族窒化物の膜が形成されやすくなるからである。 The time for performing the particle suppression process according to the first embodiment is desirably 10 to 60 seconds. If the thickness falls below this range, removal of particles containing indium tends to be insufficient, and if the thickness exceeds this range, another group III nitride film is likely to be formed on the surface of the barrier layer 110.
第1実施形態に係るパーティクル抑制処理では、障壁層110の形成及びパーティクル抑制処理を行う間、図4(e)に示すように、水素ガスの供給は行わず、図4(f)に示すように、基板102の加熱を継続して、障壁層110を形成したときの基板102の温度を維持する。これにより、基板102を自然放冷した場合よりもTMIが反応しやすくなるので、インジウムを含有するパーティクルの付着をより効果的に抑制することができる。ただし、インジウムを含有するパーティクルの除去を妨げない範囲内で基板102の温度を変更することやパーティクル抑制処理の間に基板102の加熱を停止して自然放冷を開始することも許される。 In the particle suppression process according to the first embodiment, during the formation of the barrier layer 110 and the particle suppression process, as shown in FIG. 4E, hydrogen gas is not supplied, as shown in FIG. In addition, the substrate 102 is continuously heated to maintain the temperature of the substrate 102 when the barrier layer 110 is formed. Thereby, since TMI reacts more easily than the case where the substrate 102 is naturally cooled, adhesion of particles containing indium can be more effectively suppressed. However, it is allowed to change the temperature of the substrate 102 within a range that does not hinder the removal of particles containing indium, or to stop the heating of the substrate 102 and start natural cooling during the particle suppression process.
なお、障壁層110の形成及びパーティクル抑制処理を行う間、窒素ガス及びアンモニアガスの流量は一定にしておけばよいが、インジウムを含有するパーティクルの除去を妨げない範囲内で窒素ガス及びアンモニアガスの両方又は一方の流量を変更してもよい。 Note that while the barrier layer 110 is formed and the particle suppression process is performed, the flow rates of the nitrogen gas and the ammonia gas may be constant, but the nitrogen gas and the ammonia gas may be kept within a range that does not hinder the removal of the particles containing indium. Both or one of the flow rates may be changed.
第1実施形態に係るパーティクル抑制処理の終了後は、TMI以外の原料の供給も停止し、基板102の加熱を停止した後でアンモニアガスの供給も停止し、基板102の温度を室温の近傍まで下げ、エピタキシャル基板101をリアクタ132の内部から回収する。 After the particle suppression processing according to the first embodiment is finished, the supply of raw materials other than TMI is also stopped, the heating of the substrate 102 is stopped, and then the supply of ammonia gas is also stopped. The epitaxial substrate 101 is recovered from the inside of the reactor 132.
<3 第2実施形態>
第2実施形態は、第1実施形態に係るパーティクル抑制処理に代えて採用することができるパーティクル抑制処理に関する。図5は、第2実施形態に係るパーティクル抑制処理を説明するタイムチャートである。図5は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図5(a))、窒素ガスによりバブリングしたTMIの供給の有無(図5(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図5(c))、アンモニアガスの供給の有無(図5(d))、水素ガスの供給の有無(図5(e))及び基板の温度(図5(f))を示している。
<3 Second Embodiment>
The second embodiment relates to a particle suppression process that can be employed instead of the particle suppression process according to the first embodiment. FIG. 5 is a time chart for explaining the particle suppression process according to the second embodiment. FIG. 5 illustrates the state of the vapor phase growth apparatus 130 when the barrier layer 110 is formed (timing t1 to t2) and the particle suppression process is performed (timing t2 to t3), that is, nitrogen controlled by the control unit 136. Presence of gas supply (FIG. 5A), supply of TMI bubbled with nitrogen gas (FIG. 5B), supply of raw materials other than TMI bubbled with nitrogen gas (FIG. 5C) ), Whether ammonia gas is supplied (FIG. 5D), whether hydrogen gas is supplied (FIG. 5E), and the temperature of the substrate (FIG. 5F).
第2実施形態に係るパーティクル抑制処理は、図5(b)及び図5(c)に示すように、窒素ガスによりバブリングしたTMI及びTMI以外の原料の供給をタイミングt2で停止する一方で、図5(a)及び図5(d)に示すように、窒素ガス及びアンモニアガスの供給をタイミングt2の後も継続することにより行う。すなわち、第2実施形態に係るパーティクル抑制処理は、TMI及びTMI以外のIII族元素の原料の供給を停止した後に、アンモニアガス及び窒素ガスの供給を継続することにより行う。これにより、TMIがキャリアガスによって希薄化されるので、障壁層110の表面にインジウムを含有するパーティクルが付着することを抑制することができる。また、アンモニアガス及び窒素ガスの供給を継続することは、障壁層110の表面に欠陥が発生することを抑制し、障壁層110の表面の平坦性を損なわないようにすることにも寄与している。 In the particle suppression process according to the second embodiment, as shown in FIGS. 5B and 5C, the supply of raw materials other than TMI and TMI bubbled with nitrogen gas is stopped at timing t2. As shown in FIG. 5 (a) and FIG. 5 (d), the supply of nitrogen gas and ammonia gas is performed by continuing after timing t2. That is, the particle suppression process according to the second embodiment is performed by continuing the supply of ammonia gas and nitrogen gas after stopping the supply of Group III elements other than TMI and TMI. Thereby, since TMI is diluted by the carrier gas, it is possible to suppress adhesion of particles containing indium to the surface of the barrier layer 110. Further, continuing the supply of ammonia gas and nitrogen gas suppresses the occurrence of defects on the surface of the barrier layer 110 and contributes to not impairing the flatness of the surface of the barrier layer 110. Yes.
第2実施形態に係るパーティクル抑制処理を行う時間は、10分以上であることが望ましく、30分以上であることがさらに望ましい。この範囲を下回ると、インジウムを含有するパーティクルの除去が不十分になる傾向があるからである。 The time for performing the particle suppression process according to the second embodiment is desirably 10 minutes or more, and more desirably 30 minutes or more. This is because if it falls below this range, removal of particles containing indium tends to be insufficient.
第2実施形態に係るパーティクル抑制処理では、障壁層110の形成及びパーティクル抑制処理を行う間、図5(e)に示すように、水素ガスの供給は行わず、図5(f)に示すように、基板102の加熱を継続して、障壁層110を形成したときの基板102の温度を維持する。なお、障壁層110の形成及びパーティクル抑制処理を行う間、窒素ガス及びアンモニアガスの流量を一定にしておけば、流量の変化に起因する温度の変化やリアクタ132の内壁からのインジウムを含有するパーティクルの離脱を防ぐことができる。ただし、このことは、パーティクル抑制処理を行うときに窒素ガス及びアンモニアガスの両方又は一方の流量を変更することを妨げない。窒素ガス及びアンモニアガスの両方又は一方の流量を変更する場合、窒素ガスの供給量及びアンモニアガスの供給量の合計に対するアンモニアガスの供給量の比が10%以上となるようにすることが望ましい。この範囲内であれば、リアクタ132の内部に窒素の原料が十分に供給されるので、障壁層110の表面に欠陥が発生することを効果的に抑制することができるからである。 In the particle suppression process according to the second embodiment, as shown in FIG. 5E, hydrogen gas is not supplied during the formation of the barrier layer 110 and the particle suppression process, as shown in FIG. In addition, the substrate 102 is continuously heated to maintain the temperature of the substrate 102 when the barrier layer 110 is formed. If the flow rates of the nitrogen gas and the ammonia gas are kept constant during the formation of the barrier layer 110 and the particle suppression treatment, the temperature change caused by the flow rate change and the particles containing indium from the inner wall of the reactor 132 The withdrawal of can be prevented. However, this does not prevent changing the flow rate of both or one of nitrogen gas and ammonia gas when performing the particle suppression process. When changing the flow rate of one or both of nitrogen gas and ammonia gas, it is desirable that the ratio of the ammonia gas supply amount to the total of the nitrogen gas supply amount and the ammonia gas supply amount be 10% or more. This is because, within this range, the nitrogen raw material is sufficiently supplied to the inside of the reactor 132, so that the occurrence of defects on the surface of the barrier layer 110 can be effectively suppressed.
第2実施形態に係るパーティクル抑制処理の終了後は、基板102の加熱を中止した後でアンモニアガスの供給も停止し、基板102の温度を室温の近傍まで下げ、得られたエピタキシャル基板101をリアクタ132の内部から回収する。 After the particle suppression process according to the second embodiment is finished, the heating of the substrate 102 is stopped and then the supply of ammonia gas is also stopped, the temperature of the substrate 102 is lowered to near room temperature, and the obtained epitaxial substrate 101 is reacted with the reactor. Collect from inside 132.
<4 第3実施形態>
第3実施形態は、第1実施形態に係るパーティクル抑制処理に代えて採用することができるパーティクル抑制処理に関する。図6は、第3実施形態に係るパーティクル抑制処理を説明するタイムチャートである。図6は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図6(a))、窒素ガスによりバブリングしたTMIの供給の有無(図6(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図6(c))、アンモニアガスの供給の有無(図6(d))、水素ガスの供給の有無(図6(e))及び基板の温度(図6(f))を示している。
<4 Third Embodiment>
The third embodiment relates to a particle suppression process that can be employed instead of the particle suppression process according to the first embodiment. FIG. 6 is a time chart for explaining the particle suppression process according to the third embodiment. FIG. 6 shows the state of the vapor phase growth apparatus 130 when the barrier layer 110 is formed (timing t1 to t2) and the particle suppression process is performed (timing t2 to t3), that is, nitrogen controlled by the control unit 136. Presence or absence of supply of gas (FIG. 6A), Presence or absence of supply of TMI bubbled with nitrogen gas (FIG. 6B), Presence or absence of supply of raw materials other than TMI bubbled with nitrogen gas (FIG. 6C) ), Whether ammonia gas is supplied (FIG. 6D), whether hydrogen gas is supplied (FIG. 6E), and the temperature of the substrate (FIG. 6F).
第3実施形態に係るパーティクル抑制処理では、図6(a)、図6(b)、図6(c)、図6(d)及び図6(e)に示すように、窒素ガスの供給、窒素ガスによりバブリングしたTMIの供給、窒素ガスによりバブリングしたTMI以外の原料の供給、アンモニアガスの供給及び水素ガスの供給は、第2実施形態の場合と同様に行う。したがって、リアクタ132の内部への原料及びキャリアガスの供給は第2実施形態の場合と同様に行われる。 In the particle suppression process according to the third embodiment, as shown in FIGS. 6 (a), 6 (b), 6 (c), 6 (d) and 6 (e), supply of nitrogen gas, The supply of TMI bubbled with nitrogen gas, the supply of raw materials other than the TMI bubbled with nitrogen gas, the supply of ammonia gas, and the supply of hydrogen gas are performed in the same manner as in the second embodiment. Accordingly, the supply of the raw material and the carrier gas into the reactor 132 is performed in the same manner as in the second embodiment.
ただし、第3実施形態に係るパーティクル抑制処理では、図6(f)に示すように、パーティクル抑制処理に入ってからより強く基板102を加熱し、障壁層110を形成したときの基板102の温度(以下では、「障壁層形成時温度」という)よりも基板102の温度を上げる。 However, in the particle suppression process according to the third embodiment, as shown in FIG. 6F, the temperature of the substrate 102 when the barrier layer 110 is formed by heating the substrate 102 more strongly after entering the particle suppression process. The temperature of the substrate 102 is raised above (hereinafter referred to as “barrier layer formation temperature”).
第3実施形態に係るパーティクル抑制処理を行うときの基板102の最高温度は、障壁層形成時温度よりも100℃以上高いことが望ましく、300℃以上高いことがさらに望ましい。また、パーティクル抑制処理を開始してから基板102の温度が最高温度に到達するまでの時間は、5分以下であることが望ましく、2分以下であることがさらに望ましい。この範囲内であれば、障壁層110の表面に欠陥が発生することを抑制しつつ、インジウムを含有するパーティクルを効率的に除去することができるからである。 The maximum temperature of the substrate 102 when the particle suppression process according to the third embodiment is performed is preferably 100 ° C. or more, and more preferably 300 ° C. or more higher than the barrier layer formation temperature. Further, the time from the start of the particle suppression process until the temperature of the substrate 102 reaches the maximum temperature is preferably 5 minutes or less, and more preferably 2 minutes or less. This is because, within this range, particles containing indium can be efficiently removed while suppressing the occurrence of defects on the surface of the barrier layer 110.
このように、障壁層110を形成したときよりも基板102の温度を高くした状態でアンモニアガス及び窒素ガスを供給すると、TMIが分解しやすくなるので、パーティクル抑制処理に要する時間が短くなる。 As described above, when ammonia gas and nitrogen gas are supplied in a state where the temperature of the substrate 102 is higher than when the barrier layer 110 is formed, TMI is easily decomposed, so that the time required for the particle suppression process is shortened.
なお、基板102の温度が最高温度に達してから、その温度を一定時間維持するようにしてもよい。 In addition, after the temperature of the substrate 102 reaches the maximum temperature, the temperature may be maintained for a certain time.
第3実施形態に係るパーティクル抑制処理の終了後は、基板102の加熱を中止した後でアンモニアガスの供給も停止し、基板102の温度を室温の近傍まで下げ、得られたエピタキシャル基板101をリアクタ132の内部から回収する。 After the particle suppression process according to the third embodiment is finished, the heating of the substrate 102 is stopped and then the supply of ammonia gas is also stopped, the temperature of the substrate 102 is lowered to near room temperature, and the obtained epitaxial substrate 101 is reacted with the reactor. Collect from inside 132.
<5 第4実施形態>
第4実施形態は、第1実施形態に係るパーティクル抑制処理に代えて採用することができるパーティクル抑制処理に関する。図7は、第4実施形態に係るパーティクル抑制処理を説明するタイムチャートである。図7は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図7(a))、窒素ガスによりバブリングしたTMIの供給の有無(図7(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図7(c))、アンモニアガスの供給の有無(図7(d))、水素ガスの供給の有無(図7(e))、及び基板の温度(図7(f))を示している。
<5 Fourth Embodiment>
The fourth embodiment relates to a particle suppression process that can be employed instead of the particle suppression process according to the first embodiment. FIG. 7 is a time chart for explaining the particle suppression processing according to the fourth embodiment. FIG. 7 shows the state of the vapor phase growth apparatus 130 when the barrier layer 110 is formed (timing t1 to t2) and the particle suppression process is performed (timing t2 to t3), that is, nitrogen controlled by the control unit 136. Presence / absence of gas supply (FIG. 7A), supply / non-supply of TMI bubbled with nitrogen gas (FIG. 7B), supply / non-supply of TMI bubbled with nitrogen gas (FIG. 7C) ), Whether ammonia gas is supplied (FIG. 7D), whether hydrogen gas is supplied (FIG. 7E), and the substrate temperature (FIG. 7F).
第4実施形態に係るパーティクル抑制処理では、図7(a)、図7(b)、図7(c)、図7(d)及び図7(e)に示すように、窒素ガスの供給、窒素ガスによりバブリングしたTMIの供給、窒素ガスによりバブリングしたTMI以外の原料の供給、アンモニアガスの供給及び水素ガスの供給は、第2実施形態の場合と同様に行う。したがって、リアクタ132の内部への原料及びキャリアガスの供給は第2実施形態の場合と同様に行われる。 In the particle suppression process according to the fourth embodiment, as shown in FIG. 7A, FIG. 7B, FIG. 7C, FIG. 7D, and FIG. The supply of TMI bubbled with nitrogen gas, the supply of raw materials other than the TMI bubbled with nitrogen gas, the supply of ammonia gas, and the supply of hydrogen gas are performed in the same manner as in the second embodiment. Accordingly, the supply of the raw material and the carrier gas into the reactor 132 is performed in the same manner as in the second embodiment.
ただし、第4実施形態に係るパーティクル抑制処理では、図6(f)に示すように、パーティクル抑制処理に入ってからより弱く基板102を加熱し、障壁層形成時温度よりも基板102の温度を下げてから基板102の温度を一定に維持する。 However, in the particle suppression process according to the fourth embodiment, as shown in FIG. 6 (f), the substrate 102 is heated weakly after entering the particle suppression process, and the temperature of the substrate 102 is set higher than the temperature at the time of barrier layer formation. After the temperature is lowered, the temperature of the substrate 102 is kept constant.
第4実施形態に係るパーティクル抑制処理を行うときの基板102の最低温度と障壁層形成時温度との差は、150℃以下であることが望ましい。この範囲内であれば、パーティクルを除去する効率が顕著に低下しないからである。 The difference between the minimum temperature of the substrate 102 and the barrier layer formation temperature when performing the particle suppression process according to the fourth embodiment is desirably 150 ° C. or less. This is because, within this range, the efficiency of removing particles is not significantly reduced.
第4実施形態に係るパーティクル抑制処理の終了後は、基板102の加熱を中止した後にアンモニアガスの供給も停止し、基板102の温度を室温の近傍まで下げ、得られたエピタキシャル基板101をリアクタ132の内部から回収する。 After completion of the particle suppression process according to the fourth embodiment, the supply of ammonia gas is stopped after heating of the substrate 102 is stopped, the temperature of the substrate 102 is lowered to near room temperature, and the obtained epitaxial substrate 101 is made into the reactor 132. Recover from inside.
このように、障壁層110を形成したときよりも基板102の温度を低くした状態でアンモニアガス及び窒素ガスを供給しても、インジウムを含有するパーティクルを除去することは可能である。また、障壁層110を形成したときよりも基板102の温度を低くした状態でアンモニアガス及び窒素ガスを供給すれば、障壁層110の表面に欠陥が発生することを抑制することができるので、エピタキシャル基板101の表面の平坦性を向上することができる。 Thus, even if ammonia gas and nitrogen gas are supplied in a state where the temperature of the substrate 102 is lower than when the barrier layer 110 is formed, particles containing indium can be removed. In addition, if ammonia gas and nitrogen gas are supplied in a state where the temperature of the substrate 102 is lower than when the barrier layer 110 is formed, it is possible to suppress the occurrence of defects on the surface of the barrier layer 110. The flatness of the surface of the substrate 101 can be improved.
<6 第5実施形態>
第5実施形態は、第1実施形態に係るパーティクル抑制処理に代えて採用することができるパーティクル抑制処理に関する。図8は、第5実施形態に係るパーティクル抑制処理を説明するタイムチャートである。図7は、障壁層110を形成し(タイミングt1〜t2)、パーティクル抑制処理を行う(タイミングt2〜t3)ときの気相成長装置130の状態、すなわち、制御部136の制御により行われる、窒素ガスの供給の有無(図7(a))、窒素ガスによりバブリングしたTMIの供給の有無(図7(b))、窒素ガスによりバブリングしたTMI以外の原料の供給の有無(図7(c))、アンモニアガスの供給の有無(図7(d))、水素ガスの供給の有無(図7(e))及び基板の温度(図7(f))を示している。
<6 Fifth Embodiment>
The fifth embodiment relates to a particle suppression process that can be employed instead of the particle suppression process according to the first embodiment. FIG. 8 is a time chart for explaining the particle suppression process according to the fifth embodiment. FIG. 7 shows the state of the vapor phase growth apparatus 130 when the barrier layer 110 is formed (timing t1 to t2) and the particle suppression process is performed (timing t2 to t3), that is, nitrogen controlled by the control unit 136. Presence / absence of gas supply (FIG. 7A), supply / non-supply of TMI bubbled with nitrogen gas (FIG. 7B), supply / non-supply of TMI bubbled with nitrogen gas (FIG. 7C) ), Whether ammonia gas is supplied (FIG. 7D), whether hydrogen gas is supplied (FIG. 7E), and the substrate temperature (FIG. 7F).
第5実施形態に係るパーティクル抑制処理は、図8(a)、図8(b)及び図8(c)に示すように、窒素ガスの供給並びに窒素ガスによりバブリングしたTMI及びTMI以外の原料の供給をタイミングt2で停止する一方で、図8(d)に示すように、アンモニアガスの供給をタイミングt2の後も継続し、図8(e)に示すように、タイミングt2に水素ガスの供給を開始する。すなわち、第5実施形態に係るパーティクル抑制処理は、TMI、TMI以外のIII族元素の原料及び窒素ガスの供給を停止し水素ガスの供給を開始した後にアンモニアガスの供給を継続することにより行う。これにより、TMIが水素ガスによって速やかに希薄化されるので、障壁層110の表面にインジウムを含有するパーティクルが付着することを抑制することができる。 As shown in FIGS. 8 (a), 8 (b) and 8 (c), the particle suppression process according to the fifth embodiment is performed by supplying nitrogen gas, and bubbling with nitrogen gas and raw materials other than TMI. While the supply is stopped at timing t2, as shown in FIG. 8 (d), the supply of ammonia gas is continued after timing t2, and the supply of hydrogen gas at timing t2 as shown in FIG. 8 (e). To start. That is, the particle suppression process according to the fifth embodiment is performed by continuing the supply of ammonia gas after stopping the supply of the group III element materials other than TMI and TMI and the supply of nitrogen gas and starting the supply of hydrogen gas. Thereby, since TMI is quickly diluted with hydrogen gas, it is possible to suppress adhesion of particles containing indium to the surface of the barrier layer 110.
第5実施形態に係るパーティクル抑制処理を行う時間は、60〜300秒であることが望ましい。この範囲を下回るとインジウムを含有するパーティクルの除去が不十分になる傾向があるからであり、この範囲を上回ると障壁層110を構成するIII族窒化物の表面に欠陥が発生しやすくなるからである。 The time for performing the particle suppression process according to the fifth embodiment is desirably 60 to 300 seconds. This is because removal of particles containing indium tends to be insufficient if the thickness is below this range, and defects are likely to occur on the surface of the group III nitride constituting the barrier layer 110 if this range is exceeded. is there.
第5実施形態に係るパーティクル抑制処理では、パーティクル抑制処理を行う間、基板102の加熱を中止し、基板102を自然放冷する。ただし、障壁層110の表面がエッチングされて損傷してしまうことがない範囲内で基板102を加熱することは許される。基板102を加熱する場合、基板102の最高温度は、障壁層形成時温度を150℃上回る温度を超えないことが望ましい。 In the particle suppression process according to the fifth embodiment, heating of the substrate 102 is stopped and the substrate 102 is allowed to cool naturally during the particle suppression process. However, it is allowed to heat the substrate 102 within a range where the surface of the barrier layer 110 is not etched and damaged. When the substrate 102 is heated, it is desirable that the maximum temperature of the substrate 102 does not exceed a temperature that is 150 ° C. higher than the barrier layer formation temperature.
第5実施形態に係るパーティクル抑制処理の終了後、すなわち、基板102の温度を室温の近傍まで下げた後は、水素ガス及びアンモニアガスの供給も停止し、得られたエピタキシャル基板101をリアクタ132の内部から回収する。 After the particle suppression process according to the fifth embodiment is finished, that is, after the temperature of the substrate 102 is lowered to near room temperature, the supply of hydrogen gas and ammonia gas is also stopped, and the obtained epitaxial substrate 101 is placed in the reactor 132. Collect from inside.
以下では、第1実施形態〜第5実施形態に係るパーティクル抑制処理を経て製造したエピタキシャル基板101に関する実施例1〜5とパーティクル抑制処理を経ないで製造したエピタキシャル基板に関する比較例について説明する。 Hereinafter, Examples 1 to 5 relating to the epitaxial substrate 101 manufactured through the particle suppression process according to the first to fifth embodiments and Comparative Examples regarding the epitaxial substrate manufactured without performing the particle suppression process will be described.
{実施例1}
実施例1では、直径2インチのサファイア基板を1150℃で10分かけてサーマルクリーニングし、バッファ層104として膜厚が20nmの窒化ガリウム(GaN)の膜を500℃でエピタキシャル成長させ、チャネル層106として膜厚が2.0μmの窒化ガリウム(GaN)の膜を1100℃でエピタキシャル成長させた。
{Example 1}
In Example 1, a sapphire substrate having a diameter of 2 inches was thermally cleaned at 1150 ° C. for 10 minutes, and a gallium nitride (GaN) film having a thickness of 20 nm was epitaxially grown as a buffer layer 104 at 500 ° C. to form a channel layer 106. A gallium nitride (GaN) film having a thickness of 2.0 μm was epitaxially grown at 1100 ° C.
続いて、スペーサ層108として膜厚が1nmの窒化アルミニウム(AlN)の膜を1100℃でエピタキシャル成長させた。 Subsequently, an aluminum nitride (AlN) film having a thickness of 1 nm was epitaxially grown at 1100 ° C. as the spacer layer 108.
さらに続いて、障壁層110として膜厚が15nmの窒化インジウムアルミニウム(In0.18Al0.82N)の膜を730℃でエピタキシャル成長させた。このときのアンモニアガスの流量は1500sccm、TMIをバブリングする窒素ガスの流量は100sccm、TMAをバブリングする窒素ガスの流量は10sccmとした。 Subsequently, an indium aluminum nitride (In 0.18 Al 0.82 N) film having a thickness of 15 nm was epitaxially grown at 730 ° C. as the barrier layer 110. At this time, the flow rate of ammonia gas was 1500 sccm, the flow rate of nitrogen gas for bubbling TMI was 100 sccm, and the flow rate of nitrogen gas for bubbling TMA was 10 sccm.
最後に、60秒かけて第1実施形態に係るパーティクル抑制処理を行った。 Finally, the particle suppression process according to the first embodiment was performed over 60 seconds.
{実施例2}
実施例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った後、30分かけて第2実施形態に係るパーティクル抑制処理を行った。
{Example 2}
Similar to the case of Example 1, after the indium aluminum nitride (In 0.18 Al 0.82 N) film was epitaxially grown, the particle suppression process according to the second embodiment was performed over 30 minutes.
{実施例3}
実施例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った後、第3実施形態に係るパーティクル抑制処理を行った。このときの基板102の最高温度は1100℃、昇温速度は毎分300℃とした。
{Example 3}
Similar to the case of Example 1, after the epitaxial growth of the indium aluminum nitride (In 0.18 Al 0.82 N) film was performed, the particle suppression process according to the third embodiment was performed. At this time, the maximum temperature of the substrate 102 was 1100 ° C., and the heating rate was 300 ° C. per minute.
{実施例4}
実施例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った後、第4実施形態に係るパーティクル抑制処理を行った。このときの基板102の最低温度は500℃、降温速度は毎分100℃とした。また、最低温度である500℃を維持する時間は60分とした。
{Example 4}
As in the case of Example 1, after the indium aluminum nitride (In 0.18 Al 0.82 N) film was epitaxially grown, the particle suppression process according to the fourth embodiment was performed. At this time, the minimum temperature of the substrate 102 was 500 ° C., and the cooling rate was 100 ° C. per minute. The time for maintaining the minimum temperature of 500 ° C. was 60 minutes.
{実施例5}
実施例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った後、第5実施形態に係るパーティクル抑制処理を行った。
{Example 5}
Similar to the case of Example 1, after the epitaxial growth of the indium aluminum nitride (In 0.18 Al 0.82 N) film was performed, the particle suppression process according to the fifth embodiment was performed.
{比較例}
実施例1の場合と同様に窒化インジウムアルミニウム(In0.18Al0.82N)の膜のエピタキシャル成長までを行った。パーティクル抑制処理は行わなかった。
{Comparative example}
Similar to the case of Example 1, the epitaxial growth of an indium aluminum nitride (In 0.18 Al 0.82 N) film was performed. Particle suppression processing was not performed.
{エピタキシャル基板101の評価}
図9は、実施例1〜5及び比較例1のエピタキシャル基板101の評価結果を示す図である。図9には、実施例1〜5及び比較例1のエピタキシャル基板101の各々について、シートキャリア濃度、移動度、シート抵抗、2次元電子ガスの有無、2次元電子ガスの深さ、構成元素、結晶種、表面粗さ、ゲートリーク電流及びインジウムを含有するパーティクルの密度が示されている。これらのうち、シートキャリア濃度、移動度及びシート抵抗は、ホール測定により測定した。2次元電子ガスの有無及び2次元電子ガスの深さは、C−V測定により測定した。構成元素は、エピタキシャル基板101の表面をX線光電子分光装置(XPS;X-ray Photoelectron Spectrometer)で分析することにより特定し、結晶種は、エピタキシャル基板101の上面をX線回折装置(XRD;X-Ray Diffractometer)で2θ−ω走査して分析することにより特定し、インジウムを含有するパーティクルの密度は、障壁層の上面を原子間力顕微鏡で観察することにより特定した。ゲートリーク電流は、エピタキシャル基板101を加工して作製したゲート幅1nm、ゲート−ソース間隔0.5μm、ゲート−ドレイン間隔7.5μm、ゲート長1.5μmのトランジスタ素子にソース−ドレイン間電圧100V、ゲートバイアス−10Vを印加した状態での測定値である。
{Evaluation of epitaxial substrate 101}
FIG. 9 is a diagram showing the evaluation results of the epitaxial substrates 101 of Examples 1 to 5 and Comparative Example 1. In FIG. 9, for each of the epitaxial substrates 101 of Examples 1 to 5 and Comparative Example 1, sheet carrier concentration, mobility, sheet resistance, presence or absence of two-dimensional electron gas, depth of two-dimensional electron gas, constituent elements, Crystal density, surface roughness, gate leakage current, and density of particles containing indium are shown. Of these, the sheet carrier concentration, mobility and sheet resistance were measured by Hall measurement. The presence or absence of the two-dimensional electron gas and the depth of the two-dimensional electron gas were measured by CV measurement. The constituent elements are identified by analyzing the surface of the epitaxial substrate 101 with an X-ray photoelectron spectrometer (XPS), and the crystal species is the X-ray diffractometer (XRD; XRD) of the upper surface of the epitaxial substrate 101. The density of particles containing indium was determined by observing the upper surface of the barrier layer with an atomic force microscope. A gate leakage current is obtained by processing a source-drain voltage of 100 V on a transistor element having a gate width of 1 nm, a gate-source interval of 0.5 μm, a gate-drain interval of 7.5 μm, and a gate length of 1.5 μm, which is manufactured by processing the epitaxial substrate 101. It is a measured value in a state where a gate bias of −10 V is applied.
トランジスタ素子の作製にあたっては、まず、フォトリソグラフィ及び反応性イオンエッチング(RIE;Reactive Ion Etching)を用いて各トランジスタ素子の境界部を400nmの深さまで除去した。続いて、エピタキシャル基板101の表面に膜厚が10nmの二酸化シリコン(SiO2)の膜を形成し、フォトリソグラフィを用いてソース電極及びドレイン電極が設けられる領域に形成された二酸化シリコンの膜を除去した。さらに続いて、真空蒸着とフォトリソグラフィにより、Ti/Al/Ni/Au(膜厚25/75/15/100nm)電極をドレイン電極及びソース電極として形成し、ドレイン電極及びソース電極のオーミック性を向上するために、窒素雰囲気中で850℃の熱処理を30秒間行った。次に、フォトリソグラフィを用いてゲート電極が設けられる領域に形成された二酸化シリコンの膜を除去した。続いて、真空蒸着とフォトリソグラフィにより、Pd/Au(膜厚30/100nm)電極をゲート電極として形成した。最後に、化学気相成長(CVD;Chemical Vapor Deposition)及びフォトリソグラフィにより、窒化シリコン(Si3N4)のパッシベーション膜を形成し、ゲート電極、ドレイン電極及びソース電極の部分にコンタクトホールを形成し、ワイヤボンディングを行った。 In manufacturing the transistor element, first, the boundary portion of each transistor element was removed to a depth of 400 nm by using photolithography and reactive ion etching (RIE). Subsequently, a silicon dioxide (SiO 2 ) film having a thickness of 10 nm is formed on the surface of the epitaxial substrate 101, and the silicon dioxide film formed in the region where the source electrode and the drain electrode are provided is removed by photolithography. did. Subsequently, Ti / Al / Ni / Au (film thickness 25/75/15/100 nm) electrodes are formed as drain and source electrodes by vacuum deposition and photolithography, improving the ohmic properties of the drain and source electrodes. In order to achieve this, heat treatment at 850 ° C. was performed for 30 seconds in a nitrogen atmosphere. Next, the silicon dioxide film formed in the region where the gate electrode is provided is removed by photolithography. Subsequently, a Pd / Au (film thickness 30/100 nm) electrode was formed as a gate electrode by vacuum deposition and photolithography. Finally, a silicon nitride (Si 3 N 4 ) passivation film is formed by chemical vapor deposition (CVD) and photolithography, and contact holes are formed in the gate electrode, drain electrode, and source electrode portions. Wire bonding was performed.
図10及び図11は、それぞれ、実施例5及び比較例1のエピタキシャル基板101の表面を原子間力顕微鏡(AFM;Atomic Force Microscope)で観察した結果を示す図である。図10及び図11(a)は、エピタキシャル基板101の上面を正面視した場合の5μm四方の領域の像を示しており、図11(b)は、1μm四方の領域の凹凸を示している。 10 and 11 are diagrams showing the results of observation of the surface of the epitaxial substrate 101 of Example 5 and Comparative Example 1 with an atomic force microscope (AFM), respectively. FIGS. 10 and 11A show images of a 5 μm square region when the top surface of the epitaxial substrate 101 is viewed from the front, and FIG. 11B shows irregularities in the 1 μm square region.
図10に示すように、実施例5のエピタキシャル基板101の上面には、ステップフロー成長が観察され、インジウムを含有するパーティクルを発見することはできなかった。一方、図11に示すように、比較例1のエピタキシャル基板101の上面には、概ね1.9×108個/cm2のインジウムを含有するパーティクルが散在していた。なお、図示を省略しているが、実施例1〜4のエピタキシャル基板101の表面を原子間力顕微鏡で観察しても、実施例5のエピタキシャル基板101の場合と同様の像が得られる。 As shown in FIG. 10, step flow growth was observed on the upper surface of the epitaxial substrate 101 of Example 5, and particles containing indium could not be found. On the other hand, as shown in FIG. 11, particles containing approximately 1.9 × 10 8 pieces / cm 2 of indium were scattered on the upper surface of the epitaxial substrate 101 of Comparative Example 1. Although not shown, even if the surface of the epitaxial substrate 101 of Examples 1 to 4 is observed with an atomic force microscope, an image similar to that of the epitaxial substrate 101 of Example 5 is obtained.
実施例1〜5と比較例1との対比から明らかなように、上述したパーティクル抑制処理を行うことにより、障壁層の表面にインジウムを含有するパーティクルが付着することを抑制することができる。また、実施例1〜4と実施例5との対比から明らかなように、パーティクル抑制処理を行うときの雰囲気を窒素ガスとアンモニアとの混合雰囲気とすることにより、表面粗さを小さくすることができる。これは、窒素ガスとアンモニアとの混合雰囲気が表面の欠陥の発生を抑制することを意味していると考えられる。また、実施例2〜4の比較から明らかなように、パーティクル抑制処理を行うときの雰囲気が窒素ガスとアンモニアとの混合雰囲気である場合、パーティクル抑制処理を行う温度が低い方が表面粗さが小さくなる。これは、温度が低くなるほど欠陥の発生を抑制しやすいことを意味していると考えられる。 As is clear from the comparison between Examples 1 to 5 and Comparative Example 1, it is possible to suppress adhesion of particles containing indium on the surface of the barrier layer by performing the above-described particle suppression treatment. Further, as is clear from the comparison between Examples 1 to 4 and Example 5, the surface roughness can be reduced by making the atmosphere when performing the particle suppression process a mixed atmosphere of nitrogen gas and ammonia. it can. This is considered to mean that the mixed atmosphere of nitrogen gas and ammonia suppresses the generation of surface defects. Further, as is clear from the comparison of Examples 2 to 4, when the atmosphere when performing the particle suppression process is a mixed atmosphere of nitrogen gas and ammonia, the surface roughness is lower when the temperature at which the particle suppression process is performed is lower. Get smaller. This seems to mean that the lower the temperature, the easier it is to suppress the occurrence of defects.
図14〜図18は、それぞれ、チャネル層及び障壁層の組成を変更して実施例1〜5のパーティクル抑制処理を行った場合のインジウムを含有するパーティクルの密度を測定した結果を示す図である。また、図19は、チャネル層及び障壁層の組成を変更して比較例1のようにパーティクル抑制処理を行わなかった場合のインジウムを含有するパーティクルの密度を測定した結果を示す図である。図14〜図18に示すように、チャネル層の組成を一般式Aly1Gaz1N(y1+z1=1,0≦y1≦0.3)であらわされる範囲内で変更し、障壁層の組成を一般式Inx2Aly2Gaz2N(x2+y2+z2=1,{y2−(0.45+y1)}/4.56≦x2≦{y2−(0.27+0.51y1)}/1.78,0≦z2≦0.4)であらわされる範囲内で変更しても、実施例1〜5と同様のパーティクル抑制処理を行えば、障壁層の上面にインジウムを含有するパーティクルが付着することを抑制することは可能である。しかし、図19に示すように、パーティクル抑制処理を行わない場合は、障壁層の上面にインジウムを含有するパーティクルが付着することを抑制することはできず、0.8×108〜3.5×108個/cm2のインジウムを含有するパーティクルが障壁層の上面に散在していた。 FIGS. 14-18 is a figure which shows the result of having measured the density of the particle | grains containing indium at the time of changing the composition of a channel layer and a barrier layer, and performing the particle | grain suppression process of Examples 1-5, respectively. . Moreover, FIG. 19 is a figure which shows the result of having measured the density of the particle | grains containing an indium when the composition of a channel layer and a barrier layer was changed and the particle suppression process was not performed like the comparative example 1. FIG. As shown in FIGS. 14 to 18, the composition of the channel layer is changed within the range represented by the general formula Al y1 Ga z1 N (y1 + z1 = 1, 0 ≦ y1 ≦ 0.3). formula In x2 Al y2 Ga z2 N ( x2 + y2 + z2 = 1, {y2- (0.45 + y1)} / 4.56 ≦ x2 ≦ {y2- (0.27 + 0.51y1)} / 1.78,0 ≦ z2 ≦ 0 .4) Even if it is changed within the range represented by (4), it is possible to suppress adhesion of particles containing indium on the upper surface of the barrier layer by performing the same particle suppression treatment as in Examples 1 to 5. is there. However, as shown in FIG. 19, when the particle suppression process is not performed, it is not possible to prevent particles containing indium from adhering to the upper surface of the barrier layer, and 0.8 × 10 8 to 3.5 Particles containing × 10 8 particles / cm 2 of indium were scattered on the upper surface of the barrier layer.
この発明は詳細に説明されたが、上述した説明は、全ての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。特に、インジウムを含有するIII族窒化物の膜がエピタキシャル基板101の最上層にない場合に上述したパーティクル抑制処理を行うことは当然に予定されている。 Although the present invention has been described in detail, the above description is illustrative in all aspects, and the present invention is not limited thereto. It is understood that countless variations that are not illustrated can be envisaged without departing from the scope of the present invention. In particular, when the group III nitride film containing indium is not present in the uppermost layer of the epitaxial substrate 101, the above-described particle suppression process is naturally scheduled.
100 半導体装置
101 エピタキシャル基板
102 基板
104 バッファ層
106 チャネル層
108 スペーサ層
110 障壁層
112 ゲート電極
114 ドレイン電極
116 ソース電極
120 2次元電子ガス
130 気相成長装置
132 リアクタ
140 ヒータ
154,164,166 供給源
156,166,168 配管
148,150,152,158,160,162 バブリング部
198 基板
DESCRIPTION OF SYMBOLS 100 Semiconductor device 101 Epitaxial substrate 102 Substrate 104 Buffer layer 106 Channel layer 108 Spacer layer 110 Barrier layer 112 Gate electrode 114 Drain electrode 116 Source electrode 120 Two-dimensional electron gas 130 Vapor phase growth apparatus 132 Reactor 140 Heater 154,164,166 Supply source 156, 166, 168 Piping 148, 150, 152, 158, 160, 162 Bubbling part 198 Substrate
Claims (1)
(a) リアクタの内部に収容された基板を加熱しながら、インジウムを含有する原料、インジウム以外のIII族元素を含有する原料、窒素を含有する原料及びキャリアガスを前記リアクタの内部に供給し、前記第1のIII族窒化物の膜を前記基板の表面にエピタキシャル成長させる工程と、
(b) 前記工程(a)の後に、前記インジウムを含有する原料の供給を停止する工程と、
(c) 前記工程(b)の後に、前記インジウム以外のIII族元素を含有する原料、前記窒素を含有する原料及び前記キャリアガスの供給を継続する工程と、
を備え、
前記第1のIII族窒化物の膜は、
アルミニウムをさらに含有し、
前記エピタキシャル基板は、
少なくともガリウムを含有し組成が一般式In p Al q Ga r Nであらわされる第2のIII族窒化物の膜をさらに含み、
前記エピタキシャル基板においては、
前記第1のIII族窒化物の膜が障壁層として機能し、前記第2のIII族窒化物の膜がチャネル層として機能し、
前記第1のIII族窒化物の膜の組成が、x+y+z=1,{y−(0.45+q)}/4.56≦x≦{y−(0.27+0.51q)}/1.78,0≦z≦0.4であらわされる範囲から選択され、
前記第2のIII族窒化物の膜の組成が、p+q+r=1,p=0,0≦q≦0.3であらわされる範囲から選択される、
エピタキシャル基板の製造方法。 A method of manufacturing an epitaxial substrate including a first group III nitride film containing at least indium and having a composition represented by a general formula In x Al y Ga z N,
(a) While heating the substrate accommodated in the reactor, a raw material containing indium, a raw material containing a group III element other than indium, a raw material containing nitrogen and a carrier gas are supplied into the reactor, Epitaxially growing the first group III nitride film on the surface of the substrate;
(b) after the step (a), stopping the supply of the raw material containing indium;
(c) after the step (b), continuing the supply of the raw material containing a group III element other than the indium, the raw material containing the nitrogen, and the carrier gas;
Equipped with a,
The first group III nitride film comprises:
Further containing aluminum,
The epitaxial substrate is
A second group III nitride film containing at least gallium and having a composition represented by the general formula In p Al q Ga r N;
In the epitaxial substrate,
The first group III nitride film functions as a barrier layer, and the second group III nitride film functions as a channel layer;
The composition of the first group III nitride film is x + y + z = 1, {y− (0.45 + q)} / 4.56 ≦ x ≦ {y− (0.27 + 0.51q)} / 1.78, Selected from the range represented by 0 ≦ z ≦ 0.4,
The composition of the second group III nitride film is selected from the range represented by p + q + r = 1, p = 0, 0 ≦ q ≦ 0.3.
Epitaxial substrate manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069894A JP5249100B2 (en) | 2008-03-31 | 2009-03-23 | Epitaxial substrate manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008090709 | 2008-03-31 | ||
JP2008090709 | 2008-03-31 | ||
JP2009069894A JP5249100B2 (en) | 2008-03-31 | 2009-03-23 | Epitaxial substrate manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013058508A Division JP2013129597A (en) | 2008-03-31 | 2013-03-21 | Method for manufacturing epitaxial substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267379A JP2009267379A (en) | 2009-11-12 |
JP5249100B2 true JP5249100B2 (en) | 2013-07-31 |
Family
ID=41392773
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069894A Active JP5249100B2 (en) | 2008-03-31 | 2009-03-23 | Epitaxial substrate manufacturing method |
JP2013058508A Pending JP2013129597A (en) | 2008-03-31 | 2013-03-21 | Method for manufacturing epitaxial substrate |
JP2014038629A Active JP5671168B2 (en) | 2008-03-31 | 2014-02-28 | Method for manufacturing epitaxial substrate for semiconductor device |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013058508A Pending JP2013129597A (en) | 2008-03-31 | 2013-03-21 | Method for manufacturing epitaxial substrate |
JP2014038629A Active JP5671168B2 (en) | 2008-03-31 | 2014-02-28 | Method for manufacturing epitaxial substrate for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP5249100B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222969A (en) * | 2010-03-26 | 2011-11-04 | Ngk Insulators Ltd | Method of manufacturing epitaxial substrate for semiconductor device, epitaxial substrate for semiconductor device, and semiconductor device |
JP6792135B2 (en) * | 2015-10-30 | 2020-11-25 | 富士通株式会社 | Compound semiconductor device and its manufacturing method |
CN113169052B (en) * | 2018-12-27 | 2023-12-22 | 住友电气工业株式会社 | Method for manufacturing nitride semiconductor device |
CN114293249A (en) * | 2021-12-30 | 2022-04-08 | 广东省科学院半导体研究所 | Method for producing group III nitride semiconductor material |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088185A (en) * | 1994-06-15 | 1996-01-12 | Furukawa Electric Co Ltd:The | Multilayer structure and growth method of gan-based compound semiconductor thin film |
JP2003133246A (en) * | 1996-01-19 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Gallium nitride compound semiconductor light emitting element and its manufacturing method |
JP3361285B2 (en) * | 1996-01-19 | 2003-01-07 | 松下電器産業株式会社 | Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor |
JP2000183465A (en) * | 1998-12-18 | 2000-06-30 | Pioneer Electronic Corp | Method of manufacturing group iii nitride semiconductor element |
JP3209270B2 (en) * | 1999-01-29 | 2001-09-17 | 日本電気株式会社 | Heterojunction field effect transistor |
JP2001077417A (en) * | 1999-08-31 | 2001-03-23 | Sharp Corp | Manufacture of nitride compound semiconductor light- emitting element |
JP3797280B2 (en) * | 2001-06-08 | 2006-07-12 | 豊田合成株式会社 | Method for producing group III nitride compound semiconductor device |
EP1421626A2 (en) * | 2001-08-07 | 2004-05-26 | Jan Kuzmik | High electron mobility devices |
JP3977659B2 (en) * | 2002-02-21 | 2007-09-19 | 沖電気工業株式会社 | Heterojunction field effect transistor |
JP2004040066A (en) * | 2002-07-05 | 2004-02-05 | Toshiaki Sakaida | Method for producing gallium nitride based compound semiconductor |
JP2004063635A (en) * | 2002-07-26 | 2004-02-26 | Hitachi Cable Ltd | Method of manufacturing nitride semiconductor, semiconductor wafer, and semiconductor device |
JP4641812B2 (en) * | 2004-01-29 | 2011-03-02 | 昭和電工株式会社 | Gallium nitride compound semiconductor laminate and method for producing the same |
JP4334370B2 (en) * | 2004-02-17 | 2009-09-30 | 株式会社東芝 | Vapor growth apparatus and vapor growth method |
JP2005268493A (en) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | Hetero junction field effect transistor |
JP2006128653A (en) * | 2004-09-28 | 2006-05-18 | Sumitomo Chemical Co Ltd | Group iii-v compound semiconductor, its manufacturing method and its use |
US20090200538A1 (en) * | 2004-09-28 | 2009-08-13 | Sumitomo Chemical Company, Limited | Group lll-V compound semiconductor and a method for producing the same |
JP2006318959A (en) * | 2005-05-10 | 2006-11-24 | Hitachi Cable Ltd | Movpe growth method |
JP5041701B2 (en) * | 2005-12-07 | 2012-10-03 | 日本電信電話株式会社 | Heterojunction field effect transistor |
JP2007165431A (en) * | 2005-12-12 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | Field effect transistor, and method of fabrication same |
-
2009
- 2009-03-23 JP JP2009069894A patent/JP5249100B2/en active Active
-
2013
- 2013-03-21 JP JP2013058508A patent/JP2013129597A/en active Pending
-
2014
- 2014-02-28 JP JP2014038629A patent/JP5671168B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013129597A (en) | 2013-07-04 |
JP5671168B2 (en) | 2015-02-18 |
JP2014123767A (en) | 2014-07-03 |
JP2009267379A (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6170893B2 (en) | Method for producing epitaxial substrate for semiconductor device | |
US8247796B2 (en) | Semiconductor device | |
JP5580009B2 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element | |
JP5702058B2 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element | |
JP5758880B2 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element | |
WO2009119357A1 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and process for producing epitaxial substrate for semiconductor element | |
WO2012026396A1 (en) | Epitaxial substrate for semiconductor element, semiconductor element, method for fabricating epitaxial substrate for semiconductor element, and method for fabricating semiconductor element | |
JP5562579B2 (en) | Method for producing epitaxial substrate for semiconductor device | |
JPWO2013125126A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5671168B2 (en) | Method for manufacturing epitaxial substrate for semiconductor device | |
US20030203604A1 (en) | Methods of fabricating layered structure and semiconductor device | |
EP2296172B1 (en) | Epitaxial substrate for semiconductor device, schottky junction structure, and leakage current suppression method for schottky junction structure | |
JP2011003882A (en) | Method of manufacturing epitaxial substrate | |
JP2005277047A (en) | Semiconductor lamination structure and transistor element | |
WO2012140915A1 (en) | Semiconductor device | |
JP2013069935A (en) | Manufacturing method of semiconductor substrate | |
JP5844753B2 (en) | Nitride semiconductor growth substrate and manufacturing method thereof | |
JP5583610B2 (en) | Epitaxial substrate for semiconductor device and semiconductor device | |
JP2011222969A (en) | Method of manufacturing epitaxial substrate for semiconductor device, epitaxial substrate for semiconductor device, and semiconductor device | |
JP2013069936A (en) | Manufacturing method of semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5249100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |