JP5242083B2 - Crystalline oxide semiconductor and thin film transistor using the same - Google Patents
Crystalline oxide semiconductor and thin film transistor using the same Download PDFInfo
- Publication number
- JP5242083B2 JP5242083B2 JP2007156253A JP2007156253A JP5242083B2 JP 5242083 B2 JP5242083 B2 JP 5242083B2 JP 2007156253 A JP2007156253 A JP 2007156253A JP 2007156253 A JP2007156253 A JP 2007156253A JP 5242083 B2 JP5242083 B2 JP 5242083B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- crystalline oxide
- thin film
- carrier concentration
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 145
- 239000010409 thin film Substances 0.000 title claims description 83
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 42
- 108091006149 Electron carriers Proteins 0.000 claims description 32
- 239000011701 zinc Substances 0.000 claims description 26
- 229910052738 indium Inorganic materials 0.000 claims description 22
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005315 distribution function Methods 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 239000002772 conduction electron Substances 0.000 claims description 5
- 238000002056 X-ray absorption spectroscopy Methods 0.000 claims description 4
- 238000001941 electron spectroscopy Methods 0.000 claims description 4
- 230000001747 exhibiting effect Effects 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 2
- 238000000034 method Methods 0.000 description 23
- 229910003437 indium oxide Inorganic materials 0.000 description 14
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 14
- 230000005669 field effect Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000006104 solid solution Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 229910052748 manganese Inorganic materials 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000000333 X-ray scattering Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000192 extended X-ray absorption fine structure spectroscopy Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 230000005469 synchrotron radiation Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052713 technetium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052693 Europium Inorganic materials 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 241001175904 Labeo bata Species 0.000 description 1
- 229910018068 Li 2 O Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- -1 Ta 2 O 5 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 238000001654 grazing-incidence X-ray scattering Methods 0.000 description 1
- 229920001903 high density polyethylene Polymers 0.000 description 1
- 239000004700 high-density polyethylene Substances 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタに関する。 The present invention relates to a crystalline oxide semiconductor and a thin film transistor using the same.
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられている。
特に、近年における表示装置のめざましい発展に伴って液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(EL)、フィールドエミッションディスプレイ(FED)等の各種表示装置において、表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が用いられている。
Field effect transistors are widely used as unit electronic elements, high frequency signal amplifying elements, liquid crystal driving elements and the like of semiconductor memory integrated circuits.
In particular, with the remarkable development of display devices in recent years, thin film transistors are used as switching elements for driving display devices in various display devices such as liquid crystal display devices (LCD), electroluminescence display devices (EL), and field emission displays (FED). (TFT) is used.
上記トランジスタの材料としては、安定性、良加工性等から、シリコン半導体が最も広く用いられている。しかし、近年、シリコン半導体を用いたTFTよりも安定性が優れるとして、金属酸化物からなる透明半導体薄膜が注目されている。 As a material for the transistor, a silicon semiconductor is most widely used because of stability, good workability, and the like. However, in recent years, a transparent semiconductor thin film made of a metal oxide has attracted attention as being more stable than a TFT using a silicon semiconductor.
例えば、PLD(パルスレーザーディポジション)法により、酸化インイジウム、酸化ガリウム、酸化亜鉛等の金属酸化物からなる非晶質透明半導体膜を作製し、薄膜トランジスタを駆動させる様々な技術が開示されている(特許文献1〜5)。
For example, various techniques for producing an amorphous transparent semiconductor film made of a metal oxide such as indium oxide, gallium oxide, zinc oxide by a PLD (pulse laser deposition) method and driving a thin film transistor are disclosed (
しかしながら、例えば、酸化亜鉛を用いて得られる透明半導体薄膜は、電界効果移動度が1cm2/V・sec程度と低く、on−off比も小さく、及び漏れ電流が発生しやすいという欠点があった。また、酸化亜鉛を用いて得られる透明半導体膜が非晶質であるため、耐薬品性に劣り、ウェットエッチングが難しく、実用化が困難であった。 However, for example, a transparent semiconductor thin film obtained using zinc oxide has the disadvantages that the field effect mobility is as low as about 1 cm 2 / V · sec, the on-off ratio is small, and leakage current is likely to occur. . Moreover, since the transparent semiconductor film obtained using zinc oxide is amorphous, it has poor chemical resistance, wet etching is difficult, and practical application is difficult.
加えて、非晶質透明半導体薄膜は屈折率が大きく多層膜の透過率が低下しやすく、雰囲気ガス中の酸素、水等を吸着して、電気特性が変化し、歩留まりが低下する欠点を有していた。 In addition, the amorphous transparent semiconductor thin film has a disadvantage that the refractive index is large and the transmittance of the multilayer film is easily lowered, and oxygen, water, etc. in the atmospheric gas are adsorbed to change the electrical characteristics and reduce the yield. Was.
また、インジウム以外の金属を含んでいない酸化インジウム膜を半導体にする試みはなされていたが(非特許文献1)、トランジスタとした際にキャリア制御がうまく行えず、電界効果移動度が低い等、十分な特性が得られていなかった。
本発明の目的は、キャリア濃度が低く、ホール移動度が高く及びエネルギーバンドギャップが大きい結晶酸化物半導体を提供することである。
本発明の目的は、耐熱性、耐薬品性、長期使用時の閾値のシフト量、電界効果移動度、on−off比等の素子特性を向上させた薄膜トランジスタを提供することである。
An object of the present invention is to provide a crystalline oxide semiconductor having a low carrier concentration, a high hole mobility, and a large energy band gap.
An object of the present invention is to provide a thin film transistor having improved device characteristics such as heat resistance, chemical resistance, threshold shift amount during long-term use, field effect mobility, on-off ratio, and the like.
本発明によれば、以下の結晶酸化物半導体等が提供される。
1.インジウム及び1種以上の金属元素Mを含み、
X線吸収分光法により求められる動径分布関数(RDF)において、原子間距離が0.3nmから0.36nmの間のRDFの最大値をA、原子間距離が0.1nm〜0.2nmの間のRDFの最大値をBとした場合に、0.1<A/B<1の関係を満たす結晶酸化物半導体。
2.X線電子分光測定(XPS)における酸素2p軌道に起因する価電子帯ピーク及び伝導電子に起因するピークの間にピーク成分を含まない1に記載の結晶酸化物半導体。
3.ビックスバイト型結晶構造を示す多結晶酸化物であり、及び
電子キャリア濃度が1×1018cm−3未満である1又は2に記載の結晶酸化物半導体。
4.電子キャリア濃度の増加に伴い、電子キャリア濃度に対する電子移動度が対数的に比例して増加する範囲を有する1〜3のいずれかに記載の結晶酸化物半導体。
5.インジウム及び前記金属元素Mの原子比が下記式を満たす1〜4のいずれかに記載の結晶酸化物半導体。
M/(M+In)=0.0001〜0.13
6.前記金属元素Mが正二価の金属元素である1〜5のいずれかに記載の結晶酸化物半導体。
7.前記金属元素MがZnである1〜6のいずれかに記載の結晶酸化物半導体。
8.イオン半径が0.7〜0.92Åである正三価以上の金属元素の含有量が4000ppm以下である1〜7のいずれかに記載の結晶酸化物半導体。
9.インジウム及び1種以上の金属元素Mを含むターゲットを用いて、系内の水分圧を10−3Pa以下として、100℃以下の基板上にスパッタリングして非晶質酸化物半導体を成膜する工程を含む1〜8のいずれかに記載の結晶酸化物半導体の製造方法。
10.前記非晶質酸化物半導体を系内の酸素分圧21000Pa以上、及び加熱温度250℃以上で0.1〜120分間加熱処理して前記結晶性酸化物半導体を製造する9に記載の結晶酸化物半導体の製造方法。
11.1〜8のいずれかに記載の結晶酸化物半導体を活性層に用いる薄膜トランジスタ。
12.非晶質酸化物半導体をソース電極、ドレイン電極及びゲート電極に用いる11に記載の薄膜トランジスタ。
According to the present invention, the following crystalline oxide semiconductor and the like are provided.
1. Containing indium and one or more metal elements M;
In the radial distribution function (RDF) obtained by X-ray absorption spectroscopy, the maximum value of RDF with an interatomic distance between 0.3 nm and 0.36 nm is A, and the interatomic distance is between 0.1 nm and 0.2 nm. A crystalline oxide semiconductor that satisfies a relationship of 0.1 <A / B <1, where B is the maximum value of RDF.
2. 2. The crystalline oxide semiconductor according to 1, which does not contain a peak component between a valence band peak caused by oxygen 2p orbit and a peak caused by conduction electrons in X-ray electron spectroscopy (XPS).
3. 3. The crystalline oxide semiconductor according to 1 or 2, which is a polycrystalline oxide exhibiting a bixbyite crystal structure and has an electron carrier concentration of less than 1 × 10 18 cm −3 .
4). 4. The crystalline oxide semiconductor according to any one of 1 to 3, having a range in which the electron mobility with respect to the electron carrier concentration increases logarithmically in proportion to the increase in the electron carrier concentration.
5. The crystalline oxide semiconductor according to any one of 1 to 4, wherein an atomic ratio of indium and the metal element M satisfies the following formula.
M / (M + In) = 0.0001 to 0.13
6). The crystalline oxide semiconductor according to any one of 1 to 5, wherein the metal element M is a positive divalent metal element.
7. The crystalline oxide semiconductor according to any one of 1 to 6, wherein the metal element M is Zn.
8). The crystalline oxide semiconductor according to any one of 1 to 7, wherein the content of a positive trivalent or higher metal element having an ionic radius of 0.7 to 0.92% is 4000 ppm or less.
9. A step of forming an amorphous oxide semiconductor film by sputtering on a substrate at 100 ° C. or lower using a target containing indium and at least one metal element M and setting the water pressure in the system to 10 −3 Pa or lower. The manufacturing method of the crystalline oxide semiconductor in any one of 1-8 containing these.
10. The crystalline oxide according to 9, wherein the crystalline oxide semiconductor is produced by heat-treating the amorphous oxide semiconductor at an oxygen partial pressure of 21000 Pa or more in the system and a heating temperature of 250 ° C. or more for 0.1 to 120 minutes. Semiconductor manufacturing method.
11. A thin film transistor using the crystalline oxide semiconductor according to any one of 1 to 8 as an active layer.
12 12. The thin film transistor according to 11, wherein the amorphous oxide semiconductor is used for a source electrode, a drain electrode and a gate electrode.
本発明によれば、キャリア濃度が低く、ホール移動度が高く及びエネルギーバンドギャップが大きい結晶酸化物半導体を提供することができる。
本発明によれば、耐熱性、耐薬品性、電界効果移動度、on−off比等の素子特性を向上させた薄膜トランジスタを提供することができる。
According to the present invention, a crystalline oxide semiconductor having a low carrier concentration, a high hole mobility, and a large energy band gap can be provided.
According to the present invention, it is possible to provide a thin film transistor having improved device characteristics such as heat resistance, chemical resistance, field effect mobility, and on-off ratio.
本発明の結晶酸化物半導体は、インジウム及び1種以上の金属元素Mを含む。
上記金属元素Mは、インジウム以外の金属元素であり、好ましくは正二価の金属元素である。
正二価の金属元素とは、イオン状態での価数として正二価を取り得る元素であり、例えばZn,Be,Mg,Ca,Sr,Ba,Ti,V,Cr,Mn,Fe,Co,Ni,Pd,Pt,Cu,Ag,Cd,Hg,Sm,Eu,Yb等が挙げられ、好ましくはZn,Mg,Mn,Co,Ni,Cu及びCaである。
The crystalline oxide semiconductor of the present invention contains indium and one or more metal elements M.
The metal element M is a metal element other than indium, and is preferably a positive divalent metal element.
The positive divalent metal element is an element that can take positive divalence as an valence in an ionic state. For example, Zn, Be, Mg, Ca, Sr, Ba, Ti, V, Cr, Mn, Fe, Co, Ni , Pd, Pt, Cu, Ag, Cd, Hg, Sm, Eu, Yb, and the like, preferably Zn, Mg, Mn, Co, Ni, Cu, and Ca.
これら好ましい正二価の金属元素のうち、キャリア濃度制御の観点から、より好ましくはZn,Mg,Cu,Ni,Co及びCaであり、さらに好ましくはCu及びNiである。
また、これら好ましい正二価の金属元素のうち、半導体の透過率及びバンドギャップの観点からは、より好ましくはZn及びMgである。特にZnは、エッチング残渣が少ないので、さらに好ましい。
Of these preferable positive divalent metal elements, Zn, Mg, Cu, Ni, Co and Ca are more preferable from the viewpoint of carrier concentration control, and Cu and Ni are more preferable.
Among these preferable positive divalent metal elements, Zn and Mg are more preferable from the viewpoint of the transmittance and band gap of the semiconductor. In particular, Zn is more preferable because there are few etching residues.
上記正二価の金属元素以外の金属元素Mとしては、Sn,Ge,Si,Ti,C,Pb,Zr,Hf,V,Nb,Ta,Mo,W,Mn,Tc,Re,Fe,Ru,Os,Rh,Ir,Pd,Pt等が挙げられる。なかでも効率的にキャリア濃度を制御できることから、好ましくはSn,Ge,Si,Ti,Zr及びHfである。 Examples of the metal element M other than the positive divalent metal element include Sn, Ge, Si, Ti, C, Pb, Zr, Hf, V, Nb, Ta, Mo, W, Mn, Tc, Re, Fe, Ru, Os, Rh, Ir, Pd, Pt, etc. are mentioned. Among these, Sn, Ge, Si, Ti, Zr and Hf are preferable because the carrier concentration can be controlled efficiently.
本発明の結晶酸化物半導体において、インジウム及び金属元素Mの原子比M/(M+In)は、好ましくは0.0001〜0.13であり、より好ましくは0.01〜0.1、さらに好ましくは0.03〜0.95、特に好ましくは0.06〜0.9である。
M/(M+In)が0.0001未満の場合、結晶酸化物半導体の電子キャリア濃度を1×10−17/cm3未満にすることが困難となり、M/(M+In)が0.13を超える場合、結晶酸化物半導体の製造の際の結晶化温度が高くなるおそれがある。
In the crystalline oxide semiconductor of the present invention, the atomic ratio M / (M + In) of indium and metal element M is preferably 0.0001 to 0.13, more preferably 0.01 to 0.1, and still more preferably. It is 0.03-0.95, Most preferably, it is 0.06-0.9.
When M / (M + In) is less than 0.0001, it is difficult to make the electron carrier concentration of the crystalline oxide semiconductor less than 1 × 10 −17 / cm 3 , and M / (M + In) exceeds 0.13 There is a possibility that the crystallization temperature during the production of the crystalline oxide semiconductor is increased.
本発明の結晶酸化物半導体において、好ましくはイオン半径が0.7〜0.92Åである正三価以上の金属元素の含有量が4000ppm以下である。
正三価以上の金属元素の含有量が4000ppmを超える場合、金属元素Mのインジウムへの固溶が妨げられるおそれがある。
In the crystalline oxide semiconductor of the present invention, the content of a positive trivalent or higher metal element having an ionic radius of 0.7 to 0.92% is preferably 4000 ppm or less.
When the content of the positive trivalent or higher metal element exceeds 4000 ppm, the solid solution of the metal element M in indium may be hindered.
上記正三価以上の金属元素としては、Sn,Ge,Si,Ti,C,Pb,Zr,Hf,V,Nb,Ta,Mo,W,Mn,Tc,Re,Fe,Ru,Os,Rh,Ir,Pd及びPtが挙げられる。 Examples of the positive trivalent or higher metal element include Sn, Ge, Si, Ti, C, Pb, Zr, Hf, V, Nb, Ta, Mo, W, Mn, Tc, Re, Fe, Ru, Os, Rh, Ir, Pd and Pt are mentioned.
尚、本発明の結晶酸化物半導体は、本発明の効果を損なわない範囲で他の成分を含んでもよい。例えば、本発明の結晶酸化物半導体はAr,Kr,Xe,Ne及びNから選ばれる少なくとも1種以上の元素を含んでもよい。これらの元素を含むことにより、結晶酸化物半導体は、電子キャリア濃度を容易に制御することができる。 In addition, the crystalline oxide semiconductor of this invention may contain another component in the range which does not impair the effect of this invention. For example, the crystalline oxide semiconductor of the present invention may contain at least one element selected from Ar, Kr, Xe, Ne, and N. By including these elements, the crystalline oxide semiconductor can easily control the electron carrier concentration.
本発明の結晶酸化物半導体は、X線吸収分光法により求められる動径分布関数(RDF)において、原子間距離が0.3nmから0.36nmの間のRDFの最大値をA、原子間距離が0.1nm〜0.2nmの間のRDFの最大値をBとした場合に、0.1<A/B<1の関係を満たす。 In the crystalline oxide semiconductor of the present invention, the maximum value of RDF between the atomic distances of 0.3 nm and 0.36 nm in the radial distribution function (RDF) obtained by X-ray absorption spectroscopy is A, and the interatomic distance Satisfies the relationship of 0.1 <A / B <1, where B is the maximum RDF value between 0.1 nm and 0.2 nm.
動径分布関数は、シンクロトロン放射等を用いたX線吸収分光法によりX線吸収広域微細構造(EXAFS)を測定し、このEXAFSをフーリエ変換することにより得られる。
本発明においては、酸化インジウム結晶中の金属元素Mの動径分布関数、及び酸化インジウムの動径分布関数を比較することで、酸化インジウム結晶中の金属元素Mの固溶の有無及び固溶の程度等の状態が把握できる。
The radial distribution function is obtained by measuring an X-ray absorption wide-area fine structure (EXAFS) by X-ray absorption spectroscopy using synchrotron radiation or the like, and Fourier transforming this EXAFS.
In the present invention, by comparing the radial distribution function of the metal element M in the indium oxide crystal and the radial distribution function of indium oxide, the presence or absence of the solid solution of the metal element M in the indium oxide crystal and the solid solution The condition such as degree can be grasped.
上記A/Bは好ましくは0.15〜0.8、より好ましくは0.2〜0.6である。A/Bが0.1以下の場合、酸化インジウム結晶中への金属元素Mの固溶が少なく、キャリアを十分に制御(低減)できないおそれがある。一方、A/Bが1以上の場合、結晶がひずみを持ち、そのひずみによる散乱によって移動度が低下するおそれがある。 The A / B is preferably 0.15 to 0.8, more preferably 0.2 to 0.6. When A / B is 0.1 or less, there is little solid solution of the metal element M in the indium oxide crystal, and carriers may not be sufficiently controlled (reduced). On the other hand, when A / B is 1 or more, the crystal has strain, and the mobility may decrease due to scattering due to the strain.
本発明の結晶酸化物半導体は、好ましくはX線電子分光測定(XPS)における酸素2p軌道に起因する価電子帯ピーク及び伝導電子に起因するピークの間にピーク成分を含まない。
金属酸化物を成膜する場合、バンドギャップ間に不純物準位ができる場合が多い。不純物準位は、不安定な構造欠損により生じ、成膜後に大気中で空気に触れた時に、金属酸化物膜表面に酸素及び水分等が吸着し、高抵抗層を形成しやすい。酸素2p軌道に起因する価電子帯ピーク及び伝導電子に起因するピークの間にピーク成分を含まない場合、このような高抵抗層は形成されない。
The crystalline oxide semiconductor of the present invention preferably does not include a peak component between a valence band peak caused by oxygen 2p orbital and a peak caused by conduction electrons in X-ray electron spectroscopy (XPS).
In the case of forming a metal oxide, an impurity level is often generated between the band gaps. Impurity levels are caused by unstable structural defects, and when exposed to air in the air after film formation, oxygen, moisture, etc. are adsorbed on the surface of the metal oxide film, and a high resistance layer is easily formed. When no peak component is included between the valence band peak due to the oxygen 2p orbit and the peak due to the conduction electron, such a high resistance layer is not formed.
本発明の結晶酸化物半導体は、好ましくはビックスバイト型結晶構造を示す多結晶酸化物であり、電子キャリア濃度が1×1018cm−3未満である。
本発明の酸化物半導体は、ビックスバイト構造をとることでホール移動度を高くすることができる。これは、結晶酸化物半導体に含まれるインジウムの5S軌道が陵共有構造をとることによるものと推定される。また、本発明の結晶酸化物半導体が多結晶酸化物であることにより、結晶酸化物半導体を大面積かつ均一にすることができる。
The crystalline oxide semiconductor of the present invention is preferably a polycrystalline oxide exhibiting a bixbite type crystal structure, and has an electron carrier concentration of less than 1 × 10 18 cm −3 .
The oxide semiconductor of the present invention can increase hole mobility by taking a bixbyite structure. This is presumed to be due to the fact that the 5S orbital of indium contained in the crystalline oxide semiconductor has a ridge shared structure. In addition, since the crystalline oxide semiconductor of the present invention is a polycrystalline oxide, the crystalline oxide semiconductor can be made large in area and uniform.
本発明の結晶酸化物半導体の電子キャリア濃度が1×1018cm−3以上である場合、この結晶酸化物半導体を薄膜トランジスタの活性層として用いる場合、漏れ電流が大きくなるおそれがある。 In the case where the electron carrier concentration of the crystalline oxide semiconductor of the present invention is 1 × 10 18 cm −3 or more, when this crystalline oxide semiconductor is used as an active layer of a thin film transistor, leakage current may increase.
本発明の結晶酸化物半導体の電子キャリア濃度は、好ましくは1×1016cm−3以下である。結晶酸化物半導体の電子キャリア濃度が1×1016cm−3であると、ノーマリオフのTFTが歩留まりよく得られる。また、上記電子キャリア濃度の下限値は、TFTチャネル層として適用できれば特に限定されず、例えば1012cm−3である。 The electron carrier concentration of the crystalline oxide semiconductor of the present invention is preferably 1 × 10 16 cm −3 or less. When the electron carrier concentration of the crystalline oxide semiconductor is 1 × 10 16 cm −3 , a normally-off TFT can be obtained with high yield. The lower limit of the electron carrier concentration is not particularly limited as long as it can be applied as a TFT channel layer, and is, for example, 10 12 cm −3 .
結晶酸化物半導体の電子キャリア濃度の測定は、ホール効果測定により求めることができ、好ましくはACホール測定により求めることができる。
尚、本発明において、上記結晶酸化物半導体の電子キャリア濃度は、室温で測定した場合の値である。室温とは例えば25℃であり、具体的には0℃〜40℃程度の範囲から適宜選択される温度である。
また、本発明の結晶酸化物半導体の電子キャリア濃度は、上記室温の全ての温度範囲において1×1018cm−3未満である必要はない。例えば、25℃において電子キャリア濃度が1×1018cm−3未満であればよい。
The electron carrier concentration of the crystalline oxide semiconductor can be measured by Hall effect measurement, and preferably by AC Hall measurement.
In the present invention, the electron carrier concentration of the crystalline oxide semiconductor is a value measured at room temperature. The room temperature is, for example, 25 ° C., specifically a temperature appropriately selected from the range of about 0 ° C. to 40 ° C.
Further, the electron carrier concentration of the crystalline oxide semiconductor of the present invention does not have to be less than 1 × 10 18 cm −3 in the entire temperature range described above. For example, the electron carrier concentration may be less than 1 × 10 18 cm −3 at 25 ° C.
本発明の結晶酸化物半導体は、好ましくは電子キャリア濃度の増加に伴い、電子キャリア濃度に対する電子移動度が対数的に比例して増加する範囲を有する。このような結晶酸化物半導体は、電子キャリア濃度の増加にともない、電子移動度が大きくなるので、on−off比を大きくしやすく、電子移動度を高くしてもオフ電流が増加しにくくなり、半導体特性を容易に設定することができる。 The crystalline oxide semiconductor of the present invention preferably has a range in which the electron mobility with respect to the electron carrier concentration increases logarithmically in proportion to the increase in the electron carrier concentration. Such a crystalline oxide semiconductor has an electron mobility that increases as the electron carrier concentration increases, so it is easy to increase the on-off ratio, and even if the electron mobility is increased, the off-current is less likely to increase. Semiconductor characteristics can be easily set.
本発明の結晶酸化物半導体は、例えばインジウム及び1種以上の金属元素Mを含むターゲットを用いて基板上に非晶質酸化物半導体を成膜し、続いて加熱処理することにより製造できる。 The crystalline oxide semiconductor of the present invention can be manufactured, for example, by forming an amorphous oxide semiconductor film over a substrate using a target containing indium and one or more metal elements M, and then performing heat treatment.
成膜方法としては、DCスパッタ法、DCマグネトロンスパッタ法、ACスパッタ法、ACマグネトロンスパッタ法、RFスパッタ法、RFマグネトロンスパッタ法、対向ターゲットスパッタ法、シリンドリカルターゲットスパッタ法、ECRスパッタ法等のスパッタリング法、抵抗加熱法、電子ビーム加熱法、パルスレーザーデポジション(PLD)法等の真空蒸着法、ARE法、HDPE法等のイオンプレーティング法、及び熱CVD法、プラズマCVD法等のCVD法が挙げられる。これら成膜方法のうち、コストが安く、放電が安定し、大型化が容易であることから、好ましくはDCマグネトロンスパッタ法及びACマグネトロンスパッタ法であり、より好ましくはDCマグネトロンスパッタ法である。
尚、スパッタリング法に関しては、コスパッタ、反応性スパッタ及びDC/RF重畳スパッタを利用してもよい。
As a film forming method, a sputtering method such as a DC sputtering method, a DC magnetron sputtering method, an AC sputtering method, an AC magnetron sputtering method, an RF sputtering method, an RF magnetron sputtering method, a counter target sputtering method, a cylindrical target sputtering method, an ECR sputtering method, or the like. , Resistance heating method, electron beam heating method, vacuum deposition method such as pulsed laser deposition (PLD) method, ion plating method such as ARE method and HDPE method, and CVD method such as thermal CVD method and plasma CVD method It is done. Among these film forming methods, the DC magnetron sputtering method and the AC magnetron sputtering method are preferable, and the DC magnetron sputtering method is more preferable because of low cost, stable discharge, and easy enlargement.
As for the sputtering method, co-sputtering, reactive sputtering, and DC / RF superimposed sputtering may be used.
非晶質酸化物半導体を成膜する際に、基板温度は好ましくは100℃以下であり、より好ましくは50℃以下である。基板温度が100℃を超える場合、得られる結晶酸化物半導体を低電子キャリア濃度及び高電子移動とするのが困難となるおそれがある。 When the amorphous oxide semiconductor is formed, the substrate temperature is preferably 100 ° C. or lower, more preferably 50 ° C. or lower. When the substrate temperature exceeds 100 ° C., it may be difficult to make the obtained crystalline oxide semiconductor have a low electron carrier concentration and a high electron transfer.
また非晶質酸化物半導体の成膜は、好ましくは系内の水の分圧が10−3Pa以下の雰囲気で行い、より好ましくは5×10−4Pa以下の雰囲気で行う。系内の水の分圧が10−3Paを超える場合、金属元素Mのインジウムへの固溶が阻害され、キャリア制御が困難となったり、酸化インジウム中に水酸基が生成し、この水酸基により電子の散乱が生じて、得られる結晶酸化物半導体の電子移動度が低下するおそれがある。 The film formation of the amorphous oxide semiconductor is preferably performed in an atmosphere where the partial pressure of water in the system is 10 −3 Pa or less, more preferably in an atmosphere of 5 × 10 −4 Pa or less. When the partial pressure of water in the system exceeds 10 −3 Pa, the solid solution of the metal element M in the indium is hindered, making it difficult to control the carrier, or generating a hydroxyl group in the indium oxide. May occur, and the electron mobility of the obtained crystalline oxide semiconductor may be reduced.
上記のほか、非晶質酸化物半導体の成膜の条件としては、例えば以下が挙げられる。
成膜方法としてスパッタリング法を用いる場合、成膜時の系内の到達圧力は通常5×10−2Pa以下であり、好ましくは5×10−3Pa以下、より好ましくは5×10−4Pa以下であり、さらに好ましくは1×10−4Pa以下、最も好ましくは5×10−5Pa以下である。
到達圧力が5×10−2Paを超える場合、系内の不純物により、得られる結晶酸化物半導体の電子移動度が低下するおそれがある。
In addition to the above, examples of conditions for forming an amorphous oxide semiconductor include the following.
When the sputtering method is used as the film formation method, the ultimate pressure in the system during film formation is usually 5 × 10 −2 Pa or less, preferably 5 × 10 −3 Pa or less, more preferably 5 × 10 −4 Pa. Or less, more preferably 1 × 10 −4 Pa or less, and most preferably 5 × 10 −5 Pa or less.
When the ultimate pressure exceeds 5 × 10 −2 Pa, the electron mobility of the obtained crystalline oxide semiconductor may be reduced due to impurities in the system.
成膜時の系内の酸素分圧は、通常40×10−3Pa以下とする。系内の酸素分圧が40×10−3Paを超える場合、得られる結晶酸化物半導体の電子移動度が低下し、及びキャリア濃度が不安定となるおそれがある。また、ウェットエッチング時に残渣が発生するおそれがある。 The partial pressure of oxygen in the system during film formation is usually 40 × 10 −3 Pa or less. When the oxygen partial pressure in the system exceeds 40 × 10 −3 Pa, the electron mobility of the obtained crystalline oxide semiconductor may be decreased, and the carrier concentration may be unstable. Moreover, there is a possibility that a residue is generated during wet etching.
スパッタリング時のターゲットと基板の距離(S−T距離)は、通常150mm以下、好ましくは110mm以下、特に好ましくは80mm以下である。
S−T距離が上記の距離であると、スパッタリング時に基板がプラズマに曝されることにより、金属元素Mの活性化が期待できる。一方、S−T距離が150mmを超える場合、成膜速度が低下し、工業化に適さないおそれがある。
The distance between the target and the substrate during sputtering (ST distance) is usually 150 mm or less, preferably 110 mm or less, particularly preferably 80 mm or less.
When the ST distance is the above distance, activation of the metal element M can be expected by exposing the substrate to plasma during sputtering. On the other hand, when the ST distance exceeds 150 mm, the film formation rate decreases, which may not be suitable for industrialization.
成膜した非晶質酸化物半導体を加熱処理する際の系内の酸素圧は、好ましくは21000Pa以上であり、より好ましくは24000Pa以上、さらに好ましくは27000Pa以上である。系内の酸素圧が21000Pa未満の場合、結晶酸化物半導体内の酸素欠損が増加し、構造変化により金属元素Mの酸化インジウムへの固溶が阻害され、キャリア制御ができないおそれがある。 The oxygen pressure in the system when heat-treating the formed amorphous oxide semiconductor is preferably 21000 Pa or more, more preferably 24000 Pa or more, and further preferably 27000 Pa or more. When the oxygen pressure in the system is less than 21000 Pa, oxygen vacancies in the crystalline oxide semiconductor increase, so that the solid solution of the metal element M in indium oxide is hindered by the structural change, and carrier control may not be possible.
上記加熱処理の際の加熱温度は、好ましくは250℃以上であり、より好ましくは250〜700℃であり、さらに好ましくは280〜650℃であり、特に好ましくは350〜600℃であり、最も好ましくは400〜550℃である。
加熱温度が250℃未満の場合、金属元素Mの酸化インジウムへの固溶が阻害され、キャリア制御ができないおそれがある。
The heating temperature in the heat treatment is preferably 250 ° C. or higher, more preferably 250 to 700 ° C., further preferably 280 to 650 ° C., particularly preferably 350 to 600 ° C., and most preferably. Is 400-550 degreeC.
When the heating temperature is less than 250 ° C., the solid solution of the metal element M in indium oxide is hindered, and carrier control may not be possible.
加熱処理時間は、好ましくは0.1〜120分であり、より好ましくは0.5〜30分であり、さらに好ましくは1〜10分である。加熱処理時間が0.1分より短い場合、金属元素Mの酸化インジウムへの固溶が阻害され、キャリア制御ができないおそれがある。一方、加熱処理時間が120分を越える場合、金属元素Mが酸化インジウムから分離し、酸化インジウムに固溶しにくくなるおそれがあるうえ、大面積への適用時に基板が変形するおそれがある。 The heat treatment time is preferably 0.1 to 120 minutes, more preferably 0.5 to 30 minutes, and further preferably 1 to 10 minutes. When the heat treatment time is shorter than 0.1 minutes, solid solution of the metal element M in indium oxide is hindered, and carrier control may not be possible. On the other hand, when the heat treatment time exceeds 120 minutes, the metal element M may be separated from indium oxide and may not be easily dissolved in indium oxide, and the substrate may be deformed when applied to a large area.
加熱処理方法は特に限定されないが、例えば電気炉等の炉又はラピッドサーマルアニーリング(RTA)により行うことができる。基板にダメージを与えず、短時間で高温にすることができ、金属元素Mの酸化インジウムへの固溶が容易であることから、好ましくはRTAを用いる。短時間で高温にすることで、原子に高いエネルギーを与えることができ、固溶を促進できるうえ、キャリア濃度の制御が容易になると推測される。 The heat treatment method is not particularly limited, and can be performed by a furnace such as an electric furnace or rapid thermal annealing (RTA), for example. RTA is preferably used because the substrate can be heated to a high temperature in a short time without damaging the substrate and the metal element M is easily dissolved in indium oxide. By raising the temperature in a short time, it is presumed that high energy can be given to the atoms, solid solution can be promoted, and the carrier concentration can be easily controlled.
本発明の結晶酸化物半導体は、薄膜トランジスタの活性層として好適に使用できる。
図1は、本発明の薄膜トランジスタの一実施形態を示す概略断面図である。
薄膜トランジスタ1は、ガラス基板10及びゲート絶縁膜30の間にゲート電極20を挟持しており、ゲート絶縁膜30上には結晶酸化物半導体薄膜40が活性層として積層されている。さらに、結晶酸化物半導体薄膜40を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。
尚、図1の薄膜トランジスタ1はボトムゲート型であるが、本発明の薄膜トランジスタはトップゲート型等種々の構成をとってもよい。
The crystalline oxide semiconductor of the present invention can be suitably used as an active layer of a thin film transistor.
FIG. 1 is a schematic cross-sectional view showing an embodiment of the thin film transistor of the present invention.
In the
Although the
結晶酸化物半導体薄膜40は、本発明の結晶酸化物半導体からなる薄膜である。活性層として本発明の結晶酸化物半導体を用いることにより、薄膜トランジスタ1の耐熱性、耐薬品性、電界効果移動度、on−off比等を向上させることができる。
The crystalline oxide semiconductor thin film 40 is a thin film made of the crystalline oxide semiconductor of the present invention. By using the crystalline oxide semiconductor of the present invention as the active layer, the heat resistance, chemical resistance, field effect mobility, on-off ratio, and the like of the
結晶酸化物半導体薄膜40の厚みは、通常0.5〜500nm、好ましくは1〜150nm、より好ましくは3〜80nm、特に好ましくは10〜60nmである。例えば結晶酸化物半導体薄膜の厚みが3〜80nmである場合、電界効果移動度、on−off比等のTFT特性が良好である。 The thickness of the crystalline oxide semiconductor thin film 40 is usually 0.5 to 500 nm, preferably 1 to 150 nm, more preferably 3 to 80 nm, and particularly preferably 10 to 60 nm. For example, when the thickness of the crystalline oxide semiconductor thin film is 3 to 80 nm, TFT characteristics such as field effect mobility and on-off ratio are good.
結晶酸化物半導体薄膜の厚みが0.5nm未満の場合、結晶酸化物半導体薄膜を工業的に均一に成膜することが難しくなるおそれがある。一方、結晶酸化物半導体薄膜の厚みが500nmを超える場合、成膜時間が長くなるため、生産効率が落ちるおそれがある。 When the thickness of the crystalline oxide semiconductor thin film is less than 0.5 nm, it may be difficult to industrially uniformly form the crystalline oxide semiconductor thin film. On the other hand, when the thickness of the crystalline oxide semiconductor thin film exceeds 500 nm, the film formation time becomes long, which may reduce the production efficiency.
TFTのチャンネル幅W及びチャンネル長Lの比W/Lは、通常0.1〜100、好ましくは1〜20、特に好ましくは2〜8である。W/Lが100を越える場合、漏れ電流が増えたり、on−off比が低下したりするおそれがある。一方、W/Lが0.1未満の場合、電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。 The ratio W / L of the channel width W and channel length L of the TFT is usually 0.1 to 100, preferably 1 to 20, and particularly preferably 2 to 8. When W / L exceeds 100, the leakage current may increase or the on-off ratio may decrease. On the other hand, when W / L is less than 0.1, the field effect mobility may be lowered, or pinch-off may be unclear.
チャンネル長Lは通常0.1〜1000μm、好ましくは1〜100μm、さらに好ましくは2〜10μmである。チャンネル長Lが0.1μm未満の場合、工業的に製造が難しく、またショートチャンネル効果が現れたり、漏れ電流が大きくなるおそれがある。一方、チャンネル長Lが1000μmを超える場合、素子が大きくなり過ぎたり、駆動電圧が大きくなる等のおそれがある。 The channel length L is usually 0.1 to 1000 μm, preferably 1 to 100 μm, more preferably 2 to 10 μm. When the channel length L is less than 0.1 μm, it is difficult to manufacture industrially, and a short channel effect may appear or a leakage current may increase. On the other hand, when the channel length L exceeds 1000 μm, the element may become too large or the drive voltage may increase.
ゲート絶縁膜30は、例えば、SiO2,SiNx,SiON、Al2O3,Ta2O5,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc2O3,Y2O3,Hf2O3,CaHfO3,PbTi3,BaTa2O6,SrTiO3,AlN等の酸化物からなる。
上記酸化物のうち、好ましくはSiO2,SiNx,Al2O3,Y2O3,Hf2O3,CaHfO3、より好ましくはSiO2,SiNx,Y2O3,Hf2O3,CaHfO3、特に好ましくはY2O3である。
上記酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiO2でもSiOxでもよい)。
The gate insulating film 30 is made of, for example, SiO 2 , SiN x , SiON, Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, Li 2 O, Na 2 O, Rb. It consists of oxides such as 2 O, Sc 2 O 3 , Y 2 O 3 , Hf 2 O 3 , CaHfO 3 , PbTi 3 , BaTa 2 O 6 , SrTiO 3 , and AlN.
Of the above oxides, preferably SiO 2, SiN x, Al 2
The number of oxygen in the oxide does not necessarily match the stoichiometric ratio (for example, it may be SiO 2 or SiO x ).
ゲート絶縁膜は、異なる絶縁膜を2層以上積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質及び非晶質のいずれであってもよいが、製造しやすさの観点から、好ましくは多結晶質又は非晶質である。 The gate insulating film may have a structure in which two or more different insulating films are stacked. The gate insulating film may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous from the viewpoint of ease of manufacture.
ゲート電極20、ソース電極50及びドレイン電極52は、好ましくは非晶質酸化物半導体からなる。ゲート電極20、ソース電極50及びドレイン電極52に非結晶酸化物半導体を用いることにより、ウェットエッチング等の電極加工が容易となるうえ、薄膜トランジスタ1の耐久性を向上させることができる。
The
ゲート電極20、ソース電極50及びドレイン電極52に用いる非晶質酸化物半導体のバンドギャップは、好ましくは2.5eV〜6.5eV、より好ましくは2.8eV〜5.5eVである。バンドギャップが2.5eV未満の場合、これら電極の透明性が悪くなるおそれがあり、バンドギャップが6.5eVを超える場合、これら電極の導電性が低下するおそれがある。
The band gap of the amorphous oxide semiconductor used for the
ゲート電極20、ソース電極50及びドレイン電極52に用いる非晶質酸化物半導体は、好ましくはインジウム及び1種以上の金属元素Nを含む。
非晶質酸化物半導体がインジウムを含むことにより、上記電極は非晶質であっても高い移動度が得られ易い。また、非晶質酸化物半導体がインジウムではない金属元素Nを含むことにより、非晶質酸化物半導体の非晶質状態が安定し、上記電極を均一かつ大面積とすることができる。
The amorphous oxide semiconductor used for the
When the amorphous oxide semiconductor contains indium, high mobility is easily obtained even when the electrode is amorphous. In addition, when the amorphous oxide semiconductor contains the metal element N that is not indium, the amorphous state of the amorphous oxide semiconductor is stabilized, and the electrode can have a uniform and large area.
上記非晶質酸化物半導体に含まれる金属元素Nは、好ましくは結晶酸化物半導体薄膜40を構成する本発明の結晶酸化物半導体に含まれる金属元素Mと同じである。金属元素Nと金属元素Mが同じであることにより、金属の拡散による性能変化を抑制することができる。 The metal element N contained in the amorphous oxide semiconductor is preferably the same as the metal element M contained in the crystalline oxide semiconductor of the present invention constituting the crystalline oxide semiconductor thin film 40. Since the metal element N and the metal element M are the same, the performance change by metal diffusion can be suppressed.
上記非晶質酸化物半導体に含まれるインジウム及び金属元素Nの原子比N/(N+In)は、好ましくは0.05〜0.5であり、より好ましくは0.07〜0.4、さらに好ましくは0.1〜0.35、特に好ましくは0.14〜0.3である。
インジウム及び金属元素Nの原子比N/(N+In)が0.05未満の場合、上記電極が結晶化したり、ウェットエッチングの際に残渣が残るおそれがある。一方、インジウム及び金属元素Nの原子比N/(N+In)が0.5を超える場合、熱履歴により上記電極の抵抗が高くなり、電極として用いることができないおそれがある。
The atomic ratio N / (N + In) of indium and metal element N contained in the amorphous oxide semiconductor is preferably 0.05 to 0.5, more preferably 0.07 to 0.4, and even more preferably. Is 0.1 to 0.35, particularly preferably 0.14 to 0.3.
When the atomic ratio N / (N + In) of indium and metal element N is less than 0.05, the electrode may be crystallized or a residue may remain during wet etching. On the other hand, when the atomic ratio N / (N + In) of indium and the metal element N exceeds 0.5, the resistance of the electrode is increased due to the thermal history, and it may not be used as an electrode.
また、上記金属元素M及び上記金属元素Nの原子比は、好ましくはN/M>1であり、より好ましくはN/M>2である。金属元素M及び金属元素Nの原子比が上記範囲にある場合、非晶質である電極と結晶質である活性層の作り分けが容易である。 The atomic ratio between the metal element M and the metal element N is preferably N / M> 1, and more preferably N / M> 2. When the atomic ratio of the metal element M and the metal element N is in the above range, it is easy to make an electrode that is amorphous and an active layer that is crystalline.
結晶酸化物半導体薄膜40の安定性向上のため、好ましくは結晶酸化物半導体薄膜40上に、エッチングストッパー層を設ける。エッチングストッパー層としては、SiNx、SiO2等のゲート絶縁膜30とからなる層、又はポリイミド、パリレン等の有機絶縁膜を用いることができる。また、上記エッチングストッパー層は、無機絶縁膜及び有機絶縁膜を積層及び/又は混合した層でもよい。
薄膜トランジスタ1は、好ましくはさらに全体に保護膜を備え、大気と直接接していない。
保護膜としては、SiNx、SiO2等のゲート絶縁膜と同じ材料からなる膜、又はポリイミド、パリレン等の有機絶縁膜を用いることができる。また、無機絶縁膜及び有機絶縁膜を積層及び/又は混合した保護膜でもよい。
In order to improve the stability of the crystalline oxide semiconductor thin film 40, an etching stopper layer is preferably provided on the crystalline oxide semiconductor thin film 40. As the etching stopper layer, a layer formed of the gate insulating film 30 such as SiN x or SiO 2 or an organic insulating film such as polyimide or parylene can be used. The etching stopper layer may be a layer in which an inorganic insulating film and an organic insulating film are stacked and / or mixed.
The
As the protective film, a film made of the same material as the gate insulating film such as SiN x or SiO 2 or an organic insulating film such as polyimide or parylene can be used. Further, a protective film in which an inorganic insulating film and an organic insulating film are stacked and / or mixed may be used.
実施例1
(1)スパッタリングターゲットの製造
原料として、酸化インジウム、酸化亜鉛の粉末とを、原子比In/(In+Zn)が0.93、原子比Zn/(In+Zn)が0.07となるように混合し、この混合粉末を湿式ボールミルに供給して、72時間混合粉砕し、原料微粉末を調製した。
得られた原料微粉末を造粒し、直径10cm、厚さ5mmの寸法にプレス成形し、成形体を得た。この成形体を焼成炉に入れ、1450℃、12時間の条件で焼成し、ターゲット(焼結体)を得た。
Example 1
(1) Production of sputtering target As raw materials, indium oxide and zinc oxide powder are mixed so that the atomic ratio In / (In + Zn) is 0.93 and the atomic ratio Zn / (In + Zn) is 0.07. The mixed powder was supplied to a wet ball mill and mixed and ground for 72 hours to prepare a raw material fine powder.
The obtained raw material fine powder was granulated and press-molded into dimensions of 10 cm in diameter and 5 mm in thickness to obtain a molded body. This compact was put into a firing furnace and fired at 1450 ° C. for 12 hours to obtain a target (sintered body).
(2)非晶質酸化物半導体薄膜の成膜
得られたスパッタリングターゲットを、RFマグネトロンスパッタリング成膜装置に装着し、十分にベーキングを行った後、ガラス基板(コーニング1737)上に膜厚350nmの透明で多結晶である非晶質酸化物半導体薄膜を成膜した。得られた非晶質酸化物半導体薄膜が多結晶であることはX線結晶構造解析により確認した。
(2) Film formation of amorphous oxide semiconductor thin film The obtained sputtering target was mounted on an RF magnetron sputtering film forming apparatus and sufficiently baked, and then a 350 nm thick film was formed on a glass substrate (Corning 1737). A transparent and polycrystalline amorphous oxide semiconductor thin film was formed. It was confirmed by X-ray crystal structure analysis that the obtained amorphous oxide semiconductor thin film was polycrystalline.
尚、スパッタリング条件は以下の通りである。
基板温度:25℃
到達圧力:5×10−6Pa
雰囲気ガス:Ar100%
スパッタ圧力(全圧):1×10−1Pa
投入電力:100W
成膜時間:60分間
S−T距離:100mm
水分圧:1×10−4Pa以下
(上記水分圧は、四重極質量分析器(Q−mass)を用いて測定した。)
The sputtering conditions are as follows.
Substrate temperature: 25 ° C
Ultimate pressure: 5 × 10 −6 Pa
Atmospheric gas: Ar100%
Sputtering pressure (total pressure): 1 × 10 −1 Pa
Input power: 100W
Deposition time: 60 minutes ST distance: 100 mm
Water pressure: 1 × 10 −4 Pa or less (The water pressure was measured using a quadrupole mass spectrometer (Q-mass).)
(3)非晶質酸化物半導体薄膜の結晶化
得られた非晶質酸化物半導体薄膜を酸素分圧35000Pa(残りは窒素及びアルゴン)、300℃で、1時間加熱処理し、結晶酸化物半導体薄膜を作製した。
この結晶酸化物半導体薄膜をICP法で分析したところ、原子比で〔In/(In+Zn)〕が0.93、原子比で〔Zn/(In+Zn)〕が0.07であった。
(3) Crystallization of amorphous oxide semiconductor thin film The obtained amorphous oxide semiconductor thin film was heat-treated at 300 ° C. for 1 hour at an oxygen partial pressure of 35000 Pa (remaining nitrogen and argon). A thin film was prepared.
When this crystalline oxide semiconductor thin film was analyzed by the ICP method, the atomic ratio [In / (In + Zn)] was 0.93, and the atomic ratio [Zn / (In + Zn)] was 0.07.
得られた結晶酸化物半導体薄膜は、X線結晶構造解析によりビックスバイト型結晶構造を示す多結晶酸化物であることが確認された。また、作製した結晶酸化物半導体薄は、X線電子分光測定(XPS)により、酸素2p軌道に起因する価電子帯ピークと伝導電子に起因するピークの間(バンドギャップ)にピーク成分を含まないことを確認した。また、結晶酸化物半導体薄膜のエネルギーバンドギャップは3.7eVであり、十分に大きいことが確認された。
尚、バンドギャップの測定条件は以下の通りである。
測定装置:ESCA5400(アルバック・ファイ株式会社製)
X線源:Al−Kα
ピーク基準:インジウムの3d5/2を445eVに設定
The obtained crystalline oxide semiconductor thin film was confirmed to be a polycrystalline oxide having a bixbite type crystal structure by X-ray crystal structure analysis. In addition, the manufactured crystalline oxide semiconductor thin film does not include a peak component between a valence band peak caused by oxygen 2p orbit and a peak caused by conduction electrons (band gap) by X-ray electron spectroscopy (XPS). It was confirmed. The energy band gap of the crystalline oxide semiconductor thin film was 3.7 eV, which was confirmed to be sufficiently large.
The band gap measurement conditions are as follows.
Measuring device: ESCA5400 (manufactured by ULVAC-PHI)
X-ray source: Al-Kα
Peak reference: Indium 3d 5/2 set to 445 eV
(4)物性の評価
得られた結晶酸化物半導体薄膜のキャリア濃度及び電子移動度をホール測定装置(Resi Test8310、株式会社東陽テクニカ製)を用いて測定した。その結果、結晶酸化物半導体薄膜の電子キャリア濃度は9×1013cm−3であった。また、ICP発光分析によるLi、Na及びKの含有量はいずれも1000ppm以下であった。
(4) Evaluation of physical properties The carrier concentration and electron mobility of the obtained crystalline oxide semiconductor thin film were measured using a Hall measuring device (Resi Test 8310, manufactured by Toyo Corporation). As a result, the electron carrier concentration of the crystalline oxide semiconductor thin film was 9 × 10 13 cm −3 . Further, the contents of Li, Na and K by ICP emission analysis were all 1000 ppm or less.
電子キャリア濃度及び電子移動度の測定条件は以下の通りである。
測定温度:室温(25℃)
測定磁場:0.5T
測定電流:10−12〜10−4A
測定モード:AC磁場ホール測定
The measurement conditions for the electron carrier concentration and the electron mobility are as follows.
Measurement temperature: Room temperature (25 ° C)
Measurement magnetic field: 0.5T
Measurement current: 10 −12 to 10 −4 A
Measurement mode: AC magnetic field hall measurement
得られた結晶酸化物半導体薄膜の透明性を、分光光度計を用いて測定したところ、波長400nmの光線の光線透過率が85%であり、優れた透明性を有することが確認された。 When the transparency of the obtained crystalline oxide semiconductor thin film was measured using a spectrophotometer, the light transmittance of light having a wavelength of 400 nm was 85%, and it was confirmed that the film had excellent transparency.
(1)で製造したスパッタリングターゲットを用いて、(2)及び(3)と同じ条件でシリコン基板上に膜圧が500nmとなるように結晶酸化物半導体薄膜を成膜し、得られた結晶酸化物半導体薄膜について動径分布関数(RDF)を求めた。
尚、動径分布関数の測定方法は以下のとおりである。
放射光施設SPring−8を使用して得られる放射光から取り出される20keVのエネルギーX線を用いて、微小角入射X線散乱法によってX線散乱測定を行い、X線散乱曲線を得た。この散乱曲線をフーリエ変換して動径分布関数を得た。
Using the sputtering target manufactured in (1), a crystalline oxide semiconductor thin film was formed on a silicon substrate so as to have a film pressure of 500 nm under the same conditions as in (2) and (3), and the obtained crystalline oxidation The radial distribution function (RDF) was determined for the physical semiconductor thin film.
In addition, the measuring method of a radial distribution function is as follows.
X-ray scattering measurement was performed by a grazing incidence X-ray scattering method using an energy X-ray of 20 keV extracted from the radiant light obtained using the synchrotron radiation facility SPring-8, and an X-ray scattering curve was obtained. The scattering curve was Fourier transformed to obtain a radial distribution function.
実施例1で作製した結晶酸化物半導体薄膜の動径分布関数を図2及び図3に示す。作製した結晶酸化物半導体薄膜の原子間距離が0.3nmから0.36nmの間のRDFの最大値をA、原子間距離が0.1nm〜0.2nmの間のRDFの最大値をBとした場合のA/Bは0.5であった。 The radial distribution function of the crystalline oxide semiconductor thin film manufactured in Example 1 is shown in FIGS. The maximum RDF value between the atomic distances of 0.3 nm to 0.36 nm of the prepared crystalline oxide semiconductor thin film is A, and the maximum RDF value between the atomic distances of 0.1 nm to 0.2 nm is B. In this case, A / B was 0.5.
(5)薄膜トランジスタの評価
熱酸化膜付きシリコン基板上にW=40000μm,L=100μmとなるように(1)で製造したターゲットを用いて、(2)及び(3)と同じ条件でシリコン基板上に80nmの結晶酸化物半導体薄膜を成膜し、薄膜トランジスタを製造した。得られた薄膜トランジスタについて評価した。その結果、得られた薄膜トランジスタの電界効果移動度は6cm2/Vsであり、on−off比は109であった。
尚、薄膜トランジスタの電界効果移動度及びon−off比は、Keithley 4200-SCS(ケースレー・インスツルメンツ社製)を用いて伝達曲線を測定し、得られた伝達曲線についてAPPLIED PHYSICS LETTERS 89, 062103 (2006)に記載の算出方法を用いることにより算出した。
(5) Evaluation of thin film transistor On the silicon substrate under the same conditions as (2) and (3), using the target manufactured in (1) so that W = 40000 μm and L = 100 μm on the silicon substrate with a thermal oxide film. A thin film 80 nm crystalline oxide semiconductor thin film was formed to produce a thin film transistor. The obtained thin film transistor was evaluated. As a result, the field effect mobility of the obtained thin film transistor is 6cm 2 / Vs, on-off ratio was 10 9.
The field effect mobility and on-off ratio of the thin film transistor were measured using a Keithley 4200-SCS (manufactured by Keithley Instruments Co., Ltd.) and a transfer curve was measured. APPLIED PHYSICS LETTERS 89, 062103 (2006) It was calculated by using the calculation method described in 1.
実施例2〜5及び比較例1〜4
ターゲットの組成を表1に記載の組成としたほかは実施例1と同様にしてターゲットを製造した。次に、得られたターゲットを用いて、成膜条件及び熱処理条件を表1に記載の条件としたほかは実施例1と同様にして結晶酸化物半導体薄膜及び薄膜トランジスタを製造した。得られた結晶酸化物半導体薄膜及び薄膜トランジスタについて実施例1と同様にして評価した。結果を表1に示す。
また、実施例2で作製した結晶酸化物半導体薄膜の動径分布関数を図2に示す。
実施例3、4及び5で作製した結晶酸化物半導体薄膜の動径分布関数を図3に示す。
比較例1〜4で作製した結晶酸化物半導体薄膜の動径分布関数を図4に示す。
Examples 2-5 and Comparative Examples 1-4
A target was produced in the same manner as in Example 1 except that the composition of the target was set as shown in Table 1. Next, using the obtained target, a crystalline oxide semiconductor thin film and a thin film transistor were manufactured in the same manner as in Example 1 except that the film formation conditions and the heat treatment conditions were changed to the conditions shown in Table 1. The obtained crystalline oxide semiconductor thin film and thin film transistor were evaluated in the same manner as in Example 1. The results are shown in Table 1.
A radial distribution function of the crystalline oxide semiconductor thin film manufactured in Example 2 is shown in FIG.
The radial distribution function of the crystalline oxide semiconductor thin film produced in Examples 3, 4 and 5 is shown in FIG.
The radial distribution function of the crystalline oxide semiconductor thin film produced in Comparative Examples 1 to 4 is shown in FIG.
実施例6
ターゲットの組成がZn/(In+Zn)=0.0001〜0.13(原子比)の範囲にあるターゲットを実施例1と同様にして16個製造した。次に、これらターゲットを用いて、実施例1と同様にして、それぞれ非晶質酸化物半導体膜を成膜した。得られた非晶質酸化物半導体薄膜が多結晶であることはX線結晶構造解析により確認した。
Example 6
Sixteen targets having a target composition in the range of Zn / (In + Zn) = 0.0001 to 0.13 (atomic ratio) were produced in the same manner as in Example 1. Next, using these targets, amorphous oxide semiconductor films were formed in the same manner as in Example 1. It was confirmed by X-ray crystal structure analysis that the obtained amorphous oxide semiconductor thin film was polycrystalline.
これら非晶質酸化物半導体薄膜を、熱処理装置に電気炉を用い、酸素分圧を
25000Pa、熱処理温度を約300℃及び熱処理時間を1時間とし、それぞれ結晶酸化物半導体薄膜を作製した。
これら結晶酸化物半導体薄膜について、実施例1と同様にして電子キャリア濃度及び電子移動度を測定した。結果を図5に示す。
Using these amorphous oxide semiconductor thin films, a crystalline oxide semiconductor thin film was prepared using an electric furnace as the heat treatment apparatus, an oxygen partial pressure of 25000 Pa, a heat treatment temperature of about 300 ° C., and a heat treatment time of 1 hour.
For these crystalline oxide semiconductor thin films, the electron carrier concentration and the electron mobility were measured in the same manner as in Example 1. The results are shown in FIG.
得られた図から、電子キャリア濃度が1×1016〜1×1020/cm3の範囲において、電子キャリア濃度に対する電子移動度が対数的に比例して増加していることが確認された。尚、実施例6で製造した結晶酸化物半導体薄膜について、A/Bを実施例1と同様にして測定したところ、いずれも0.1<A/B<1の関係を満たしていた。 From the obtained figure, it was confirmed that the electron mobility with respect to the electron carrier concentration increased in a logarithmic proportion in the range of the electron carrier concentration of 1 × 10 16 to 1 × 10 20 / cm 3 . In addition, when A / B was measured similarly to Example 1 about the crystalline oxide semiconductor thin film manufactured in Example 6, all satisfy | filled the relationship of 0.1 <A / B <1.
比較例5
ターゲットの組成がZn/(In+Zn)=0.0001〜0.13(原子比)の範囲にあるターゲットを比較例1と同様にして12個製造した。次に、これらターゲットを用いて、比較例1と同様にして、それぞれ非晶質酸化物半導体膜を成膜した。得られた非晶質酸化物半導体薄膜が多結晶であることはX線結晶構造解析により確認した。
Comparative Example 5
Twelve targets having a target composition in the range of Zn / (In + Zn) = 0.0001 to 0.13 (atomic ratio) were produced in the same manner as in Comparative Example 1. Next, using these targets, amorphous oxide semiconductor films were formed in the same manner as in Comparative Example 1, respectively. It was confirmed by X-ray crystal structure analysis that the obtained amorphous oxide semiconductor thin film was polycrystalline.
これら非晶質酸化物半導体薄膜を、熱処理装置に電気炉を用い、酸素分圧を
20000Pa、熱処理温度を約180℃及び熱処理時間を1時間とし、それぞれ結晶酸化物半導体薄膜を作製した。
これら結晶酸化物半導体薄膜について、実施例1と同様にして電子キャリア濃度及び電子移動度を測定した。結果を図6に示す。
Using these amorphous oxide semiconductor thin films, a crystalline oxide semiconductor thin film was produced using an electric furnace as the heat treatment apparatus, an oxygen partial pressure of 20000 Pa, a heat treatment temperature of about 180 ° C., and a heat treatment time of 1 hour.
For these crystalline oxide semiconductor thin films, the electron carrier concentration and the electron mobility were measured in the same manner as in Example 1. The results are shown in FIG.
得られた図から、電子キャリア濃度が1×1016〜1×1020/cm3の範囲において、電子キャリア濃度に対する電子移動度が対数的に比例して増加していないことが確認された。尚、比較例5で製造した結晶酸化物半導体薄膜について、A/Bを実施例1と同様にして測定したところ、いずれも0.1<A/B<1の関係を満たしていなかった。 From the figure obtained, it was confirmed that the electron mobility with respect to the electron carrier concentration did not increase logarithmically in the range of the electron carrier concentration of 1 × 10 16 to 1 × 10 20 / cm 3 . In addition, when A / B was measured similarly to Example 1 about the crystalline oxide semiconductor thin film manufactured by the comparative example 5, all did not satisfy | fill the relationship of 0.1 <A / B <1.
本発明の結晶酸化物半導体は、電子キャリア濃度が増加するに伴い電子移動度が増加するので、半導体特性を容易に設定することができる。例えば、本発明の結晶酸化物半導体は、on−off比を大きくしやすく、さらにオフ電流が増加しにくい等のTFT特性を向上させることができる。 In the crystalline oxide semiconductor of the present invention, the electron mobility increases as the electron carrier concentration increases, so that the semiconductor characteristics can be easily set. For example, the crystalline oxide semiconductor of the present invention can improve TFT characteristics such as an on-off ratio that is easy to increase and an off-current that hardly increases.
本発明の結晶酸化物半導体は、液晶表示装置、EL表示装置等の種々の表示装置の透明電極として好適に使用できる。 The crystalline oxide semiconductor of the present invention can be suitably used as a transparent electrode for various display devices such as liquid crystal display devices and EL display devices.
1 薄膜トランジスタ
10 ガラス基板
20 ゲート電極
30 ゲート絶縁膜
40 結晶酸化物半導体薄膜
50 ソース電極
52 ドレイン電極
DESCRIPTION OF
Claims (8)
X線吸収分光法により求められる動径分布関数(RDF)において、原子間距離が0.3nmから0.36nmの間のRDFの最大値をA、原子間距離が0.1nm〜0.2nmの間のRDFの最大値をBとした場合に、0.1<A/B<1の関係を満たし、
インジウム(In)及びZnの原子比が下記式を満たす、結晶酸化物半導体。
Zn/(Zn+In)=0.0001〜0.13 Containing indium and zinc element (Zn) ;
In the radial distribution function (RDF) obtained by X-ray absorption spectroscopy, the maximum value of RDF with an interatomic distance between 0.3 nm and 0.36 nm is A, and the interatomic distance is between 0.1 nm and 0.2 nm. in the case where the maximum value of RDF between is B, meets 0.1 <a / B <1 relationship,
A crystalline oxide semiconductor in which an atomic ratio of indium (In) and Zn satisfies the following formula .
Zn / (Zn + In) = 0.0001 to 0.13
電子キャリア濃度が1×1018cm−3未満である請求項1又は2に記載の結晶酸化物半導体。 A polycrystalline oxide exhibiting a bixbite type crystal structure, and
The crystalline oxide semiconductor according to claim 1, wherein the electron carrier concentration is less than 1 × 10 18 cm −3 .
前記非晶質酸化物半導体を系内の酸素分圧21000Pa以上、及び加熱温度250℃以上で0.1〜120分間加熱処理して結晶性酸化物半導体を製造する工程と、を含む、請求項1〜5のいずれかに記載の結晶酸化物半導体の製造方法。 Using a target containing indium and zinc element (Zn) and having an atomic ratio [Zn / (Zn + In)] of indium (In) and Zn of 0.0001 to 0.13, the water pressure in the system is 10 −3. A step of forming an amorphous oxide semiconductor film by sputtering on a substrate of 100 ° C. or lower as Pa or lower ,
A step of producing a crystalline oxide semiconductor by heat-treating the amorphous oxide semiconductor at an oxygen partial pressure of 21000 Pa or more in the system and a heating temperature of 250 ° C. or more for 0.1 to 120 minutes. The manufacturing method of the crystalline oxide semiconductor in any one of 1-5 .
The thin film transistor according to claim 7 , wherein an amorphous oxide semiconductor is used for a source electrode, a drain electrode, and a gate electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007156253A JP5242083B2 (en) | 2007-06-13 | 2007-06-13 | Crystalline oxide semiconductor and thin film transistor using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007156253A JP5242083B2 (en) | 2007-06-13 | 2007-06-13 | Crystalline oxide semiconductor and thin film transistor using the same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013077487A Division JP5581416B2 (en) | 2013-04-03 | 2013-04-03 | Crystalline oxide semiconductor and thin film transistor using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311342A JP2008311342A (en) | 2008-12-25 |
JP5242083B2 true JP5242083B2 (en) | 2013-07-24 |
Family
ID=40238714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007156253A Active JP5242083B2 (en) | 2007-06-13 | 2007-06-13 | Crystalline oxide semiconductor and thin film transistor using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5242083B2 (en) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5606682B2 (en) * | 2009-01-29 | 2014-10-15 | 富士フイルム株式会社 | Thin film transistor, method for manufacturing polycrystalline oxide semiconductor thin film, and method for manufacturing thin film transistor |
JP5504008B2 (en) | 2009-03-06 | 2014-05-28 | 株式会社半導体エネルギー研究所 | Semiconductor device |
WO2011002046A1 (en) | 2009-06-30 | 2011-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101732859B1 (en) * | 2009-06-30 | 2017-05-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
WO2011007682A1 (en) | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
KR101768786B1 (en) * | 2009-07-18 | 2017-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing semiconductor device |
KR101342179B1 (en) | 2009-09-24 | 2013-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor element and method for manufacturing the same |
KR20220122778A (en) | 2009-09-24 | 2022-09-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device |
WO2011043163A1 (en) | 2009-10-05 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101745747B1 (en) * | 2009-10-16 | 2017-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Logic circuit and semiconductor device |
SG10201903542TA (en) * | 2009-10-30 | 2019-05-30 | Semiconductor Energy Lab | Semiconductor device |
CN102668096B (en) | 2009-10-30 | 2015-04-29 | 株式会社半导体能源研究所 | Semiconductor device and method for manufacturing the same |
KR102433801B1 (en) | 2009-11-13 | 2022-08-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and electronic device including the same |
CN102598285B (en) | 2009-11-20 | 2016-08-03 | 株式会社半导体能源研究所 | The method being used for producing the semiconductor devices |
RU2503085C1 (en) | 2009-12-09 | 2013-12-27 | Шарп Кабусики Кайся | Semiconductor device and method of its manufacturing |
EP2524395A4 (en) * | 2010-01-15 | 2014-06-18 | Semiconductor Energy Lab | Semiconductor device and method for driving the same |
WO2011096286A1 (en) * | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and semiconductor device |
US9887568B2 (en) * | 2010-02-12 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Moving object, wireless power feeding system, and wireless power feeding method |
JP5776192B2 (en) | 2010-02-16 | 2015-09-09 | 株式会社リコー | Field effect transistor, display element, image display apparatus and system |
WO2011102183A1 (en) * | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2011108346A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor film and manufacturing method of transistor |
WO2011108374A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP5491258B2 (en) * | 2010-04-02 | 2014-05-14 | 出光興産株式会社 | Method for forming oxide semiconductor |
US8537600B2 (en) * | 2010-08-04 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Low off-state leakage current semiconductor memory device |
KR101842181B1 (en) * | 2010-08-04 | 2018-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
US8936965B2 (en) * | 2010-11-26 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2012169344A (en) | 2011-02-10 | 2012-09-06 | Sony Corp | Thin film transistor, display device and electronic equipment |
US8946066B2 (en) | 2011-05-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
WO2013005400A1 (en) * | 2011-07-06 | 2013-01-10 | 出光興産株式会社 | Sputtering target |
JP6013685B2 (en) | 2011-07-22 | 2016-10-25 | 株式会社半導体エネルギー研究所 | Semiconductor device |
KR102128369B1 (en) | 2011-09-29 | 2020-06-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
CN105514174B (en) * | 2011-09-29 | 2019-03-08 | 株式会社半导体能源研究所 | Semiconductor devices |
SG10201601757UA (en) | 2011-10-14 | 2016-04-28 | Semiconductor Energy Lab | Semiconductor device |
KR20130046357A (en) | 2011-10-27 | 2013-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
JP6082562B2 (en) | 2011-10-27 | 2017-02-15 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US8969130B2 (en) | 2011-11-18 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof |
US9196741B2 (en) * | 2012-02-03 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013201211A (en) | 2012-03-23 | 2013-10-03 | Sony Corp | Thin film transistor, manufacturing method of thin film transistor, and electronic equipment |
KR20140009023A (en) * | 2012-07-13 | 2014-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
WO2014181777A1 (en) | 2013-05-09 | 2014-11-13 | 独立行政法人物質・材料研究機構 | Thin-film transistor and method for manufacturing same |
US9917110B2 (en) | 2014-03-14 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2016115907A (en) * | 2014-12-18 | 2016-06-23 | 三菱電機株式会社 | Thin film transistor and manufacturing method thereof, array substrate and liquid crystal display device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3423896B2 (en) * | 1999-03-25 | 2003-07-07 | 科学技術振興事業団 | Semiconductor devices |
WO2002016679A1 (en) * | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Polycrystalline semiconductor material and method of manufacture thereof |
JP2004273732A (en) * | 2003-03-07 | 2004-09-30 | Sharp Corp | Active matrix substrate and its producing process |
JP2005150635A (en) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | Thin-film transistor |
JP2005268724A (en) * | 2004-03-22 | 2005-09-29 | Sony Corp | Electronic element and method for manufacturing same |
JP5053537B2 (en) * | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | Semiconductor device using amorphous oxide |
JP4981282B2 (en) * | 2005-09-06 | 2012-07-18 | キヤノン株式会社 | Thin film transistor manufacturing method |
JP4963021B2 (en) * | 2005-09-06 | 2012-06-27 | 独立行政法人産業技術総合研究所 | Semiconductor structure |
WO2007040194A1 (en) * | 2005-10-05 | 2007-04-12 | Idemitsu Kosan Co., Ltd. | Tft substrate and method for manufacturing tft substrate |
JP5376750B2 (en) * | 2005-11-18 | 2013-12-25 | 出光興産株式会社 | Semiconductor thin film, manufacturing method thereof, thin film transistor, active matrix drive display panel |
CN101309864B (en) * | 2005-11-18 | 2012-06-27 | 出光兴产株式会社 | Semiconductor thin film, method for manufacturing the same, and thin film transistor |
-
2007
- 2007-06-13 JP JP2007156253A patent/JP5242083B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008311342A (en) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5242083B2 (en) | Crystalline oxide semiconductor and thin film transistor using the same | |
TWI442570B (en) | Semiconductor thin film and its manufacturing method and thin film transistor | |
US8158974B2 (en) | Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor | |
TWI478347B (en) | A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device | |
JP6296463B2 (en) | Thin film transistor and manufacturing method thereof | |
JP5510767B2 (en) | Thin film transistor and manufacturing method thereof | |
JP5966840B2 (en) | Oxide semiconductor thin film and thin film transistor | |
TWI453915B (en) | Thin film transistor | |
JP4981282B2 (en) | Thin film transistor manufacturing method | |
JP2010040552A (en) | Thin film transistor and manufacturing method thereof | |
KR20110073536A (en) | Thin film transistor and method for manufacturing same | |
JP2009123957A (en) | Oxide semiconductor material and manufacturing method therefor, electronic device, and field-effect transistor | |
KR20180121520A (en) | Oxide semiconductor thin film, method of manufacturing oxide semiconductor thin film, and thin film transistor using the same | |
JP2016201458A (en) | Microcrystalline oxide semiconductor thin film and thin film transistor using the same | |
JP2018107316A (en) | Oxide semiconductor thin film and manufacturing method thereof, and thin film transistor | |
JP5581416B2 (en) | Crystalline oxide semiconductor and thin film transistor using the same | |
WO2015115330A1 (en) | Thin-film transistor, oxide semiconductor, and method for producing same | |
JP2018104772A (en) | Method of manufacturing oxide semiconductor thin film and method of manufacturing thin film transistor | |
CN109219890B (en) | Semiconductor device and method for manufacturing the same | |
WO2023189014A1 (en) | Semiconductor film and method for producing semiconductor film | |
JP6252904B2 (en) | Oxide semiconductor and its production method | |
CN118946957A (en) | Semiconductor film and method for manufacturing semiconductor film | |
JP2019024058A (en) | Oxide semiconductor thin film and method for manufacturing thin-film transistor | |
JP2018135589A (en) | Oxide semiconductor thin film and method for manufacturing thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130403 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |