Nothing Special   »   [go: up one dir, main page]

JP5137279B2 - Method for manufacturing light emitting device - Google Patents

Method for manufacturing light emitting device Download PDF

Info

Publication number
JP5137279B2
JP5137279B2 JP2001091419A JP2001091419A JP5137279B2 JP 5137279 B2 JP5137279 B2 JP 5137279B2 JP 2001091419 A JP2001091419 A JP 2001091419A JP 2001091419 A JP2001091419 A JP 2001091419A JP 5137279 B2 JP5137279 B2 JP 5137279B2
Authority
JP
Japan
Prior art keywords
film
light
organic compound
insulating film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001091419A
Other languages
Japanese (ja)
Other versions
JP2002289356A5 (en
JP2002289356A (en
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001091419A priority Critical patent/JP5137279B2/en
Publication of JP2002289356A publication Critical patent/JP2002289356A/en
Publication of JP2002289356A5 publication Critical patent/JP2002289356A5/ja
Application granted granted Critical
Publication of JP5137279B2 publication Critical patent/JP5137279B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する分野】
本発明は、電界を加えることで発光が得られる有機化合物を含む膜(以下、「有機化合物層」と記す)と、陽極と、陰極と、を有する発光素子の作製に用いる成膜装置及び成膜方法に関する。本発明では特に、従来よりも劣化が起こりにくく、素子寿命の長い発光素子の作製に関する。
【0002】
【従来の技術】
近年、自発光型の素子として有機発光素子(発光素子)を有した発光装置の研究が活発化しており、特に、発光材料として有機化合物を用いた発光装置が注目されている。この発光装置は、有機電界発光ディスプレイ(OELD:Organic EL Display)又は有機発光ダイオード(OLED:Organic Light Emitting Diode)とも呼ばれている。
【0003】
なお、発光素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(以下、有機化合物層と記す)と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の発光装置は、どちらの発光を用いた場合にも適用可能である。
【0004】
発光装置は、液晶表示装置と異なり自発光型であるため視野角の問題がないという特徴がある。即ち、屋外に用いられるディスプレイとしては、液晶ディスプレイよりも適しており、様々な形での使用が提案されている。
【0005】
また、発光素子は一対の電極間に有機化合物層が挟まれた構造となっているが、有機化合物層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層/発光層/電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。
【0006】
また、他にも陽極上に正孔注入層/正孔輸送層/発光層/電子輸送層、または正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層の順に積層する構造も良い。発光層に対して蛍光性色素等をドーピングしても良い。また、これらの層は、全て低分子系の材料を用いて形成しても良いし、全て高分子系の材料を用いて形成することができる。
【0007】
なお、本明細書において、陰極と陽極との間に設けられる全ての層を総称して有機化合物層という。したがって、上述した正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層は、全て有機化合物層に含まれる。また、陰極、有機化合物層、及び陽極で形成される素子を発光素子といい、これには、互いに直交するように設けられた2種類のストライプ状の電極の間に有機化合物層を形成する方式(単純マトリクス型)と、TFTに接続されマトリクス状に配列された陰極と陽極との間に有機化合物層を形成する方式(アクティブマトリクス型)の2種類がある。
【0008】
特にアクティブマトリクス型は、各画素内に設けた発光素子に流れる電流を画素内部に設けたTFTによって制御することが可能であり、高精細な表示が可能であることから多くの研究がされている。
【0009】
また、これまでアクティブマトリクス型の発光装置において、基板上のTFTと電気的に接続された電極が陽極として形成され、陽極上に有機化合物層が形成され、有機化合物層上に陰極が形成される発光素子を有し、有機化合物層において生じた光を透明電極である陽極からTFTの方へ取り出すという構造であった。
【0010】
しかし、この構造においては、解像度を向上させようとすると画素部におけるTFT及び配線等の配置により開口率が制限されるという問題が生じていた。
【0011】
【発明が解決しようとする課題】
そこで、上記問題を解決するために本発明では、基板上のTFTと電気的に接続されたTFT側の電極を陰極として形成し、陰極上に有機化合物層を形成し、有機化合物層上に透明電極である陽極を形成するという構造(以下、上面出射構造とよぶ)の発光素子を有するアクティブマトリクス型の発光装置を作製する。
【0012】
しかし、上面出射構造の発光素子を作製する場合において、陽極の膜抵抗が高くなるという問題が生じる。陽極の膜抵抗が高くなると電圧降下により陽極の面内電位分布が不均一になり、発光素子の輝度にバラツキを生じるといった不具合が生じる。そこで、本発明は、発光素子における陽極の膜抵抗を低下させる構造の発光装置およびその作製方法を提供することを課題とする。そして、そのような発光装置を表示部として用いる電気器具を提供することを課題とする。
【0013】
【課題を解決するための手段】
本発明は、基板上に形成されたTFTと電気的に接続された電極を陰極とし、陰極上に有機化合物層を形成し、有機化合物層上に陽極を形成するという発光装置の作製において、陽極の形成前に導電性の膜を形成し、陽極の膜抵抗の低抵抗化を図るというものである。
【0014】
そこで、本発明における発光装置及びその作製方法について図1を用いて説明する。図1(A)において、基板100上にTFT101が形成されている。なお、基板100は絶縁体であり、表面に絶縁体を付けた基板、もしくは絶縁基板、もしくは絶縁膜である。また、TFT101は、発光素子に流れる電流を制御するためのTFT(電流制御用TFT)である。
【0015】
また、TFT101を覆うように第1の絶縁膜102が形成されている。第1の絶縁膜102を形成する材料としては、酸化珪素、窒化珪素および酸化窒化珪素といった珪素を含む無機材料の他、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)といった有機材料を用いることが可能である。
【0016】
第1の絶縁膜102上に形成される陰極104とTFT101と電気的に接続される。なお、ここでは、陰極104を形成すると同時にTFT101との配線も形成される場合について示したが、陰極及び配線をそれぞれ異なる材料で別々に形成することも可能である。
【0017】
また、本発明において、陰極104は陰極となることから仕事関数の小さいAlや、Al:Liといったアルミニウムの合金を用いることが望ましい。また、陰極104が配線を兼ねる場合には抵抗率の低い金属を用いて形成することが望ましい。
【0018】
次に、図1(B)に示すように陰極104上に第2の絶縁膜105を形成する。なお、第2の絶縁膜105を形成する材料としては、酸化珪素、窒化珪素および酸化窒化珪素といった珪素を含む無機材料の他、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)といった有機材料を用いることができ、蒸着法、CVD法、スパッタリング法、スピンコート法、インクジェット法及び印刷法などの成膜法を用いて成膜することができる。なお、第2の絶縁膜105は、0.1〜3μmの膜厚で形成されるのが望ましい。
【0019】
さらに、第2の絶縁膜105上に導電膜106が形成される。導電膜106としては、アルミニウムやチタンやタンタルなどの抵抗が低い導電性の材料を用いれば良い。なお、導電膜は、陰極上にかかることなく形成されるため、必ずしも透光性である必要はなく遮光性であっても良い。ここで形成された導電膜106は、後に形成される発光素子の陽極との接触部110において、陽極の膜抵抗を低くする導電膜として働く。
【0020】
また、本明細書中において、接触部の膜抵抗および陽極だけの膜抵抗を平均した陽極全体の膜抵抗、すなわち陽極に電気的に接続された部分全体の膜抵抗のことを、陽極の平均膜抵抗と呼ぶことにすると、導電膜106を陽極の下に設けることで、陽極における平均膜抵抗を低くすることができる。さらに、導電膜106が遮光性の材料で形成されていた場合には、遮光膜としての役割も果たす。
【0021】
なお、導電膜106の成膜法としては、スパッタリング法や蒸着法を用いることができる。
【0022】
次に、図1(C)に示すように陰極104上に形成された第2の絶縁膜105及び導電膜106をそれぞれエッチングすることにより、陰極上に開口部を形成する。なお、本発明では、ドライエッチング法及びウエットエッチング法のいずれを用いることも可能であり、第2の絶縁膜105及び導電膜106を形成する材料に応じて適宜選択すればよい。
【0023】
さらに、陰極上の開口部に有機化合物層108を形成する。有機化合物層を形成する有機化合物としては、低分子系の材料であっても高分子系の材料であっても良く、公知の材料を用いて単層、若しくはこれらを複数組み合わせて積層して形成することができる。
【0024】
また、本発明において、複数の異なる発光を示す有機化合物層を形成するため、メタルマスクを用いて画素毎に塗り分けが可能な蒸着法、インクジェット法や印刷法などを用いることができる。
【0025】
なお、これらの有機化合物層108を形成する前に、全ての陰極の上にアルカリ金属もしくはアルカリ土類金属を含む絶縁性化合物(以下、アルカリ化合物という)を形成することも可能である。アルカリ化合物としては、フッ化リチウム(LiF)、酸化リチウム(Li2O)、フッ化バリウム(BaF2)、酸化バリウム(BaO)、フッ化カルシウム(CaF2)、酸化カルシウム(CaO)、酸化ストロンチウム(SrO)または、酸化セシウム(Cs2O)を用いることができる。
【0026】
次に、図1(D)に示すように有機化合物層108の上に、陽極109が形成される。なお、陽極109には透明導電膜を用い、透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)、酸化インジウムと酸化亜鉛との化合物、酸化スズまたは酸化亜鉛などを用いることが可能である。
【0027】
なお、陽極109は、画素部が有する複数の発光素子に共通の電極として形成され、陽極109と有機化合物層108が重ならない位置で陽極109と導電膜が接触する構造を有する。つまり、接触部110において、陽極を形成する透明導電膜の膜抵抗は下がる。
【0028】
本発明を実施することにより有機化合物層108で生じた光を矢印の方向に取り出す構造の発光素子を有する発光装置を形成し、さらに陽極における膜抵抗の低抵抗化の問題を解決することができる。
【0029】
なお、ここでは、バンクの上部が導電膜で形成される方法について示したが、本発明は、これに限られることはなく、絶縁材料のみで形成された第2の絶縁膜に開口部を形成し、有機化合物層を形成した後で、メタルマスクを用いて導電膜を第2の絶縁膜上に形成し、その後に形成される陽極と接触するようにして、陽極の膜抵抗を低抵抗化することも可能である。
【0030】
【発明の実施の形態】
以下に、本発明の発光装置の構造、およびその作製方法について説明する。
【0031】
図2に発光装置のブロック図の一例を示す。図2の発光装置は、基板上に形成されたTFTによって画素部201、画素部の周辺に配置されたソース信号線駆動回路202、書き込み用ゲート信号線駆動回路(第1のゲート信号線駆動回路)203、消去用ゲート信号線駆動回路(第2のゲート信号線駆動回路)204を有している。なお、本実施の形態で発光装置はソース信号線駆動回路を1つ有しているが、本発明においてソース信号線駆動回路は2つあってもよい。
【0032】
また本発明において、ソース信号側駆動回路202、書き込み用ゲート信号側駆動回路203または消去用ゲート信号線駆動回路204は、画素部201が設けられている基板上に設けられている構成にしても良いし、ICチップ上に設けてFPCまたはTABを介して画素部201と接続されるような構成にしても良い。
【0033】
ソース信号線駆動回路202は基本的にシフトレジスタ202a、ラッチ(A)202b、ラッチ(B)202cを有している。
【0034】
ソース信号線駆動回路202において、シフトレジスタ202aにクロック信号(CLK)およびスタートパルス(SP)が入力される。シフトレジスタ202aは、これらのクロック信号(CLK)およびスタートパルス(SP)に基づきタイミング信号を順に発生させ、バッファ等(図示せず)を通して後段の回路へタイミング信号を順次供給する。
【0035】
シフトレジスタ202aからのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量(寄生容量)が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。
【0036】
バッファによって緩衝増幅されたタイミング信号は、ラッチ(A)202bに供給される。ラッチ(A)202bは、デジタルデータ信号(digital data signals)を処理する複数のステージのラッチを有している。ラッチ(A)202bは、前記タイミング信号が入力されると、時分割階調データ信号発生回路206から供給されるデジタルデータ信号を順次取り込み、保持する。
【0037】
なお、ラッチ(A)202bにデジタルデータ信号を取り込む際に、ラッチ(A)202bが有する複数のステージのラッチに、順にデジタルデータ信号を入力しても良い。しかし本発明はこの構成に限定されない。
【0038】
ラッチ(A)202bの全てのステージのラッチにデジタルデータ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ(A)202b中で一番左側のステージのラッチにデジタルデータ信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタルデータ信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【0039】
1ライン期間が終了すると、ラッチ(B)202cにラッチシグナル(Latch Signal)が供給される。この瞬間、ラッチ(A)202bに書き込まれ保持されているデジタルデータ信号は、ラッチ(B)202cに一斉に送出され、ラッチ(B)202cの全ステージのラッチに書き込まれ、保持される。
【0040】
デジタルデータ信号をラッチ(B)202cに送出し終えたラッチ(A)202bには、シフトレジスタ202aからのタイミング信号に基づき、再び時分割階調データ信号発生回路206から供給されるデジタルデータ信号の書き込みが順次行われる。
【0041】
この2順目の1ライン期間中には、ラッチ(B)202bに書き込まれ、保持されているデジタルデータ信号がソース信号線に入力される。
【0042】
一方、書き込み用ゲート信号線駆動回路203及び消去用ゲート信号線駆動回路204は、それぞれシフトレジスタ、バッファ(いずれも図示せず)を有している。また場合によっては、書き込み用ゲート信号線駆動回路203及び消去用ゲート信号線駆動回路204が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【0043】
書き込み用ゲート信号線駆動回路203及び消去用ゲート信号線駆動回路204において、シフトレジスタ(図示せず)からのタイミング信号がバッファ(図示せず)に供給され、対応するゲート信号線(走査線とも呼ぶ)に供給される。ゲート信号線には、1ライン分の画素TFTのゲート電極が接続されており、1ライン分全ての画素TFTを同時にONにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【0044】
時分割階調データ信号発生回路206においては、アナログまたはデジタルのビデオ信号(画像情報を含む信号)が時分割階調を行うためのデジタルデータ信号(Digital Data Signals)に変換され、ラッチ(A)202bに入力される。またこの時分割階調データ信号発生回路206は、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路でもある。
【0045】
また、ここでは図示しないが、画素部201には、ソース信号線駆動回路202のラッチ(B)202cに接続されたソース信号線、FPCを介して発光装置の外部の電源に接続された電流供給線、書き込み用ゲート信号線駆動回路203に接続された書き込み用ゲート信号線(第1のゲート信号線)、消去用ゲート信号線駆動回路204に接続された消去用ゲート信号線(第2のゲート信号線)が画素部201に設けられている。
【0046】
なお、ソース信号線と、電流供給線と、書き込み用ゲート信号線と、消去用ゲート信号線とを備えた領域が画素205である。つまり、画素部201にはマトリクス状に複数の画素205が配列されることになる。
【0047】
本発明は、以上に説明した構成を有する発光装置において、画素部201に複数の画素205を形成する際に陽極と接触するように導電膜を形成し、陽極の膜抵抗を低抵抗化させる方法に関するものである。なお、図1の領域206には、画素部201が有する複数の画素205が形成されている。なお、本発明の発光素子およびこの作製方法について領域206の拡大図である図3及び図4を用いて説明する。
【0048】
図3(A)には、領域206の上面図を示し、図3(B)には、図3(A)をP−P’で切断した際の断面図を示す。
【0049】
図3(A)において、複数の画素が形成されており、その最上部には、陰極となる陰極301が形成されている。点線で示される302は、ソース信号線であり、ソース信号線駆動回路と接続されている。また、点線で示される303は、電流供給線であり、FPCを介して発光装置の外部の電源に接続される。
【0050】
なお、本発明において陰極と配線は同時に形成することができるため、Al、Ti、W、Al−Si、の他、Al:Li等の合金といった材料を用いて形成され、基板300上に形成された電流制御用TFT304と電気的に接続される。なお、電流制御用TFTは、各画素にそれぞれ形成されており、電流供給線からの電流を発光素子に供給する役割を果たす。なお、ここでは図示しないが、各画素には、スイッチング用TFTや消去用TFTも形成されている。
【0051】
また、陰極301間の隙間を埋めるようにバンク305が形成されている。なお、バンク305は、絶縁材料からなる層と導電性材料からなる層との積層構造を有している。
【0052】
バンク305の作製方法としては、陰極まで形成された基板上に絶縁材料を0.5〜5μmの膜厚に成膜し、次に、金属等の導電性材料を10〜300nm(好ましくは40〜80nm)の膜厚とするのが望ましい。
【0053】
なお、絶縁材料としては、酸化珪素、窒化珪素および酸化窒化珪素といった珪素を含む無機材料の他、アクリル、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)といった有機材料を用いることができる。
【0054】
なお、絶縁材料の成膜方法としては、無機材料の場合には、蒸着法、CVD法の他スパッタリング法が望ましいが、有機材料の場合には、スピンコート法やインクジェット法などを用いることができる。
【0055】
また、導電性材料としては、抵抗率(比抵抗ともいう)の低い材料を用いる。なお、本明細書において抵抗率の低い導電性材料としては、シート抵抗値が0.01〜1Ω/□である材料をいう。具体的には、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、クロム(Cr)、銅(Cu)または銀(Ag)等の材料を用いることができる。なお、導電膜の材料および膜厚は、導電膜の膜抵抗が陽極309の膜抵抗よりも低抵抗となるように適宜選択して用いるとよい。
【0056】
なお、導電性材料の成膜方法としては、蒸着法若しくはスパッタリング法で形成することが望ましい。
【0057】
第2の層間絶縁膜306及び導電膜307を成膜したところで、第2の層間絶縁膜306及び導電膜307をエッチングすることにより陰極301に対応する位置に開口部を形成する。
【0058】
なお、ここでのエッチングには、ICPエッチング法やRIE(反応性イオンエッチング)法といったドライエッチング法やウエットエッチング法を用いることができる。
【0059】
また、エッチングガスとしては、フッ素系のガスや塩素系のガスの他、Ar、O2、He等のガスを用い、これらのガスを複数混合し、また、これらの流量比を調節することによりエッチングを行う。
【0060】
そして、開口部を形成するエッチング後に残された第2の絶縁膜306及び導電膜307を本明細書中では、バンク305と呼ぶことにする。
【0061】
次に、図4(A)および図4(B)で示すように陰極301上に有機化合物層308(308R、308G、308B)を形成する。ここでは、3種類の発光を示す有機化合物層が紙面に向かって縦方向にそれぞれ形成される様子を示している。なお、図4(B)は、図4(A)をP−P’で切断した際の断面図である。
【0062】
これらの有機化合物層は、電子輸送性の有機化合物、ブロッキング性の有機化合物、発光性の有機化合物、ホスト材料、正孔輸送性の有機化合物および正孔注入性の有機化合物といった公知の有機化合物を自由に組み合わせて用いることができる。
【0063】
なお、ここでは、3種類の発光を示す有機化合物層が紙面に向かって縦方向にそれぞれ形成される場合について示したが、本発明はこれに限られることはなく、縦方向に異なる有機化合物層を形成することも可能である。
【0064】
また、有機化合物層308の形成方法としては、蒸着法、インクジェット法、および印刷法等を用いることができる。
【0065】
有機化合物層308を形成した基板上に発光素子の陽極309を形成する。なお、この時の断面図を図4(C)に示す。
【0066】
陽極309として、透明導電膜を80〜120nmの膜厚で成膜する。例えば、酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜などを用いることができる。また、成膜方法としては、蒸着法やスパッタリング法の他イオンプレーティング法により成膜することが可能であるが、有機化合物層を形成した後で陽極を形成することから、蒸着法もしくはイオンプレーティング法を用いるのが望ましい。
【0067】
【実施例】
〔実施例1〕
本実施例では、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製し、さらに、画素部にはTFTと電気的に接続された発光素子を形成して、素子基板を作製する方法について図5〜図8を用いて説明する。
【0068】
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板600を用いる。なお、基板600としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0069】
次いで、基板600上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜601を形成する。本実施例では下地膜601として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜601の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜601aを10〜200nm(好ましくは50〜100nm)形成する。
【0070】
本実施例では、膜厚50nmの酸化窒化珪素膜601a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜601のニ層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜301bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜301b(組成比Si=32%、O=59%、N=7%、H=2%)を形成する。
【0071】
次いで、下地膜上に半導体層602〜605を形成する。半導体層602〜605は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層602〜605の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素(シリコン)またはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02))合金などで形成すると良い。
【0072】
本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させる。この非晶質珪素膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成する。そして、この結晶質珪素膜をフォトリソグラフィ−法によるパターニング処理によって、半導体層602〜605を形成する。
【0073】
また、半導体層602〜605を形成する前、もしくは、形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【0074】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数30〜300Hzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50〜90%として行えばよい。
【0075】
次いで、半導体層602〜605を覆うゲート絶縁膜607を形成する。ゲート絶縁膜607はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0076】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Ortho silicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0077】
次いで、図5(A)に示すように、ゲート絶縁膜607上に膜厚20〜100nmの第1の導電膜608と、膜厚100〜400nmの第2の導電膜609とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜608と、膜厚370nmのW膜からなる第2の導電膜609を積層形成する。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、W膜は、Wのターゲットを用いたスパッタ法で形成する。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成することもできる。
【0078】
いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。
【0079】
なお、本実施例では、第1の導電膜608をTaN、第2の導電膜609をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ag、Pd、Cuからなる合金を用いてもよい。
【0080】
また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせ、第1の導電膜をW、Mo、もしくはWとMoからなる膜で形成し、第2の導電膜をAlとSi、AlとTi、AlとSc、もしくはAlとNdとからなる膜で形成し、第3の導電膜をTi、TiN、もしくはTiとTiNからなる膜で形成する組み合わせとしてもよい。
【0081】
次に、図5(B)に示すようにフォトリソグラフィ−法を用いてレジストからなるマスク610〜613を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。ここでは、松下電器産業(株)製のICPを用いたドライエッチング装置(Model E645−□ICP)を用いる。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。
【0082】
この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。第1のエッチング条件でのWに対するエッチング速度は200.39nm/min、TaNに対するエッチング速度は80.32nm/minであり、TaNに対するWの選択比は約2.5である。また、この第1のエッチング条件によって、Wのテーパー角は、約26°となる。
【0083】
この後、図5(B)に示すようにレジストからなるマスク610〜613を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。
【0084】
第2のエッチング条件でのWに対するエッチング速度は58.97nm/min、TaNに対するエッチング速度は66.43nm/minである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0085】
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°とすればよい。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層615〜618(第1の導電層615a〜618aと第2の導電層615b〜618b)を形成する。620はゲート絶縁膜であり、第1の形状の導電層615〜618で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
【0086】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する。(図5(B))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1015atoms/cm2とし、加速電圧を60〜100keVとして行う。本実施例ではドーズ量を1.5×1015atoms/cm2とし、加速電圧を80keVとして行う。
【0087】
n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場合、導電層615〜618がn型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域621〜624が形成される。高濃度不純物領域621〜624には1×1020〜1×1021atoms/cm3の濃度範囲でn型を付与する不純物元素を添加する。
【0088】
次いで、図5(C)に示すようにレジストからなるマスクを除去せずに第2のエッチング処理を行う。第2のエッチング処理では第3及び第4のエッチング条件で行う。ここでは、第3のエッチング条件として、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約60秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第3のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。
【0089】
第3のエッチング条件でのWに対するエッチング速度は58.97nm/min、TaNに対するエッチング速度は66.43nm/minである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0090】
この後、図5(C)に示すようにレジストからなるマスク610〜613を除去せずに第4のエッチング条件に変え、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を20/20/20(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して、約20秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。
【0091】
第4のエッチング処理でのTaNに対するエッチング速度は14.83nm/minである。従って、W膜が選択的にエッチングされる。この第4のエッチング処理により第2の導電層626〜629(第1の導電層626a〜629aと第2の導電層626b〜629b)を形成する。
【0092】
次いで、図6(A)に示すように第2のドーピング処理を行う。ドーピングは第2の導電層626b〜629bを不純物元素に対するマスクとして用い、第1の導電層におけるテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてP(リン)を用い、ドーズ量1.5×1014、電流密度0.5μA、加速電圧90keVにてプラズマドーピングを行う。
【0093】
こうして、第1の導電層と重なる低濃度不純物領域631a〜634a、第1の導電層と重ならない低濃度不純物領域631b〜634bを自己整合的に形成する。なお、この低濃度不純物領域631〜634へ添加されるリン(P)の濃度は、1×1017〜5×1018atoms/cm3である。また、高濃度不純物領域621〜624にも不純物元素が添加され、高濃度不純物領域635〜638を形成する。
【0094】
次いで、図6(B)に示すようにレジスト(639、640)からなるマスクを形成して第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型(n型)とは逆の導電型(p型)を付与する不純物元素が添加された不純物領域641、642を形成する。第1の導電層627a、および第2の導電層627bを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【0095】
本実施例では、不純物領域641、642はジボラン(B26)を用いたイオンドープ法で形成する。第1のドーピング処理及び第2のドーピング処理によって、不純物領域641、642にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度が2×1020〜2×1021atoms/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0096】
次いで、レジストからなるマスク639、640を除去して図6(C)に示すように第1の層間絶縁膜643を形成する。本実施例では、第1の層間絶縁膜643として、珪素を含む第1の絶縁膜643aと有機絶縁材料からなる第2の絶縁膜643bとの積層膜を形成する。
【0097】
まず、珪素を含む第1の絶縁膜643aとしては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚50nmの酸化窒化珪素膜と膜厚100nmの窒化珪素膜の積層膜を形成する。勿論、第1の絶縁膜643aは上述した積層膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0098】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよく、本実施例では550℃、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。
【0099】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域(635、637、638)にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【0100】
また、第1の絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。
【0101】
その他、活性化処理を行った後でドーピング処理を行い、第1の絶縁膜を形成させても良い。
【0102】
さらに、3〜100%の水素を含む雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰囲気中で410℃、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0103】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。
【0104】
次いで、第1の絶縁膜643a上に有機絶縁材料から成る第2の絶縁膜643bを形成する。本実施例では膜厚1.0μmのアクリル樹脂膜を形成する。
【0105】
第2の絶縁膜643bとしては、有機絶縁材料としては、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)などの有機樹脂を用いることができる。
【0106】
以上により、第1の絶縁膜と第2の絶縁膜からなる第1の層間絶縁膜を形成することができる。
【0107】
次いで、各不純物領域635、636、637、638に達するコンタクトホールを形成するためのパターニングを行う。
【0108】
本実施例では、第1の絶縁膜としてプラズマCVD法により珪素を含む絶縁膜を形成し、第2の絶縁膜としてアクリルからなる絶縁膜を形成していることから、コンタクトホールの形成には、ドライエッチングまたはウエットエッチングを用いることができるが、本実施例では、RIE装置を用いた、ドライエッチングを行う。
【0109】
はじめに、第2の絶縁膜のエッチングを行う。この時、エッチングガス用にCF4とO2とHeとを用い、それぞれのガス流量比を5/95/40(sccm)とし、66.5Paの圧力で電極に500WのRF電力を投入する。
【0110】
次に第1の絶縁膜のエッチングを行う。この時には、第1の絶縁膜の時と同様のエッチングガスを用い、それぞれのガスの流量比を60/40/35(sccm)に変えて、66.5Paの圧力で電極に400WのRF電力を投入することによりエッチングを行う。
【0111】
そして、各高濃度不純物領域635、636、637、638とそれぞれ電気的に接続する配線640〜646と陰極649を形成する。本実施例では、Alを用い、500nmの膜厚に成膜した後、これをパターニングして形成するが、TiやAl:Siの他、Al:Liなどの合金、またはこれらの積層膜を導電膜として用いても良い。
【0112】
なお、本実施例では、陰極649を陰極として形成することから、高濃度不純物領域638との配線を兼ねて形成される。しかし、本発明は、これに限られることはなく、配線と陰極を異なる材料で別々に形成しても良い。
【0113】
次に、図7(B)に示すように、第2の層間絶縁膜650を1μmの厚さに成膜し、さらに導電性の材料からなる導電膜651を10〜10nm(好ましくは10〜50nm)の厚さに成膜する。
【0114】
なお、本実施例においては、第2の層間絶縁膜として酸化珪素からなる膜を用いているが、場合によっては、窒化珪素および酸化窒化珪素といった珪素を含む絶縁膜の他、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)といった有機樹脂膜を用いることもできる。
【0115】
また、導電膜651を形成する材料としては、抵抗率(比抵抗ともいう)の低い金属材料を用いることが望ましい。なお、本明細書において抵抗率の低い導電性材料としては、シート抵抗値が0.01〜1Ω/□である材料をいう。具体的には、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、クロム(Cr)、銅(Cu)または銀(Ag)等を用いることが可能であり、蒸着法若しくはスパッタリング法で形成することが望ましい。
【0116】
第2の層間絶縁膜650及び導電膜651を成膜したところで、第3のエッチング処理を行うことにより陰極649に対応する位置に開口部を形成して、第2の層間絶縁膜652a及び導電膜652bからなるバンク652を形成する(図8(A))。
【0117】
はじめにフォトリソグラフィ−法を用いてレジストからなるマスクを形成し、バンクを形成するための第3のエッチング処理を行う。第3のエッチング処理においてもICPエッチング法を用い、第5及び第6のエッチング条件で行う。
【0118】
本実施例では第5のエッチング条件として、エッチング用ガスにCl2とBCl3とを用い、それぞれのガス流量比を40/40(sccm)とし、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行い、基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。
【0119】
この第5のエッチング条件により導電膜であるAl膜の一部をエッチングすることができる。
【0120】
この後、第6のエッチング条件に変え、エッチング用ガスにCHF3とArとを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。これにより第2の層間絶縁膜の一部がエッチングされる。
【0121】
以上により、図8(A)に示すように第2の層間絶縁膜652a及び導電膜652bからなるバンク652が形成される。
【0122】
次に、図8(B)で示すように陰極649上に有機化合物層654を蒸着法により形成する。ここでは、本実施例において赤、緑、青の3種類の発光を示す有機化合物により形成される有機化合物層のうちの一種類が形成される様子を示すが、3種類の有機化合物層を形成する有機化合物の組み合わせについて、以下に詳細に説明する。
【0123】
はじめに、赤色発光を示す有機化合物層を形成する。本実施例における赤色発光の有機化合物層は、電子輸送性の有機化合物、ブロッキング性の有機化合物、発光性の有機化合物、ホスト材料、正孔輸送性の有機化合物および正孔注入性の有機化合物から形成される。
【0124】
具体的には、電子輸送性の有機化合物である、トリス(8−キノリノラト)アルミニウム(以下、Alq3と示す)を25nmの膜厚に成膜し、ブロッキング性の有機化合物である、バソキュプロイン(以下、BCPと示す)を8nmの膜厚に成膜し、発光性の有機化合物である、2,3,7,8,12,13,17,18−オクタエチル−21H、23H−ポルフィリン−白金(以下、PtOEPと示す)をホストとなる有機化合物(以下、ホスト材料という)である4,4’−ジカルバゾール−ビフェニル(以下、CBPと示す)と共に共蒸着させて25〜40nmの膜厚に成膜し、正孔輸送性の有機化合物である、4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(以下、α−NPDと示す)を40nmの膜厚に成膜し、正孔注入性の有機化合物である、銅フタロシアニン(以下、Cu−Pcと示す)を15nmの膜厚に成膜することにより赤色発光の有機化合物層を形成することができる。
【0125】
なお、ここでは赤色発光の有機化合物層として、6種類の機能の異なる有機化合物を用いて形成する場合について説明したが、本発明はこれに限られることはなく、赤色発光を示す有機化合物として公知の材料を用いることができる。
【0126】
次に、緑色発光を示す有機化合物層を形成する。本実施例における緑色発光の有機化合物層は、電子輸送性の有機化合物、ブロッキング性の有機化合物、発光性の有機化合物、ホスト材料、正孔輸送性の有機化合物および正孔注入性の有機化合物から形成される。
【0127】
具体的には、電子輸送性の有機化合物である、Alq3を40nmの膜厚で成膜し、ブロッキング性の有機化合物である、BCPを10nmの膜厚で成膜し、正孔輸送性のホスト材料としてCBPを用い、発光性の有機化合物であるトリス(2−フェニルピリジン)イリジウム(Ir(ppy)3)と共に共蒸着することにより5〜40nmの膜厚で成膜し、正孔輸送性の有機化合物である、α−NPDを10nmの膜厚で成膜し、正孔輸送性の有機化合物である、MTDATAを20nmの膜厚で成膜し、正孔注入性の有機化合物である、Cu−Pcを10nmの膜厚で成膜することにより緑色発光の有機化合物を形成することができる。
【0128】
なお、ここでは緑色発光の有機化合物層として、7種類の機能の異なる有機化合物を用いて形成する場合について説明したが、本発明はこれに限られることはなく、緑色発光を示す有機化合物として公知の材料を用いることができる。
【0129】
次に、青色発光を示す有機化合物層を形成する。本実施例における青色発光の有機化合物層は、電子輸送性の有機化合物、ブロッキング性の有機化合物、発光性の有機化合物、および正孔注入性の有機化合物から形成される。
【0130】
具体的には、電子輸送性の有機化合物である、Alq3を40nmの膜厚で成膜し、ブロッキング性の有機化合物である、BCPを10nmの膜厚に成膜し、発光性の有機化合物である、α−NPDを40nmの膜厚で成膜し、正孔注入性の有機化合物である、Cu−Pcを20nmの膜厚に成膜することにより青色発光の有機化合物層を形成することができる。
【0131】
なお、ここでは青色発光の有機化合物層として、4種類の機能の異なる有機化合物を用いて形成する場合について説明したが、本発明はこれに限られることはなく、青色発光を示す有機化合物として公知の材料を用いることができる。
【0132】
以上に示した有機化合物を陰極上に形成することにより画素部において、赤色発光、緑色発光及び青色発光を示す有機化合物層を形成することができる。
【0133】
次に、有機化合物層654及びバンク652を覆って、透明導電膜からなる陽極655を形成する。本実施例では、透明電極として酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を80〜120nmの膜厚に成膜して用いる。なお、本実施例では発光素子の陽極655として透明性の導電膜であれば、公知の他の材料を用いることができる。
【0134】
なお、ITO膜は、蒸着法を用いて形成することができる。本実施例では特にイオンプレーティング法を用いて形成する場合について説明する。
【0135】
イオンプレーティング法は、蒸着法に分類される気相表面処理技術の1つであり、何らかの方法で蒸発させた蒸着物質を、高周波プラズマあるいは真空放電でイオン化または励起させ、蒸着させる基板に負電位を与えることで該イオンを加速し、基板に付着させる方法である。
【0136】
イオンプレーティング法を用いて陽極を形成する際の具体的な条件として、0.01〜1Paの不活性ガス雰囲気下において、基板温度を100〜300℃に保って蒸着させることが望ましい。そして70%以上の焼結密度を有する蒸発源としてのITOを用いることが望ましい。なお、イオンプレーティング法を用いる際の最適な条件は、実施者が適宜選択することができる。
【0137】
また高周波プラズマを用いて蒸着物質をイオン化または励起することで、より蒸着物質のイオン化する率または励起する率を高めることができ、なおかつイオン化または励起された蒸着物質が高いエネルギー状態にあるので、速い蒸発速度を有したままで酸素との結合を十分に行うことができる。このため、高速度で良質な膜の形成が可能である。
【0138】
なお本実施例の陽極655の形成方法は、上述したイオンプレーティング法に限定されない。ただし、イオンプレーティング法を用いて形成された膜は密着性が高く、また比較的低い温度でも結晶性の高いITO膜を成膜することができるので、ITOの抵抗を低くすることができ、さらに比較的広い面積における均一な成膜が可能であり、基板の大型化に適しているといえる。
【0139】
こうして図8(B)に示すように、電流制御用TFT704に電気的に接続された陰極649と、陰極間の隙間に形成されたバンク652と、バンク652及び陰極649上に形成された有機化合物層654と、有機化合物層654とバンク652上に形成された陽極からなる発光装置の素子基板を形成することができる。なお、本実施例における発光装置の作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料を用いてソース信号線を形成し、ソース、ドレイン電極を形成している配線材料を用いてゲート信号線を形成しているが、それぞれ異なる材料を用いることは可能である。
【0140】
また、nチャネル型TFT701及びpチャネル型TFT702を有する駆動回路705と、スイッチング用TFT703、電流制御用TFT704とを有する画素部706を同一基板上に形成することができる。
【0141】
駆動回路705のnチャネル型TFT701はチャネル形成領域501、ゲート電極の一部を構成する第1の導電層626aと重なる低濃度不純物領域631(GOLD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域635を有している。pチャネル型TFT702にはチャネル形成領域502、ソース領域またはドレイン領域として機能する不純物領域641および642を有している。
【0142】
画素部706のスイッチング用TFT703にはチャネル形成領域503、ゲート電極を形成する第1の導電層628aと重なる低濃度不純物領域633a(LDD領域)、第1の導電層628aと重ならない低濃度不純物領域633b(LDD領域)及びソース領域またはドレイン領域として機能する高濃度不純物領域637を有している。
【0143】
画素部706の電流制御用TFT704にはチャネル形成領域504、ゲート電極を形成する第1の導電層629aと重なる低濃度不純物領域634a(LDD領域)、第1の導電層628aと重ならない低濃度不純物領域634b(LDD領域)及びソース領域またはドレイン領域として機能する高濃度不純物領域638を有している。
【0144】
なお、本実施例では、消去用TFTについて図示しないが、電流制御用TFTと同様に形成され、同様の構造を有している。
【0145】
なお、本実施例において、TFTの駆動電圧は、1.2〜10Vであり、好ましくは、2.5〜5.5Vである。
【0146】
また、画素部の表示が動作しているとき(動画表示の場合)には、発光素子が発光している画素により背景の表示を行い、発光素子が非発光となる画素により文字表示を行えばよいが、画素部の動画表示がある一定期間以上静止している場合(本明細書中では、スタンバイ時と呼ぶ)には、電力を節約するために、表示方法が切り替わる(反転する)ようにしておくと良い。具体的には、発光素子が発光している画素により文字を表示し(文字表示ともいう)、発光素子が非発光となる画素により背景を表示(背景表示ともいう)するようにする。
【0147】
以上のようにして、基板(素子基板)上に発光素子が形成された素子基板の上面図を図9に示す。
【0148】
基板600に、画素部706、ゲート信号線駆動回路901、ソース信号線駆動回路902、端子903が形成された状態を示している。端子903と各駆動回路、画素部に形成されている電流供給線及び陽極は、引き回し配線904で接続されている。
【0149】
また、必要に応じてCPU、メモリーなどを形成したICチップがCOG(Chip on Glass)法などにより素子基板に実装されていても良い。
【0150】
なお、発光素子656は、第2の層間絶縁膜650及び導電膜651からなるバンク652の間に形成される。まず、陰極649が形成され、その上には有機化合物層654が形成される。そして、複数の有機化合物層654及びバンク652上を覆うように、画素部全体に陽極655が形成される。なお、この時、陽極655は、導電膜653と接するように形成される。
【0151】
引き回し配線904はゲート信号線(図示せず)と同じ層に形成されており、導電膜653とは直接接触していない。そして引き回し配線904と陽極655は、引き回し配線904上に陽極655が重ねて形成される部分においてコンタクトを取っている。
【0152】
〔実施例2〕
次に、図9に示した素子基板を発光装置として完成させる方法について図10を用いて説明する。
【0153】
図10(A)は、発光装置を示す上面図、図10(B)は図10(A)をA−A’で切断した断面図である。点線で示された1001はソース信号線駆動回路、1002は画素部、1003はゲート信号線駆動回路である。また、1004はカバー材、1005はシール剤であり、シール剤1005で囲まれた内側は、空間になっている。
【0154】
なお、1008はソース信号線駆動回路1001及びゲート信号線駆動回路1003に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1009からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。
【0155】
次に、断面構造について図10(B)を用いて説明する。基板1010の上方には画素部1002、ソース信号線駆動回路1001が形成されており、画素部1002は電流制御用TFT1011とそのドレインに電気的に接続された陰極1012を含む複数の画素により形成される。また、ソース信号線駆動回路1001はnチャネル型TFT1013とpチャネル型TFT1014とを組み合わせたCMOS回路(図8参照)を用いて形成される。
【0156】
陰極1012は発光素子の陰極として機能する。また、陰極1012の両端にはバンク1015が形成され、陰極1012上には有機化合物層1016が形成される。なお、本発明において、バンク1015は、絶縁膜1015aと導電膜1015bとの積層により形成されている。さらに、バンク1015と有機化合物層1016上には発光素子の陽極1017が形成される。
【0157】
陽極1017は全画素に共通の配線としても機能し、配線1008を経由してFPC1009に電気的に接続されている。
【0158】
また、シール剤1005によりカバー材1004が貼り合わされている。なお、カバー材1004と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、シール剤1005の内側の空間1007には窒素等の不活性気体が充填されている。なお、シール剤1005としてはエポキシ系樹脂を用いるのが好ましい。また、シール剤1005はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間1007の内部に吸湿効果をもつ物質や酸化を防止する効果をもつ物質を含有させても良い。
【0159】
また、本実施例ではカバー材1004を構成する材料としてガラス基板や石英基板の他、FRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【0160】
また、シール剤1005を用いてカバー材1004を接着した後、さらに側面(露呈面)を覆うようにシール剤で封止することも可能である。
【0161】
以上のようにして発光素子を空間1007に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【0162】
なお、本実施例の構成は、実施例1のいずれの構成とも自由に組み合わせて実施することが可能である。
【0163】
〔実施例3〕
ここで画素の詳細な上面構造を図11(A)に、回路図を図11(B)に示す。図11において、基板上に設けられたスイッチング用TFT1100は図8のスイッチング用(nチャネル型)TFT701を用いて形成される。従って、構造の説明はスイッチング用(nチャネル型)TFT701の説明を参照すれば良い。また、1102で示される配線は、スイッチング用TFT1100のゲート電極1101(1101a、1101b)を電気的に接続するゲート配線である。
【0164】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【0165】
また、スイッチング用TFT1100のソースはソース配線1103に接続され、ドレインはドレイン配線1104に接続される。また、ドレイン配線1104は電流制御用TFT1105のゲート電極1106に電気的に接続される。なお、電流制御用TFT1105は図8の電流制御用(nチャネル型)TFT704を用いて形成される。従って、構造の説明は電流制御用(nチャネル型)TFT704の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【0166】
また、電流制御用TFT1105のソースは電流供給線1107に電気的に接続され、ドレインはドレイン配線1108に電気的に接続される。また、ドレイン配線1108は点線で示される陰極1109に電気的に接続される。
【0167】
また、1110で示される配線は、消去用TFT1111のゲート電極1112と電気的に接続するゲート配線である。なお、消去用TFT1111のソースは、電流供給線1107に電気的に接続され、ドレインはドレイン配線1104に電気的に接続される。
【0168】
なお、消去用TFT1111は図8の電流制御用(nチャネル型)TFT704と同様にして形成される。従って、構造の説明は電流制御用(nチャネル型)TFT704の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【0169】
また、1113で示される領域には保持容量(コンデンサ)が形成される。コンデンサ1113は、電流供給線1107と電気的に接続された半導体膜1114、ゲート絶縁膜と同一層の絶縁膜(図示せず)及びゲート電極1106との間で形成される。また、ゲート電極1106、第1層間絶縁膜と同一の層(図示せず)及び電流供給線1107で形成される容量も保持容量として用いることが可能である。
【0170】
なお、図11(B)の回路図で示す発光素子1115は、陰極1109と、陰極1109上に形成される有機化合物層(図示せず)と有機化合物層上に形成される陽極(図示せず)からなる。本発明において、陰極1109は、電流制御用TFT1105のソース領域またはドレイン領域と接続している。
【0171】
発光素子1115の陽極には対向電位が与えられている。また電流供給線Vは電源電位が与えられている。そして対向電位と電源電位の電位差は、電源電位が陰極に与えられたときに発光素子が発光する程度の電位差に常に保たれている。電源電位と対向電位は、本発明の発光装置に、外付けのIC等により設けられた電源によって与えられる。なお対向電位を与える電源を、本明細書では特に対向電源1116と呼ぶ。
【0172】
なお、本実施例の構成は、実施例1及び実施例2のいずれの構成とも自由に組み合わせて実施することが可能である。
【0173】
〔実施例4〕
本実施例では、実施例1で示したのとは異なる構造の発光素子を作製する方法について図12、図13を用いて説明する。なお、実施例1の図7(A)における陰極649の作製までは同様の工程なので省略する。
【0174】
図12(A)に示すように、陰極649上にアクリルからなる第2の層間絶縁膜1201を1μmの厚さに成膜する。
【0175】
なお、本実施例においては、第2の層間絶縁膜1201としてアクリルを用いているが、場合によっては、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)といった有機樹脂の他、酸化珪素、窒化珪素および酸化窒化珪素といった珪素を含む無機材料を用いることもできる。
【0176】
第2の層間絶縁膜1201を成膜したところで、これをエッチングすることにより陰極649に対応する位置に開口部を形成する。
【0177】
なお、ここでのエッチングには、ICPエッチング法やRIE(反応性イオンエッチング)法といったドライエッチング法やウエットエッチング法を用いることができるが、本実施例では、RIE装置を用いた、ドライエッチングを行う。
【0178】
エッチングガスとしてCF4とO2とHeとを用い、それぞれのガス流量比を5/95/40(sccm)とし、66.5Paの圧力で電極に500WのRF電力を投入する。これにより、陰極上に形成された第2層間絶縁膜をエッチングすることができ、バンク1203を形成することができる。
【0179】
次に、第2層間絶縁膜の開口部に蒸着法を用いて、有機化合物層1202形成する。なお、本実施例では、赤、緑、青の3種類の発光を示す有機化合物により形成される有機化合物層を形成することからメタルマスクを用いて異なる有機化合物層毎に成膜を行う。なお、図12(B)には、3種類の有機化合物層のうち1種類が形成される様子を示すが、3種類の有機化合物層が形成されている。なお、本実施例において形成される有機化合物層は、実施例1において説明した有機化合物を用いることができる。
【0180】
次に、図13(A)に示すように画素部の第2の層間絶縁膜上及び有機化合物層の一部を覆うように導電膜1204が形成される。
【0181】
導電膜1204を形成する金属材料としては、抵抗率(比抵抗ともいう)の低い金属材料を用いることが望ましい。なお、本明細書において抵抗率の低い導電性材料としては、シート抵抗値が0.01〜1Ω/□である材料をいう。具体的には、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、クロム(Cr)、銅(Cu)または銀(Ag)等を用いることが可能である。
【0182】
また、導電膜1204は、陰極649と有機化合物層が積層されている部分に形成されることがないようにメタルマスクを用いて蒸着法、もしくはスパッタリング法で形成することが望ましい。なお、膜厚は30〜100nm(好ましくは40〜80nm)とすれば良い。
【0183】
さらに、導電膜1204が形成されたところで、蒸着法により陽極1205を形成する。なお、その他の陽極の形成方法としては、イオンプレーティング法やスパッタリング法を用いることができる。また、陽極1205としては、透明導電膜を80〜120nmの膜厚で成膜する。
【0184】
なお、本実施例では、陽極1205として酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。なお、本実施例では発光素子の陽極1205として透明性の導電膜であれば、公知の他の材料を用いることができる。
【0185】
以上のようにして、本発明の発光装置を形成することができる。なお、本実施例の発光装置は、実施例2による封止構造とすることができ、実施例3で示す回路構成で実施することが可能である。
【0186】
〔実施例5〕
発光素子を用いた発光装置は自発光型であるため、液晶表示装置に比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電気器具の表示部に用いることができる。
【0187】
本発明により作製した発光装置を用いた電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光素子を有する発光装置を用いることが好ましい。それら電気器具の具体例を図14に示す。
【0188】
図14(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明により作製した発光装置は、表示部2003に用いることができる。発光素子を有する発光装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0189】
図14(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明により作製した発光装置は表示部2102に用いることができる。
【0190】
図14(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により作製した発光装置は表示部2203に用いることができる。
【0191】
図14(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明により作製した発光装置は表示部2302に用いることができる。
【0192】
図14(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明により作製した発光装置はこれら表示部A、B2403、2404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0193】
図14(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明により作製した発光装置は表示部2502に用いることができる。
【0194】
図14G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明により作製した発光装置は表示部2602に用いることができる。
【0195】
ここで図14(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明により作製した発光装置は、表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【0196】
なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0197】
また、上記電気器具はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【0198】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが好ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが好ましい。
【0199】
以上の様に、本発明により作製された発光装置の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例1〜実施例4において作製された発光装置をその表示部に用いることができる。
【0200】
【発明の効果】
本発明を実施することで、陽極と接するように設けられた導電膜により陽極の平均膜抵抗を低くすることが可能となる。これにより陽極における面内電位分布を均一にすることができ、発光素子の輝度を均一にすることができるため、より鮮明な画像表示の発光装置を得ることができる。また、本発明の発光装置を表示部として用いることにより、視認性の高い電気器具を得ることができる。
【図面の簡単な説明】
【図1】 本発明の発光素子について説明する図。
【図2】 本発明の発光装置の上面ブロック図。
【図3】 本発明の発光装置の画素部を説明する図。
【図4】 本発明の発光装置画素部を説明する図。
【図5】 本発明の発光装置の作製行程を説明する図。
【図6】 本発明の発光装置の作製行程を説明する図。
【図7】 本発明の発光装置の作製行程を説明する図。
【図8】 本発明の発光装置の作製行程を説明する図。
【図9】 本発明の発光装置の素子基板について説明する図。
【図10】 本発明の発光装置の封止構造について説明する図。
【図11】 本発明の発光装置の画素の上面図。
【図12】 本発明の発光装置の作製行程を説明する図。
【図13】 本発明の発光装置の作製行程を説明する図。
【図14】 本発明の発光装置を用いた電気器具の図。
[0001]
[Field of the Invention]
The present invention relates to a film formation apparatus and a composition used for manufacturing a light-emitting element including a film containing an organic compound that can emit light by applying an electric field (hereinafter referred to as an “organic compound layer”), an anode, and a cathode. The present invention relates to a membrane method. In particular, the present invention relates to the manufacture of a light-emitting element that is less likely to deteriorate than the conventional one and has a long element lifetime.
[0002]
[Prior art]
In recent years, research on a light-emitting device having an organic light-emitting element (light-emitting element) as a self-luminous element has been actively conducted, and in particular, a light-emitting device using an organic compound as a light-emitting material has attracted attention. This light emitting device is also called an organic EL display (OELD) or an organic light emitting diode (OLED).
[0003]
Note that the light-emitting element includes a layer containing an organic compound (hereinafter referred to as an organic compound layer) from which luminescence generated by applying an electric field is obtained, an anode, and a cathode. Luminescence in organic compounds includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. It is applicable to the case where either light emission is used.
[0004]
Unlike the liquid crystal display device, the light-emitting device is a self-luminous type and has a feature that there is no problem of viewing angle. That is, as a display used outdoors, it is more suitable than a liquid crystal display, and use in various forms has been proposed.
[0005]
The light-emitting element has a structure in which an organic compound layer is sandwiched between a pair of electrodes. The organic compound layer usually has a stacked structure. A typical example is a “hole transport layer / light emitting layer / electron transport layer” stacked structure proposed by Tang et al. Of Kodak Eastman Company. This structure has very high luminous efficiency, and most of the light emitting devices that are currently under research and development employ this structure.
[0006]
In addition, a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer, or a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer / an electron injection layer are sequentially laminated on the anode. Good structure. You may dope a fluorescent pigment | dye etc. with respect to a light emitting layer. These layers may all be formed using a low molecular weight material, or may be formed using a high molecular weight material.
[0007]
In this specification, all layers provided between the cathode and the anode are collectively referred to as an organic compound layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, and electron injection layer are all included in the organic compound layer. An element formed of a cathode, an organic compound layer, and an anode is referred to as a light emitting element. In this method, an organic compound layer is formed between two types of stripe-shaped electrodes provided so as to be orthogonal to each other. There are two types: a simple matrix type and a method of forming an organic compound layer between a cathode and an anode connected to a TFT and arranged in a matrix (active matrix type).
[0008]
In particular, the active matrix type has been studied extensively because the current flowing in the light-emitting element provided in each pixel can be controlled by the TFT provided in the pixel, and high-definition display is possible. .
[0009]
Further, in an active matrix light emitting device so far, an electrode electrically connected to a TFT on a substrate is formed as an anode, an organic compound layer is formed on the anode, and a cathode is formed on the organic compound layer. It has a structure in which a light-emitting element is included and light generated in the organic compound layer is extracted from the anode, which is a transparent electrode, toward the TFT.
[0010]
However, in this structure, when the resolution is improved, there is a problem that the aperture ratio is limited by the arrangement of TFTs and wirings in the pixel portion.
[0011]
[Problems to be solved by the invention]
Therefore, in order to solve the above problem, in the present invention, an electrode on the TFT side electrically connected to the TFT on the substrate is formed as a cathode, an organic compound layer is formed on the cathode, and the transparent on the organic compound layer is formed. An active matrix light-emitting device having a light-emitting element having a structure in which an anode as an electrode is formed (hereinafter referred to as a top emission structure) is manufactured.
[0012]
However, in the case of manufacturing a light emitting element having a top emission structure, there arises a problem that the film resistance of the anode is increased. When the film resistance of the anode is increased, the in-plane potential distribution of the anode becomes non-uniform due to a voltage drop, resulting in a problem that the luminance of the light emitting element varies. Accordingly, an object of the present invention is to provide a light emitting device having a structure in which the film resistance of an anode in a light emitting element is reduced and a method for manufacturing the same. Then, it is an object to provide an electric appliance using such a light-emitting device as a display portion.
[0013]
[Means for Solving the Problems]
The present invention provides a method for manufacturing a light emitting device in which an electrode electrically connected to a TFT formed on a substrate is a cathode, an organic compound layer is formed on the cathode, and an anode is formed on the organic compound layer. A conductive film is formed before forming the film to reduce the film resistance of the anode.
[0014]
Therefore, a light-emitting device and a manufacturing method thereof in the present invention will be described with reference to FIGS. In FIG. 1A, a TFT 101 is formed over a substrate 100. Note that the substrate 100 is an insulator, and is a substrate provided with an insulator on the surface, an insulating substrate, or an insulating film. The TFT 101 is a TFT (current control TFT) for controlling the current flowing through the light emitting element.
[0015]
In addition, a first insulating film 102 is formed so as to cover the TFT 101. As a material for forming the first insulating film 102, an organic material such as polyimide, polyamide, acrylic, or BCB (benzocyclobutene) is used in addition to an inorganic material containing silicon such as silicon oxide, silicon nitride, or silicon oxynitride. Is possible.
[0016]
The cathode 104 formed on the first insulating film 102 and the TFT 101 are electrically connected. Note that although the case where the cathode 104 is formed and the wiring with the TFT 101 is formed at the same time is described here, the cathode and the wiring can be separately formed using different materials.
[0017]
In the present invention, since the cathode 104 serves as a cathode, it is desirable to use an aluminum alloy such as Al having a low work function or Al: Li. In the case where the cathode 104 also serves as a wiring, it is desirable to use a metal having a low resistivity.
[0018]
Next, a second insulating film 105 is formed over the cathode 104 as illustrated in FIG. Note that as a material for forming the second insulating film 105, an organic material such as polyimide, polyamide, acrylic, or BCB (benzocyclobutene) is used in addition to an inorganic material containing silicon such as silicon oxide, silicon nitride, and silicon oxynitride. The film can be formed using a film formation method such as an evaporation method, a CVD method, a sputtering method, a spin coating method, an ink jet method, or a printing method. Note that the second insulating film 105 is desirably formed to a thickness of 0.1 to 3 μm.
[0019]
Further, a conductive film 106 is formed over the second insulating film 105. As the conductive film 106, a conductive material with low resistance such as aluminum, titanium, or tantalum may be used. Note that the conductive film is not necessarily formed over the cathode, and thus is not necessarily light-transmitting and may be light-shielding. The conductive film 106 formed here functions as a conductive film that lowers the film resistance of the anode in the contact portion 110 with the anode of the light emitting element to be formed later.
[0020]
Further, in this specification, the film resistance of the whole anode obtained by averaging the film resistance of the contact part and the film resistance of only the anode, that is, the film resistance of the whole part electrically connected to the anode is referred to as the average film of the anode. When referred to as resistance, by providing the conductive film 106 under the anode, the average film resistance at the anode can be lowered. Further, when the conductive film 106 is formed of a light shielding material, it also serves as a light shielding film.
[0021]
Note that as a method for forming the conductive film 106, a sputtering method or an evaporation method can be used.
[0022]
Next, as shown in FIG. 1C, the second insulating film 105 and the conductive film 106 formed over the cathode 104 are etched to form openings on the cathode. Note that in the present invention, either a dry etching method or a wet etching method can be used, and may be selected as appropriate depending on a material for forming the second insulating film 105 and the conductive film 106.
[0023]
Further, an organic compound layer 108 is formed in the opening on the cathode. The organic compound that forms the organic compound layer may be a low molecular weight material or a high molecular weight material, and is formed by using a known material and laminating a single layer or a combination of a plurality of these. can do.
[0024]
In the present invention, in order to form a plurality of organic compound layers exhibiting different light emission, a vapor deposition method, an ink jet method, a printing method, or the like that can be applied to each pixel using a metal mask can be used.
[0025]
Note that before these organic compound layers 108 are formed, an insulating compound containing an alkali metal or an alkaline earth metal (hereinafter referred to as an alkali compound) can be formed on all the cathodes. Examples of the alkali compound include lithium fluoride (LiF) and lithium oxide (Li 2 O), barium fluoride (BaF) 2 ), Barium oxide (BaO), calcium fluoride (CaF) 2 ), Calcium oxide (CaO), strontium oxide (SrO) or cesium oxide (Cs) 2 O) can be used.
[0026]
Next, an anode 109 is formed over the organic compound layer 108 as shown in FIG. Note that a transparent conductive film is used for the anode 109, and a compound of indium oxide and tin oxide (called ITO), a compound of indium oxide and zinc oxide, tin oxide, zinc oxide, or the like is used as the transparent conductive film. Is possible.
[0027]
Note that the anode 109 is formed as an electrode common to a plurality of light-emitting elements included in the pixel portion, and has a structure in which the anode 109 and the conductive film are in contact with each other at a position where the anode 109 and the organic compound layer 108 do not overlap with each other. That is, at the contact portion 110, the film resistance of the transparent conductive film forming the anode is lowered.
[0028]
By implementing the present invention, a light-emitting device having a light-emitting element having a structure in which light generated in the organic compound layer 108 is extracted in the direction of the arrow can be formed, and further, the problem of low film resistance at the anode can be solved. .
[0029]
Note that here, a method of forming the upper part of the bank with a conductive film has been described. However, the present invention is not limited to this, and an opening is formed in the second insulating film formed of only an insulating material. Then, after forming the organic compound layer, a conductive film is formed on the second insulating film using a metal mask, and the film resistance of the anode is lowered by contacting with the anode formed thereafter. It is also possible to do.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
The structure of the light emitting device of the present invention and the manufacturing method thereof will be described below.
[0031]
FIG. 2 shows an example of a block diagram of a light emitting device. 2 includes a pixel portion 201 by TFTs formed on a substrate, a source signal line driver circuit 202 arranged around the pixel portion, a writing gate signal line driver circuit (first gate signal line driver circuit). ) 203 and an erasing gate signal line driving circuit (second gate signal line driving circuit) 204. Note that in this embodiment mode, the light-emitting device has one source signal line driver circuit; however, in the present invention, there may be two source signal line driver circuits.
[0032]
In the present invention, the source signal side driver circuit 202, the writing gate signal side driver circuit 203, or the erasing gate signal line driver circuit 204 is provided on the substrate on which the pixel portion 201 is provided. Alternatively, a structure may be employed in which the pixel portion 201 is provided over the IC chip and connected to the pixel portion 201 via the FPC or TAB.
[0033]
The source signal line driver circuit 202 basically includes a shift register 202a, a latch (A) 202b, and a latch (B) 202c.
[0034]
In the source signal line driver circuit 202, a clock signal (CLK) and a start pulse (SP) are input to the shift register 202a. The shift register 202a sequentially generates timing signals based on the clock signal (CLK) and the start pulse (SP), and sequentially supplies the timing signals to subsequent circuits through a buffer or the like (not shown).
[0035]
The timing signal from the shift register 202a is buffered and amplified by a buffer or the like. Since many circuits or elements are connected to the wiring to which the timing signal is supplied, the load capacitance (parasitic capacitance) is large. This buffer is provided in order to prevent “blunting” of the rising edge or falling edge of the timing signal caused by the large load capacity.
[0036]
The timing signal buffered and amplified by the buffer is supplied to the latch (A) 202b. The latch (A) 202b has a plurality of stages of latches for processing digital data signals. When the timing signal is input, the latch (A) 202b sequentially captures and holds the digital data signals supplied from the time division gray scale data signal generation circuit 206.
[0037]
Note that when a digital data signal is taken into the latch (A) 202b, the digital data signal may be sequentially input to the latches of a plurality of stages included in the latch (A) 202b. However, the present invention is not limited to this configuration.
[0038]
The time until the writing of digital data signals to all the latches of the latch (A) 202b is completed is called a line period. That is, the time interval from the time when writing of the digital data signal to the latch of the leftmost stage in the latch (A) 202b is started to the time of completion of writing of the digital data signal to the latch of the rightmost stage. Is the line period. Actually, the line period may include a period in which a horizontal blanking period is added to the line period.
[0039]
When one line period ends, a latch signal (Latch Signal) is supplied to the latch (B) 202c. At this moment, the digital data signals written and held in the latch (A) 202b are sent all at once to the latch (B) 202c, and are written and held in the latches of all the stages of the latch (B) 202c.
[0040]
The latch (A) 202b that has finished sending the digital data signal to the latch (B) 202c receives the digital data signal supplied from the time-division gradation data signal generation circuit 206 again based on the timing signal from the shift register 202a. Writing is performed sequentially.
[0041]
During this second line period, the digital data signal written and held in the latch (B) 202b is input to the source signal line.
[0042]
On the other hand, each of the write gate signal line drive circuit 203 and the erase gate signal line drive circuit 204 includes a shift register and a buffer (both not shown). In some cases, the writing gate signal line driving circuit 203 and the erasing gate signal line driving circuit 204 may have a level shift in addition to the shift register and the buffer.
[0043]
In the writing gate signal line driving circuit 203 and the erasing gate signal line driving circuit 204, a timing signal from a shift register (not shown) is supplied to a buffer (not shown), and the corresponding gate signal line (both scanning lines) is supplied. Supplied). The gate signal line is connected to the gate electrode of the pixel TFT for one line, and all the pixel TFTs for one line must be turned on at the same time, so that the buffer can flow a large current. Used.
[0044]
In the time division gradation data signal generation circuit 206, an analog or digital video signal (a signal including image information) is converted into a digital data signal (Digital Data Signals) for performing time division gradation, and latch (A). 202b. The time-division gradation data signal generation circuit 206 is also a circuit that generates timing pulses and the like necessary for performing time-division gradation display.
[0045]
Although not shown here, the pixel portion 201 has a source signal line connected to the latch (B) 202c of the source signal line driver circuit 202 and a current supply connected to a power source outside the light emitting device via the FPC. A write gate signal line (first gate signal line) connected to the write gate signal line drive circuit 203, and an erase gate signal line (second gate) connected to the erase gate signal line drive circuit 204. Signal line) is provided in the pixel portion 201.
[0046]
Note that a region including the source signal line, the current supply line, the writing gate signal line, and the erasing gate signal line is the pixel 205. That is, a plurality of pixels 205 are arranged in a matrix in the pixel portion 201.
[0047]
In the light emitting device having the above-described configuration, the present invention is a method of forming a conductive film so as to be in contact with the anode when forming the plurality of pixels 205 in the pixel portion 201 and reducing the film resistance of the anode. It is about. Note that a plurality of pixels 205 included in the pixel portion 201 are formed in the region 206 in FIG. Note that a light-emitting element of the present invention and a manufacturing method thereof will be described with reference to FIGS. 3 and 4 which are enlarged views of a region 206. FIG.
[0048]
3A shows a top view of the region 206, and FIG. 3B shows a cross-sectional view of FIG. 3A taken along PP ′.
[0049]
In FIG. 3A, a plurality of pixels are formed, and a cathode 301 serving as a cathode is formed on the top thereof. Reference numeral 302 indicated by a dotted line is a source signal line, which is connected to the source signal line driver circuit. Reference numeral 303 shown by a dotted line is a current supply line, which is connected to a power source outside the light emitting device via the FPC.
[0050]
Note that since the cathode and the wiring can be formed at the same time in the present invention, the cathode and the wiring are formed using a material such as Al, Ti, W, Al—Si, or an alloy such as Al: Li, and formed on the substrate 300. The current control TFT 304 is electrically connected. The current control TFT is formed in each pixel, and plays a role of supplying current from the current supply line to the light emitting element. Although not shown here, a switching TFT and an erasing TFT are also formed in each pixel.
[0051]
A bank 305 is formed so as to fill a gap between the cathodes 301. Note that the bank 305 has a stacked structure of a layer made of an insulating material and a layer made of a conductive material.
[0052]
As a method for manufacturing the bank 305, an insulating material is formed to a thickness of 0.5 to 5 μm on a substrate formed up to the cathode, and then a conductive material such as metal is formed to 10 to 300 nm (preferably 40 to The film thickness is desirably 80 nm.
[0053]
Note that as the insulating material, an inorganic material containing silicon such as silicon oxide, silicon nitride, and silicon oxynitride, or an organic material such as acrylic, polyimide, polyamide, or BCB (benzocyclobutene) can be used.
[0054]
In addition, as a method for forming an insulating material, in the case of an inorganic material, a sputtering method is desirable in addition to a vapor deposition method and a CVD method, but in the case of an organic material, a spin coating method, an ink jet method, or the like can be used. .
[0055]
As the conductive material, a material having a low resistivity (also referred to as a specific resistance) is used. Note that in this specification, the low resistivity material is a material having a sheet resistance value of 0.01 to 1Ω / □. Specifically, materials such as titanium (Ti), aluminum (Al), tantalum (Ta), tungsten (W), chromium (Cr), copper (Cu), or silver (Ag) can be used. Note that the material and film thickness of the conductive film are preferably selected as appropriate so that the film resistance of the conductive film is lower than the film resistance of the anode 309.
[0056]
Note that the conductive material is preferably formed by an evaporation method or a sputtering method.
[0057]
When the second interlayer insulating film 306 and the conductive film 307 are formed, an opening is formed at a position corresponding to the cathode 301 by etching the second interlayer insulating film 306 and the conductive film 307.
[0058]
Note that a dry etching method such as an ICP etching method or an RIE (reactive ion etching) method or a wet etching method can be used for the etching here.
[0059]
Etching gases include Ar and O as well as fluorine and chlorine gases. 2 Etching is performed by using a gas such as He and He, mixing a plurality of these gases, and adjusting the flow ratio.
[0060]
The second insulating film 306 and the conductive film 307 left after the etching for forming the opening are referred to as a bank 305 in this specification.
[0061]
Next, organic compound layers 308 (308R, 308G, and 308B) are formed over the cathode 301 as illustrated in FIGS. Here, a state is shown in which organic compound layers exhibiting three types of light emission are formed in the vertical direction toward the paper surface. FIG. 4B is a cross-sectional view of FIG. 4A taken along PP ′.
[0062]
These organic compound layers are formed of known organic compounds such as an electron transporting organic compound, a blocking organic compound, a light emitting organic compound, a host material, a hole transporting organic compound, and a hole injecting organic compound. They can be used in any combination.
[0063]
In addition, although shown here about the case where the organic compound layer which shows three types of light emission is each formed in the vertical direction toward the paper surface, this invention is not limited to this, The organic compound layer which is different in the vertical direction It is also possible to form
[0064]
As a method for forming the organic compound layer 308, an evaporation method, an inkjet method, a printing method, or the like can be used.
[0065]
An anode 309 of the light-emitting element is formed over the substrate over which the organic compound layer 308 is formed. A cross-sectional view at this time is shown in FIG.
[0066]
As the anode 309, a transparent conductive film is formed with a film thickness of 80 to 120 nm. For example, an indium tin oxide (ITO) film or a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide can be used. As a film forming method, a film can be formed by an ion plating method in addition to a vapor deposition method or a sputtering method. However, since the anode is formed after the organic compound layer is formed, the vapor deposition method or the ion plate method is used. It is desirable to use the ting method.
[0067]
【Example】
[Example 1]
In this embodiment, a pixel portion and TFTs (n-channel TFT and p-channel TFT) of a driver circuit provided around the pixel portion are formed on the same substrate at the same time, and the TFT is electrically connected to the TFT in the pixel portion. A method for forming an element substrate by forming connected light-emitting elements will be described with reference to FIGS.
[0068]
First, in this embodiment, a substrate 600 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass is used. Note that the substrate 600 is not limited as long as it is a light-transmitting substrate, and a quartz substrate may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used.
[0069]
Next, a base film 601 formed of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed over the substrate 600. Although a two-layer structure is used as the base film 601 in this embodiment, a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. As the first layer of the base film 601, a plasma CVD method is used, and SiH Four , NH Three And N 2 A silicon oxynitride film 601a formed using O as a reactive gas is formed to a thickness of 10 to 200 nm (preferably 50 to 100 nm).
[0070]
In this embodiment, a silicon oxynitride film 601a (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) having a thickness of 50 nm is formed. Next, as the second layer of the base film 601, a plasma CVD method is used, and SiH Four And N 2 A silicon oxynitride film 301b formed using O as a reaction gas is stacked to a thickness of 50 to 200 nm (preferably 100 to 150 nm). In this embodiment, a silicon oxynitride film 301b (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%) having a thickness of 100 nm is formed.
[0071]
Next, semiconductor layers 602 to 605 are formed over the base film. The semiconductor layers 602 to 605 are formed by forming a semiconductor film having an amorphous structure by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like), and then a known crystallization process (laser crystallization method, A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 602 to 605 are formed with a thickness of 25 to 80 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon (silicon) or silicon germanium (Si X Ge 1-X (X = 0.0001 to 0.02)) It may be formed of an alloy or the like.
[0072]
In this embodiment, a plasma CVD method is used to form a 55 nm amorphous silicon film, and then a solution containing nickel is held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 ° C., 1 hour), then thermally crystallized (550 ° C., 4 hours), and further laser annealed to improve crystallization. To form a crystalline silicon film. Then, semiconductor layers 602 to 605 are formed by patterning the crystalline silicon film by photolithography.
[0073]
Further, a small amount of impurity element (boron or phosphorus) may be doped before or after the semiconductor layers 602 to 605 are formed in order to control the threshold value of the TFT.
[0074]
When a crystalline semiconductor film is formed by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO Four A laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 300 Hz, and the laser energy density is 100 to 400 mJ / cm 2 (typically 200 to 300 mJ / cm 2). 2 ). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is set to 30 to 300 Hz, and the laser energy density is set to 300 to 600 mJ / cm. 2 (Typically 350-500mJ / cm 2 ) Then, when the laser beam condensed linearly with a width of 100 to 1000 μm, for example, 400 μm is irradiated over the entire surface of the substrate, the superposition ratio (overlap ratio) of the linear laser light at this time is 50 to 90%. Good.
[0075]
Next, a gate insulating film 607 covering the semiconductor layers 602 to 605 is formed. The gate insulating film 607 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%) is formed to a thickness of 110 nm by plasma CVD. Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0076]
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 The reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56 MHz) power density is 0.5 to 0.8 W / cm. 2 And can be formed by discharging. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by thermal annealing at 400 to 500 ° C. thereafter.
[0077]
Next, as illustrated in FIG. 5A, a first conductive film 608 with a thickness of 20 to 100 nm and a second conductive film 609 with a thickness of 100 to 400 nm are stacked over the gate insulating film 607. In this embodiment, a first conductive film 608 made of a TaN film with a thickness of 30 nm and a second conductive film 609 made of a W film with a thickness of 370 nm are stacked. The TaN film is formed by sputtering, and is sputtered in a nitrogen-containing atmosphere using a Ta target. The W film is formed by sputtering using a W target. In addition, it can be formed by a thermal CVD method using tungsten hexafluoride (WF6).
[0078]
In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and the resistivity of the W film is desirably 20 μΩcm or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in the W film, the crystallization is hindered and the resistance is increased. Therefore, in this embodiment, a sputtering method using a target of high purity W (purity 99.9999%) is used, and the W film is formed with sufficient consideration so that impurities are not mixed in from the gas phase during film formation. By forming, a resistivity of 9 to 20 μΩcm can be realized.
[0079]
In this embodiment, the first conductive film 608 is TaN and the second conductive film 609 is W. However, there is no particular limitation, and all of them are Ta, W, Ti, Mo, Al, Cu, Cr, Nd. You may form with the element selected from these, or the alloy material or compound material which has the said element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Moreover, you may use the alloy which consists of Ag, Pd, and Cu.
[0080]
In addition, the first conductive film is formed using a tantalum (Ta) film, the second conductive film is formed using a W film, the first conductive film is formed using a titanium nitride (TiN) film, and the second conductive film is formed. The first conductive film is formed of a tantalum nitride (TaN) film, the second conductive film is formed of an Al film, and the first conductive film is formed of a tantalum nitride (TaN) film. The second conductive film is made of a Cu film, the first conductive film is formed of W, Mo, or a film made of W and Mo, and the second conductive film is made of Al and Si, Al and Ti, and Al. The third conductive film may be formed of Sc, or a film made of Al and Nd, and the third conductive film may be made of Ti, TiN, or a film made of Ti and TiN.
[0081]
Next, as shown in FIG. 5B, resist masks 610 to 613 are formed by photolithography, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. In this embodiment, an ICP (Inductively Coupled Plasma) etching method is used as the first etching condition, and CF is used as an etching gas. Four And Cl 2 And O 2 The gas flow ratio is 25/25/10 (sccm), and 500 W of RF (13.56 MHz) power is applied to the coil electrode at a pressure of 1 Pa to generate plasma and perform etching. Here, a dry etching apparatus (Model E645- □ ICP) using ICP manufactured by Matsushita Electric Industrial Co., Ltd. is used. 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied.
[0082]
The W film is etched under this first etching condition so that the end portion of the first conductive layer is tapered. Under the first etching conditions, the etching rate with respect to W is 200.39 nm / min, the etching rate with respect to TaN is 80.32 nm / min, and the selection ratio of W with respect to TaN is about 2.5. Further, the taper angle of W is about 26 ° under this first etching condition.
[0083]
After that, as shown in FIG. 5B, the resist masks 610 to 613 are not removed and the second etching conditions are changed, and the etching gas is changed to CF. Four And Cl 2 The gas flow ratio is 30/30 (sccm), and 500 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and etching for about 30 seconds. I do. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF Four And Cl 2 Under the second etching condition in which is mixed, the W film and the TaN film are etched to the same extent.
[0084]
The etching rate for W under the second etching conditions is 58.97 nm / min, and the etching rate for TaN is 66.43 nm / min. Note that in order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%.
[0085]
In the first etching process, the shape of the mask made of resist is made suitable, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. It becomes. The angle of the tapered portion may be 15 to 45 °. Thus, the first shape conductive layers 615 to 618 (the first conductive layers 615 a to 618 a and the second conductive layers 615 b to 618 b) composed of the first conductive layer and the second conductive layer by the first etching treatment. Form. Reference numeral 620 denotes a gate insulating film, and a region not covered with the first shape conductive layers 615 to 618 is etched and thinned by about 20 to 50 nm.
[0086]
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type conductivity is added to the semiconductor layer. (FIG. 5B) The doping process may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is a dose of 1 × 10 13 ~ 5x10 15 atoms / cm 2 The acceleration voltage is set to 60 to 100 keV. In this embodiment, the dose is 1.5 × 10 15 atoms / cm 2 And the acceleration voltage is 80 keV.
[0087]
As an impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As), is used here, but phosphorus (P) is used. In this case, the conductive layers 615 to 618 serve as a mask for the impurity element imparting n-type, and the high concentration impurity regions 621 to 624 are formed in a self-aligning manner. The high concentration impurity regions 621 to 624 have 1 × 10 20 ~ 1x10 twenty one atoms / cm Three An impurity element imparting n-type is added in a concentration range of.
[0088]
Next, as shown in FIG. 5C, a second etching process is performed without removing the resist mask. The second etching process is performed under the third and fourth etching conditions. Here, as the third etching condition, CF as an etching gas is used. Four And Cl 2 Each gas flow rate ratio is 30/30 (sccm), and plasma is generated by applying 500 W RF (13.56 MHz) power to the coil-type electrode at a pressure of 1 Pa, and etching is performed for about 60 seconds. I do. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF Four And Cl 2 Under the third etching condition in which is mixed, the W film and the TaN film are etched to the same extent.
[0089]
The etching rate for W under the third etching condition is 58.97 nm / min, and the etching rate for TaN is 66.43 nm / min. Note that in order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%.
[0090]
After that, as shown in FIG. 5C, the resist masks 610 to 613 are not removed and the etching conditions are changed to the fourth etching condition. Four And Cl 2 And O 2 The gas flow ratio is 20/20/20 (sccm), and 500 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1 Pa to generate plasma for about 20 seconds. Etch to a certain degree. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied.
[0091]
The etching rate for TaN in the fourth etching process is 14.83 nm / min. Therefore, the W film is selectively etched. By this fourth etching process, second conductive layers 626 to 629 (first conductive layers 626a to 629a and second conductive layers 626b to 629b) are formed.
[0092]
Next, a second doping process is performed as shown in FIG. Doping is performed using the second conductive layers 626b to 629b as a mask for the impurity element so that the impurity element is added to the semiconductor layer below the tapered portion of the first conductive layer. In this embodiment, P (phosphorus) is used as the impurity element, and the dose amount is 1.5 × 10. 14 Plasma doping is performed at a current density of 0.5 μA and an acceleration voltage of 90 keV.
[0093]
In this manner, low concentration impurity regions 631a to 634a that overlap with the first conductive layer and low concentration impurity regions 631b to 634b that do not overlap with the first conductive layer are formed in a self-aligned manner. The concentration of phosphorus (P) added to the low concentration impurity regions 631 to 634 is 1 × 10 6. 17 ~ 5x10 18 atoms / cm Three It is. Further, an impurity element is also added to the high concentration impurity regions 621 to 624 to form high concentration impurity regions 635 to 638.
[0094]
Next, as shown in FIG. 6B, a mask made of resist (639, 640) is formed, and a third doping process is performed. By this third doping treatment, an impurity region 641 in which an impurity element imparting a conductivity type (p-type) opposite to the one conductivity type (n-type) is added to the semiconductor layer that becomes the active layer of the p-channel TFT. , 642. The first conductive layer 627a and the second conductive layer 627b are used as masks for the impurity element, and an impurity element imparting p-type conductivity is added to form an impurity region in a self-aligning manner.
[0095]
In this embodiment, the impurity regions 641 and 642 are diborane (B 2 H 6 ) Using an ion doping method. By the first doping process and the second doping process, phosphorus is added to the impurity regions 641 and 642 at different concentrations, respectively, and the concentration of the impurity element imparting p-type in each of the regions is 2 ×. 10 20 ~ 2x10 twenty one atoms / cm Three By performing the doping treatment so as to become, no problem arises because it functions as the source region and drain region of the p-channel TFT.
[0096]
Next, the resist masks 639 and 640 are removed, and a first interlayer insulating film 643 is formed as shown in FIG. 6C. In this embodiment, a stacked film of a first insulating film 643 a containing silicon and a second insulating film 643 b made of an organic insulating material is formed as the first interlayer insulating film 643.
[0097]
First, the first insulating film 643a containing silicon is formed using an insulating film containing silicon with a thickness of 100 to 200 nm by using a plasma CVD method or a sputtering method. In this embodiment, a stacked film of a silicon oxynitride film having a thickness of 50 nm and a silicon nitride film having a thickness of 100 nm is formed by a plasma CVD method. Needless to say, the first insulating film 643a is not limited to the above-described stacked film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0098]
Next, a step of activating the impurity element added to each semiconductor layer is performed. This activation process is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, it may be performed at 400 to 700 ° C., typically 500 to 550 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. The activation treatment was performed by heat treatment. In addition to the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.
[0099]
In this embodiment, simultaneously with the activation treatment, nickel used as a catalyst during crystallization is gettered to impurity regions (635, 637, 638) containing high-concentration phosphorus, and mainly channel forming regions. The nickel concentration in the semiconductor layer is reduced. A TFT having a channel formation region manufactured in this manner has a low off-current value and good crystallinity, so that high field-effect mobility can be obtained and good characteristics can be achieved.
[0100]
Further, the activation treatment may be performed before the first insulating film is formed. However, when the wiring material used is weak against heat, it is activated after an interlayer insulating film (insulating film containing silicon as a main component, for example, a silicon nitride film) is formed to protect the wiring and the like as in this embodiment. It is preferable to perform the conversion treatment.
[0101]
In addition, the first insulating film may be formed by performing a doping process after the activation process.
[0102]
Furthermore, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for 1 hour in a nitrogen atmosphere containing about 3% hydrogen. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0103]
In the case where a laser annealing method is used as the activation treatment, it is desirable to irradiate a laser beam such as an excimer laser or a YAG laser after performing the hydrogenation.
[0104]
Next, a second insulating film 643b made of an organic insulating material is formed over the first insulating film 643a. In this embodiment, an acrylic resin film having a thickness of 1.0 μm is formed.
[0105]
As the second insulating film 643b, an organic resin such as polyimide, polyamide, or BCB (benzocyclobutene) can be used as the organic insulating material.
[0106]
As described above, the first interlayer insulating film including the first insulating film and the second insulating film can be formed.
[0107]
Next, patterning is performed to form contact holes reaching the impurity regions 635, 636, 637, and 638.
[0108]
In this embodiment, an insulating film containing silicon is formed as a first insulating film by a plasma CVD method, and an insulating film made of acrylic is formed as a second insulating film. Although dry etching or wet etching can be used, in this embodiment, dry etching using an RIE apparatus is performed.
[0109]
First, the second insulating film is etched. At this time, CF for etching gas Four And O 2 And He are used, the gas flow ratio is 5/95/40 (sccm), and RF power of 500 W is applied to the electrode at a pressure of 66.5 Pa.
[0110]
Next, the first insulating film is etched. At this time, the same etching gas as that for the first insulating film is used, the flow rate ratio of each gas is changed to 60/40/35 (sccm), and the RF power of 400 W is applied to the electrode at a pressure of 66.5 Pa. Etching is performed by throwing.
[0111]
Then, wirings 640 to 646 and a cathode 649 that are electrically connected to the high-concentration impurity regions 635, 636, 637, and 638 are formed. In this embodiment, Al is used to form a film having a film thickness of 500 nm and then patterned to form a conductive material such as Ti or Al: Si, an alloy such as Al: Li, or a laminated film thereof. It may be used as a film.
[0112]
In this embodiment, since the cathode 649 is formed as a cathode, it is formed also as a wiring with the high concentration impurity region 638. However, the present invention is not limited to this, and the wiring and the cathode may be formed separately from different materials.
[0113]
Next, as shown in FIG. 7B, a second interlayer insulating film 650 is formed to a thickness of 1 μm, and a conductive film 651 made of a conductive material is formed to 10 to 10 nm (preferably 10 to 50 nm). ) To a thickness of
[0114]
In this embodiment, a film made of silicon oxide is used as the second interlayer insulating film. However, in some cases, in addition to an insulating film containing silicon such as silicon nitride and silicon oxynitride, polyimide, polyamide, acrylic An organic resin film such as BCB (benzocyclobutene) can also be used.
[0115]
As a material for forming the conductive film 651, a metal material with low resistivity (also referred to as specific resistance) is preferably used. Note that in this specification, the low resistivity material is a material having a sheet resistance value of 0.01 to 1Ω / □. Specifically, titanium (Ti), aluminum (Al), tantalum (Ta), tungsten (W), chromium (Cr), copper (Cu), silver (Ag), or the like can be used. Or it is desirable to form by sputtering method.
[0116]
When the second interlayer insulating film 650 and the conductive film 651 are formed, an opening is formed at a position corresponding to the cathode 649 by performing a third etching process, so that the second interlayer insulating film 652a and the conductive film are formed. A bank 652 made of 652b is formed (FIG. 8A).
[0117]
First, a resist mask is formed by photolithography, and a third etching process for forming a bank is performed. The third etching process is also performed using the ICP etching method under the fifth and sixth etching conditions.
[0118]
In this embodiment, as the fifth etching condition, the etching gas is Cl. 2 And BCl Three The gas flow ratio is 40/40 (sccm), 450 W RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1.2 Pa, plasma is generated, and etching is performed. 100 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied.
[0119]
A part of the Al film which is a conductive film can be etched under the fifth etching condition.
[0120]
Thereafter, the etching condition is changed to the sixth etching condition, and CHF Three And Ar, each gas flow rate ratio is 30/30 (sccm), 500 W RF (13.56 MHz) power is applied to the coil electrode at a pressure of 1 Pa, and plasma is generated for about 30 seconds. Etching is performed. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Thereby, a part of the second interlayer insulating film is etched.
[0121]
Thus, a bank 652 including the second interlayer insulating film 652a and the conductive film 652b is formed as illustrated in FIG.
[0122]
Next, as shown in FIG. 8B, an organic compound layer 654 is formed over the cathode 649 by an evaporation method. Here, in this embodiment, one of the organic compound layers formed by the organic compounds exhibiting three types of light emission of red, green, and blue is shown, but three types of organic compound layers are formed. The combination of organic compounds to be described will be described in detail below.
[0123]
First, an organic compound layer that emits red light is formed. The red light emitting organic compound layer in this example is composed of an electron transporting organic compound, a blocking organic compound, a light emitting organic compound, a host material, a hole transporting organic compound, and a hole injecting organic compound. It is formed.
[0124]
Specifically, tris (8-quinolinolato) aluminum (hereinafter referred to as Alq), which is an electron transporting organic compound. Three ) Is formed to a film thickness of 25 nm, and bathocuproin (hereinafter referred to as BCP), which is a blocking organic compound, is formed to a film thickness of 8 nm and is a light-emitting organic compound. , 7,8,12,13,17,18-octaethyl-21H, 23H-porphyrin-platinum (hereinafter referred to as PtOEP) is an organic compound (hereinafter referred to as host material) 4,4′-di 4,4′-bis [N- (1-naphthyl), which is a hole transporting organic compound, is co-evaporated with carbazole-biphenyl (hereinafter referred to as CBP) to form a film with a thickness of 25 to 40 nm. -N-phenyl-amino] -biphenyl (hereinafter referred to as α-NPD) is formed to a thickness of 40 nm, and copper phthalocyanine (hereinafter referred to as Cu-Pc), which is a hole-injecting organic compound, is formed. 15nm A red light-emitting organic compound layer can be formed by forming the film to have a film thickness.
[0125]
Here, the case where the organic compound layer of red light emission is formed using six kinds of organic compounds having different functions has been described, but the present invention is not limited to this, and is known as an organic compound exhibiting red light emission. These materials can be used.
[0126]
Next, an organic compound layer that emits green light is formed. The green light emitting organic compound layer in this example is composed of an electron transporting organic compound, a blocking organic compound, a light emitting organic compound, a host material, a hole transporting organic compound, and a hole injecting organic compound. It is formed.
[0127]
Specifically, Alq, which is an electron-transporting organic compound Three Is formed with a film thickness of 40 nm, BCP, which is a blocking organic compound, is formed with a thickness of 10 nm, CBP is used as a hole transporting host material, and Tris (a light emitting organic compound) 2-Phenylpyridine) iridium (Ir (ppy) Three ) To form a film with a film thickness of 5 to 40 nm, and form a hole transporting organic compound, α-NPD, with a film thickness of 10 nm to form a hole transporting organic compound. The organic compound emitting green light can be formed by forming MTDATA with a thickness of 20 nm and forming Cu-Pc with a thickness of 10 nm, which is a hole-injecting organic compound.
[0128]
Here, the case where the organic compound layer that emits green light is formed using seven kinds of organic compounds having different functions has been described, but the present invention is not limited to this, and is known as an organic compound that emits green light. These materials can be used.
[0129]
Next, an organic compound layer that emits blue light is formed. The blue light emitting organic compound layer in this embodiment is formed of an electron transporting organic compound, a blocking organic compound, a light emitting organic compound, and a hole injecting organic compound.
[0130]
Specifically, Alq, which is an electron-transporting organic compound Three Is formed with a film thickness of 40 nm, BCP, which is a blocking organic compound, is formed with a thickness of 10 nm, and α-NPD, which is a light-emitting organic compound, is formed with a thickness of 40 nm. A blue-emitting organic compound layer can be formed by forming a hole-injecting organic compound, Cu—Pc, to a thickness of 20 nm.
[0131]
Here, the case where the organic compound layer for blue light emission is formed using four types of organic compounds having different functions has been described, but the present invention is not limited to this, and is known as an organic compound exhibiting blue light emission. These materials can be used.
[0132]
By forming the organic compound described above on the cathode, an organic compound layer that exhibits red light emission, green light emission, and blue light emission can be formed in the pixel portion.
[0133]
Next, an anode 655 made of a transparent conductive film is formed so as to cover the organic compound layer 654 and the bank 652. In this embodiment, an indium tin oxide (ITO) film as a transparent electrode or a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide is formed to a thickness of 80 to 120 nm. Use. Note that in this embodiment, other known materials can be used as long as the anode 655 of the light-emitting element is a transparent conductive film.
[0134]
Note that the ITO film can be formed by vapor deposition. In this embodiment, the case of forming using an ion plating method will be described.
[0135]
The ion plating method is one of vapor phase surface treatment techniques classified as a vapor deposition method. A vapor deposition material evaporated by some method is ionized or excited by high-frequency plasma or vacuum discharge, and a negative potential is applied to a substrate to be vapor deposited. Is applied to accelerate the ions to adhere to the substrate.
[0136]
As specific conditions for forming the anode using the ion plating method, it is desirable to perform deposition while maintaining the substrate temperature at 100 to 300 ° C. in an inert gas atmosphere of 0.01 to 1 Pa. It is desirable to use ITO as an evaporation source having a sintered density of 70% or more. Note that the practitioner can appropriately select the optimum conditions for using the ion plating method.
[0137]
In addition, ionization or excitation of the deposition material using high-frequency plasma can increase the rate of ionization or excitation of the deposition material, and the ionized or excited deposition material is in a high energy state, so that it is fast. Bonding with oxygen can be sufficiently performed while maintaining the evaporation rate. For this reason, it is possible to form a high-quality film at a high speed.
[0138]
Note that the method for forming the anode 655 of this embodiment is not limited to the ion plating method described above. However, the film formed using the ion plating method has high adhesion, and an ITO film having high crystallinity can be formed even at a relatively low temperature, so that the resistance of ITO can be lowered. Furthermore, uniform film formation over a relatively large area is possible, which can be said to be suitable for increasing the size of the substrate.
[0139]
Thus, as shown in FIG. 8B, the cathode 649 electrically connected to the current control TFT 704, the bank 652 formed in the gap between the cathodes, and the organic compound formed on the bank 652 and the cathode 649 An element substrate of a light-emitting device including the layer 654, the organic compound layer 654, and an anode formed over the bank 652 can be formed. Note that in the manufacturing process of the light-emitting device in this embodiment, the source signal line is formed using the material forming the gate electrode and the source and drain electrodes are formed because of the circuit configuration and the process. Although the gate signal line is formed using the wiring material, it is possible to use different materials.
[0140]
In addition, a driver circuit 705 including an n-channel TFT 701 and a p-channel TFT 702, a pixel portion 706 including a switching TFT 703 and a current control TFT 704 can be formed over the same substrate.
[0141]
The n-channel TFT 701 in the driver circuit 705 has a channel formation region 501, a low concentration impurity region 631 (GOLD region) overlapping with the first conductive layer 626a which forms part of the gate electrode, and a high concentration functioning as a source region or a drain region. An impurity region 635 is provided. The p-channel TFT 702 includes a channel formation region 502 and impurity regions 641 and 642 functioning as a source region or a drain region.
[0142]
The switching TFT 703 of the pixel portion 706 includes a channel formation region 503, a low concentration impurity region 633a (LDD region) overlapping with the first conductive layer 628a forming the gate electrode, and a low concentration impurity region not overlapping with the first conductive layer 628a. 633b (LDD region) and a high concentration impurity region 637 which functions as a source region or a drain region.
[0143]
The current control TFT 704 of the pixel portion 706 includes a channel formation region 504, a low concentration impurity region 634a (LDD region) overlapping with the first conductive layer 629a forming the gate electrode, and a low concentration impurity not overlapping with the first conductive layer 628a. A region 634b (LDD region) and a high concentration impurity region 638 functioning as a source region or a drain region are provided.
[0144]
In this embodiment, although the erasing TFT is not shown, it is formed in the same manner as the current control TFT and has the same structure.
[0145]
In this embodiment, the driving voltage of the TFT is 1.2 to 10V, preferably 2.5 to 5.5V.
[0146]
Further, when the display of the pixel portion is in operation (in the case of moving image display), the background is displayed by the pixel emitting light, and the character display is performed by the pixel where the light emitting element does not emit light. It is good, but when the moving image display of the pixel portion is stationary for a certain period or longer (referred to as standby in this specification), the display method is switched (inverted) to save power. It is good to keep. Specifically, a character is displayed by a pixel from which the light emitting element emits light (also referred to as character display), and a background is displayed by a pixel from which the light emitting element does not emit light (also referred to as background display).
[0147]
FIG. 9 shows a top view of the element substrate in which the light emitting elements are formed on the substrate (element substrate) as described above.
[0148]
A state in which a pixel portion 706, a gate signal line driver circuit 901, a source signal line driver circuit 902, and a terminal 903 are formed over the substrate 600 is shown. The terminal 903 is connected to each drive circuit, the current supply line formed in the pixel portion, and the anode by a lead wiring 904.
[0149]
Further, an IC chip on which a CPU, a memory, and the like are formed may be mounted on the element substrate by a COG (Chip on Glass) method or the like as necessary.
[0150]
Note that the light-emitting element 656 is formed between the bank 652 including the second interlayer insulating film 650 and the conductive film 651. First, a cathode 649 is formed, and an organic compound layer 654 is formed thereon. An anode 655 is formed on the entire pixel portion so as to cover the plurality of organic compound layers 654 and the bank 652. At this time, the anode 655 is formed in contact with the conductive film 653.
[0151]
The lead wiring 904 is formed in the same layer as the gate signal line (not shown) and is not in direct contact with the conductive film 653. The lead wiring 904 and the anode 655 are in contact with each other at a portion where the anode 655 is formed on the lead wiring 904.
[0152]
[Example 2]
Next, a method for completing the element substrate shown in FIG. 9 as a light-emitting device will be described with reference to FIG.
[0153]
10A is a top view illustrating the light-emitting device, and FIG. 10B is a cross-sectional view taken along line AA ′ of FIG. 10A. Reference numeral 1001 indicated by a dotted line denotes a source signal line driver circuit, reference numeral 1002 denotes a pixel portion, and reference numeral 1003 denotes a gate signal line driver circuit. Further, 1004 is a cover material, 1005 is a sealing agent, and the inside surrounded by the sealing agent 1005 is a space.
[0154]
Reference numeral 1008 denotes a wiring for transmitting signals input to the source signal line driver circuit 1001 and the gate signal line driver circuit 1003. A video signal and a clock signal are received from an FPC (flexible printed circuit) 1009 serving as an external input terminal. receive. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. The light-emitting device in this specification includes not only a light-emitting device body but also a state in which an FPC or a PWB is attached thereto.
[0155]
Next, a cross-sectional structure is described with reference to FIG. Over the substrate 1010, a pixel portion 1002 and a source signal line driver circuit 1001 are formed. The pixel portion 1002 is formed by a plurality of pixels including a current control TFT 1011 and a cathode 1012 electrically connected to a drain thereof. The The source signal line driver circuit 1001 is formed using a CMOS circuit (see FIG. 8) in which an n-channel TFT 1013 and a p-channel TFT 1014 are combined.
[0156]
The cathode 1012 functions as a cathode of the light emitting element. Banks 1015 are formed on both ends of the cathode 1012, and an organic compound layer 1016 is formed on the cathode 1012. Note that in the present invention, the bank 1015 is formed by stacking an insulating film 1015a and a conductive film 1015b. Further, an anode 1017 of a light emitting element is formed on the bank 1015 and the organic compound layer 1016.
[0157]
The anode 1017 also functions as a wiring common to all pixels, and is electrically connected to the FPC 1009 through the wiring 1008.
[0158]
In addition, a cover material 1004 is bonded with a sealant 1005. Note that a spacer made of a resin film may be provided in order to ensure a space between the cover material 1004 and the light emitting element. A space 1007 inside the sealant 1005 is filled with an inert gas such as nitrogen. Note that an epoxy resin is preferably used as the sealant 1005. Further, the sealant 1005 is desirably a material that does not transmit moisture and oxygen as much as possible. Further, a substance having a hygroscopic effect or a substance having an effect of preventing oxidation may be contained in the space 1007.
[0159]
Further, in this embodiment, a plastic substrate made of FRP (Fiberglass-Reinforced Plastics), PVF (Polyvinyl Fluoride), Mylar, polyester, acrylic, or the like is used as a material constituting the cover material 1004 in addition to a glass substrate or a quartz substrate. Can do.
[0160]
In addition, after the cover material 1004 is bonded using the sealant 1005, the cover material 1004 can be further sealed with a sealant so as to cover the side surface (exposed surface).
[0161]
By encapsulating the light emitting element in the space 1007 as described above, the light emitting element can be completely blocked from the outside, and a substance that promotes deterioration of the organic compound layer such as moisture and oxygen can be prevented from entering from the outside. Can do. Therefore, a highly reliable light-emitting device can be obtained.
[0162]
The configuration of the present embodiment can be implemented by freely combining with any configuration of the first embodiment.
[0163]
Example 3
Here, FIG. 11A shows a detailed top structure of the pixel, and FIG. 11B shows a circuit diagram. In FIG. 11, the switching TFT 1100 provided on the substrate is formed using the switching (n-channel) TFT 701 in FIG. Therefore, for the description of the structure, the description of the switching (n-channel type) TFT 701 may be referred to. A wiring denoted by 1102 is a gate wiring that electrically connects the gate electrodes 1101 (1101a and 1101b) of the switching TFT 1100.
[0164]
Note that although a double gate structure in which two channel formation regions are formed is used in this embodiment, a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed may be used.
[0165]
The source of the switching TFT 1100 is connected to the source wiring 1103, and the drain is connected to the drain wiring 1104. The drain wiring 1104 is electrically connected to the gate electrode 1106 of the current control TFT 1105. Note that the current control TFT 1105 is formed using the current control (n-channel) TFT 704 in FIG. Therefore, the description of the structure may be referred to the description of the current control (n-channel type) TFT 704. In this embodiment, a single gate structure is used, but a double gate structure or a triple gate structure may be used.
[0166]
The source of the current control TFT 1105 is electrically connected to the current supply line 1107, and the drain is electrically connected to the drain wiring 1108. Further, the drain wiring 1108 is electrically connected to a cathode 1109 indicated by a dotted line.
[0167]
A wiring denoted by 1110 is a gate wiring that is electrically connected to the gate electrode 1112 of the erasing TFT 1111. Note that the source of the erasing TFT 1111 is electrically connected to the current supply line 1107, and the drain is electrically connected to the drain wiring 1104.
[0168]
Note that the erasing TFT 1111 is formed in the same manner as the current controlling (n-channel) TFT 704 in FIG. Therefore, the description of the structure may be referred to the description of the current control (n-channel type) TFT 704. In this embodiment, a single gate structure is used, but a double gate structure or a triple gate structure may be used.
[0169]
In addition, a storage capacitor (capacitor) is formed in a region indicated by 1113. The capacitor 1113 is formed between the semiconductor film 1114 electrically connected to the current supply line 1107, the insulating film (not shown) in the same layer as the gate insulating film, and the gate electrode 1106. A capacitor formed by the gate electrode 1106, the same layer (not shown) as the first interlayer insulating film, and the current supply line 1107 can also be used as the storage capacitor.
[0170]
Note that a light-emitting element 1115 shown in the circuit diagram of FIG. 11B includes a cathode 1109, an organic compound layer (not shown) formed over the cathode 1109, and an anode (not shown) formed over the organic compound layer. ). In the present invention, the cathode 1109 is connected to the source region or drain region of the current control TFT 1105.
[0171]
A counter potential is applied to the anode of the light emitting element 1115. The current supply line V is supplied with a power supply potential. The potential difference between the counter potential and the power supply potential is always kept at such a potential difference that the light emitting element emits light when the power supply potential is applied to the cathode. The power source potential and the counter potential are supplied to the light emitting device of the present invention by a power source provided by an external IC or the like. Note that a power source for applying a counter potential is particularly referred to as a counter power source 1116 in this specification.
[0172]
It should be noted that the configuration of this embodiment can be implemented in combination with any of the configurations of Embodiment 1 and Embodiment 2.
[0173]
Example 4
In this example, a method for manufacturing a light-emitting element having a structure different from that described in Example 1 will be described with reference to FIGS. Note that the steps up to the manufacture of the cathode 649 in FIG.
[0174]
As shown in FIG. 12A, a second interlayer insulating film 1201 made of acrylic is formed on the cathode 649 to a thickness of 1 μm.
[0175]
In this embodiment, acrylic is used as the second interlayer insulating film 1201, but depending on the case, in addition to organic resins such as polyimide, polyamide, and BCB (benzocyclobutene), silicon oxide, silicon nitride, and oxide are used. An inorganic material containing silicon such as silicon nitride can also be used.
[0176]
When the second interlayer insulating film 1201 is formed, an opening is formed at a position corresponding to the cathode 649 by etching.
[0177]
In this case, a dry etching method such as an ICP etching method or an RIE (reactive ion etching) method or a wet etching method can be used for the etching here, but in this embodiment, dry etching using an RIE apparatus is performed. Do.
[0178]
CF as etching gas Four And O 2 And He are used, the gas flow ratio is 5/95/40 (sccm), and RF power of 500 W is applied to the electrode at a pressure of 66.5 Pa. As a result, the second interlayer insulating film formed on the cathode can be etched, and the bank 1203 can be formed.
[0179]
Next, an organic compound layer 1202 is formed in the opening of the second interlayer insulating film using a vapor deposition method. Note that in this embodiment, an organic compound layer formed of organic compounds exhibiting three types of light emission of red, green, and blue is formed, so that a film is formed for each different organic compound layer using a metal mask. Note that FIG. 12B shows a state where one of the three types of organic compound layers is formed, but three types of organic compound layers are formed. Note that the organic compound described in Embodiment 1 can be used for the organic compound layer formed in this embodiment.
[0180]
Next, as illustrated in FIG. 13A, a conductive film 1204 is formed so as to cover the second interlayer insulating film of the pixel portion and part of the organic compound layer.
[0181]
As a metal material for forming the conductive film 1204, a metal material with low resistivity (also referred to as specific resistance) is preferably used. Note that in this specification, the low resistivity material is a material having a sheet resistance value of 0.01 to 1Ω / □. Specifically, titanium (Ti), aluminum (Al), tantalum (Ta), tungsten (W), chromium (Cr), copper (Cu), silver (Ag), or the like can be used.
[0182]
The conductive film 1204 is preferably formed by an evaporation method or a sputtering method using a metal mask so that the conductive film 1204 is not formed in a portion where the cathode 649 and the organic compound layer are stacked. Note that the film thickness may be 30 to 100 nm (preferably 40 to 80 nm).
[0183]
Further, when the conductive film 1204 is formed, an anode 1205 is formed by an evaporation method. As other anode forming methods, an ion plating method or a sputtering method can be used. As the anode 1205, a transparent conductive film is formed with a thickness of 80 to 120 nm.
[0184]
In this embodiment, as the anode 1205, an indium tin oxide (ITO) film or a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide is used. Note that in this embodiment, other known materials can be used as long as the anode 1205 of the light-emitting element is a transparent conductive film.
[0185]
As described above, the light-emitting device of the present invention can be formed. Note that the light-emitting device of this example can have the sealing structure according to Example 2, and can be implemented with the circuit configuration shown in Example 3.
[0186]
Example 5
Since a light-emitting device using a light-emitting element is a self-luminous type, it is superior in visibility in a bright place and has a wide viewing angle as compared with a liquid crystal display device. Therefore, it can be used for display portions of various electric appliances.
[0187]
As an electric appliance using a light emitting device manufactured according to the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook personal computer, a game A device, a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device equipped with a recording medium (specifically, a recording medium such as a digital video disc (DVD)) And a device provided with a display device capable of displaying an image). In particular, a portable information terminal that often has an opportunity to see a screen from an oblique direction emphasizes a wide viewing angle, and thus a light emitting device having a light emitting element is preferably used. Specific examples of these electric appliances are shown in FIG.
[0188]
FIG. 14A illustrates a display device, which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2003. Since a light-emitting device having a light-emitting element is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display device can be obtained. The display devices include all information display devices for personal computers, for receiving TV broadcasts, for displaying advertisements, and the like.
[0189]
FIG. 14B shows a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103, operation keys 2104, an external connection port 2105, a shutter 2106, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2102.
[0190]
FIG. 14C illustrates a laptop personal computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2203.
[0191]
FIG. 14D illustrates a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2302.
[0192]
FIG. 14E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like). A reading unit 2405, operation keys 2406, a speaker unit 2407, and the like are included. Although the display portion A 2403 mainly displays image information and the display portion B 2404 mainly displays character information, the light-emitting device manufactured according to the present invention can be used for the display portions A, B 2403, and 2404. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.
[0193]
FIG. 14F illustrates a goggle type display (head mounted display), which includes a main body 2501, a display portion 2502, and an arm portion 2503. The light emitting device manufactured according to the present invention can be used for the display portion 2502.
[0194]
FIG. 14G) shows a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control receiving portion 2605, an image receiving portion 2606, a battery 2607, an audio input portion 2608, operation keys 2609, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2602.
[0195]
Here, FIG. 14H shows a cellular phone, which includes a main body 2701, a housing 2702, a display portion 2703, an audio input portion 2704, an audio output portion 2705, operation keys 2706, an external connection port 2707, an antenna 2708, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2703. Note that the display portion 2703 can reduce power consumption of the mobile phone by displaying white characters on a black background.
[0196]
If the emission luminance of the organic material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
[0197]
In addition, the electric appliances often display information distributed through electronic communication lines such as the Internet or CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic material is very high, the light-emitting device is preferable for displaying moving images.
[0198]
In addition, since the light emitting portion of the light emitting device consumes power, it is preferable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is preferable to do.
[0199]
As described above, the applicable range of the light-emitting device manufactured according to the present invention is so wide that the light-emitting device can be used for electric appliances in various fields. In addition, the electric appliance of this embodiment can use the light emitting device manufactured in Embodiments 1 to 4 for the display portion.
[0200]
【Effect of the invention】
By carrying out the present invention, the average film resistance of the anode can be lowered by the conductive film provided so as to be in contact with the anode. Accordingly, the in-plane potential distribution in the anode can be made uniform, and the luminance of the light emitting element can be made uniform, so that a light emitting device with a clearer image display can be obtained. In addition, by using the light-emitting device of the present invention as a display portion, an electric appliance with high visibility can be obtained.
[Brief description of the drawings]
FIG. 1 illustrates a light-emitting element of the present invention.
FIG. 2 is a top block diagram of a light emitting device of the present invention.
FIG. 3 illustrates a pixel portion of a light-emitting device of the present invention.
4A and 4B illustrate a light-emitting device pixel portion of the present invention.
FIGS. 5A and 5B illustrate a manufacturing process of a light-emitting device of the present invention. FIGS.
6A and 6B illustrate a manufacturing process of a light-emitting device of the present invention.
7A and 7B illustrate a manufacturing process of a light-emitting device of the present invention.
8A and 8B illustrate a manufacturing process of a light-emitting device of the present invention.
FIG. 9 illustrates an element substrate of a light-emitting device of the present invention.
FIG. 10 illustrates a sealing structure of a light-emitting device of the present invention.
FIG. 11 is a top view of a pixel of a light-emitting device of the present invention.
12A to 12C illustrate a manufacturing process of a light-emitting device of the present invention.
13A to 13C illustrate a manufacturing process of a light-emitting device of the present invention.
FIG. 14 is a diagram of an electric appliance using the light-emitting device of the present invention.

Claims (7)

絶縁表面上に複数のTFTを形成し、
前記複数のTFTと電気的に接続された複数の陰極を形成し、
前記複数の陰極を覆って絶縁膜を形成し、
前記絶縁膜上に接して、遮光性を有する導電膜を形成し、
前記絶縁膜及び前記導電膜をエッチングして、前記複数の陰極の端部を覆い、前記複数の陰極の上側に開口部を有するバンクを形成し、
前記開口部において、前記陰極上に有機化合物層を形成し、
前記有機化合物層上に、透明導電膜からなる陽極を形成する発光装置の作製方法であって、
前記導電膜と前記陰極とが重ならないように前記バンクの前記開口部は形成され、
前記陽極は、前記絶縁膜上で前記導電膜と接するように形成され、
前記陽極側から光が出射され、
前記バンクの前記開口部には、前記光の出射方向に向かって広くなるようなテーパが、前記絶縁膜から前記導電膜に渡って連続的に形成され、
前記有機化合物層は、前記テーパに接し、かつ前記絶縁膜上で前記導電膜と重なるように形成される
ことを特徴とする発光装置の作製方法。
A plurality of TFTs are formed on the insulating surface,
Forming a plurality of cathodes electrically connected to the plurality of TFTs;
Forming an insulating film covering the plurality of cathodes;
Forming a light-shielding conductive film in contact with the insulating film,
Etching the insulating film and the conductive film to cover ends of the plurality of cathodes, forming a bank having openings on the upper side of the plurality of cathodes,
Forming an organic compound layer on the cathode in the opening;
A method for manufacturing a light-emitting device in which an anode made of a transparent conductive film is formed on the organic compound layer,
The opening of the bank is formed so that the conductive film and the cathode do not overlap,
The anode is formed on the insulating film so as to be in contact with the conductive film,
Light is emitted from the anode side,
In the opening of the bank, a taper that becomes wider toward the light emission direction is continuously formed from the insulating film to the conductive film,
The organic compound layer is formed so as to be in contact with the taper and to overlap the conductive film over the insulating film.
請求項において、
前記絶縁膜は、前記複数のTFTと電気的に接続された配線を覆うように形成された
ことを特徴とする発光装置の作製方法。
In claim 1 ,
The method for manufacturing a light-emitting device, wherein the insulating film is formed so as to cover a wiring electrically connected to the plurality of TFTs.
絶縁表面上にTFTを形成し、
前記TFTと電気的に接続された陰極を形成し、
前記陰極を覆って絶縁膜を形成し、
前記絶縁膜上に接して、遮光性を有する導電膜を形成し、
前記絶縁膜及び前記導電膜をエッチングして、前記陰極の端部を覆い、前記陰極の上側に開口部を有するバンクを形成し、
前記開口部において、前記陰極上に有機化合物層を形成し、
前記有機化合物層上に、透明導電膜からなる陽極を形成する発光装置の作製方法であって、
前記導電膜と前記陰極とが重ならないように前記バンクの前記開口部は形成され、
前記陽極は、前記絶縁膜上で前記導電膜と接するように形成され、
前記陽極側から光が出射され、
前記バンクの前記開口部には、前記光の出射方向に向かって広くなるようなテーパが、前記絶縁膜から前記導電膜に渡って連続的に形成され、
前記有機化合物層は、前記テーパに接し、かつ前記絶縁膜上で前記導電膜と重なるように形成される
ことを特徴とする発光装置の作製方法。
TFT is formed on the insulating surface,
Forming a cathode electrically connected to the TFT;
Forming an insulating film covering the cathode;
Forming a light-shielding conductive film in contact with the insulating film,
Etching the insulating film and the conductive film to cover the end of the cathode, forming a bank having an opening above the cathode;
Forming an organic compound layer on the cathode in the opening;
A method for manufacturing a light-emitting device in which an anode made of a transparent conductive film is formed on the organic compound layer,
The opening of the bank is formed so that the conductive film and the cathode do not overlap,
The anode is formed on the insulating film so as to be in contact with the conductive film,
Light is emitted from the anode side,
In the opening of the bank, a taper that becomes wider toward the light emission direction is continuously formed from the insulating film to the conductive film,
The organic compound layer is formed so as to be in contact with the taper and to overlap the conductive film over the insulating film.
請求項乃至請求項のいずれか一において、前記絶縁膜は、無機材料からなることを特徴とする発光装置の作製方法。In any one of claims 1 to 3, wherein the insulating film, a method for manufacturing a light-emitting device characterized by comprising an inorganic material. 請求項において、前記無機材料は、酸化珪素、窒化珪素及び酸化窒化珪素のいずれか一からなることを特徴とする発光装置の作製方法。5. The method for manufacturing a light-emitting device according to claim 4 , wherein the inorganic material is any one of silicon oxide, silicon nitride, and silicon oxynitride. 請求項乃至請求項のいずれか一において、前記導電膜は、シート抵抗値が0.01〜1Ω/□の導電性材料であることを特徴とする発光装置の作製方法。In any one of claims 1 to 5, wherein the conductive film is a manufacturing method of a light-emitting device in which the sheet resistance is characterized by a 0.01~1Ω / □ conductive material. 請求項乃至請求項のいずれか一において、前記導電膜は、チタン、アルミニウム、タンタル、タングステン、クロム、銅、銀、またはこれらを含む合金からなることを特徴とする発光装置の作製方法。In any one of claims 1 to 6, wherein the conductive film is a method for manufacturing a light-emitting device comprising titanium, aluminum, tantalum, tungsten, chromium, copper, silver, or in that it consists of an alloy containing these.
JP2001091419A 2001-03-27 2001-03-27 Method for manufacturing light emitting device Expired - Fee Related JP5137279B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001091419A JP5137279B2 (en) 2001-03-27 2001-03-27 Method for manufacturing light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001091419A JP5137279B2 (en) 2001-03-27 2001-03-27 Method for manufacturing light emitting device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2011144461A Division JP2011187459A (en) 2011-06-29 2011-06-29 Light emitting device
JP2012093745A Division JP5600704B2 (en) 2012-04-17 2012-04-17 Light emitting device

Publications (3)

Publication Number Publication Date
JP2002289356A JP2002289356A (en) 2002-10-04
JP2002289356A5 JP2002289356A5 (en) 2008-04-17
JP5137279B2 true JP5137279B2 (en) 2013-02-06

Family

ID=18946036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001091419A Expired - Fee Related JP5137279B2 (en) 2001-03-27 2001-03-27 Method for manufacturing light emitting device

Country Status (1)

Country Link
JP (1) JP5137279B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170179B2 (en) * 2003-01-09 2008-10-22 株式会社 日立ディスプレイズ Organic EL panel manufacturing method and organic EL panel
KR100625994B1 (en) * 2004-02-04 2006-09-20 삼성에스디아이 주식회사 Organic electro-luminescent display device and method therefor
US7764012B2 (en) * 2004-04-16 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Light emitting device comprising reduced frame portion, manufacturing method with improve productivity thereof, and electronic apparatus
TWI467531B (en) 2004-09-16 2015-01-01 Semiconductor Energy Lab Display device and driving method of the same
KR100684835B1 (en) * 2004-11-30 2007-02-20 삼성에스디아이 주식회사 Flat pixel array panel, method thereof and flat display device using the same
KR100684834B1 (en) 2004-11-30 2007-02-20 삼성에스디아이 주식회사 Flat pixel array panel, method thereof and flat display device using the same
US9112170B2 (en) 2006-03-21 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
KR100736577B1 (en) * 2006-04-07 2007-07-06 엘지전자 주식회사 Light emitting diode and method for manufacturing the same
KR20080014328A (en) * 2006-08-10 2008-02-14 삼성에스디아이 주식회사 Organic light emitting display apparatus and method of manufacturing the same
WO2012124258A1 (en) * 2011-03-11 2012-09-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and manufacturing method of light-emitting element
CN110796949B (en) * 2019-11-08 2021-11-30 京东方科技集团股份有限公司 Display substrate, manufacturing method thereof, mother board, display panel and display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628730B2 (en) * 1994-10-11 2005-03-16 Tdk株式会社 Line light emitting device photosensitive drum integrated cartridge
JPH08180974A (en) * 1994-12-26 1996-07-12 Nippondenso Co Ltd El element and manufacture thereof
JP3580092B2 (en) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 Active matrix display
JPH11251059A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Color display device
JP3711760B2 (en) * 1998-09-11 2005-11-02 カシオ計算機株式会社 Self-luminous display device
JP2000172198A (en) * 1998-12-01 2000-06-23 Sanyo Electric Co Ltd Electroluminescence display device
JP2000214799A (en) * 1999-01-25 2000-08-04 Canon Inc Liquid crystal element and its production
JP2000260572A (en) * 1999-03-04 2000-09-22 Sumitomo Electric Ind Ltd Organic electroluminescence panel
JP2000331783A (en) * 1999-05-21 2000-11-30 Tohoku Pioneer Corp Organic el display panel and manufacture thereof
JP5210473B2 (en) * 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 Display device
JP4666722B2 (en) * 1999-06-28 2011-04-06 株式会社半導体エネルギー研究所 EL display device and electronic device
JP4434411B2 (en) * 2000-02-16 2010-03-17 出光興産株式会社 Active drive type organic EL light emitting device and manufacturing method thereof
TWI249363B (en) * 2000-02-25 2006-02-11 Seiko Epson Corp Organic electroluminescence device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2002289356A (en) 2002-10-04

Similar Documents

Publication Publication Date Title
JP3983037B2 (en) Light emitting device and manufacturing method thereof
JP2022017365A (en) Display device
US8456079B2 (en) Luminous device
JP4101511B2 (en) Light emitting device and manufacturing method thereof
US7393792B2 (en) Light-emitting device and method of fabricating the same
US20060046334A1 (en) Light emitting device
US20030080338A1 (en) Light emitting device
JP5137279B2 (en) Method for manufacturing light emitting device
JP3708916B2 (en) Light emitting device
JP4809544B2 (en) Light emitting device
JP4091021B2 (en) Active matrix type display device
JP5600704B2 (en) Light emitting device
JP2011187459A (en) Light emitting device
JP4244126B2 (en) Method for manufacturing light emitting device
JP2004079452A6 (en) Light emitting device
JP3691475B2 (en) Light emitting device
JP2004127592A6 (en) Method for manufacturing light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees