Nothing Special   »   [go: up one dir, main page]

JP5121299B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5121299B2
JP5121299B2 JP2007124037A JP2007124037A JP5121299B2 JP 5121299 B2 JP5121299 B2 JP 5121299B2 JP 2007124037 A JP2007124037 A JP 2007124037A JP 2007124037 A JP2007124037 A JP 2007124037A JP 5121299 B2 JP5121299 B2 JP 5121299B2
Authority
JP
Japan
Prior art keywords
layer
electrode
oxide
liquid crystal
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007124037A
Other languages
English (en)
Other versions
JP2008282887A (ja
Inventor
淳一 小池
英昭 川上
Original Assignee
アルティアム サービシズ リミテッド エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルティアム サービシズ リミテッド エルエルシー filed Critical アルティアム サービシズ リミテッド エルエルシー
Priority to JP2007124037A priority Critical patent/JP5121299B2/ja
Publication of JP2008282887A publication Critical patent/JP2008282887A/ja
Application granted granted Critical
Publication of JP5121299B2 publication Critical patent/JP5121299B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物からなることを特徴とする液晶表示装置およびその製造方法に関する。
近年、薄くて軽量であり、しかも低電圧で駆動できる、消費電力が少ない液晶表示装置(LCD)が広く使用されるようになった。そして、この液晶表示装置は、年々大画面化し、TV画像のような動画を表示するように要求されている。それには、低抵抗で導電性の高い材料によって配線を構成する必要がある。それに応えて、近年では、この用途の配線は、アルミニウム合金よりも低抵抗である、すなわち、導電率のより高い銅(Cu)を用いて構成されている。
このような、液晶表示装置の大画面化に伴って、ゲート配線材料は、モリブデン合金からアルミニウム合金又はアルミニウムクラッドなどへと変遷してきた。アルミニウム(Al)には、ヒロック、エレクトロマイグレーション等の問題がある。
例えば、特許文献1に開示されたように、Al−Nd合金からなる配線材料が提案され、あるいは、陽極酸化したAl、あるいは、Mo合金でクラッド化したAl、二層化したAlが使用されている。そして、このAlNd合金の場合は、抵抗率が5.1μΩ・cmであり、純Alでは2.5μΩ・cmである。
そのため、純Alを実際に用いるには、ヒロック、マイグレーション等の対策として、Ti/Al/Ti/あるいはMo/Al/Moの3層構造の配線を用いることになる。これによって、成膜の工程が増えることが問題として残る。
一方で、これらのゲート電極材料よりも低い電気抵抗を有する材料として、銅が注目されるようになった。しかしながら、銅は、LCDのTFT基板である、ガラスとの密着性が悪いことに加え、絶縁層を形成する際に、酸化され易いとの問題がある。
そこで、このような問題を解決するために、近年、TFT−LCDでは合金化した銅配線を用いる技術が試みられている。この技術は、合金元素が、基板と反応生成物を形成することによって、基板との密着性を確保し、同時に、添加元素がCu表面で酸化物を形成することによって、Cuの耐酸化性膜として作用することを狙ったものである。
しかし、提案された技術では、狙った特性が十分に発現されていない。すなわち、Cu中に合金元素が残留することによってCuの電気抵抗が高くなり、Al又はAl合金を用いた配線材料に対する優位性を示すことができなかった。
さらに、特許文献2に示すように、TFT−LCDに銅配線を用いるためには、Cuと基板との間にMo合金膜を形成し、これによって基板との密着性及びバリア性を、確保する技術が考えられている。
しかしながら、この技術では、Mo合金を成膜する工程が増加すると共に、配線の実効抵抗が増加するという問題がある。さらに、ソース電極及びドレイン電極にはCu単層を用いているが、その安定性には問題が残る。
また、特許文献3には、Cu配線に関するこれらの問題点を解決するために、Cuの周りにTaN、TiN、WNなどの高融点窒化物を形成する技術が提案されている。しかしながら、この技術では、従来の配線材料に比べるとバリア層を形成するための材料と、さらに付加的なプロセスが必要であること、及び高抵抗のバリア層を厚く成膜するため、配線の実効抵抗が上昇するという問題がある。
また、特許文献4には、TFT−LCDの配線にCuにMg、Ti、Crのうち一種以上の元素を添加することによって密着性と耐酸化性を向上させることが開示されている。しかしながら、添加元素が配線中に残存して配線抵抗が増加するという問題がある。また、添加元素が基板の酸化物を還元し、還元された元素が配線中に拡散して配線抵抗が増大するという問題もある。
特許文献5には、Cuに0.3〜10重量%のAgを添加して、耐酸化性の向上を図ることが開示されている。しかしながら、ガラス基板との密着性が改善されておらず、液晶プロセスに耐え得る、十分な耐酸化性が得られないという問題がある。
特許文献6には、密着性を向上させるために、Cuに0.5〜5重量%のTi、Mo、Ni、Al、Agのうち少なくとも1種の元素を添加した銅合金が提案されている。しかしながら、添加元素によって配線の電気抵抗が上昇するという問題がある。
特許文献7には、Cuに0.1〜3.0重量%のMoを添加し、Moを粒界に偏析させることで、粒界拡散による酸化を抑制することが提案されている。しかしながら、この技術はCuの耐酸化性を向上させることは出来るものの、配線抵抗が増加するという問題がある。
特許文献8では、Cu に適切な添加元素を添加した銅合金によって、この添加元素が酸化膜を形成して保護被膜となり、Cuの酸化を抑止し、保護被膜を隣接する絶縁層との界面に形成して、相互拡散を抑止する。これによって、高導電性で、かつ、基板との密着性に優れた銅配線を提供している。さらに、この銅配線を用いた液晶表示装置を提供する。この外添加元素の一つがMnであることが好ましいとの示唆がある。しかし、この技術では、液晶表示装置に用いる配線構造、TFTの電極構造の特徴を具現化するのに十分ではない。
特許文献9では、TFT−LCDに用いるTFT構造を提案し、Cu合金をゲート電極に適用した場合、ゲート電極が酸化膜で被覆されるTFT構造を具体的に提示している。その中で、Cuを第1の金属とすると、第2の金属にはTi,Zr,Hf,Ta,Nb,Si,B,La,Nd,Sm,Eu,Gd,Dy,Y,Yb,Ce,Mg,Th,Crの中から選ばれた少なくとも1種であると提示している。しかしながら、この第2の金属は本発明の添加元素とは異なる。
これらのいずれの文献においても、TFT電極におけるソース電極あるいはドレイン電極構造に言及していない。しかし、該ソース電極あるいはドレイン電極構造には、半導体層あるいは画素電極との高い密着性、使用される環境への耐性、ソース電極あるいはドレイン電極部の電気的接合としての安定性が求められ、液晶表示装置の重要は構成要素である。
特開2000−199054号公報 特開2004−163901号公報 特開2004−139057号公報 特開2005−166757号公報 特開2002−69550号公報 特開2005−158887号公報 特開2004−91907号公報 WO 2006−025347 特許3302894号公報
上述したように、これらの従来技術では、Cuに合金添加元素を添加して半導体層あるいは画素電極との密着性及び耐酸化性を確保する試みがなされたが、いずれの場合も十分な結果が得られていない。また、TFT電極におけるソース電極あるいはドレイン電極構造に求められる、半導体層あるいは画素電極との高い密着性、使用される環境への耐性、ソース電極あるいはドレイン電極の電気的接合としての安定性について、十分な結果が得られていない。
特に、文献8では、この銅配線を用いた液晶表示装置が示唆されているが、この示唆された技術のみでは、液晶表示装置に用いるゲート配線構造を具現化するに十分な構成を果たすことができない。また、文献9においては、ゲート電極を被覆する酸化膜は酸素雰囲気中での加熱処理によって形成される第2の金属を主体とする酸化層であることが明示されているが、本発明にあるように、加熱処理によってCu合金とそれが接するSi酸化膜とが反応してソース電極あるいはドレイン電極に酸化被膜を形成して半導体層あるいは画素電極との密着性を確保することは、まったく解明されておらず、その示唆すらない。
すなわち、Cu合金を成膜する工程を少ないプロセスで実現する、配線の実効抵抗を低下させる、および、半導体層あるいは画素電極との密着性を改善するという、これらの課題の全てを解決することが必要であるが、上述の従来技術では、これらを解決することができず、実際の製品を製造するのは困難である。
本発明は、かかる状況に鑑みてなされたものであって、その課題は、半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、ソース電極あるいはドレイン電極を含む配線材料等の酸化を防止できると共に、アモルファス・シリコンなどの半導体層とパッシベーション層とに挟持されたソース電極あるいはドレイン電極を有するTFT構造からなる液晶表示装置及びその製造方法を提供することにある。そして、これらの課題を同時に満たし、実際の製造プロセスに適用可能な配線、電極又は端子電極(特に、ソース電極あるいはドレイン電極)を形成することである。
以下に、本発明の目的を達成するための手段(1)〜(25)を例示する。
(1)液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物からなることを特徴とする液晶表示装置。
(2)前記TFT電極において、パッシベーション層を有し、該パッシベーション層が前記ソース電極あるいはドレイン電極上に形成されていることを特徴とする前記(1)に記載の液晶表示装置。
(3)前記パッシベーション層が、窒化シリコン(SiNx)層であることを特徴とする前記(2)に記載の液晶表示装置。
(4)前記パッシベーション層が、シリコン酸化物(SiOx)層またはシリコン窒素酸化物(SiNyOx)層であることを特徴とする前記(2)に記載の液晶表示装置。
(5)前記パッシベーション層が、有機層であることを特徴とする前記(2)に記載の液晶表示装置。
(6)前記TFT電極において、半導体層と前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする前記(1)に記載の液晶表示装置。
(7)前記TFT電極において、画素電極と前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする前記(1)に記載の液晶表示装置。
(8)前記画素電極が、ITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)であることを特徴とする前記(7)に記載の液晶表示装置。
(9)前記酸化物の主成分がMnであり、かつ前記酸化物の副成分がCuであることを特徴とする前記(1)に記載の液晶表示装置。
(10)前記酸化物は、組成式がCuMnSiO(0<X<Y,0<Z<Y)であることを特徴とする前記(1)に記載の液晶表示装置。
(11)前記銅を主体とした層は、銅合金から形成され、該銅合金の添加元素は、Mnであることを特徴とする前記(1)に記載の液晶表示装置。
(12)前記Mnの添加量が、0.5−25 at %であることを特徴とする前記(11)に記載の液晶表示装置。
(13)前記酸化物が、CuおよびSiを含むことを特徴とする前記(1)に記載の液晶表示装置。
(14)液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が半導体層とパッシベーション層に挟持された構造を有し、該ソース電極あるいはドレイン電極は、銅を主成分とした第一の層と、当該第一の層の外周部を被覆する酸化物からなる第二の層からなり、さらに該第二の層の組成式が、CuMnSiO(0<X<Y,0<Z<Y)であることを特徴とする液晶表示装置。
(15)前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、Pr 及びNd からなる群から選択された少なくとも1種の金属であることを特徴とする前記(14)に記載の液晶表示装置。
(16)前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mnであることを特徴とする前記(14)に記載の液晶表示装置。
(17)前記Mnの添加量が、0.5−25 at %であることを特徴とする前記(16)に記載の液晶表示装置。
(18)前記第二の層の主成分がMnであり、かつ前記第二の層の副成分がCuであることを特徴とする前記(14)に記載の液晶表示装置。
(19)前記第二の層が、CuおよびSiを含むことを特徴とする前記(14)に記載の液晶表示装置。
(20)液晶表示装置を構成するTFT基板上のソース電極あるいはドレイン電極において、銅を主とした銅合金層をおよそ150℃乃至400℃で加熱処理することによって、該銅合金の添加元素がガラス中の酸化珪素と反応して、該銅合金層の外周部を被覆する酸化物を形成することを特徴とする液晶表示装置の製造方法。
(21)前記銅合金層の外周部を被覆する酸化物の膜厚が、1−30nmであることを特徴とする前記(20)に記載の液晶表示装置の製造方法。
(22)有機EL表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が半導体層とパッシベーション層に挟持された構造を有し、該ソース電極あるいはドレイン電極は銅を主成分とした第一の層と、当該第一の層の外周部を被覆する酸化物からなる第二の層からなり、さらに該第二の層の組成式が、CuMnSiO(0<X<Y,0<Z<Y)であることを特徴とする有機EL表示装置。
(23)前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、Pr 及びNd からなる群から選択された少なくとも1種の金属であることを特徴とする前記(22)に記載の有機EL表示装置。
(24)前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mnであることを特徴とする前記(22)に記載の有機EL表示装置。
(25)前記Mnの添加量が、0.5−25 at %であることを特徴とする前記(22)に記載の有機EL表示装置。
本発明によれば、配線あるいは電極の電気抵抗率を純銅に近くし、低抵抗とし、かつ、その配線表面にCuの酸化を防止すると共に、半導体層あるいは画素電極との密着性が高い酸化被膜層を形成した銅合金の配線あるいは電極を有した液晶表示装置を実現でき、ゲート電圧パルスの伝播遅延に起因する画像のムラを抑えることができる。さらに、配線及び電極の工程を短縮し、TFT工程の簡略化に寄与し、製造コスト低減の効果を期待できる。該ソース電極あるいはドレイン電極構造を有することから、半導体層あるいは画素電極との高い密着性が得られ、該被覆酸化物により使用環境から該電極が保護され、高い耐環境性を有し、電気的にはオーミック接合を保持し電気的に接合が安定である。さらに、本発明は有機EL表示装置に同様の効果をもたらす。
以下、本発明の実施例を、図面に基づき説明する。本実施例において、TFT基板上のa−Si TFTに関する各電極及びマトリックスを構成する配線に、銅合金を適用する技術を説明する。先ず、本発明に利用される液晶表示装置について説明する。
図1は、液晶表示装置(LCD:Liquid Crystal Dsiplay)モジュールの断面の概念図を示す。液晶表示装置は大画面化の動向になり、アクティブ・マトリックス方式LCDが用いられる。それを代表するのが、薄膜トランジスタ(TFT:Thin Film Transistor)によってLCDを駆動するTFT−LCDである。図1はそのTFT−LCDモジュールを表す。その構成は、LCDパネル1、駆動回路2、バックライト3及びシャーシ4からなる。LCDパネル1は、上下に配置されたTFT基板11とカラーフィルタ(CF)基板12からなる。
駆動回路2は、外部からLCDパネル1に電気信号を与えて駆動するものである。その構成は、LCDドライバLSI・チップ21あるいはLCDドライバLSI、多層プリント板(PCB)22、コントロール回路23からなる。LCDドライバLSIチップ21あるいはLCDドライバLSIは異方性導電性フィルムによってLCDパネルの端子電極と電気的に接続される。それに、バックライト・ユニット311および導光板39が付設され、シャーシ4によってモジュール構造が出来上がる。
図2は、LCDパネル1の断面の概念図である。TFT基板11とCF基板12の間隙に液晶層(LC層)13が形成される。その間隙は、3〜5μm程度であり、この間隙寸法は、スペーサ14をパネル内部に配置して制御する。液晶層は液状であり、周辺のシール15によって封着される。液晶層では液晶分子の配列を光学結晶として機能するように制御する。基板内面の界面に対して液晶分子を縦あるいは横に配列させる。これを配向という。
その配向膜17がTFT基板11及びCF基板12の内面、いわゆる、液晶層側に塗布される。さらに、偏向フィルム18および19が、TFT基板11及びCF基板12の外面に配置されている。TFT基板には、TFT111、保持容量(C)112、画素電極113が配置される。TFT111、保持容量112、画素電極113が一つの画素の基本構成になる。一つのLCDパネルには、この画素が数100万個配置される。このため、これらの画素はTFT基板11上で配線によって、マトリックス状に接続されている。
対向するCF基板12には、ブラックマトリクス(BM)121、三原色(赤、緑、青)からなるカラーフィルタ(CF)122、共通電極123からなる。共通電極123については、通常、CF基板側に配置されるが、IPS液晶(In−Plane Switching Nematic Liquid Crystal)モードでは、TFT基板11に配置される。図3にIPS液晶の模式図を示す。
図2において、共通電極123は透明電極であり、ITO(酸化インジウム錫)あるいはIZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)が用いられる。これを外部に引き出すため、ショート部分161によって、TFT基板11に引き出される。各電極は、接続パッド162によって駆動回路2と電気的に接続される。また、TFT基板11及びCF基板12には、光に対して透明性が要求され、硬質ガラスが用いられる。なお、図3に示すIPS液晶に関しては、USP2,701,698およびUSP5,598,285を参照されたい。
図4は、画素部31及びTFT部32の平面図、断面図 とその等価回路である。各画素はゲート配線33と信号配線34に接続している。従って、図4の平面図にみるように、TFT部は3種の電極であるゲート電極351、ソース電極352及びドレイン電極353を有する。ドレイン電極353はスルーホールを通して画素電極113に接続する。
図5の断面図でわかるように、半導体はアモルファス・シリコン(a−Si)36であり、ゲート絶縁膜37は窒化シリコン(SiN)あるいはシリコン酸化膜(SiO)あるいはそれらの積層膜、または有機物層である。各画素部の等価回路(図6)に表わすと、TFTの各電極間には寄生容量Cgs、Cgd、Cdsが付加される。対向基板上の共通電極123との間には液晶層があり、等価回路ではClcになる。これと並列に、蓄積容量Cが形成されている。
図7、図8、図9には、3種類のa−Si TFT構造を示す、スタガ型であるトップゲート構造、逆スタガ型であるチャネルストッパ構造、逆スタガ型であるチャネルエッチ構造がある。これらの中で、実用上は、図9のチャネルエッチ構造を用いることが多い。
[ゲート電極]
次に、TFT電極のゲート配線に銅合金を適用する技術を説明する。アモルファス・シリコンを用いるTFT電極 では、前記したように、逆スタガ型チャネルエッチ構造を適用することが多い。この場合、ゲート電極はガラス基板上のスパッタ法で成膜し、ウエットエッチングによってパターンを形成する。その場合には、図26の断面図のように、ゲート電極は機械的ストレスを軽減するためテーパ形状を有する。
本発明に係る銅合金の一つであるCuMnをゲート電極として用いた場合のTFT構造を説明する。ガラス基板として、例えば、無アルカリ・ガラスを使用するのが好ましい。無アルカリ・ガラスの組成の一例を以下に示す。
成分 含有率(%)
SiO 49.0
Al 11.0
15.0
金属(Feなど)
25.0
アルカリ −
次に、ガラス基板上にCuMn合金のスパッタリングによりCuMn薄膜を成膜する。膜厚は約200nm程度になる。その後に、ガラス基板を微量の酸化性雰囲気中で約200―450℃以上で約3分―50時間加熱処理することにより、MnがCu中を拡散して、ガラスの界面とCuMn 薄膜の表面に2−10nmの厚みの酸化物層47を形成する。ゲート電極351とガラス基板11との界面では、CuMn中の添加元素であるMnが拡散して、該界面でガラス中のSiOと反応し、形成される酸化物は、(Cu,Mn,Si)Oになる。この酸化物により、ゲート電極351とガラス基板11との密着性を確保できる。さらに、酸化マンガンMnOがCuのガラス中への拡散を防止する。
一方、CuMn膜の表面では雰囲気中の酸素と反応して数nm厚みの酸化物層(Cu,Mn)Oを形成する。その後に、ゲート電極はウエットエッチングによりパターニングされ、その両端はテ―パ状になる。さらに、これを微量の酸素雰囲気中で約200−450℃に加熱処理して、同様にテーパ部に酸化物層47を形成する。
ゲート電極351に酸化物層を形成する他の方法を説明する。ゲート電極の形成に続いて、ゲート絶縁膜及び半導体膜であるSiN/a−Si/n+a−Siの三層をプラズマCVD(chemical vapor deposition)(以下、単にプラズマCVDという。)によって連続的に成膜する。このときの基板温度は約300−350℃であり、加熱処理に十分な温度である。プラズマCVD装置に基板を投入する際の基板温度を約300−350℃にし、微量な酸素雰囲気中で酸化物層47を形成することができる。ガラス基板との界面では前記と同様の酸化物層が形成される。
一方、ゲート電極351とゲート絶縁膜37の界面に形成される酸化物層47は、最終的に(Cu, Mn, Si)O になる。この酸化物層47はゲート電極351とゲート絶縁膜37との密着性を確保し、かつ、Cuのゲート絶縁膜37への拡散を防止できる。また、ゲート絶縁膜37がSiONの場合もあり、このときには、CuMn中を拡散したMnはゲート絶縁膜37の酸素と反応して酸化膜47を形成する。この場合の酸化膜47も最終的には前記と同様に、(Cu, Mn, Si)O になる。
このようにして、CuMn合金中のMnは拡散して酸化物層47に固定されることから、ゲート電極351は純Cuに近くなる。純Cuの抵抗率が1.7μΩ・cmであるのに対して、微量の酸素雰囲気中で約200−250℃の加熱処理により、抵抗率2.2μΩ・cmのゲート電極を得ることができる。この値は十分にAlの抵抗率よりも低い。ゲート電極351はこの状態でゲート配線を形成することから、前記したゲート電圧パルスの伝播遅延を軽減し、その結果、シェーディングによるLCDの明るさのムラを軽減できる。
上記技術は、ガラス基板11とゲート絶縁膜37、いわゆる異種の絶縁層に挟持されたゲート電極351あるいはゲート配線に銅合金であるCuMnを適用し、電極を被覆する酸化物層47を形成し、接する絶縁層であるガラス基板11及びゲート絶縁膜37へのCuの拡散侵入を防ぎ、かつ、ゲート電極351に接する絶縁層との密着性を確保したものである。
さらに、ゲート電極351及びゲート配線である銅合金CuMnは、Mnが被覆酸化物層47に拡散することにより純銅に近い状態となり、純銅に近い低抵抗値を実現できる。
さらに、ゲート電極であるCuMn層は単層の成膜でよく、被覆する酸化物層47を形成することにより、純銅に近い低抵抗を実現し、画像のシェーディングを軽減することができる。また、従来のCu配線ではCu合金/純Cu/Cu合金の3層を成膜したのに対し、該技術においては銅合金(例えばCuMn合金)の単層の成膜でよく、この成膜工程を短縮でき、コスト低減に有効である。
[ソース電極あるいはドレイン電極]
次に、本発明に係わる液晶表示装置を構成するTFT基板上のTFT電極において、銅合金(特にCuMn)をTFTのソース電極あるいはドレイン電極に適用した本発明について説明する。
本発明に用いられるパッシベーション層としては、例えば、窒化シリコン(SiNx)層、シリコン酸化物(SiOx)層、シリコン窒素酸化物(SiNyOx)層または有機層などが挙げられる。該有機層としては、例えば、流動性のよいポリイミドなどが挙げられる。本発明に用いられる半導体層としては、例えば、アモルファス・シリコン(a−Si)層または不純物を含むアモルファス・シリコン(n+a−Si)層などが挙げられる。さらに、本発明に用いられる画素電極としては、例えば、ITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)などが挙げられる。これらのうち、ITO(酸化インジウム錫)を用いることが最も好ましい。ただし、加工性等の問題を解決する上では、IZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)が好ましい。
次に、銅合金(例えば、CuMn)をソース電極あるいはドレイン電極として適用する本発明の製造工程について、一例を挙げて説明する。
SiH/a−Si/n+a−Siからなる3層をドライエッチングによってパターニングした後に、スパッタリングによって 銅合金(例えば、CuMn)を成膜し、これをウエットエッチングによってソース電極あるいはドレイン電極のパターンを形成する。この後に、微量の酸素雰囲気中で約200−450℃の加熱処理をすることにより、ソース電極あるいはドレイン電極を被覆する数nm厚みの酸化物層として(Cu,Mn,Si)Oあるいは(Cu,Mn)O を形成する。このとき、半導体層(例えば、a−Si層)あるいは絶縁層(例えば、SiN層)とソース電極あるいはドレイン電極が接する界面では、半導体層(例えば、a−Si層)あるいは絶縁層(例えば、SiN層)に残存する酸素と銅合金(例えばCuMn合金)が反応して酸化物層を形成する。
続いて、TFTのチャネルを形成した後に、パッシベーション膜(例えば、SiN層)を基板温度約250−300℃でプラズマCVDによって成膜し、パターニングする。この過程において、基板温度約250−300℃のプロセスを経ることにより、酸化物層は、最終的に数nm厚みの(Cu,Mn,Si)Oになる。または、ソース電極あるいはドレイン電極をパターニングした後、特別の加熱処理をすることなくパッシベーション膜を形成するときは、約250−300℃の基板加熱によってMnが拡散し酸化物層が形成されて、ソース電極あるいはドレイン電極に被覆層が形成される。
この結果得られた酸化物層によって、絶縁層及び半導体層と、ソース電極あるいはドレイン電極との密着性が確保される。さらに、半導体層(例えば、n+a−Si層)と、ソース電極あるいはドレイン電極との電気的な接続においては、酸化物層が数nm厚みの高抵抗層として機能するので、電気的な接続においてオーミック接合を阻害することにはならない。
ソース電極あるいはドレイン電極と半導体層(例えば、n+a−Si層)との界面において酸化物被膜層が形成されるが、ここでの絶縁膜(例えば、窒化シリコン)と半導体層(例えば、アモルファス・シリコン)とに挟持された銅合金(例えば、CuMn)からなる薄膜は、加熱処理によって絶縁膜(例えば、窒化シリコン)と半導体層(例えば、アモルファス・シリコン)の界面に酸化物層を形成し、その組成は(Cu,Mn,Si)Oになる。
さらに、該界面の酸化物層には、CuとSiが銅合金薄膜及びシリコン薄膜から相互に拡散しており、これによって、該酸化物層は高抵抗層として作用し、オーミック接合の接続は確保される。さらに、TFT基板あるいはTFT−LCDパネル完成後のエージングによって、数10Vの電圧が印加されることにより、膜厚が数nmと薄い該酸化物層は絶縁破壊し、結果として該酸化物層の導通が取れて、該酸化物層を介してオーミック接合の接続は確保される。
さらに、ソース電極あるいはドレイン電極は、前記したのと同様に純Cuに近い低抵抗となり、伝播遅延による不具合を軽減できる。さらにまた、銅合金(例えば、CuMn)の単層を成膜することでよく、従来に比較して、成膜工程を短縮し、コスト低減に有効である。
次に、本発明である液晶表示装置におけるTFT電極のソース電極あるいはドレイン電極の例を、図10、図11、図12および図13に基づいて説明する。
図10は、半導体層がアモルファス・シリコン(a−Si)層36および不純物を含むアモルファス・シリコン(n+a−Si)層45であって、かつゲート電極351の周囲に酸化物層47を有する場合の、酸化物層46で被膜されたソース電極およびドレイン電極構造を示した図である。
図11は、半導体層がアモルファス・シリコン(a−Si) 層36および不純物を含むアモルファス・シリコンn+a−Si層45であって、ゲート電極351の周囲に酸化物層を有さない場合の、酸化物層46で被膜されたソース電極およびドレイン電極構造を示した図である。
図12は、半導体層がアモルファス・シリコンa−Si 層36であって、かつゲート電極351の周囲に酸化物層47を有する場合の、酸化物層46で被膜されたソース電極およびドレイン電極構造を示した図である。
図13は、半導体層がアモルファス・シリコンa−Si 層36であって、ゲート電極351の周囲に酸化物層を有さない場合の、酸化物層46で被膜されたソース電極およびドレイン電極構造を示した図である。
上記に例示した本発明のTFT電極構造の製造プロセスは、例えば次のとおりである。まず、半導体層(例えば、アモルファス・シリコンa−Si 層36あるいは不純物を含むアモルファス・シリコンn+a−Si層)45の上部面に約1−2nmの薄い酸化シリコン層SiOxを形成した後に、銅合金(例えば、CuMn)の薄膜を形成し、約200℃〜350℃の熱処理をすることによって、半導体層(例えば、a−Si層あるいはn+a−Si層)と銅合金(例えば、CuMn)との中間層にMnがCuMn層から移動して、MnOxを主体とする酸化物層である(Mn, Cu, Si)Ox 層を数nmの厚みで形成する。
該酸化物層は電気的に高抵抗層であり、半導体層(例えば、アモルファス・シリコン層あるいは不純物を含むアモルファス・シリコン)と銅を主体としたソース電極352あるいはドレイン電極353との界面は、電気的にオーミック接合として接続される。
該界面に膜厚約1〜2nmの薄い該酸化シリコン層SiOxを形成する手段としては、オゾン酸化法あるいはプラズマ酸化法などが挙げられる。あるいは、水蒸気の噴霧によって、該アモルファス・シリコンa−Si層あるいは不純物を含むアモルファス・シリコンn+a−Si層の上部面に水酸化基 (−OH) を付着させる手段も有効である。
次に、本発明である上記TFT電極構造において、ソース電極あるいはドレイン電極と画素電極(ITO)とがオーミック接合していることを実証している図14、並びにソース電極あるいはドレイン電極と非晶質Si(a−Si)とがオーミック接合していることを実証している図15について説明する。
本発明であるTFT電極構造において、ソース電極あるいはドレイン電極構造では、電気的な接合の安定性が求められる。それには、各接合部が電気的にオーミック接合であることが望ましい。本発明になる、銅を主体としたソース電極あるいはドレイン電極は酸化マンガンを主とした酸化物層で被覆されている。このように薄い酸化物層が介在するが、安定したオーミック接合を示す。その実験例を以下に示す。TRANSFER LENGTH METHOD(TLM法)で測定した接触抵抗の結果である。
図14は、Cu−4at.%Mnを透明電極(ITO)基板上に約200nmの厚さで成膜したものを示す。基板上には開孔系が約0.5ミリ、孔の端部の距離が約0.5ミリ(孔の中心間の距離は約1ミリ)のモリブデンマスクを置いて、それからCu−Mnを成膜した。よって、丸い電極が等間隔で形成されている。一方、図15は、Cu−4at.%Mnを非晶質Si(a−Si)に成膜したものを示す。
図14および図15では、異なる二つの電極にプローバを接触させてI−V特性を測定した結果を示した。電極間の間隔を変えてI−V特性を求めた。この測定結果からコンタクト抵抗値が得ることができた。
図14は、CuMnを薄膜形成した後温度250℃で30分熱処理した場合並びにCuMnを薄膜形成した後処理を行っていない場合(以下、この条件をAs−depという。)での、ソース電極あるいはドレイン電極(CuMn)と画素電極(ITO)との間のI−V特性を示したものである。図15は、CuMnを薄膜形成した後温度200℃で30分熱処理した場合並びにAs−depでの、ソース電極あるいはドレイン電極(CuMn)と非晶質Si(a−Si)との間のI−V特性を示したものである。
これらの図においてI−V関係が比例直線であるので、接合がオーミック接合であると実証されている。従って、この図の全ての条件でオーミック接合が成り立っている。
次に、液晶表示装置において、TFT−LCDパネルと駆動回路であるドライバLSIと接続する、外部への引出し用の電極端子に、この銅合金を適用する内容について説明する。液晶表示装置のTFT−LCDにおいて、CuMnに代表される銅配線を用いたゲート配線及び信号配線の電極端子33は、後述の製造工程を経ることによって、配線を酸化物47によって被覆した構造を成す。
この酸化物47は酸化マンガンを主体としており、これに銅(Cu)あるいは珪素(Si)等が含まれることがある。これによって、大気雰囲気に対して安定であり、さらに、駆動回路との接続性に関してはこの酸化物層47が数nmの厚みであることから、熱圧着あるいは電圧印加によって十分なコンタクト部の導電性を確保できる。さらに、ガラス等の絶縁物である基板との間に該酸化物を形成し、該基板との高い密着性を有する。
その実施例を図16乃至図25に示す。さらに、耐環境性を確保するのは、通常、図16、図17のように透明電極71であるITOあるいはIZOあるいはITZOとの積層構造が採用される。この構造において、この酸化物層47は厚みが数nmであり、電圧印加によって十分な導電性を確保できる。なお、図26に図示する構成にすることにより、本発明のTFT電極の製造方法として、既存の工程をそのまま利用することができるので、製造プロセスを大きく変更することなく実施することが可能になる。
さらにまた、この酸化物層47は、透明電極71へのCuの侵入を防止する役割を持っており、耐環境性に優れた端子構造を提供する。さらにまた、図17、19に示すように、この酸化物層の膜圧が10nm〜数10nmである場合には耐環境性の確保が可能であり、銅電極の単層で電極端子を形成できる。この場合、異方性導電フィルムとの電気的な接続は熱圧着によって可能である。さらに、図20には、パッシベーション層(保護膜)44を除去した電極端子の構造を示す。
〔オーミック接合〕
本発明であるソース電極あるいはドレイン電極構造では、電気的な接合の安定性が求められる。それには、半導体層との接合部が電気的にオーミック接合であることが望ましい。本発明であるソース電極あるいはドレイン電極は、銅を主体とした合金層を、酸化マンガンを主とした酸化物層で被覆したものである。このように薄い酸化物層が介在し、安定したオーミック接合を示す。それを証明するための実験例を以下に示す。TRANSFER LENGTH METHOD (TLM法)で測定した接触抵抗の結果である。Cu−4at.%Mnを透明電極(ITO)基板上に200nmの厚さで成膜した。基板上には開孔系が0.5ミリ、孔の端部の距離が0.5ミリ(孔の中心間の距離は1ミリ)のモリブデンマスクを置いて、それからCu−Mnを成膜した。よって、丸い電極が等間隔で形成されている。
図21乃至図24には、異なる二つの電極にプローバを接触させてI−V特性を測定した結果を示した。電極間の間隔を変えてI−V特性を求めた。この測定結果からコンタクト抵抗値が得ることができた。ここで、図21乃至24において、I−V特性は、各実験パラメータにおいて、直線性を示しており、これはITOとCuMnとが、オーミック接合であることを実証しているものである。種々の温度で熱処理した結果においても、同様の結果になっており、オーミック接合が形成されている。ここで、図21は、熱処理温度150℃で処理時間を30分とした場合のI−V特性を示したものである。図22は、熱処理温度200℃で処理時間を30分とした場合のI−V特性を示したものである。図23は、熱処理温度250℃で処理時間を30分とした場合のI−V特性を示したものである。図24は、熱処理温度300℃で処理時間を30分とした場合のI−V特性を示したものである。
これらの種々の温度で熱処理をした場合の結果について、図25には、コンタクト抵抗を縦軸に、熱処理温度を横軸にプロットしている。熱処理温度の上昇に伴って、バリア層の厚さが増加するため、コンタクト抵抗値も増加する。この結果から、酸化マンガンを主とする酸化物層が介在する銅を主体とした電極と、半導体層あるいは透明電極とはオーミック接合であることを証している。そのため、当初、我々が可能性として考慮していた、トンネル効果ではなく、この実験結果は、電気的なオーミック接合として安定であることを示している。図25において、熱処理温度250℃以上になると、コンタクト抵抗値はほぼ飽和する。そのため、特別な熱処理工程を設けることなく、通常の液晶表示装置の製造工程で、適正なコンタクト抵抗値のソース電極あるいはドレイン電極の形成が可能となる。
また、酸化Mnを主とした酸化物層は、数ナノメーターの厚みであり、電圧の印加によって絶縁破壊がおこり、導電性が生ずるとも考えられる。しかしながら、この絶縁破壊がおこる導電性には、若干の不安定性が残る。本発明の実験結果においては、このような絶縁破壊がおこる接合ではなく、酸化物層の介在するITOとCuMnとの接合が、オーミックであることが実証できた。このため、本発明の接合は、電気的に安定であることを示しているものである。
[Cu合金]
本発明の液晶表示装置に適用する、銅合金における添加元素について説明する。本発明の液晶表示装置に関して、TFT−LCDにおけるゲート配線33、信号配線34、ゲート電極351、ソース電極352及びドレイン電極353に適用される、銅合金における添加元素は、酸化物形成自由エネルギーはCuより負の大きい値をとり、かつ、Cu中における添加元素の拡散係数(以下、特に断らない限り単に、拡散係数という。)がCuの自己拡散係数より大きい金属である。
添加元素の拡散係数をCuの自己拡散係数より大きなものを選択することによって、Cu表面に速く到達させて、Cu合金表面に添加元素による酸化被膜層を優先的に形成させることができる。
すなわち、これは、添加元素の拡散係数がCuの自己拡散係数より小さいと、添加元素がCu合金表面に到達するまでに相当の時間が必要なために、Cu合金表面ではCuO、CuO等のCu酸化被膜層を形成してしまう。
この場合、Cu酸化被膜層は強固でないために、酸素がCu酸化被膜層の内部に侵入し、Cu合金内部で添加元素の酸化物を形成する。さらに、Cuの酸化が進行すると金属状態のCuが次第に少なくなり、液晶表示装置の配線等に使用されている場合には、電気抵抗が大きくなる。
そこで、本発明に適用する銅合金では、添加元素の拡散係数をCuの自己拡散係数より大きなものを選択することによって、この課題の解決を図った。
次に、本発明に適用される銅合金の添加元素を、具体的に説明する。銅合金における添加元素としては、Cu合金中の添加量が0.1〜25at %の範囲で固溶する添加元素が好適である。さらに、Cu合金中の添加量が0.5〜15at %の範囲で固溶する添加元素がより好適である。最も好ましいCu合金中の添加量は、0.5〜5at %である。Cu合金中で固溶状態にないと、添加元素が拡散しにくいからである。特に、Cuと金属間化合物を形成すると、添加元素は殆ど拡散しなくなるからである。
さらに、Cu合金中の添加元素の添加量が0.1at %未満では、形成される酸化被膜層が薄くなってCuの酸化進行を阻止することができなくなる。一方、添加元素の添加量が25at %を越えると、常温近傍で添加元素の固相が析出することがある。
本発明に適用するCu合金における添加元素は、具体的に、Mn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、Pr及びNdからなる群から選択される、少なくとも1種である。また、添加元素は、Mn、ZnおよびGaからなる群から選択される少なくとも1種の金属とすることがより好ましい。これらは単独でもよいし、複数の添加元素を同時に適用することもできる。特に、添加元素は、マンガン(Mn)であることが最も好ましい。Cu合金には、不可避的に、例えば、S、Se、Te、Pb、Si等の不純物が混入する場合があるが、これらについて、例えば銅合金の電気伝導度、引張強度等の低下を招かない限り、許容される。
本発明において、Cu合金を形成する方法は、特に限定されない。すなわち、電界メッキ法、溶解メッキ法等のメッキ法、真空蒸着法、スパッタリング法等の物理蒸着法を用いることができる。このようにして成膜されたCu合金を熱処理することで酸化被膜層が形成される。
熱処理温度は、例えば、約150〜400℃、好ましくは約150〜350℃であり、さらに好ましくは約150〜300℃である。本発明において、CuMnの配線を形成するために独立した熱処理を行うことも可能であるが、CuMn上にパッシベーション層を形成する時に150〜400℃のCVD処理を行うので、CuMn配線を形成するための独立した熱処理を製造工程から省くことができる。さらに、本発明において、かかるCVD熱処理温度は150〜300℃であることが好ましいが、この温度帯であってもCuMn配線の形成が十分可能である。これは、近年のCVD熱処理温度を下げるという要望に応えるものである。
熱処理時間は、例えば2分〜5時間の範囲である。熱処理温度が150℃未満では酸化被膜の形成に時間がかかり、生産性が低下する。一方、450℃を越えるとCu合金の添加元素が表面に拡散、到達する前に、Cuが酸化して酸化被膜を形成するという問題がある。また、熱処理時間が2分未満では酸化物膜厚が薄く、一方、5時間を越えると酸化物被膜の形成に時間がかかり過ぎる。
次に、本発明の銅合金の1種であるCuMnにおいて、低抵抗率を実現する一例を示す。熱処理によってCuMnは、配線あるいは電極本体とそれを被覆する酸化膜層になる。熱処理時間(秒)とその配線本体の抵抗率(μΩ・cm)との関係を加熱雰囲気中の酸素濃度(ppm)をパラメータに実施例を図27に示す。
図27の測定では、配線本体の上側の表層部にもCuとMnとを含む酸化物を形成し、この上層表層部の酸化物層を除去し、Cu配線本体を露出させてCu配線本体の電気抵抗率を測定した。その結果によると、Cu配線本体の抵抗率は極めて低く、酸素濃度50ppm、熱処理時間4分において2.2μΩ・cmであり、純粋なCuバルク材料の電気抵抗率1.7μΩ・cmに近い値になった。すなわち、TFT−LCDにおいて、低抵抗配線を実現し、画質向上を図るに、十分な数値を実現することができた。
CuMnの薄膜からMnのほとんどが加熱処理によって逃げ出していまい、酸化物層を形成するので、配線本体は、純銅に近い抵抗率を実現することができるのである。
また、図28には、同様に、熱処理時間に対する相対抵抗率を加熱時間をパラメータとした実施例を示す。加熱時間150℃〜400℃において、加熱時間約2分で低抵抗率に飽和することがわかる。これは、工程時間としては十分に短く、TFT−LCDの製造に十分な数値である。
[シェーディング]
次に、本発明の顕著な効果である、配線の低抵抗化による画像品質の向上のうち、特に、シェーディングの削減効果について、説明する。先ず、TFT−LCDの動作について、具体的に説明する。本発明に用いる表示装置は、画素がマトリックス状に配置されたLCDを用い、これをアクティブ・マトリックス方式(Active Matrix)LCD(AM−LCD)という。
例えば、デジタルTV用TFT−LCDの場合、フルHD仕様ではその画素数が(1920x3)x1080になる。すなわち、走査線が1080であり、一方、1つの絵素は3原色(赤、緑、青)からなるために、水平方向を3倍し、信号線が5760になる。このTFT−LCDでは、画素を構成するTFTのゲート電極には、図29に示すゲート電圧Vが印加される。通常、Vは10−15Vとなる。
一方、ソース電極には信号電圧Vが印加され、ゲート電圧パルスが走査信号になる。1画面を表示するフレーム周波数を60Hzとすると、フレーム時間は16.7msとなる。線順次走査で1080本の走査線を走査すると、ゲート電圧パルス幅は約16μsになる。
図29のように、ゲート電圧パルスの周期は16.7ms、パルス幅は約16μsである。一方、液晶を駆動するために、ソース電極に印加される信号電圧は、LCD駆動電圧Vlcを約5Vとすると、電圧振幅が2倍の約10Vになる。図29では、信号電圧と共通電極に印加される共通電圧Vcomとの差分が液晶層駆動電圧V(t)になり、これを交流するためにフレーム毎にV(t)の極性を反転する、フレーム反転方式での駆動波形の一例を示す。
この場合、LCDの透過率は信号電圧を電圧変調して、ディスプレイの輝度を変調する。さらに、ゲート電圧パルスがオフの期間(これはほぼフレーム時間に相当する約16msになる)は、液晶層駆動電圧は保持される。
この様子を図29に示す。液晶層駆動電圧は、書き込み時と保持状態からなる。また、LCDの透過率は液晶層駆動電圧V(t)の実効値に依存する。このため、LCD駆動電圧Vlcは次式のように表わす。

−−−−−−−−−− (1)
ところで、a−Si TFTのスイッチング時間は容量負荷を駆動することとa−Siの移動度が低く0.3−1.0cm/V secであることからμs オーダーである。従って、ゲート電圧 パルス幅16.7μsの間にTFTのスイッチ・オンに数μsを要する。
さらに、液晶層が容量負荷であるために信号電圧の印加に遅れが生ずる。その結果、液晶層駆動電圧V(t)の立ち上がりに遅れが生ずることになる。さらに、フルHD仕様のTV用TFT−LCDでは、一つの行に5760個の画素が配置されている。ゲート配線には、配線の端部にゲート電圧パルスを印加して、一つの行に配置された複数のTFTを同時に励起する。
このとき、ゲート電圧パルスは、端部から各画素のゲート電極に伝播する。
その伝播速度は、ゲート配線の抵抗値とゲート配線に寄生する電気容量が増大すると遅くなる。これをゲート電圧パルスの伝播遅延という。この伝播遅延が大きくなると、液晶層駆動電圧の書き込み時に書き込みに十分な時間を得られなくなり、各画素の液晶駆動電圧が所定の値に達することが出来なくなる。このため、液晶層の透過率にムラが生じ、すなわち、画面の明るさにムラが生ずる、シェーディングの原因になる。もちろん、上述したIPS液晶およびVA液晶でも、同様にシェーディングの原因になり得る。
上述のゲート電圧パルスの伝播遅延のモデルを図30に示す。ゲート配線の各画素毎を抵抗Rと寄生容量Cとで等価的に表わすことができる。この各段毎のRCのゲート電圧 パルスの遅延が累積し、終端のノードn5760では、その伝播遅延が数μsに達する。
このときのLCDの明るさの分布を模式的に表わすと、ノーマリ・ホワイト・モードのLCDでは、ゲート配線に沿って明るさが徐々に変化し、終端では液晶層駆動電圧が十分でなく、本来の黒表示ではなく、明るくなってしまう。このため、ゲート配線の抵抗値を小さくすることによって、ゲート電圧パルスの伝播遅延が小さくなる。その結果、画面の明るさのムラ、つまりシェーディングが抑えられる。
本発明では、上述の純銅に近い銅配線を用いることによって、このシェーディングを図示する図30のように、削減することができる。
一方、ソース配線ではノード数が1080であり、ゲート配線に比較すると伝播遅延の問題は軽い。しかし、LCDパネルが大画面化するに伴い、ソース配線での伝播遅延が1−3μsと無視し得ない値になることから、CuMn合金をソース配線に適用して、この伝播遅延を軽減することはLCD画面の明るさのムラを軽減するのに有効である。
[ガラスとの密着性]
次に、銅合金CuMnとガラスとの密着性について説明する。銅合金CuMnによって形成される薄膜配線及び電極は、加熱処理によって形成される酸化物層によって被覆される。
液晶表示装置において、この配線及びこの電極は、ガラス基板及びこの絶縁層との間で、良好な密着性を有することが必須となる。その密着性は、一般に、テープテストによって判断される。表1に示すように、純Cu薄膜を絶縁膜SiO上に形成した場合には、密着性が得られずに剥離が生ずる。
[表1]
一方、CuとMnの二層薄膜では、加熱処理によってそれらの界面にCuとSiとの相互拡散が生じ、それらの界面にはその組成式がCuMnSiO(0<X<Y, 0<Z<Y)からなる酸化物層を形成する。これにより、絶縁層SiOとの間で良好な密着性が得られる。
密着性を評価するテープテスト試験法として、テープをCu薄膜表面につけて、引き剥がす際に薄膜の剥離状態を評価した。テープは、爪で押さえつけるくらい接着させてからはがす。
この作業を薄膜の同一箇所で10回程度繰り返し行い、基板と密着しているかどうか確認する。この試験法で、テープテスト試験法の結果を詳細に分析した。
それによると、CuMn二層薄膜では、200℃以上の加熱処理によって低い電気抵抗率を示した。一方、密着性に関しては、150℃の加熱処理では、一部に剥離が見られた。250℃の加熱処理では、加熱時間が3分、30分、1時間、20時間、100時間の全ての条件において良好な密着性を示した。同様に、350℃の加熱処理においても良好な密着性を示した。
Cu−4at %Mn合金を、SiO2基板に成膜して400℃で30分熱処理した場合の界面密着強度を純CuとSiO2の間に、半導体配線で多用されるTaを形成した場合と比較した例を図31に示す。密着強度は、ナノスクラッチ法によって測定し、横軸には6ミクロンの距離をスクラッチする時間をプロットし、スクラッチ速度を変化して測定したことを示す。どのスクラッチ速度においても、Cu−Mn/SiO2の方がCu/Ta/SiO2に比べて、大きい荷重を必要とし、密着強度が高いことを示している。
絶縁膜SiO上のこの配線及びこの電極との界面を成すこの酸化物層では、図32、図33に示すように、組成式がCuMnSiOになり、非晶質である。このように、その界面では、Mnを主体とした酸化物層が形成されることによってCu配線と絶縁層との相互拡散を防止できる。さらにCuとSiが酸化物層との界面付近で連続的な濃度変化をしており、これによって良好な密着性が得られていると思われる。
これにより、半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、導電率が高い配線、電極又は端子電極(特に、ソース電極あるいはドレイン電極)を備えた液晶表示装置及びその製造方法を提供することができる。そして、これらの課題を同時に満たし、実際の製造プロセスに適用可能な配線、電極又は端子電極(特に、ソース電極あるいはドレイン電極)を形成することが可能となる。
なお、本実施例では、Cu−4at %Mn合金をスパッタ装置を用いてガラス基板上に成膜した。その後、純アルゴン雰囲気中において150〜350℃の温度範囲で熱処理を行った。熱処理に要した 時間は10分から60分とした。成膜後に熱処理を行わない試料、および熱処理を行った試料において、合金薄膜表面にスコッチテープを貼り付けてテープを剥がすこと によって、薄膜が剥離するかどうかの評価(テープテスト)を行った。その結果、熱処理を行わない合金薄膜はガラス基板から剥離した。一方で、図35に示すように、200℃で20分以上、あるいは250℃以上の温度で10分以上の熱処理を行った場合は、合金薄膜はガラス基板に密着していた。同様のテープテストを純Cu薄膜においても行ったところ、全ての熱処理条件で剥離が生じた。このことから、Cu−Mn合金を用いて、200℃以上の温度で熱処理を行うことによって、ガラス基板に対して 良好な密着性を示すことが明らかになった。
図34に、Cu−Mn合金を250℃で10分の熱処理を行った後の断面TEM組織を示 す。上がCu−Mn合金薄膜の部分であり、下がガラス基板である。両層の界面には 均一なコントラストを有する反応層が観察される。TEMに付属のX線エネルギー分散分光(XEDS)装置を用いて分析した結果、界面の反応層はMnを主体とする酸化物であることが判明した。この酸化物の形成が界面の密着性を改善できた理由である。
抵抗率を減少するためには、界面層を形成するのに十分なだけのMnを添加するのが最適である。例えば、200nmの合金膜を250℃で10分の熱処理を行う場合には、6nmの厚さの界面層が形成される。界面層に含有されるMn量は約50%であるので、厚さにして3nm程度の純Mnが存在するのと同等である。よって、合金に添加されるべきMn濃度は体積比にして3/200のMnとなり、CuとMnの密度を考慮すると、Cu−(1〜2)原子%Mnが最適である。合金膜の厚さが100nmの場合は、この2倍のMn濃度が必要であり、合金膜の厚さが300nmの場合には、この1.5倍のMn濃度が必要である。
また、Cu−Mn合金をガラス基板に成膜後、各温度で所定の時間の熱処理を行なった後の、テープテストによる密着性評価の結果を、図35に示す。この図では、剥離が生じたケースはXとして、場合によっては剥離が起こる場合は△として、剥離が全く生じない場合は○として表示している。なお、純Cuは、全条件で剥離が生じている。図35から、本発明においては、250℃以上の場合に、剥離が全く生じなくなる。
なお、界面層を形成するのに必要な量以上のMnが添加されている合金の場合は、酸素を不可避不純物として含有する高純度Arガス(酸素濃度が0.1ppm以下)雰囲気中で熱処理を行えばよい。図36に350℃で熱処理を行った場合のガラス基板上の合金薄膜の抵抗率、ならびに表面に形成されたMn酸化物の厚さの時間変化を示す。図36に示したように、界面層を形成して合金膜中に残留したMnは、純Ar中に含まれる0.1ppm以下の酸素と反応して表面に酸化物を形成することによって、合金膜中から排出できる。図36に示したように、表面のMn酸化物の成長に伴って抵抗率が減少することが明らかになった。30分の熱処理後の抵抗率は純Cu薄膜と同等の値まで減少する。この状態での合金膜中のMn濃度をXEDSで調べたところ、Mnを検出することができず、Mn酸化物の形成によって余剰 Mnは完全に合金膜中から排出できることが明らかになった。
[製造プロセス]
本発明の液晶表示装置に関して、TFT−LCD(thin film transistor−liquid crystal display)の配線材料及び電極材料として用いる、銅合金に係わる酸化物層及び酸化物層の製造プロセスを説明する。
図37には、TFT製造プロセスの基本を示す。金属、半導体、絶縁体の薄膜51を成膜し、マスク52およびレジスト53を用いたホトエッチングによってパターンを形成する。金属の成膜にはスパッタが用いられ、半導体と絶縁膜の成膜にはCVD(Chemical Vapor Deposition)が用いられる。エッチングには、ドライエッチングあるいはウエットエッチングが用いられる。配線となる金属にはウエットエッチングを用いることが多い。これを、4−5回繰り返して、TFTを製造する。
その中から、露光用ホトマスクを5種用いる、5マスクのプロセスを図38に示す。その順序は、(1)マスク1により、ウエットエッチングに用いてゲートパターンを形成する。(2)マスク2により、ドライエッチングを用いてSiN/a−Si/n+a−Siの3層を一括加工し、パターンを形成する。(3)マスク3によって、ウエットエッチングを用いてソース/ドレイン電極のパターンを形成する。(4)マスク3によって、不純物を含むアモルファス・シリコン(n+a−Si)をドライエッチングを用いてチャネルの構造を作る。(5)マスク4によって、パッシベーション層(保護膜)であるSiN膜をパターニングする。(6)マスク5によって、透明電極であるITO(Indium Tin Oxide)膜をパターニングする。これによって、TFT基板が製造される。
図39に、標準的な5マスクのプロセスによって形成したTFT構造の断面を示す。図40に示すように、外部電極となるゲート端子部では、金属薄膜とITO膜との積層構造になる。図41には各画素の平面図を示す。
本発明に係わる銅合金の添加元素を酸化物層の元素よりも酸化物形成自由エネルギーを負の大きい値にすることによって、上述の酸化物を還元して酸化被膜層を形成することができる。また酸化雰囲気であれば酸化物を還元することなく酸化被膜層を形成することができる。
そして、本発明に関するTFT−LCDの配線材料及び電極材料として適用するCu合金を、酸素を含有する絶縁膜と接触させておくと、その界面でCu合金が拡散してきて添加元素が酸化して酸化被膜層を形成する。
さらに、絶縁層に含まれる金属元素、Cu合金中のCu、添加元素がそれぞれ酸化物を形成して一つになって複合酸化物被膜を形成する。例えば、TFT基板がSiO等の酸化物を含む場合、基板上にCu合金中のゲート配線を設け、これを熱処理すると、ゲート配線を形成するCu合金中の添加元素が、基板とゲート配線の界面に拡散して、基板の酸素と反応して酸化物となり、これによって酸化被膜層を形成する。
また、例えば、ゲート電極351の上には、SiNO等によって構成されたゲート絶縁膜37が設けられるが、製造過程で加熱処理を施すことで、ゲート電極351とゲート絶縁膜37との界面に(Cu、Si、添加元素)Oで表される酸化物層を形成する。このようにして、TFT−LCDの配線材料および電極材料として銅合金を用いてその表面に酸化物層を設けることができる。
本発明に係る液晶表示装置の製造方法を提供する。本発明に係わるTFT−LCDのTFT基板11の製造において、基板上に、Cuを主成分とし、その表面または基板との界面に、前記Cuに添加した添加元素の酸化物層を形成する銅合金を物理蒸着法又は化学気相成長法によって成膜する工程と、得られた銅合金膜をホトエッチングして各配線及び各電極のうち少なくとも一つを形成する。
この場合において、前記銅合金は、前記添加元素がMn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、PrおよびNdからなる群から選択される少なくとも1種の金属であることが好ましい。また、この場合において、前記形成された配線あるいは電極のうち少なくとも一つの表面に酸化物層を形成する工程を有するものとすることができる。
前記酸化物層形成工程における雰囲気ガスは、1ppm以上100ppm以下の酸素を含有するアルゴンなどの不活性ガスが望ましい。さらに、該雰囲気ガス中の酸素濃度は、5〜50ppmであることが好ましい。あるいは、酸素を不可避不純物として含有するアルゴンガスを用いることもできる。さらにまた、前記酸化物形成工程は、前記配線あるいは電極のうち少なくとも一つを形成した後、150〜400℃で、2分〜50時間加熱して、前記配線あるいは電極の少なくとも一つの表面に、前記銅合金における添加元素の酸化物層を形成する工程とすることができる。
絶縁膜SiO上に、純度99.9999%のCuと純度99.98%のMnからなるCu−2 at,% Mn合金をターゲット材料として用いて、その合金の薄膜を成膜し、150℃以上、450℃以下の温度で熱処理を施した。その後、オージェ電子分光法によって薄膜表面から深さ方向の組成を分析した。
さらに、断面試料を作製して、その断面写真を図42に示す。透過電子顕微鏡とX線エネルギー損失分光器(EELS)を用いて組織観測と組成分析を行った。その結果の一例を図43に示す。Cu−Mn合金と絶縁基板との界面付近及びCu−Mn合金表面付近においてMnを主元素とする安定な酸化物層が数nm〜20数nmの厚みで形成されている。
図44には、熱処理時間に対する酸化物層の膜厚の変化を示す。表2には、CuMn合金中のMn原子濃度、熱処理時間、熱処理温度に対して、得られた酸化物層の膜厚を示す。図32および33には、酸化層の組成分布の拡大図を示す。Mnは、酸化物層のほぼ中心にピークを有する分布を示す。Cuは、配線本体側から酸化物層に侵入するが、絶縁膜へのCuの侵入を防止していることがわかる。
[表2]
本発明の液晶表示装置において、この銅合金としてCuMnを用いる場合、スパッタリング・ターゲットに関する要件を提供する。本発明に係わるTFT−LCDでは、特に、ゲート配線での伝播遅延が大きくなる。これを軽減するには、上述のように、銅配線を用い、かつ、純銅に近い低抵抗の配線を実現するのが好ましい。
図45は、CuMnを用いたゲート配線の断面図を示す。配線本体171及び酸化膜被覆層172からなる。その図45中のパラメータa,b,h,t,tは各部の寸法を表わす。a,bは数μm−10数μmであり、hは200−500nm である。tおよび tは2−10nm である。この場合、配線本体171純銅に近い抵抗率を実現するには、熱処理によって形成される酸化膜被覆層172に含有されるMn量に相当するMn量が、熱処理前の配線本体171であるCuMnに含有されることが好ましい。したがって、スパッタリングのターゲットに含有される添加元素であるMnの含有量が規定される。
[有機EL]
本発明は、TFT型液晶表示装置に限定されるものではなく、有機EL表示装置にも適用が可能である。本発明に係わる有機ELの一例を図46に示す。ガラス基板201と、このガラス基板201上に順次積層された陽極(ITO)202、ホール輸送層(HTL)203、発光層(EML)204、電子輸送層(ETL)205及び電子輸送層205の上部に配置された陰極206から主として構成されている。発光層としては、例えばジアミン類等の有機物が用いられる。陽極202と陰極206とは電源を介して電極線によって電気的に接続されている。各層の厚さは、例えば、数十nm程度である。
有機EL表示装置には、基板181上でマトリックス状に交叉する走査線194と信号線195及び電源線196があり、走査線194と信号線195と電源線196に囲まれた画素領域198があり、一例としてこの画素領域198に有機EL素子191、駆動TFT192、スイッチTFT193がある。
有機ELはガラス基板上に積層された陽極、正孔輸送層、有機発光層、電子輸送層及び陰極とを有する。1画素がTFT回路と有機EL素子からなり、複数の画素がマトリックス状に配置される、いわゆる、アクティブ・マトリックス有機EL表示装置である。
1画素の等価回路を図47に示す。また、図48には、この画素の断面図を示す。例えば、ガラス基板181上に駆動用TFT部182と有機EL素子184、ここにTFTの電極183、金属からなる陰極185及び透明電極186があり、この例では光187は基板の下部へ発光される。
アクティブ・マトリックス方式有機EL表示装置において、アクティブ・マトリックス方式液晶表示装置に発生したゲート電圧パルスの伝播遅延に起因する画像のムラが発生する。それに対処するに、導電率の高い配線材料として銅合金が用いられる。
本発明の銅合金は、走査線及び信号線に有用である。本発明に係る有機EL表示装置において、走査線、信号線、電源線及びTFTの電極の少なくとも一つは、銅を主成分とし、配線あるいは電極を被覆した、銅に添加した添加元素の酸化物層を形成する銅合金からなる。その配線の断面は図45のような構造になる。
さらにまた、銅合金は、添加元素が銅合金表面に拡散して、添加元素の酸化被膜層が形成される銅合金であってよい。さらにまた、添加元素は、Mn、Zn、Ga、Li、Ge、Sr、Ag、In、Sn、Ba、PrおよびNdからなる群から選択される少なくとも1種の金属とすることができる。また、添加元素は、Mn、ZnおよびGaからなる群から選択される少なくとも1種の金属とすることがより好ましい。さらに、添加元素をMnとすることが最も好ましい。
さらにまた、外部引き出し電極端子の構造は、図16あるいは図17あるいは図18あるいは図19あるいは図20であることが好ましい。
液晶表示装置(LCD)モジュールの断面の概念図 LCDパネルの断面の概念図 IPS液晶の概念図 画素部及びTFT部の平面図 画素部及びTFT部の断面図 画素部及びTFT部の等価回路図 TFTの断面図(スタガ型トップゲート構造) TFTの断面図(逆スタガ型チャネルストッパ構造) TFTの断面図(逆スタガ型チャネルエッチ構造) 本発明になる画素部及びTFT部の断面の一例 本発明になる画素部及びTFT部の断面の一例 本発明になる画素部及びTFT部の断面の一例 本発明になる画素部及びTFT部の断面の一例 I−V特性の測定結果 I−V特性の測定結果 液晶表示装置(LCD)モジュールの端子部の断面図 液晶表示装置(LCD)モジュールの端子部の断面図 液晶表示装置(LCD)モジュールの端子部の断面図 液晶表示装置(LCD)モジュールの端子部の断面図 液晶表示装置(LCD)モジュールの端子部の断面図 I−V特性の測定結果 I−V特性の測定結果 I−V特性の測定結果 I−V特性の測定結果 I−V特性の測定結果 画素部及びTFT部の断面の一例 銅合金(CuMn)における抵抗率(1) 銅合金(CuMn)における抵抗率(2) TFTの動作波形図 ゲート電圧パルスの伝播遅延のモデル図 半導体配線で多用されるTaを形成した場合と比較した例である。 配線構造の組成図 配線構造の組成の拡大図 ガラス基板上のCu−Mn合金を250℃で20分の熱処理を行った後の断面TEM組織写真 Cu−Mn合金をガラス基板に成膜後、各温度で所定の時間の熱処理を行なった後の、テープテストによる密着性評価の結果 350℃で熱処理を行った場合の合金薄膜の抵抗率、ならびに表面に形成されたMn酸化物の厚さの時間変化 TFT製造プロセスの基本図 TFT製造の5マスク・プロセス 5マスク・プロセスによるTFTの断面図 外部へ引き出す電極端子の断面図 画素部の平面図 配線の酸化物被覆層の断面写真 配線の酸化物皮膜層の組成 酸化物被覆層の膜厚 本発明になる配線構造の断面のモデル図 有機EL素子の断面の一例 有機ELディスプレイの画素の等価回路の一例 有機ELディスプレイの断面の一例
符号の説明
1 LCDパネル
2 駆動回路
3 バックライト
4 シャーシ
11 TFT基板
12 カラーフィルタ基板
13 液晶層(LC層)
14 スペーサ
15 シール
17 配向膜
18 偏光フィルム
19 偏光フィルム
21 LCDドライバLSI・チップ
22 多層プリント板(PCB)
23 コントロール回路
31 画素部
32 TFT部
33 ゲート配線
34 信号配線
36 アモルファス・シリコン(a−Si)
37 ゲート絶縁膜
38 ランプ
39 導光板
43 チャネルエッチ部
44 パッシベーション層(保護膜)
45 不純物を含むアモルファス・シリコン(n+a−Si)
46 ソース及びドレイン電極の酸化物層
47 ゲート電極の酸化物層
51 薄膜
52 マスク
53 レジスト
71 ITO膜
111 TFT
112 保持容量(C
113 画素電極
121 ブラックマトリックス(BM)
122 カラーフィルタ(CF)
123 共通電極
161 ショート部分
162 接続パッド
181 基板
182 駆動TFT部
183 TFTの電極
184 有機EL素子
185 陰極
186 陽極(透明電極)
187 発光
191 有機El素子
192 駆動TFT
193 スイッチTFT
194 走査線
195 信号線
196 電源線
198 画素領域
201 ガラス基板
202 陽極(ITO)
203 ホール輸送層(HTL)
204 発光層(EML)
205 電子輸送層(ETL)
206 陰極
311 バックライトユニット
351 ゲート電極
352 ソース電極
353 ドレイン電極




Claims (10)

  1. 液晶表示装置を構成するTFT基板上のTFT電極において、
    ソース電極あるいはドレイン電極が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物からなり、
    窒化シリコン(SiNx)層からなるパッシベーション層が前記ソース電極あるいはドレイン電極上に形成されており、
    前記酸化物の主成分がMnであり、かつ前記酸化物の副成分がCuであり、
    前記酸化物は、組成式がCu Mn Si O(0<X<Y,0<Z<Y)であることを特徴とする液晶表示装置。
  2. 前記TFT電極において、前記半導体層と前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記TFT電極において、画素電極と前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする請求項1に記載の液晶表示装置。
  4. 前記画素電極が、ITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)あるいはITZO(酸化インジウム錫亜鉛)であることを特徴とする請求項3に記載の液晶表示装置。
  5. 前記銅を主体とした層は、銅合金から形成され、該銅合金の添加元素は、Mnであることを特徴とする請求項1に記載の液晶表示装置。
  6. 前記Mnの添加量が、0.5−25 at %であることを特徴とする請求項に記載の液晶表示装置。
  7. 前記酸化物が、Siを含むことを特徴とする請求項1に記載の液晶表示装置。
  8. 液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極あるいはドレイン電極が半導体層と窒化シリコン(SiNx)層からなるパッシベーション層に挟持された構造を有し、該ソース電極あるいはドレイン電極は、銅を主成分とした第一の層と、当該第一の層の外周部を被覆する酸化物からなる第二の層からなり、さらに前記第二の層の主成分がMnであり、かつ前記第二の層の副成分がCuであり、前記第二の層の組成式が、Cu Mn Si O(0<X<Y,0<Z<Y)であることを特徴とする液晶表示装置。
  9. 前記第一の層は、銅合金から形成され、該銅合金の添加元素は、Mnであることを特徴とする請求項に記載の液晶表示装置。
  10. 前記Mnの添加量が、0.5−25 at %であることを特徴とする請求項に記載の液晶表示装置。
JP2007124037A 2007-05-09 2007-05-09 液晶表示装置 Expired - Fee Related JP5121299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007124037A JP5121299B2 (ja) 2007-05-09 2007-05-09 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007124037A JP5121299B2 (ja) 2007-05-09 2007-05-09 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2008282887A JP2008282887A (ja) 2008-11-20
JP5121299B2 true JP5121299B2 (ja) 2013-01-16

Family

ID=40143477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007124037A Expired - Fee Related JP5121299B2 (ja) 2007-05-09 2007-05-09 液晶表示装置

Country Status (1)

Country Link
JP (1) JP5121299B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043798A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
JP5315641B2 (ja) * 2007-08-07 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
JP5308206B2 (ja) * 2009-03-27 2013-10-09 株式会社ジャパンディスプレイ 表示装置製造方法
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5580619B2 (ja) * 2010-02-19 2014-08-27 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
KR20230003378A (ko) 2010-02-26 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5432771B2 (ja) * 2010-02-26 2014-03-05 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5453663B2 (ja) * 2010-07-02 2014-03-26 合同会社先端配線材料研究所 薄膜トランジスタ
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP2012222171A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
KR20130048703A (ko) * 2011-11-02 2013-05-10 히타치 덴센 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과, 박막 트랜지스터를 구비한 표시 장치, 스퍼터링 타깃재
JP2015159132A (ja) * 2012-06-14 2015-09-03 パナソニック株式会社 薄膜トランジスタ
US20160204126A1 (en) * 2013-08-27 2016-07-14 Joled Inc. Thin-film transistor substrate and method for fabricating the same
WO2015049818A1 (ja) * 2013-10-03 2015-04-09 パナソニック株式会社 薄膜トランジスタ基板の製造方法
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6019507B2 (ja) * 2013-12-10 2016-11-02 株式会社Joled 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
WO2019188843A1 (ja) * 2018-03-28 2019-10-03 大日本印刷株式会社 配線基板、および配線基板を製造する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124254A (ja) * 1982-01-20 1983-07-23 Nippon Mining Co Ltd 半導体機器のリ−ド材用銅合金
JPH11194361A (ja) * 1997-12-26 1999-07-21 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置
JPH11274524A (ja) * 1998-03-20 1999-10-08 Toshiba Corp X線撮像装置
JP2000252472A (ja) * 1999-03-02 2000-09-14 Matsushita Electric Ind Co Ltd 薄膜半導体素子及びその製造方法
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7626665B2 (en) * 2004-08-31 2009-12-01 Tohoku University Copper alloys and liquid-crystal display device
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
JP2005215649A (ja) * 2004-02-02 2005-08-11 Seiko Epson Corp 電気光学装置及び電子機器
JP5068925B2 (ja) * 2004-09-03 2012-11-07 Jx日鉱日石金属株式会社 スパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス

Also Published As

Publication number Publication date
JP2008282887A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
JP5121299B2 (ja) 液晶表示装置
JP5571887B2 (ja) 液晶表示装置及びその製造方法
US8451394B2 (en) Liquid crystal display device and manufacturing method therefor
US8089158B2 (en) Liquid crystal display device and manufacturing method therefor
JP4705062B2 (ja) 配線構造およびその作製方法
US9070600B2 (en) Active matrix substrate, display panel, and display device
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
US7642552B2 (en) Liquid crystal display device and manufacturing method therefor
JP2009020199A (ja) 表示パネル及びその製造方法
US20160336386A1 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
US20090250244A1 (en) Transparent conductive film, display device, and manufacturing method thereof
KR20070121594A (ko) Tft 어레이 기판 및 그 제조 방법
JP4453845B2 (ja) 液晶表示装置及びその製造方法
KR20070109192A (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
JP2008170744A (ja) 液晶表示装置及びその製造方法
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Cu 합금막
KR101200949B1 (ko) 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판
JP2006210477A (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機el表示装置並びに透明導電積層基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120405

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees