Nothing Special   »   [go: up one dir, main page]

JP5119741B2 - Switching module - Google Patents

Switching module Download PDF

Info

Publication number
JP5119741B2
JP5119741B2 JP2007137999A JP2007137999A JP5119741B2 JP 5119741 B2 JP5119741 B2 JP 5119741B2 JP 2007137999 A JP2007137999 A JP 2007137999A JP 2007137999 A JP2007137999 A JP 2007137999A JP 5119741 B2 JP5119741 B2 JP 5119741B2
Authority
JP
Japan
Prior art keywords
insulating substrate
switching elements
switching
copper
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007137999A
Other languages
Japanese (ja)
Other versions
JP2008294216A (en
Inventor
達見子 佐々木
道雄 玉手
拡 田久保
パサン フェルナンド
健次 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2007137999A priority Critical patent/JP5119741B2/en
Publication of JP2008294216A publication Critical patent/JP2008294216A/en
Application granted granted Critical
Publication of JP5119741B2 publication Critical patent/JP5119741B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce conduction noise and radiation noise by further reducing stray capacitance leading to common mode current. <P>SOLUTION: An insulating substrate 11 is mounted on a copper base 10 for cooling. Copper patterns 12, 13, and 18, which are separated from one another, are formed on the insulating substrate 11. A convex part 19 is formed corresponding to the arrangement position of the copper pattern 18 in the insulating substrate 11. The thickness in the insulating substrate 11 of the region, in which the copper pattern 18 is formed, is constructed so as to be thicker than the thickness in the insulating substrate 11 of the region, in which the copper patterns 12 and 13 are formed. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明はスイッチングモジュールに関し、特に、スイッチング素子とこれに逆並列に接続されたダーオードとを1アームとして構成された上下2アーム直列回路の実装方法に適用して好適なものである。   The present invention relates to a switching module, and is particularly suitable for application to a mounting method of an upper and lower two-arm series circuit configured with a switching element and a diode connected in reverse parallel thereto as one arm.

商用交流電源などから得られた入力電力を半導体スイッチング素子にて所定の周波数の電力に変換して出力するために、インバータなどの電力変換装置が用いられている。
図6は、インバータを用いた電力変換装置の一例を示す図である。
図6において、三相交流電源41は、整流器42および平滑コンデンサC4を介してインバータ43に接続され、インバータ43はモータ44に接続されている。そして、三相交流電源41の各相は、コモンモードノイズを低減するために、接地コンデンサC1〜C3をそれぞれ介して接地されている。ここで、整流器42には、整流ダイオードD1〜D6が設けられるとともに、インバータ43には、スイッチング素子M11〜M16およびスイッチング素子M11〜M16にそれぞれ逆並列接続された帰還ダイオードD11〜D16が設けられている。
In order to convert input power obtained from a commercial AC power source into power of a predetermined frequency by a semiconductor switching element and output the power, a power conversion device such as an inverter is used.
FIG. 6 is a diagram illustrating an example of a power converter using an inverter.
In FIG. 6, a three-phase AC power supply 41 is connected to an inverter 43 via a rectifier 42 and a smoothing capacitor C4, and the inverter 43 is connected to a motor 44. Each phase of the three-phase AC power supply 41 is grounded via grounding capacitors C1 to C3 in order to reduce common mode noise. Here, the rectifier 42 is provided with rectifier diodes D1 to D6, and the inverter 43 is provided with switching elements M11 to M16 and feedback diodes D11 to D16 connected in reverse parallel to the switching elements M11 to M16, respectively. Yes.

なお、スイッチング素子M11〜M16としては、例えば、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)やパワーMOSFETを用いることができる。
そして、三相交流電源41にて生成された交流電圧は整流器42および平滑コンデンサC4にて直流電圧に変換され、その直流電圧はインバータ43にて交流電圧に変換されてモータ44に供給される。
As the switching elements M11 to M16, for example, an IGBT (Insulated Gate Bipolar Transistor) or a power MOSFET can be used.
The AC voltage generated by the three-phase AC power supply 41 is converted into a DC voltage by the rectifier 42 and the smoothing capacitor C4, and the DC voltage is converted into an AC voltage by the inverter 43 and supplied to the motor 44.

ここで、各スイッチング素子M11〜M16と各帰還ダイオードD11〜D16の組で基本回路(アーム)が構成され、インバータ43は、このアームを6個用いることで構成することができる。そして、各スイッチング素子M11〜M16とこれに逆並列に接続された各帰還ダイオードD11〜D16とを1アームとすると、スイッチング素子M11、M14にて上下2アーム直列回路を構成し、スイッチング素子M12、M15にて上下2アーム直列回路を構成し、スイッチング素子M13、M16にて上下2アーム直列回路を構成することができる。そして、これら3組の上下2アーム直列回路を3並列接続することでインバータ43を構成することができる。   Here, a basic circuit (arm) is configured by a set of the switching elements M11 to M16 and the feedback diodes D11 to D16, and the inverter 43 can be configured by using six arms. Then, assuming that each switching element M11 to M16 and each feedback diode D11 to D16 connected in antiparallel to one arm are one arm, the switching elements M11 and M14 constitute an upper and lower two-arm series circuit, and the switching element M12, The upper and lower two-arm series circuit can be configured by M15, and the upper and lower two-arm series circuit can be configured by the switching elements M13 and M16. The inverter 43 can be configured by connecting these three sets of upper and lower two-arm series circuits in parallel.

なお、インバータモジュールは、上下2アーム分を1組(2in1タイプ)とするか、あるいは6アーム分を1組(6in1タイプ)として構成することができ、3相インバータでは、2アームの組を3並列接続するか、6アームの組をそのまま用いることができる。
また、インバータモジュールは、冷却のためにヒートシンク45上に設置され、このヒートシンク45は、安全のためにアース電位に接続される。
Note that the inverter module can be configured as one pair (2 in 1 type) for the upper and lower two arms, or one group (6 in 1 type) for six arms. It can be connected in parallel or a 6-arm set can be used as it is.
The inverter module is installed on a heat sink 45 for cooling, and the heat sink 45 is connected to a ground potential for safety.

図7は、上下2アーム直列回路が搭載されたスイッチングモジュールの外観構成を示す斜視図である。
図7において、冷却用の銅ベース101上には封止樹脂102が設けられ、負荷側に接続される出力電極103、直流の負側出力電極104、直流の正側出力電極105、上アーム側および下アーム側のIGBTのゲート/エミッタ端子106が封止樹脂102から取り出されている。ここで、銅ベース101は、図4のヒートシンク45と接するように配置され、ヒートシンク45と同電位に設定することができる。
FIG. 7 is a perspective view showing an external configuration of a switching module on which upper and lower two-arm series circuits are mounted.
7, a sealing resin 102 is provided on a cooling copper base 101, and an output electrode 103 connected to the load side, a DC negative output electrode 104, a DC positive output electrode 105, an upper arm side The gate / emitter terminal 106 of the IGBT on the lower arm side is taken out from the sealing resin 102. Here, the copper base 101 is disposed so as to be in contact with the heat sink 45 of FIG. 4 and can be set to the same potential as the heat sink 45.

図8は、図7のスイッチングモジュールに搭載されたIGBTの実装状態を示す平面図、図9は、図7のスイッチングモジュールに搭載されたIGBTの実装状態を示す断面図である。
図8および図9において、各半導体チップ114、115には、スイッチング素子とこれに逆並列に接続された帰還ダイオードとを形成することができる。なお、以下の説明では、スイッチング素子としてIGBTを用いる方法について説明する。
FIG. 8 is a plan view showing the mounting state of the IGBT mounted on the switching module of FIG. 7, and FIG. 9 is a cross-sectional view showing the mounting state of the IGBT mounted on the switching module of FIG.
8 and 9, each semiconductor chip 114, 115 can be formed with a switching element and a feedback diode connected in antiparallel thereto. In the following description, a method using an IGBT as a switching element will be described.

そして、上アーム側の半導体チップ114は、IGBTのエミッタが上側、コレクタが下側を向くようにして銅パターン112上に半田付けにて実装され、下アーム側の半導体チップ115は、IGBTのエミッタが上側、コレクタが下側を向くようにして銅パターン113上に半田付けにて実装されている。そして、半導体チップ114の上側の端子と銅パターン113とをボンディングワイヤ116にて接続することで、半導体チップ114に搭載されたIGBTのエミッタと半導体チップ115に搭載されたIGBTのコレクタとを接続し、上下2アーム直列回路を形成することができる。
ここで、銅パターン112、113はセラミック基板111を介して銅ベース101と向き合うため、銅パターン112、113と銅ベース101との間には浮遊容量が形成される。すなわち、上アーム側のIGBTのコレクタと銅ベース101との間および下アーム側のIGBTのコレクタと銅ベース101との間に浮遊容量が形成される。
The upper arm side semiconductor chip 114 is mounted on the copper pattern 112 by soldering so that the IGBT emitter is on the upper side and the collector is on the lower side, and the lower arm side semiconductor chip 115 is the IGBT emitter. Is mounted on the copper pattern 113 by soldering so that the collector faces the upper side. Then, the upper terminal of the semiconductor chip 114 and the copper pattern 113 are connected by the bonding wire 116, thereby connecting the emitter of the IGBT mounted on the semiconductor chip 114 and the collector of the IGBT mounted on the semiconductor chip 115. An upper and lower two-arm series circuit can be formed.
Here, since the copper patterns 112 and 113 face the copper base 101 through the ceramic substrate 111, a stray capacitance is formed between the copper patterns 112 and 113 and the copper base 101. That is, stray capacitances are formed between the collector of the IGBT on the upper arm side and the copper base 101 and between the collector of the IGBT on the lower arm side and the copper base 101.

図10は、図6の2素子構成のインバータを用いた場合におけるコモンモード電流経路を示す図である。
図10において、インバータモジュールは、アース電位と同電位のヒートシンク45上に実装され、上アーム側のIGBTのコレクタと銅ベース101との間および下アーム側のIGBTのコレクタと銅ベース101との間に形成される浮遊容量C5、C6もアース電位に接続される。そして、コモンモード電流は、浮遊容量C5、C6を通るコモンモード電流経路RCを介して主に流れる。
FIG. 10 is a diagram showing a common mode current path when the inverter having the two-element configuration of FIG. 6 is used.
In FIG. 10, the inverter module is mounted on a heat sink 45 having the same potential as the ground potential, and is between the collector of the IGBT on the upper arm side and the copper base 101 and between the collector of the IGBT on the lower arm side and the copper base 101. The stray capacitances C5 and C6 formed in the circuit are also connected to the ground potential. The common mode current mainly flows through the common mode current path RC passing through the stray capacitances C5 and C6.

ただし、IGBTが実際にスイッチング動作した場合、浮遊容量C5では理想的には電位変動がないため充放電電流が流れることはなく、主として浮遊容量C6に流れる充放電電流がコモンモード電流となる。そして、このコモンモード電流に起因して生じる電位変動が伝導ノイズとして他の装置に伝わると、誤動作の原因となる。また、このコモンモード電流は通常は高周波電流であるため、このコモンモード電流が流れると、コモンモード電流経路RCがループアンテナとなって不要な電磁波が放射ノイズとして放射され、他の装置の誤動作の原因となる。   However, when the IGBT actually performs a switching operation, there is no potential fluctuation in the stray capacitance C5, and therefore no charge / discharge current flows, and the charge / discharge current that flows mainly in the stray capacitance C6 becomes the common mode current. If the potential fluctuation caused by the common mode current is transmitted to other devices as conduction noise, it causes a malfunction. In addition, since this common mode current is usually a high frequency current, when this common mode current flows, the common mode current path RC becomes a loop antenna and unnecessary electromagnetic waves are radiated as radiated noise, causing malfunction of other devices. Cause.

ここで、伝導ノイズや放射ノイズはコモンモード電流の大きさに依存し、コモンモード電流の大きさはIGBTの浮遊容量に比例することから、IGBTの浮遊容量が大きくなるに従って、伝導ノイズや放射ノイズも大きくなる。
このようなコモンモード電流に起因する伝導ノイズや放射ノイズの対策として、インバータモジュール外の部分について、配線とアース電極とのラミネート化や、接地コンデンサC1〜C3を設けるなどの方法がとられる。また、コモンモード電流を小さくすることで、放射ノイズを低減する方法も提案されている(特許文献1)。
さらに、本出願人による先願(特願2005−378743)には、上アームの低電位側端子と下アームの高電位側端子とを接続する実装パターンの面積を小さくすることで、コモンモード電流量を低減し、伝導ノイズや放射ノイズを低減する方法が提案されている。
Here, conduction noise and radiation noise depend on the magnitude of the common mode current, and the magnitude of the common mode current is proportional to the stray capacitance of the IGBT. Therefore, as the stray capacitance of the IGBT increases, the conduction noise and radiation noise are increased. Also grows.
As countermeasures against such conduction noise and radiation noise caused by the common mode current, methods such as laminating wiring and ground electrodes and providing grounding capacitors C1 to C3 are taken for the part outside the inverter module. A method of reducing radiation noise by reducing the common mode current has also been proposed (Patent Document 1).
Further, in the prior application (Japanese Patent Application No. 2005-378743) by the present applicant, the common mode current is reduced by reducing the area of the mounting pattern connecting the low potential side terminal of the upper arm and the high potential side terminal of the lower arm. A method for reducing the amount of conduction noise and radiation noise has been proposed.

図4は、先願のスイッチングモジュールの概略構成を示す断面図、図5は、図4のスイッチングモジュールの概略構成を示す平面図である。
図4および図5において、銅ベース30上には絶縁性基板31が搭載され、絶縁性基板31上には、互いに分離された銅パターン32、33、38が形成されている。また、半導体チップ34、35には、IBGTとこれに逆並列に接続された帰還ダイオードとがそれぞれ形成されている。
4 is a cross-sectional view showing a schematic configuration of the switching module of the prior application, and FIG. 5 is a plan view showing a schematic configuration of the switching module of FIG.
4 and 5, an insulating substrate 31 is mounted on a copper base 30, and copper patterns 32, 33, and 38 that are separated from each other are formed on the insulating substrate 31. The semiconductor chips 34 and 35 are each formed with an IBGT and a feedback diode connected in antiparallel thereto.

そして、上アーム側の半導体チップ34は、IGBTのエミッタが上側、コレクタが下側を向くようにして銅パターン32上に半田付けにて実装され、下アーム側の半導体チップ35は、IGBTのコレクタが上側、エミッタが下側を向くようにして銅パターン33上に半田付けにて実装されている。そして、半導体チップ34の上側の端子と銅パターン38とをボンディングワイヤ36にて接続するとともに、半導体チップ35の上側の端子と銅パターン38とをボンディングワイヤ37にて接続することで、半導体チップ34に搭載されたIGBTのエミッタと半導体チップ35に搭載されたIGBTのコレクタとを接続し、上下2アーム直列回路を形成することができる。   The semiconductor chip 34 on the upper arm side is mounted on the copper pattern 32 by soldering so that the emitter of the IGBT faces the upper side and the collector faces the lower side, and the semiconductor chip 35 on the lower arm side is the collector of the IGBT. Is mounted on the copper pattern 33 by soldering so that the emitter faces upward and the emitter faces downward. The upper terminal of the semiconductor chip 34 and the copper pattern 38 are connected by the bonding wire 36, and the upper terminal of the semiconductor chip 35 and the copper pattern 38 are connected by the bonding wire 37. By connecting the emitter of the IGBT mounted on and the collector of the IGBT mounted on the semiconductor chip 35, an upper and lower two-arm series circuit can be formed.

ここで、銅パターン38は、ボンディングワイヤ36、37を接続するための最小限の面積に設定することで、図10の浮遊容量C6を小さくすることができ、コモンモード電流量を低減することができる。
また、特許文献2には、実装基板に形成されたグランド電極と高周波回路との間に生じる寄生容量を低減し、良好な高周波特性を得ることができるようにするために、ダイパッド部にグランド電位が印加される高周波スイッチICパッケージにおいて、高周波スイッチICをダイパッド部にエポキシ樹脂から成るスペーサを介して搭載する方法が開示されている。
特開2004−7888号公報 特開2006−237450号公報
Here, by setting the copper pattern 38 to the minimum area for connecting the bonding wires 36 and 37, the stray capacitance C6 in FIG. 10 can be reduced, and the amount of common mode current can be reduced. it can.
In Patent Document 2, in order to reduce the parasitic capacitance generated between the ground electrode formed on the mounting substrate and the high-frequency circuit and to obtain good high-frequency characteristics, the ground potential is applied to the die pad portion. In a high-frequency switch IC package to which is applied, a method of mounting the high-frequency switch IC on a die pad portion via a spacer made of an epoxy resin is disclosed.
JP 2004-7888 A JP 2006-237450 A

しかしながら、図4および図5の先願のスイッチングモジュールでは、銅パターン32、33、38が絶縁性基板31の同一面上に形成されているため、図10の浮遊容量C6を小さくするには限界があり、コモンモード電流量を低減するには限界があった。
そこで、本発明の目的は、コモンモード電流の原因となる浮遊容量のさらなる低減を図ることで、伝導ノイズや放射ノイズを低減することが可能なスイッチングモジュールを提供することである。
However, in the switching module of the prior application shown in FIGS. 4 and 5, the copper patterns 32, 33 and 38 are formed on the same surface of the insulating substrate 31, so that it is not possible to reduce the stray capacitance C6 shown in FIG. There was a limit to reducing the amount of common mode current.
Therefore, an object of the present invention is to provide a switching module capable of reducing conduction noise and radiation noise by further reducing stray capacitance that causes a common mode current.

上述した課題を解決するために、請求項1記載のスイッチングモジュールによれば、上アームおよび下アームを構成する複数のスイッチング素子と、
前記複数のスイッチング素子を実装する絶縁性基板と、
前記絶縁性基板に実装された前記複数のスイッチング素子を冷却する導電性のベース板とを備えたスイッチングモジュールであって
前記複数のスイッチング素子が、主電流が流れる一対の電極を表裏にそれぞれ備え、
前記複数のスイッチング素子と前記導電性のベース板とが、前記絶縁性基板の一面側および他面側にそれぞれ配置され、
前記上アームの低電位側と前記下アームの高電位側とを接続する前記スイッチング素子の前記電極が、交流電圧が印加される銅パターンにそれぞれ接続され、
前記上アームを構成する前記スイッチング素子の高電位側電極および前記下アームを構成する前記スイッチング素子の低電位側電極が、前記絶縁性基板の一面側に形成された、直流電圧が印加される銅パターンにそれぞれ接続され、
前記交流電圧が印加される銅パターンと前記導電性のベース板との距離が、前記直流電圧が印加される銅パターンと前記導電性のベース板との距離よりも長いことを特徴とする。
In order to solve the above-described problem, according to the switching module of claim 1, a plurality of switching elements constituting the upper arm and the lower arm,
An insulating substrate for mounting the plurality of switching elements;
A switching module comprising a conductive base plate for cooling the plurality of switching elements mounted on the insulating substrate ;
The plurality of switching elements respectively include a pair of electrodes through which a main current flows, on both sides,
The plurality of switching elements and the conductive base plate are disposed on one side and the other side of the insulating substrate, respectively.
The electrodes of the switching elements connecting the low potential side of the upper arm and the high potential side of the lower arm are respectively connected to copper patterns to which an alternating voltage is applied;
A copper to which a DC voltage is applied, wherein a high potential side electrode of the switching element constituting the upper arm and a low potential side electrode of the switching element constituting the lower arm are formed on one surface side of the insulating substrate Connected to each pattern,
The distance between the copper pattern where the AC voltage is applied to the conductive base plate, wherein longer than the distance between the copper pattern where the DC voltage is applied to the conductive base plate.

また、請求項2記載のスイッチングモジュールによれば、上アームおよび下アームを構成する複数のスイッチング素子と、
前記複数のスイッチング素子を実装する絶縁性基板と、
前記絶縁性基板に実装された前記複数のスイッチング素子を冷却する導電性のベース板とを備えたスイッチングモジュールであって
前記複数のスイッチング素子が、主電流が流れる一対の電極を表裏にそれぞれ備え、
前記複数のスイッチング素子と前記導電性のベース板とが、前記絶縁性基板の一面側および他面側にそれぞれ配置され、
前記上アームを構成する前記スイッチング素子の直流電圧が印加される電極が、前記絶縁性基板の一面側に形成された第1の実装パターンに接続され
前記下アームを構成する前記スイッチング素子の直流電圧が印加される電極が、前記絶縁性基板の一面側に形成された第2の実装パターンに接続され
前記上アームおび前記下アームを構成する前記スイッチング素子の交流電圧が印加される電極が、前記複数のスイッチング素子の相ごとに設けられた第3の実装パターンにそれぞれ接続され、
前記第3の実装パターンと前記導電性のベース板との距離が、前記第1の実装パターンおよび前記第2の実装パターンと前記導電性のベース板との距離よりも長いことを特徴とする。
Further, according to the switching module of claim 2, a plurality of switching elements constituting the upper arm and the lower arm,
An insulating substrate for mounting the plurality of switching elements;
A switching module with a conductive base plate for cooling the plurality of switching elements mounted on the insulating base plate,
The plurality of switching elements respectively include a pair of electrodes through which a main current flows, on both sides,
The plurality of switching elements and the conductive base plate are disposed on one side and the other side of the insulating substrate, respectively.
Electrode a DC voltage of the switching elements constituting the upper arm is applied is connected to the first mounting pattern formed on one surface of the insulating substrate,
Electrode a DC voltage of the switching elements constituting the lower arm is applied is connected to the second mounting pattern formed on one surface of the insulating substrate,
Electrode an AC voltage is applied to the switching elements constituting the upper arm contact good beauty before Symbol lower arm is connected respectively to the third mounting pattern provided for each phase of the plurality of switching elements,
The distance between the third mounting pattern and the conductive base plate is longer than the distance between the first mounting pattern and the second mounting pattern and the conductive base plate .

また、請求項3記載のスイッチングモジュールによれば、前記第1から第3の実装パターンが形成された絶縁性基板を備え、前記第3の実装パターンが形成された領域の前記絶縁性基板における厚みが、前記第1および第2の実装パターンが形成された領域の前記絶縁性基板における厚みよりも厚いことを特徴とする。
また、請求項4記載のスイッチングモジュールによれば、前記第1および第2の実装パターンが形成された絶縁性基板と、前記絶縁性基板上に配置され、前記第3の実装パターンが表面に形成された絶縁性スペーサとを備えることを特徴とする。
また、請求項5記載のスイッチングモジュールによれば、前記絶縁性スペーサは前記絶縁性基板よりも比誘電率が小さいことを特徴とする。
According to the switching module of claim 3, the switching module includes an insulating substrate on which the first to third mounting patterns are formed, and a thickness of the region in which the third mounting pattern is formed on the insulating substrate. Is thicker than the thickness of the insulating substrate in the region where the first and second mounting patterns are formed.
According to the switching module of claim 4, the insulating substrate on which the first and second mounting patterns are formed, and the third mounting pattern formed on the surface, disposed on the insulating substrate. And an insulating spacer.
According to the switching module of claim 5, the insulating spacer has a relative dielectric constant smaller than that of the insulating substrate.

以上説明したように、本発明によれば、スイッチング素子を動作させた時に電位変動がある端子、すなわち交流電圧が印加される銅パターン(第3の実装パターン)導電性のベース板との距離を、理想的には電位変動がない端子、すなわち直流電圧が印加される銅パターン(第1の実装パターンおよび第2の実装パターン)導電性のベース板との距離よりも長くなるようにスイッチング素子を実装することができ、スイッチング素子の放熱性を確保しつつ、コモンモード電流の原因となる浮遊容量のさらなる低減を図ることが可能となる。このため、スイッチング素子を安定的に動作させつつ、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となり、外部装置の誤動作を低減することが可能となるとともに、伝導ノイズや放射ノイズの規格を容易に満足させることができ、スイッチングモジュールの設計を効率よく行うことができる。 As described above, according to the present invention, the distance between a terminal having a potential variation when the switching element is operated , that is , a copper pattern (third mounting pattern) to which an AC voltage is applied, and the conductive base plate. Are switched so as to be longer than the distance between a conductive base plate and a terminal having no potential fluctuation , that is, a copper pattern (first mounting pattern and second mounting pattern) to which a DC voltage is applied. The element can be mounted, and it is possible to further reduce the stray capacitance causing the common mode current while ensuring the heat dissipation of the switching element. For this reason, it is possible to reduce conduction noise and radiation noise generated from the switching module while stably operating the switching element, it is possible to reduce malfunction of the external device, and conduction noise and radiation noise. Therefore, the switching module can be efficiently designed.

以下、本発明の実施形態に係るスイッチングモジュールについて図面を参照しながら説明する。
図1は、本発明の第1実施形態に係るスイッチングモジュールの概略構成を示す断面図、図2は、図1の凸部が設けられた絶縁性基板の概略構成を示す斜視図である。
図1および図2において、冷却用の銅ベース10上には絶縁性基板11が搭載され、絶縁性基板11上には、互いに分離された銅パターン12、13、18が形成されている。ここで、絶縁性基板11には、銅パターン18の配置位置に対応して凸部19が形成され、銅パターン18が形成された領域の絶縁性基板11における厚みが、銅パターン12、13が形成された領域の絶縁性基板11における厚みよりも厚くなるように構成されている。
Hereinafter, switching modules according to embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing a schematic configuration of the switching module according to the first embodiment of the present invention, and FIG. 2 is a perspective view showing a schematic configuration of an insulating substrate provided with the convex portion of FIG.
1 and 2, an insulating substrate 11 is mounted on a cooling copper base 10, and copper patterns 12, 13, and 18 separated from each other are formed on the insulating substrate 11. Here, convex portions 19 are formed on the insulating substrate 11 corresponding to the positions where the copper patterns 18 are arranged, and the thickness of the region in which the copper pattern 18 is formed in the insulating substrate 11 is the copper patterns 12 and 13. The formed region is configured to be thicker than the thickness of the insulating substrate 11.

また、半導体チップ14、15には、IBGTとこれに逆並列に接続された帰還ダイオードとがそれぞれ形成されている。
そして、上アーム側の半導体チップ14は、IGBTのエミッタが上側、コレクタが下側を向くようにして銅パターン12上に半田付けにて実装され、下アーム側の半導体チップ15は、IGBTのコレクタが上側、エミッタが下側を向くようにして銅パターン13上に半田付けにて実装されている。そして、半導体チップ14の上側の端子と銅パターン18とをボンディングワイヤ16にて接続するとともに、半導体チップ15の上側の端子と銅パターン18とをボンディングワイヤ17にて接続することで、半導体チップ14に搭載されたIGBTのエミッタと半導体チップ15に搭載されたIGBTのコレクタとを接続し、上下2アーム直列回路を形成することができる。
The semiconductor chips 14 and 15 are each formed with an IBGT and a feedback diode connected in antiparallel thereto.
The semiconductor chip 14 on the upper arm side is mounted on the copper pattern 12 by soldering so that the emitter of the IGBT faces the upper side and the collector faces the lower side. The semiconductor chip 15 on the lower arm side is the collector of the IGBT. Is mounted on the copper pattern 13 by soldering so that the emitter faces upward and the emitter faces downward. The upper terminal of the semiconductor chip 14 and the copper pattern 18 are connected by the bonding wire 16, and the upper terminal of the semiconductor chip 15 and the copper pattern 18 are connected by the bonding wire 17. The IGBT emitter mounted on the semiconductor chip and the IGBT collector mounted on the semiconductor chip 15 are connected to form an upper and lower two-arm series circuit.

ここで、上アーム側の半導体チップ14のIGBTのコレクタと銅ベース10との間には図10の浮遊容量C5が形成され、下アーム側の半導体チップ15のIGBTのコレクタと銅ベース10との間には、図10の浮遊容量C6が形成される。
ただし、半導体チップ14、15のIGBTが実際にスイッチング動作した場合、浮遊容量C5では理想的には電位変動がないため充放電電流が流れることはなく、主として浮遊容量C6に流れる充放電電流がコモンモード電流となる。
Here, the stray capacitance C5 of FIG. 10 is formed between the IGBT collector and the copper base 10 of the semiconductor chip 14 on the upper arm side, and the IGBT collector and copper base 10 of the semiconductor chip 15 on the lower arm side are formed. In the meantime, the stray capacitance C6 of FIG. 10 is formed.
However, when the IGBTs of the semiconductor chips 14 and 15 actually perform the switching operation, the charge / discharge current does not flow because the potential does not fluctuate ideally in the stray capacitance C5, and the charge / discharge current mainly flowing in the stray capacitance C6 is common. It becomes the mode current.

そして、銅ベース10との間で浮遊容量C6を構成する銅パターン18は、ボンディングワイヤ16、17を接続するための最小限の面積に設定することで、図8の浮遊容量C6を小さくすることができ、コモンモード電流量を低減することができる。
また、銅パターン18が形成された領域の絶縁性基板11における厚みを、銅パターン12、13が形成された領域の絶縁性基板11における厚みよりも厚くなるように構成することで、IGBTを動作させた時に電位変動がある銅パターン18と銅ベース10との距離を、電位変動がほとんどない銅パターン12、13と銅ベース10との距離よりも大きくすることができる。
The copper pattern 18 constituting the stray capacitance C6 with the copper base 10 is set to a minimum area for connecting the bonding wires 16 and 17, thereby reducing the stray capacitance C6 in FIG. The amount of common mode current can be reduced.
Further, the IGBT is operated by configuring the insulating substrate 11 in the region where the copper pattern 18 is formed to be thicker than the insulating substrate 11 in the region where the copper patterns 12 and 13 are formed. In this case, the distance between the copper pattern 18 and the copper base 10 having the potential fluctuation when being made can be made larger than the distance between the copper patterns 12 and 13 and the copper base 10 having almost no potential fluctuation.

このため、銅パターン18とベース板10との距離を大きくして、コモンモード電流の原因となる浮遊容量C6のさらなる低減を図ることが可能となるとともに、コモンモード電流量をほとんど増大させることなく、銅パターン12、13とベース板10との距離を小さくして、半導体チップ14、15から発生する熱を銅ベース10に効率よく逃がすことが可能となる。このため、半導体チップ14、15の放熱性を確保しつつ、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となり、外部装置の誤動作を低減することが可能となるとともに、伝導ノイズや放射ノイズの規格を容易に満足させることができ、スイッチングモジュールの設計を効率よく行うことができる。   For this reason, the distance between the copper pattern 18 and the base plate 10 can be increased to further reduce the stray capacitance C6 that causes the common mode current, and the amount of the common mode current is hardly increased. By reducing the distance between the copper patterns 12 and 13 and the base plate 10, the heat generated from the semiconductor chips 14 and 15 can be efficiently released to the copper base 10. For this reason, it is possible to reduce conduction noise and radiation noise generated from the switching module while ensuring heat dissipation of the semiconductor chips 14 and 15, thereby reducing malfunction of the external device, and conduction noise. And radiation noise standards can be easily satisfied, and the switching module can be designed efficiently.

図3は、本発明の第2実施形態に係るスイッチングモジュールの概略構成を示す断面図である。
図3において、冷却用の銅ベース20上には絶縁性基板21が搭載され、絶縁性基板21上には、互いに分離された銅パターン22、23が形成されている。また、絶縁性基板21には、絶縁性スペーサ29が配置され、絶縁性スペーサ29上には、銅パターン28が形成されている。なお、絶縁性スペーサ29は、接着剤などによって絶縁性基板21上に固定することができる。また、絶縁性スペーサ29は絶縁性基板21と比誘電率が同じ材料を用いるようにしてもよいし、絶縁性基板21よりも比誘電率が小さい材料を用いるようにしてもよい。
FIG. 3 is a cross-sectional view showing a schematic configuration of a switching module according to the second embodiment of the present invention.
In FIG. 3, an insulating substrate 21 is mounted on a cooling copper base 20, and copper patterns 22 and 23 separated from each other are formed on the insulating substrate 21. An insulating spacer 29 is disposed on the insulating substrate 21, and a copper pattern 28 is formed on the insulating spacer 29. The insulating spacer 29 can be fixed on the insulating substrate 21 with an adhesive or the like. The insulating spacer 29 may be made of a material having the same relative dielectric constant as that of the insulating substrate 21, or may be made of a material having a relative dielectric constant smaller than that of the insulating substrate 21.

また、半導体チップ24、25には、IBGTとこれに逆並列に接続された帰還ダイオードとがそれぞれ形成されている。
そして、上アーム側の半導体チップ24は、IGBTのエミッタが上側、コレクタが下側を向くようにして銅パターン22上に半田付けにて実装され、下アーム側の半導体チップ25は、IGBTのコレクタが上側、エミッタが下側を向くようにして銅パターン23上に半田付けにて実装されている。そして、半導体チップ24の上側の端子と銅パターン28とをボンディングワイヤ26にて接続するとともに、半導体チップ25の上側の端子と銅パターン28とをボンディングワイヤ27にて接続することで、半導体チップ24に搭載されたIGBTのエミッタと半導体チップ25に搭載されたIGBTのコレクタとを接続し、上下2アーム直列回路を形成することができる。
The semiconductor chips 24 and 25 are each formed with an IBGT and a feedback diode connected in antiparallel thereto.
The semiconductor chip 24 on the upper arm side is mounted on the copper pattern 22 by soldering so that the emitter of the IGBT faces the upper side and the collector faces the lower side, and the semiconductor chip 25 on the lower arm side is the collector of the IGBT. Is mounted on the copper pattern 23 by soldering so that the emitter faces upward and the emitter faces downward. Then, the upper terminal of the semiconductor chip 24 and the copper pattern 28 are connected by the bonding wire 26, and the upper terminal of the semiconductor chip 25 and the copper pattern 28 are connected by the bonding wire 27, whereby the semiconductor chip 24. The IGBT emitter mounted on the semiconductor chip and the IGBT collector mounted on the semiconductor chip 25 are connected to form an upper and lower two-arm series circuit.

これにより、半導体チップ24、25のIGBTを動作させた時に電位変動がある銅パターン28と銅ベース20との距離を、理想的には電位変動がない銅パターン22、23と銅ベース20との距離よりも大きくなるように半導体チップ24、25を実装することができ、半導体チップ24、25の放熱性を確保しつつ、コモンモード電流の原因となる浮遊容量C6のさらなる低減を図ることが可能となる。このため、IGBTを安定的に動作させつつ、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となり、外部装置の誤動作を低減することが可能となるとともに、伝導ノイズや放射ノイズの規格を容易に満足させることができ、スイッチングモジュールの設計を効率よく行うことができる。   As a result, the distance between the copper pattern 28 and the copper base 20 having a potential fluctuation when the IGBT of the semiconductor chips 24 and 25 is operated is ideally determined as the distance between the copper patterns 22 and 23 and the copper base 20 having no potential fluctuation. The semiconductor chips 24 and 25 can be mounted to be larger than the distance, and it is possible to further reduce the stray capacitance C6 that causes the common mode current while ensuring the heat dissipation of the semiconductor chips 24 and 25. It becomes. For this reason, it is possible to reduce conduction noise and radiation noise generated from the switching module while stably operating the IGBT, and it is possible to reduce malfunction of an external device and to reduce conduction noise and radiation noise. The standard can be easily satisfied, and the switching module can be designed efficiently.

また、絶縁性スペーサ29として、絶縁性基板21よりも比誘電率が小さい材料を用いることで、コモンモード電流の原因となる浮遊容量C6のより一層の低減を図ることが可能となり、スイッチングモジュールから発生する伝導ノイズや放射ノイズをより一層低減することが可能となる。
なお、上述した実施形態では、2in1タイプのIGBTが搭載されたインバータモジュールを例にとって説明したが、本発明は上述した実施形態に限定されることなく、アーム数やスイッチング素子の種類を問わずに適用することができる。
Further, by using a material having a relative dielectric constant smaller than that of the insulating substrate 21 as the insulating spacer 29, it becomes possible to further reduce the stray capacitance C6 that causes the common mode current. The generated conduction noise and radiation noise can be further reduced.
In the above-described embodiment, the inverter module on which the 2-in-1 type IGBT is mounted has been described as an example. However, the present invention is not limited to the above-described embodiment, and the number of arms and the type of the switching element are not limited. Can be applied.

本発明の第1実施形態に係るスイッチングモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the switching module which concerns on 1st Embodiment of this invention. 図1の凸部が設けられた絶縁性基板の概略構成を示す斜視図である。It is a perspective view which shows schematic structure of the insulating board | substrate provided with the convex part of FIG. 本発明の第2実施形態に係るスイッチングモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the switching module which concerns on 2nd Embodiment of this invention. 先願のスイッチングモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the switching module of a prior application. 図4のスイッチングモジュールの概略構成を示す平面図である。It is a top view which shows schematic structure of the switching module of FIG. 上下2アーム直列回路が搭載されたインバータを用いた電力変換装置の一例を示す図である。It is a figure which shows an example of the power converter device using the inverter carrying an upper and lower 2 arm series circuit. スイッチングモジュールの外観構成を示す斜視図である。It is a perspective view which shows the external appearance structure of a switching module. 図7のスイッチングモジュールに搭載されたIGBTの実装状態を示す平面図である。It is a top view which shows the mounting state of IGBT mounted in the switching module of FIG. 図7のスイッチングモジュールに搭載されたIGBTの実装状態を示す断面図である。It is sectional drawing which shows the mounting state of IGBT mounted in the switching module of FIG. 図6の2素子構成のインバータを用いた場合におけるコモンモード電流経路を示す図である。It is a figure which shows the common mode electric current path | route at the time of using the inverter of 2 element structure of FIG.

符号の説明Explanation of symbols

10、20 銅ベース
11、21 絶縁性基板
12、13、18、22、23、28 銅パターン
14、15、24、25 半導体チップ
16、17、26、27 ボンディングワイヤ
19 凸部
29 絶縁性スペーサ
10, 20 Copper base 11, 21 Insulating substrate 12, 13, 18, 22, 23, 28 Copper pattern 14, 15, 24, 25 Semiconductor chip 16, 17, 26, 27 Bonding wire 19 Protrusion 29 Insulating spacer

Claims (5)

上アームおよび下アームを構成する複数のスイッチング素子と、
前記複数のスイッチング素子を実装する絶縁性基板と、
前記絶縁性基板に実装された前記複数のスイッチング素子を冷却する導電性のベース板とを備えたスイッチングモジュールであって
前記複数のスイッチング素子が、主電流が流れる一対の電極を表裏にそれぞれ備え、
前記複数のスイッチング素子と前記導電性のベース板とが、前記絶縁性基板の一面側および他面側にそれぞれ配置され、
前記上アームの低電位側と前記下アームの高電位側とを接続する前記スイッチング素子の前記電極が、前記絶縁基板上で交流電圧が印加される銅パターンにそれぞれ接続され、
前記上アームを構成する前記スイッチング素子の高電位側電極および前記下アームを構成する前記スイッチング素子の低電位側電極が、前記絶縁性基板の一面側に形成された、直流電圧が印加される銅パターンにそれぞれ接続され、
前記交流電圧が印加される銅パターンと前記導電性のベース板との距離が、前記直流電圧が印加される銅パターンと前記導電性のベース板との距離よりも長いことを特徴とするスイッチングモジュール。
A plurality of switching elements constituting the upper arm and the lower arm;
An insulating substrate for mounting the plurality of switching elements;
A switching module comprising a conductive base plate for cooling the plurality of switching elements mounted on the insulating substrate ;
The plurality of switching elements respectively include a pair of electrodes through which a main current flows, on both sides,
The plurality of switching elements and the conductive base plate are disposed on one side and the other side of the insulating substrate, respectively.
The electrodes of the switching element connecting the low potential side of the upper arm and the high potential side of the lower arm are respectively connected to copper patterns to which an alternating voltage is applied on the insulating substrate;
A copper to which a DC voltage is applied, wherein a high potential side electrode of the switching element constituting the upper arm and a low potential side electrode of the switching element constituting the lower arm are formed on one surface side of the insulating substrate Connected to each pattern,
Switching module wherein a distance between the copper pattern and the conductive base plate which AC voltage is applied, characterized in that longer than the distance between the copper pattern where the DC voltage is applied to the conductive base plate .
上アームおよび下アームを構成する複数のスイッチング素子と、
前記複数のスイッチング素子を実装する絶縁性基板と、
前記絶縁性基板に実装された前記複数のスイッチング素子を冷却する導電性のベース板とを備えたスイッチングモジュールであって
前記複数のスイッチング素子が、主電流が流れる一対の電極を表裏にそれぞれ備え、
前記複数のスイッチング素子と前記導電性のベース板とが、前記絶縁性基板の一面側および他面側にそれぞれ配置され、
前記上アームを構成する前記スイッチング素子の直流電圧が印加される電極が、前記絶縁性基板の一面側に形成された第1の実装パターンに接続され
前記下アームを構成する前記スイッチング素子の直流電圧が印加される電極が、前記絶縁性基板の一面側に形成された第2の実装パターンに接続され
前記上アームおび前記下アームを構成する前記スイッチング素子の交流電圧が印加される電極が、前記複数のスイッチング素子の相ごとに設けられた第3の実装パターンにそれぞれ接続され、
前記第3の実装パターンと前記導電性のベース板との距離が、前記第1の実装パターンおよび前記第2の実装パターンと前記導電性のベース板との距離よりも長いことを特徴とするスイッチングモジュール。
A plurality of switching elements constituting the upper arm and the lower arm;
An insulating substrate for mounting the plurality of switching elements;
A switching module with a conductive base plate for cooling the plurality of switching elements mounted on the insulating base plate,
The plurality of switching elements respectively include a pair of electrodes through which a main current flows, on both sides,
The plurality of switching elements and the conductive base plate are disposed on one side and the other side of the insulating substrate, respectively.
Electrode a DC voltage of the switching elements constituting the upper arm is applied is connected to the first mounting pattern formed on one surface of the insulating substrate,
Electrode a DC voltage of the switching elements constituting the lower arm is applied is connected to the second mounting pattern formed on one surface of the insulating substrate,
Electrode an AC voltage is applied to the switching elements constituting the upper arm contact good beauty before Symbol lower arm is connected respectively to the third mounting pattern provided for each phase of the plurality of switching elements,
Switching characterized in that a distance between the third mounting pattern and the conductive base plate is longer than a distance between the first mounting pattern and the second mounting pattern and the conductive base plate. module.
前記第1から第3の実装パターンが形成された絶縁性基板を備え、
前記第3の実装パターンが形成された領域の前記絶縁性基板における厚みが、前記第1および第2の実装パターンが形成された領域の前記絶縁性基板における厚みよりも厚いことを特徴とする請求項2記載のスイッチングモジュール。
An insulating substrate on which the first to third mounting patterns are formed;
The thickness of the insulating substrate in the region where the third mounting pattern is formed is thicker than the thickness of the insulating substrate in the region where the first and second mounting patterns are formed. Item 3. A switching module according to item 2.
前記第1および第2の実装パターンが形成された前記絶縁性基板上に配置され、前記第3の実装パターンが表面に形成された絶縁性スペーサを備えることを特徴とする請求項2記載のスイッチングモジュール。 It said first and second mounting pattern is disposed in front Symbol insulating substrate formed of claim 2, wherein said third mounting pattern is characterized in that it comprises an insulating space Sa formed on the surface Switching module. 前記絶縁性スペーサは前記絶縁性基板よりも比誘電率が小さいことを特徴とする請求項4記載のスイッチングモジュール。   The switching module according to claim 4, wherein the insulating spacer has a relative dielectric constant smaller than that of the insulating substrate.
JP2007137999A 2007-05-24 2007-05-24 Switching module Expired - Fee Related JP5119741B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007137999A JP5119741B2 (en) 2007-05-24 2007-05-24 Switching module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007137999A JP5119741B2 (en) 2007-05-24 2007-05-24 Switching module

Publications (2)

Publication Number Publication Date
JP2008294216A JP2008294216A (en) 2008-12-04
JP5119741B2 true JP5119741B2 (en) 2013-01-16

Family

ID=40168630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007137999A Expired - Fee Related JP5119741B2 (en) 2007-05-24 2007-05-24 Switching module

Country Status (1)

Country Link
JP (1) JP5119741B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323895B2 (en) 2011-06-23 2013-10-23 本田技研工業株式会社 Semiconductor device
JP2018195694A (en) 2017-05-17 2018-12-06 株式会社Soken Power converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003250278A (en) * 2002-02-21 2003-09-05 Hitachi Unisia Automotive Ltd Semiconductor device
JP4009901B2 (en) * 2002-05-31 2007-11-21 富士電機デバイステクノロジー株式会社 Power conversion circuit
JP2005197554A (en) * 2004-01-09 2005-07-21 Mitsubishi Electric Corp Semiconductor device
JP4872345B2 (en) * 2005-12-28 2012-02-08 富士電機株式会社 Inverter module of power converter

Also Published As

Publication number Publication date
JP2008294216A (en) 2008-12-04

Similar Documents

Publication Publication Date Title
CN103782380B (en) semiconductor module
JP6245365B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
US9865529B2 (en) Semiconductor module with conductive pin
JP4277169B2 (en) Power semiconductor module
EP3107120B1 (en) Power semiconductor module
JP6288301B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
US8094475B2 (en) Inverter with asymmetric clocking and thermally isolated modules
JP6603676B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
US20180190636A1 (en) Power semiconductor module
EP3340446B1 (en) Semiconductor apparatus and inverter system
US10535577B2 (en) Semiconductor device
JP4872345B2 (en) Inverter module of power converter
CN113875006A (en) Three-level power module
JP4687414B2 (en) Power semiconductor module
JP6331543B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
JP2005251839A (en) Insulating substrate of power semiconductor module
JP5119741B2 (en) Switching module
JP4631179B2 (en) Semiconductor device and inverter device using the same
JP5516623B2 (en) Power converter
JP2006196721A (en) Power semiconductor device
Quan et al. Design and test of a GaN flying capacitor power module
JP4009901B2 (en) Power conversion circuit
CN110506384B (en) Low inductance half-bridge power module
JP2012050176A (en) Power module for power conversion device
JP5024439B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees