JP5106197B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5106197B2 JP5106197B2 JP2008077061A JP2008077061A JP5106197B2 JP 5106197 B2 JP5106197 B2 JP 5106197B2 JP 2008077061 A JP2008077061 A JP 2008077061A JP 2008077061 A JP2008077061 A JP 2008077061A JP 5106197 B2 JP5106197 B2 JP 5106197B2
- Authority
- JP
- Japan
- Prior art keywords
- connection pad
- semiconductor device
- protrusion
- gold
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
本発明は半導体装置およびその製造方法に関し、より詳細には、配線基板上の接続パッドと半導体素子の電極端子に設けた金バンプとが接合されて成る半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device in which connection pads on a wiring board and gold bumps provided on electrode terminals of a semiconductor element are bonded and a manufacturing method thereof.
従来から、半導体装置として、フリップチップ型の半導体装置がある。フリップチップ型の半導体装置とは、配線基板上に設けた接続パッドと半導体素子の電極端子とを対向させ、これらを例えば半導体素子の電極端子に予め設けておいた金バンプを介して電気的に接続した半導体装置である。 Conventionally, there is a flip chip type semiconductor device as a semiconductor device. In the flip chip type semiconductor device, a connection pad provided on a wiring board is opposed to an electrode terminal of a semiconductor element, and these are electrically connected through, for example, gold bumps provided in advance on the electrode terminal of the semiconductor element. It is a connected semiconductor device.
図8は、従来のフリップチップ型の半導体装置の例を示す概略断面図であり、110は配線基板、120は半導体素子である。また図9は、配線基板110の上面図である。配線基板110は例えばガラスクロスに熱硬化性樹脂を含浸させて成る絶縁板101aの両面に銅から成る配線導体102および熱硬化性樹脂から成る複数の絶縁層101bが積層されて成り、さらに最表層の絶縁層101bおよび配線導体102の上には配線導体102の一部を露出させるようにして熱硬化性樹脂から成るソルダーレジスト層103が被着されており、このソルダーレジスト層103から露出する配線導体102の一部が半導体素子120との電気的な接続を行なうための接続パッド107を形成している。接続パッド107は図9に示すように半導体素子120の外周部に対応する位置に並んだ長方形である。
FIG. 8 is a schematic cross-sectional view showing an example of a conventional flip-chip type semiconductor device, in which 110 is a wiring board and 120 is a semiconductor element. FIG. 9 is a top view of the
半導体素子120は、下面に電極端子121を有しており、この電極端子121には金バンプ122が設けられている。そして、この金バンプ122と配線基板110の接続パッド107とが接合されることによってフリップチップ型の半導体装置が構成されている。なお、通常であれば、配線基板110の上面と半導体素子120との間に熱硬化性樹脂から成るアンダーフィル(不図示)が充填されている。
The
金バンプ122は、図10に図8の要部拡大図で示すように、電極端子121に接合された径大の基部122aとこの基部122aに立設された径小の突起部122bとを有しており、電極端子121のピッチが狭い場合には、この突起部122bが配線基板110の接続パッド107に接合されている。なお、配線基板110の接続パッド107は、金バンプ122の突起部122bの直径と同じかそれよりも広い幅で形成されており、その表面には金めっきが施されている。そして、金バンプ122の突起部122bを接続パッド107の上面に当接させるとともに適当な熱および荷重をかけながら超音波振動を付与することにより突起部122bと接続パッド107とが超音波溶着されて接合される。
As shown in the enlarged view of the main part in FIG. 8, the
このような方法で金バンプ122と接続パッド107とを接続する場合、超音波溶着する際の温度、荷重、超音波振動の出力等を細かく制御する必要がある。しかしながら、通常、配線基板110には多少の反りやうねりがあり、これらの反りやうねり等に起因して接続パッド107の高さにばらつきが生じている。さらに、金バンプ122自体も通常は金ワイヤの一端を半導体素子120の電極端子121にボールボンディングした後、これを引きちぎることにより形成されており、その高さに多少のばらつきを有している。したがって、これらを超音波溶着する際の温度、荷重、超音波振動の出力等をいかに細かく制御したとしても全ての金バンプ122の突起部122bと配線基板110の接続パッド107とを良好に接合することは極めて困難であり、突起部122bが接続パッド107との摩擦で起きる塑性変形により大きく潰れて隣接する接続パッド107やそれに接合された金バンプ122に接触して電気的な短絡を引き起こしたり、突起部122bと接続パッド107とが十分に接合せずに両者間で剥離が発生して電気的な断線を引き起こしたりするという問題点があった。
本発明の課題は、配線基板の接続パッドと半導体素子の電極端子とが金バンプを介して良好に接続された半導体装置およびその製造方法を提供することにある。 An object of the present invention is to provide a semiconductor device in which a connection pad of a wiring board and an electrode terminal of a semiconductor element are well connected via a gold bump, and a manufacturing method thereof.
本発明者は、上記課題を解決すべく鋭意検討を重ねた結果、配線基板の接続パッドの幅を半導体素子の電極端子に設けられた金バンプの突起部の直径よりも狭いものとすることにより、半導体素子の金バンプと配線基板の接続パッドとを超音波溶着する際の温度、荷重、超音波振動の出力等を細かく制御することなく、例え配線基板の接続パッドや半導体素子の金バンプに多少の高さばらつきがあったとしても、全ての金バンプと接続パッドとを電気的な短絡や断線を引き起こすことなく良好に接合できるという新たな知見を見出し、本発明を完成するに至った。 As a result of intensive studies to solve the above problems, the present inventor has made the width of the connection pad of the wiring board narrower than the diameter of the protrusion of the gold bump provided on the electrode terminal of the semiconductor element. Without finely controlling the temperature, load, output of ultrasonic vibration, etc. when ultrasonic welding the gold bumps of the semiconductor element and the connection pads of the wiring board, for example, to the connection pads of the wiring board or the gold bumps of the semiconductor element The present inventors have completed the present invention by finding a new finding that even if there is some height variation, all gold bumps and connection pads can be joined well without causing an electrical short circuit or disconnection.
すなわち、本発明における半導体装置は、以下の構成からなる。
(1)配線基板上の接続パッドと半導体素子の電極端子に設けた金バンプとが接合されて成る半導体装置であって、前記金バンプは前記電極端子に接合された径大の基部と該基部上に立設され、前記接続パッドに接合された径小の突起部とを有し、前記接続パッドは前記突起部に接合された部位の幅が前記突起部の直径よりも狭いことを特徴とする半導体装置。
(2)前記接続パッドの表面に金めっき層が被着されており、該金めっき層と前記突起部とが直接接合されていることを特徴とする前記(1)に記載の半導体装置。
(3)前記接続パッドが前記突起部内に埋入していることを特徴とする前記(2)に記載の半導体装置。
(4)前記突起部と前記接続パッドとが半田を介して接合されていることを特徴とする前記(1)記載の半導体装置。
That is, the semiconductor device according to the present invention has the following configuration.
(1) A semiconductor device in which a connection pad on a wiring board and a gold bump provided on an electrode terminal of a semiconductor element are joined, wherein the gold bump is joined to the electrode terminal with a large diameter base and the base A protrusion having a small diameter that is erected on the connection pad and is connected to the connection pad, wherein the connection pad has a width of a portion bonded to the protrusion that is narrower than a diameter of the protrusion. Semiconductor device.
(2) The semiconductor device according to (1), wherein a gold plating layer is deposited on a surface of the connection pad, and the gold plating layer and the protrusion are directly bonded.
(3) The semiconductor device according to (2), wherein the connection pad is embedded in the protrusion.
(4) The semiconductor device according to (1), wherein the protrusion and the connection pad are joined via solder.
また、本発明における半導体装置の製造方法は、以下の構成からなる。
(5)配線基板上の接続パッドと半導体素子の電極端子に設けた金バンプとが接続されて成る半導体装置の製造方法であって、前記金バンプとして、半導体素子の電極端子に接合された径大の基部と該基部上に立設された径小の突起部とを有する金バンプを設けるとともに、前記接続パッドとして、前記突起部の直径よりも狭い幅を有する接続パッドを形成し、次に前記突起部と前記接続パッドとを接合することを特徴とする半導体装置の製造方法。
(6)前記接続パッドの表面に金めっき層を被着させておくとともに、該金めっき層と前記突起部とを直接接合することを特徴とする前記(5)に記載の半導体装置の製造方法。
(7)前記接続パッドが前記突起部内に埋入するように接合することを特徴とする前記(6)に記載の半導体装置の製造方法。
(8)前記突起部と前記接続パッドとを半田を介して接合することを特徴とする前記(5)に記載の半導体装置の製造方法。
Moreover, the manufacturing method of the semiconductor device in this invention consists of the following structures.
(5) A method of manufacturing a semiconductor device in which a connection pad on a wiring board and a gold bump provided on an electrode terminal of a semiconductor element are connected, and the diameter bonded to the electrode terminal of the semiconductor element as the gold bump Providing a gold bump having a large base and a small-diameter protrusion standing on the base, and forming a connection pad having a width smaller than the diameter of the protrusion as the connection pad; A method of manufacturing a semiconductor device, comprising bonding the protrusion and the connection pad.
(6) The method for manufacturing a semiconductor device according to (5), wherein a gold plating layer is deposited on the surface of the connection pad, and the gold plating layer and the protrusion are directly bonded. .
(7) The method for manufacturing a semiconductor device according to (6), wherein the connection pads are joined so as to be embedded in the protrusions.
(8) The method for manufacturing a semiconductor device according to (5), wherein the protruding portion and the connection pad are joined via solder.
本発明の半導体装置およびその製造方法によれば、配線基板の接続パッドが半導体素子の電極端子に設けた金バンプの突起部の直径よりも幅が狭いことから、配線基板の接続パッドに半導体素子の金バンプを超音波溶着する際に金バンプの突起部の塑性変形は主として突起部の直径よりも幅の狭い接続パッドと接する部分のみに起きるので、大きな荷重をかけた場合であっても、金バンプの突起部内に接続パッドが埋入された状態となるまで突起部が変形するものの、接続パッドの周囲では突起部に大きな塑性変形が起きることがないので、突起部がそれ以上大きく潰れることはない。
また、接続パッドの表面に金めっき層が被着されている場合は、接続パッドと金バンプとが金めっき層を介して強固に接合される。
さらに、接続パッドが突起部内に埋入している場合は、接続パッドと突起部とが立体的な接合面を介して接合されるので極めて強固に接合される。
また、突起部と接続パッドとを半田を介して接続する場合は、半田は径小の突起部と該突起部の直径よりも幅の狭い接続パッドとの間に留まるので横に大きく広がることがない。
したがって、本発明の半導体装置およびその製造方法によれば、半導体素子の金バンプと配線基板の接続パッドとを超音波溶着する際の温度、荷重、超音波振動の出力等を細かく制御することなく、例え配線基板の接続パッドや半導体素子の金バンプに多少の高さばらつきがあったとしても、全ての金バンプと接続パッドとが電気的な短絡や断線を引き起こすことなく良好に接合された半導体装置を提供することができる。
According to the semiconductor device and the manufacturing method thereof of the present invention, since the connection pad of the wiring board is narrower than the diameter of the protrusion of the gold bump provided on the electrode terminal of the semiconductor element, the semiconductor element is connected to the connection pad of the wiring board. When the gold bumps are ultrasonically welded, the plastic deformation of the protrusions of the gold bumps mainly occurs only in the portion that contacts the connection pad narrower than the diameter of the protrusions, so even when a large load is applied, Although the protrusion deforms until the connection pad is embedded in the protrusion of the gold bump, the protrusion does not undergo large plastic deformation around the connection pad. There is no.
Further, when a gold plating layer is deposited on the surface of the connection pad, the connection pad and the gold bump are firmly bonded via the gold plating layer.
Furthermore, when the connection pad is embedded in the protrusion, the connection pad and the protrusion are bonded to each other via a three-dimensional bonding surface, so that the connection pad is bonded extremely firmly.
Further, when connecting the protrusion and the connection pad via solder, the solder stays between the protrusion having a small diameter and the connection pad having a width smaller than the diameter of the protrusion, so that the solder spreads widely. Absent.
Therefore, according to the semiconductor device and the manufacturing method thereof of the present invention, it is possible to finely control the temperature, load, output of ultrasonic vibration and the like when ultrasonic welding the gold bumps of the semiconductor element and the connection pads of the wiring board. Even if there are some height variations in the connection pads of the wiring board and the gold bumps of the semiconductor element, all the gold bumps and the connection pads are well bonded without causing an electrical short circuit or disconnection. An apparatus can be provided.
以下、本発明にかかる半導体装置およびその製造方法の一実施形態について図面を参照して詳細に説明する。図1は、ペリフェラル型の半導体素子をフリップチップ接続により搭載する本実施形態にかかる半導体装置を示す概略断面図であり、図2は、図1の半導体装置における配線基板を示す上面図である。また図3は、図1における要部拡大部、図4は図2における要部拡大図である。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of a semiconductor device and a manufacturing method thereof according to the invention will be described in detail with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing a semiconductor device according to the present embodiment in which peripheral type semiconductor elements are mounted by flip-chip connection, and FIG. 2 is a top view showing a wiring board in the semiconductor device of FIG. 3 is an enlarged view of the main part in FIG. 1, and FIG. 4 is an enlarged view of the main part in FIG.
本実施形態にかかる半導体装置は、図1に示すように、配線基板10の上面に半導体素子20を搭載して成る。配線基板10は、その上面から下面にかけて主として銅から成る配線導体2aが配設された絶縁板1aの上下面に絶縁層1bと主として銅めっきからなる配線導体2bとが交互に積層され、さらに、その最表面には保護用のソルダーレジスト層3が被着されて成る。
The semiconductor device according to the present embodiment is configured by mounting a
絶縁板1aは、厚みが0.3〜1.5mm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、配線基板10のコア部材として機能する。
The insulating plate 1a has a thickness of about 0.3 to 1.5 mm. For example, an electrically insulating material obtained by impregnating a glass cloth in which glass fiber bundles are woven vertically and horizontally with a thermosetting resin such as bismaleimide triazine resin or epoxy resin. And functions as a core member of the
絶縁板1aには、その上面から下面にかけて直径が0.05〜0.3mm程度の複数のスルーホール4が形成されており、絶縁板1aの上下面およびスルーホール4の内面には、配線導体2aが被着されている。配線導体2aは、絶縁板1aの上下面では、主として銅箔から形成されており、スルーホール4内面では、無電解銅めっきおよびその上の電解銅めっきから形成されている。
A plurality of through holes 4 having a diameter of about 0.05 to 0.3 mm are formed in the insulating plate 1a from the upper surface to the lower surface. A wiring conductor is formed on the upper and lower surfaces of the insulating plate 1a and the inner surface of the through hole 4. 2a is applied. The
また、スルーホール4内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂5が充填されており、絶縁板1aの上下面に形成された配線導体2a同士がスルーホール4内の配線導体2aを介して電気的に接続されている。
The through hole 4 is filled with an embedded
このような絶縁板1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートの上下面に配線導体2a用の銅箔を貼着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール4用のドリル加工を施すことにより製作される。
Such an insulating plate 1a is obtained by sticking a copper foil for the
また配線導体2aは、絶縁板1a用のシートの上下全面に、厚みが3〜50μm程度の銅箔を貼着しておくとともに、これらの銅箔および絶縁板1aにスルーホール4を穿孔した後、このスルーホール4の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施し、次にスルーホール4内を埋め込み樹脂5で充填した後、この上下面の銅箔および銅めっきをフォトリソグラフィ技術を用いて所定のパターンにエッチング加工することにより絶縁板1aの上下面およびスルーホール4の内面に形成される。
In addition, the
埋め込み樹脂5は、スルーホール4を塞ぐことによりスルーホール4の直上および直下に絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール4内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
The embedded
絶縁板1aの上下面に積層された絶縁層1bは、それぞれの厚みが20〜60μm程度であり、絶縁板1aと同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機フィラーを分散させた電気絶縁材料から成る。また、各絶縁層1bには、直径が30〜100μm程度の複数のビアホール6が形成されている。
The insulating
各絶縁層1bの表面およびビアホール6内面には、無電解銅めっきおよびその上の電解銅めっきから成る配線導体2bが被着形成されている。そして、絶縁層1bを挟んで上層に位置する配線導体2bと下層に位置する配線導体2bとをビアホール6内の配線導体2bを介して電気的に接続することにより高密度配線が立体的に形成される。
A
複数の配線導体2bのうち、配線基板10の上面側における最外層の絶縁層1b上に被着された一部が半導体素子20の電極端子21と金バンプ22を介して電気的に接続される半導体素子接続用の接続パッド7を形成し、配線基板10の下面側における最外層の絶縁層1b上に被着された一部が、外部電気回路基板の配線導体と電気的に接続される外部接続用の接続パッド8を形成している。なお、外部接続用の接続パッド8には外部電気回路基板の配線導体と接合される半田ボール9が溶着されている。
Among the plurality of
そして、半導体素子接続用の接続パッド7は、図2に示すように、半導体素子20の外周部に対応する位置を半導体素子20の外周辺に対して直角な方向に延びるようにして所定のピッチで複数並んで設けられており、その中央部がくびれて細くなっている。その上に半導体素子20の電極端子21が金バンプ22を介して接合されている。
As shown in FIG. 2, the
このような接続パッド7を含む配線導体2bは、セミアディティブ法といわれる方法により形成される。セミアディティブ法は、例えば、ビアホール6が形成された絶縁層1bの表面に電解めっき用の下地金属層を無電解銅めっきにより形成し、その上に配線導体2bに対応した開口を有するめっきレジスト層を形成し、次に、下地金属層を給電用の電極として開口から露出する下地金属層上に電解銅めっきを施し配線導体2bを形成し、めっきレジストを剥離した後、露出する下地金属層をエッチング除去することによって各配線導体2bを電気的に独立させる方法である。
The
そして、最外層の絶縁層1bおよびその上の配線導体2b上には、ソルダーレジスト層3が被着されている。ソルダーレジスト層3は、最外層の配線導体2bを熱や外部環境から保護するための保護膜であり、上面側のソルダーレジスト層3は、接続パッド7を露出させるようにして、また下面側のソルダーレジスト層3は、接続パッド8を露出させるようにして、それぞれ被着されている。
A solder resist
また、上面側のソルダーレジスト層3は、図2に示すように、接続パッド7を露出させるスリット状の開口部3aを有しており、該開口部3aの幅に対応した長さで配線導体2bの一部を露出させることにより所定形状の接続パッド7を画定している。
Further, as shown in FIG. 2, the solder resist
半導体素子20は、例えば半導体集積回路素子であり、その下面の外周部に多数の電極端子21を有しており、電極端子21には金バンプ22が設けられている。金バンプ22は図3に示すように、電極端子21に接合された直径が50〜80μm程度の径大の基部22aと該基部22aに立設された直径が20〜40μm程度の径小の突起部22bとを有している。そして、この径小の突起部22bと接続パッド7とが超音波溶着により接合されている。
The
本発明の半導体装置においては、図3および図4に示すように、配線基板10の接続パッド7の金バンプ22と接合された部位の幅が金バンプ22の突起部22bの直径よりも狭くなっており、このことが重要である。このような構成をとることにより、後述するように、配線基板10の接続パッド7に半導体素子20の金バンプ22を超音波溶着する際に金バンプ22の突起部22bを大きく潰すことなく接続パッド7に良好に接合させることができる。したがって、突起部22bが隣接する接続パッド7やそれに接合された金バンプ22に接触して電気的な短絡を引き起こしたり突起部22bと接続パッド7とが剥離して電気的な断線を引き起こしたりすることはない。なお、接続パッド7の金バンプ22と接合された部位の幅が突起部22bの直径の0.7倍を超えると、金バンプ22と接続パッド7とを突起部22bに大きな潰れを発生させることなく接合することが困難となる傾向にあり、0.2倍未満であると、超音波溶着の際に接続パッド7に剥がれや断線が発生する危険性が高くなる。したがって、接続パッド7の金バンプ22と接続された部位の幅は突起部22bの直径の0.2〜0.7倍の範囲であることが好ましい。さらに、接続パッド7が金バンプ22の突起部22bに埋入された状態であると、接続パッド7と突起部22bとの接合面が立体的となるので両者が極めて強固に接合される。したがって接続パッド7は金バンプ22の突起部22bに埋入された状態であることが好ましい。
In the semiconductor device of the present invention, as shown in FIGS. 3 and 4, the width of the portion joined to the
このように配線基板10の接続パッド7と半導体素子20の金バンプ22とを接合するには、図5(a)に示すように、配線基板10の接続パッド7上に半導体素子20の金バンプ22の突起部22bを当接させるとともに、半導体素子20の上面側から0.196〜1.47N(20〜150gf)程度の荷重を加えながら振動数が40〜60KHz程度で出力が0.5〜2W程度の超音波振動を水平方向に加えることにより図5(b)に示すように、突起部22bの接続パッド7と当接する部位を超音波振動の摩擦により塑性変形させて接続パッド7に溶着するとともに接続パッド7を突起部22b内に埋入させる方法が採用される。このとき、突起部22bの塑性変形は主として突起部22bの直径よりも幅の狭い接続パッド7と接する部分のみに起きるので、大きな荷重をかけて超音波溶着しても金バンプ22の突起部22b内に接続パッド7が埋入された状態となるまで突起部22bが変形するものの、接続パッド7の周囲では突起部22bに大きな塑性変形が起きることがないので、突起部22bはそれ以上大きく潰れることはない。したがって、本発明の半導体装置の製造方法によると半導体素子20の金バンプ22と配線基板10の接続パッド7とを超音波溶着する際の温度、荷重、超音波振動の出力等を細かく制御することなく、例え配線基板10の接続パッド7や半導体素子20の金バンプ22に多少の高さばらつきがあったとしても、全ての金バンプ22と接続パッド7とが電気的な短絡や断線を引き起こすことなく良好に接合するとこができる。
In order to join the
なお、配線基板10の接続パッド7の表面に金めっき層を0.02〜1.5μmの厚みに被着させておくと、配線基板10の接続パッド7と半導体素子20の金バンプ22との接合を金−金の金属接合により極めて強固なものとすることができる。したがって、配線基板10の接続パッド7の表面には金めっき層を0.02〜1.5μmの厚みに被着させておくことが好ましい。
If a gold plating layer is deposited on the surface of the
さらに通常であれば、半導体素子20と配線基板10との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィル(不図示)を充填し、半導体素子20が配線基板10上に実装された半導体装置となる。
Further, under normal circumstances, the gap between the
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施形態例では、接続パッド7をその中央部がくびれた形状とし、このくびれた部位が直線状の並びとなるように各接続パッド7を形成したが、例えば図6に示すように、接続パッド7のくびれた部位が千鳥状の並びとなるように各接続パッド7を形成してもよい。
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the
さらに、上述の実施形態例では配線基板10の接続パッド7と半導体素子20の金バンプ22とを超音波溶着により直接接合したが、図7に示すように、配線基板10の接続パッド7と半導体素子20の金バンプ22とを半田23を介して接合してもよい。この場合、半田23は径小の突起部22bと該突起部22bの直径よりも幅の狭い接続パッド7との間に留まるので横に大きく広がることがない。したがって、この場合も、全ての金バンプ22と接続パッド7とが電気的な短絡や断線を引き起こすことなく良好に接合された半導体装置を提供することができる。
Furthermore, in the above-described embodiment, the
7:接続パッド
10:配線基板
20:半導体素子
21:電極端子
22:金バンプ
22a:基部
22b:突起部
23:半田
7: Connection pad 10: Wiring board 20: Semiconductor element 21: Electrode terminal 22:
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077061A JP5106197B2 (en) | 2008-03-25 | 2008-03-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077061A JP5106197B2 (en) | 2008-03-25 | 2008-03-25 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231657A JP2009231657A (en) | 2009-10-08 |
JP5106197B2 true JP5106197B2 (en) | 2012-12-26 |
Family
ID=41246707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008077061A Expired - Fee Related JP5106197B2 (en) | 2008-03-25 | 2008-03-25 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5106197B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8853001B2 (en) | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
TWI478254B (en) | 2003-11-10 | 2015-03-21 | Chippac Inc | Bump-on-lead flip chip interconnection |
US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
JP2015060990A (en) * | 2013-09-19 | 2015-03-30 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method of the same |
JP6464774B2 (en) * | 2015-01-28 | 2019-02-06 | 凸版印刷株式会社 | Wiring board and manufacturing method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04356935A (en) * | 1991-06-03 | 1992-12-10 | Matsushita Electric Ind Co Ltd | Bump-electrode formation and mounting structure of semiconductor device |
JPH10303252A (en) * | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | Semiconductor device |
JP2002246417A (en) * | 2001-02-15 | 2002-08-30 | Nippon Avionics Co Ltd | Method for mounting flip-chip |
JP3994924B2 (en) * | 2003-06-02 | 2007-10-24 | セイコーエプソン株式会社 | Circuit board manufacturing method |
-
2008
- 2008-03-25 JP JP2008077061A patent/JP5106197B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009231657A (en) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5138277B2 (en) | Wiring board and manufacturing method thereof | |
US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
US8198140B2 (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
JP4769022B2 (en) | Wiring board and manufacturing method thereof | |
JP5106197B2 (en) | Semiconductor device and manufacturing method thereof | |
US9773763B2 (en) | Semiconductor device | |
JP2018082084A (en) | Printed circuit board and manufacturing method thereof | |
JP2018032659A (en) | Printed wiring board and method for manufacturing the same | |
JP2000277649A (en) | Semiconductor and manufacture of the same | |
JP2009135391A (en) | Electronic device and method of manufacturing the same | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP2009260165A (en) | Semiconductor device | |
JP2015195308A (en) | Printed wiring board and manufacturing method thereof | |
JP2007059588A (en) | Method of manufacturing wiring board, and wiring board | |
JP2008244180A (en) | Mounting structure and manufacturing method therefor | |
JP2018032661A (en) | Printed wiring board and method for manufacturing the same | |
JP2009212160A (en) | Wiring board and manufacturing method therefor | |
JP4751121B2 (en) | Wiring board | |
JP2006049762A (en) | Part built-in substrate and manufacturing method thereof | |
JP2004327743A (en) | Wiring board with solder bump and its producing process | |
JP4172238B2 (en) | Electronic component mounting structure | |
JP2008311508A (en) | Electronic component package and manufacturing method thereof | |
TWI420989B (en) | Printed circuit board and method of manufacturing the same | |
JP2004119464A (en) | Wiring board with solder bump and method for manufacturing same | |
JP2004165328A (en) | Wiring board having solder bump and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121001 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5106197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |