JP5105866B2 - Capacitor electrode manufacturing method, etching method and etching system, and storage medium - Google Patents
Capacitor electrode manufacturing method, etching method and etching system, and storage medium Download PDFInfo
- Publication number
- JP5105866B2 JP5105866B2 JP2006354775A JP2006354775A JP5105866B2 JP 5105866 B2 JP5105866 B2 JP 5105866B2 JP 2006354775 A JP2006354775 A JP 2006354775A JP 2006354775 A JP2006354775 A JP 2006354775A JP 5105866 B2 JP5105866 B2 JP 5105866B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon oxide
- gas
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims description 132
- 238000000034 method Methods 0.000 title claims description 76
- 239000003990 capacitor Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000003860 storage Methods 0.000 title claims description 23
- 239000007789 gas Substances 0.000 claims description 86
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 55
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 54
- 230000008569 process Effects 0.000 claims description 52
- 238000001035 drying Methods 0.000 claims description 34
- 238000001312 dry etching Methods 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 32
- 238000001039 wet etching Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 24
- 230000007246 mechanism Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 72
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 31
- 239000005380 borophosphosilicate glass Substances 0.000 description 26
- 239000000243 solution Substances 0.000 description 24
- 239000007788 liquid Substances 0.000 description 9
- 239000007795 chemical reaction product Substances 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007723 transport mechanism Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004094 surface-active agent Substances 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- -1 but similarly Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、基板上に形成されたシリコン酸化膜をエッチングしてホールを形成し、ホールの内壁に導電体膜を形成し、シリコン酸化膜を除去して前記導電体膜を露出させてキャパシタ電極とするキャパシタ電極の製造方法、それに用いるエッチング方法およびエッチングシステム、ならびにエッチング方法を行わせるためのプログラムを記憶した記憶媒体に関する。 In the present invention, a silicon oxide film formed on a substrate is etched to form a hole, a conductor film is formed on the inner wall of the hole, the silicon oxide film is removed to expose the conductor film, and a capacitor electrode The present invention relates to a method of manufacturing a capacitor electrode, an etching method and an etching system used therefor, and a storage medium storing a program for performing the etching method.
近時、半導体デバイスの高集積化にともなってパターンサイズが著しく微細化しており、例えば、DRAMの製造工程においては、円筒形状(シリンダ型)に形成されるキャパシタ電極は益々細くなり、かつ、その高さはキャパシタンスを増加させるために益々高くなってきている。 In recent years, the pattern size has been remarkably miniaturized with the high integration of semiconductor devices. For example, in the manufacturing process of DRAM, the capacitor electrode formed in a cylindrical shape (cylinder type) is becoming increasingly thin, and its The height is getting higher and higher to increase the capacitance.
このようなシリンダ型のキャパシタ電極を製造する場合、まず、あらかじめ基板に形成したBPSG膜などのシリコン酸化膜にストレージノードホールをパターン形成させる。そして、このストレージノードホールの内面にTiN、ポリシリコンなどの導電性材料を成膜し、円筒形状のキャパシタ電極を形成する。その後、キャパシタ電極の周りに残存するシリコン酸化膜をエッチングにより除去する。この残存するシリコン酸化膜のエッチングは、従来、高いエッチングレートが得られることから、バッファードオキサイドエッチャント(BOE;Buffered Oxide Etchant)や希フッ酸(DHF;Diluted Hydro Fluoric acid)などの薬液をエッチング液として用いた湿式エッチングが一般に採用されている。 When manufacturing such a cylinder type capacitor electrode, first, a storage node hole is patterned in a silicon oxide film such as a BPSG film previously formed on a substrate. Then, a conductive material such as TiN or polysilicon is formed on the inner surface of the storage node hole to form a cylindrical capacitor electrode. Thereafter, the silicon oxide film remaining around the capacitor electrode is removed by etching. Since the etching of the remaining silicon oxide film has conventionally achieved a high etching rate, a chemical solution such as buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF) is used as an etching solution. The wet etching used as is generally adopted.
しかしながら、上述のようにシリンダ型のキャパシタ電極は細くかつ高いものであるため、シリコン酸化膜を湿式エッチングしてこのキャパシタ電極を露出させる場合には、エッチング液を除去して乾燥する際に、キャパシタ電極同士がエッチング液の表面張力により引っ張られ、キャパシタ電極の倒れ、いわゆるリーニング(leaning)が発生してしまう。 However, since the cylindrical capacitor electrode is thin and high as described above, when the silicon oxide film is wet-etched to expose the capacitor electrode, the capacitor is removed when the etching solution is removed and dried. The electrodes are pulled by the surface tension of the etching solution, and the capacitor electrode falls, so-called leaning.
このようなリーニングの問題を解消するために、特許文献1には、希フッ酸に界面活性剤を添加したものをエッチング液として用いて乾燥時の表面張力を低下させる技術、および隣接するキャパシタ電極の間にSiN等の窒化膜からなる支持膜を形成する技術が開示されている。 In order to solve such a problem of leaning, Patent Document 1 discloses a technique for reducing surface tension during drying using an additive obtained by adding a surfactant to dilute hydrofluoric acid, and an adjacent capacitor electrode. A technique for forming a support film made of a nitride film such as SiN is disclosed.
しかしながら、エッチング液に界面活性剤を添加してもエッチング液が除去される際の張力がある程度低減されるに過ぎず、その効果は限定的であり、リーニングの問題を根本的に解決するものではない。また、支持膜を形成する方法は窒化膜を形成する工程が付加されることとなり、スループットの低下および製造コスト上昇につながる。加えて、エッチング液により支持膜がエッチングされ、その効果が不十分になるおそれもある。 However, even when a surfactant is added to the etching solution, the tension when the etching solution is removed is only reduced to some extent, and the effect is limited, and the problem of leaning cannot be fundamentally solved. Absent. Further, the method of forming the support film adds a step of forming a nitride film, leading to a decrease in throughput and an increase in manufacturing cost. In addition, the support film is etched by the etching solution, and the effect may be insufficient.
このような表面張力に起因するリーニングの問題は、ドライプロセスでは本質的に発生しないが、上述のようにキャパシタ電極の高さが極めて高くなっていることから、従来のドライプロセスではエッチングに時間がかかり現実的ではない。
本発明はかかる事情に鑑みてなされたものであって、所望のエッチングレートを確保しつつリーニングの問題を本質的に解消することができるキャパシタ電極の製造方法、それに用いるエッチング方法およびエッチングシステムを提供することを目的とする。
また、このようなエッチング方法を実行させる制御プログラムが記憶されたコンピュータ読取可能な記憶媒体を提供することを目的とする。
The present invention has been made in view of such circumstances, and provides a capacitor electrode manufacturing method, an etching method and an etching system used therefor, which can essentially eliminate the problem of leaning while ensuring a desired etching rate. The purpose is to do.
It is another object of the present invention to provide a computer-readable storage medium storing a control program for executing such an etching method.
上記課題を解決するため、本発明の第1の観点では、基板上に形成されたシリコン酸化膜をエッチングしてホールを形成する工程と、前記ホールの内面に導電体膜を成膜する工程と、前記シリコン酸化膜を除去して前記導電体膜を露出させてキャパシタ電極とする工程とを有するキャパシタ電極の製造方法であって、前記シリコン酸化膜を除去して前記導電体膜を露出させる工程は、薬液を用いたウエットプロセスにより前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、ガスを用いたリーニングの懸念がないドライプロセスにより前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させることを特徴とするキャパシタ電極の製造方法を提供する。 In order to solve the above problems, in a first aspect of the present invention, a step of etching a silicon oxide film formed on a substrate to form a hole, and a step of forming a conductor film on the inner surface of the hole, And a step of removing the silicon oxide film to expose the conductor film to form a capacitor electrode, wherein the step of removing the silicon oxide film to expose the conductor film is provided. The silicon oxide film is removed by a wet process using a chemical solution to a height at which a support portion is left to the extent that no leaning occurs in the conductor film, and then the dry process using a gas is not concerned with the leaning. There is provided a method of manufacturing a capacitor electrode, wherein the conductive film is exposed by removing a remaining support portion of silicon oxide.
上記第1の観点において、前記シリコン酸化膜としてはBおよびPの少なくとも一方を含むものを用いることができる。また、前記ドライプロセスは、HFを含むガスおよびN 2 ガスを用い、プラズマレスで行うことができる。さらに、前記ウエットプロセスは、バッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いて行うことができる。さらにまた、前記ドライプロセスの後、基板を加熱する工程をさらに有することができる。さらにまた、前記キャパシタ電極の典型例としてシリンダ型を挙げることができる。さらにまた、前記ドライプロセスは、減圧下で行うことができる。 In the first aspect, the silicon oxide film containing at least one of B and P can be used. The dry process can be performed without using plasma containing HF and N 2 gas . Further, the wet process can be performed using a treatment liquid containing buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF). Furthermore, the method may further include a step of heating the substrate after the dry process. Furthermore, a cylinder type can be given as a typical example of the capacitor electrode. Furthermore, the dry process can be performed under reduced pressure.
本発明の第2の観点では、基板上のシリコン酸化膜に形成されたホールの内壁に導電体膜を形成した後に、前記導電体膜を露出させるために前記シリコン酸化膜をエッチングするエッチング方法であって、薬液を用いたウエットプロセスにより前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、ガスを用いたリーニングの懸念がないドライプロセスにより前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させることを特徴とするエッチング方法を提供する。 According to a second aspect of the present invention, there is provided an etching method in which a conductive film is formed on an inner wall of a hole formed in a silicon oxide film on a substrate and then the silicon oxide film is etched to expose the conductive film. The silicon oxide film is removed by a wet process using a chemical solution to a height at which the support portion is left to the extent that no leaning occurs in the conductor film, and then a dry process that does not have a concern about the leaning using a gas. An etching method is provided in which the conductive film is exposed by removing the remaining silicon oxide support .
上記第2の観点において、前記シリコン酸化膜としてはBおよびPの少なくとも一方を含むものを用いることができる。また、前記ドライプロセスは、HFを含むガスおよびN 2 ガスを用い、プラズマレスで行うことができる。さらに、前記ウエットプロセスは、バッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いて行うことができる。さらにまた、前記ドライプロセスの後、基板を加熱するようにすることができる。さらにまた、前記エッチング後に残存する導電体によりシリンダ型のキャパシタ電極が形成されるものとすることができる。さらにまた、前記ドライプロセスは、減圧下で行うことができる。 In the second aspect, the silicon oxide film containing at least one of B and P can be used. The dry process can be performed without using plasma containing HF and N 2 gas . Further, the wet process can be performed using a treatment liquid containing buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF). Furthermore, the substrate can be heated after the dry process. Furthermore, a cylinder-type capacitor electrode can be formed by the conductor remaining after the etching. Furthermore, the dry process can be performed under reduced pressure.
本発明の第3の観点では、基板上のシリコン酸化膜に形成されたホールの内壁に導電体膜を形成した後に、前記導電体膜を露出させるために前記シリコン酸化膜をエッチングするエッチングシステムであって、前記シリコン酸化膜を薬液によるウエットプロセスで除去するウエットエッチング装置と、前記シリコン酸化膜をガスによるドライプロセスで除去するドライエッチング装置と、前記ウエットエッチング装置により前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、リーニングの懸念がない前記ドライエッチング装置により前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させるように制御する制御部とを具備することを特徴とするエッチングシステムを提供する。 According to a third aspect of the present invention, there is provided an etching system in which a conductive film is formed on an inner wall of a hole formed in a silicon oxide film on a substrate and then the silicon oxide film is etched to expose the conductive film. A wet etching apparatus for removing the silicon oxide film by a wet process using a chemical solution, a dry etching apparatus for removing the silicon oxide film by a dry process using a gas, and the conductive film by removing the silicon oxide film by the wet etching apparatus. After removing the supporting portion to such an extent that no leaning occurs in the film, the remaining silicon oxide supporting portion is removed by the dry etching apparatus with no concern about leaning to expose the conductive film. And an etching system characterized by comprising: To.
上記第3の観点において、前記シリコン酸化膜としてはBおよびPの少なくとも一方を用いることができる。また、前記ドライエッチング装置は、基板を収容するチャンバーと、チャンバー内にドライエッチングのためのガスを供給するガス供給機構とを有するものとすることができる。さらに、前記ドライエッチング装置は、ガスとしてHFを含むガスおよびN 2 ガスを用い、プラズマレスでドライエッチングを行うものとすることができる。さらにまた、前記ウエットエッチングのための薬液としてバッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いることができる。さらにまた、前記ドライプロセスの後、基板を加熱する加熱装置をさらに具備するものとすることができる。さらにまた、前記ドライエッチング装置は、チャンバー内を減圧する減圧機構をさらに有し、前記ドライエッチングプロセスを減圧下で行うものとすることができる。 In the third aspect, at least one of B and P can be used as the silicon oxide film. The dry etching apparatus may include a chamber that accommodates the substrate and a gas supply mechanism that supplies a gas for dry etching into the chamber. Furthermore, the dry etching apparatus can perform dry etching without plasma using a gas containing HF and N 2 gas . Furthermore, a processing solution containing buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF) can be used as the chemical solution for the wet etching. Furthermore, after the said dry process, the heating apparatus which heats a board | substrate can be further provided. Furthermore, the dry etching apparatus may further include a pressure reducing mechanism for reducing the pressure in the chamber, and the dry etching process may be performed under reduced pressure.
本発明の第4の観点によれば、コンピュータ上で動作し、エッチングシステムを制御する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、上記第2の観点に係るエッチング方法が行われるように、コンピュータに前記エッチングシステムを制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。 According to a fourth aspect of the present invention, there is provided a computer-readable storage medium that operates on a computer and stores a control program for controlling an etching system, and the control program executes the second program at the time of execution . as the etching method according to the aspect is performed, to provide a computer-readable storage medium, characterized in that to control the etching system to the computer.
本発明によれば、キャパシタ電極を形成した後にシリコン酸化膜をエッチングする際に、途中までウエットプロセスで行い、その後ドライプロセスで行うので、キャパシタ電極のリーニングが発生しない高さまでウエットプロセスでエッチングを行った後、ドライプロセスでエッチングするといったことが可能となり、所望のエッチングレートを確保しつつリーニングの問題を本質的に解消することが可能となる。 According to the present invention, when the silicon oxide film is etched after the capacitor electrode is formed, the wet process is performed halfway, and then the dry process is performed. Therefore, the wet process is performed until the capacitor electrode is not leaned. After that, it becomes possible to perform etching by a dry process, and the problem of leaning can be essentially solved while ensuring a desired etching rate.
特に、ドライプロセスをHFを含むガスを用いてプラズマレスで行うことにより、下地にプラズマダメージを与えることなく高いエッチングレートを得ることができ、より高いエッチングレートで、良好なエッチング特性を得ることができる。 In particular, when the dry process is performed without using plasma containing HF, a high etching rate can be obtained without causing plasma damage to the base, and good etching characteristics can be obtained at a higher etching rate. it can.
以下、添付図面を参照しながら、本発明の好ましい実施形態について説明する。ここでは、DRAMの製造工程の一部として実施されるキャパシタ電極の製造工程の一例について説明する。
図1は本発明の一実施形態に係るキャパシタ電極の製造工程を示すフローチャート、図2は各工程を説明するための工程断面図である。
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. Here, an example of a capacitor electrode manufacturing process which is performed as a part of the DRAM manufacturing process will be described.
FIG. 1 is a flowchart showing a manufacturing process of a capacitor electrode according to an embodiment of the present invention, and FIG. 2 is a process cross-sectional view for explaining each process.
まず、被処理体として、図2の(a)に示す、半導体ウエハ(以下単にウエハと記す)Wの表面にシリコン酸化膜としてBおよびPの少なくとも一方を含むシリコン酸化膜200が形成され、このシリコン酸化膜200に、円柱形状のストレージノードホール201がウエハWの表面のストレージノード202に達するようにパターン形成されたものを準備する(ステップ1)。このようなBおよびPの少なくとも一方を含むシリコン酸化膜200としては、BとPの両方を含むBPSG(Boro-Phospho Silicate Glass)膜、Bを含むBSG(Boro Silicate Glass)膜、Pを含むPSG(Phospho Silicate Glass)膜を挙げることができる。以下、このようなシリコン酸化膜としてBPSGを用いた場合を例に取って説明する。なお、ストレージノードホール201は、ウエハWの表面にBPSG膜200を形成した後、フォトリソグラフィ工程、エッチング工程を経て形成することができる。
First, a
次に、図2の(b)に示すように、ストレージノードホール201の内面に、キャパシタ電極となる、TiNやポリシリコン等の導電体膜203を円筒状に成膜する(ステップ2)。この際の成膜には、この分野において適用可能ないずれの成膜方法をも採用することができ、例えば、CVDを採用することができる。
Next, as shown in FIG. 2B, a
その後、導電体膜203の周囲に残存するBPSG膜200をエッチングにより除去する。
その際に、本実施形態においては、最初に、図2の(c)に示すように、ウエットプロセスによりBPSG膜200の途中までエッチング除去する(ステップ3)。この際には、導電体膜203にリーニングが生じない程度の支持部が残存するような高さまでエッチングを行う。このウエットプロセスにおいては、エッチング液としてバッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液のような従来公知の薬液を用いることができる。このような処理液としては、バッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を単体で使用してもよいが、これら以外に界面活性剤やその他の薬液を混合して用いてもよい。このウエットプロセスにより、従来と同様の高エッチングレートでBPSG膜200をエッチングすることができるが、スループットの観点からはできるだけこのウエットプロセスを多くすることが好ましく、リーニングが発生しない限界までウエットプロセスを行うことが好ましい。ただし、プロセスマージンの観点からは多少の余裕をもつことが好ましい。
Thereafter, the
At this time, in this embodiment, first, as shown in FIG. 2C, the
このようなウエットプロセスを行った後、図2の(d)に示すように、BPSG膜の残部をドライプロセスによりエッチングして完全に除去し、導電体膜203を完全に露出させ、各ストレージノード202に対応した円筒形状のキャパシタ電極204が得られる(ステップ4)。
After performing such a wet process, as shown in FIG. 2D, the remaining part of the BPSG film is etched and completely removed by a dry process to completely expose the
この際のドライプロセスによるエッチングとしては、通常行われているプラズマによるドライエッチングを用いることもできるが、HFを含むガスを用いたプラズマレスエッチングを行うことが好ましい。これにより、BPSG膜を高エッチングレートで選択的にエッチングすることができる。また、プラズマレスであるため、キャパシタ電極204や下地にダメージを及ぼさないというメリットも得られる。BPSG膜200は水分を吸着するのでこの水分の存在下でHFガスが供給されて、これらが反応することにより、高いエッチングレートが得られるものと考えられる。BSG膜やPSG膜を用いた場合でも、これらは水分を吸着するので同様に水分とHFとの反応により高いエッチングレートでエッチングすることができる。HFを含むガスとしては、HFガス単独であってもよいし、HFガスとN2ガスやArガス等の不活性ガスを混合したものであってもよい。さらに、他のエッチングガスを含んでいてもよい。
As etching by the dry process at this time, dry etching by plasma that is usually performed can be used, but it is preferable to perform plasmaless etching using a gas containing HF. Thereby, the BPSG film can be selectively etched at a high etching rate. Further, since it is plasmaless, there is also an advantage that the
以上のようにBPSG膜200をエッチング除去した後、必要に応じてステップ4のドライエッチングで生成した反応生成物の除去を目的として加熱処理を行う(ステップ5)。
After the
このようにしてキャパシタ電極204を製造した後は、キャパシタ電極204の表面に絶縁膜を成膜し、さらにキャパシタ電極204に相対する対向キャパシタ電極を形成することにより、DRAMの構成要素であるキャパシタが形成される。この場合に、絶縁膜としては、例えば遷移金属酸化膜、希土類酸化膜などの誘電率の高い、いわゆるHigh−k膜を用いることが好ましい。
After the
次に、このようなキャパシタ電極の製造工程の中で、本発明の特徴部分となる、シリコン酸化膜であるBPSG膜のエッチングを行うエッチングシステムの一例について具体的に説明する。図3は、このようなエッチングシステムの概略構成を示す模式図である。 Next, an example of an etching system for etching a BPSG film, which is a silicon oxide film, which is a characteristic part of the present invention in the manufacturing process of the capacitor electrode will be described in detail. FIG. 3 is a schematic diagram showing a schematic configuration of such an etching system.
このエッチングシステム10は、シリコン酸化膜であるBPSG膜を薬液によるウエットプロセスで除去するウエットエッチング装置11と、 BPSG膜をガスによるドライプロセスで除去するドライエッチング装置12と、これらの間でウエハWをキャリアCに収納した状態で搬送する搬送機構13と、ウエットエッチング装置11での処理、ドライエッチング装置12での処理および搬送機構13での搬送処理を制御するための制御部14とを有している。
The
ウエットエッチング装置11としては、例えば図4に示すような装置を用いることができる。この装置は、ウエハWを収納するのに充分な大きさを有する箱形の内槽21と外槽22とを有する処理槽20を有しており、搬送機構23により内槽21の上部開口から内槽21に対してウエハWの出し入れが行われる。ウエハWは1枚でも2枚以上でもよく、支持部材24に支持された状態で内槽21に装入される。内槽21にはエッチング液供給ノズル25が挿入されており、このエッチング液供給ノズル25にはエッチング液供給配管26が接続されている。そして、エッチング液供給配管26には、エッチング液として、例えばバッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)のような薬液を供給するエッチング液供給源27が接続されている。また、エッチング液供給配管26には開閉バルブ28が設けられている。外槽22は、内槽21の上端からオーバーフローしたエッチング液を受けとめるように、内槽21の開口部を取り囲んで装着されている。
As the
内槽21の底部には排液ライン29が接続されており、その途中には開閉バルブ30が設けられていて、エッチング液交換の際にこの排液ライン29を介して内槽21内のエッチング液が排出される。また、外槽22の底部には、排液ライン31が接続されており、この排液ライン31には開閉バルブ32が設けられていて、外槽22内の薬液も排出されるようになっている。
A
支持部材24は、搬送機構23により昇降可能となっており、内槽21内にエッチング液が貯留された状態で、ウエハWを支持した支持部材24を下降させることによりウエハWをエッチング液に浸漬させ、支持部材24を上昇させることにより、ウエハWをエッチング液から引き上げることが可能となっている。
The
したがって、ウエハWを支持部材24に支持させた状態で支持部材24を下降させてウエハWをエッチング液に浸漬させることにより、ウエハWのBPSG膜のウエットエッチング処理が進行する。
Therefore, the wet etching process of the BPSG film of the wafer W proceeds by lowering the
なお、ウエットエッチング後のリンス処理および乾燥処理は、図示しない他の槽により行われる。 The rinsing process and the drying process after the wet etching are performed in another tank (not shown).
ウエットエッチング装置11としては、図5に示すような枚葉式の装置を用いてもよい。この装置は、チャンバー41を有し、このチャンバー41の中には、ウエハWを水平状態で吸着保持するためのスピンチャック42設けられている。このスピンチャック42は、モーター43により回転されるようになっている。また、チャンバー41内には、スピンチャック42に保持されたウエハWを覆うようにカップ44が設けられている。カップ44の底部には、排気および排液のための排気・排液管44aが設けられている。
As the
スピンチャック42に保持されたウエハWの上方には、エッチング液供給ノズル45が図示しない駆動機構によって移動可能に設けられている。このエッチング液供給ノズル45には、エッチング液供給配管46が接続されており、このエッチング液供給配管46には、エッチング液として上述したような薬液を供給するエッチング液供給源47が接続されている。また、エッチング液供給配管46には開閉バルブ48が設けられている。エッチング液はモーター43によりウエハWを回転させながらウエハWに供給され、これにより、ウエハWのBPSG膜がウエットエッチングされる。
An etching
一方、ウエハWの上方に移動可能に洗浄・乾燥用ノズル49が図示しない駆動機構によって移動可能に設けられている。この洗浄・乾燥用ノズル49には、配管50が接続されており、この配管50には開閉バルブ51が設けられている。また、配管50の端部には切り換えバルブ52が設けられており、この切り替えバルブ52には、リンス液供給源53から延びる配管54、IPA供給源55から延びる配管56が接続されており、切り換えバルブ53を動作させることにより、リンス液、IPAのいずれかが配管50を通って洗浄・乾燥用ノズル49からウエハW上に吐出されるようになっている。そして、モーター43によりウエハWを回転させながらノズル49を介してリンス液、例えば純水をウエハWに供給することによりウエハWをリンス処理し、その後、ウエハWにIPAを供給することにより、ウエハWを乾燥させる。
On the other hand, a cleaning / drying
なお、ウエットエッチング装置11は、図示はしていないが、ウエハWを複数枚収納したキャリアを載置可能な搬入出部を有し、このキャリアから搬送機構により図4または図5に示す装置にウエハを搬入することが可能となっている。
Although not shown, the
ドライエッチング装置12としては、図6に示すような装置を用いることができる。この装置は、ウエハWを搬入出する搬入出部61と、搬入出部61に隣接させて設けられたロードロック室62と、実際のエッチング処理を行うエッチング処理部63と、エッチングが終了した後に加熱処理を行う熱処理部64とを有している。
As the
このドライエッチング装置12は、ロードロック室62とエッチング処理部63と熱処理部64とが2つずつ設けられており、搬入出部61に対し、ロードロック室62、熱処理装置部64、エッチング処理部63が、この順に一直線上に並べて設けられている。なお、搬入出部61とロードロック室62との間、ロードロック室62と熱処理装置64との間、熱処理部64とエッチング処理部63との間にはゲートバルブ(図示せず)が設けられており、これにより、これらの間が開閉可能となっている。
The
搬入出部61は、ウエハWを搬送可能な搬送機構(図示せず)を有する搬送室71を有しており、搬送室71の長手方向の側部には、載置台72が設けられており、この載置台72には、ウエハWを複数並べて収容可能なキャリアCが例えば3つ備えられている。また、搬送室71に隣接して、ウエハWを回転させて偏心量を光学的に求めて位置合わせを行なうオリエンタ73が設置されている。搬送室71内の搬送機構は、これら3つのキャリアC、オリエンタ73および2つのロードロック室62の間でウエハWを一枚ずつ搬送することが可能となっている。
The loading /
ロードロック室62は、内部に搬送機構(図示せず)を有し、大気状態と真空状態との切り替えが可能に構成されている。そして、その内部を大気状態にし、搬入出部61側のゲートバルブを開けて搬送室71の搬送機構によりキャリアCからウエハWをロードロック室62の搬送機構に搬送し、搬入出部61側のゲートバルブを閉じて熱処理部64と同等の真空度に真空引きしてから、熱処理部64側のゲートバルブおよび熱処理部64とエッチング処理部63との間のゲートバルブを開けて搬送機構によりウエハWをエッチング処理部63に搬送可能となっている。また、熱処理部64で熱処理した後のウエハWを搬送機構により戻し、熱処理部64側のゲートバルブを閉じてその中を大気状態にし、その後搬入出部61側のゲートバルブを開いて搬入出部61へウエハWを搬送することが可能となっている。
The
エッチング処理部63は、図7に示すように、ウエハWを収容する密閉構造のチャンバー80を備えており、チャンバー80内には、ウエハWが水平状態で載置される載置台81が設けられている。載置台81にはウエハWを所望の温度に調節する温調機構82が設けられている。チャンバー80の側壁には熱処理部64との間でウエハWを搬入出するための搬入出口(図示せず)が設けられている。
As shown in FIG. 7, the
また、エッチング処理部63には、チャンバー80内にはエッチングガスとしてフッ化水素(HF)ガスを供給するHFガス供給ライン85と、チャンバー80内に希釈ガスとして不活性ガス例えば窒素(N2)ガスを供給するN2ガス供給ライン86と、排気ライン87とが接続されている。HFガス供給ライン85はHFガス供給源90に接続されており、HF供給ライン85には、開閉およびHFガスの供給流量の調節が可能な流量調節弁91が設けられている。N2ガス供給ライン86はN2ガス供給源95に接続され、N2ガス供給ライン86には、開閉およびN2ガスの供給流量の調節が可能な流量調節弁96が設けられている。
The
チャンバー80の天壁には、HFガス供給ライン85およびN2ガス供給ライン86を通って供給されたHFガスおよびN2ガスを、載置台81に載置されたウエハWの全面に均一に供給させるためのシャワーヘッド97が設けられている。
The ceiling wall of the
排気ライン87には、圧力コントローラ100および強制排気を行うための排気ポンプ101が設けられている。排気ポンプ101を作動させつつ圧力コントローラ100を調整することによって、チャンバー80内の圧力が所定の減圧状態に制御可能となっている。
The
熱処理部64は、図8に示すように、ウエハWを収容する密閉構造のチャンバー110を備えており、チャンバー110内には、ウエハWが水平状態で載置される載置台111が設けられている。載置台には111にはウエハWを所定の温度に加熱するためのヒーター112が設けられている。チャンバー110の側壁には、エッチング処理部63との間でウエハWを搬入出するための搬入出口(図示せず)と、ロードロック室62との間でウエハWを搬入出するための搬入出口(図示せず)とが設けられている。
As shown in FIG. 8, the
また、熱処理部64には、チャンバー110内に雰囲気ガスとして不活性ガス、例えばN2ガスを供給するN2ガス供給ライン115とチャンバー110内を排気する排気ライン116が接続されている。N2ガス供給ライン115はN2ガス供給源120に接続され、N2ガス供給ライン115には、開閉およびN2ガスの供給流量の調節が可能な流量調節弁121が設けられている。
In addition, an N 2
チャンバー110の天壁には、N2ガス供給ライン115を通って供給されたN2ガスを、載置台111に載置されたウエハWの全面に均一に供給させるためのシャワーヘッド122が設けられている。
The ceiling wall of the
排気ライン116には、圧力コントローラ125および強制排気を行うための排気ポンプ126が設けられている。排気ポンプ126を作動させつつ圧力コントローラ125を調整することによって、チャンバー110内の圧力が所定の減圧状態に制御可能となっている。
The
制御部14は、エッチングシステム10のウエットエッチング装置11、ドライエッチング装置12、搬送機構13を実際に制御する、マイクロプロセッサ(コンピュータ)を備えたプロセスコントローラ15を有している。プロセスコントローラ15には、オペレータが処理システム1を管理するためにコマンドの入力操作等を行うキーボードや、エッチングシステム10の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース16が接続されている。また、プロセスコントローラ15には、エッチングシステム1で実行される各種処理をプロセスコントローラ15の制御にて実現するための制御プログラムや処理条件に応じてエッチングシステム10の各構成部に所定の処理を実行させるための制御プログラムすなわちレシピ、さらに各種データベース等が格納された記憶部17が接続されている。レシピは記憶部17の中の記憶媒体に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、CDROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
The
そして、必要に応じて、ユーザーインターフェース16からの指示等にて任意のレシピを記憶部17から呼び出してプロセスコントローラ15に実行させることで、プロセスコントローラ15の制御下で、エッチングシステム10での所望の処理が行われる。
Then, if necessary, an arbitrary recipe is called from the
このように構成されたエッチングシステム10において、図2に示すようにウエハWに形成されたBPSG膜200をエッチングしてキャパシタ電極204を形成する際には、まず、搬送機構13によりウエハWが収納されたキャリアCをウエットエッチング装置11の搬入出部(図示せず)に搬入する。そして、ウエハWを1枚ずつ取り出して、図4または図5のいずれか装置において、所定のエッチング液によりBPSG膜200のウエットエッチングを行う。
In the
この場合に、ウエットエッチングは、上述したようにキャパシタ電極となる導電体膜203がリーニングを生じない程度まで露出した状態まで行われるが、このウエットエッチングの停止タイミングはプロセスコントローラ15により制御される。すなわち、あらかじめ処理時間とエッチング量との関係を求めて記憶部17に記憶させておき、所望のエッチング量が得られる時間経過した時点でエッチングを停止するようにプロセスコントローラ15により制御する。
In this case, the wet etching is performed until the
このようにしてウエットエッチング処理を行った後、リンス処理および乾燥処理を行い、処理が終了したウエハWをキャリアCに収納する。このようにして所定枚数のウエハWに対してウエットエッチングが終了した後、搬送機構13によりキャリアCをドライエッチング装置12に搬送する。
After performing the wet etching process in this manner, a rinsing process and a drying process are performed, and the processed wafer W is stored in the carrier C. After the wet etching is completed for the predetermined number of wafers W in this way, the carrier C is transferred to the
ドライエッチング装置12においては、キャリアCを搬入出部61の載置台72に載置し、搬送室71内の搬送機構によりキャリアCから1枚のウエハWが取り出され、ロードロック室62内に搬入される。ロードロック室62にウエハWが搬入されるとゲートバルブが閉じられてその中が密閉状態となり、真空排気することにより、エッチング処理部63のチャンバー80および熱処理部64のチャンバー110と同等の減圧状態となり、ゲートバルブを開いてこれらと連通することが可能となる。
In the
この状態でウエハWは、まず、エッチング処理部63のチャンバー80内に搬入される。そして、デバイス形成面を上面とした状態で載置台81上に載置される。その後、ゲートバルブを閉じてチャンバー80を密閉状態とし、温調機構82によりウエハWを例えば40℃以下の所定の温度に温調される。また、チャンバー80内は、排気ポンプ101と圧力コントローラ100の調整によって、例えば400〜4000Pa(3〜30Torr)に制御される。
In this state, the wafer W is first carried into the
この状態で、HFガスおよび必要に応じて希釈ガスとしてのN2ガスをチャンバー80内に供給する。このとき流量調整弁91によりHFガスの供給量が1000〜3000mL/min(sccm)に調整される。なお、エッチングガスであるHFガスに加えてN2ガスチャンバー80内に供給することにより、載置台81内の温調機構82の熱がウエハWに効率良く伝導され、ウエハWを正確に温度制御することができる。N2ガスを供給する場合には、その供給量を500〜3000mL/min(sccm)とする。
In this state, HF gas and, if necessary, N 2 gas as a dilution gas are supplied into the
このようにHFガスが減圧下で供給されることにより、ウエットエッチングにより途中まで除去されたBPSG膜200とHFガスとが反応し、エッチングが進行する。この際に、反応生成物としてフルオロケイ酸系の反応生成物が生成するが、上述したように、BPSG膜は水分を吸着するので、水の存在下で上記反応が促進され、高エッチングレートでエッチングが進行する。このようなドライエッチング処理が終了後、流量調整弁91が閉じられ、HFガスの供給が停止される。このときN2ガスの供給は継続され、これによりチャンバー80内がN2ガスによってパージされる。
When the HF gas is supplied under reduced pressure in this way, the
このエッチング処理部63により処理後、HFによって生成された反応生成物は水分の存在により揮発しやすい状態となっており、チャンバー80内である程度揮発可能であるが、エッチング面に残存する反応生成物を除去する目的で、エッチング処理後のウエハWを熱処理部64へ搬送する。この際には、チャンバー80とチャンバー110との間のゲートバルブが開かれてこれらが連通し、この状態でロードロック室62内の搬送機構によりチャンバー80内のウエハWを熱処理部64のチャンバー110に搬送する。
After the processing by the
熱処理部64において、ウエハWはデバイス形成面を上面とした状態でチャンバー110内の載置台111上に載置される。そして、ゲートバルブが閉じられてチャンバー110が密閉状態とされ、熱処理工程が開始される。このとき、ヒーター112によりウエハWの温度を100〜400℃の所定の温度にされる。また、チャンバー80内は、排気ポンプ101と圧力コントローラ100の調整によって、例えば133〜400Pa(1〜3Torr)に制御される。そして、N2ガスが所定の流量でチャンバー110内に供給される。この時のN2ガスの供給量は、例えば500〜3000mL/min(sccm)に調整される。これにより、載置台111に設けられたヒーター112の熱がウエハWに効率良く伝達され、ウエハWの温度が正確に制御される。
In the
このような加熱処理を行うことにより、その前のエッチング処理の際に生成したフルオロケイ酸系の反応生成物が加熱により分解されて気化し、導電体膜203の周りから除去される。これによりBPSG膜200が完全に除去されて、各ストレージノード202に対応した円筒形状のキャパシタ電極204が得られる。
By performing such heat treatment, the fluorosilicic acid-based reaction product generated during the previous etching treatment is decomposed and vaporized by heating, and is removed from around the
このような熱処理が終了すると、流量調整弁121が閉じられてN2ガスの供給が停止される。そして、熱処理部64とロードロック室62との間のゲートバルブが開かれ、ウエハWが熱処理部64からロードロック室62へ搬入される。そして、ゲートバルブを閉じてロードロック室62を密閉状態とし、大気圧とされた後、ロードロック室62と搬入出部61とを連通してウエハWを搬入出部61のキャリアC内に収納する。以上のようにして所定枚数のウエハWの処理が終了すると、処理後のウエハWを収納したキャリアCを搬送機構13によりエッチングシステム10から搬出する。
When such heat treatment is completed, the flow
以上のようなBPSG膜エッチング処理においては、最初にウエットエッチングによりリーニングが生じない程度まで高速でエッチングし、次いでリーニングの懸念がないドライプロセスにより最後までエッチングを行うので、実用的なエッチングレートを保持しつつ、リーニングの問題を解消することができる。 In the BPSG film etching process as described above, first, etching is performed at a high speed to the extent that no leaning occurs due to wet etching, and then etching is performed to the end by a dry process with no concern about leaning, so that a practical etching rate is maintained. However, the problem of leaning can be solved.
また、ドライエッチング装置12においては、HFを含むガスを用いてプラズマレスでドライエッチングを行うので、下地にプラズマダメージを与えることなく高いエッチングレートを得ることができ、より高いエッチングレートで、良好なエッチング特性を得ることができる。
Further, in the
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、シリコン酸化膜としてBPSG膜を用いた場合について示したが、シリコン酸化膜としては他のものを用いてもよい。上述したように、BPSG膜の場合には、水分を介在させたHFガスとの反応により高速でエッチングが可能であるが、同様に水分含有量の多いTEOSを原料にして成膜されたシリコン酸化膜もHFガスにより高速でエッチングが可能である。また、水分の吸着の少ない熱酸化膜の場合には、HFガス単独では反応生成物が気化しにくいものとなるが、HFガスにNH3ガスを加えることによって、より気化しやすいフルオロケイ酸アンモニウム((NH4)2SiF6)を生成させることができ、エッチング除去が容易となる。NH3ガスは、エッチング処理部63で導入してもよいし、熱処理部64で導入してもよい。
The present invention can be variously modified without being limited to the above embodiment. For example, in the above-described embodiment, a case where a BPSG film is used as the silicon oxide film has been described, but another silicon oxide film may be used. As described above, in the case of a BPSG film, etching can be performed at a high speed by reaction with HF gas containing water, but similarly, silicon oxide formed using TEOS having a high water content as a raw material. The film can also be etched at high speed with HF gas. In the case of a thermal oxide film with little moisture adsorption, the reaction product is difficult to vaporize with HF gas alone, but by adding NH 3 gas to HF gas, ammonium fluorosilicate which is more easily vaporized. ((NH 4 ) 2 SiF 6 ) can be generated, and etching removal becomes easy. The NH 3 gas may be introduced by the
また、上記実施形態では、希釈ガス等に用いる不活性ガスとしてN2ガスを用いたが、その他の不活性ガス、例えばArガス、Heガス、Xeガス等の他の不活性ガスを用いることができる。 Further, in the above embodiment, the N 2 gas as the inert gas used for dilution gas or the like, other inert gas, such as Ar gas, He gas, the use of other inert gas such as Xe gas it can.
さらに、上記実施形態ではウエットエッチング後のドライエッチングにおいて、HFを含むガスを用いたプラズマレスプロセスを用いた場合について示したが、他のガスを用いてもよいし、プラズマを用いるものであってもよい。 Furthermore, in the above-described embodiment, the case where a plasmaless process using a gas containing HF is used in the dry etching after the wet etching has been described. However, other gas may be used, or plasma is used. Also good.
本発明は、半導体デバイスの製造工程におけるキャパシタ電極の製造に好適である。 The present invention is suitable for manufacturing a capacitor electrode in a semiconductor device manufacturing process.
10;エッチングシステム
11;ウエットエッチング装置
12;ドライエッチング装置
13;搬送機構
14;制御部
15;プロセスコントローラ
61;搬入出部
62;ロードロック室
63;エッチング処理部
64;熱処理部
80;チャンバー
81;載置台
82;温調機構
90;HFガス供給原
200:BPSG膜(シリコン酸化膜)
201;ストレージノードホール
202;ストレージノード
203;導電体膜
204;キャパシタ電極
W;ウエハ
DESCRIPTION OF
201;
Claims (22)
前記ホールの内面に導電体膜を成膜する工程と、
前記シリコン酸化膜を除去して前記導電体膜を露出させてキャパシタ電極とする工程と
を有するキャパシタ電極の製造方法であって、
前記シリコン酸化膜を除去して前記導電体膜を露出させる工程は、薬液を用いたウエットプロセスにより前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、ガスを用いたリーニングの懸念がないドライプロセスにより前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させることを特徴とするキャパシタ電極の製造方法。 Etching the silicon oxide film formed on the substrate to form holes;
Forming a conductive film on the inner surface of the hole;
Removing the silicon oxide film and exposing the conductor film to form a capacitor electrode,
The step of exposing the conductor film by removing the silicon oxide film is performed by removing the silicon oxide film to a height at which a support portion is left to the extent that the conductor film is not leaned by a wet process using a chemical solution. Then, the method for manufacturing a capacitor electrode is characterized in that the conductive film is exposed by removing the remaining support portion of the silicon oxide by a dry process that does not have a risk of leaning using a gas.
薬液を用いたウエットプロセスにより前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、ガスを用いたリーニングの懸念がないドライプロセスにより前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させることを特徴とするエッチング方法。 An etching method for etching the silicon oxide film to expose the conductor film after forming a conductor film on an inner wall of a hole formed in the silicon oxide film on the substrate,
The silicon oxide film is removed by a wet process using a chemical solution to a height at which the support portion is left to the extent that no leaning occurs in the conductor film, and then left by a dry process with no fear of leaning using a gas . An etching method, wherein the conductive film is exposed by removing a support portion of silicon oxide.
前記シリコン酸化膜を薬液によるウエットプロセスで除去するウエットエッチング装置と、
前記シリコン酸化膜をガスによるドライプロセスで除去するドライエッチング装置と、
前記ウエットエッチング装置により前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、リーニングの懸念がない前記ドライエッチング装置により前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させるように制御する制御部と
を具備することを特徴とするエッチングシステム。 An etching system for etching the silicon oxide film to expose the conductor film after forming the conductor film on the inner wall of the hole formed in the silicon oxide film on the substrate,
A wet etching apparatus for removing the silicon oxide film by a wet process using a chemical solution;
A dry etching apparatus for removing the silicon oxide film by a dry process using a gas;
After cleaning the silicon oxide film on the conductive film is removed to a height supporting portion at which no remaining by the wet etching apparatus, the silicon oxide mentioned above remained by the dry etching apparatus concerned is not leaning An etching system comprising: a control unit that controls to remove the support unit and expose the conductive film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006354775A JP5105866B2 (en) | 2006-12-28 | 2006-12-28 | Capacitor electrode manufacturing method, etching method and etching system, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006354775A JP5105866B2 (en) | 2006-12-28 | 2006-12-28 | Capacitor electrode manufacturing method, etching method and etching system, and storage medium |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008166513A JP2008166513A (en) | 2008-07-17 |
JP5105866B2 true JP5105866B2 (en) | 2012-12-26 |
Family
ID=39695589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006354775A Expired - Fee Related JP5105866B2 (en) | 2006-12-28 | 2006-12-28 | Capacitor electrode manufacturing method, etching method and etching system, and storage medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5105866B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6199155B2 (en) * | 2013-10-30 | 2017-09-20 | 株式会社Screenホールディングス | Sacrificial film removal method and substrate processing apparatus |
JP6623943B2 (en) | 2016-06-14 | 2019-12-25 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method, heat treatment apparatus, and storage medium. |
WO2024219232A1 (en) * | 2023-04-17 | 2024-10-24 | 東京エレクトロン株式会社 | Etching method and plasma treatment device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5425845A (en) * | 1993-06-09 | 1995-06-20 | Texas Instruments Incorporated | Method for selective removal of hard trench masks |
US6187216B1 (en) * | 1997-08-27 | 2001-02-13 | Motorola, Inc. | Method for etching a dielectric layer over a semiconductor substrate |
JP4070919B2 (en) * | 1999-01-22 | 2008-04-02 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
JP3595231B2 (en) * | 1999-12-28 | 2004-12-02 | 株式会社東芝 | Semiconductor storage device and method of manufacturing the same |
JP2004111624A (en) * | 2002-09-18 | 2004-04-08 | Renesas Technology Corp | Semiconductor device |
US6858532B2 (en) * | 2002-12-10 | 2005-02-22 | International Business Machines Corporation | Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling |
JP2004349451A (en) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | Semiconductor device and method of manufacturing the same, electro-optical device, and method of manufacturing the same, and electronic apparatus |
JP5000084B2 (en) * | 2003-08-13 | 2012-08-15 | 三星電子株式会社 | Storage node, semiconductor element and method of manufacturing semiconductor element in cylinder stack capacitor of conductive pad |
KR100553839B1 (en) * | 2003-11-27 | 2006-02-24 | 삼성전자주식회사 | Capacitor, Method for manufacturing the capacitor, Semiconductor device including the capacitor, and Method for manufacturing the semiconductor device |
JP4663368B2 (en) * | 2005-03-28 | 2011-04-06 | 東京エレクトロン株式会社 | Plasma etching method, plasma etching apparatus, control program, and computer storage medium |
-
2006
- 2006-12-28 JP JP2006354775A patent/JP5105866B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008166513A (en) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5374039B2 (en) | Substrate processing method, substrate processing apparatus, and storage medium | |
KR101165970B1 (en) | Substrate etching method and system | |
JP6568769B2 (en) | Substrate processing method and substrate processing apparatus | |
JP4890025B2 (en) | Etching method and recording medium | |
US20190181015A1 (en) | Substrate Processing Method and Substrate Processing Apparatus | |
US8124536B2 (en) | Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium | |
TWI538035B (en) | Substrate processing system and substrate processing method using the same | |
JP2009094307A (en) | Etching method and recording medium | |
US8956546B2 (en) | Substrate processing method and substrate processing apparatus | |
JP5105866B2 (en) | Capacitor electrode manufacturing method, etching method and etching system, and storage medium | |
KR101389187B1 (en) | Etching method, etching system and etching apparatus | |
US11557486B2 (en) | Etching method, damage layer removal method, and storage medium | |
JP6376960B2 (en) | Substrate processing apparatus and substrate processing method | |
JP5292450B2 (en) | Etching method, etching system, and etching apparatus | |
KR20160024914A (en) | Substrate treatment device and method for manufacturing semiconductor device | |
KR101150268B1 (en) | Heat treatment apparatus and treatment system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5105866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |