JP5193843B2 - 積層インダクタ - Google Patents

Description

本発明は、磁性体中にコイルが埋設された構造を有する磁心型の積層インダクタに関し、とくに表面実装用チップインダクタであって直流重畳されて使用されるものに適用される場合に有効であり、たとえば携帯電話機などの移動情報機器において、内蔵電池から得られる電源電圧（起電力）を所定の回路動作電圧に変換する超小形のＤＣ−ＤＣコンバータに好適である。

ＤＣ−ＤＣコンバータなどの電源回路に使用されるトランスやチョークコイルなどは、かつては磁気コアにコイルを巻線する構成が一般的であったが、近年の電源回路部品の小型化、薄型化の要望に沿い、積層構造のチップ部品が開発され実用化されている。

積層インダクタでは、電気絶縁性の磁性層と導体パターンが交互に積層されるとともに、各層の導体パターンが順次層間で接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成される。コイルの両端はそれぞれ引出導体パターン部を介して積層体チップ外表面の電極端子に接続されている。つまり、チップ型の磁性体中にコイルが埋設された状態である。磁性層や導体パターンは、たとえばスクリーン印刷の技法などにより形成され積層される。

このような積層インダクタは、コイルの周囲が磁性体で囲まれているため、外部への磁気漏洩が少なく、比較的少ない巻数で必要なインダクタンスが得られる特徴があり、小型化、薄型化に適している。

しかしながら、小さなコイル電流（励磁電流）でも磁性体の磁気飽和が生じるため、直流重畳電流が低電流領域であってもインダクタンスの変動が大きい。つまり、直流重畳特性が悪いという問題があった。

そこで、一部の磁性層全体を電気絶縁性の非磁性層で置き換えることにより、積層インダクタ中に磁気的なギャップを介在させ、これによって磁気飽和レベルを高めて、トランスやチョークコイルなどとして大きな定格電流が得られるようにした積層インダクタが提案されている（特許文献１）。

また、漏れ磁束による磁気飽和を抑制することにより、微小電流領域でのインダクタンス変動を小さくするようにした積層インダクタも提案されている（特許文献２）。
特開２００５−４５１０８ 特開２００８−２１７８８

上述した技術により、積層インダクタの直流重畳特性は一応の改善はされているが、漏れ磁束等によって生じる磁気飽和のすべてを有効に抑制するものではなく、このため、微小電流領域におけるインダクタンス変動という問題は依然として残っていた。

たとえば、図９は本発明に先立って検討された積層インダクタの構成例を示す。同図において、２０は導体パターン（または導体）、４０は磁性層、４０−１は全面磁気ギャップ層、４１は磁性体、４３は磁性パターン、４５は非磁性パターン（または非磁性体）をそれぞれ示す。

この積層インダクタは、同図の（ａ）（ｂ）に示すように、電気絶縁性の磁性層４０と開放ループ状の導体パターン２０が積層されるとともに、各層の導体パターン２０がビア２４を介して順次層間接続されることで、磁性体４１中で積層方向に重畳しながら螺旋状に周回するコイルが形成されている。

コイルの両端はそれぞれ引出導体パターン部２２，２２を介して積層チップ外表面の電極端子（図示省略）に接続されるようになっている。

さらに、同図の（ａ）に示すように、導体パターン２０の間に配置される磁性層４０には、その導体パターン２０と層方向で重なる電気絶縁性の非磁性パターン４５が形成され、それら中心層には層面全体が電気絶縁性の非磁性体４５からなる全面磁気ギャップ層４０−１が配置されている。

上記の構成では、全面磁気ギャップ層により広範囲の直流重畳電流領域でインダクタンス変動を緩和し、さらに導体パターン２０と導体パターン２０間での磁束飽和を抑制して、低電流直流重畳時におけるインダクタンス変動を緩和するという効果が得られる。

しかし、積層インダクタのインダクタンスを変動させる磁気飽和は、上記以外の個所でも発生し得ることが本発明者らにより知見されている。

この種の積層インダクタでは、図９の（ａ）（ｂ）に示すように、コイルの周回方向に直交して積層方向に誘導される主磁束Ｈｚがインダクタ特性を支配する主パラメータ要因となるが、その積層方向以外に誘導される漏洩磁束も存在する。この漏洩磁束が起こす磁気飽和によって微小な直流重畳領域でインダクタンスが変動する。

この異方向の漏洩磁束は、インダクタの使用周波数領域が高くなるにしたがって誘導されやすくなる。このため、高い周波領域での使用では、その異方向への漏洩磁束が起こす磁気飽和によってインダクタが大きく変動するようになる。

ＤＣ−ＤＣコンバータは直流電流を高周波パルスでスイッチングしながら電圧変換を行うが、そのスイッチング周波数は年々高くなる傾向にある。高周波化にともない、上記漏洩磁束による直流重畳特性への影響が顕著化してきた。

図９に示した積層インダクタでは、上記主磁束Ｈｚ以外に、同図の（ｃ）に示すように、ビア２４などの積層方向を向く導体部分によって層面方向の漏洩磁束Ｈｒが誘導され、この漏洩磁束Ｈｒによる磁気飽和が微小電流領域でのインダクタンス変動を増大させる原因となっていた。つまり、積層インダクタの直流重畳特性を悪化させていた。しかし、この問題は、層面方向の漏洩磁束Ｈｒによって生じるため、たとえば特許文献１，２に開示されているような層間に介在させる磁気ギャップでは解決できない。

本発明は以上のような問題を鑑みてなされたもので、その目的は、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを提供することにある。 本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。

本発明が提供する解決手段は以下のとおりである。
（１）電気絶縁性の磁性体中に矩形ループの一部が開放する導体パターンが形成された層状の導体パターン層が積層されているとともに、電気絶縁性の磁性体中に非磁性パターンが形成された磁性層が各導体パターン層の層間に介在し、
前記導体パターンがビアを介して順次層間接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、
当該コイルの両端は、それぞれ引出導体パターン部を介して積層チップ外表面の電極端子に接続され、
前記非磁性パターンは、前記導体パターンが積層方向で重複することで形成される前記コイルのループに対応する位置に形成されたループ状のパターンと、当該ループ状のパターンの外周から層面の周縁にまで延長する直線状のパターンとが接続された形状を有し、
当該直線状のパターンは、前記ビアに流れる電流に起因する層面方向の磁路の磁気ギャップとして、一つの磁性層に１箇所以上配置されている、
ことを特徴とする積層インダクタ。

（２）上記手段（１）において、層面全体が電気絶縁性の非磁性体からなる全面磁気ギャップ層を１層以上配置したことを特徴とする積層インダクタ。
（３）上記手段（１）または（２）において、層面のうち、いずれの層の導体パターンにも重ならない周縁部に沿うＵ字状部分だけに磁性体パターンを形成して残部をすべて非磁性パターンとした部分磁気ギャップ層を１層以上配置したことを特徴とする積層インダクタ。

上記手段によれば、層面方向の漏洩磁束Ｈｒによる磁気飽和を効果的に抑制し、これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。
上記以外の作用／効果については、本明細書の記述および添付図面にてあきらかにする。

図１は、本発明の第１実施形態をなす積層インダクタの要部を示す図であって、（ａ）はその積層インダクタの縦断面図、（ｂ）はその導体パターンの部分だけを抽出して示す斜視図、（ｃ）は導体パターンの間に介在する磁性層の平面パターン図である。

同図において、２０は導体パターン（または導体）、４０は磁性層、４１は磁性体、４３は磁性パターン、４５は非磁性パターン（または非磁性体）、４６は非磁性パターン部をそれぞれ示す。

同図に示す積層インダクタは、まず、同図の（ａ）（ｂ）に示すように、電気絶縁性の磁性層４０と開放ループ状の導体パターン２０が積層されるとともに、各層の導体パターン２０がビア２４を介して順次層間接続されることで、磁性体４１中で積層方向に重畳しながら螺旋状に周回するコイルが形成されている。

コイルの両端はそれぞれ引出導体パターン部２２，２２を介して積層チップ外表面の電極端子（図示省略）に接続されるようになっている。

また、同図の（ａ）に示すように、導体パターン２０の間に配置される磁性層４０には、その導体パターン２０と層方向で重なる電気絶縁性の非磁性パターン４５が形成されている。この非磁性パターン４５は、同図の（ｃ）に示すように、ループ状であって、上記導体パターン２０の対応位置に形成されている。

さらに、同図の（ｃ）に示すように、上記磁性層４０では、そのループ状非磁性パターン４５の外側に位置するループ状磁性パターン４３を周回途中で遮断する非磁性パターン部４６が２箇所に設けられている。

この非磁性パターン部４６は、上記ループ状非磁性パターン４５の外周に沿って形成される層面方向の磁路（Ｈｒ）に介在する磁気ギャップ（以下、面方向磁気ギャップ）５１を形成する。この磁気ギャップ５１は層面上での左右対称位置にそれぞれ形成されている。

図２は、上記導体パターン２０と磁性層４０の平面パターンを示す。同図に示すように、導体パターン２０としては２０−１〜２０−６の６種類のパターンが使用され、磁性層４０としては４０−３の一種類が使用され、両者が交互に積層される。なお、図示を省略するが、最上層と最下層にはそれぞれ全面磁性体の磁性層が積層される。

上述した積層インダクタでは、コイルの巻回方向に直交する積層方向の主磁束Ｈｚ以外に、同図の（ｃ）に示すように、ビア２４などの積層方向を向く導体部分によって層面方向の漏洩磁束Ｈｒが誘導されるが、この漏洩磁束Ｈｒが誘導される層面方向の磁路（Ｈｒ）では、上記面方向磁気ギャップ５１の介在により磁化が抑制されるため、磁気飽和が生じにくい。

このように、上記面方向磁気ギャップ５１は漏洩磁束Ｈｒによる磁気飽和を効果的に抑制することができる。これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。

図３は上述した積層インダクタの直流重畳特性を示す。同図において、実線のグラフ線は、図５に示した構成を有する積層インダクタの直流重畳電流に対するインダクタンスの変化状態を示し、波線のグラフ線は、図９に示した構成を有する積層インダクタのそれを示す。

同図からも明らかなように、本発明の積層インダクタでは、直流重畳電流に対するインダクタンス変動が確実に抑制されている。上記効果は、漏洩磁束Ｈｒによる磁気飽和を抑制することにより得られるが、そのためには、少なくとも１つの磁性層４０に上記面方向磁気ギャップ５１を設置すればよい。

また、上記実施形態では、２つの磁気ギャップ５１を左右対称の２位置に振り分けて設置することにより、磁気飽和の抑制効果を高めているが、その磁気ギャップ５１は１箇所でもよい。

図４は、上記面方向磁気ギャップ５１の位置および平面形状に関する他の実施形態を示す。同図の（ａ）（ｂ）（ｃ）にそれぞれ示すように、磁気ギャップ５１は、層面方向の漏洩磁束Ｈｒによる磁気飽和を抑制することができれば、その位置および平面形状はとくに限定されない。

図５は、本発明の第２実施形態をなす積層インダクタの要部を示す図であって、（ａ）はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、（ｂ）は積層状態を示す縦断面図である。

同図に示す第２実施形態の積層インダクタでは、上述した第１実施形態の構成に加えて、層面全体が電気絶縁性の非磁性体４５からなる全面磁気ギャップ層４０−１が配置されている。この全面磁気ギャップ層４０−１は積層方向の磁路（Ｈｚ）に介在する。

この第２実施形態では、全面磁気ギャップ層４０−１が中心層に配置され、その上層側および下層側にはそれぞれ上記面方向磁気ギャップ５１を有する磁性層４０−３が同数（２層）配置されている。

この第２実施形態によれば、上記漏洩磁束Ｈｒによる磁気飽和とともに、積層方向に誘導される主磁束Ｈｚによる磁気飽和も効果的に抑制することができ、これにより、低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに改善することができる。

図６は、本発明の第３実施形態をなす積層インダクタの要部を示す図であって、（ａ）はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、（ｂ）は積層状態を示す縦断面図である。

同図に示す第３実施形態の積層インダクタでは、上述した第２実施形態の構成に対し、全面磁気ギャップ層４０−１を２層配置している。２つの全面磁気ギャップ層４０−１は、中心層の上方と下方に上下対称に振り分けられ配置されている。

この全面磁気ギャップ層４０−１と、上記面方向磁気ギャップ５１を有する磁性層４０−３とが、導体パターン２０−１〜２０−６の間に交互に介在させられている。

この第３実施形態では、全面磁気ギャップ層４０−１を複数層配置したことにより、上記漏洩磁束Ｈｒと上記主磁束Ｈｚによる磁気飽和をさらに確実に抑制することができ、これより、低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに改善することができる。

図７は、本発明の第４実施形態をなす積層インダクタの要部を示す図であって、（ａ）はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、（ｂ）は積層状態を示す縦断面図である。

同図に示す第４実施形態の積層インダクタでは、上述した第２および第３の実施形態の構成に対し、積層方向の磁気ギャップ層として、部分磁気ギャップ層４０−２を配置している。

この部分磁気ギャップ層４０−２は、層面のうち、いずれの層の導体パターン２０および２２にも重ならない周縁部に沿うＵ字状部分だけに磁性体パターン（４１）を形成して残部をすべて非磁性パターン（４５）としたものであって、これが中心層に配置されている。

この第４実施形態では、第２および第３の実施形態と同様、上記漏洩磁束Ｈｒと上記主磁束Ｈｚによる磁気飽和を抑制して直流重畳特性を向上させることができる。

さらに、積層方向に介在する部分磁気ギャップ層４０−２は、Ｕ字状部分に磁性体パターン（４１）を有していることにより、上記全面磁気ギャップ層４０−１に比べて、積層方向の磁気抵抗を小さくすることができる。

これにより、磁気ギャップ層の介在にともなうインダクタンスの低下を少なくすることができる。つまり、インダクタンスをそれほど低下させずに直流重畳特性を改善することができる。

図８は、本発明の第５実施形態をなす積層インダクタの要部を示す図であって、（ａ）はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、（ｂ）は積層状態を示す縦断面図である。

同図に示す第５実施形態の積層インダクタでは、上述した第４実施形態の構成に対し、部分磁気ギャップ層４０−２を２層配置している。２つの部分磁気ギャップ層４０−２は、中心層の上方と下方に上下対称に振り分けられ配置されている。

この部分磁気ギャップ層４０−２と、上記面方向磁気ギャップ５１を有する磁性層４０−３とが、導体パターン２０−１〜２０−６の間に交互に介在させられている。

この第５実施形態では、部分磁気ギャップ層４０−２を複数層配置したことにより、インダクタンスの低下を少なくしつつ、上記漏洩磁束Ｈｒと上記主磁束Ｈｚによる磁気飽和をさらに確実に抑制することができる。これより、インダクタンスをそれほど低下させずに低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに大幅に改善することができる。

以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、面方向磁気ギャップ５１を形成する非磁性パターンの形状、位置、および配置数などは、上述した以外にも種々の態様が可能である。

漏洩磁束Ｈｒによる磁気飽和を効果的に抑制し、これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。

本発明の第１実施形態をなす積層インダクタの要部を示す縦断面図、斜視図、および平面パターン図である。 積層インダクタの導体パターンと磁性層の平面パターンを示す図である。 本発明に係る積層インダクタの直流重畳特性を示すグラフである。 本発明の要部をなす面方向磁気ギャップの位置および平面形状に関する他の実施形態を示す平面図である。 本発明の第２実施形態をなす積層インダクタの要部を示す平面パターン図および縦断面図である。 本発明の第３実施形態をなす積層インダクタの要部を示す平面パターン図および縦断面図である。 本発明の第４実施形態をなす積層インダクタの要部を示す平面パターン図および縦断面図である。 本発明の第５実施形態をなす積層インダクタの要部を示す平面パターン図および縦断面図である。 本発明の比較例として検討された積層インダクタの要部を示す縦断面図、斜視図、および平面パターン図である。

符号の説明

２０ 導体パターン（または導体）
２０−１〜２０−６ 導体パターン
２２ 引出導体パターン部
２４ ビア
４０ 磁性層
４０−１ 全面磁気ギャップ層
４０−２ 部分磁気ギャップ層
４０−３ 磁性層
４１ 磁性体
４３ 磁性パターン
４５ 非磁性パターン（または非磁性体）
４６ 非磁性パターン部
５１ 面方向磁気ギャップ
Ｈｚ 主磁束（磁路）
Ｈｒ 漏洩磁束（磁路）

Claims (3)

1. 電気絶縁性の磁性体中に矩形ループの一部が開放する導体パターンが形成された層状の導体パターン層が積層されているとともに、電気絶縁性の磁性体中に非磁性パターンが形成された磁性層が各導体パターン層の層間に介在し、
   前記導体パターンがビアを介して順次層間接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、
   当該コイルの両端は、それぞれ引出導体パターン部を介して積層チップ外表面の電極端子に接続され、
   前記非磁性パターンは、前記導体パターンが積層方向で重複することで形成される前記コイルのループに対応する位置に形成されたループ状のパターンと、当該ループ状のパターンの外周から層面の周縁にまで延長する直線状のパターンとが接続された形状を有し、
   当該直線状のパターンは、前記ビアに流れる電流に起因する層面方向の磁路の磁気ギャップとして、一つの磁性層に１箇所以上配置されている、
   ことを特徴とする積層インダクタ。
2. 請求項１において、層面全体が電気絶縁性の非磁性体からなる全面磁気ギャップ層を１層以上配置したことを特徴とする積層インダクタ。
3. 請求項１または２において、いずれの層の前記導体パターンにも重ならない周縁部に沿うＵ字状部分だけに磁性体パターンを形成して残部をすべて非磁性パターンとした部分磁気ギャップ層を１層以上配置したことを特徴とする積層インダクタ。

Images