JP5188039B2 - 半導体装置及び半導体構成体並びにそれらの製造方法 - Google Patents

Description

この発明は半導体装置及び半導体構成体並びにそれらの製造方法に関する。

従来の半導体装置には、実装面積を小さくするため、基板の上面中央部に第１の半導体チップを搭載し、第１の半導体チップの上面中央部にそれよりも小さいサイズの第２の半導体チップを搭載し、第１、第２の半導体チップの各上面周辺部に設けられた接続パッドと基板の上面周辺部に設けられた上層接続パッドとをボンディングワイヤを介して接続し、基板の下面に設けられた下層接続パッド下に半田ボールを設けたものがある（例えば、特許文献１参照）。

特開２００４−１１１６５６号公報

しかしながら、上記従来の半導体装置では、基板の平面サイズが第１の半導体チップの平面サイズよりも大きくなるため、実装面積が大きくなってしまうという問題がある。また、ボンディングワイヤによる接続であるので、その長さが比較的長くなり、且つ、金からなるボンディングワイヤの径を比較的大きくすると高価となるため、通常、ボンディングワイヤの径を小さくしているので、インピーダンスが大きくなり、高周波用には適合できなくなってしまうという問題がある。

そこで、この発明は、複数の半導体構成体を積層した構造であっても、実装面積を可及的に小さくすることができ、且つ、配線長を最短として高周波用にも適合可能とすることができる半導体装置及び半導体構成体並びにそれらの製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明に係る半導体装置は、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有し、積層された複数の半導体構成体を備え、前記複数の半導体構成体のうち最上層以外の半導体構成体が、前記半導体基板下に設けられた複数の下層配線と、前記半導体基板上の中央部に設けられているとともに、その上に搭載された半導体構成体の外部接続用電極に接続された複数の上層配線と、前記半導体基板上の周辺部に設けられているとともに、前記上層配線にそれぞれ接続された複数の上層接続パッドと、前記下層配線にそれぞれ接続されて前記下層配線と一体となっているとともに前記半導体基板下から外側に向かって突出され、前記半導体基板の側面に沿って上に折り曲げられ、前記半導体基板上の内側に向かって折り曲げられ、前記上層接続パッドにそれぞれ接合された複数の中継配線と、を有することを特徴とするものである。
請求項１１に記載の発明に係る半導体構成体は、半導体基板と、前記半導体基板下に設けられた複数の外部接続用電極と、前記半導体基板下に設けられた複数の下層配線と、前記半導体基板上の中央部に設けられた複数の上層配線と、前記半導体基板上の周辺部に設けられているとともに、前記上層配線にそれぞれ接続された複数の上層接続パッドと、前記下層配線にそれぞれ接続されて前記下層配線と一体となっているとともに前記半導体基板下から外側に向かって突出され、前記半導体基板の側面に沿って上に折り曲げられ、前記半導体基板上の内側に向かって折り曲げられ、前記上層接続パッドにそれぞれ接合された複数の中継配線と、を備えることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、半導体ウエハ下の各第１の半導体構成体形成領域に複数の下層配線が形成され、前記半導体ウエハ下の各第１の半導体構成体形成領域に複数の外部接続用電極が形成され、前記半導体ウエハ上の各第１の半導体構成体形成領域の中央部に複数の上層配線が形成され、前記半導体ウエハ上の各第１の半導体構成体形成領域の周辺部に複数の上層接続パッドが形成され、前記上層接続パッドが前記上層配線にそれぞれ接続され、複数の中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域内において前記下層配線にそれぞれ接続され、前記中継配線が前記下層配線と一体となって、前記中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域から各第１の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出たものを用意する第１工程と、前記第１工程後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを第１の半導体構成体形成領域毎の半導体基板に分割する第２工程と、前記第２工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第３工程と、前記第３工程後に、第２半導体基板および該第２半導体基板下に複数の第２外部接続用電極を有する第２の半導体構成体を前記半導体基板上に搭載して、前記第２外部接続用電極を上層配線に接続する第４工程と、を有することを特徴とするものである。
請求項１７に記載の発明に係る半導体構成体の製造方法は、半導体ウエハ下の各半導体構成体形成領域に複数の下層配線が形成され、前記半導体ウエハ下の各半導体形成体形成領域に複数の外部接続用電極が形成され、前記半導体ウエハ上の各半導体形成体形成領域の中央部に複数の上層配線が形成され、前記半導体ウエハ上の各半導体形成体形成領域の周辺部に複数の上層接続パッドが形成され、前記上層接続パッドが前記上層配線にそれぞれ接続され、複数の中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域内において前記下層配線にそれぞれ接続され、前記中継配線が前記下層配線と一体となって、前記中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域から各第１の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出たものを用意する第１工程と、前記第１工程後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを半導体形成体形成領域毎の半導体基板に分割する第２工程と、前記第２工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第３工程と、を有することを特徴とするものである。
請求項１８に記載の発明に係る半導体構成体の製造方法は、半導体ウエハ下の各半導体形成体形成領域に複数の下層配線を形成するとともに、複数の中継配線を前記半導体ウエハ下の各第１の半導体構成体形成領域内において前記下層配線にそれぞれ接続させて前記中継配線が前記下層配線と一体となるようにして且つ前記中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域から各第１の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出るようにして、前記中継配線を形成する第１工程と、前記半導体ウエハ上の各半導体形成体形成領域の中央部に複数の上層配線を形成するとともに、複数の上層接続パッドを前記上層配線にそれぞれ接続させるようにして前記上層接続パッドを前記半導体ウエハ上の各半導体形成体形成領域の周辺部に形成する第２工程と、前記半導体ウエハ下の各半導体形成体形成領域に複数の外部接続用電極を形成する第３工程と、前記第１工程、前記第２工程及び前記第３工程の後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを半導体形成体形成領域毎の半導体基板に分割する第４工程と、前記第４工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第５工程と、を有することを特徴とするものである。

この発明によれば、第１の半導体構成体上に上層配線を第１の半導体構成体下の下層配線に中継配線を介して電気的に接続させて設けているので、第２の半導体構成体を第１の半導体構成体上にボンディングワイヤを用いることなくフェースダウン方式で搭載することができ、これにより実装面積を可及的に小さくすることができ、また配線長を最短として高周波用にも適合可能とすることができる。

（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の要部の断面図を示す。この半導体装置は平面方形状の第１の半導体構成体１ａおよびその上に積層された平面方形状の第２の半導体構成体１ｂを備えている。この場合、第１、第２の半導体構成体１ａ、１ｂは、その平面サイズおよび基本的な構成がほぼ同じであり、一般的には、ＣＳＰ（chip size package）と呼ばれるものである。

次に、第１、第２の半導体構成体１ａ、１ｂの基本的な構成がほぼ同じである部分について説明する。第１、第２の半導体構成体１ａ、１ｂは平面方形状のシリコン基板（半導体基板）２ａ、２ｂを備えている。シリコン基板２ａ、２ｂの平面サイズは同じとなっている。シリコン基板２ａ、２ｂの下面には所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド３ａ、３ｂが集積回路に接続されて設けられている。

接続パッド３ａ、３ｂの中央部を除くシリコン基板２ａ、２ｂの下面には酸化シリコン等からなる絶縁膜４ａ、４ｂが設けられ、接続パッド３ａ、３ｂの中央部は絶縁膜４ａ、４ｂに設けられた開口部５ａ、５ｂを介して露出されている。絶縁膜４ａ、４ｂの下面にはポリイミド系樹脂等からなる保護膜６ａ、６ｂが設けられている。絶縁膜４ａ、４ｂの開口部５ａ、５ｂに対応する部分における保護膜６ａ、６ｂには開口部７ａ、７ｂが設けられている。

保護膜６ａ、６ｂの下面には銅等からなる下地金属層８ａ、８ｂが設けられている。下地金属層８ａ、８ｂの下面全体には銅からなる配線９ａ、９ｂが設けられている。下地金属層８ａ、８ｂを含む配線９ａ、９ｂの一端部は、絶縁膜４ａ、４ｂおよび保護膜６ａ、６ｂの開口部５ａ、５ｂおよび開口部７ａ、７ｂを介して接続パッド３ａ、３ｂに接続されている。

配線９ａ、９ｂの接続パッド部下面には銅からなる柱状電極（外部接続用電極）１０ａ、１０ｂが設けられている。配線９ａ、９ｂを含む保護膜６ａ、６ｂの下面にはエポキシ系樹脂等からなる封止膜１１ａ、１１ｂがその下面が柱状電極１０ａ、１０ｂの下面と面一となるように設けられている。柱状電極１０ａ、１０ｂの下面には半田ボール１２ａ、１２ｂが設けられている。

ここで、第２の半導体構成体１ｂは、シリコン基板２ｂ、接続パッド３ｂ、絶縁膜４ｂ、保護膜６ｂ、下地金属層８ｂ、配線９ｂ、柱状電極１０ｂ、封止膜１１ｂおよび半田ボール１２ｂにより構成されている。

次に、第１の半導体構成体１ａの第２の半導体構成体１ｂと異なる点について説明する。シリコン基板２ａの上面中央部には銅等からなる下地金属層１３が設けられている。下地金属層１３の上面全体には銅からなる上層配線１４が設けられている。下地金属層１３を含む上層配線１４の一端部は、シリコン基板２ａの上面周辺部に設けられた銅等からなる下地金属層１５を含む銅からなる上層接続パッド１６に接続されている。

上層配線１４および上層接続パッド１６を含むシリコン基板２ａの上面にはポリイミド系樹脂等からなる上層保護膜１７が設けられている。上層配線１４の接続パッド部に対応する部分における上層保護膜１７には開口部１８が設けられている。上層接続パッド１６の中央部に対応する部分における上層保護膜１７には開口部１９が設けられている。

シリコン基板２ａ、絶縁膜４ａ、保護膜６ａおよび上層保護膜１７の側面には銅等からなる下地金属層２０を含む銅からなる中継配線２１が設けられている。下地金属層２０を含む中継配線２１の下端部は保護膜６ａ下に配置されて下地金属層８ａを含む配線９ａの一端部に一体的に接続され、上端部は上層保護膜１７上に配置されて上層保護膜１７の開口部１９を介して上層接続パッド１６に接合（熱圧着）されている。

ここで、第１の半導体構成体１ａは、シリコン基板２ａ、接続パッド３ａ、絶縁膜４ａ、保護膜６ａ、下地金属層８ａ、配線９ａ、柱状電極１０ａ、封止膜１１ａ、半田ボール１２ａ、下地金属層１３、上層配線１４、下地金属層１５、上層接続パッド１６、下地金属層２０および中継配線２１により構成されている。

そして、第２の半導体構成体１ｂは、その半田ボール１２ｂが第１の半導体構成体１ａの上層保護膜１７の開口部１８を介して上層配線１４の接続パッド部に接合されていることにより、第１の半導体構成体１ａ上に搭載されている。この場合、第２の半導体構成体１ｂと第１の半導体構成体１ａとの間には、積層強度を強くするためのエボキシ系樹脂等からなる接着剤２２が設けられている。

以上のように、この半導体装置では、第１の半導体構成体１ａ上に上層接続パッド１６を含む上層配線１４を第１の半導体構成体１ａ下の配線（下層配線）９ａに中継配線２１を介して電気的に接続させて設けているので、第２の半導体構成体１ｂを第１の半導体構成体１ａ上にボンディングワイヤを用いることなくフェースダウン方式で搭載することができ、これにより実装面積を可及的に小さくすることができ、また高周波用にも適合可能とすることができる。

すなわち、この半導体装置の平面サイズは、第１の半導体構成体１ａのシリコン基板２ａの平面サイズに下地金属層２０を含む中継配線２１の厚さの２倍の寸法を加えた寸法となるので、第１の半導体構成体１ａのシリコン基板２ａの平面サイズよりもやや大きいが、可及的に小さくすることができ、ひいては実装面積を可及的に小さくすることができる。

また、第１の半導体構成体１ａにおいて、上層接続パッド１６を含む上層配線１４と配線（下層配線）９ａとを中継配線２１を介して電気的に接続し、第２の半導体構成体１ｂ下に設けられた半田ボール１０ｂを第１の半導体構成体１ａ上に設けられた上層配線１４の接続パッド部に接合しているので、電気的接続配線が主として第１の半導体構成体１ａの厚さ方向となり、これにより、配線長を最短として高周波用にも適合可能とすることができる。

ところで、この半導体装置では、第２の半導体構成体１ｂ下に設けられた半田ボール１２ｂを第１の半導体構成体１ａ上に設けられた上層配線１４の接続パッド部に接合しているので、第２の半導体構成体１ｂの平面サイズを第１の半導体構成体１ａの平面サイズとほぼ同じとすることができる。しかし、第２の半導体構成体１ｂは、第１の半導体構成体１ａの平面サイズよりも小さいものであってもよく、また第１の半導体構成体１ａ上に複数個搭載されるようなものであってもよい。したがって、この半導体装置では、第２の半導体構成体１ｂの平面サイズに制約を受けにくいようにすることができる。

次に、この半導体装置の製造方法の一例について説明するに、まず、第１の半導体構成体１ａの製造方法の一例について説明する。この場合、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ３１という）下にアルミニウム系金属等からなる接続パッド３ａ、酸化シリコン等からなる絶縁膜４ａおよびポリイミド系樹脂等からなる保護膜６ａが形成され、接続パッド３ａの中央部が絶縁膜４ａおよび保護膜６ａに形成された開口部５ａ、７ａを介して露出されたものを用意する。

ここで、図２において、符号３２で示す領域はダイシングストリートに対応する領域である。そして、ダイシングストリート３２に対応する部分における半導体ウエハ３１の下面は、絶縁膜４ａおよび保護膜６ａがフォトリソグラフィ法により除去されていることにより、露出されている。

次に、図３に示すように、絶縁膜４ａおよび保護膜６ａの開口部５ａ、７ａを介して露出された接続パッド３ａの下面を含む保護膜６ａの下面全体およびダイシングストリート３２に対応する部分における半導体ウエハ３１の下面に下地金属層３３を形成する。この場合、下地金属層３３は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層下にスパッタにより銅層を形成したものであってもよい。

次に、下地金属層３３の下面にメッキレジスト膜３４をパターン形成する。この場合、配線９ａ形成領域および中継配線２１形成領域に対応する部分におけるメッキレジスト膜３４には開口部３５が形成されている。次に、下地金属層３３をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３４の開口部３５内の下地金属層３３の下面に配線９ａおよび中継配線２１を形成する。次に、メッキレジスト膜３４を剥離する。

次に、図４に示すように、銅の無電解メッキ等により、半導体ウエハ３１の上面全体に下地金属層３６を形成する。次に、下地金属層３６の上面にメッキレジスト膜３７をパターン形成する。この場合、上層配線１４形成領域および上層接続パッド１６形成領域に対応する部分におけるメッキレジスト膜３７には開口部３８が形成されている。次に、下地金属層３６をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３７の開口部３８内の下地金属層３６の上面に上層配線１４および上層接続パッド１６を形成する。

次に、メッキレジスト膜３７を剥離し、次いで、上層配線１４および上層接続パッド１６をマスクとして下地金属層３６の不要な部分をエッチングして除去すると、図５に示すように、上層配線１４および上層接続パッド１６下にのみ下地金属層１３、１５が残存される。

次に、図６に示すように、スピンコート法等により、上層配線１４および上層接続パッド１６を含む半導体ウエハ３１の上面にポリイミド系樹脂等からなる上層保護膜１７を形成する。次に、フォトリソグラフィ法により、上層配線１４の接続パッド部および上層接続パッド１６に対応する部分における上層保護膜１７に開口部１８、１９を形成し、且つ、ダイシングストリート３２に対応する部分における上層保護膜１７を除去し、ダイシングストリート３２に対応する部分における半導体ウエハ３１の上面を露出させる。

次に、図７に示すように、配線９ａおよび中継配線２１を含む下地金属層３３の下面にメッキレジスト膜３９をパターン形成する。この場合、柱状電極１０ａ形成領域に対応する部分におけるメッキレジスト膜３９には開口部４０が形成されている。次に、下地金属層３３をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３９の開口部４０内の配線９ａの接続パッド部下面に柱状電極１０ａを形成する。

次に、メッキレジスト膜３９を剥離し、次いで、配線９ａおよび中継配線２１をマスクとして下地金属層３３の不要な部分をエッチングして除去すると、図８に示すように、配線９ａおよび中継配線２１上にのみ下地金属層８ａ、２０が残存される。

次に、図９に示すように、スクリーン印刷法により、柱状電極１０ａ、配線９ａおよび中継配線２１を含む保護膜６ａの下面にエポキシ系樹脂等からなる封止膜１１ａをその厚さが柱状電極１０ａの高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１０ａの下面は封止膜１１ａによって覆われている。また、保護膜６ａ下にのみ封止膜１１ａを形成するため、ダイシングストリート３２に対応する部分における中継配線２１の下面は封止膜１１ａによって覆われずに露出されている。

次に、封止膜１１ａおよび柱状電極１０ａの下面側を適宜に研磨し、図１０に示すように、柱状電極１０ａの下面を露出させ、且つ、この露出された柱状電極１０ａの下面を含む封止膜１１ａの下面を平坦化する。次に、図１１に示すように、柱状電極１０ａの下面に半田ボール１２ａを形成する。

次に、図１２に示すように、半田ボール１２ａをダイシングテープ４１の上面に貼り付ける。次に、図１３に示すように、ダイシングストリート３２に対応する部分における半導体ウエハ３１の上面側に、ダイシングブレードを用いてハーフカットすることより、溝４２を形成する。次に、溝４２の部分における半導体ウエハ３１をウェットエッチングして除去すると、図１４に示すように、半導体ウエハ３１が各半導体基板２ａに分離され、且つ、ダイシングストリート３２に対応する部分における下地金属層２０を含む中継配線２１の上面が露出される。

次に、図１５に示すように、ダイシングストリート３２に対応する部分における下地金属層２０を含む中継配線２１の中央部をスリッター等を用いて切断する。この状態では、第１の半導体構成体１ａとして、下面に半田ボール１２ａを有し、且つ、シリコン基板２ａ下の保護膜６ａと封止膜１１ａとの間から下地金属層２０を含む中継配線２１が外側に向かって突出されたものが得られる。次に、この状態における第１の半導体構成体１ａをダイシングテープ４１から剥離する。

次に、図１６に示すように、シリコン基板２ａ下の保護膜６ａと封止膜１１ａとの間から外側に向かって突出された下地金属層２０を含む中継配線２１を上側に向かってほぼ９０°折り曲げ、さらにその先端部を内側に向かってほぼ９０°折り曲げ、当該先端部を上層保護膜１７の開口部１９を介して上層接続パッド１６に熱圧着する。かくして、図１に示す第１の半導体構成体１ａが得られる。この状態では、シリコン基板２ａ等の側面に配置された下地金属層２０を含む中継配線２１は、シリコン基板２ａ等の側面にただ単に沿わされているだけである。

次に、図１に示すように、第２の半導体構成体１ｂを用意する。この第２の半導体構成体１ｂは、ウエハ状態のシリコン基板２ｂ下に接続パッド３ｂ、絶縁膜４ｂ、保護膜６ｂ、下地金属層８ｂ、配線９ｂ、柱状電極１０ａ、封止膜１１ｂおよび半田ボール１２ｂを形成し、この後、ダイシングにより個片化することにより得られる。

次に、第２の半導体構成体１ｂの半田ボール１２ｂを第１の半導体構成体１ａの上層保護膜１７の開口部１８を介して上層配線１４の接続パッド部に接合することにより、第２の半導体構成体１ｂを第１の半導体構成体１ａの上面にフェースダウン方式で搭載する。この場合、第１の半導体構成体１ａの上面または第２の半導体構成体１ｂの下面に接着剤２２を予め設けておき、第２の半導体構成体１ｂを第１の半導体構成体１ａの上面に接着剤２２を介して接着する。かくして、図１に示す半導体装置が得られる。

なお、図３に示す状態において、ダイシングストリート３２に対応する部分に形成される中継配線２１をその中央部において分離されたものとし、あるいは、櫛歯状であって互いに分離されたものとした場合には、図１５に示す切断工程を省略することができる。

（第２実施形態）
図１７はこの発明の第２実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、第１の半導体構成体１ａにおいて、下地金属層２０を含む中継配線２１の代わりに、フィルム基板２３の一面に中継配線２４が設けられたものを用いた点である。

この場合、フィルム基板２３は、展開した状態では、図２６を参照して説明すると、中央部に正方形状の開口部２３ａを有する正方形枠状部２３ｂの４辺部外側に長方形状部２３ｃが設けられた形状となっている。この場合、正方形枠状部２３ｂの外形サイズはシリコン基板２ａの平面サイズと同じとなっている。中継配線２４は、図２６では図示していないが、正方形枠状部２３ｂの４辺部および該４辺部外側に設けられた長方形状部２３ｃの上面に設けられている。

そして、正方形枠状部２３ｂは配線９ａの一端部を含む保護膜６ａの周辺部下に設けられ、長方形状部２３ｃの基端部は保護膜６ａ、絶縁膜４ａ、シリコン基板２ａおよび上層保護膜１７の側面に沿わされ、長方形状部２３ｃの先端部は上層保護膜１７の周辺部上に設けられている。中継配線２４の下端部は配線９ａの一端部に接合（熱圧着）され、上端部は上層保護膜１７の開口部１９を介して上層接続パッド１６に接合（熱圧着）されている。開口部２３ａは、柱状電極１０ａが正方形枠状部２３ｂの下側に突出するのを許容するためのものである。

次に、この半導体装置の製造方法の一例について説明するに、まず、第１の半導体構成体１ａの製造方法の一例について説明する。この場合、図１８に示すように、図１７に示すフィルム基板２３を複数枚（例えば、５×７＝３５枚）形成することが可能な面積を有するフィルム基板５１を用意する。

この場合、フィルム基板５１は、プレス加工により、複数（５×７＝３５）の正方形状の開口部２３ａがマトリクス状に形成されていることにより格子状（図１９参照）とされ、且つ、当該格子状部の交差部の中央部に開口部２３ａよりも小さいサイズの正方形状の切断用開口部５２が同一のプレス加工により形成された構造となっている。

次に、図１９は図１８に示すフィルム基板５１の一部の拡大平面図を示す。図１９において、一点鎖線は切断用開口部５２の４辺のエッジの延長線を示す。そして、開口部２３ａの周囲の一点鎖線で囲まれた領域は、図１７に示すフィルム基板２３の正方形枠状部２３ｂを形成するための領域（第１の半導体構成体１ａ搭載領域）である。相隣接する切断用開口部５２間の一点鎖線で囲まれた領域は、図１７に示すフィルム基板２３の長方形状部２３ｃを形成するための領域である。

次に、図２０は図１９のXX−XX線に沿う断面図を示す。格子状のフィルム基板５１の上面には、図１８および図１９では図示していないが、ラミネートされた銅箔等をパターニングすることにより、複数の中継配線２４が形成されている。この場合、中継配線２４は、相隣接する開口部２３ａ間におけるフィルム基板５１の上面の幅方向ほぼ全域に亘って形成されている。

次に、図２１および図２２に示すように、未完成第１の半導体構成体５３を用意する。ここで、未完成第１の半導体構成体５３とは、図１７に示す第１の半導体構成体１ａのうち、シリコン基板２ａ、接続パッド３ａ、絶縁膜４ａ、保護膜６ａ、下地金属層８ａ、配線９ａ、柱状電極１０ａ、下地金属層１３、上層配線１４、下地金属層１５、上層接続パッド１６および上層保護膜１７を有するものを言う。

この未完成第１の半導体構成体５３は、ウエハ状態のシリコン基板２ａ下に接続パッド３ａ、絶縁膜４ａ、保護膜６ａ、下地金属層８ａ、配線９ａおよび柱状電極１０ａを形成し、ウエハ状態のシリコン基板２ａ上に下地金属層１３、上層配線１４、下地金属層１５、上層接続パッド１６および上層保護膜１７を形成し、この後、ダイシングにより個片化することにより得られる。

次に、未完成第１の半導体構成体５３の配線９ａの一端部下面をフィルム基板５１上の中継配線２４の先端部上面に熱圧着することにより、未完成第１の半導体構成体５３をフィルム基板５１の正方形枠状部２３ｂ形成領域上に搭載する。この状態では、未完成第１の半導体構成体５３の柱状電極１０ａは開口部２３ａを介してフィルム基板５１の下側に突出されている。ここで、図２１を明確にする目的で、未完成第１の半導体構成体５３の縁部に斜めの短い実線のハッチングが記入されている(以下、同じ)。

次に、図２３に示すように、スクリーン印刷法により、柱状電極１０ａ、配線９ａおよびフィルム基板５１の一部（正方形枠状部２３ｂ形成領域）を含む保護膜６ａの下面にエポキシ系樹脂等からなる封止膜１１ａをその厚さが柱状電極１０ａの高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１０ａの下面は封止膜１１ａによって覆われている。また、保護膜６ａ下にのみ封止膜１１ａを形成するため、未完成第１の半導体構成体５３間におけるフィルム基板５１の下面は封止膜１１ａによって覆われずに露出されている。

次に、封止膜１１ａおよび柱状電極１０ａの下面側を適宜に研磨し、図２４に示すように、柱状電極１０ａの下面を露出させ、且つ、この露出された柱状電極１０ａの下面を含む封止膜１１ａの下面を平坦化する。次に、図２５に示すように、柱状電極１０ａの下面に半田ボール１２ａを形成する。

次に、図２６および図２７に示すように、相隣接する切断用開口部５２間における中継配線２４を含むフィルム基板５１の相隣接する未完成第１の半導体構成体５３間の中央部をスリッター等を用いて切断する。この状態では、第１の半導体構成体１ａとして、下面に半田ボール１２ａを有し、且つ、シリコン基板２ａ下の保護膜６ａと封止膜１１ａとの間から中継配線２４を含むフィルム基板２３の長方形状部２３ｃが外側に向かって突出されたものが得られる。

次に、図２８に示すように、シリコン基板２ａ下の保護膜６ａと封止膜１１ａとの間から外側に向かって突出された中継配線２４を含むフィルム基板２３の長方形状部２３ｃを上側に向かってほぼ９０°折り曲げ、さらにその先端部を内側に向かってほぼ９０°折り曲げ、当該先端部の中継配線２４を上層保護膜１７の開口部１９を介して上層接続パッド１６に熱圧着する。この場合、中継配線２４はフィルム基板２３に支持されているため、中継配線２４の相互の配置状態を維持しながら折り曲げおよび熱圧着を行なうことができる。かくして、図１７に示す第１の半導体構成体１ａが得られる。

次に、図１７に示すように、第２の半導体構成体１ｂの半田ボール１２ｂを第１の半導体構成体１ａの上層保護膜１７の開口部１８を介して上層配線１４の接続パッド部に接合することにより、第２の半導体構成体１ｂを第１の半導体構成体１ａの上面にフェースダウン方式で搭載する。この場合、第１の半導体構成体１ａの上面または第２の半導体構成体１ｂの下面に接着剤２２を予め設けておき、第２の半導体構成体１ｂを第１の半導体構成体１ａの上面に接着剤２２を介して接着する。かくして、図１７に示す半導体装置が得られる。なお、第１、第２の半導体構成体１ａ、１ｂの平面形状は長方形状であってもよい。

（第３実施形態）
上記各実施形態では、２つの半導体構成体を積層した場合について説明したが、３つ以上の半導体構成体を積層してもよく、例えば、図２９に示すこの発明の第３実施形態のように、３つの半導体構成体を積層するようにしてもよい。この半導体装置では、第１の半導体構成体１ａと同様の構造の最下層の半導体構成体１ｃ上に第１の半導体構成体１ａを接着剤２２ａを介して積層し、第１の半導体構成体１ａ上に第２の半導体構成体１ｂを接着剤２２ｂを介して積層した構造となっている。

（その他の実施形態）
例えば、図１において、下地金属層８ａを含む配線９ａを接続パッド３ａに接続されたものと接続されないものとの２種類とし、接続パッド３ａに接続されない下地金属層８ａを含む配線９ａの一端部に下地金属層２０を含む中継配線２１の下端部を接続するようにしてもよい。また、例えば、図１において、第２の半導体構成体１ｂの半田ボール１２ｂを省略し、接着剤２２の代わりに、異方性導電接着剤を用いるようにしてもよい。さらに、上記各実施形態に示された半導体構成体は一例に過ぎず、本発明の半導体構成体は、集積回路を外部に接続するための外部接続用電極を有する如何なる半導体構成体でも適用可能である。

この発明の第１実施形態としての半導体装置の要部の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 この発明の第２実施形態としての半導体装置の要部の断面図。 図１７に示す半導体装置の製造方法の一例において、当初用意したものの平面図。 図１８に示すフィルム基板の一部の拡大平面図。 図１９のXX−XX線に沿う断面図。 図１９に続く工程の平面図。 図２１のXXII−XXII線に沿う断面図。 図２２に続く工程の断面図。 図２３に続く工程の断面図。 図２４に続く工程の断面図。 図２５に続く工程の平面図。 図２６のXXVII−XXVII線に沿う断面図。 図２７に続く工程の断面図。 この発明の第３実施形態としての半導体装置の要部の断面図。

符号の説明

１ａ 第１の半導体構成体
１ｂ 第２の半導体構成体
２ａ、２ｂ シリコン基板
３ａ、３ｂ 接続パッド
４ａ、４ｂ 絶縁膜
６ａ、６ｂ 保護膜
９ａ、９ｂ 配線
１０ａ、１０ｂ 柱状電極
１１ａ、１１ｂ 封止膜
１２ａ、１２ｂ 半田ボール
１４ 上層配線
１６ 上層接続パッド
１７ 上層保護膜
２１ 中継配線
２２ 接着剤
２３ フィルム基板
２４ 中継配線
３１ 半導体ウエハ
３２ ダイシングストリート

Claims (19)

1. 半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有し、積層された複数の半導体構成体を備え、
   前記複数の半導体構成体のうち最上層以外の半導体構成体が、
   前記半導体基板下に設けられた複数の下層配線と、
   前記半導体基板上の中央部に設けられているとともに、その上に搭載された半導体構成体の外部接続用電極に接続された複数の上層配線と、
   前記半導体基板上の周辺部に設けられているとともに、前記上層配線にそれぞれ接続された複数の上層接続パッドと、
   前記下層配線にそれぞれ接続されて前記下層配線と一体となっているとともに前記半導体基板下から外側に向かって突出され、前記半導体基板の側面に沿って上に折り曲げられ、前記半導体基板上の内側に向かって折り曲げられ、前記上層接続パッドにそれぞれ接合された複数の中継配線と、を有することを特徴とする半導体装置。
2. 請求項１に記載の発明において、
   前記最上層以外の半導体構成体が、前記上層配線を覆うようにして前記半導体基板上に設けられた上層保護膜と、前記上層保護膜のうち前記上層配線の接続パッドに対応する部分に形成された第１開口部と、前記上層保護膜のうち前記上層接続パッドに対応する部分に形成された第２開口部と、を更に有し、
   前記中継配線が前記第２開口部を通じて前記上層接続パッドに接合され、
   前記複数の半導体構成体のうち最下層以外の半導体構成体の外部接続用電極がその下の半導体構成体の第１開口部を通じて上層配線の接続パッドに接続されていることを特徴とする半導体装置。
3. 請求項１又は２に記載の発明において、
   前記最上層以外の半導体構成体が、前記半導体基板下に設けられているとともに前記下層配線を覆う封止膜を有し、
   前記外部接続用電極が柱状電極であり、
   前記柱状電極の下面と前記封止膜の下面とが面一になるように前記柱状電極が前記封止膜に埋められていることを特徴とする半導体装置。
4. 請求項３に記載の発明において、
   前記複数の半導体構成体のうち最上層の半導体構成体が、
   前記半導体基板下に設けられた複数の下層配線と、
   前記半導体基板下に設けられているとともに前記下層配線を覆う封止膜とを有し、
   前記外部接続用電極が柱状電極であり、
   前記柱状電極の下面と前記封止膜の下面とが面一になるように前記柱状電極が前記封止膜に埋められていることを特徴とする半導体装置。
5. 請求項４に記載の発明において、
   前記複数の半導体構成体のうち最下層以外の半導体構成体が前記柱状電極下にそれぞれ設けられた複数の半田ボールを有し、前記半田ボールがその下側の半導体構成体の上層配線にそれぞれ接合されることによって前記最下層以外の半導体構成体がその下側の半導体構成体上に搭載されていることを特徴とする半導体装置。
6. 請求項５に記載の発明において、
   前記最下層以外の半導体構成体とその下側の半導体構成体との間に設けられ、それらを接着した接着剤を更に備えることを特徴とする半導体装置。
7. 請求項４から６の何れか一項に記載の発明において、
   前記複数の半導体構成体のうち最下層以外の半導体構成体とその下側の半導体構成体との間に設けられ、それらを接着した異方性導電接着剤を更に備えることを特徴とする半導体装置。
8. 請求項３から７の何れか一項に記載の発明において、
   前記複数の半導体構成体のうち最下層の半導体構成体が前記柱状電極下に設けられた半田ボールを有することを特徴とする半導体装置。
9. 請求項１から８の何れか一項に記載の発明において、
   前記複数の半導体構成体のうち最下層以外の半導体構成体の半導体基板の平面サイズは最下層の半導体構成体の半導体基板の平面サイズと同じであることを特徴とする半導体装置。
10. 請求項１から８の何れか一項に記載の発明において、
    前記複数の半導体構成体のうち最下層以外の半導体構成体の半導体基板の平面サイズは最下層の半導体構成体の半導体基板の平面サイズよりも小さくなっていることを特徴とする半導体装置。
11. 半導体基板と、
    前記半導体基板下に設けられた複数の外部接続用電極と、
    前記半導体基板下に設けられた複数の下層配線と、
    前記半導体基板上の中央部に設けられた複数の上層配線と、
    前記半導体基板上の周辺部に設けられているとともに、前記上層配線にそれぞれ接続された複数の上層接続パッドと、
    前記下層配線にそれぞれ接続されて前記下層配線と一体となっているとともに前記半導体基板下から外側に向かって突出され、前記半導体基板の側面に沿って上に折り曲げられ、前記半導体基板上の内側に向かって折り曲げられ、前記上層接続パッドにそれぞれ接合された複数の中継配線と、を備えることを特徴とする半導体構成体。
12. 請求項１１に記載の発明において、
    前記上層配線を覆うようにして前記半導体基板上に設けられた上層保護膜と、
    前記上層保護膜のうち前記上層配線の接続パッドに対応する部分に形成された第１開口部と、
    前記上層保護膜のうち前記上層接続パッドに対応する部分に形成された第２開口部と、を更に備え、
    前記中継配線が前記第２開口部を通じて前記上層接続パッドに接合されていることを特徴とする半導体構成体。
13. 請求項１１又は１２に記載の発明において、
    前記外部接続用電極が前記下層配線の接続パッド部下面に設けられていることを特徴とする半導体構成体。
14. 半導体ウエハ下の各第１の半導体構成体形成領域に複数の下層配線が形成され、前記半導体ウエハ下の各第１の半導体構成体形成領域に複数の外部接続用電極が形成され、前記半導体ウエハ上の各第１の半導体構成体形成領域の中央部に複数の上層配線が形成され、前記半導体ウエハ上の各第１の半導体構成体形成領域の周辺部に複数の上層接続パッドが形成され、前記上層接続パッドが前記上層配線にそれぞれ接続され、複数の中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域内において前記下層配線にそれぞれ接続され、前記中継配線が前記下層配線と一体となって、前記中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域から各第１の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出たものを用意する第１工程と、
    前記第１工程後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを第１の半導体構成体形成領域毎の半導体基板に分割する第２工程と、
    前記第２工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第３工程と、
    前記第３工程後に、第２半導体基板および該第２半導体基板下に複数の第２外部接続用電極を有する第２の半導体構成体を前記半導体基板上に搭載して、前記第２外部接続用電極を上層配線に接続する第４工程と、
    を有することを特徴とする半導体装置の製造方法。
15. 請求項１４に記載の発明において、
    前記第１工程において、前記中継配線が隣り合う第１の半導体構成体形成領域の下層配線を接続するように設けられ、
    前記第２工程後であって前記第３工程前に、前記中継配線をその中央部で切断することを特徴とする半導体装置の製造方法。
16. 請求項１４に記載の発明において、
    前記第１工程おいて、前記中継配線が隣りの第１の半導体構成体形成領域から延び出た中継配線から分離していることを特徴とする半導体装置の製造方法。
17. 半導体ウエハ下の各半導体構成体形成領域に複数の下層配線が形成され、前記半導体ウエハ下の各半導体形成体形成領域に複数の外部接続用電極が形成され、前記半導体ウエハ上の各半導体形成体形成領域の中央部に複数の上層配線が形成され、前記半導体ウエハ上の各半導体形成体形成領域の周辺部に複数の上層接続パッドが形成され、前記上層接続パッドが前記上層配線にそれぞれ接続され、複数の中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域内において前記下層配線にそれぞれ接続され、前記中継配線が前記下層配線と一体となって、前記中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域から各第１の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出たものを用意する第１工程と、
    前記第１工程後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを半導体形成体形成領域毎の半導体基板に分割する第２工程と、
    前記第２工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第３工程と、
    を有することを特徴とする半導体構成体の製造方法。
18. 半導体ウエハ下の各半導体形成体形成領域に複数の下層配線を形成するとともに、複数の中継配線を前記半導体ウエハ下の各第１の半導体構成体形成領域内において前記下層配線にそれぞれ接続させて前記中継配線が前記下層配線と一体となるようにして且つ前記中継配線が前記半導体ウエハ下の各第１の半導体構成体形成領域から各第１の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出るようにして、前記中継配線を形成する第１工程と、
    前記半導体ウエハ上の各半導体形成体形成領域の中央部に複数の上層配線を形成するとともに、複数の上層接続パッドを前記上層配線にそれぞれ接続させるようにして前記上層接続パッドを前記半導体ウエハ上の各半導体形成体形成領域の周辺部に形成する第２工程と、
    前記半導体ウエハ下の各半導体形成体形成領域に複数の外部接続用電極を形成する第３工程と、
    前記第１工程、前記第２工程及び前記第３工程の後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを半導体形成体形成領域毎の半導体基板に分割する第４工程と、
    前記第４工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第５工程と、を有することを特徴とする半導体構成体の製造方法。
19. 請求項１８に記載の発明において、
    前記第２工程後であって前記第４工程前に、前記上層配線及び上層接続パッドを上層保護膜で覆うようにして、前記半導体ウエハ上の各半導体構成体径領域に上層保護膜を形成して、前記上層保護膜のうち前記上層配線の接続パッドに対応する部分に第１開口部を形成し、前記上層保護膜のうち前記上層接続パッドに対応する部分に第２開口部を形成する第６工程を更に有し、
    前記第５工程において、前記第２開口部を通じて前記中継配線を前記上層接続パッドに接合することを特徴とする半導体構成体の製造方法。

Images