Nothing Special   »   [go: up one dir, main page]

JP5147654B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5147654B2
JP5147654B2 JP2008294818A JP2008294818A JP5147654B2 JP 5147654 B2 JP5147654 B2 JP 5147654B2 JP 2008294818 A JP2008294818 A JP 2008294818A JP 2008294818 A JP2008294818 A JP 2008294818A JP 5147654 B2 JP5147654 B2 JP 5147654B2
Authority
JP
Japan
Prior art keywords
transistors
active region
same
gate electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008294818A
Other languages
English (en)
Other versions
JP2010123687A (ja
Inventor
智之 石津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008294818A priority Critical patent/JP5147654B2/ja
Priority to PCT/JP2009/002600 priority patent/WO2010058494A1/ja
Priority to CN2009801331691A priority patent/CN102132399B/zh
Publication of JP2010123687A publication Critical patent/JP2010123687A/ja
Priority to US13/034,160 priority patent/US8575703B2/en
Application granted granted Critical
Publication of JP5147654B2 publication Critical patent/JP5147654B2/ja
Priority to US14/048,885 priority patent/US9059018B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)

Description

本発明は、半導体集積回路に用いられる半導体装置に関するものであり、特に、例えば差動回路等を構成するトランジスタ対の特性を改善するための技術に関する。
半導体集積回路装置で使用される差動増幅回路やカレントミラー回路等においては、対を成すトランジスタが数多く使用され、これら対を成すトランジスタの特性の差は、回路の性能や歩留まり等に影響を与える。
特に、ＳＴＩ(Shallow Trench Isolation)などの素子分離技術を用いたトランジスタにおいては、ＳＴＩに起因したトランジスタの活性領域にかかる機械的応力により、チャネルの移動度やしきい値電圧が変化するため、対を成すトランジスタの活性領域の形状が異なる場合にその特性差が大きくなることが知られている（例えば、非特許文献１参照）。
また、ゲート電極のリソグラフィ工程やエッチング工程において、周囲のゲート電極のレイアウトパターンにより寸法がシフトし、特性差が発生する可能性がある。また近年、ゲート電極と活性領域の上部を高歪膜で覆い、トランジスタの駆動能力を向上する方法が知られているが、対を成すトランジスタのゲート電極や周囲ゲート電極のレイアウトパターンによっては応力の影響が異なるため、特性差が発生する可能性がある（非特許文献２参照）。
従来の半導体装置では、対を成すトランジスタの特性差を抑制するにあたり、レイアウトパターンの違いによる特性変化を抑えるために、レイアウトを完全に対称配置する等の対策が行われてきた。
例えば図２１に示すように、対をなすトランジスタ１００ａ，１００ｂについて、チャネル長方向に隣接するトランジスタ１０１と同一形状のダミー素子１０２ａ，１０２ｂを、トランジスタ１００ａ，１００ｂを挟んで反対側にそれぞれ設置する。同様に、チャネル幅方向についても、隣接するトランジスタ１０３と同一形状のダミー素子１０４ａ，１０４ｂを、トランジスタ１００ａ，１００ｂのチャネル幅方向の同一距離の場所にそれぞれ設置する。このように、対を成すトランジスタの周囲のレイアウトが一致するようにすることによって、トランジスタの特性のアンバランスを防止している（特許文献１）。
特開平１１−２３４１０９号公報 "NMOS Drive Current Reduction Caused by Transistor Layout and Trench Isolation Induced Stress", G. Scott, et. al., IEDM digest, pp.９１, １９９９ "High Performance CMOSFET Technology for 45nm Generation and Scalability of Stress-Induced Mobility Enhancement Technique", A. Oishi, et. al., IEDM digest, pp.２３９, ２００５
しかしながら、上述の方法では、対象となる対をなすトランジスタの周囲に同一のレイアウトパターンのダミー素子の配置が必要なため、回路面積が増大する可能性がある。また、上述の方法では、最近接する素子の形状しか考慮されていないが、対象のトランジスタから素子分離領域を介してさらに遠くに位置する素子の形状も、トランジスタの特性のアンバランスを引き起こす要因となり得る。
本発明は、トランジスタ対を有する半導体装置において、回路面積の増大を抑えつつ、対を成すトランジスタの特性がアンバランスになることを抑制可能にすることを目的とする。
本発明に係る第１の半導体装置は、チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第１および第２のトランジスタと、チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第３および第４のトランジスタとを備え、前記第１および第２のトランジスタは、当該トランジスタの活性領域とこの活性領域の周囲に素子分離領域を介して形成された周囲活性領域とからなる活性領域パターンが互いに同一である、第１および第２の活性領域同一領域を有し、前記第３および第４のトランジスタは、当該トランジスタの活性領域と前記活性領域の周囲に素子分離領域を介して形成された周囲活性領域とからなる活性領域パターンが互いに同一である、第３および第４の活性領域同一領域を有し、前記第３および第４のトランジスタの活性領域は、前記第１および第２のトランジスタの活性領域よりも、チャネル長方向の長さが長く、前記第３および第４の活性領域同一領域は、前記第１および第２の活性領域同一領域よりも、チャネル長方向の幅が狭いものである。
本発明に係る第１の半導体装置によると、第１および第２のトランジスタは、活性領域パターンが互いに同一である第１および第２の活性領域同一領域を有することから、チャネル領域にかかる機械的応力が互いに等しくなり、活性領域および周囲活性領域のレイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。同様に、第３および第４のトランジスタについても、活性領域および周囲活性領域のレイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。さらに、第３および第４のトランジスタは活性領域のチャネル長方向の長さが第１および第２のトランジスタよりも長く、第３および第４の活性領域同一領域は第１および第２の活性領域同一領域よりもチャネル長方向の幅が狭くなっている。これは、チャネル領域にかかる応力が飽和するチャネル長方向の素子分離距離を考慮したものである。これにより、レイアウトパターンを制限する領域が狭くなり、自由にレイアウトできる領域を増すことができる。また、活性領域同一領域から外れた領域にはダミー素子等の配置の必要が無くなるため、回路面積の増大を抑制することができる。すなわち、回路面積の増大を抑制しつつ、レイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。
本発明に係る第２の半導体装置は、チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第１および第２のトランジスタと、チャネル長およびチャネル幅が互いに等しく、トランジスタ対としての第３および第４のトランジスタとを備え、前記第１および第２のトランジスタは、当該トランジスタの活性領域とこの活性領域の周囲に素子分離領域を介して形成された周囲活性領域とからなる活性領域パターンが互いに同一である、第１および第２の活性領域同一領域を有し、前記第３および第４のトランジスタは、当該トランジスタの活性領域と前記活性領域の周囲に素子分離領域を介して形成された周囲活性領域とからなる活性領域パターンが互いに同一である、第３および第４の活性領域同一領域を有し、前記第３および第４のトランジスタの活性領域は、前記第１および第２のトランジスタの活性領域よりも、チャネル幅方向の長さが長く、前記第３および第４の活性領域同一領域は、前記第１および第２の活性領域同一領域よりも、チャネル幅方向の幅が狭いものである。
本発明に係る第２の半導体装置によると、第１および第２のトランジスタは、活性領域パターンが互いに同一である第１および第２の活性領域同一領域を有することから、チャネル領域にかかる機械的応力が互いに等しくなり、活性領域および周囲活性領域のレイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。同様に、第３および第４のトランジスタについても、活性領域および周囲活性領域のレイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。さらに、第３および第４のトランジスタは活性領域のチャネル幅方向の長さが第１および第２のトランジスタよりも長く、第３および第４の活性領域同一領域は第１および第２の活性領域同一領域よりもチャネル幅方向の幅が狭くなっている。これは、チャネル領域にかかる応力が飽和するチャネル幅方向の素子分離距離を考慮したものである。これにより、レイアウトパターンを制限する領域が狭くなり、自由にレイアウトできる領域を増すことができる。また、活性領域同一領域から外れた領域にはダミー素子等の配置の必要が無くなるため、回路面積の増大を抑制することができる。すなわち、回路面積の増大を抑制しつつ、レイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。
前記第１または第２の半導体装置において、周囲活性領域のうちの少なくとも一部は、ダミー素子を構成するものであってもよい。あるいは、アクティブ素子を構成するものであってもよい。
これにより、周囲活性領域として、ダミー素子またはアクティブ素子のどちらでも選択できることから、設計の自由度が向上するとともに、回路面積の増大を抑制しつつ、レイアウトパターンに起因するトランジスタ特性のアンバランスを抑制できる。
本発明に係る第３の半導体装置は、チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第１および第２のトランジスタと、チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第３および第４のトランジスタとを備え、前記第１および第２のトランジスタは、当該トランジスタのゲート電極とこのゲート電極の周囲に形成された周囲ゲート電極とからなるゲート電極パターンが互いに同一である、第１および第２のゲート電極同一領域を有し、前記第３および第４のトランジスタは、当該トランジスタのゲート電極とこのゲート電極の周囲に形成された周囲ゲート電極とからなるゲート電極パターンが互いに同一である、第３および第４のゲート電極同一領域を有し、前記第３および第４のトランジスタのチャネル長は、前記第１および第２のトランジスタのチャネル長よりも、長く、前記第３および第４のゲート電極同一領域は、前記第１および第２のゲート電極同一領域よりも、チャネル長方向の幅が狭いものである。
本発明に係る第３の半導体装置によると、第１および第２のトランジスタは、ゲート電極パターンが互いに同一である第１および第２のゲート電極同一領域を有することから、第１および第２のトランジスタのゲート電極の寸法が等しく形成され、また、チャネル領域にかかる機械的応力も等しくなることから、ゲート電極のレイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。同様に、第３および第４のトランジスタについても、ゲート電極のレイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。さらに、第３および第４のトランジスタはチャネル長が第１および第２のトランジスタよりも長く、第３および第４のゲート電極同一領域は第１および第２のゲート電極同一領域よりもチャネル長方向の幅が狭くなっている。これは、チャネル領域に係る応力が飽和するゲート間距離を考慮したものである。これにより、レイアウトパターンを制限する領域が狭くなり、自由にレイアウトできる領域を増すことができる。また、ゲート電極同一領域から外れた領域にはダミーゲート電極の配置の必要が無くなるため、回路面積の増大を抑制することができる。すなわち、回路面積の増大を抑制しつつ、レイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。
前記第３の半導体装置において、周囲ゲート電極のうち少なくとも一部は、ダミーゲート電極であってもよい。または、周囲ゲート電極のうちの少なくとも一部は、アクティブゲート電極であってもよい。
これにより、周囲ゲート電極として、ダミーゲート電極またはアクティブなゲート電極のどちらでも選択できることから、設計の自由度が向上するととともに、回路面積の増大を抑制しつつ、レイアウトパターンに起因するトランジスタ特性のアンバランスを抑制できる。
また、前記第１〜第３の半導体装置において、前記第１および第２のトランジスタは、当該半導体装置を基準とした電流の向きが同一であり、前記第３および第４のトランジスタは、当該半導体装置を基準とした電流の向きが同一であるものとしてもよい。
これにより、ソース／ドレイン近傍のチャネル領域における注入不純物分布の非対称性によるトランジスタ特性のアンバランスを抑制できる。
また、前記第１または第２の半導体装置において、前記第１および第２のトランジスタは、前記第１および第２の活性領域同一領域における活性領域パターンを基準とした電流の向きが同一であり、前記第３および第４のトランジスタは、前記第３および第４の活性領域同一領域における活性領域パターンを基準とした電流の向きが同一であるものとしてもよい。
これにより、ソース／ドレイン近傍のチャネル領域における機械的応力起因の注入不純物分布の非対称性によるトランジスタ特性のアンバランスを抑制できる。
さらには、チャネル長およびチャネル幅が互いに等しい第５および第６のトランジスタを備え、前記第５および第６のトランジスタは、活性領域パターンが前記第１および第２の活性領域同一領域と同一である、第５および第６の活性領域同一領域を有し、かつ、前記第５および第６の活性領域同一領域における活性領域パターンを基準とした電流の向きが同一であり、前記第１および第２のトランジスタは、当該半導体装置を基準とした電流の向きが逆であり、前記第５のトランジスタは、電流の向きが前記第１のトランジスタの逆であり、かつ、前記第１のトランジスタと、ゲート、ドレインおよびソースがそれぞれ接続されており、前記第６のトランジスタは、電流の向きが前記第２のトランジスタの逆であり、かつ、前記第２のトランジスタと、ゲート、ドレインおよびソースがそれぞれ接続されているものとしてもよい。
これにより、第５および第６のトランジスタによって、注入起因の不純物分布の非対称によるトランジスタ特性のアンバランスを相殺でき、かつレイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができ、同時に設計の自由度も向上することができる。
本発明によると、差動回路等を構成するトランジスタ対について、活性領域同一領域やゲート電極同一領域を設けることによって、レイアウトパターンに起因する機械的応力の影響を一致させ、トランジスタ特性のアンバランスを抑制することができる。また、トランジスタの活性領域長やチャネル長に従って活性領域同一領域やゲート電極同一領域のサイズを設定することによって、あるいは、活性領域同一領域とゲート電極同一領域とを別個独立して設定することによって、設計の自由度の向上と、回路面積増大の抑制が実現できる。したがって、面積の増大を抑制しつつ、所望の設計目標に近い回路特性を有する半導体装置が得られる。
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１（ａ）は本発明の第１の実施形態に係る半導体装置の構造例を示す平面図である。図１（ａ）に示すように、本実施形態に係る半導体装置は、チャネル長およびチャネル幅が互いに等しい第１および第２のトランジスタとしてのトランジスタ１ａ，１ｂと、チャネル長およびチャネル幅が互いに等しい第３および第４のトランジスタとしてのトランジスタ２ａ，２ｂとを備えている。なお、図１（ｂ）の回路図に示すように、トランジスタ１ａ，１ｂとトランジスタ２ａ，２ｂはそれぞれ、例えば、差動回路を構成するトランジスタ対として用いられる。
トランジスタ１ａ，１ｂは、同一サイズの活性領域１１ａ，１１ｂをそれぞれ有しており、トランジスタ２ａ，２ｂは、同一サイズの活性領域１３ａ，１３ｂをそれぞれ有している。各トランジスタにおいて、活性領域とゲート電極とが重なる領域がチャネル領域になる。そして、トランジスタ２ａ，２ｂの活性領域１３ａ，１３ｂのチャネル長方向の長さＯＬ２は、トランジスタ１ａ，１ｂの活性領域１１ａ，１１ｂのチャネル長方向の長さＯＬ１よりも長くなっている。
トランジスタ１ａ，１ｂは、活性領域１１ａ，１１ｂと、その周囲に素子分離領域を介して形成された周囲活性領域１２とからなる活性領域パターンが同一である、第１および第２の活性領域同一領域としての領域Ａ１ａ，Ａ１ｂを有している。なお、活性領域パターンとは、活性領域と周囲活性領域のレイアウトパターンのことであり、活性領域パターンが同一であるとは、活性領域と周囲活性領域の形状と配置がその領域内で一致している、ということを意味している。領域Ａ１ａ，Ａ１ｂは、トランジスタ１ａ，１ｂのチャネル領域から、チャネル長方向に距離ＡＬ１、チャネル幅方向に距離ＡＷ１までの範囲を占める。領域Ａ１ａ，Ａ１ｂ以外では、活性領域の形状や配置は必ずしも一致していなくてよい。
トランジスタ２ａ，２ｂは、活性領域１３ａ，１３ｂとその周囲に素子分離領域を介して形成された周囲活性領域１２とからなる活性領域パターンが同一である、第３および第４の活性領域同一領域としての領域Ａ２ａ，Ａ２ｂを有している。領域Ａ２ａ，Ａ２ｂは、トランジスタ２ａ，２ｂのチャネル領域から、チャネル長方向に距離ＡＬ２、チャネル幅方向に距離ＡＷ２までの範囲を占める。領域Ａ２ａ，Ａ２ｂ以外では、活性領域の形状や配置は必ずしも一致していなくてよい。
そして、図１（ａ）に示すように、領域Ａ２ａ，Ａ２ｂのチャネル長方向の幅は、領域Ａ１ａ，Ａ１ｂのチャネル長方向の幅よりも、狭くなっている。すなわち、
ＯＬ１ ＜ ＯＬ２， ＡＬ１ ＞ ＡＬ２
である。
図２はトランジスタのチャネル領域に発生する、チャネル長方向の機械的応力のプロセスシミュレーション結果である。応力解析には２次元プロセスシミュレータを用い、熱応力、膜内部応力および熱酸化応力の影響を考慮して応力計算を行った。トランジスタのチャネル長は０．４μｍとし、活性領域のチャネル長方向の長さがそれぞれ０．４μｍ、１．２μｍ、２．４μｍ、３μｍの場合について、チャネル領域の界面の平均応力値をプロットした。横軸はチャネル長方向の素子分離距離Ｄ［μｍ］、縦軸はＤ＝０．２μｍのときの応力を１としたときの応力比である。すなわち、図２はチャネル領域に発生する機械的応力の、周囲活性領域の配置依存性を表している。
図２から、チャネル領域にかかるチャネル長方向の応力は、チャネル長方向の素子分離距離Ｄが大きくなるに従って増加し、距離Ｄがある程度以上になると飽和することが分かる。このことから、チャネル領域からチャネル長方向においてある所定距離以上の領域については、活性領域の形状や配置による応力への影響は、ほぼ無視できると考えられる。
よって、トランジスタ特性の活性領域形状依存性の実測結果や、プロセスシミュレーションの応力解析結果等から、トランジスタ特性や応力値が飽和するチャネル領域からの距離を求め、その距離をもって、上述の活性領域同一領域を設定する。そして、その領域内の活性領域の形状や配置を、対を成す２つのトランジスタ間で一致させる。これにより、活性領域パターンに起因するトランジスタ特性のアンバランスを抑制することができる。また、活性領域同一領域内の全ての活性領域の形状と配置を一致させることから、近接の周囲活性領域だけでなく、対象のトランジスタから素子分離領域を介してさらに遠くに位置する周囲活性領域の影響も抑制することができる。
また、図２から、チャネル長方向の活性領域長が長いトランジスタほど、チャネル領域の応力が飽和するチャネル長方向の素子分離距離が短い、ということが分かる。このことから、チャネル長方向の活性領域長が長いトランジスタ対に関しては、チャネル長方向の活性領域長が短いトランジスタ対と比べて、活性領域同一領域のチャネル長方向の幅は狭くてよい、ということになる。すなわち、チャネル長方向の活性領域長が長いトランジスタ対は、より狭い活性領域同一領域によって、トランジスタ特性のアンバランスを抑制することができる。
以上より、本実施形態に係る半導体装置では、図１（ａ）に示すように、トランジスタ２ａ，２ｂのチャネル長方向の活性領域長ＯＬ２はトランジスタ１ａ，１ｂのチャネル長方向の活性領域長ＯＬ１よりも長いため、トランジスタ２ａ，２ｂの活性領域同一領域Ａ２ａ，Ａ２ｂは、トランジスタ１ａ，１ｂの活性領域同一領域Ａ１ａ，Ａ１ｂよりも、チャネル長方向の幅が狭く設定されている。これにより、活性領域同一領域Ａ２ａ，Ａ２ｂは活性領域同一領域Ａ１ａ，Ａ１ｂよりも狭くなり、レイアウトパターンが限定される範囲が狭くなるため、その分、自由に活性領域を配置でき、設計の自由度を向上させることができる。
図３は本実施形態に係る半導体装置の他の構造例を示す平面図である。図３の構造では、トランジスタ２ａ，２ｂの活性領域同一領域Ａ２ａ，Ａ２ｂが隣接して配置されている。これにより、レイアウトパターンが限定される範囲がより狭くまとまるため、回路面積をさらに削減することが可能になる。
図４も本実施形態に係る半導体装置の他の構造例を示す平面図である。図１の構造では、トランジスタ１ａ，１ｂは隣り合って配置されており、トランジスタ２ａ，２ｂもまた隣り合って配置されていた。ただし、トランジスタ対をなすトランジスタは、必ずしも隣り合って配置されていなくてもかまわない。すなわち、図４の構造では、トランジスタ１ａ，１ｂが離れて配置されており、トランジスタ２ａ，２ｂもまた離れて配置されている。
なお、各活性領域同一領域Ａ１ａ，Ａ１ｂ，Ａ２ａ，Ａ２ｂ内に形成されている周囲活性領域１２は、電気的に接続されたアクティブな活性領域すなわちアクティブ素子を構成するものであってもよいし、あるいは、電気的に接続されていないダミーの活性領域すなわちダミー素子を構成するものであってもよい。ダミーの活性領域またはアクティブな活性領域のどちらでも選択できることから、設計の自由度を向上させつつ、トランジスタ特性のアンバランスを抑制することができる。
（第２の実施形態）
上述の第１の実施形態では、２つのトランジスタ対において、活性領域のチャネル長方向の長さが異なっている構造について説明した。この第２の実施形態では、２つのトランジスタ対において、活性領域のチャネル幅方向の長さが異なっている構造について説明する。
図５（ａ）は本発明の第２の実施形態に係る半導体装置の構造例を示す平面図である。図５（ａ）に示すように、本実施形態に係る半導体装置は、チャネル長およびチャネル幅が互いに等しい第１および第２のトランジスタとしてのトランジスタ１ａ，１ｂと、チャネル長およびチャネル幅が互いに等しい第３および第４のトランジスタとしてのトランジスタ３ａ，３ｂとを備えている。なお、図５（ｂ）の回路図に示すように、トランジスタ１ａ，１ｂとトランジスタ３ａ，３ｂはそれぞれ、例えば、差動回路を構成するトランジスタ対として用いられる。
トランジスタ１ａ，１ｂは、同一サイズの活性領域１１ａ，１１ｂをそれぞれ有しており、トランジスタ３ａ，３ｂは、同一サイズの活性領域２１ａ，２１ｂをそれぞれ有している。各トランジスタにおいて、活性領域とゲート電極とが重なる領域がチャネル領域になる。そして、トランジスタ３ａ，３ｂの活性領域２１ａ，２１ｂのチャネル幅方向の長さＯＷ２は、トランジスタ１ａ，１ｂの活性領域１１ａ，１１ｂのチャネル幅方向の長さＯＷ１よりも長くなっている。
トランジスタ１ａ，１ｂは、活性領域１１ａ，１１ｂとその周囲に素子分離領域を介して形成された周囲活性領域１２とからなる活性領域パターンが同一である、第１および第２の活性領域同一領域としての領域Ａ１ａ，Ａ１ｂを有している。領域Ａ１ａ，Ａ１ｂは、トランジスタ１ａ，１ｂのチャネル領域から、チャネル長方向に距離ＡＬ１、チャネル幅方向に距離ＡＷ１までの範囲を占める。領域Ａ１ａ，Ａ１ｂ以外では、活性領域の形状や配置は必ずしも一致していなくてよい。
トランジスタ３ａ，３ｂは、活性領域２１ａ，２１ｂとその周囲に素子分離領域を介して形成された周囲活性領域１２とからなる活性領域パターンが同一である、第３および第４の活性領域同一領域としての領域Ａ３ａ，Ａ３ｂを有している。領域Ａ３ａ，Ａ３ｂは、トランジスタ３ａ，３ｂのチャネル領域から、チャネル長方向に距離ＡＬ３、チャネル幅方向に距離ＡＷ３までの範囲を占める。領域Ａ３ａ，Ａ３ｂ以外では、活性領域の形状や配置は必ずしも一致していなくてよい。
そして、図５（ａ）に示すように、領域Ａ３ａ，Ａ３ｂのチャネル幅方向の幅は、領域Ａ１ａ，Ａ１ｂのチャネル幅方向の幅よりも、狭くなっている。すなわち、
ＯＷ１ ＜ ＯＷ２， ＡＷ１ ＞ ＡＷ３
である。
図６はトランジスタのチャネル領域に発生する、チャネル幅方向の機械的応力のプロセスシミュレーション結果である。図２と同様の解析方法で実施した。トランジスタのチャネル長は０．４μｍとし、活性領域のチャネル幅方向の長さがそれぞれ０．４μｍ、１．２μｍ、２．４μｍ、３μｍ場合について、チャネル領域の界面の平均応力値をプロットした。横軸はチャネル幅方向の素子分離距離Ｄ［μｍ］、縦軸はＤ＝０．２μｍのときの応力を１としたときの応力比である。
図６から、チャネル領域にかかるチャネル幅方向の応力は、チャネル幅方向の素子分離距離Ｄが大きくなるに従って増加し、距離Ｄがある程度以上になると飽和することが分かる。このことから、図２に示したチャネル長方向の応力と同様に、チャネル幅方向の応力に関しても、チャネル領域からある所定距離の範囲の外の領域については、活性領域の形状や配置による応力への影響は、ほぼ無視できると考えられる。
また、図６から、チャネル幅方向の活性領域長が長いトランジスタほど、チャネル領域の応力が飽和するチャネル幅方向の素子分離距離が短い、ということが分かる。すなわち、チャネル幅方向の活性領域長が長いトランジスタほど、活性領域同一領域のチャネル幅方向の幅を狭くすることができる。
以上より、本実施形態に係る半導体装置では、図５（ａ）に示すように、トランジスタ３ａ，３ｂのチャネル幅方向の活性領域長ＯＷ２はトランジスタ１ａ，１ｂのチャネル幅方向の活性領域長ＯＷ１よりも長いため、トランジスタ３ａ，３ｂの活性領域同一領域Ａ３ａ，Ａ３ｂは、トランジスタ１ａ，１ｂの活性領域同一領域Ａ１ａ，Ａ１ｂよりも、チャネル幅方向の幅が狭く設定されている。これにより、活性領域同一領域Ａ３ａ，Ａ３ｂは活性領域同一領域Ａ１ａ，Ａ１ｂよりも狭くなり、レイアウトパターンが限定される領域も狭くなるため、その分、自由に活性領域を配置でき、設計の自由度を向上させることができる。
図７は本実施形態に係る半導体装置の他の構造例を示す平面図である。図７の構造では、トランジスタ３ａ，３ｂの活性領域同一領域Ａ３ａ，Ａ３ｂが、トランジスタ１ａ，１ｂの活性領域同一領域Ａ１ａ，Ａ１ｂと、その上辺が同一直線上になるように配置されている。これにより、レイアウトパターンが限定される範囲がより狭くまとまるため、回路面積をさらに削減することが可能になる。
図８も本実施形態に係る半導体装置の他の構造例を示す平面図である。図５の構造では、トランジスタ１ａ，１ｂは隣り合って配置されており、トランジスタ３ａ，３ｂもまた隣り合って配置されていた。ただし、トランジスタ対をなすトランジスタは、必ずしも隣り合って配置されていなくてもかまわない。すなわち、図８の構造では、トランジスタ１ａ，１ｂが離れて配置されており、トランジスタ３ａ，３ｂもまた離れて配置されている。
なお、第１の実施形態と同様に、各活性領域同一領域Ａ１ａ，Ａ１ｂ，Ａ３ａ，Ａ３ｂ内に形成されている周囲活性領域１２は、電気的に接続されたアクティブな活性領域すなわちアクティブ素子を構成するものであってもよいし、あるいは、電気的に接続されていないダミーの活性領域すなわちダミー素子を構成するものであってもよい。ダミーの活性領域またはアクティブな活性領域のどちらでも選択できることから、設計の自由度を向上させつつ、トランジスタ特性のアンバランスを抑制することができる。
（第３の実施形態）
上述の第１および第２の実施形態では、トランジスタ対をなす２つのトランジスタが、活性領域パターンが同一である領域を有している構造について説明した。この第３の実施形態では、トランジスタ対をなす２つのトランジスタが、ゲート電極パターンが同一である領域を有している構造について説明する。
図９（ａ）は本発明の第３の実施形態に係る半導体装置の構造例を示す平面図である。図９（ａ）に示すように、本実施形態に係る半導体装置は、チャネル長（ＣＬ１）およびチャネル幅が互いに等しい第１および第２のトランジスタとしてのトランジスタ４ａ，４ｂと、チャネル長（ＣＬ２）およびチャネル幅が互いに等しい第３および第４のトランジスタとしてのトランジスタ５ａ，５ｂとを備えている。なお、図９（ｂ）の回路図に示すように、トランジスタ４ａ，４ｂとトランジスタ５ａ，５ｂはそれぞれ、例えば、差動回路を構成するトランジスタ対として用いられる。
各トランジスタにおいて、活性領域とゲート電極とが重なる領域がチャネル領域になる。そして、トランジスタ５ａ，５ｂのチャネル長ＣＬ２は、トランジスタ４ａ，４ｂのチャネル長ＣＬ１よりも長くなっている。
トランジスタ４ａ，４ｂは、当該トランジスタを形成するゲート電極３２ａ，３２ｂと、その周囲に形成された周囲ゲート電極３３とからなるゲート電極パターンが同一である、第１および第２のゲート電極同一領域としての領域Ｂ４ａ，Ｂ４ｂを有している。なお、ゲート電極パターンとは、ゲート電極と周囲ゲート電極のレイアウトパターンのことであり、ゲート電極パターンが同一であるとは、ゲート電極と周囲ゲート電極の形状と配置がその領域内で一致している、ということを意味している。領域Ｂ４ａ，Ｂ４ｂは、トランジスタ４ａ，４ｂのチャネル領域から、チャネル長方向に距離ＢＬ１、チャネル幅方向に距離ＢＷ１までの範囲を占める。領域Ｂ４ａ，Ｂ４ｂ以外では、ゲート電極の形状や配置は必ずしも一致していなくてもよい。
トランジスタ５ａ，５ｂは、当該トランジスタを形成するゲート電極３４ａ，３４ｂと、その周囲に形成された周囲ゲート電極３３とからなるゲート電極パターンが同一である、第３および第４のゲート電極同一領域としての領域Ｂ５ａ，Ｂ５ｂを有している。領域Ｂ５ａ，Ｂ５ｂは、トランジスタ５ａ，５ｂのチャネル領域から、チャネル長方向に距離ＢＬ２、チャネル幅方向に距離ＢＷ２までの範囲を占める。領域Ｂ５ａ，Ｂ５ｂ以外では、ゲート電極の形状や配置は必ずしも一致していなくてもよい。
そして、図９（ａ）に示すように、領域Ｂ５ａ，Ｂ５ｂのチャネル長方向の幅は、領域Ｂ４ａ，Ｂ４ｂのチャネル長方向の幅よりも、狭くなっている。すなわち、
ＣＬ１ ＜ ＣＬ２， ＢＬ１ ＞ ＢＬ２
である。
図１０はトランジスタのチャネル領域に発生する、チャネル長方向の機械的応力のプロセスシミュレーション結果である。チャネル長がそれぞれ０．１μｍ、０．４μｍ、１．０μｍの場合について、チャネル領域の界面の平均応力値をプロットした。横軸はチャネル長方向のゲート−ゲート間距離Ｓ［μｍ］、縦軸はＳ＝０．２μｍのときの応力を１としたときの応力比である。すなわち、図１０はチャネル領域に発生する機械的応力の、周囲ゲート電極の配置依存性を表している。
図１０から、チャネル領域にかかるチャネル長方向の応力は、チャネル長方向のゲート−ゲート間距離Ｓが大きくなるに従って増加し、距離Ｓがある程度以上になると飽和することが分かる。このことから、チャネル領域からチャネル長方向においてある所定距離以上の領域については、ゲート電極の形状や配置による応力の影響はほぼ無視できると考えられる。
よって、トランジスタ特性の周囲ゲート電極の形状依存性の実測結果や、プロセスシミュレーションの応力解析結果等から、トランジスタ特性や応力値が飽和するチャネル領域からの距離を求め、その距離をもって、上述のゲート電極同一領域を設定する。そして、その領域内のゲート電極の形状や配置を、対を成す２つのトランジスタ間で一致させる。これにより、ゲート電極パターンに起因するトランジスタ特性のアンバランスを抑制することができる。また、ゲート電極同一領域内の全てのゲート電極の形状および配置を一致させることから、近接の周囲ゲート電極だけでなく、対象のトランジスタからさらに遠くに位置する周囲ゲート電極の影響も抑制することができる。
また、図１０から、チャネル長が長いトランジスタほど、チャネル領域の応力が飽和するゲート−ゲート間距離が短い、ということが分かる。このことから、チャネル長が長いトランジスタ対に関しては、チャネル長が短いトランジスタ対と比べて、ゲート電極同一領域のチャネル長方向の幅は狭くてよい、ということになる。すなわち、チャネル長が長いトランジスタ対は、より狭いゲート電極同一領域によって、トランジスタ特性のアンバランスを抑制することができる。
以上より、本実施形態に係る半導体装置では、図９（ａ）に示すように、トランジスタ５ａ，５ｂのチャネル長ＣＬ２はトランジスタ４ａ，４ｂのチャネル長ＣＬ１よりも長いため、トランジスタ５ａ，５ｂのゲート電極同一領域Ｂ５ａ，Ｂ５ｂは、トランジスタ４ａ，４ｂのゲート電極同一領域Ｂ４ａ，Ｂ４ｂよりも、チャネル長方向の幅が狭く設定されている。これにより、ゲート電極同一領域Ｂ５ａ，Ｂ５ｂはゲート電極同一領域Ｂ４ａ，Ｂ４ｂよりも狭くなり、レイアウトパターンが限定される範囲が狭くなるため、その分、自由にゲート電極を配置でき、設計の自由度を向上させることができる。
図１１は本実施形態に係る半導体装置の他の構造例を示す平面図である。図１１の構造では、トランジスタ５ａ，５ｂのゲート電極同一領域Ｂ５ａ，Ｂ５ｂが隣接して配置されている。これにより、レイアウトパターンが限定される範囲がより狭くまとまるため、回路面積をさらに削減することが可能になる。
図１２も本実施形態に係る半導体装置の他の構造例を示す平面図である。図９の構造では、トランジスタ４ａ，４ｂは隣り合って配置されており、トランジスタ５ａ，５ｂもまた隣り合って配置されていた。ただし、トランジスタ対をなすトランジスタは、必ずしも隣り合って配置されていなくてもかまわない。すなわち、図１２の構造では、トランジスタ４ａ，４ｂが離れて配置されており、トランジスタ５ａ，５ｂもまた離れて配置されている。
なお、各ゲート電極同一領域Ｂ４ａ，Ｂ４ｂ，Ｂ５ａ，Ｂ５ｂ内に形成されている周囲ゲート電極３３は、電気的に接続されたアクティブなゲート電極であってもよいし、あるいは、電気的に接続されていないダミーのゲート電極であってもよい。ダミーゲート電極またはアクティブゲート電極のどちらでも選択できることから、設計の自由度を向上させつつ、トランジスタ特性のアンバランスを抑制することができる。
（第４の実施形態）
この第４の実施形態では、トランジスタ対が、上述の第１および第２の実施形態で説明した活性領域同一領域と、上述の第３の実施形態で説明したゲート電極同一領域との両方を有している構造について説明する。
図１３は本発明の第４の実施形態に係る半導体装置の構造例を示す平面図である。図１３に示すように、本実施形態に係る半導体装置は、チャネル長およびチャネル幅が互いに等しい第１および第２のトランジスタとしてのトランジスタ４１ａ，４１ｂと、チャネル長およびチャネル幅が互いに等しい第３および第４のトランジスタとしてのトランジスタ４２ａ，４２ｂとを備えている。トランジスタ４２ａ，４２ｂは、トランジスタ４１ａ，４１ｂとチャネル長が等しく、かつ、活性領域のチャネル長方向の長さがトランジスタ４１ａ，４１ｂよりも長くなっている。
トランジスタ４１ａ，４１ｂは、活性領域パターンが同一である第１および第２の活性領域同一領域としての領域Ａ４１ａ，Ａ４１ｂを有している。また、トランジスタ４２ａ，４２ｂは、活性領域パターンが同一である第３および第４の活性領域同一領域としての領域Ａ４２ａ，Ａ４２ｂを有している。そして、トランジスタ４２ａ，４２ｂは、活性領域のチャネル長方向の長さがトランジスタ４１ａ，４１ｂよりも長いため、領域Ａ４２ａ，Ａ４２ｂのチャネル長方向の幅は、領域Ａ４１ａ，Ａ４１ｂのチャネル長方向の幅よりも、狭くなっている。これは第１の実施形態と同様である。
また、トランジスタ４１ａ，４１ｂは、ゲート電極パターンが同一である第１および第２のゲート電極同一領域としての領域Ｂ４１ａ，Ｂ４１ｂを有している。また、トランジスタ４２ａ，４２ｂは、ゲート電極パターンが同一である第３および第４のゲート電極同一領域としての領域Ｂ４２ａ，Ｂ４２ｂを有している。そして、トランジスタ４２ａ，４２ｂはトランジスタ４１ａ，４１ｂとチャネル長が等しいため、領域Ｂ４２ａ，Ｂ４２ｂのチャネル長方向の幅は、領域Ｂ４１ａ，Ｂ４１ｂのチャネル長方向の幅と等しくなっている。
図１３の構成では、活性領域同一領域Ａ４１ａ，Ａ４１ｂとゲート電極同一領域Ｂ４１ａ，Ｂ４１ｂとは、サイズが異なっており、活性領域同一領域Ａ４２ａ，Ａ４２ｂとゲート電極同一領域Ｂ４２ａ，Ｂ４２ｂとは、サイズが異なっている。
本実施形態によると、活性領域同一領域Ａ４１ａ，Ａ４１ｂ，Ａ４２ａ，Ａ４２ｂと、ゲート電極同一領域Ｂ４１ａ，Ｂ４１ｂ，Ｂ４２ａ，Ｂ４２ｂとを別個独立に設定することによって、レイアウトの自由度を向上させることができる。例えば、トランジスタ特性のアンバランスに対して、活性領域形状が及ぼす影響度の方がゲート電極形状が及ぼす影響度よりも小さいレイアウトの場合、図１３に示すように、活性領域同一領域Ａ４２ａ，Ａ４２ｂをゲート電極同一領域Ｂ４２ａ，Ｂ４２ｂよりもチャネル長方向に狭く設定できる。このため、活性領域のレイアウトパターンが制限される領域が減り、またゲート電極のレイアウトに関しても、活性領域形状に制限される範囲が減るため、より自由にレイアウトを決定することが可能になる。
図１４は本実施形態に係る半導体装置の他の構造例を示す平面図である。図１４の構造は、図１３におけるトランジスタ４２ａ，４２ｂに代えて、トランジスタ４１ａ，４１ｂよりもチャネル長が長く、かつ、活性領域のチャネル長方向の長さがトランジスタ４１ａ，４１ｂと等しいトランジスタ４３ａ，４３ｂを備えている。
トランジスタ４３ａ，４３は、活性領域パターンが同一である第３および第４の活性領域同一領域としての領域Ａ４３ａ，Ａ４３ｂを有している。そして、トランジスタ４３ａ，４３ｂは、活性領域のチャネル長方向の長さがトランジスタ４１ａ，４１ｂと等しいため、領域Ａ４３ａ，Ａ４３ｂのチャネル長方向の幅は、領域Ａ４１ａ，Ａ４１ｂのチャネル長方向の幅と等しくなっている。
また、トランジスタ４３ａ，４３ｂは、ゲート電極パターンが同一である第３および第４のゲート電極同一領域としての領域Ｂ４３ａ，Ｂ４３ｂを有している。そして、トランジスタ４３ａ，４３ｂはトランジスタ４１ａ，４１ｂよりもチャネル長が長いため、領域Ｂ４３ａ，Ｂ４３ｂのチャネル長方向の幅は、領域Ｂ４１ａ，Ｂ４１ｂのチャネル長方向の幅よりも狭くなっている。これは第３の実施形態と同様である。
図１４の構成では、活性領域同一領域Ａ４１ａ，Ａ４１ｂとゲート電極同一領域Ｂ４１ａ，Ｂ４１ｂとは、サイズが異なっており、活性領域同一領域Ａ４３ａ，Ａ４３ｂとゲート電極同一領域Ｂ４３ａ，Ｂ４３ｂとは、サイズが異なっている。
トランジスタ特性のアンバランスに対して、ゲート電極形状が及ぼす影響度の方が活性領域形状が及ぼす影響度よりも小さいレイアウトの場合、図１４に示すように、ゲート電極同一領域Ｂ４３ａ，Ｂ４３ｂを活性領域同一領域Ａ４３ａ，Ａ４３ｂよりもチャネル長方向に狭く設定できる。このため、ゲート電極のレイアウトパターンが制限される領域が減り、また活性領域のレイアウトに関しても、ゲート電極形状に制限される範囲が減るため、より自由にレイアウトを決定することが可能になる。
なおここでは、本実施形態を第１または第３の実施形態と組み合わせて実施した構成について説明したが、第２の実施形態と組み合わせて実施することも可能である。例えば図１３の構成において、トランジスタ４２ａ，４２ｂの活性領域のチャネル幅方向の長さがトランジスタ４１ａ，４１ｂよりも長いとき、領域Ａ４２ａ，Ａ４２ｂのチャネル幅方向の幅を、領域Ａ４１ａ，Ａ４１ｂのチャネル幅方向の幅よりも、狭くしてもよい。もちろん、第１〜第３の実施形態のうちの２つ以上と組み合わせて実施することも可能である。
＜活性領域パターン・ゲート電極パターンが「同一」について＞
本願明細書において、活性領域パターン・ゲート電極パターンが「同一」であるとは、パターンのサイズや形状自体が同一であればよいものとし、パターンが回転していたり、あるいは、裏返しになっていたりしてもよいものとする。例えば、パターン同士が線対称や点対称になっている場合も、「同一」に含むものとする。これにより、レイアウトの自由度が向上する。
図１５は変形例に係る半導体装置の構造例を示す平面図である。図１５の変形例では、活性領域パターン同士、ゲート電極パターン同士が線対称になっている。図１５に示すように、本変形例に係る半導体装置は、チャネル長およびチャネル幅が互いに等しいトランジスタ４４ａ，４４ｂと、チャネル長およびチャネル幅が互いに等しいトランジスタ４５ａ，４５ｂとを備えている。トランジスタ４５ａ，４５ｂはトランジスタ４４ａ，４４ｂよりも、チャネル長と活性領域のチャネル長方向の長さとが長くなっている。
そして、トランジスタ４４ａ，４４ｂは、活性領域同一領域Ａ４４ａ，Ａ４４ｂとゲート電極同一領域Ｂ４４ａ，Ｂ４４ｂとを有している。ここで、活性領域同一領域Ａ４４ａ，Ａ４４ｂにおいて、活性領域パターンすなわち活性領域および周囲活性領域の形状と配置は、線対称の関係にある。同様に、ゲート電極同一領域Ｂ４４ａ，Ｂ４４ｂにおいて、ゲート電極パターンすなわちゲート電極および周囲ゲート電極の形状と配置は、線対称の関係にある。
また、トランジスタ４５ａ，４５ｂは、活性領域同一領域Ａ４５ａ，Ａ４５ｂとゲート電極同一領域Ｂ４５ａ，Ｂ４５ｂとを有している。ここで、活性領域同一領域Ａ４５ａ，Ａ４５ｂにおいて、活性領域パターンは線対称の関係にあり、同様に、ゲート電極同一領域Ｂ４５ａ，Ｂ４５ｂにおいて、ゲート電極パターンは線対称の関係にある。そして、活性領域同一領域Ａ４５ａ，Ａ４５ｂは活性領域同一領域Ａ４４ａ，Ａ４４ｂよりも、チャネル長方向の幅が狭くなっており、ゲート電極同一領域Ｂ４５ａ，Ｂ４５ｂはゲート電極同一領域Ｂ４４ａ，Ｂ４４ｂよりも、チャネル長方向の幅が狭くなっている。
図１６は他の変形例に係る半導体装置の構造例を示す平面図である。図１６の変形例では、活性領域パターン同士、ゲート電極パターン同士が点対称になっている。図１６に示すように、本変形例に係る半導体装置は、チャネル長およびチャネル幅が互いに等しいトランジスタ５０ａ，５０ｂと、チャネル長およびチャネル幅が互いに等しいトランジスタ５１ａ，５１ｂとを備えている。トランジスタ５１ａ，５１ｂはトランジスタ５０ａ，５０ｂよりも、チャネル長と活性領域のチャネル長方向の長さとが長くなっている。
そして、トランジスタ５０ａ，５０ｂは、活性領域同一領域Ａ５０ａ，Ａ５０ｂとゲート電極同一領域Ｂ５０ａ，Ｂ５０ｂとを有している。ここで、活性領域同一領域Ａ５０ａ，Ａ５０ｂにおいて、活性領域パターンは点対称の関係にある。同様に、ゲート電極同一領域Ｂ５０ａ，Ｂ５０ｂにおいて、ゲート電極パターンは点対称の関係にある。
また、トランジスタ５１ａ，５１ｂは、活性領域同一領域Ａ５１ａ，Ａ５１ｂとゲート電極同一領域Ｂ５１ａ，Ｂ５１ｂとを有している。ここで、活性領域同一領域Ａ５１ａ，Ａ５１ｂにおいて、活性領域パターンは点対称の関係にあり、同様に、ゲート電極同一領域Ｂ５１ａ，Ｂ５１ｂにおいて、ゲート電極パターンは点対称の関係にある。そして、活性領域同一領域Ａ５１ａ，Ａ５１ｂは活性領域同一領域Ａ５０ａ，Ａ５０ｂよりも、チャネル長方向の幅が狭くなっており、ゲート電極同一領域Ｂ５１ａ，Ｂ５１ｂはゲート電極同一領域Ｂ５０ａ，Ｂ５０ｂよりも、チャネル長方向の幅が狭くなっている。
図１７は他の変形例に係る、対をなすトランジスタが活性領域を共有する場合のレイアウトの例である。図１７のレイアウトでは、対をなすＴｒ．Ａ，Ｔｒ．Ｂに関して、活性領域パターンおよびゲート電極パターンが線対称または点対称となっており、すなわち、互いに同一になっている。したがって、上述した各実施形態と同様の作用効果が得られ、活性領域およびゲート電極のレイアウトパターンに起因するトランジスタ特性のアンバランスを抑制することができる。
（第５の実施形態）
図１８は本発明の第５の実施形態に係る半導体装置の構造例を示す平面図である。図１８に示すように、本実施形態に係る半導体装置は、チャネル長およびチャネル幅が互いに等しいトランジスタ５６ａ，５６ｂと、チャネル長およびチャネル幅が互いに等しいトランジスタ５７ａ，５７ｂとを備えている。トランジスタ５７ａ，５７ｂはトランジスタ５６ａ，５６ｂよりも、チャネル長と活性領域のチャネル長方向の長さとが長くなっている。
そして、トランジスタ５６ａ，５６ｂは、活性領域同一領域Ａ５６ａ，Ａ５６ｂとゲート電極同一領域Ｂ５６ａ，Ｂ５６ｂとを有している。また、トランジスタ５７ａ，５７ｂは、活性領域同一領域Ａ５７ａ，Ａ５７ｂとゲート電極同一領域Ｂ５７ａ，Ｂ５７ｂとを有している。そして、活性領域同一領域Ａ５７ａ，Ａ５７ｂは活性領域同一領域Ａ５６ａ，Ａ５６ｂよりも、チャネル長方向の幅が狭くなっており、ゲート電極同一領域Ｂ５７ａ，Ｂ５７ｂはゲート電極同一領域Ｂ５６ａ，Ｂ５６ｂよりも、チャネル長方向の幅が狭くなっている。
また、図１８の構成では、トランジスタ５６ａ，５６ｂのソース／ドレインの向きが同じであり、同様に、トランジスタ５７ａ，５７ｂのソース／ドレインの向きが同じである。すなわち、トランジスタ５６ａ，５６ｂ同士で、また、トランジスタ５７ａ，５７ｂ同士で、半導体装置を基準とした電流の向きが同一である。このように、ソース／ドレインの向きを対を成すトランジスタ間で同一にすることにより、電流の向きによるトランジスタ特性のアンバランスを抑制することができる。
すなわち、トランジスタの製造工程において、ゲート電極をマスクとして半導体基板に対して不純物注入を実施し、ソース／ドレイン領域を形成する際に、対象のトランジスタのウェハ位置によっては注入角度が大きく発生する可能性がある。このとき、ゲート電極による注入の遮蔽が発生し、ソース／ドレインの不純物分布の非対称が発生する。このため、対をなすトランジスタのソース／ドレインの向きが異なるとき、不純物分布の非対称性がトランジスタ電流などの特性に大きな差異を発生させる可能性がある。
図１８の構成により、活性領域やゲート電極のレイアウトパターンによるトランジスタ特性のアンバランスを抑制しつつ、対をなすトランジスタのソース／ドレインの向きを同一にすることによって、不純物分布の非対称によるトランジスタ特性のアンバランスも抑制することができる。
図１９は本実施形態に係る半導体装置の他の構造例を示す平面図である。図１９の半導体装置は、チャネル長およびチャネル幅が互いに等しいトランジスタ６２ａ，６２ｂと、チャネル長およびチャネル幅が互いに等しいトランジスタ６３ａ，６３ｂとを備えている。トランジスタ６３ａ，６３ｂはトランジスタ６２ａ，６２ｂよりも、チャネル長と活性領域のチャネル長方向の長さとが長くなっている。
そして、トランジスタ６２ａ，６２ｂは、活性領域同一領域Ａ６２ａ，Ａ６２ｂとゲート電極同一領域Ｂ６２ａ，Ｂ６２ｂとを有している。また、トランジスタ６３ａ，６３ｂは、活性領域同一領域Ａ６３ａ，Ａ６３ｂとゲート電極同一領域Ｂ６３ａ，Ｂ６３ｂとを有している。活性領域同一領域Ａ６３ａ，Ａ６３ｂは活性領域同一領域Ａ６２ａ，Ａ６２ｂよりも、チャネル長方向の幅が狭くなっており、ゲート電極同一領域Ｂ６３ａ，Ｂ６３ｂはゲート電極同一領域Ｂ６２ａ，Ｂ６２ｂよりも、チャネル長方向の幅が狭くなっている。
ここで、活性領域同一領域Ａ６２ａ，Ａ６２ｂにおいて、活性領域パターンは線対称の関係にある。また、活性領域同一領域Ａ６３ａ，Ａ６３ｂにおいて、活性領域パターンは線対称の関係にある。
図１９の構成では、対を成すトランジスタ６２ａ，６２ｂのソース／ドレインの向きが、活性領域同一領域Ａ６２ａ，Ａ６２ｂにおける活性領域パターンに対して一致している。すなわち、活性領域同一領域Ａ６２ａ，Ａ６２ｂの活性領域パターンが線対称の関係にあるので、トランジスタ６２ａ，６２ｂのソース／ドレインの向きも、活性領域パターンに合わせて、線対称すなわち逆向きになっている。同様に、トランジスタ６３ａ，６３ｂのソース／ドレインの向きも、活性領域同一領域Ａ６３ａ，Ａ６３ｂの活性領域パターンが線対称なので、それに合わせて逆向きになっている。すなわち、対をなすトランジスタは、活性領域同一領域における活性領域パターンを基準とした電流の向きが、同一になっている。なお、図１８の構成でも、同様のことが言える。
対を成すトランジスタ間で、ソース／ドレインの向きを、活性領域パターンに対して同一にすることによって、機械的応力の非対称性によるトランジスタ特性のアンバランスを抑制することができる。
ＳＴＩからの機械的応力は、チャネルの電子移動度に影響を及ぼすだけでなく、トランジスタの製造工程において、熱処理工程の不純物の拡散にも影響を及ぼす。よって、トランジスタの活性領域パターンがソース／ドレイン近傍で非対称となっている場合、機械的応力のかかり方がソース側とドレイン側とで異なることによって、ソース／ドレイン近傍のチャネル領域における不純物分布がソース／ドレインで非対称となる。このため、対をなすトランジスタのソース／ドレインの向きが異なるとき、機械的応力に起因する不純物分布の非対称性がトランジスタ電流などの特性に大きな差異を発生させる。
図１９の構成により、活性領域やゲート電極のレイアウトパターンによるトランジスタ特性のアンバランスを抑制しつつ、活性領域パターンに対してソース／ドレインの向きを同一にすることによって、不純物分布の非対称によるトランジスタ特性のアンバランスも抑制することができる。
（第６の実施形態）
図２０は本発明の第６の実施形態に係る半導体装置の構造例を示す平面図である。また併せて、図示したトランジスタを用いた差動回路の回路図を示している。図２０の半導体装置は、チャネル長およびチャネル幅が互いに等しい第１および第２のトランジスタとしてのトランジスタ６８ａ，６８ｂと、チャネル長およびチャネル幅が互いに等しい第３および第４のトランジスタとしてのトランジスタ７４ａ，７４ｂとを備えている。トランジスタ７４ａ，７４ｂはトランジスタ６８ａ，６８ｂよりも、チャネル長と、活性領域のチャネル長方向およびチャネル幅方向の長さとが長くなっている。
そして、トランジスタ６８ａ，６８ｂは、活性領域同一領域Ａ６８ａ，Ａ６８ｂとゲート電極同一領域Ｂ６８ａ，Ｂ６８ｂとを有している。また、トランジスタ７４ａ，７４ｂは、活性領域同一領域Ａ７４ａ，Ａ７４ｂとゲート電極同一領域Ｂ７４ａ，Ｂ７４ｂとを有している。活性領域同一領域Ａ７４ａ，Ａ７４ｂは活性領域同一領域Ａ６８ａ，Ａ６８ｂよりも、チャネル長方向およびチャネル幅方向の幅が狭くなっており、ゲート電極同一領域Ｂ６３ａ，Ｂ６３ｂはゲート電極同一領域Ｂ６２ａ，Ｂ６２ｂよりも、チャネル長方向の幅が狭くなっている。
ここで、活性領域同一領域Ａ６８ａ，Ａ６８ｂにおいて、活性領域パターンは線対称の関係にあり、ゲート電極同一領域Ｂ６８ａ，Ｂ６８ｂにおいて、ゲート電極パターンは線対称の関係にある。また同様に、活性領域同一領域Ａ７４ａ，Ａ７４ｂにおいて、活性領域パターンは線対称の関係にあり、ゲート電極同一領域Ｂ７４ａ，Ｂ７４ｂにおいて、ゲート電極パターンは線対称の関係にある。さらに、トランジスタ６８ａ，６８ｂのソース／ドレインの向きは逆向きであり、活性領域同一領域Ａ６８ａ，Ａ６８ｂの活性領域パターンを基準とした電流の向きが一致している。トランジスタ７４ａ，７４ｂのソース／ドレインの向きも逆向きであり、活性領域同一領域Ａ７４ａ，Ａ７４ｂの活性領域パターンを基準とした電流の向きが一致している。
図２０の構成によると、第５の実施形態で説明したように、対をなすトランジスタで活性領域パターンを基準とした電流の向きを同一にすることによって、機械的応力起因の不純物分布の非対称によるトランジスタ特性のアンバランスも抑制できる。ただし、ウェハすなわち当該半導体装置に対しては、ソース／ドレインの向きがトランジスタ６８ａ，６８ｂで異なっているため、注入起因の不純物分布の非対称が発生する可能性がある。
そこで本実施形態では、トランジスタ６８ａ，６８ｂに対して、活性領域パターンおよびゲート電極パターンが等しく、ソース／ドレインの向きも等しい、対を成す第５および第６のトランジスタとしてのトランジスタ６９ａ，６９ｂを設けて、電流の向きの不一致を相殺するように接続している。同様に、トランジスタ７４ａ，７４ｂに対して、活性領域パターンおよびゲート電極パターンが等しく、ソース／ドレインの向きも等しい、対を成すトランジスタ７５ａ，７５ｂを設けて、電流の向きの不一致を相殺するように接続している。トランジスタ６９ａ，６９ｂは、活性領域同一領域Ａ６９ａ，Ａ６９ｂとゲート電極同一領域Ｂ６９ａ，Ｂ６９ｂとを有し、トランジスタ７５ａ，７５ｂは、活性領域同一領域Ａ７５ａ，Ａ７５ｂとゲート電極同一領域Ｂ７５ａ，Ｂ７５ｂとを有している。
トランジスタ６９ａは、当該半導体装置を基準とした電流の向きがトランジスタ６８ａと逆である。そして回路図に示すように、トランジスタ６９ａは、トランジスタ６８ａと、ソース、ドレインおよびゲートがそれぞれ接続されている。また、トランジスタ６９ｂは、当該半導体装置を基準とした電流の向きがトランジスタ６８ｂと逆であり、トランジスタ６８ｂと、ソース、ドレインおよびゲートがそれぞれ接続されている。同様に、トランジスタ７５ａは、当該半導体装置を基準とした電流の向きがトランジスタ７４ａと逆であり、トランジスタ７４ａと、ソース、ドレインおよびゲートがそれぞれ接続されている。また、トランジスタ７５ｂは、当該半導体装置を基準とした電流の向きがトランジスタ７４ｂと逆であり、トランジスタ７４ｂと、ソース、ドレインおよびゲートがそれぞれ接続されている。
図２０のような構成により、活性領域およびゲート電極のレイアウト起因のトランジスタ特性のアンバランス、機械的応力起因の不純物分布の非対称性によるアンバランスを抑制しつつ、注入起因の不純物分布の非対称性によるアンバランスも、抑制することができる。したがって、これらのアンバランスを抑制しつつ、レイアウトパターンを制限する領域を削減することができ、よって、設計の自由度を向上させるとともに回路面積の増大を抑制することができる。
本発明では、回路面積の増大を抑制しつつ、レイアウトパターンに起因するトランジスタ対の特性のアンバランスを抑制できるため、例えば、ＳＴＩなどの素子分離技術を用いたトランジスタを有する半導体装置において、歩留まり低下を抑制しつつ、差動回路を含む半導体回路の性能を向上するのに有用である。
（ａ）は第１の実施形態に係る半導体装置の構造例を示す平面図、（ｂ）は（ａ）に示したトランジスタを用いた差動回路の回路図である。 第１の実施形態に係る半導体装置の効果を検証するためのプロセスシミュレーション解析結果である。 第１の実施形態に係る半導体装置の他の構造例を示す平面図である。 第１の実施形態に係る半導体装置の他の構造例を示す平面図である。 （ａ）は第２の実施形態に係る半導体装置の構造例を示す平面図、（ｂ）は（ａ）に示したトランジスタを用いた差動回路の回路図である。 第２の実施形態に係る半導体装置の効果を検証するためのプロセスシミュレーション解析結果である。 第２の実施形態に係る半導体装置の他の構造例を示す平面図である。 第２の実施形態に係る半導体装置の他の構造例を示す平面図である。 （ａ）は第３の実施形態に係る半導体装置の構造例を示す平面図、（ｂ）は（ａ）に示したトランジスタを用いた差動回路の回路図である。 第３の実施形態に係る半導体装置の効果を検証するためのプロセスシミュレーション解析結果である。 第３の実施形態に係る半導体装置の他の構造例を示す平面図である。 第３の実施形態に係る半導体装置の他の構造例を示す平面図である。 第４の実施形態に係る半導体装置の構造例を示す平面図である。 第４の実施形態に係る半導体装置の他の構造例を示す平面図である。 変形例に係る半導体装置の構造例を示す平面図である。 他の変形例に係る半導体装置の構造例を示す平面図である。 他の変形例に係る、対をなすトランジスタが活性領域を共有する場合のレイアウトの例である。 第５の実施形態に係る半導体装置の構造例を示す平面図である。 第５の実施形態に係る半導体装置の他の構造例を示す平面図である。 第６の実施形態に係る半導体装置の構造例を示す平面図である。 従来技術の半導体装置を説明するための平面図である。
１ａ，４ａ 第１のトランジスタ
１ｂ，４ｂ 第２のトランジスタ
２ａ，３ａ，５ａ 第３のトランジスタ
２ｂ，３ｂ，５ｂ 第４のトランジスタ
１１ａ，１１ｂ，１３ａ，１３ｂ，２１ａ，２１ｂ 活性領域
１２ 周囲活性領域
３２ａ，３２ｂ，３４ａ，３４ｂ ゲート電極
Ａ１ａ 第１の活性領域同一領域
Ａ１ｂ 第２の活性領域同一領域
Ａ２ａ，Ａ３ａ 第３の活性領域同一領域
Ａ２ｂ，Ａ３ｂ 第４の活性領域同一領域
ＯＬ１，ＯＬ２ 活性領域のチャネル長方向長さ
ＯＷ１，ＯＷ２ 活性領域のチャネル幅方向長さ
Ｂ４ａ 第１のゲート電極同一領域
Ｂ４ｂ 第２のゲート電極同一領域
Ｂ５ａ 第３のゲート電極同一領域
Ｂ５ｂ 第４のゲート電極同一領域
ＣＬ１，ＣＬ２ チャネル長
４１ａ，４４ａ，５０ａ，５６ａ，６２ａ，６８ａ 第１のトランジスタ
４１ｂ，４４ｂ，５０ｂ，５６ｂ，６２ｂ，６８ｂ 第２のトランジスタ
４２ａ，４３ａ，４５ａ，５１ａ，５７ａ，６３ａ，７４ａ 第３のトランジスタ
４２ｂ，４３ｂ，４５ｂ，５１ｂ，５７ｂ，６３ｂ，７４ｂ 第４のトランジスタ
６９ａ 第５のトランジスタ
６９ｂ 第６のトランジスタ
Ａ４１ａ，Ａ４４ａ，Ａ５０ａ，Ａ５６ａ，Ａ６２ａ，Ａ６８ａ 第１の活性領域同一領域
Ａ４１ｂ，Ａ４４ｂ，Ａ５０ｂ，Ａ５６ｂ，Ａ６２ｂ，Ａ６８ｂ 第２の活性領域同一領域
Ａ４２ａ，Ａ４３ａ，Ａ４５ａ，Ａ５１ａ，Ａ６３ａ，Ａ７４ａ 第３の活性領域同一領域
Ａ４２ｂ，Ａ４３ｂ，Ａ４５ｂ，Ａ５１ｂ，Ａ６３ｂ，Ａ７４ｂ 第４の活性領域同一領域
Ｂ４１ａ，Ｂ４４ａ，Ｂ５０ａ，Ｂ５６ａ，Ｂ６２ａ，Ｂ６８ａ 第１のゲート電極同一領域
Ｂ４１ｂ，Ｂ４４ｂ，Ｂ５０ｂ，Ｂ５６ｂ，Ｂ６２ｂ，Ｂ６８ｂ 第２のゲート電極同一領域
Ｂ４２ａ，Ｂ４３ａ，Ｂ４５ａ，Ｂ５１ａ，Ｂ５７ａ，Ｂ６３ａ，Ｂ７４ａ 第３のゲート電極同一領域
Ｂ４２ｂ，Ｂ４３ｂ，Ｂ４５ｂ，Ｂ５１ｂ，Ｂ５７ｂ，Ｂ６３ｂ，Ｂ７４ｂ 第４のゲート電極同一領域

Claims (10)

  1. チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第１および第２のトランジスタと、
    チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第３および第４のトランジスタとを備え、
    前記第１および第２のトランジスタは、当該トランジスタの活性領域とこの活性領域の周囲に素子分離領域を介して形成された周囲活性領域とからなる活性領域パターンが互いに同一である、第１および第２の活性領域同一領域を有し、
    前記第３および第４のトランジスタは、当該トランジスタの活性領域と前記活性領域の周囲に素子分離領域を介して形成された周囲活性領域とからなる活性領域パターンが互いに同一である、第３および第４の活性領域同一領域を有し、
    前記第３および第４のトランジスタの活性領域は、前記第１および第２のトランジスタの活性領域よりも、チャネル長方向の長さが長く、
    前記第３および第４の活性領域同一領域は、前記第１および第２の活性領域同一領域よりも、チャネル長方向の幅が狭い
    ことを特徴とする半導体装置。
  2. チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第１および第２のトランジスタと、
    チャネル長およびチャネル幅が互いに等しく、トランジスタ対としての第３および第４のトランジスタとを備え、
    前記第１および第２のトランジスタは、当該トランジスタの活性領域とこの活性領域の周囲に素子分離領域を介して形成された周囲活性領域とからなる活性領域パターンが互いに同一である、第１および第２の活性領域同一領域を有し、
    前記第３および第４のトランジスタは、当該トランジスタの活性領域と前記活性領域の周囲に素子分離領域を介して形成された周囲活性領域とからなる活性領域パターンが互いに同一である、第３および第４の活性領域同一領域を有し、
    前記第３および第４のトランジスタの活性領域は、前記第１および第２のトランジスタの活性領域よりも、チャネル幅方向の長さが長く、
    前記第３および第４の活性領域同一領域は、前記第１および第２の活性領域同一領域よりも、チャネル幅方向の幅が狭い
    ことを特徴とする半導体装置。
  3. 請求項１または２において、
    前記周囲活性領域のうちの少なくとも一部は、ダミー素子を構成するものである
    ことを特徴とする半導体装置。
  4. 請求項１または２において、
    前記周囲活性領域のうちの少なくとも一部は、アクティブ素子を構成するものである
    ことを特徴とする半導体装置。
  5. チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第１および第２のトランジスタと、
    チャネル長およびチャネル幅が互いに等しく、トランジスタ対として用いられる第３および第４のトランジスタとを備え、
    前記第１および第２のトランジスタは、当該トランジスタのゲート電極とこのゲート電極の周囲に形成された周囲ゲート電極とからなるゲート電極パターンが互いに同一である、第１および第２のゲート電極同一領域を有し、
    前記第３および第４のトランジスタは、当該トランジスタのゲート電極とこのゲート電極の周囲に形成された周囲ゲート電極とからなるゲート電極パターンが互いに同一である、第３および第４のゲート電極同一領域を有し、
    前記第３および第４のトランジスタのチャネル長は、前記第１および第２のトランジスタのチャネル長よりも、長く、
    前記第３および第４のゲート電極同一領域は、前記第１および第２のゲート電極同一領域よりも、チャネル長方向の幅が狭い
    ことを特徴とする半導体装置。
  6. 請求項５において、
    前記周囲ゲート電極のうち少なくとも一部は、ダミーゲート電極である
    ことを特徴とする半導体装置。
  7. 請求項５において、
    前記周囲ゲート電極のうちの少なくとも一部は、アクティブゲート電極である
    ことを特徴とする半導体装置。
  8. 請求項１，２または５において、
    前記第１および第２のトランジスタは、当該半導体装置を基準とした電流の向きが、同一であり、
    前記第３および第４のトランジスタは、当該半導体装置を基準とした電流の向きが、同一である
    ことを特徴とする半導体装置。
  9. 請求項１または２において、
    前記第１および第２のトランジスタは、前記第１および第２の活性領域同一領域における活性領域パターンを基準とした電流の向きが、同一であり、
    前記第３および第４のトランジスタは、前記第３および第４の活性領域同一領域における活性領域パターンを基準とした電流の向きが、同一である
    ことを特徴とする半導体装置。
  10. 請求項９において、
    チャネル長およびチャネル幅が互いに等しい第５および第６のトランジスタを備え、
    前記第５および第６のトランジスタは、活性領域パターンが前記第１および第２の活性領域同一領域と同一である、第５および第６の活性領域同一領域を有し、かつ、前記第５および第６の活性領域同一領域における活性領域パターンを基準とした電流の向きが、同一であり、
    前記第１および第２のトランジスタは、当該半導体装置を基準とした電流の向きが、逆であり、
    前記第５のトランジスタは、電流の向きが前記第１のトランジスタの逆であり、かつ、前記第１のトランジスタと、ゲート、ドレインおよびソースがそれぞれ接続されており、
    前記第６のトランジスタは、電流の向きが前記第２のトランジスタの逆であり、かつ、前記第２のトランジスタと、ゲート、ドレインおよびソースがそれぞれ接続されている
    ことを特徴とする半導体装置。
JP2008294818A 2008-11-18 2008-11-18 半導体装置 Active JP5147654B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008294818A JP5147654B2 (ja) 2008-11-18 2008-11-18 半導体装置
PCT/JP2009/002600 WO2010058494A1 (ja) 2008-11-18 2009-06-09 半導体装置
CN2009801331691A CN102132399B (zh) 2008-11-18 2009-06-09 半导体装置
US13/034,160 US8575703B2 (en) 2008-11-18 2011-02-24 Semiconductor device layout reducing imbalance characteristics of paired transistors
US14/048,885 US9059018B2 (en) 2008-11-18 2013-10-08 Semiconductor device layout reducing imbalance in characteristics of paired transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008294818A JP5147654B2 (ja) 2008-11-18 2008-11-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2010123687A JP2010123687A (ja) 2010-06-03
JP5147654B2 true JP5147654B2 (ja) 2013-02-20

Family

ID=42197939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008294818A Active JP5147654B2 (ja) 2008-11-18 2008-11-18 半導体装置

Country Status (4)

Country Link
US (2) US8575703B2 (ja)
JP (1) JP5147654B2 (ja)
CN (1) CN102132399B (ja)
WO (1) WO2010058494A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325898B2 (en) 2016-11-09 2019-06-18 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111796B2 (en) * 2014-01-20 2015-08-18 United Microelectronics Corp. Semiconductor structure and layout structure for memory devices
CN105719688B (zh) * 2014-12-04 2019-03-29 中芯国际集成电路制造(上海)有限公司 Sram存储器和形成sram存储器的方法
US12087703B2 (en) * 2018-12-04 2024-09-10 Hitachi Astemo, Ltd. Semiconductor device and in-vehicle electronic control device using the same
CN112687664B (zh) * 2020-12-23 2022-07-19 华虹半导体(无锡)有限公司 半导体测试结构和包含其的晶圆

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863331A (en) * 1972-09-11 1975-02-04 Rca Corp Matching of semiconductor device characteristics
KR950011636B1 (ko) * 1992-03-04 1995-10-07 금성일렉트론주식회사 개선된 레이아웃을 갖는 다이내믹 랜덤 액세스 메모리와 그것의 메모리셀 배치방법
US5389810A (en) * 1992-03-27 1995-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device having at least one symmetrical pair of MOSFETs
US5424154A (en) * 1993-12-10 1995-06-13 Intel Corporation Lithographic emhancement method and apparatus for randomly spaced structures
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
USRE36440E (en) * 1995-08-31 1999-12-14 Samsung Electronics Co., Ltd. Integrated circuit SRAM cell layouts
US5734192A (en) * 1995-12-22 1998-03-31 International Business Machines Corporation Trench isolation for active areas and first level conductors
JPH11234109A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体集積回路の設計方法および半導体集積回路
JP2000232168A (ja) * 1999-02-10 2000-08-22 Sony Corp 半導体記憶装置
JP4767390B2 (ja) * 2000-05-19 2011-09-07 エルピーダメモリ株式会社 Ｄｒａｍ
JP4794030B2 (ja) * 2000-07-10 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
US7087493B1 (en) * 2000-08-09 2006-08-08 Texas Instruments Incorporated Memory with 6T small aspect ratio cells having metal—1 elements physically connected to metal—0 elements
US6469316B1 (en) * 2001-01-08 2002-10-22 Advanced Micro Devices, Inc. Test structure to monitor the effects of polysilicon pre-doping
US6664634B2 (en) * 2001-03-15 2003-12-16 Micron Technology, Inc. Metal wiring pattern for memory devices
JP4764975B2 (ja) * 2001-05-30 2011-09-07 富士電機株式会社 半導体装置
JP2003158205A (ja) 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置及び製造方法
JP3997089B2 (ja) * 2002-01-10 2007-10-24 株式会社ルネサステクノロジ 半導体装置
JP4278338B2 (ja) * 2002-04-01 2009-06-10 株式会社ルネサステクノロジ 半導体記憶装置
JP2004086546A (ja) 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd 回路シミュレーション方法
US7053424B2 (en) * 2002-10-31 2006-05-30 Yamaha Corporation Semiconductor integrated circuit device and its manufacture using automatic layout
CN1287455C (zh) * 2002-11-29 2006-11-29 株式会社东芝 半导体集成电路装置及使用它的电子卡
JP3985735B2 (ja) * 2003-06-11 2007-10-03 セイコーエプソン株式会社 半導体記憶装置
JP4707947B2 (ja) * 2003-11-14 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
JP2005243928A (ja) * 2004-02-26 2005-09-08 Fujitsu Ltd トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置
JP4248451B2 (ja) * 2004-06-11 2009-04-02 パナソニック株式会社 半導体装置およびそのレイアウト設計方法
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置
US7465973B2 (en) * 2004-12-03 2008-12-16 International Business Machines Corporation Integrated circuit having gates and active regions forming a regular grating
JP2006190727A (ja) 2005-01-04 2006-07-20 Renesas Technology Corp 半導体集積回路
US7266787B2 (en) * 2005-02-24 2007-09-04 Icera, Inc. Method for optimising transistor performance in integrated circuits
JP4580787B2 (ja) * 2005-03-16 2010-11-17 株式会社東芝 半導体記憶装置およびその形成方法
US7259393B2 (en) * 2005-07-26 2007-08-21 Taiwan Semiconductor Manufacturing Co. Device structures for reducing device mismatch due to shallow trench isolation induced oxides stresses
US7538384B2 (en) * 2005-12-05 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory array structure
JP2007165670A (ja) * 2005-12-15 2007-06-28 Matsushita Electric Ind Co Ltd 半導体回路装置およびその設計方法
KR100790228B1 (ko) * 2005-12-26 2008-01-02 매그나칩 반도체 유한회사 시모스 이미지 센서
JP5091462B2 (ja) * 2006-01-19 2012-12-05 パナソニック株式会社 セルおよび半導体装置
JP2008004796A (ja) 2006-06-23 2008-01-10 Matsushita Electric Ind Co Ltd 半導体装置および回路素子レイアウト方法
JP2008153435A (ja) * 2006-12-18 2008-07-03 Matsushita Electric Ind Co Ltd 半導体集積回路
US20080251833A1 (en) * 2007-04-12 2008-10-16 Michael Specht Integrated circuits and methods of manufacture
US8053346B2 (en) * 2007-04-30 2011-11-08 Hynix Semiconductor Inc. Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern
US20090101940A1 (en) * 2007-10-19 2009-04-23 Barrows Corey K Dual gate fet structures for flexible gate array design methodologies
US7812453B2 (en) * 2007-10-24 2010-10-12 Panasonic Corporation Semiconductor device
US7983071B2 (en) * 2008-01-04 2011-07-19 Texas Instruments Incorporated Dual node access storage cell having buffer circuits
US7772867B2 (en) * 2008-02-26 2010-08-10 Texas Instruments Incorporated Structures for testing and locating defects in integrated circuits
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US7919792B2 (en) * 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules
US8198655B1 (en) * 2009-04-27 2012-06-12 Carnegie Mellon University Regular pattern arrays for memory and logic on a semiconductor substrate
US8018007B2 (en) * 2009-07-20 2011-09-13 International Business Machines Corporation Selective floating body SRAM cell
US8174868B2 (en) * 2009-09-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded SRAM structure and chip
JP5499641B2 (ja) * 2009-11-04 2014-05-21 富士通セミコンダクター株式会社 半導体装置及びその設計方法並びに半導体装置の製造方法
US8279674B2 (en) * 2010-06-28 2012-10-02 Spansion Llc High read speed memory with gate isolation
US8183639B2 (en) * 2010-10-07 2012-05-22 Freescale Semiconductor, Inc. Dual port static random access memory cell layout
US8513105B2 (en) * 2010-10-14 2013-08-20 Texas Instruments Incorporated Flexible integration of logic blocks with transistors of different threshold voltages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325898B2 (en) 2016-11-09 2019-06-18 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2010123687A (ja) 2010-06-03
US8575703B2 (en) 2013-11-05
US20140077306A1 (en) 2014-03-20
US9059018B2 (en) 2015-06-16
WO2010058494A1 (ja) 2010-05-27
CN102132399A (zh) 2011-07-20
US20110204448A1 (en) 2011-08-25
CN102132399B (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5147654B2 (ja) 半導体装置
CN101005068B (zh) 单元和半导体器件
US20150349120A1 (en) Semiconductor device structure
WO2018042986A1 (ja) 半導体集積回路装置
US20070111405A1 (en) Design method for semiconductor integrated circuit
US20090282374A1 (en) Dummy Pattern Design for Reducing Device Performance Drift
JP2007158322A (ja) ひずみシリコンｃｍｏｓ装置
JP2007311491A (ja) 半導体集積回路
US20070085151A1 (en) Semiconductor device and method for fabricating the same
JP5261479B2 (ja) Ｍｏｓｆｅｔ集積回路におけるプロセスによって誘起される性能変動の補償方法
CN102468179A (zh) 半导体组件及其制作方法
JP4488837B2 (ja) 半導体装置並びにそのパターン設計方法及びパターン設計用プログラム
US8350330B2 (en) Dummy pattern design for reducing device performance drift
JP2007165670A (ja) 半導体回路装置およびその設計方法
JP5478295B2 (ja) 半導体装置の製造方法
JP5212362B2 (ja) 半導体装置の製造方法
JPWO2018150913A1 (ja) 半導体集積回路装置
JP2010118481A (ja) 半導体装置及び半導体装置の製造方法
JP2004235515A (ja) 半導体装置
JP2004311824A (ja) 半導体集積回路
US7592208B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor apparatus and photomask
JP2011003830A (ja) 半導体装置
JP4602908B2 (ja) 半導体装置
JP7234568B2 (ja) 半導体装置及びその製造方法
JP4618068B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250