JP5031190B2 - 歪みＳｉ層を有する半導体ウェーハの製造方法 - Google Patents
歪みＳｉ層を有する半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP5031190B2 JP5031190B2 JP2005026257A JP2005026257A JP5031190B2 JP 5031190 B2 JP5031190 B2 JP 5031190B2 JP 2005026257 A JP2005026257 A JP 2005026257A JP 2005026257 A JP2005026257 A JP 2005026257A JP 5031190 B2 JP5031190 B2 JP 5031190B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- strained
- silicon
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 348
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 89
- 238000010438 heat treatment Methods 0.000 claims description 79
- 239000013078 crystal Substances 0.000 claims description 70
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 29
- 150000002500 ions Chemical class 0.000 claims description 26
- 239000012298 atmosphere Substances 0.000 claims description 20
- 239000001257 hydrogen Substances 0.000 claims description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims description 20
- 239000002344 surface layer Substances 0.000 claims description 19
- 230000007547 defect Effects 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- -1 hydrogen ions Chemical class 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 230000003796 beauty Effects 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 106
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 47
- 229910052710 silicon Inorganic materials 0.000 description 47
- 239000010703 silicon Substances 0.000 description 47
- 239000010408 film Substances 0.000 description 15
- 239000000203 mixture Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 2
- 229910001634 calcium fluoride Inorganic materials 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001698 pyrogenic effect Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
本発明は、表面に二次元引張り歪みを内在させた歪みＳｉ層が形成された半導体ウェーハの製造方法に関するものである。
シリコン単結晶を用いた半導体デバイスの性能を向上させるためには、シリコン単結晶中の電子又は正孔の移動度を高めることが有効であると報告されている。具体的には、電子又は正孔が流れる領域となるシリコン層を二次元引張り歪みを内在させた歪みＳｉ層とすることで、キャリアの移動度が向上するため、この技術を用いて高速動作を可能にするＣ−ＭＯＳデバイスなどが検討されている。歪みＳｉ層を有する半導体ウェーハは、Ｓｉウェーハ上にＳｉよりも格子定数の大きい緩和ＳｉＧｅ層をエピタキシャル成長法を用いて形成し、この緩和ＳｉＧｅ層の上に薄いＳｉ層をエピタキシャル成長することにより歪みＳｉ層を作製する。Ｓｉウェーハ上に形成されるＳｉＧｅ層はＧｅ濃度が最大３０％にもなるため、Ｓｉ基板とＳｉＧｅ層との格子定数の違いによってミスフィット転位のような結晶欠陥が発生してしまい、その上に形成する歪みＳｉ層に悪影響を及ぼす問題が生じていた。従来の製造方法により生じていた結晶欠陥密度は１×１０5〜１×１０7／ｃｍ2程度であった。この問題を解決するために、ＳｉＧｅのＧｅ組成比を一定の緩い傾斜で増加させたバッファ層を用いる方法や、Ｇｅ組成比を階段状に変化させたバッファ層を用いる方法、Ｇｅ組成比を超格子状に変化させたバッファ層を用いる方法及びＳｉのオフカットウェーハを用いてＧｅ組成比を一定の傾斜で変化させたバッファ層を用いる方法等が提案されている。
このような結晶欠陥を抑制しながら歪みＳｉ層を有する半導体ウェーハを製造する方法として、Ｓｉ支持板上に、Ｓｉ酸化層、第１のＳｉ層が順次設けられてなる基板を用意し、エピタキシャル成長法により、前記第１のＳｉ層上に、無歪み状態での格子定数が、無歪みのＳｉの格子定数及び次に成長させるＳｉＧｅ層と同組成におけるＳｉＧｅの格子定数と異なる格子定数を有する転位変換層（Ｇｅ層）を形成する工程と、エピタキシャル成長法により、前記転位変換層上にＳｉＧｅ層を形成する工程と、熱処理により、前記ＳｉＧｅ層を格子緩和させる工程と、エピタキシャル成長法により、前記ＳｉＧｅ層上に歪み状態の第２のＳｉ層を形成する工程とを有する半導体装置の製造方法が提案されている（例えば、特許文献１参照。）。この特許文献１によれば、Ｇｅ層のような転位変換層を用いることで、例えば８００℃、１時間の熱処理により第１のＳｉ層と転位変換層との界面に該界面に平行に局所的な歪みが誘起され、この熱処理によりＳｉＧｅ層が格子緩和する際に、第１のＳｉ層に生じる貫通転位が上記局所的な歪みにより界面ですべり転位に変換させるため、貫通転位がＳｉＧｅ層に達することが無い。そのため、良質な歪みＳｉ層を有し、その下地のＳｉＧｅ層が薄いＳＯＩ基板を有する半導体装置が得られると記載されている。また、結晶基板と、この結晶基板上に形成された絶縁性結晶薄膜と、この絶縁性結晶薄膜上に形成された、前記絶縁性結晶薄膜と格子整合性の高い第１の結晶薄膜と、この第１の結晶薄膜上に形成された、前記第１の結晶薄膜とは格子定数が異なる格子緩和を起こす臨界膜厚以下の厚さの第２の結晶薄膜とを具備する半導体装置が開示されている（例えば、特許文献２参照。）。この特許文献２によれば、絶縁性結晶薄膜材料として弗化カルシウム、γ−アルミナを用いることで、１００ｎｍ以下の膜厚で、この上に形成する半導体結晶薄膜に十分に歪みを導入することができると記載されている。
特許文献１及び２の技術はいずれもＳｉよりも格子定数の大きなＳｉＧｅ層上にＳｉ層をエピタキシャル成長させることにより歪みＳｉ層を形成するものであり、十分に格子緩和されたＳｉＧｅ層を用いてＳｉ層に歪みを発生させること、及びＳｉＧｅ層中に転位を発生させないようにして歪みＳｉ層の成長時に転位を伝播させないこと、という２つの課題を解決するものであった。
特開平９−１８０９９９号公報（請求項２、段落［００２０］〜［００２１］、［００３１］）
特開平１１−２３３４４０号公報（請求項２、段落［０００６］）
特許文献１及び２の技術はいずれもＳｉよりも格子定数の大きなＳｉＧｅ層上にＳｉ層をエピタキシャル成長させることにより歪みＳｉ層を形成するものであり、十分に格子緩和されたＳｉＧｅ層を用いてＳｉ層に歪みを発生させること、及びＳｉＧｅ層中に転位を発生させないようにして歪みＳｉ層の成長時に転位を伝播させないこと、という２つの課題を解決するものであった。
しかしながら、特許文献１に示される製造方法では、格子緩和のための熱処理温度を８００℃で行うと、この温度ではＳｉＧｅ層を十分に緩和させるに必要なすべり転位が界面で生じないので格子の緩和が進まず、十分な歪みが生じないという欠点があった。なお、熱処理を１０００℃以上で行うと、Ｇｅ層が溶融してしまい、表面のラフネスが悪化すると同時に結晶欠陥が生じてしまう。また、特許文献２に示される半導体装置では、弗化カルシウム等の特殊な層を用いるため、通常の半導体製造プロセスを使用することが困難であり、その製造コストが高く、１００ｎｍ以下の薄膜化への対応に劣る等の汎用性に欠けていた。更に、特許文献１及び２に示される歪みＳｉ層を有する半導体装置では、少なくとも２回以上の薄膜成長プロセスを伴うものであり、多くのプロセスを伴った複雑な多層構造から構成されるものであったため、必ずしも高品質な半導体ウェーハを製造することができておらず、また簡便な方法で作製できるとはいえなかった。
本発明の目的は、比較的単純な積層構造で、十分な引張り歪みを有し、かつ結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハの製造方法を提供することにある。
本発明の目的は、比較的単純な積層構造で、十分な引張り歪みを有し、かつ結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハの製造方法を提供することにある。
請求項１に係る発明は、図１に示すように、(a) シリコンウェーハ１１表面にＳｉＧｅ混晶層１２及び第１Ｓｉ層１３をこの順に形成する工程と、(b) 第１Ｓｉ層１３の表層又はシリコンウェーハ１１とは別に用意した支持ウェーハ１４の表層のいずれか一方又はその双方にＳｉＯ2層１６を形成する工程と、(c) シリコンウェーハ１１と支持ウェーハ１４をＳｉＯ2層１６を介して重ね合せることにより積層体１７を形成する工程と、(d) 積層体１７のシリコンウェーハ１１を所定の厚さに薄膜化することにより第２Ｓｉ層１８とする工程と、(e) 第１Ｓｉ層１３とＳｉＯ2層１６の界面及び第１Ｓｉ層１３側の界面近傍の双方を含む領域にイオン濃度のピークが位置するように水素イオン又は希ガスイオンの少なくとも１つを注入する工程と、(f) 積層体１７を窒素又はＡｒガスを含む不活性ガス雰囲気下、４５０〜６００℃で１５〜６００分間保持して第１熱処理する工程と、(g) 第１熱処理に続いて８００〜１０００℃で１５〜３００分間保持して第２熱処理することによりＳｉＧｅ混晶層１２を緩和させるとともに第１Ｓｉ層１３と第２Ｓｉ層１８の一部にＧｅを拡散して第１Ｓｉ層１３、ＳｉＧｅ混晶層１２及び第２Ｓｉ層１８の一部をＳｉＧｅ拡散層１９とするとともに、第２Ｓｉ層１８の残部を結晶欠陥密度が１×１０ 2 〜１×１０ 3 ／ｃｍ 2 の歪みＳｉ層とするする工程とを含むことを特徴とする歪みＳｉ層を有する半導体ウェーハの製造方法である。
請求項１に係る発明では、(a)工程〜(g)工程を経ることにより、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができる。
請求項１に係る発明では、(a)工程〜(g)工程を経ることにより、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができる。
請求項２に係る発明は、請求項１に係る発明であって、(h) 第２熱処理の後に、酸化性雰囲気下、１１００〜１３００℃で１〜６００分間保持する第３熱処理を施すことにより、前記歪みＳｉ層を薄膜化することを特徴とする歪みＳｉ層を有する半導体ウェーハの製造方法である。
請求項２に係る発明では、この第３熱処理により第２Ｓｉ層１８を薄膜化するか又は第２Ｓｉ層１８を酸化膜に変えてしまうことで(g)工程で拡散させたＧｅの高濃度化を図ることができる。
請求項２に係る発明では、この第３熱処理により第２Ｓｉ層１８を薄膜化するか又は第２Ｓｉ層１８を酸化膜に変えてしまうことで(g)工程で拡散させたＧｅの高濃度化を図ることができる。
請求項３に係る発明は、図２に示すように、(A) シリコンウェーハ２１表面にＳｉＧｅ混晶層２２及び第１Ｓｉ層２３をこの順に形成する工程と、(B) 第１Ｓｉ層２３の表層又はシリコンウェーハ２１とは別に用意した支持ウェーハ２４の表層のいずれか一方又はその双方にＳｉＯ2層２６を形成する工程と、(C) シリコンウェーハ２１内部の、第１Ｓｉ層２３表面から０．３〜１．０μｍ下方にイオン濃度のピークが位置するように水素又は希ガスのイオンを注入してシリコンウェーハ２１内部のイオン注入位置にダメージ層２１ａを形成する工程と、(D) シリコンウェーハ２１と支持ウェーハ２４をＳｉＯ2層２６を介して重ね合せることにより積層体２７を形成する工程と、(E) ダメージ層２１ａ位置でシリコンウェーハ２１を剥離することにより第２Ｓｉ層２８を形成する工程と、(F) 第１Ｓｉ層２３とＳｉＯ2層２６の界面及び第１Ｓｉ層２３側の界面近傍の双方を含む領域にイオン濃度のピークが位置するように水素イオン又は希ガスイオンの少なくとも１つを注入する工程と、(G) 積層体２７を窒素又はＡｒガスを含む不活性ガス雰囲気下、４５０〜６００℃で１５〜６００分間保持して第１熱処理する工程と、(H) 第１熱処理に続いて８００〜１０００℃で１５〜３００分間保持して第２熱処理することによりＳｉＧｅ混晶層２２を緩和させるとともに第１Ｓｉ層２３と第２Ｓｉ層２８の一部にＧｅを拡散して第１Ｓｉ層２３、ＳｉＧｅ混晶層２２及び第２Ｓｉ層２８の一部をＳｉＧｅ拡散層２９とするとともに、第２Ｓｉ層２８の残部を結晶欠陥密度が１×１０ 2 〜１×１０ 3 ／ｃｍ 2 の歪みＳｉ層とするする工程とを含むことを特徴とする歪みＳｉ層を有する半導体ウェーハの製造方法である。
請求項３に係る発明では、(A)工程〜(H)工程を経ることにより、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができる。
請求項３に係る発明では、(A)工程〜(H)工程を経ることにより、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができる。
請求項４に係る発明は、請求項３に係る発明であって、(I) 第２熱処理の後に、酸化性雰囲気下、１１００〜１３００℃で１〜６００分間保持する第３熱処理を施すことにより、前記歪みＳｉ層を薄膜化することを特徴とする歪みＳｉ層を有する半導体ウェーハの製造方法である。
請求項４に係る発明では、この第３熱処理により第２Ｓｉ層２８を薄膜化するか又は第２Ｓｉ層２８を酸化膜に変えてしまうことで(H)工程で拡散させたＧｅの高濃度化を図ることができる。
請求項４に係る発明では、この第３熱処理により第２Ｓｉ層２８を薄膜化するか又は第２Ｓｉ層２８を酸化膜に変えてしまうことで(H)工程で拡散させたＧｅの高濃度化を図ることができる。
本発明の半導体ウェーハの製造方法は、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができるという利点がある。
次に本発明の第１の実施の形態を図１に基づいて説明する。
先ず図１に示すように、シリコンウェーハ１１及び支持ウェーハ１４を用意する。このシリコンウェーハ１１は、単結晶シリコンであれば特に限定されず、チョクラルスキー法（Czochralski method、以下、ＣＺ法という。）やフローティングゾーン法（Floating-Zone method、以下、ＦＺ法という。）で作製されたシリコンウェーハを用いることができる。デバイスを形成する歪みＳｉ層の品質を高めるため、少なくともウェーハの表面近傍には結晶欠陥が少ないものを使用することが好ましい。具体的には、熱処理を施してウェーハ表面近傍にＤＺ（Denuded Zone）層を形成したウェーハやＣＺ法の引上げ条件を調整することにより単結晶中のいわゆるGrown-in欠陥を低減或いは消滅させたウェーハや、ＦＺウェーハなどが好適である。また、支持ウェーハ１４は、上記シリコンウェーハ１１で挙げた単結晶シリコンを用いることができるが、これら単結晶シリコンだけでなく、抵抗率が１０００Ωｃｍ以上の高抵抗率ウェーハを用いることで、高周波特性に優れた移動体通信用の半導体ウェーハを製造することができる。また、支持ウェーハ１４には石英基板、サファイア基板、ＳｉＣ基板、窒化アルミニウム基板等の絶縁性基板を用いることもできる。
先ず図１に示すように、シリコンウェーハ１１及び支持ウェーハ１４を用意する。このシリコンウェーハ１１は、単結晶シリコンであれば特に限定されず、チョクラルスキー法（Czochralski method、以下、ＣＺ法という。）やフローティングゾーン法（Floating-Zone method、以下、ＦＺ法という。）で作製されたシリコンウェーハを用いることができる。デバイスを形成する歪みＳｉ層の品質を高めるため、少なくともウェーハの表面近傍には結晶欠陥が少ないものを使用することが好ましい。具体的には、熱処理を施してウェーハ表面近傍にＤＺ（Denuded Zone）層を形成したウェーハやＣＺ法の引上げ条件を調整することにより単結晶中のいわゆるGrown-in欠陥を低減或いは消滅させたウェーハや、ＦＺウェーハなどが好適である。また、支持ウェーハ１４は、上記シリコンウェーハ１１で挙げた単結晶シリコンを用いることができるが、これら単結晶シリコンだけでなく、抵抗率が１０００Ωｃｍ以上の高抵抗率ウェーハを用いることで、高周波特性に優れた移動体通信用の半導体ウェーハを製造することができる。また、支持ウェーハ１４には石英基板、サファイア基板、ＳｉＣ基板、窒化アルミニウム基板等の絶縁性基板を用いることもできる。
次に、シリコンウェーハ１１表面にＳｉＧｅ混晶層１２及び第１Ｓｉ層１３をこの順に形成する（(a)工程）。ＳｉＧｅ混晶層１２や第１Ｓｉ層１３は、例えば分子線エピタキシャル成長（ＭＢＥ；MolecularBeam Epitaxy）装置や超高真空化学気相成長（ＵＨＶ−ＣＶＤ；Ultra High Vacuum Chemical Vapour Deposition）装置などにより形成することが好ましい。形成するＳｉＧｅ混晶層１２のＧｅ組成は３〜３０％が好ましく、５〜２５％が特に好ましい。ＳｉＧｅ混晶層１２のＧｅ組成が３％未満であると拡散によりＧｅ濃度が薄くなり、十分な引張り歪みを有する歪みＳｉ層が形成されず、Ｇｅ組成が３０％を越えると第１Ｓｉ層１３とＳｉＧｅ混晶層１２の格子定数の違いによりＳｉＧｅ混晶層１２にミスフィット転位が発生し易くなるとともに、後に続く熱処理工程によってミスフィット転位が増加してしまい、最終的に形成される歪みＳｉ層の結晶性に悪影響を及ぼす。形成するＳｉＧｅ混晶層１２の厚さは２０ｎｍ〜１μｍが好ましく、５０〜５００ｎｍが特に好ましい。厚さが２０ｎｍ未満では十分な引張り歪みを有する歪みＳｉ層が形成されず、厚さが１μｍを越えると寄生容量の増加等により歪みＳｉ層に形成されるデバイス特性が悪化する。形成する第１Ｓｉ層１３の厚さは５〜５０ｎｍが好ましく、１０〜３０ｎｍが特に好ましい。
次に、第１Ｓｉ層１３の表層又は支持ウェーハ１４の表層のいずれか一方又はその双方にＳｉＯ2層１６を形成する（(b)工程）。ＳｉＯ2層１６の形成には通常の熱酸化法を用いてもよいし、ＣＶＤ法により第１Ｓｉ層１３の表層又は支持ウェーハ１４の表層のいずれか一方又はその双方にＳｉＯ2を堆積してＳｉＯ2層１６を形成してもよい。形成するＳｉＯ2層１６の厚さは５０〜１０００ｎｍが好ましく、１００〜２５０ｎｍが特に好ましい。
次に、第１Ｓｉ層１３の表層又は支持ウェーハ１４の表層のいずれか一方又はその双方にＳｉＯ2層１６を形成する（(b)工程）。ＳｉＯ2層１６の形成には通常の熱酸化法を用いてもよいし、ＣＶＤ法により第１Ｓｉ層１３の表層又は支持ウェーハ１４の表層のいずれか一方又はその双方にＳｉＯ2を堆積してＳｉＯ2層１６を形成してもよい。形成するＳｉＯ2層１６の厚さは５０〜１０００ｎｍが好ましく、１００〜２５０ｎｍが特に好ましい。
次に、シリコンウェーハ１１と支持ウェーハ１４をＳｉＯ2層１６を介して重ね合せることにより積層体１７を形成する（(c)工程）。この(c)工程では、シリコンウェーハ１１と支持ウェーハ１４をＳｉＯ2層１６を介して常温で重ね合せることにより接着される。
次に、積層体１７のシリコンウェーハ１１を薄膜化することにより第２Ｓｉ層１８とする（(d)工程）。薄膜化して得られる第２Ｓｉ層１８の厚さは、３０〜３００ｎｍが好ましく、５０〜１５０ｎｍが特に好ましい。厚さが３０ｎｍ未満では歪みＳｉ層が薄くなりすぎる不具合を生じ、厚さが３００ｎｍを越えると、歪みＳｉ層の厚さが厚くなり過ぎてしまい、欠陥が発生し易くなって半導体ウェーハの品質が落ちてしまう。シリコンウェーハ１１の薄膜化方法には、研削や研磨、酸水溶液やアルカリ水溶液を用いたウェットエッチング、プラズマを利用した気相エッチング、ラッピング等が挙げられる。積層体１７の接着強度を向上させるための熱処理を行うことが好ましい。この熱処理は例えばアルゴンガス雰囲気下、１１００℃で１２０分間保持することで貼り合わせ位置１７ａにおける接着強度が向上する。
次に、積層体１７のシリコンウェーハ１１を薄膜化することにより第２Ｓｉ層１８とする（(d)工程）。薄膜化して得られる第２Ｓｉ層１８の厚さは、３０〜３００ｎｍが好ましく、５０〜１５０ｎｍが特に好ましい。厚さが３０ｎｍ未満では歪みＳｉ層が薄くなりすぎる不具合を生じ、厚さが３００ｎｍを越えると、歪みＳｉ層の厚さが厚くなり過ぎてしまい、欠陥が発生し易くなって半導体ウェーハの品質が落ちてしまう。シリコンウェーハ１１の薄膜化方法には、研削や研磨、酸水溶液やアルカリ水溶液を用いたウェットエッチング、プラズマを利用した気相エッチング、ラッピング等が挙げられる。積層体１７の接着強度を向上させるための熱処理を行うことが好ましい。この熱処理は例えばアルゴンガス雰囲気下、１１００℃で１２０分間保持することで貼り合わせ位置１７ａにおける接着強度が向上する。
次に、第１Ｓｉ層１３とＳｉＯ2層１６の界面及び第１Ｓｉ層１３側の界面近傍の双方を含む領域１５にイオン濃度のピークが位置するように水素イオン又は希ガスイオンの少なくとも１つを注入する（(e) 工程）。上記領域１５にイオン注入することにより、後に続く工程で施す第１及び第２熱処理によりイオン注入した水素イオン又は希ガスイオンが熱処理中に第１Ｓｉ層１３とＳｉＯ2層１６との結合力を弱め、ＳｉＧｅ混晶層１２が歪み緩和するのを容易にする。その結果所定の厚さで残留する第２Ｓｉ層１８が歪緩和したＳｉＧｅ拡散層１９に格子整合して歪みＳｉ層１８ａとなる。第１Ｓｉ層１３側の界面近傍とは、第１Ｓｉ層１３とＳｉＯ2層１６の界面及び第１Ｓｉ層１３側の界面近傍の双方を含む領域を意味する。注入する希ガスとしてはヘリウム、ネオン等が挙げられる。注入イオンとしては水素イオンが特に好ましい。水素イオンを注入する場合には、イオン注入量は３〜５０×１０15ａｔｏｍｓ／ｃｍ2が好ましく、１０×１０15ａｔｏｍｓ／ｃｍ2が特に好ましい。イオン注入量が３×１０15ａｔｏｍｓ／ｃｍ2未満ではＳｉＧｅ混晶層１２中のＧｅが移動し易くならず、５０×１０15ａｔｏｍｓ／ｃｍ2を越えてもその効果は変わらない。
次に、積層体１７を窒素又はＡｒガスを含む不活性ガス雰囲気下、４５０〜６００℃で１５〜６００分間保持して第１熱処理する（(f)工程）。この第１熱処理では５００℃で３０分間保持することが特に好ましい。更に、第１熱処理に続いて８００〜１０００℃で１５〜３００分間保持して第２熱処理することによりＳｉＧｅ混晶層１２を緩和させるとともに第１Ｓｉ層１３と第２Ｓｉ層１８の一部にＧｅを拡散する（(g)工程）。この第２熱処理では８５０℃で１２０分間保持することが特に好ましい。第１熱処理及び第２熱処理を施すことにより、ＳｉＧｅ混晶層１２が緩和するとともに第１Ｓｉ層１３と第２Ｓｉ層１８の一部にＧｅが拡散してＳｉＧｅ拡散層１９となる。第２Ｓｉ層１８は、ＳｉＧｅ拡散層１９の格子定数に倣うように引張られて歪みを生じ、歪みＳｉ層１８ａとなる。
次に、積層体１７を窒素又はＡｒガスを含む不活性ガス雰囲気下、４５０〜６００℃で１５〜６００分間保持して第１熱処理する（(f)工程）。この第１熱処理では５００℃で３０分間保持することが特に好ましい。更に、第１熱処理に続いて８００〜１０００℃で１５〜３００分間保持して第２熱処理することによりＳｉＧｅ混晶層１２を緩和させるとともに第１Ｓｉ層１３と第２Ｓｉ層１８の一部にＧｅを拡散する（(g)工程）。この第２熱処理では８５０℃で１２０分間保持することが特に好ましい。第１熱処理及び第２熱処理を施すことにより、ＳｉＧｅ混晶層１２が緩和するとともに第１Ｓｉ層１３と第２Ｓｉ層１８の一部にＧｅが拡散してＳｉＧｅ拡散層１９となる。第２Ｓｉ層１８は、ＳｉＧｅ拡散層１９の格子定数に倣うように引張られて歪みを生じ、歪みＳｉ層１８ａとなる。
また、第２熱処理の後に、酸化性雰囲気下、１１００〜１３００℃で１〜６００分間保持する第３熱処理を施しても良い（(h)工程）。この第３熱処理により歪みＳｉ層１８ａとなった第２Ｓｉ層１８を薄膜化するか又は歪みＳｉ層１８ａとなった第２Ｓｉ層１８を酸化膜に変えてしまうことで上記(g)工程で拡散させたＳｉＧｅ拡散層１９中のＧｅを高濃度することができる。なお、上記(g)工程の第２熱処理を終えた段階で歪みＳｉ層１８ａが歪みＳｉ層として必要な厚さを有し、かつＳｉＧｅ拡散層１９が必要十分なＧｅ濃度を確保している場合には、この第３熱処理を省略できる。最後に、表面に形成した酸化膜２０を除去して表層を露出させることで、歪みＳｉ層を有する半導体ウェーハが得られる。歪みＳｉ層１８ａの厚さは、ＳｉＧｅ拡散層１９のＧｅ濃度にもよるが、５〜３０ｎｍが好ましい。
なお、第１及び第２熱処理工程により第２Ｓｉ層１８から歪みＳｉ層１８ａが形成されるように処理しているが、第２Ｓｉ層１８の表層を酸化するとともに、ＳｉＧｅ混晶層１２中のＧｅを拡散させて、歪みＳｉ層が形成されないように各工程を進めても良い。この場合には、熱処理工程後に酸化膜２０を除去してから、露出したＳｉＧｅ拡散層１９上にエピタキシャル成長法によりＳｉを積層することで歪みＳｉ層１８ａが形成された半導体ウェーハが得られる。このように、(a)工程〜(g)工程を経ることにより、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができる。
なお、第１及び第２熱処理工程により第２Ｓｉ層１８から歪みＳｉ層１８ａが形成されるように処理しているが、第２Ｓｉ層１８の表層を酸化するとともに、ＳｉＧｅ混晶層１２中のＧｅを拡散させて、歪みＳｉ層が形成されないように各工程を進めても良い。この場合には、熱処理工程後に酸化膜２０を除去してから、露出したＳｉＧｅ拡散層１９上にエピタキシャル成長法によりＳｉを積層することで歪みＳｉ層１８ａが形成された半導体ウェーハが得られる。このように、(a)工程〜(g)工程を経ることにより、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができる。
次に本発明の第２の実施の形態を図２に基づいて説明する。
図２に示すように、シリコンウェーハ２１及び支持ウェーハ２４を用意する。ここでのシリコンウェーハ２１及び支持ウェーハ２４は前述した第１の実施の形態におけるシリコンウェーハ１１及び支持ウェーハ１４と同様の種類を用いることができる。先ず、シリコンウェーハ２１表面にＳｉＧｅ混晶層２２及び第１Ｓｉ層２３をこの順に形成する（(A)工程）。続いて、第１Ｓｉ層２３の表層又は支持ウェーハ２４の表層のいずれか一方又はその双方にＳｉＯ2層２６を形成する（(B)工程）。(A)工程及び(B)工程は前述した第１の実施の形態における(a)工程及び(b)工程と同様にして行うことができる。
図２に示すように、シリコンウェーハ２１及び支持ウェーハ２４を用意する。ここでのシリコンウェーハ２１及び支持ウェーハ２４は前述した第１の実施の形態におけるシリコンウェーハ１１及び支持ウェーハ１４と同様の種類を用いることができる。先ず、シリコンウェーハ２１表面にＳｉＧｅ混晶層２２及び第１Ｓｉ層２３をこの順に形成する（(A)工程）。続いて、第１Ｓｉ層２３の表層又は支持ウェーハ２４の表層のいずれか一方又はその双方にＳｉＯ2層２６を形成する（(B)工程）。(A)工程及び(B)工程は前述した第１の実施の形態における(a)工程及び(b)工程と同様にして行うことができる。
次いで、シリコンウェーハ２１内部の、第１Ｓｉ層２３表面から０．３〜１．０μｍ下方にイオン濃度のピークが位置するように水素又は希ガスのイオンを注入してシリコンウェーハ２１内部のイオン注入位置にダメージ層２１ａを形成する（(C)工程）。ダメージ層２１ａを形成する位置は、イオンの注入エネルギーにより決まる。また形成したダメージ層２１ａを境界として、後に続く剥離工程においてシリコンウェーハ１１を剥離するためには、１×１０16ａｔｏｍｓ／ｃｍ2を越えるイオン注入量が必要である。
次に、シリコンウェーハ２１と支持ウェーハ２４をＳｉＯ2層２６を介して重ね合せることにより積層体２７を形成する（(D)工程）。この(D)工程では、シリコンウェーハ２１と支持ウェーハ２４をＳｉＯ2層２６を介して常温で重ね合せることにより接着される。続いてダメージ層２１ａ位置でシリコンウェーハ２１を剥離することにより第２Ｓｉ層２８を形成する（(E)工程）。この(E)工程では、積層体２７に５００℃以上の熱処理を施すことで、ダメージ層２１ａ位置で剥離が進行する。剥離熱処理は、窒素雰囲気下、５００℃で３０分間保持することが好ましい。剥離後の第２Ｓｉ層２８の表面は鏡面であるが、若干の面粗さを有しているので、平坦化処理を施すことが好ましい。平坦化処理にはタッチポリッシュと呼ばれる研磨代の極めて少ない研磨を行う方法や、アルゴンガスや水素ガス雰囲気中で熱処理することにより平坦化する手法、またこれらを組み合わせて平坦化する方法が挙げられる。熱処理による平坦化は、通常の抵抗加熱式熱処理炉を用いる場合、１０００〜１３００℃、０．５〜５時間程度の熱処理が好適であり、ＲＴＡ（Rapid Thermal Annealing）装置を用いる場合には、１１００〜１３５０℃、１〜１２０秒程度の熱処理が好適である。なお、これらの熱処理を組み合わせて平坦化処理を行うこともできる。積層体２７の接着強度を向上させるための熱処理を行うことが好ましい。この熱処理は例えばアルゴンガス雰囲気下、１１００℃で１２０分間保持することで貼り合わせ位置２７ａにおける接着強度が向上する。
次に、シリコンウェーハ２１と支持ウェーハ２４をＳｉＯ2層２６を介して重ね合せることにより積層体２７を形成する（(D)工程）。この(D)工程では、シリコンウェーハ２１と支持ウェーハ２４をＳｉＯ2層２６を介して常温で重ね合せることにより接着される。続いてダメージ層２１ａ位置でシリコンウェーハ２１を剥離することにより第２Ｓｉ層２８を形成する（(E)工程）。この(E)工程では、積層体２７に５００℃以上の熱処理を施すことで、ダメージ層２１ａ位置で剥離が進行する。剥離熱処理は、窒素雰囲気下、５００℃で３０分間保持することが好ましい。剥離後の第２Ｓｉ層２８の表面は鏡面であるが、若干の面粗さを有しているので、平坦化処理を施すことが好ましい。平坦化処理にはタッチポリッシュと呼ばれる研磨代の極めて少ない研磨を行う方法や、アルゴンガスや水素ガス雰囲気中で熱処理することにより平坦化する手法、またこれらを組み合わせて平坦化する方法が挙げられる。熱処理による平坦化は、通常の抵抗加熱式熱処理炉を用いる場合、１０００〜１３００℃、０．５〜５時間程度の熱処理が好適であり、ＲＴＡ（Rapid Thermal Annealing）装置を用いる場合には、１１００〜１３５０℃、１〜１２０秒程度の熱処理が好適である。なお、これらの熱処理を組み合わせて平坦化処理を行うこともできる。積層体２７の接着強度を向上させるための熱処理を行うことが好ましい。この熱処理は例えばアルゴンガス雰囲気下、１１００℃で１２０分間保持することで貼り合わせ位置２７ａにおける接着強度が向上する。
次に、第１Ｓｉ層２３とＳｉＯ2層２６の界面及び第１Ｓｉ層２３側の界面近傍の双方を含む領域３１にイオン濃度のピークが位置するように水素イオン又は希ガスイオンの少なくとも１つを注入する（(F)工程）。上記領域３１にイオン注入することにより、後に続く工程で施す第１及び第２熱処理によりイオン注入した水素イオン又は希ガスイオンが熱処理中に第１Ｓｉ層２３とＳｉＯ2層２６との結合力を弱め、ＳｉＧｅ混晶層２２が歪み緩和するのを容易にする。その結果所定の厚さで残留する第２Ｓｉ層２８が歪緩和したＳｉＧｅ拡散層２９に格子整合して歪みＳｉ層２８ａとなる。第１Ｓｉ層２３側の界面近傍とは、第１Ｓｉ層２３とＳｉＯ2層２６の界面及び第１Ｓｉ層２３側の界面近傍の双方を含む領域を指す。注入する希ガスとしてはヘリウム、ネオン等が挙げられる。注入イオンとしては水素イオンが特に好ましい。水素イオンを注入する場合には、イオン注入量は３〜５０×１０15ａｔｏｍｓ／ｃｍ2が好ましく、１０×１０15ａｔｏｍｓ／ｃｍ2が特に好ましい。イオン注入量が３×１０15ａｔｏｍｓ／ｃｍ2未満ではＳｉＧｅ混晶層２２中のＧｅが移動し易くならず、５０×１０15ａｔｏｍｓ／ｃｍ2を越えてもその効果は変わらない。
次に、積層体２７を窒素又はＡｒガスを含む不活性ガス雰囲気下、４５０〜６００℃で１５〜６００分間保持して第１熱処理する（(G)工程）。この第１熱処理では５００℃で３０分間保持することが特に好ましい。更に、第１熱処理に続いて８００〜１０００℃で１５〜３００分間保持して第２熱処理することによりＳｉＧｅ混晶層２２を緩和させるとともに第１Ｓｉ層２３と第２Ｓｉ層２８の一部にＧｅを拡散する（(H)工程）。この第２熱処理では８５０℃で１２０分間保持することが特に好ましい。第１熱処理及び第２熱処理を施すことにより、ＳｉＧｅ混晶層２２が緩和するとともに第１Ｓｉ層２３と第２Ｓｉ層２８の一部にＧｅが拡散してＳｉＧｅ拡散層２９となる。第２Ｓｉ層２８は、ＳｉＧｅ拡散層２９の格子定数に倣うように引張られて歪みを生じ、歪みＳｉ層２８ａとなる。
次に、積層体２７を窒素又はＡｒガスを含む不活性ガス雰囲気下、４５０〜６００℃で１５〜６００分間保持して第１熱処理する（(G)工程）。この第１熱処理では５００℃で３０分間保持することが特に好ましい。更に、第１熱処理に続いて８００〜１０００℃で１５〜３００分間保持して第２熱処理することによりＳｉＧｅ混晶層２２を緩和させるとともに第１Ｓｉ層２３と第２Ｓｉ層２８の一部にＧｅを拡散する（(H)工程）。この第２熱処理では８５０℃で１２０分間保持することが特に好ましい。第１熱処理及び第２熱処理を施すことにより、ＳｉＧｅ混晶層２２が緩和するとともに第１Ｓｉ層２３と第２Ｓｉ層２８の一部にＧｅが拡散してＳｉＧｅ拡散層２９となる。第２Ｓｉ層２８は、ＳｉＧｅ拡散層２９の格子定数に倣うように引張られて歪みを生じ、歪みＳｉ層２８ａとなる。
また、第２熱処理の後に、酸化性雰囲気下、１１００〜１３００℃で１〜６００分間保持する第３熱処理を施しても良い（(I)工程）。この第３熱処理により歪みＳｉ層２８ａとなった第２Ｓｉ層２８を薄膜化するか又は歪みＳｉ層２８ａとなった第２Ｓｉ層２８を酸化膜に変えてしまうことで上記(H)工程で拡散させたＳｉＧｅ拡散層２９中のＧｅを高濃度することができる。なお、上記(H)工程の第２熱処理を終えた段階で歪みＳｉ層２８ａが歪みＳｉ層として必要な厚さを有し、かつＳｉＧｅ拡散層２９が必要十分なＧｅ濃度を確保している場合には、この第３熱処理を省略できる。最後に、表面に形成した酸化膜３０を除去して表層を露出させることで、歪みＳｉ層を有する半導体ウェーハが得られる。歪みＳｉ層２８ａの厚さは、ＳｉＧｅ拡散層２９のＧｅ濃度にもよるが、５〜３０ｎｍが好ましい。
なお、第１及び第２熱処理工程により第２Ｓｉ層２８から歪みＳｉ層２８ａが形成されるように処理しているが、第２Ｓｉ層２８の表層を酸化するとともに、ＳｉＧｅ混晶層２２中のＧｅを拡散させて、歪みＳｉ層が形成されないように各工程を進めても良い。この場合には、熱処理工程後に酸化膜３０を除去してから、露出したＳｉＧｅ拡散層２９上にエピタキシャル成長法によりＳｉを積層することで歪みＳｉ層２８ａが形成された半導体ウェーハが得られる。このように、(A)工程〜(H)工程を経ることにより、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができる。
なお、第１及び第２熱処理工程により第２Ｓｉ層２８から歪みＳｉ層２８ａが形成されるように処理しているが、第２Ｓｉ層２８の表層を酸化するとともに、ＳｉＧｅ混晶層２２中のＧｅを拡散させて、歪みＳｉ層が形成されないように各工程を進めても良い。この場合には、熱処理工程後に酸化膜３０を除去してから、露出したＳｉＧｅ拡散層２９上にエピタキシャル成長法によりＳｉを積層することで歪みＳｉ層２８ａが形成された半導体ウェーハが得られる。このように、(A)工程〜(H)工程を経ることにより、比較的単純な積層構造にも関わらず、十分な引張り歪みを有し、かつ１×１０2〜１×１０3／ｃｍ2程度と結晶欠陥の少ない歪みＳｉ層が形成された半導体ウェーハを製造することができる。
次に本発明の実施例を詳しく説明する。
＜実施例１＞
先ず、シリコンウェーハ及び支持ウェーハとして、直径が２００ｍｍ、結晶方位が＜１００＞、抵抗率が１０Ωｃｍのｐ型シリコンウェーハをそれぞれ用意した。このシリコンウェーハ表面にＳｉＧｅ混晶層及び第１Ｓｉ層をこの順に形成した。ＳｉＧｅ混晶層及び第１Ｓｉ層の形成にはＲＴ−ＣＶＤ装置を用い、原料ガスにはＧｅＨ4、ＳｉＨ4を、成長温度は６５０℃、ＳｉＧｅ組成がＳｉ0.8Ｇｅ0.2となるように原料ガス供給量を調整し、成長させたＳｉＧｅ混晶層の膜厚を１００ｎｍ、第１Ｓｉ層の膜厚を２０ｎｍとした。支持ウェーハの表層にＳｉＯ2層を形成した。ＳｉＯ2層の形成は熱酸化法により行い、酸化条件は９５０℃でパイロジェニック酸化（水素燃焼酸化）により行い、ＳｉＯ2層の膜厚を１００ｎｍとした。次いで、シリコンウェーハと支持ウェーハをＳｉＯ2層を介して重ね合せることにより積層体を形成した。シリコンウェーハと支持ウェーハを室温で重ね合わせて密着させ、更に非酸化性雰囲気下、１０００℃で３０分間保持する貼合せ熱処理を施して貼り合わせ位置における接着強度を高めた。
次に、積層体のシリコンウェーハを薄膜化して第２Ｓｉ層とした。この薄膜化では平面研削、エッチング、表面研磨及び気相エッチングをそれぞれ施した。平面研削では、シリコンウェーハが約１５μｍになるまで研削して第２Ｓｉ層とした。またエッチングでは、平面研削後の第２Ｓｉ層の表層を約１μｍエッチングして第２Ｓｉ層を約１４μｍとした。また、表面研磨では、エッチング後の第２Ｓｉ層を研磨して第２Ｓｉ層を３μｍとした。更に気相エッチングでは表面研磨後の第２Ｓｉ層をエッチングして第２Ｓｉ層を１００ｎｍになるまで薄膜化した。次に、第１Ｓｉ層とＳｉＯ2層の界面及び第１Ｓｉ層側の界面近傍の双方を含む領域にイオン濃度のピークが位置するように水素イオンを注入した。イオン注入量は１０×１０15ａｔｏｍｓ／ｃｍ2とした。イオン注入した積層体を窒素ガスを含む不活性ガス雰囲気下、５００℃で３０分間保持する第１熱処理を施し、続いて８５０℃で１２０分間保持する第２熱処理を施してＳｉＧｅ混晶層を緩和させるとともに第１Ｓｉ層と第２Ｓｉ層の一部にＧｅを拡散させてＳｉＧｅ拡散層を形成した。更に、積層体に酸化性雰囲気下、１２００℃で１時間保持する第３熱処理を施した。第１〜第３熱処理を施すことで、第２Ｓｉ層は薄膜化し、ＳｉＧｅ拡散層の格子定数に倣うように引張られて歪みを生じ、歪みＳｉ層となった。最後に、表面に形成した酸化膜を除去して最表層となる歪みＳｉ層を露出させることで、歪みＳｉ層を有する半導体ウェーハを得た。得られた半導体ウェーハの歪みＳｉ層の厚さは１０ｎｍ、ＳｉＧｅ拡散層の厚さは１１０ｎｍ、ＳｉＧｅ拡散層のＧｅ濃度は１８％であり、十分な歪みを生じかつ欠陥の少ないＳｉ層並びにＳｉＧｅ層が得られていた。
＜実施例１＞
先ず、シリコンウェーハ及び支持ウェーハとして、直径が２００ｍｍ、結晶方位が＜１００＞、抵抗率が１０Ωｃｍのｐ型シリコンウェーハをそれぞれ用意した。このシリコンウェーハ表面にＳｉＧｅ混晶層及び第１Ｓｉ層をこの順に形成した。ＳｉＧｅ混晶層及び第１Ｓｉ層の形成にはＲＴ−ＣＶＤ装置を用い、原料ガスにはＧｅＨ4、ＳｉＨ4を、成長温度は６５０℃、ＳｉＧｅ組成がＳｉ0.8Ｇｅ0.2となるように原料ガス供給量を調整し、成長させたＳｉＧｅ混晶層の膜厚を１００ｎｍ、第１Ｓｉ層の膜厚を２０ｎｍとした。支持ウェーハの表層にＳｉＯ2層を形成した。ＳｉＯ2層の形成は熱酸化法により行い、酸化条件は９５０℃でパイロジェニック酸化（水素燃焼酸化）により行い、ＳｉＯ2層の膜厚を１００ｎｍとした。次いで、シリコンウェーハと支持ウェーハをＳｉＯ2層を介して重ね合せることにより積層体を形成した。シリコンウェーハと支持ウェーハを室温で重ね合わせて密着させ、更に非酸化性雰囲気下、１０００℃で３０分間保持する貼合せ熱処理を施して貼り合わせ位置における接着強度を高めた。
次に、積層体のシリコンウェーハを薄膜化して第２Ｓｉ層とした。この薄膜化では平面研削、エッチング、表面研磨及び気相エッチングをそれぞれ施した。平面研削では、シリコンウェーハが約１５μｍになるまで研削して第２Ｓｉ層とした。またエッチングでは、平面研削後の第２Ｓｉ層の表層を約１μｍエッチングして第２Ｓｉ層を約１４μｍとした。また、表面研磨では、エッチング後の第２Ｓｉ層を研磨して第２Ｓｉ層を３μｍとした。更に気相エッチングでは表面研磨後の第２Ｓｉ層をエッチングして第２Ｓｉ層を１００ｎｍになるまで薄膜化した。次に、第１Ｓｉ層とＳｉＯ2層の界面及び第１Ｓｉ層側の界面近傍の双方を含む領域にイオン濃度のピークが位置するように水素イオンを注入した。イオン注入量は１０×１０15ａｔｏｍｓ／ｃｍ2とした。イオン注入した積層体を窒素ガスを含む不活性ガス雰囲気下、５００℃で３０分間保持する第１熱処理を施し、続いて８５０℃で１２０分間保持する第２熱処理を施してＳｉＧｅ混晶層を緩和させるとともに第１Ｓｉ層と第２Ｓｉ層の一部にＧｅを拡散させてＳｉＧｅ拡散層を形成した。更に、積層体に酸化性雰囲気下、１２００℃で１時間保持する第３熱処理を施した。第１〜第３熱処理を施すことで、第２Ｓｉ層は薄膜化し、ＳｉＧｅ拡散層の格子定数に倣うように引張られて歪みを生じ、歪みＳｉ層となった。最後に、表面に形成した酸化膜を除去して最表層となる歪みＳｉ層を露出させることで、歪みＳｉ層を有する半導体ウェーハを得た。得られた半導体ウェーハの歪みＳｉ層の厚さは１０ｎｍ、ＳｉＧｅ拡散層の厚さは１１０ｎｍ、ＳｉＧｅ拡散層のＧｅ濃度は１８％であり、十分な歪みを生じかつ欠陥の少ないＳｉ層並びにＳｉＧｅ層が得られていた。
＜実施例２＞
先ず、シリコンウェーハ及び支持ウェーハとして、直径が２００ｍｍ、結晶方位が＜１００＞、抵抗率が１０Ωｃｍのｐ型シリコンウェーハをそれぞれ用意した。このシリコンウェーハ表面にＳｉＧｅ混晶層及び第１Ｓｉ層をこの順に形成した。ＳｉＧｅ混晶層及び第１Ｓｉ層の形成にはＲＴ−ＣＶＤ装置を用い、原料ガスにはＧｅＨ4、ＳｉＨ4を、成長温度は６５０℃、ＳｉＧｅ組成がＳｉ0.9Ｇｅ0.1となるように原料ガス供給量を調整し、成長させたＳｉＧｅ混晶層の膜厚を１００ｎｍ、第１Ｓｉ層の膜厚を１５ｎｍとした。支持ウェーハの表層にＳｉＯ2層を形成した。ＳｉＯ2層の形成は熱酸化法により行い、酸化条件は９５０℃でパイロジェニック酸化（水素燃焼酸化）により行い、ＳｉＯ2層の膜厚を１００ｎｍとした。次いで、シリコンウェーハ内部の第１Ｓｉ層表面から１．０μｍ下方にイオン濃度のピークが位置するように水素イオンを注入してシリコンウェーハ内部のイオン注入位置にダメージ層を形成した。イオン注入量は１×１０16ａｔｏｍｓ／ｃｍ2とした。次に、シリコンウェーハと支持ウェーハをＳｉＯ2層を介して重ね合せることにより積層体を形成した。シリコンウェーハと支持ウェーハを室温で重ね合わせて密着させ、５００℃、３０分間保持する熱処理を施してダメージ層位置でシリコンウェーハを剥離して第２Ｓｉ層を形成した。第２Ｓｉ層の厚さは約１３０ｎｍであった。更に窒素雰囲気下、９００℃で２時間保持する貼合せ熱処理を施して貼り合わせ位置における接着強度を高めた。
続いて研磨取り代約３０ｎｍのタッチポリッシュを施して第２Ｓｉ層の表面を平坦化処理した。次に、第１Ｓｉ層とＳｉＯ2層の界面及び第１Ｓｉ層側の界面近傍の双方を含む領域にイオン濃度のピークが位置するように水素イオンを注入した。イオン注入量は１０×１０15ａｔｏｍｓ／ｃｍ2とした。イオン注入した積層体を窒素ガスを含む不活性ガス雰囲気下、５００℃で３０分間保持する第１熱処理を施し、続いて８５０℃で１２０分間保持する第２熱処理を施してＳｉＧｅ混晶層を緩和させるとともに第１Ｓｉ層と第２Ｓｉ層の一部にＧｅを拡散させてＳｉＧｅ拡散層を形成した。更に、積層体に酸化性雰囲気下、１２００℃で４時間保持する第３熱処理を施した。第１〜第３熱処理を施すことで、第２Ｓｉ層は、ＳｉＧｅ拡散層と酸化膜となり消失した。表面に形成した酸化膜を除去して最表層となるＳｉＧｅ拡散層を露出させた。最後に、露出させたＳｉＧｅ拡散層上にエピタキシャル成長法により１２ｎｍの厚さで歪みＳｉ層を形成し、歪みＳｉ層を有する半導体ウェーハを得た。歪みＳｉ層の形成にはＲＴ−ＣＶＤ装置を用い、原料ガスにはＳｉＨ4を、成長温度は６５０℃とした。得られた半導体ウェーハの歪みＳｉ層の厚さは１２ｎｍ、ＳｉＧｅ拡散層の厚さは５５ｎｍ、ＳｉＧｅ拡散層のＧｅ濃度は１９％であり、十分な歪みを生じかつ欠陥の少ないＳｉ層並びにＳｉＧｅ層が得られていた。
先ず、シリコンウェーハ及び支持ウェーハとして、直径が２００ｍｍ、結晶方位が＜１００＞、抵抗率が１０Ωｃｍのｐ型シリコンウェーハをそれぞれ用意した。このシリコンウェーハ表面にＳｉＧｅ混晶層及び第１Ｓｉ層をこの順に形成した。ＳｉＧｅ混晶層及び第１Ｓｉ層の形成にはＲＴ−ＣＶＤ装置を用い、原料ガスにはＧｅＨ4、ＳｉＨ4を、成長温度は６５０℃、ＳｉＧｅ組成がＳｉ0.9Ｇｅ0.1となるように原料ガス供給量を調整し、成長させたＳｉＧｅ混晶層の膜厚を１００ｎｍ、第１Ｓｉ層の膜厚を１５ｎｍとした。支持ウェーハの表層にＳｉＯ2層を形成した。ＳｉＯ2層の形成は熱酸化法により行い、酸化条件は９５０℃でパイロジェニック酸化（水素燃焼酸化）により行い、ＳｉＯ2層の膜厚を１００ｎｍとした。次いで、シリコンウェーハ内部の第１Ｓｉ層表面から１．０μｍ下方にイオン濃度のピークが位置するように水素イオンを注入してシリコンウェーハ内部のイオン注入位置にダメージ層を形成した。イオン注入量は１×１０16ａｔｏｍｓ／ｃｍ2とした。次に、シリコンウェーハと支持ウェーハをＳｉＯ2層を介して重ね合せることにより積層体を形成した。シリコンウェーハと支持ウェーハを室温で重ね合わせて密着させ、５００℃、３０分間保持する熱処理を施してダメージ層位置でシリコンウェーハを剥離して第２Ｓｉ層を形成した。第２Ｓｉ層の厚さは約１３０ｎｍであった。更に窒素雰囲気下、９００℃で２時間保持する貼合せ熱処理を施して貼り合わせ位置における接着強度を高めた。
続いて研磨取り代約３０ｎｍのタッチポリッシュを施して第２Ｓｉ層の表面を平坦化処理した。次に、第１Ｓｉ層とＳｉＯ2層の界面及び第１Ｓｉ層側の界面近傍の双方を含む領域にイオン濃度のピークが位置するように水素イオンを注入した。イオン注入量は１０×１０15ａｔｏｍｓ／ｃｍ2とした。イオン注入した積層体を窒素ガスを含む不活性ガス雰囲気下、５００℃で３０分間保持する第１熱処理を施し、続いて８５０℃で１２０分間保持する第２熱処理を施してＳｉＧｅ混晶層を緩和させるとともに第１Ｓｉ層と第２Ｓｉ層の一部にＧｅを拡散させてＳｉＧｅ拡散層を形成した。更に、積層体に酸化性雰囲気下、１２００℃で４時間保持する第３熱処理を施した。第１〜第３熱処理を施すことで、第２Ｓｉ層は、ＳｉＧｅ拡散層と酸化膜となり消失した。表面に形成した酸化膜を除去して最表層となるＳｉＧｅ拡散層を露出させた。最後に、露出させたＳｉＧｅ拡散層上にエピタキシャル成長法により１２ｎｍの厚さで歪みＳｉ層を形成し、歪みＳｉ層を有する半導体ウェーハを得た。歪みＳｉ層の形成にはＲＴ−ＣＶＤ装置を用い、原料ガスにはＳｉＨ4を、成長温度は６５０℃とした。得られた半導体ウェーハの歪みＳｉ層の厚さは１２ｎｍ、ＳｉＧｅ拡散層の厚さは５５ｎｍ、ＳｉＧｅ拡散層のＧｅ濃度は１９％であり、十分な歪みを生じかつ欠陥の少ないＳｉ層並びにＳｉＧｅ層が得られていた。
１１，２１ シリコンウェーハ
１２，２２ ＳｉＧｅ混晶層
１３，２３ 第１Ｓｉ層
１４，２４ 支持ウェーハ
１６，２６ ＳｉＯ2層
１７，２７ 積層体
１８，２８ 第２Ｓｉ層
１８ａ，２８ａ 歪みＳｉ層
１９，２９ ＳｉＧｅ拡散層
２０，３０ 酸化膜
２１ａ ダメージ層
１２，２２ ＳｉＧｅ混晶層
１３，２３ 第１Ｓｉ層
１４，２４ 支持ウェーハ
１６，２６ ＳｉＯ2層
１７，２７ 積層体
１８，２８ 第２Ｓｉ層
１８ａ，２８ａ 歪みＳｉ層
１９，２９ ＳｉＧｅ拡散層
２０，３０ 酸化膜
２１ａ ダメージ層
Claims (4)
- (a) シリコンウェーハ表面にＳｉＧｅ混晶層及び第１Ｓｉ層をこの順に形成する工程と、
(b) 前記第１Ｓｉ層の表層又は前記シリコンウェーハとは別に用意した支持ウェーハの表層のいずれか一方又はその双方にＳｉＯ2 層を形成する工程と、
(c) 前記シリコンウェーハと前記支持ウェーハを前記ＳｉＯ2 層を介して重ね合せることにより積層体を形成する工程と、
(d) 前記積層体のシリコンウェーハを所定の厚さに薄膜化することにより第２Ｓｉ層とする工程と、
(e) 前記第１Ｓｉ層と前記ＳｉＯ2 層の界面及び前記第１Ｓｉ層側の界面近傍の双方を含む領域にイオン濃度のピークが位置するように水素イオン又は希ガスイオンの少なくとも１つを注入する工程と、
(f) 前記積層体を窒素又はＡｒガスを含む不活性ガス雰囲気下、４５０〜６００℃で１５〜６００分間保持して第１熱処理する工程と、
(g) 前記第１熱処理に続いて８００〜１０００℃で１５〜３００分間保持して第２熱処理することにより前記ＳｉＧｅ混晶層を緩和させるとともに前記第１Ｓｉ層と前記第２Ｓｉ層の一部にＧｅを拡散して前記第１Ｓｉ層、前記ＳｉＧｅ混晶層及び前記第２Ｓｉ層の一部をＳｉＧｅ拡散層とするとともに、前記第２Ｓｉ層の残部を結晶欠陥密度が１×１０ 2 〜１×１０ 3 ／ｃｍ 2 の歪みＳｉ層とする工程と
を含むことを特徴とする歪みＳｉ層を有する半導体ウェーハの製造方法。 - (h) 前記第２熱処理の後に、酸化性雰囲気下、１１００〜１３００℃で１〜６００分間保持する第３熱処理を施すことにより、前記歪みＳｉ層を薄膜化することを特徴とする請求項１記載の歪みＳｉ層を有する半導体ウェーハの製造方法。
- (A) シリコンウェーハ表面にＳｉＧｅ混晶層及び第１Ｓｉ層をこの順に形成する工程と、
(B) 前記第１Ｓｉ層の表層又は前記シリコンウェーハとは別に用意した支持ウェーハの表層のいずれか一方又はその双方にＳｉＯ2 層を形成する工程と、
(C) 前記シリコンウェーハ内部の、前記第１Ｓｉ層表面から０．３〜１．０μｍ下方にイオン濃度のピークが位置するように水素又は希ガスのイオンを注入して前記シリコンウェーハ内部のイオン注入位置にダメージ層を形成する工程と、
(D) 前記シリコンウェーハと前記支持ウェーハを前記ＳｉＯ2 層を介して重ね合せることにより積層体(27)を形成する工程と、
(E) 前記ダメージ層位置で前記シリコンウェーハを剥離することにより第２Ｓｉ層を形成する工程と、
(F) 前記第１Ｓｉ層と前記ＳｉＯ2 層の界面及び前記第１Ｓｉ層側の界面近傍の双方を含む領域にイオン濃度のピークが位置するように水素イオン又は希ガスイオンの少なくとも１つを注入する工程と、
(G) 前記積層体を窒素又はＡｒガスを含む不活性ガス雰囲気下、４５０〜６００℃で１５〜６００分間保持して第１熱処理する工程と、
(H) 前記第１熱処理に続いて８００〜１０００℃で１５〜３００分間保持して第２熱処理することにより前記ＳｉＧｅ混晶層を緩和させるとともに前記第１Ｓｉ層と前記第２Ｓｉ層の一部にＧｅを拡散して前記第１Ｓｉ層、前記ＳｉＧｅ混晶層及び前記第２Ｓｉ層の一部をＳｉＧｅ拡散層とするとともに、前記第２Ｓｉ層の残部を結晶欠陥密度が１×１０ 2 〜１×１０ 3 ／ｃｍ 2 の歪みＳｉ層とする工程と
を含むことを特徴とする歪みＳｉ層を有する半導体ウェーハの製造方法。 - (I) 前記第２熱処理の後に、酸化性雰囲気下、１１００〜１３００℃で１〜６００分間保持する第３熱処理を施すことにより、前記歪みＳｉ層を薄膜化することを特徴とする請求項３記載の歪みＳｉ層を有する半導体ウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005026257A JP5031190B2 (ja) | 2005-02-02 | 2005-02-02 | 歪みＳｉ層を有する半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005026257A JP5031190B2 (ja) | 2005-02-02 | 2005-02-02 | 歪みＳｉ層を有する半導体ウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006216661A JP2006216661A (ja) | 2006-08-17 |
| JP5031190B2 true JP5031190B2 (ja) | 2012-09-19 |
Family
ID=36979635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005026257A Expired - Lifetime JP5031190B2 (ja) | 2005-02-02 | 2005-02-02 | 歪みＳｉ層を有する半導体ウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5031190B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016692A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Corp | 半導体記憶装置の製造方法と半導体記憶装置 |
| US7883988B2 (en) * | 2008-06-04 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4226175B2 (ja) * | 1999-12-10 | 2009-02-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP2002164520A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
| JP2004320000A (ja) * | 2003-04-02 | 2004-11-11 | Sumitomo Mitsubishi Silicon Corp | 歪Ｓｉ−ＳＯＩ基板の製造方法 |
| JP2004363197A (ja) * | 2003-06-02 | 2004-12-24 | Sumitomo Mitsubishi Silicon Corp | 歪シリコンｓｏｉ基板の製造方法 |
-
2005
- 2005-02-02 JP JP2005026257A patent/JP5031190B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006216661A (ja) | 2006-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054363A (en) | Method of manufacturing semiconductor article | |
| CN107533953B (zh) | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 | |
| TWI237412B (en) | Method for manufacturing semiconductor wafer | |
| TWI289900B (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
| JP4617820B2 (ja) | 半導体ウェーハの製造方法 | |
| CA2220600C (en) | Method of manufacturing semiconductor article | |
| JP2008198656A (ja) | 半導体基板の製造方法 | |
| CN101292341A (zh) | 绝缘体上应变硅结构的制造方法 | |
| US20040150006A1 (en) | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same | |
| JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| TWI699832B (zh) | 製造絕緣體覆矽鍺之方法 | |
| CN102119435B (zh) | Soi芯片的制造方法 | |
| US20060281280A1 (en) | Method for producing bonded wafer | |
| JP4926077B2 (ja) | 溶融層を用いた歪み層の歪み緩和 | |
| US7977221B2 (en) | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same | |
| US7767548B2 (en) | Method for manufacturing semiconductor wafer including a strained silicon layer | |
| EP1437764A1 (en) | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP5031190B2 (ja) | 歪みＳｉ層を有する半導体ウェーハの製造方法 | |
| JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
| WO2006051730A1 (ja) | 半導体ウェーハの製造方法 | |
| JP7318580B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US20180005872A1 (en) | Preparation of silicon-germanium-on-insulator structures | |
| JP2007250676A (ja) | 異種材料の積層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5031190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |