JP5025057B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5025057B2 JP5025057B2 JP2001289096A JP2001289096A JP5025057B2 JP 5025057 B2 JP5025057 B2 JP 5025057B2 JP 2001289096 A JP2001289096 A JP 2001289096A JP 2001289096 A JP2001289096 A JP 2001289096A JP 5025057 B2 JP5025057 B2 JP 5025057B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- tft
- crystal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 175
- 238000000034 method Methods 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000013078 crystal Substances 0.000 claims description 147
- 239000000758 substrate Substances 0.000 claims description 96
- 238000010438 heat treatment Methods 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 52
- 230000001678 irradiating effect Effects 0.000 claims description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000010408 film Substances 0.000 description 343
- 239000010410 layer Substances 0.000 description 77
- 238000002425 crystallisation Methods 0.000 description 75
- 230000008025 crystallization Effects 0.000 description 73
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 54
- 239000004973 liquid crystal related substance Substances 0.000 description 32
- 229910052759 nickel Inorganic materials 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 25
- 239000011159 matrix material Substances 0.000 description 25
- 238000005247 gettering Methods 0.000 description 23
- 239000012535 impurity Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 230000003287 optical effect Effects 0.000 description 21
- 239000000463 material Substances 0.000 description 20
- 238000005401 electroluminescence Methods 0.000 description 19
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 14
- 229910021419 crystalline silicon Inorganic materials 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 238000002474 experimental method Methods 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 230000004913 activation Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 239000003566 sealing material Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 239000007787 solid Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000001737 promoting effect Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- -1 For example Substances 0.000 description 3
- 229910005883 NiSi Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000010979 ruby Substances 0.000 description 3
- 229910001750 ruby Inorganic materials 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910008938 W—Si Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- XMOKRCSXICGIDD-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O XMOKRCSXICGIDD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 239000002274 desiccant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021485 fumed silica Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。半導体装置の代表例として液晶モジュールを備えた液晶表示装置、ＥＬモジュール、および密着型イメージセンサが知られている。
【０００４】
また、液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
【０００５】
液晶表示装置に搭載される液晶モジュールには、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素部を制御するための駆動回路が一枚の基板上に形成される。
【０００６】
また、液晶モジュールの画素部には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
【０００７】
従来では非晶質シリコン膜（アモルファスシリコン膜）を用いてＴＦＴが形成されてきたが、より高性能を求めるために、結晶質シリコン膜（典型的にはポリシリコン膜と呼ばれる）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴとも記す）を作製することが試みられている。このポリシリコンＴＦＴは、電界効果移動度が高いことから、いろいろな機能を備えた回路を形成することも可能である。
【０００８】
この結晶質シリコン膜をガラス基板上に得る一つの技術として特開平8-78329号公報記載の技術が開示されている。同公報記載の技術は、非晶質シリコン膜に対して結晶化を助長する金属元素（代表的にはニッケル）を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶質シリコン膜を形成するものであり、得られる結晶粒のサイズは非常に大きい。
【０００９】
また、上記公報技術は、金属元素を用いないで結晶化を行う場合と比べて金属元素の作用により非晶質シリコン膜の結晶化温度を５０〜１００℃程度下げることが可能であり、結晶化に要する時間も金属元素を用いないで結晶化を行う場合と比べ１／５〜１／１０に低減することができ、生産性においても優れたものである。
【００１０】
【発明が解決しようとする課題】
また、上記公報（特開平8-78329号公報）の技術により得られる結晶質シリコン膜は、独特の結晶構造を有している。柱状の結晶の集合（ドメインとも呼ぶ）が多数形成され、一つの結晶の集合（ドメイン）における全ての結晶は同じ結晶配向を有しており、その結晶の集合（ドメイン）のサイズは約２００μｍ〜３００μｍもの大きさを有している。また、隣りあう結晶の集合（ドメイン）とは、配向が異なっており各集合間に境界を有している。この一つの結晶の集合の内に収まるようチャネル形成領域を配置してＴＦＴを形成すれば、単結晶と同程度の電気特性が得られると予想される。しかし、上記公報の技術では、結晶の集合がランダムに形成され、形成された一つの結晶の集合の内にＴＦＴのチャネル形成領域が配置されるようにＴＦＴを作製することは困難であった。従って、画素部に配置される全てのＴＦＴのチャネル形成領域を一つの結晶の集合の内に形成することも困難であることは言うまでもない。
【００１１】
上記公報の技術を用いた結晶質シリコン膜をＴＦＴの活性層に用いた場合、電気特性が高い長所を有する反面、隣りあう結晶の集合（異なる配向を有する結晶の集合）との境界の存在の有無、或いは、形成される結晶の集合のサイズの違いにより各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。
【００１２】
画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。現在の時点では、このバラツキは許容範囲内であり、問題ない程度であるが、今後、画素サイズの微細化がさらに進み、より高精細な画像が求められた場合、このバラツキが非常に重大な問題になってくると考えられる。
【００１３】
将来、さらに配線幅の微小化するとともにチャネル形成領域のサイズ（チャネル長、チャネル幅）が微小化するため、どうしても集合と集合との境界をチャネル形成領域に有するＴＦＴも形成され、そのＴＦＴ特性（移動度、Ｓ値、オン電流値、オフ電流値等）は境界のないチャネル形成領域を有するＴＦＴと比べて差が生じ、それが表示のバラツキを招くと考えられる。
【００１４】
また、現在の時点では、ガラス基板の歪点以下、即ち約６００℃以下のプロセス温度で均一な粒径を有する結晶質シリコン膜を形成する試みは幾つか提案されているものの、最適といえる手段は見出されていない。
【００１５】
従来、均一性の高い結晶質シリコン膜を得ることと、高い移動度を得ることとを両立させることは困難であった。加えて、約６００℃以下のプロセスで作製することも困難であった。
【００１６】
また、自発光型素子としてＯＬＥＤを有したアクティブマトリクス型発光装置（以下、単に発光装置と呼ぶ）の研究が活発化している。発光装置は有機発光装置（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【００１７】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、ＯＬＥＤを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【００１８】
ＯＬＥＤを用いた発光装置の一つの形態として、各画素毎に複数のＴＦＴを設け、ビデオ信号を順次書き込むことにより画像を表示するアクティブマトリクス駆動方式が知られている。ＯＬＥＤを用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。しかし、ポリシリコンを用いたＴＦＴは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすい。
【００１９】
ＯＬＥＤを用いた発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。
【００２０】
【課題を解決するための手段】
上記諸問題を解決すべく、各種多方面から数多くの実験、検討を重ねたところ、結晶化させようとする非晶質シリコン膜上に結晶化を助長する金属元素を添加し、透光性を有する基板の裏面側からレーザー光（パルス発振のレーザーでのエネルギー密度５０〜１５０ｍＪ／ｃｍ2）を照射した後、加熱処理を行うことで結晶質シリコン膜における結晶の集合サイズを均一にすることができ、上記諸問題、特にＴＦＴのバラツキを解消することができることを見い出し、本発明に至ったものである。
【００２１】
本発明におけるレーザー光は、非晶質シリコン膜が溶融しないエネルギー密度範囲とし、結晶核の数を増加させることを特徴としており、レーザー光照射前後で外見上の変化は全くなく、レーザー光照射後のシリコン膜表面にリッジも生じない。即ち、本発明におけるレーザー光は、非晶質シリコン膜が溶融しないエネルギー範囲であり、且つ、表面状態が変化しないエネルギー範囲であり、且つ、固相状態の半導体膜中を金属元素が移動しうるエネルギー範囲としている。
【００２２】
本発明は、結晶の集合サイズを均一にし、結晶の集合を複数有するチャネル形成領域を有するＴＦＴを得る手段を提供する。本発明によりＴＦＴ特性のばらつきの非常に少ない半導体装置を得ることができ、今後、さらに高精細な表示が要求されてもバラツキに関しては問題ないものとすることができる。
【００２３】
また、加熱処理前に行うレーザー光のエネルギー密度を調節することにより粒径の大きさを制御することが可能である。従って、画素サイズまたはチャネル形成領域のサイズにあわせて、適宜、結晶の集合サイズを調節することができる。従って、今後、チャネル形成領域のサイズの微細化が進んでもバラツキに関しては問題ないものとすることができる。
【００２４】
また、本発明の手段によれば、上記公報記載の技術と熱処理温度が同じ温度であっても結晶化に必要とされる所要時間を短縮できる。
【００２５】
また、本発明の手段によれば、上記公報記載の技術と熱処理温度及び熱処理時間が同じであっても、上記公報記載の技術よりも少ない金属元素の添加量で結晶化することができる。この結晶化を助長する金属元素は、結晶化した後にゲッタリング技術等で除去することが望ましく、より少ない金属元素の添加量で結晶化を行うことが望ましい。また、結晶化させようとする非晶質半導体膜の膜厚が厚ければ厚いほど、熱処理時間の延長、熱処理温度の高温化、或いは、金属元素の添加量増加のいずれか一を選択して結晶化しなければ不十分であったが、本発明は、結晶化させようとする非晶質半導体膜の膜厚が厚くとも熱処理条件を変更することなく結晶化が可能である。即ち、本発明は、従来より広範囲、且つ短時間で非晶質半導体膜を結晶化させることが可能である。
【００２６】
また、加熱処理前に行うレーザー光は、選択的に照射することが可能であり、ＴＦＴ特性のバラツキが重要な箇所、例えば画素部のみに照射し、駆動回路部には照射しないようにすることもできる。また、駆動回路部においてもＴＦＴのバラツキが重要な箇所、例えばアナログスイッチ回路等が存在するので、画素部および駆動回路部の一部に照射するようにしてもよい。本発明は、特にチャネル形成領域サイズが大きい回路である場合に有効であり、チャネル形成領域のチャネル長方向に存在する結晶の集合（ドメイン）を２個以上とすることができる。
【００２７】
本明細書で開示する作製方法に関する発明は、
絶縁表面を有する基板上に非晶質構造を有する半導体膜を形成する第１工程と、
前記非晶質構造を有する半導体膜に金属元素を添加する第２工程と、
前記基板の裏面側から前記基板を通過させて前記非晶質構造を有する半導体膜に光を照射する第３工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する第４工程とを有する半導体装置の作製方法である。
【００２８】
また、他の作製方法に関する発明は、
凹凸を有する絶縁表面上に非晶質構造を有する半導体膜を形成する第１工程と、
前記非晶質構造を有する半導体膜に金属元素を添加する第２工程と、
前記基板の裏面側から前記基板を通過させて前記非晶質構造を有する半導体膜に光を照射する第３工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する第４工程とを有する半導体装置の作製方法である。
【００２９】
上記凸凹を有する絶縁表面とは、基板上に設けられた電極（ゲート電極等）を覆って形成された絶縁膜（ゲート絶縁膜、層間絶縁膜等）の表面、あるいは基板上に設けられた下地絶縁膜の表面、あるいは絶縁性基板の表面を指している。
【００３０】
上記各作製方法において、前記結晶構造を有する半導体膜における結晶の集合の大きさは、概略均一であることを特徴としている。また、前記結晶構造を有する半導体膜における結晶の集合の大きさは、約１μｍ〜２０μｍであることを特徴としている。
【００３１】
また、上記各作製方法において、前記光は、パルス発振のレーザー光において、エネルギー密度５０ｍＪ〜１５０ｍＪ／ｃｍ2であるレーザー光であることを特徴としている。また、本発明は、パルス発振のレーザだけでなく連続発振のレーザを用いることもできる。前記光は、パルス発振または連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザから選ばれた一種または複数種から出射した光である。
【００３２】
加えて、前記光は、連続発振またはパルス発振のＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた一種または複数種から出射した光を用いることが可能であることは言うまでもない。
【００３３】
ただし、連続発振のレーザを用いる場合、前記光は前記半導体膜が溶融しないエネルギー範囲であることが重要であり、エネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）の範囲で設定し、走査速度（スキャン速度）は０．５〜２０００ｃｍ／ｓｅｃの範囲で設定することによって、前記半導体膜が固相状態のままで半導体膜中の金属元素を膜全体に均一に拡散させ、結晶核の数を増加させる。
【００３４】
また、上記各作製方法において、前記金属元素は、結晶化を助長する金属元素であることを特徴としている。本明細書中において、結晶化を助長する金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種である。
【００３５】
また、結晶化の前に溶融しないエネルギー範囲、且つ、表面状態が変化しないエネルギー範囲でレーザー光を照射してもよく、他の作製方法に関する発明は、絶縁表面を有する基板上に非晶質構造を有する半導体膜を形成する第１工程と、前記非晶質構造を有する半導体膜に該半導体膜が溶融しないエネルギー範囲の光を表面側または裏面側に照射する第２工程と、
前記非晶質構造を有する半導体膜を結晶化させて結晶構造を有する半導体膜を形成する第３工程とを有する半導体装置の作製方法である。
【００３６】
上記第３の工程は、前記非晶質構造を有する半導体膜にレーザー光（溶融する範囲のエネルギーを有する光）を照射する工程、前記非晶質構造を有する半導体膜を加熱する工程、または前記非晶質構造を有する半導体膜に結晶化を助長する金属元素を添加した後に加熱する工程であればよい。
【００３７】
このように、結晶化前に、溶融しないエネルギー範囲のレーザー光を照射することによって、非晶質構造を有する半導体膜に含まれる不純物（半導体膜中での拡散係数や固溶度の高い元素、例えば水素）を固相状態の膜中に拡散させ、後に行われる結晶化を良好に行わせることができる。また、溶融しないエネルギー範囲のレーザー光によって均質な非晶質構造を有する半導体膜に結晶化を行って得られる結晶構造を有する半導体膜も均質なものが得られる。従って、この結晶構造を有する半導体膜を活性層として用いたＴＦＴの特性も均一となり、表示むらや輝度バラツキが低減できる。
【００３８】
また、選択的にレーザー光の照射を行ってもよく、他の作製方法に関する発明は、画素部と駆動回路とを同一基板上に有する半導体装置の作製方法であって、絶縁表面を有する基板上に非晶質構造を有する半導体膜を形成する第１工程と、前記非晶質構造を有する半導体膜のうち、画素部となる領域のみに前記半導体膜が溶融しないエネルギー範囲の光を選択的に照射する第２工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する第３工程とを有する半導体装置の作製方法である。
【００３９】
また、上記作製方法により得られる半導体装置は、本発明独特の特徴を有する。本発明の構成は、第１のＴＦＴが設けられた第１の領域と、第２のＴＦＴが設けられた第２の領域とを同一基板上に有する半導体装置であって、
前記第１のＴＦＴは、結晶構造を有する半導体膜を活性層とし、結晶粒の大きさが前記第２のＴＦＴより小さく、且つ、前記第１の領域における結晶粒の大きさのバラツキが前記第２の領域よりも小さいことを特徴とする半導体装置である。
【００４０】
選択的にレーザー光（半導体膜が溶融しないエネルギー範囲）の照射を行うことによって、所望の回路に適したＴＦＴを作り分けることができる。例えば、バラツキが重要視される回路に用いるＴＦＴ、例えばスイッチング素子として用いる画素ＴＦＴやアナログスイッチ回路のＴＦＴを形成する領域にはレーザー光（半導体膜が溶融しないエネルギー範囲）を照射し、バラツキよりもオン電流の増加が重要視される回路に用いるＴＦＴ、例えばバッファ回路のＴＦＴには、レーザー光を照射しないようにする。その後、熱処理を行うことによって結晶化を行えば、結晶粒が小さく、バラツキの小さい領域（レーザー光を照射した領域）と、結晶粒の大きい領域（レーザー光を照射しない領域）を選択的に形成することができる。
【００４１】
また、上記構成において、前記第１の領域は画素部であり、前記第２の領域は駆動回路であることを特徴としている。結晶粒の大きさのバラツキが小さいＴＦＴを画素ＴＦＴとする表示部は、表示むらのない表示装置、代表的には液晶表示装置やＯＬＥＤを有する表示装置を完成させることができる。
【００４２】
なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「電極」という文言に「配線」は常に含められているものとする。
【００４３】
また、本明細書では、ＯＬＥＤの陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【００４４】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【００４５】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００４６】
本発明では第１の段階として非晶質半導体膜上に金属元素を添加し、第２の段階として裏面側からレーザー光（エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）を照射し、第３の段階として熱処理を行って結晶化させることにより、均一な結晶の集合を有する結晶質半導体膜を形成し、且つ、該膜中の結晶の集合サイズを制御するものである。
【００４７】
なお、非晶質半導体膜は、減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等で得られる半導体材料、例えば、シリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金を用いることが可能である。
【００４８】
また、結晶化の前に、結晶成長を助長させるために添加した金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。結晶成長を助長させる金属元素の添加方法としては、金属元素を含む溶液を塗布する方法でもよいし、スパッタ法やＣＶＤ法で薄い膜を形成する方法でもよい。ゲッタリングの手段としては、希ガス（代表的にはアルゴン）を含有した非晶質シリコン膜（ゲッタリングサイト）を酸化膜を介して結晶質シリコン膜上に積層し、熱処理を行って結晶質シリコン膜中の金属元素（代表的にはニッケル）をゲッタリングサイトに移動させて、結晶質シリコン膜中から除去または低減する方法、若しくは結晶質シリコンの一部にリンまたは希ガスを添加してゲッタリングサイトを形成し、熱処理を行って被ゲッタリング領域から金属元素（代表的にはニッケル）をゲッタリングサイトに移動させてゲッタリングを行う方法を用いればよい。
【００４９】
また、レーザー光としては、気体レーザとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザが適用される。当該レーザの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。中でも、パルス発振型または連続発振型のエキシマレーザーや、連続発振型のＹＡＧレーザーの第２高調波または第３高調波、ＹＶＯ4レーザーの第２高調波を用いることが好ましい。また、レーザー光の照射される領域の形状は、線状であってもよいし、矩形や楕円であってもよい。
【００５０】
以下に示す説明ではパルス発振のレーザー光（エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）を用いた場合について述べるが、連続発振のレーザー光を用いることができることは言うまでもない。
【００５１】
本発明により結晶の集合サイズの揃った結晶質半導体膜が得られ、チャネル形成領域がいかなる場所に配置されてもチャネル形成領域には複数の結晶の集合（複数のドメイン）が存在し、チャネル形成領域に結晶の集合間の境界が均等に存在するため均一な電気的特性を得ることができる。
【００５２】
また、本発明は、裏面側からレーザー光（エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）を照射して多数の結晶核を形成した後、熱処理でさらに結晶核を増加させて結晶化するため、結晶化に必要な時間の短縮が可能である。加えて、本発明は、熱処理温度が従来より比較的低くとも短時間で結晶化させることができる。また、本発明は、結晶化を助長する金属元素の添加量を増やすことなく膜厚の厚い半導体膜、例えば膜厚８０ｎｍ以上の非晶質シリコン膜を結晶化させることが可能である。
【００５３】
裏面側からレーザー光を照射した後、顕微鏡観察を行ったが、特に照射前と変化は全く見られなかった。このレーザー光（エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）は、結晶化にレーザー光を使用する場合の強度（エネルギー密度２００ｍＪ／ｃｍ2〜２５０ｍＪ／ｃｍ2以上）に比べて非常に弱いレベルであり、本発明のレーザー光のエネルギー密度では半導体膜は溶融せず、リッジ等も生じない。この弱いエネルギー密度でのレーザー光の照射の後、熱処理を行って結晶化を行うと均一な結晶の集合が多数形成される。
【００５４】
この均一な結晶の集合サイズが得られるメカニズムを解明するため、以下の実験を行った。
【００５５】
(実験１)
まず、石英基板上に減圧熱ＣＶＤ法にて膜厚２８０ｎｍの酸化シリコン膜と、膜厚６９ｎｍの非晶質シリコン膜とを積層形成し、ニッケル酢酸水溶液（５ｐｐｍ）を塗布したサンプルを用意した。次いで、レーザー光の条件（エネルギー密度、ショット数）を振って照射を行った後、ＴＸＲＦ（Total Refrection X-Ray Fluorescence:全反射蛍光Ｘ線分光）により表面におけるニッケル検出強度とシリコン検出強度を測定し、シリコン検出強度に対するニッケル検出強度の比を算出した。なお、この実験１では、レーザー光の照射直後でのニッケル濃度変化の有無を調べる実験である。
【００５６】
図１が実験１の結果である。図１において、基板の裏面側からショット数１３２のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを□印でプロットして示し、基板の裏面側からショット数１３のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを○印でプロットして示した。また、比較のため、基板の表面側からショット数１３２のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを■印でプロットして示し、基板の表面側からショット数１３のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを●印でプロットして示した。また、比較のためレーザー光を照射しなかったサンプルを▲印でプロットして示した。
【００５７】
(実験２)
次いで、実験１で裏面側からのレーザー光の照射を行ったサンプルを用い、それぞれのサンプルに対して熱処理（４５０℃、１時間の熱処理後、さらに６００℃、１２時間の熱処理）を行って結晶化させた後、光学顕微鏡を用いて結晶の集合サイズを測定した。なお、この実験２では、裏面側からのレーザー光の照射後、熱処理を行って結晶化させた場合において、結晶の集合のサイズとエネルギー密度との関係を調べる実験である。
【００５８】
図２が実験２の結果である。図２において、基板の裏面側からショット数１３２のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを□印でプロットして示し、基板の裏面側からショット数１３のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを○印でプロットして示し、基板の裏面側からショット数６６のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを△印でプロットして示した。
【００５９】
これらの実験結果から、均一な結晶の集合サイズが得られるメカニズムを発明者らは以下のように考えている。
【００６０】
レーザー照射の際、レーザーの光反応によってＳｉ−Ｓｉ格子結合が切断され、そこに金属（ニッケル）が置換され、シリサイド（ＮｉＳｉX）反応が促進される。即ち、ニッケルがレーザー照射によって膜中に拡散してシリサイド（ＮｉＳｉX）が形成される。図１で、エネルギー密度６０ｍＪ／ｃｍ2以上のレーザー光によってニッケルが膜中に拡散して表面におけるニッケルが減少している様子がうかがえる。即ち、レーザー照射によって固相状態のシリコン膜中をニッケルが移動し、拡散している。さらに後で行われる熱処理によってもシリサイド（ＮｉＳｉX）が形成される。こうして形成されたシリサイドは結晶核となり結晶化が進む。この結晶核の数が多ければ多いほど結晶粒のサイズ及び結晶の集合サイズが微小になる。このように本発明は、結晶核の数を増加させることによって均一な結晶の集合サイズを得ることができる。図２で最も小さい結晶の集合サイズは、レーザー光が、ショット数１３２、エネルギー密度６０ｍＪ／ｃｍ2の条件で得られ、そのサイズは、約５μｍであった。なお、図３に光学顕微鏡での観察写真図を示す。
【００６１】
なお、結晶核の数を増加する他の手段としては、結晶化を助長する金属元素を多量に添加して、前記半導体膜の表面エネルギーおよび化学ポテンシャルを変化させる方法も挙げることができるが、この方法では、結晶核の数が増加する一方、金属元素が高抵抗領域（チャネル形成領域やオフセット領域）中に金属化合物として過剰に残留すると言う問題がある。前記金属化合物は電流が流れやすいため、高抵抗領域であるべき領域の抵抗を下げることになり、ＴＦＴの電気的特性の安定性および信頼性を損なう原因となる。
【００６２】
ちなみに、裏面側からのレーザー照射を行わずに金属元素を添加して熱処理のみを行って結晶化を行った場合では、結晶の集合の数は少なく、結晶の集合サイズは約２００μｍ〜３００μｍとなる。また、熱処理のみを行って結晶化を行った場合での、光学顕微鏡での観察写真図を図１５に示す。
【００６３】
また、裏面側からでなく表面側から同様のレーザー照射を行い熱処理を行って結晶化を行った場合においては、熱処理のみを行って結晶化を行った場合と比較して結晶の集合サイズが小さくなるものの、裏面側とは異なり、結晶粒のサイズは５μｍよりも大きく、不均一なものとなった。また、裏面側から照射する場合と、表面側から照射する場合とで半導体膜自体に照射されるエネルギー密度が異なっているが、そのエネルギー密度を換算して実効エネルギー密度を同一として比較しても結晶の集合サイズは５μｍよりも大きく、不均一なものとなった。これらのことから、裏面からレーザーを照射して加熱することで結晶の集合サイズの均一性が得られる原因は、レーザー密度ではなく、裏面からレーザー光を照射することが結晶の集合サイズの均一性に寄与していると予想される。
【００６４】
また、結晶化を助長する金属元素を用いて半導体膜の結晶化を行なうと、金属元素に起因して形成された結晶核から結晶成長した結晶粒と、自然核（本明細書中では、形成された結晶核が金属元素に起因する結晶核以外のものを自然核と定義する。）から結晶成長した結晶粒とが混在し、半導体膜の物性にばらつきを生じていた。なお、自然核は６００℃以上の高温や、結晶化に要する時間が長時間になると発生する場合があることが知られている。このようなばらつきは、電気的特性のばらつきの原因や、各種半導体装置の表示部として用いたときの表示むらの原因となっていた。
【００６５】
本発明は、このような自然核の発生を抑え、結晶核の数を制御し、均一な結晶の集合を得るとともにその結晶の集合サイズ制御を可能とするものである。本発明では結晶の集合のサイズを約１μｍ〜２０μｍとしたが、特に限定されない。ＴＦＴによって適切なサイズは様々であり、それぞれのＴＦＴに適切なサイズを設定すればよい。本発明はその結晶の集合サイズの設定もレーザー光のエネルギー密度やショット数によって自由に決定することができる。即ち、本発明は結晶の集合サイズを１μｍ〜２０μｍの範囲内で自由に制御でき、かつ均一な特性を有する半導体膜が得られる。よって、均一な特性を有する半導体膜を活性層としたＴＦＴは均一な電気特性を備える。
【００６６】
なお、本発明は、結晶化前にレーザー光の照射を行うが、結晶化を炉での熱処理で行うため半導体膜表面にリッジは形成されない。従来のレーザー光による結晶化では結晶成長がぶつかりあったリッジが形成され、半導体層表面に凹凸が生じ、オフ電流値の低下につながっていた。また、従来のレーザー光による結晶化はレーザー照射後の冷却期間においてランダムに結晶核が発生し、さらにランダムな方向に結晶成長が行われ、微小な結晶粒が形成され、その粒径も不均一となるとともに多くの結晶欠陥が形成されると予想される。また、従来のレーザー光による結晶化では均一なエネルギーが膜全体に与えられず、レーザー光を照射した波のような跡が残っていた。対して、本発明は熱処理による結晶化であり、均一なエネルギーを膜全体に与えることができる。
【００６７】
また、従来の高温アニールによる固相成長は、自然核の発生で結晶成長が行われていたため、その自然核はランダムに発生していた。対して、本発明は非晶質半導体膜に金属元素を添加し、裏面からのレーザー光（半導体膜が溶融しないエネルギー範囲であり、且つ固相状態である半導体膜中に金属元素が拡散するエネルギー範囲）の照射を行うことにより結晶核の発生を制御することができる。
【００６８】
また、従来の結晶化方法（レーザー結晶化、固相成長法）により形成される結晶は面内で不均一な粒径サイズであった。粒径が局所的に小さかったり、全体的に１μｍ以下のものとなっていた。
【００６９】
また、配線を覆って絶縁膜を形成し、配線の影響で凸凹を有した絶縁表面上に非晶質半導体膜を形成して、金属元素を添加し、裏面からレーザー光を照射した後、熱処理する実験を行った。すると、凸凹に関係なく均一な結晶粒が得られた。この実験結果は、凸凹も結晶核を発生する起点となり得るが、金属元素および裏面からのレーザー光による核発生のほうが優先して結晶核が形成され結晶化することを示している。従って、本発明は、基板の凹凸にも関係なく均一な結晶粒が得られ、さらに半導体膜の下層に配線を配置しても均一な結晶粒が得られる。
【００７０】
また、本発明は、トップゲート型ＴＦＴに限らず、ボトムゲート型ＴＦＴにおいても非常に有効な技術である。ボトムゲート型ＴＦＴにおいては、ゲート電極を覆う絶縁膜上に形成された非晶質シリコン膜を結晶化させるプロセスとなるが、従来ではゲート電極と重なる領域と重ならない領域とで結晶状態が大きく異なっていた。本発明により、ゲート電極を覆う絶縁膜上に形成された非晶質シリコン膜を全面に渡って均一な結晶状態で結晶化させることができる。
【００７１】
また、結晶化の前に希ガス元素、窒素、およびアンモニアから選ばれた一種または複数種を主成分とする気体をプラズマ化した雰囲気中に、非晶質シリコン膜を曝す処理を行って、さらに結晶核の数を増加させてもよい。
【００７２】
また、上述の実験はパルス発振のエキシマレーザを用いたものであるが、連続発振のレーザも半導体膜が溶融しないエネルギー範囲を適宜調節すれば同様の結果が得られる。
【００７３】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００７４】
（実施例）
［実施例１］
本実施例では石英基板（厚さ１．１ｍｍ）を用い、減圧熱ＣＶＤ法で得られる非晶質半導体膜を用いてＴＦＴを作製する例を図４に示す。
【００７５】
まず、減圧熱ＣＶＤ法で厚さ５０ｎｍのアモルファスシリコン膜１０１と厚さ５０ｎｍの酸化シリコン膜１０２を石英基板１００に成膜する。（図４（Ａ））
【００７６】
次いで、裏面側に形成されたアモルファスシリコン膜および酸化シリコン膜を除去するためにレジスト膜１０３を形成する。次いで、裏面側に形成された酸化シリコン膜をフッ酸を含む溶液で除去し、アモルファスシリコン膜をＳＦ6とＨｅとの混合ガスを用いて除去する。（図４（Ｂ））
【００７７】
次いで、レジスト膜を除去し、酸化シリコン膜１０２を除去し、基板を希フッ酸で洗浄した後、オゾン水によりアモルファスシリコン膜の表面に酸化膜（図示しない）を形成する。次いで、ニッケルを含む溶液（５ｐｐｍ）をスピンコートして薄い金属膜１０４を形成する。（図４（Ｃ））ここでは結晶化を助長する金属元素としてニッケルを用いる。ニッケルはシリコン膜に対する拡散係数および固溶度が非常に高く、本発明に適した金属元素である。
【００７８】
次いで、線状のレーザー光を基板の裏面側から照射する。（図４（Ｄ））ここではエキシマレーザ（ＸｅＣｌ：３０８ｎｍ）を用いる。レーザー光の照射条件は、エネルギー密度：５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2、周波数：３０Ｈｚ、ショット数：６６〜１３２、スキャン速度：０．１ｍｍ／ｓｅｃとすればよい。なお、周波数を３０Ｈｚより高く設定すればスキャン速度を０．１ｍｍ／ｓｅｃ以上とすることができる。ここでは、レーザー光の照射条件を１００ｍＪ／ｃｍ2、周波数：３０Ｈｚ、ショット数：１３２、スキャン速度：０．１ｍｍ／ｓｅｃとし、レーザー光を照射する。このレーザー光により結晶核を発生させる。ただし、このレーザー光の照射は結晶核を増加させるためのものであり、半導体膜の大部分は非晶質状態のままである。こうして、非晶質構造を有する半導体膜１０１よりも高い結晶核の密度を有する非晶質構造を有する半導体膜１０５となる。図１は、この段階での半導体膜の表面をＴＸＲＦで測定を行った結果である。図１よりシリコン膜が溶融しないエネルギー密度のレーザー光によって表面のニッケルが膜中に拡散して結晶核となるシリサイドを形成したことが読み取れる。
【００７９】
ついで、加熱処理で結晶化を行い、結晶構造を有する半導体膜１０６を形成する。（図４（Ｅ））ここでは４５０℃、１時間の熱処理の後、６００℃、１２時間の熱処理行う。こうして得られた結晶構造を有する半導体膜１０６における結晶の集合サイズは約５μｍと比較的大きいものであり、且つ、膜全体に均一な結晶の集合が得られる。図３は、この段階での半導体膜にエッチングを行い、光学顕微鏡にて表面を観察した写真である。
【００８０】
なお、結晶の集合サイズは、レーザーのエネルギー密度やショット数（オーバーラップ率）やスキャン速度で適宜設定することができる。
【００８１】
次いで、得られた結晶構造を有する半導体膜１０６をパターニングして半導体層１０７を形成する。（図４（Ｆ））
【００８２】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１０８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００８３】
次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極１０９を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域１１０及びドレイン領域１１１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００８４】
また、活性化の手段として熱処理とした場合、活性化と同時にゲッタリングを行うことができる。ここでのゲッタリングはソース領域またはドレイン領域に添加したリンによるゲッタリングである。また、結晶化の前に添加した結晶成長を助長させる金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。
【００８５】
以降の工程は、層間絶縁膜１１３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極１１４、ドレイン電極１１５を形成してＴＦＴを完成させる。（図４（Ｇ））
【００８６】
こうして得られたＴＦＴは、チャネル形成領域１１２に複数の粒界を有しているものの、均一性が高く、基板上に形成されたＴＦＴ間のバラツキが小さい。
【００８７】
また、本発明は図４の構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００８８】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００８９】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００９０】
［実施例２］
本実施例ではガラス基板を用い、プラズマＣＶＤ法で得られる非晶質半導体膜を用いてＴＦＴを作製する例を図５に示す。
【００９１】
図５（Ａ）中、２００は、絶縁表面を有する基板、２０１は下地絶縁膜、２０２は非晶質構造を有する半導体膜である。
【００９２】
まず、基板２００上にブロッキング層として酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地絶縁膜２０１を形成する。ここでは下地絶縁膜２０１として２層構造（膜厚５０ｎｍの酸化窒化シリコン膜、膜厚１００ｎｍの酸化窒化シリコン膜）を用いるが、単層膜または２層以上積層させた構造を用いても良い。ただし、ブロッキング層を設ける必要がない場合には下地絶縁膜を形成しなくともよい。
【００９３】
次いで、プラズマＣＶＤ法を用いて、下地絶縁膜上に非晶質構造を有する半導体膜２０２を形成する。なお、プラズマＣＶＤ法で得られる非晶質構造を有する半導体膜は、減圧熱ＣＶＤ法で得られる膜よりも結晶核が形成されやすいという性質を有している。
【００９４】
次いで、酸素を含む雰囲気中で非晶質構造を有する半導体膜２０２の表面に紫外線を照射して酸化膜（図示しない）を形成し、その酸化膜上にスパッタ法でニッケルの薄膜２０３を形成する。（図５（Ａ））ここではニッケルの薄膜としたが、膜でなくともよく、ニッケルが散布されて表面に点在した状態であってもよい。
【００９５】
次いで、線状のエキシマレーザー光を基板の裏面側から照射する。（図５（Ｂ））このレーザー光により結晶核を発生させる。ただし、このレーザー光の照射は結晶核を増加させるためのものであり、半導体膜の大部分は非晶質のままである。こうして、非晶質構造を有する半導体膜２０２よりも高い結晶核の密度を有する非晶質構造を有する半導体膜２０４となる。
【００９６】
ついで、加熱処理で結晶化を行い、結晶構造を有する半導体膜２０５を形成する。（図５（Ｃ））ここでは４５０℃、１時間の熱処理の後、６００℃、１２時間の熱処理行う。こうして得られた結晶構造を有する半導体膜２０５の粒径は約５μｍと比較的大きいものであり、且つ、膜全体に均一な粒径が得られる。
【００９７】
なお、粒径は、レーザーのエネルギー密度やショット数（オーバーラップ率）やスキャン速度で適宜設定することができる。
【００９８】
次いで、得られた結晶構造を有する半導体膜２０５をパターニングして半導体層２０６を形成する。（図５（Ｄ））
【００９９】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜２０７となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【０１００】
次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極２０８を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０９及びドレイン領域２１０を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【０１０１】
また、活性化の手段として熱処理とした場合、活性化と同時にゲッタリングを行うことができる。ここでのゲッタリングはソース領域またはドレイン領域に添加したリンによるゲッタリングである。また、結晶化の前に添加した結晶成長を助長させる金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。
【０１０２】
以降の工程は、層間絶縁膜２１２を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極２１３、ドレイン電極２１４を形成してＴＦＴを完成させる。（図５（Ｅ））
【０１０３】
こうして得られたＴＦＴは、チャネル形成領域２１１に複数の粒界を有しているものの、均一性が高く、基板上に形成されたＴＦＴ間のバラツキが小さい。
【０１０４】
［実施例３］
ここでは、画素部を有するアクティブマトリクス基板を用いた液晶表示装置を作製する方法について図６〜図１０を用いて説明する。
【０１０５】
ＴＦＴをスイッチング素子として用いるアクティブマトリクス型液晶表示装置は、画素電極がマトリクス状に配置された基板（アクティブマトリクス基板）と、対向電極が形成された対向基板とを液晶層を介して対向配置した構造となっている。両基板間はスペーサ等を介して所定の間隔に制御され、画素部の外周部にシール材を用いることで液晶層を封入している。
【０１０６】
以下にアクティブマトリクス基板の作製例を示す。
【０１０７】
まず、絶縁表面を有する基板４０１上に導電膜を形成し、パターニングを施すことにより走査線４０２を形成する。（図６（Ａ））この走査線４０２は後に形成される活性層を光から保護する遮光層としても機能する。ここでは基板４０１として石英基板を用い、走査線４０２としてポリシリコン膜（膜厚７５ｎｍ）とタングステンシリサイド（Ｗ−Ｓｉ）膜（膜厚１５０ｎｍ）の積層構造を用いた。また、ポリシリコン膜はタングステンシリサイドから基板への汚染を保護するものである。
【０１０８】
次いで、走査線４０２を覆う絶縁膜４０３ａ、４０３ｂを膜厚１００〜１０００ｎｍ（代表的には３００〜６００ｎｍ）で形成する。（図６（Ｂ））ここではＣＶＤ法を用いた膜厚１００ｎｍの酸化シリコン膜とＬＰＣＶＤ法を用いた膜厚４８０ｎｍの酸化シリコン膜を積層させた。
【０１０９】
また、絶縁膜４０３ｂを形成した後、絶縁膜表面を化学的及び機械的に研磨する処理（Chemical-Mechanical Polishing、一般にＣＭＰと呼ばれる）により平坦化してもよい。ＣＭＰを用いる場合、絶縁膜に対するＣＭＰの研磨剤（スラリー）には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をＫＯＨ添加水溶液に分散したものを用いると良い。ＣＭＰにより絶縁膜を０．１〜０．５μm程度除去して、表面を平坦化する。例えば、絶縁膜表面の最大高さ（Ｒmax）が０．５μｍ以下、好ましくは０．３μｍ以下となるようにする。ＣＭＰを行った後は、Ｋ（カリウム）などの不純物を除去するため、フッ酸を含むエッチャントで絶縁膜の表面を洗浄することが望ましい。
【０１１０】
次いで、非晶質半導体膜を膜厚１０〜１００ｎｍで形成する。ここでは膜厚５０ｎｍの非晶質シリコン膜（アモルファスシリコン膜）を減圧熱ＣＶＤ法を用いて形成した。さらに非晶質シリコン膜上に減圧熱ＣＶＤ法で膜厚５０ｎｍの酸化珪素膜を形成した。減圧熱ＣＶＤ法では基板の両面に成膜されるため、基板表面側にレジスト膜を形成した後、裏面側の酸化珪素膜をフッ酸を含む溶液で除去し、さらに裏面側の非晶質シリコン膜をＳＦ6とＨｅの混合ガスを用いて除去した。裏面側の膜を除去した後は、レジスト膜を除去し、さらに酸化珪素膜を除去する。
【０１１１】
次いで、この非晶質半導体膜を結晶化させる。本実施例では、非晶質シリコン膜に対して結晶化を助長する金属元素を全面に添加し、基板の裏面側からレーザ光（エキシマレーザ、エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）を照射した後、加熱処理を行うことで結晶粒の粒径が均一な結晶質シリコン膜を形成するものである。ここではオゾンを含む溶液で非晶質シリコン膜の表面に酸化膜を形成した後、結晶化を助長する金属元素としてニッケルを用い、ニッケルを５ｐｐｍ含有する溶液を塗布した後、基板の裏面側からレーザ光（ＸｅＣｌレーザ、エネルギー密度８５ｍＪ／ｃｍ2、１３２ショット、３０Ｈｚ、スキャン速度０．１ｍｍ／ｓｅｃ）を照射した。
【０１１２】
次いで、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（６００℃、１２時間）を行った。この結晶化によって均一な粒径（約５μｍ）の結晶構造を有するシリコン膜（ポリシリコン膜）が得られた。
【０１１３】
この後、ＴＦＴの活性層とする領域からＮｉをゲッタリングする工程を加えてもよい。その場合には、ＴＦＴの活性層とする領域をマスク（酸化シリコン膜）で覆い、結晶質シリコン膜の一部に燐（Ｐ）またはアルゴン（Ａｒ）を添加し、熱処理（窒素雰囲気下で６００℃、１２時間）を行えばよい。
【０１１４】
次いで、パターニングを行い結晶構造を有するシリコン膜の不要な部分を除去して、半導体層４０４を形成する。（図６（Ｃ１））なお、半導体層４０４を形成した後の画素上面図を図６（Ｃ２）に示す。図６（Ｃ２）において、点線Ａ−Ａ’で切断した断面図が図６（Ｃ１）に相当する。
【０１１５】
次いで、保持容量を形成するため、マスク４０５を形成して半導体層の一部（保持容量とする領域）４０６にリンをドーピングする。（図７（Ａ））
【０１１６】
次いで、マスク４０５を除去し、半導体層を覆う絶縁膜を形成した後、マスク４０７を形成して保持容量とする領域４０６上の絶縁膜を除去する。（図７（Ｂ））
【０１１７】
次いで、マスク４０７を除去し、熱酸化を行って絶縁膜（ゲート絶縁膜）４０８ａを形成する。この熱酸化によって最終的なゲート絶縁膜の膜厚は８０ｎｍとなった。なお、保持容量とする領域上に他の領域より薄い絶縁膜４０８ｂを形成した。（図７（Ｃ１））ここでの画素上面図を図７（Ｃ２）に示す。図７（Ｃ２）において、点線Ｂ−Ｂ’で切断した断面図が図７（Ｃ１）に相当する。また、図７中の鎖線内で示した領域は、薄い絶縁膜４０８ｂが形成されている部分である。
【０１１８】
次いで、ＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行った。このチャネルドープ工程は、ＴＦＴしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。もちろん、質量分離を行うイオンインプランテーション法を用いてもよい。
【０１１９】
次いで、絶縁膜４０８ａ、及び絶縁膜４０３ａ、４０３ｂ上にマスク４０９を形成し、走査線４０２に達するコンタクトホールを形成する。（図８（Ａ））そして、コンタクトホールの形成後、マスクを除去する。
【０１２０】
次いで、導電膜を形成し、パターニングを行ってゲート電極４１０および容量配線４１１を形成する。（図８（Ｂ））ここでは、リンがドープされたシリコン膜（膜厚１５０ｎｍ）とタングステンシリサイド（膜厚１５０ｎｍ）との積層構造を用いた。なお、保持容量は、絶縁膜４０８ｂを誘電体とし、容量配線４１１と半導体層の一部４０６とで構成されている。
【０１２１】
次いで、ゲート電極４１０および容量配線４１１をマスクとして自己整合的にリンを低濃度に添加する。（図８（Ｃ１））ここでの画素上面図を図８（Ｃ２）に示す。図８（Ｃ２）において、点線Ｃ−Ｃ’で切断した断面図が図８（Ｃ１）に相当する。この低濃度に添加された領域のリンの濃度が、１×１０16〜５×１０18ａｔｏｍｓ／ｃｍ3、代表的には３×１０17〜３×１０18ａｔｏｍｓ／ｃｍ3となるように調整する。
【０１２２】
次いで、マスク４１２を形成してリンを高濃度に添加し、ソース領域またはドレイン領域となる高濃度不純物領域４１３を形成する。（図９（Ａ））この高濃度不純物領域のリンの濃度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3（代表的には２×１０20〜５×１０20ａｔｏｍｓ／ｃｍ3）となるように調整する。なお、半導体層４０４のうち、ゲート電極４１０と重なる領域はチャネル形成領域４１４となり、マスク４１２で覆われた領域は低濃度不純物領域４１５となりＬＤＤ領域として機能する。そして、不純物元素の添加後、マスク４１２を除去する。
【０１２３】
次いで、ここでは図示しないが、画素と同一基板上に形成される駆動回路に用いるｐチャネル型ＴＦＴを形成するために、マスクでｎチャネル型ＴＦＴとなる領域を覆い、ボロンを添加してソース領域またはドレイン領域を形成する。
【０１２４】
次いで、マスク４１２を除去した後、ゲート電極４１０および容量配線４１１を覆うパッシベーション膜４１６を形成する。このパッシベーション膜は、ゲート電極の酸化を防ぐとともに、後の平坦化の工程でエッチングストッパーとして機能する。ここでは、酸化シリコン膜を７０ｎｍの膜厚で形成した。次いで、半導体層にそれぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するための熱処理工程を行う。ここでは９５０℃、３０分の加熱処理を行った。
【０１２５】
次いで、有機樹脂材料またはシリコン材料からなる層間絶縁膜４１７を形成する。ここでは膜厚１μｍの酸化窒化珪素膜を用い、エッチバックを行って平坦化を行った。次いで、半導体層に達するコンタクトホールを形成した後、電極４１８及びソース配線４１９を形成する。本実施例では電極４１８及びソース配線４１９を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。（図９（Ｂ１））なお、図９（Ｂ２）において点線Ｄ−Ｄ’で切断した断面図が図９（Ｂ１）に相当する。
【０１２６】
次いで、水素化処理をおこなった後、酸化窒化珪素膜（膜厚５００ｎｍ）とＢＣＢ（膜厚１μｍ）と（膜厚３００ｎｍ）との積層からなる層間絶縁膜４２０を形成する。（図１０（Ａ１））次いで、層間絶縁膜４２０上に遮光性を有する導電膜（膜厚１００ｎｍ）を成膜し、パターニングを行って遮光層４２１を形成する。次いで、膜厚１５０ｎｍの酸化窒化珪素膜からなる層間絶縁膜４２２を形成する。次いで、電極４１８に達するコンタクトホール形成する。次いで、１００ｎｍの透明導電膜（ここでは酸化インジウム・スズ（ＩＴＯ）膜）を形成した後、パターニングして画素電極４２３、４２４を形成する。図１０（Ａ２）において、点線Ｅ−Ｅ’で切断した断面図が図１０（Ａ１）に相当する。
【０１２７】
こうして画素部には、表示領域（画素サイズ２６μｍ×２６μｍ）の面積（開口率７６．５％）を確保しつつ、ｎチャネル型ＴＦＴでなる画素ＴＦＴが形成され、十分な保持容量（５１．５ｆＦ）を得ることができる。
【０１２８】
なお、本実施例は一例であって本実施例の工程に限定されないことはいうまでもない。例えば、各導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を組み合わせた合金膜（代表的には、Ｍｏ―Ｗ合金、Ｍｏ―Ｔａ合金）を用いることができる。また、各絶縁膜としては、酸化シリコン膜や窒化シリコン膜や酸化窒化シリコン膜や有機樹脂材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等）膜を用いることができる。
【０１２９】
また、こうして得られたＴＦＴの特性は、良好な電気特性値を示した。
【０１３０】
ＴＦＴの特性のバラツキが抑えられており、特に、図１１に示すように、オフ電流値（Ｌ／Ｗ＝８μｍ／８μｍ）のバラツキが、比較例と比較して低減している。なお、図１１中での比較例は、本実施例の裏面からのレーザー光照射のみを行わず、他の条件を同一として得たＴＦＴである。また、図１１（Ａ）は、ＴＦＴのソース領域とドレイン領域の電圧差が１Ｖでのオフ電流値であり、図１１（Ｂ）は、ＴＦＴのソース領域とドレイン領域の電圧差が５Ｖでのオフ電流値である。また、図１２に示すように、電界効果移動度のバラツキも同様に低減している。
【０１３１】
また、図１３、図１４に示したように、チャネルサイズがＬ／Ｗ＝５０μｍ／５０μｍのＴＦＴにおける特性のほうが、さらに顕著に特性のバラツキが低減されている。なお、図１３（Ａ）は、ＴＦＴのソース領域とドレイン領域の電圧差が１Ｖでのオフ電流値であり、図１３（Ｂ）は、ＴＦＴのソース領域とドレイン領域の電圧差が５Ｖでのオフ電流値である。
【０１３２】
また、本実施例では、画素電極に透明導電膜を用いて透過型表示装置用のアクティブマトリクス基板を作製する例を示したが、画素電極に反射性を有する材料膜を用いて反射型表示装置用のアクティブマトリクス基板を作製してもよい。
【０１３３】
［実施例４］
実施例３では、トップゲート型ＴＦＴを例に説明したが、本発明は図１６に示すボトムゲート型ＴＦＴにも適用することができる。
【０１３４】
図１６（Ａ）は、画素部の画素の一つを拡大した上面図であり、図１６（Ａ）において、点線Ａ−Ａ'で切断した部分が、図１６（Ｂ）の画素部の断面構造に相当する。
【０１３５】
図１６に示す画素部において、画素ＴＦＴ部はＮチャネル型ＴＦＴで形成されている。基板上５１にゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂが設けられている。また、第２絶縁膜上には、活性層としてソース領域またはドレイン領域５４〜５６と、チャネル形成領域５７、５８と、前記ソース領域またはドレイン領域とチャネル形成領域の間にＬＤＤ領域５９、６０が形成される。また、チャネル形成領域５７、５８は絶縁層６１、６２で保護される。絶縁層６１、６２及び活性層を覆う第１の層間絶縁膜６３にコンタクトホールを形成した後、ソース領域５４に接続する配線６４が形成され、ドレイン領域５６に配線６５が接続され、さらにその上にパッシベーション膜６６が形成される。そして、その上に第２の層間絶縁膜６７が形成される。さらに、その上に第３の層間絶縁膜６８が形成され、ＩＴＯ、ＳｎＯ2等の透明導電膜からなる画素電極６９が配線６５と接続される。また、７０は画素電極６９と隣接する画素電極である。
【０１３６】
本実施例では、活性層を上記実施の形態に従って形成する。まず、基板上５１にゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂを順次形成した後、非晶質シリコン膜を形成する。次いで、ニッケルを含有した水溶液を塗布する方法、若しくはスパッタ法にて極薄いニッケル膜を形成する方法を用いて非晶質シリコン膜にニッケルを添加する。次いで、基板の裏面側からレーザー光（エネルギー密度５０〜１５０ｍＪ／ｃｍ2）を照射した後、加熱処理を行うことで結晶質シリコン膜における結晶の集合サイズを均一にすることができる。本発明により絶縁膜を介して存在するゲート電極の有無に関わらず全面に均一な結晶質シリコン膜を得ることができる。次いで、ゲッタリングによりニッケルを除去または低減した後、パターニングを行って活性層を形成する。
【０１３７】
本実施例では一例としてチャネルストップ型のボトムゲート型のＴＦＴの例を示したが特に限定されない。
【０１３８】
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【０１３９】
また、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線７１と、ドレイン領域５６とで形成されている。
【０１４０】
なお、図１６で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。
【０１４１】
［実施例５］
本実施例では、実施例３のアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図１７を用いる。
【０１４２】
まず、上記実施例３に従い、図１０の状態のアクティブマトリクス基板を得た後、図１０のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１４３】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
【０１４４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１４５】
こうして得られた液晶モジュールの構成を図１７の上面図を用いて説明する。
【０１４６】
アクティブマトリクス基板８０１の中央には、画素部８０４が配置されている。画素部８０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路８０２が配置されている。画素部８０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路８０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路８０３は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図１７に示した左右対称配置が望ましい。
【０１４７】
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）８０５から行われる。ＦＰＣ８０５は、基板８０１の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極８０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はＩＴＯを用いて形成した。
【０１４８】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤８０７が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ８１０によって一定のギャップ（基板８０１と対向基板８０６との間隔）を保った状態で、対向基板８０６が貼り付けられる。その後、シール剤８０７が塗布されていない部分より液晶素子が注入され、封止剤８０８によって密閉される。以上の工程により、液晶モジュールが完成する。
【０１４９】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０１５０】
また、本実施例は実施例３に代えて実施例４で得られたアクティブマトリクス基板に適用することもできる。
【０１５１】
［実施例６］
本実施例では、ＥＬ（Electro Luminescence）素子を備えた発光表示装置を作製する例を以下に示す。
【０１５２】
絶縁表面を有する基板（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部、ソース側駆動回路、及びゲート側駆動回路を形成する。これらの画素部や駆動回路は、上記実施例１または上記実施例２に従えば得ることができる。これらの画素部や駆動回路に用いるＴＦＴの活性層に用いる結晶構造を有する半導体膜を形成する際、結晶化を助長する金属元素を添加した後、溶融しないエネルギー範囲のレーザー光を照射することによって、該金属元素を固相状態の膜中に拡散させ、後に行われる熱処理による結晶化を良好に行わせることができる。
【０１５３】
また、結晶化を助長する金属元素を用いない結晶化方法を用いる場合においても、結晶化前に、溶融しないエネルギー範囲のレーザー光を照射することによって、非晶質構造を有する半導体膜に含まれる不純物（半導体膜での拡散係数の高い元素、例えば水素）を固相状態の膜中に拡散させ、後に行われる結晶化を良好に行わせることができる。また、溶融しないエネルギー範囲のレーザー光によって均質な非晶質構造を有する半導体膜に結晶化を行って得られる結晶構造を有する半導体膜も均質なものが得られる。従って、この結晶構造を有する半導体膜を活性層として用いたＴＦＴの特性も均一となり、輝度バラツキが低減できる。
【０１５４】
また、画素部および駆動回路部はシール材で覆われ、そのシール材は保護膜で覆われている。さらに、接着材を用いてカバー材で封止されている。熱や外力などによる変形に耐えるためカバー材は基板と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブラスト法などにより凹部形状（深さ３〜１０μｍ）に加工する。さらに加工して乾燥剤が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
【０１５５】
次に、断面構造について以下に説明する。基板上に絶縁膜が設けられ、絶縁膜の上方には画素部、ゲート側駆動回路が形成されており、画素部は電流制御用ＴＦＴとそのドレインに電気的に接続された画素電極を含む複数の画素により形成される。また、ゲート側駆動回路はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせたＣＭＯＳ回路を用いて形成される。これらのＴＦＴは、上記実施例１または実施例２に従って作製すればよい。
【０１５６】
画素電極はＥＬ素子の陽極として機能する。また、画素電極の両端にはバンクが形成され、画素電極上にはＥＬ層およびＥＬ素子の陰極が形成される。
【０１５７】
ＥＬ層としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１５８】
陰極は全画素に共通の配線としても機能し、接続配線を経由してＦＰＣに電気的に接続されている。さらに、画素部及びゲート側駆動回路に含まれる素子は全て陰極、シール材及び保護膜で覆われている。
【０１５９】
なお、シール材としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１６０】
また、シール材を用いて発光素子を完全に覆った後、すくなくともＤＬＣ膜等からなる保護膜をシール材の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン（登録商標）等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【０１６１】
以上のような構造でＥＬ素子をシール材及び保護膜で封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１６２】
また、画素電極を陰極とし、ＥＬ層と陽極を積層して上記構成とは逆方向に発光する構成としてもよい。
【０１６３】
本発明により、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０１６４】
［実施例７］
本発明を実施して形成されたＴＦＴは様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって以下に示す電子機器が完成する。
【０１６５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８〜図２０に示す。
【０１６６】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１６７】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１６８】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１６９】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１７０】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる
【０１７１】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１７２】
図１９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶モジュール２８０８に適用することができる。
【０１７３】
図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶モジュール２８０８に適用することができる。
【０１７４】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７５】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７６】
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【０１７７】
図２０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０１７８】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１７９】
図２０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。ちなみに図２０（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１８０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態、または実施例１乃至６のうち、いずれか一とどのような組み合わせからなる構成を用いても実現することができる。
【０１８１】
［実施例８］
実施例２では、結晶化を助長する金属元素を添加した後、溶融しないエネルギー範囲のレーザー光（パルス発振のエキシマレーザー光）を照射し、熱処理を行って均一な結晶粒を有する結晶構造を有する半導体膜を得る例を示したが、ここでは連続発振のレーザーを用いる例を示す。
【０１８２】
実施例２に従って、非晶質構造を有する半導体膜上にニッケルの薄膜を形成する。その後、ニッケルの薄膜が設けられた非晶質構造を有する半導体膜に対して溶融しないエネルギー範囲のレーザー光（連続発振のレーザー光）を照射する。
【０１８３】
まず、出力１０Ｗまたは出力６Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波（第２高調波〜第４高調波）に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、非晶質構造を有する半導体膜に照射する。
【０１８４】
前記レーザー光は前記半導体膜が溶融しないエネルギー範囲であることが重要であり、エネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）の範囲で設定し、スキャン速度は０．５〜２０００ｃｍ／ｓｅｃ、好ましくは２００ｃｍ／ｓｅｃより大きい範囲で設定することによって、前記半導体膜が固相状態のままで半導体膜中の金属元素を膜全体に均一に拡散させ、結晶核の数を増加させる。
【０１８５】
次いで、加熱処理で結晶化を行い、結晶構造を有する半導体膜を形成する。ここでは４５０℃、１時間の熱処理の後、６００℃、１２時間の熱処理行う。こうして得られた結晶構造を有する半導体膜の粒径は、膜全体で均一なものが得られる。
【０１８６】
次いで、得られた結晶構造を有する半導体膜をパターニングして半導体層を形成する。次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０９及びドレイン領域２１０を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。また、活性化の手段として熱処理とした場合、活性化と同時にゲッタリングを行うことができる。ここでのゲッタリングはソース領域またはドレイン領域に添加したリンによるゲッタリングである。また、結晶化の前に添加した結晶成長を助長させる金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。
【０１８７】
以降の工程は、層間絶縁膜を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極、ドレイン電極を形成してＴＦＴを完成させる。
【０１８８】
こうして得られたＴＦＴは、チャネル形成領域に複数の粒界を有しているものの、均一性が高く、基板上に形成されたＴＦＴ間のバラツキが小さい。
【０１８９】
また本実施例は、実施例１乃至７のいずれか一と自由に組み合わせることが可能である。
【０１９０】
［実施例９］
実施例２では、結晶化を助長する金属元素を添加した後、溶融しないエネルギー範囲のレーザー光を照射し、熱処理を行って均一な結晶粒を有する結晶構造を有する半導体膜を得る例を示したが、本実施例では、結晶化を助長する金属元素を用いることなく結晶化させる場合の適用例を示す。
【０１９１】
実施例２に従って、下地絶縁膜上に非晶質構造を有する半導体膜を形成する。
【０１９２】
次いで、該半導体膜を溶融しないエネルギー範囲のレーザー光を表面側または裏面側から照射する。レーザー光は、パルス発振のレーザだけでなく連続発振のレーザを用いることもできる。例えば、パルス発振または連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザから選ばれた一種または複数種から出射した光や、連続発振またはパルス発振のＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた一種または複数種から出射した光を用いることが可能である。
【０１９３】
本実施例におけるレーザー光は、非晶質シリコン膜が溶融しないエネルギー範囲であり、且つ、表面状態が変化しないエネルギー範囲であり、且つ、固相状態の半導体膜中を不純物（代表的には水素）が移動しうるエネルギー範囲としている。用いるレーザがパルス発振のレーザーである場合、エネルギー密度は５０〜１５０ｍＪ／ｃｍ2であればよい。
【０１９４】
このように、結晶化前に、溶融しないエネルギー範囲のレーザー光を照射することによって、非晶質構造を有する半導体膜に含まれる不純物（半導体膜中での拡散係数や固溶度の高い元素、例えば水素）を固相状態の膜中に拡散させ、後に行われる結晶化を良好に行わせることができる。水素はニッケルよりも拡散係数が高く比較的低いレーザー光で膜中に拡散される。
【０１９５】
次いで、非晶質構造を有する半導体膜を結晶化させる。結晶化させる手段としては、半導体膜が溶融するエネルギー範囲のレーザー光を照射して結晶化させてもよいし、炉を用いた熱処理を用いて結晶化させてもよいし、ランプから出射させた強光を照射させて結晶化させてもよい。
【０１９６】
例えば、結晶化させる手段として、半導体膜が溶融するエネルギー範囲のレーザー光を用いる場合、２回のレーザー（溶融しないエネルギー範囲のレーザー光と溶融するエネルギー範囲のレーザー光）を照射することで短時間に均一な結晶化を行うことができ、好ましい。
【０１９７】
エキシマレーザー光を用いる場合、エネルギー密度が５０〜１５０ｍＪ／ｃｍ2のパルス発振のレーザーを照射した後、連続して２００ｍＪ／ｃｍ2以上のパルス発振のレーザーを照射して結晶化を行ってもよい。また、ＹＶＯ4レーザー光を用いる場合、２００ｃｍ／ｓｅｃよりスキャン速度を大きくして半導体膜が溶融しないエネルギー範囲の連続発振のレーザー光を照射した後、１００ｃｍ／ｓｅｃ以下にスキャン速度を小さくして半導体膜が溶融するエネルギー範囲の連続発振のレーザー光を照射して結晶化を行ってもよい。
【０１９８】
こうして、溶融しないエネルギー範囲のレーザー光によって均質な非晶質構造を有する半導体膜に結晶化を行って得られる結晶構造を有する半導体膜も均質なものが得られる。従って、この結晶構造を有する半導体膜を活性層として用いたＴＦＴの特性も均一となり、表示むらや輝度バラツキが低減できる。
【０１９９】
また、ここでは結晶化を助長する金属元素を用いない例を示したが、結晶化を助長する金属元素を添加する前に溶融しないエネルギー範囲のレーザー光を照射することも可能である。
【０２００】
また本実施例は、実施例１乃至８のいずれか一と自由に組み合わせることが可能である。
【０２０１】
【発明の効果】
本発明により、結晶の集合サイズを均一にし、結晶の集合を複数備えたチャネル形成領域を有するＴＦＴを得ることができ、ばらつきの非常に少ない半導体装置を得ることができる。特に、液晶表示装置においては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。加えて、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０２０２】
また、本発明により、従来よりも熱処理温度が低く、且つ短時間で結晶化させることもできる。
【図面の簡単な説明】
【図１】 レーザー光の照射後のシリコン表面におけるＴＸＲＦの結果を示すグラフ。
【図２】 裏面側から照射するレーザー光のエネルギー密度と結晶の集合サイズとの関係を示すグラフ。
【図３】 本発明のシリコン膜表面における観察写真図（倍率１００倍）。
【図４】 本発明の作製工程を示す図。（実施例１）
【図５】 本発明の作製工程を示す図。（実施例２）
【図６】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例３）
【図７】 ＡＭ−ＬＣＤの作製工程を示す図。
【図８】 ＡＭ−ＬＣＤの作製工程を示す図。
【図９】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１０】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１１】 ｎチャネル型ＴＦＴ（Ｌ／Ｗ＝８／８）のオフ電流値を示すグラフ。
【図１２】 ｎチャネル型ＴＦＴ（Ｌ／Ｗ＝８／８）の電界効果移動度を示すグラフ。
【図１３】 ｎチャネル型ＴＦＴ（Ｌ／Ｗ＝５０／５０）のオフ電流値を示すグラフ。
【図１４】 ｎチャネル型ＴＦＴ（Ｌ／Ｗ＝５０／５０）の電界効果移動度を示すグラフ。
【図１５】 比較例のシリコン膜表面における観察写真図（倍率１００倍）。
【図１６】 本発明の作製工程を示す図。（実施例４）
【図１７】 液晶モジュールを示す図。（実施例５）
【図１８】 電子機器を示す図。（実施例７）
【図１９】 電子機器を示す図。（実施例７）
【図２０】 電子機器を示す図。（実施例７）
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。半導体装置の代表例として液晶モジュールを備えた液晶表示装置、ＥＬモジュール、および密着型イメージセンサが知られている。
【０００４】
また、液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
【０００５】
液晶表示装置に搭載される液晶モジュールには、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素部を制御するための駆動回路が一枚の基板上に形成される。
【０００６】
また、液晶モジュールの画素部には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
【０００７】
従来では非晶質シリコン膜（アモルファスシリコン膜）を用いてＴＦＴが形成されてきたが、より高性能を求めるために、結晶質シリコン膜（典型的にはポリシリコン膜と呼ばれる）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴとも記す）を作製することが試みられている。このポリシリコンＴＦＴは、電界効果移動度が高いことから、いろいろな機能を備えた回路を形成することも可能である。
【０００８】
この結晶質シリコン膜をガラス基板上に得る一つの技術として特開平8-78329号公報記載の技術が開示されている。同公報記載の技術は、非晶質シリコン膜に対して結晶化を助長する金属元素（代表的にはニッケル）を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶質シリコン膜を形成するものであり、得られる結晶粒のサイズは非常に大きい。
【０００９】
また、上記公報技術は、金属元素を用いないで結晶化を行う場合と比べて金属元素の作用により非晶質シリコン膜の結晶化温度を５０〜１００℃程度下げることが可能であり、結晶化に要する時間も金属元素を用いないで結晶化を行う場合と比べ１／５〜１／１０に低減することができ、生産性においても優れたものである。
【００１０】
【発明が解決しようとする課題】
また、上記公報（特開平8-78329号公報）の技術により得られる結晶質シリコン膜は、独特の結晶構造を有している。柱状の結晶の集合（ドメインとも呼ぶ）が多数形成され、一つの結晶の集合（ドメイン）における全ての結晶は同じ結晶配向を有しており、その結晶の集合（ドメイン）のサイズは約２００μｍ〜３００μｍもの大きさを有している。また、隣りあう結晶の集合（ドメイン）とは、配向が異なっており各集合間に境界を有している。この一つの結晶の集合の内に収まるようチャネル形成領域を配置してＴＦＴを形成すれば、単結晶と同程度の電気特性が得られると予想される。しかし、上記公報の技術では、結晶の集合がランダムに形成され、形成された一つの結晶の集合の内にＴＦＴのチャネル形成領域が配置されるようにＴＦＴを作製することは困難であった。従って、画素部に配置される全てのＴＦＴのチャネル形成領域を一つの結晶の集合の内に形成することも困難であることは言うまでもない。
【００１１】
上記公報の技術を用いた結晶質シリコン膜をＴＦＴの活性層に用いた場合、電気特性が高い長所を有する反面、隣りあう結晶の集合（異なる配向を有する結晶の集合）との境界の存在の有無、或いは、形成される結晶の集合のサイズの違いにより各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。
【００１２】
画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。現在の時点では、このバラツキは許容範囲内であり、問題ない程度であるが、今後、画素サイズの微細化がさらに進み、より高精細な画像が求められた場合、このバラツキが非常に重大な問題になってくると考えられる。
【００１３】
将来、さらに配線幅の微小化するとともにチャネル形成領域のサイズ（チャネル長、チャネル幅）が微小化するため、どうしても集合と集合との境界をチャネル形成領域に有するＴＦＴも形成され、そのＴＦＴ特性（移動度、Ｓ値、オン電流値、オフ電流値等）は境界のないチャネル形成領域を有するＴＦＴと比べて差が生じ、それが表示のバラツキを招くと考えられる。
【００１４】
また、現在の時点では、ガラス基板の歪点以下、即ち約６００℃以下のプロセス温度で均一な粒径を有する結晶質シリコン膜を形成する試みは幾つか提案されているものの、最適といえる手段は見出されていない。
【００１５】
従来、均一性の高い結晶質シリコン膜を得ることと、高い移動度を得ることとを両立させることは困難であった。加えて、約６００℃以下のプロセスで作製することも困難であった。
【００１６】
また、自発光型素子としてＯＬＥＤを有したアクティブマトリクス型発光装置（以下、単に発光装置と呼ぶ）の研究が活発化している。発光装置は有機発光装置（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【００１７】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、ＯＬＥＤを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【００１８】
ＯＬＥＤを用いた発光装置の一つの形態として、各画素毎に複数のＴＦＴを設け、ビデオ信号を順次書き込むことにより画像を表示するアクティブマトリクス駆動方式が知られている。ＯＬＥＤを用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。しかし、ポリシリコンを用いたＴＦＴは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすい。
【００１９】
ＯＬＥＤを用いた発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。
【００２０】
【課題を解決するための手段】
上記諸問題を解決すべく、各種多方面から数多くの実験、検討を重ねたところ、結晶化させようとする非晶質シリコン膜上に結晶化を助長する金属元素を添加し、透光性を有する基板の裏面側からレーザー光（パルス発振のレーザーでのエネルギー密度５０〜１５０ｍＪ／ｃｍ2）を照射した後、加熱処理を行うことで結晶質シリコン膜における結晶の集合サイズを均一にすることができ、上記諸問題、特にＴＦＴのバラツキを解消することができることを見い出し、本発明に至ったものである。
【００２１】
本発明におけるレーザー光は、非晶質シリコン膜が溶融しないエネルギー密度範囲とし、結晶核の数を増加させることを特徴としており、レーザー光照射前後で外見上の変化は全くなく、レーザー光照射後のシリコン膜表面にリッジも生じない。即ち、本発明におけるレーザー光は、非晶質シリコン膜が溶融しないエネルギー範囲であり、且つ、表面状態が変化しないエネルギー範囲であり、且つ、固相状態の半導体膜中を金属元素が移動しうるエネルギー範囲としている。
【００２２】
本発明は、結晶の集合サイズを均一にし、結晶の集合を複数有するチャネル形成領域を有するＴＦＴを得る手段を提供する。本発明によりＴＦＴ特性のばらつきの非常に少ない半導体装置を得ることができ、今後、さらに高精細な表示が要求されてもバラツキに関しては問題ないものとすることができる。
【００２３】
また、加熱処理前に行うレーザー光のエネルギー密度を調節することにより粒径の大きさを制御することが可能である。従って、画素サイズまたはチャネル形成領域のサイズにあわせて、適宜、結晶の集合サイズを調節することができる。従って、今後、チャネル形成領域のサイズの微細化が進んでもバラツキに関しては問題ないものとすることができる。
【００２４】
また、本発明の手段によれば、上記公報記載の技術と熱処理温度が同じ温度であっても結晶化に必要とされる所要時間を短縮できる。
【００２５】
また、本発明の手段によれば、上記公報記載の技術と熱処理温度及び熱処理時間が同じであっても、上記公報記載の技術よりも少ない金属元素の添加量で結晶化することができる。この結晶化を助長する金属元素は、結晶化した後にゲッタリング技術等で除去することが望ましく、より少ない金属元素の添加量で結晶化を行うことが望ましい。また、結晶化させようとする非晶質半導体膜の膜厚が厚ければ厚いほど、熱処理時間の延長、熱処理温度の高温化、或いは、金属元素の添加量増加のいずれか一を選択して結晶化しなければ不十分であったが、本発明は、結晶化させようとする非晶質半導体膜の膜厚が厚くとも熱処理条件を変更することなく結晶化が可能である。即ち、本発明は、従来より広範囲、且つ短時間で非晶質半導体膜を結晶化させることが可能である。
【００２６】
また、加熱処理前に行うレーザー光は、選択的に照射することが可能であり、ＴＦＴ特性のバラツキが重要な箇所、例えば画素部のみに照射し、駆動回路部には照射しないようにすることもできる。また、駆動回路部においてもＴＦＴのバラツキが重要な箇所、例えばアナログスイッチ回路等が存在するので、画素部および駆動回路部の一部に照射するようにしてもよい。本発明は、特にチャネル形成領域サイズが大きい回路である場合に有効であり、チャネル形成領域のチャネル長方向に存在する結晶の集合（ドメイン）を２個以上とすることができる。
【００２７】
本明細書で開示する作製方法に関する発明は、
絶縁表面を有する基板上に非晶質構造を有する半導体膜を形成する第１工程と、
前記非晶質構造を有する半導体膜に金属元素を添加する第２工程と、
前記基板の裏面側から前記基板を通過させて前記非晶質構造を有する半導体膜に光を照射する第３工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する第４工程とを有する半導体装置の作製方法である。
【００２８】
また、他の作製方法に関する発明は、
凹凸を有する絶縁表面上に非晶質構造を有する半導体膜を形成する第１工程と、
前記非晶質構造を有する半導体膜に金属元素を添加する第２工程と、
前記基板の裏面側から前記基板を通過させて前記非晶質構造を有する半導体膜に光を照射する第３工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する第４工程とを有する半導体装置の作製方法である。
【００２９】
上記凸凹を有する絶縁表面とは、基板上に設けられた電極（ゲート電極等）を覆って形成された絶縁膜（ゲート絶縁膜、層間絶縁膜等）の表面、あるいは基板上に設けられた下地絶縁膜の表面、あるいは絶縁性基板の表面を指している。
【００３０】
上記各作製方法において、前記結晶構造を有する半導体膜における結晶の集合の大きさは、概略均一であることを特徴としている。また、前記結晶構造を有する半導体膜における結晶の集合の大きさは、約１μｍ〜２０μｍであることを特徴としている。
【００３１】
また、上記各作製方法において、前記光は、パルス発振のレーザー光において、エネルギー密度５０ｍＪ〜１５０ｍＪ／ｃｍ2であるレーザー光であることを特徴としている。また、本発明は、パルス発振のレーザだけでなく連続発振のレーザを用いることもできる。前記光は、パルス発振または連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザから選ばれた一種または複数種から出射した光である。
【００３２】
加えて、前記光は、連続発振またはパルス発振のＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた一種または複数種から出射した光を用いることが可能であることは言うまでもない。
【００３３】
ただし、連続発振のレーザを用いる場合、前記光は前記半導体膜が溶融しないエネルギー範囲であることが重要であり、エネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）の範囲で設定し、走査速度（スキャン速度）は０．５〜２０００ｃｍ／ｓｅｃの範囲で設定することによって、前記半導体膜が固相状態のままで半導体膜中の金属元素を膜全体に均一に拡散させ、結晶核の数を増加させる。
【００３４】
また、上記各作製方法において、前記金属元素は、結晶化を助長する金属元素であることを特徴としている。本明細書中において、結晶化を助長する金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種である。
【００３５】
また、結晶化の前に溶融しないエネルギー範囲、且つ、表面状態が変化しないエネルギー範囲でレーザー光を照射してもよく、他の作製方法に関する発明は、絶縁表面を有する基板上に非晶質構造を有する半導体膜を形成する第１工程と、前記非晶質構造を有する半導体膜に該半導体膜が溶融しないエネルギー範囲の光を表面側または裏面側に照射する第２工程と、
前記非晶質構造を有する半導体膜を結晶化させて結晶構造を有する半導体膜を形成する第３工程とを有する半導体装置の作製方法である。
【００３６】
上記第３の工程は、前記非晶質構造を有する半導体膜にレーザー光（溶融する範囲のエネルギーを有する光）を照射する工程、前記非晶質構造を有する半導体膜を加熱する工程、または前記非晶質構造を有する半導体膜に結晶化を助長する金属元素を添加した後に加熱する工程であればよい。
【００３７】
このように、結晶化前に、溶融しないエネルギー範囲のレーザー光を照射することによって、非晶質構造を有する半導体膜に含まれる不純物（半導体膜中での拡散係数や固溶度の高い元素、例えば水素）を固相状態の膜中に拡散させ、後に行われる結晶化を良好に行わせることができる。また、溶融しないエネルギー範囲のレーザー光によって均質な非晶質構造を有する半導体膜に結晶化を行って得られる結晶構造を有する半導体膜も均質なものが得られる。従って、この結晶構造を有する半導体膜を活性層として用いたＴＦＴの特性も均一となり、表示むらや輝度バラツキが低減できる。
【００３８】
また、選択的にレーザー光の照射を行ってもよく、他の作製方法に関する発明は、画素部と駆動回路とを同一基板上に有する半導体装置の作製方法であって、絶縁表面を有する基板上に非晶質構造を有する半導体膜を形成する第１工程と、前記非晶質構造を有する半導体膜のうち、画素部となる領域のみに前記半導体膜が溶融しないエネルギー範囲の光を選択的に照射する第２工程と、
前記非晶質構造を有する半導体膜を加熱して結晶構造を有する半導体膜を形成する第３工程とを有する半導体装置の作製方法である。
【００３９】
また、上記作製方法により得られる半導体装置は、本発明独特の特徴を有する。本発明の構成は、第１のＴＦＴが設けられた第１の領域と、第２のＴＦＴが設けられた第２の領域とを同一基板上に有する半導体装置であって、
前記第１のＴＦＴは、結晶構造を有する半導体膜を活性層とし、結晶粒の大きさが前記第２のＴＦＴより小さく、且つ、前記第１の領域における結晶粒の大きさのバラツキが前記第２の領域よりも小さいことを特徴とする半導体装置である。
【００４０】
選択的にレーザー光（半導体膜が溶融しないエネルギー範囲）の照射を行うことによって、所望の回路に適したＴＦＴを作り分けることができる。例えば、バラツキが重要視される回路に用いるＴＦＴ、例えばスイッチング素子として用いる画素ＴＦＴやアナログスイッチ回路のＴＦＴを形成する領域にはレーザー光（半導体膜が溶融しないエネルギー範囲）を照射し、バラツキよりもオン電流の増加が重要視される回路に用いるＴＦＴ、例えばバッファ回路のＴＦＴには、レーザー光を照射しないようにする。その後、熱処理を行うことによって結晶化を行えば、結晶粒が小さく、バラツキの小さい領域（レーザー光を照射した領域）と、結晶粒の大きい領域（レーザー光を照射しない領域）を選択的に形成することができる。
【００４１】
また、上記構成において、前記第１の領域は画素部であり、前記第２の領域は駆動回路であることを特徴としている。結晶粒の大きさのバラツキが小さいＴＦＴを画素ＴＦＴとする表示部は、表示むらのない表示装置、代表的には液晶表示装置やＯＬＥＤを有する表示装置を完成させることができる。
【００４２】
なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「電極」という文言に「配線」は常に含められているものとする。
【００４３】
また、本明細書では、ＯＬＥＤの陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【００４４】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【００４５】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００４６】
本発明では第１の段階として非晶質半導体膜上に金属元素を添加し、第２の段階として裏面側からレーザー光（エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）を照射し、第３の段階として熱処理を行って結晶化させることにより、均一な結晶の集合を有する結晶質半導体膜を形成し、且つ、該膜中の結晶の集合サイズを制御するものである。
【００４７】
なお、非晶質半導体膜は、減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等で得られる半導体材料、例えば、シリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金を用いることが可能である。
【００４８】
また、結晶化の前に、結晶成長を助長させるために添加した金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。結晶成長を助長させる金属元素の添加方法としては、金属元素を含む溶液を塗布する方法でもよいし、スパッタ法やＣＶＤ法で薄い膜を形成する方法でもよい。ゲッタリングの手段としては、希ガス（代表的にはアルゴン）を含有した非晶質シリコン膜（ゲッタリングサイト）を酸化膜を介して結晶質シリコン膜上に積層し、熱処理を行って結晶質シリコン膜中の金属元素（代表的にはニッケル）をゲッタリングサイトに移動させて、結晶質シリコン膜中から除去または低減する方法、若しくは結晶質シリコンの一部にリンまたは希ガスを添加してゲッタリングサイトを形成し、熱処理を行って被ゲッタリング領域から金属元素（代表的にはニッケル）をゲッタリングサイトに移動させてゲッタリングを行う方法を用いればよい。
【００４９】
また、レーザー光としては、気体レーザとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザが適用される。当該レーザの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。中でも、パルス発振型または連続発振型のエキシマレーザーや、連続発振型のＹＡＧレーザーの第２高調波または第３高調波、ＹＶＯ4レーザーの第２高調波を用いることが好ましい。また、レーザー光の照射される領域の形状は、線状であってもよいし、矩形や楕円であってもよい。
【００５０】
以下に示す説明ではパルス発振のレーザー光（エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）を用いた場合について述べるが、連続発振のレーザー光を用いることができることは言うまでもない。
【００５１】
本発明により結晶の集合サイズの揃った結晶質半導体膜が得られ、チャネル形成領域がいかなる場所に配置されてもチャネル形成領域には複数の結晶の集合（複数のドメイン）が存在し、チャネル形成領域に結晶の集合間の境界が均等に存在するため均一な電気的特性を得ることができる。
【００５２】
また、本発明は、裏面側からレーザー光（エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）を照射して多数の結晶核を形成した後、熱処理でさらに結晶核を増加させて結晶化するため、結晶化に必要な時間の短縮が可能である。加えて、本発明は、熱処理温度が従来より比較的低くとも短時間で結晶化させることができる。また、本発明は、結晶化を助長する金属元素の添加量を増やすことなく膜厚の厚い半導体膜、例えば膜厚８０ｎｍ以上の非晶質シリコン膜を結晶化させることが可能である。
【００５３】
裏面側からレーザー光を照射した後、顕微鏡観察を行ったが、特に照射前と変化は全く見られなかった。このレーザー光（エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）は、結晶化にレーザー光を使用する場合の強度（エネルギー密度２００ｍＪ／ｃｍ2〜２５０ｍＪ／ｃｍ2以上）に比べて非常に弱いレベルであり、本発明のレーザー光のエネルギー密度では半導体膜は溶融せず、リッジ等も生じない。この弱いエネルギー密度でのレーザー光の照射の後、熱処理を行って結晶化を行うと均一な結晶の集合が多数形成される。
【００５４】
この均一な結晶の集合サイズが得られるメカニズムを解明するため、以下の実験を行った。
【００５５】
(実験１)
まず、石英基板上に減圧熱ＣＶＤ法にて膜厚２８０ｎｍの酸化シリコン膜と、膜厚６９ｎｍの非晶質シリコン膜とを積層形成し、ニッケル酢酸水溶液（５ｐｐｍ）を塗布したサンプルを用意した。次いで、レーザー光の条件（エネルギー密度、ショット数）を振って照射を行った後、ＴＸＲＦ（Total Refrection X-Ray Fluorescence:全反射蛍光Ｘ線分光）により表面におけるニッケル検出強度とシリコン検出強度を測定し、シリコン検出強度に対するニッケル検出強度の比を算出した。なお、この実験１では、レーザー光の照射直後でのニッケル濃度変化の有無を調べる実験である。
【００５６】
図１が実験１の結果である。図１において、基板の裏面側からショット数１３２のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを□印でプロットして示し、基板の裏面側からショット数１３のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを○印でプロットして示した。また、比較のため、基板の表面側からショット数１３２のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを■印でプロットして示し、基板の表面側からショット数１３のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを●印でプロットして示した。また、比較のためレーザー光を照射しなかったサンプルを▲印でプロットして示した。
【００５７】
(実験２)
次いで、実験１で裏面側からのレーザー光の照射を行ったサンプルを用い、それぞれのサンプルに対して熱処理（４５０℃、１時間の熱処理後、さらに６００℃、１２時間の熱処理）を行って結晶化させた後、光学顕微鏡を用いて結晶の集合サイズを測定した。なお、この実験２では、裏面側からのレーザー光の照射後、熱処理を行って結晶化させた場合において、結晶の集合のサイズとエネルギー密度との関係を調べる実験である。
【００５８】
図２が実験２の結果である。図２において、基板の裏面側からショット数１３２のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを□印でプロットして示し、基板の裏面側からショット数１３のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを○印でプロットして示し、基板の裏面側からショット数６６のエキシマレーザー光（エネルギー密度６０ｍＪ／ｃｍ2、９０ｍＪ／ｃｍ2、１２０ｍＪ／ｃｍ2、１５０ｍＪ／ｃｍ2、１８０ｍＪ／ｃｍ2）をそれぞれ照射したサンプルを△印でプロットして示した。
【００５９】
これらの実験結果から、均一な結晶の集合サイズが得られるメカニズムを発明者らは以下のように考えている。
【００６０】
レーザー照射の際、レーザーの光反応によってＳｉ−Ｓｉ格子結合が切断され、そこに金属（ニッケル）が置換され、シリサイド（ＮｉＳｉX）反応が促進される。即ち、ニッケルがレーザー照射によって膜中に拡散してシリサイド（ＮｉＳｉX）が形成される。図１で、エネルギー密度６０ｍＪ／ｃｍ2以上のレーザー光によってニッケルが膜中に拡散して表面におけるニッケルが減少している様子がうかがえる。即ち、レーザー照射によって固相状態のシリコン膜中をニッケルが移動し、拡散している。さらに後で行われる熱処理によってもシリサイド（ＮｉＳｉX）が形成される。こうして形成されたシリサイドは結晶核となり結晶化が進む。この結晶核の数が多ければ多いほど結晶粒のサイズ及び結晶の集合サイズが微小になる。このように本発明は、結晶核の数を増加させることによって均一な結晶の集合サイズを得ることができる。図２で最も小さい結晶の集合サイズは、レーザー光が、ショット数１３２、エネルギー密度６０ｍＪ／ｃｍ2の条件で得られ、そのサイズは、約５μｍであった。なお、図３に光学顕微鏡での観察写真図を示す。
【００６１】
なお、結晶核の数を増加する他の手段としては、結晶化を助長する金属元素を多量に添加して、前記半導体膜の表面エネルギーおよび化学ポテンシャルを変化させる方法も挙げることができるが、この方法では、結晶核の数が増加する一方、金属元素が高抵抗領域（チャネル形成領域やオフセット領域）中に金属化合物として過剰に残留すると言う問題がある。前記金属化合物は電流が流れやすいため、高抵抗領域であるべき領域の抵抗を下げることになり、ＴＦＴの電気的特性の安定性および信頼性を損なう原因となる。
【００６２】
ちなみに、裏面側からのレーザー照射を行わずに金属元素を添加して熱処理のみを行って結晶化を行った場合では、結晶の集合の数は少なく、結晶の集合サイズは約２００μｍ〜３００μｍとなる。また、熱処理のみを行って結晶化を行った場合での、光学顕微鏡での観察写真図を図１５に示す。
【００６３】
また、裏面側からでなく表面側から同様のレーザー照射を行い熱処理を行って結晶化を行った場合においては、熱処理のみを行って結晶化を行った場合と比較して結晶の集合サイズが小さくなるものの、裏面側とは異なり、結晶粒のサイズは５μｍよりも大きく、不均一なものとなった。また、裏面側から照射する場合と、表面側から照射する場合とで半導体膜自体に照射されるエネルギー密度が異なっているが、そのエネルギー密度を換算して実効エネルギー密度を同一として比較しても結晶の集合サイズは５μｍよりも大きく、不均一なものとなった。これらのことから、裏面からレーザーを照射して加熱することで結晶の集合サイズの均一性が得られる原因は、レーザー密度ではなく、裏面からレーザー光を照射することが結晶の集合サイズの均一性に寄与していると予想される。
【００６４】
また、結晶化を助長する金属元素を用いて半導体膜の結晶化を行なうと、金属元素に起因して形成された結晶核から結晶成長した結晶粒と、自然核（本明細書中では、形成された結晶核が金属元素に起因する結晶核以外のものを自然核と定義する。）から結晶成長した結晶粒とが混在し、半導体膜の物性にばらつきを生じていた。なお、自然核は６００℃以上の高温や、結晶化に要する時間が長時間になると発生する場合があることが知られている。このようなばらつきは、電気的特性のばらつきの原因や、各種半導体装置の表示部として用いたときの表示むらの原因となっていた。
【００６５】
本発明は、このような自然核の発生を抑え、結晶核の数を制御し、均一な結晶の集合を得るとともにその結晶の集合サイズ制御を可能とするものである。本発明では結晶の集合のサイズを約１μｍ〜２０μｍとしたが、特に限定されない。ＴＦＴによって適切なサイズは様々であり、それぞれのＴＦＴに適切なサイズを設定すればよい。本発明はその結晶の集合サイズの設定もレーザー光のエネルギー密度やショット数によって自由に決定することができる。即ち、本発明は結晶の集合サイズを１μｍ〜２０μｍの範囲内で自由に制御でき、かつ均一な特性を有する半導体膜が得られる。よって、均一な特性を有する半導体膜を活性層としたＴＦＴは均一な電気特性を備える。
【００６６】
なお、本発明は、結晶化前にレーザー光の照射を行うが、結晶化を炉での熱処理で行うため半導体膜表面にリッジは形成されない。従来のレーザー光による結晶化では結晶成長がぶつかりあったリッジが形成され、半導体層表面に凹凸が生じ、オフ電流値の低下につながっていた。また、従来のレーザー光による結晶化はレーザー照射後の冷却期間においてランダムに結晶核が発生し、さらにランダムな方向に結晶成長が行われ、微小な結晶粒が形成され、その粒径も不均一となるとともに多くの結晶欠陥が形成されると予想される。また、従来のレーザー光による結晶化では均一なエネルギーが膜全体に与えられず、レーザー光を照射した波のような跡が残っていた。対して、本発明は熱処理による結晶化であり、均一なエネルギーを膜全体に与えることができる。
【００６７】
また、従来の高温アニールによる固相成長は、自然核の発生で結晶成長が行われていたため、その自然核はランダムに発生していた。対して、本発明は非晶質半導体膜に金属元素を添加し、裏面からのレーザー光（半導体膜が溶融しないエネルギー範囲であり、且つ固相状態である半導体膜中に金属元素が拡散するエネルギー範囲）の照射を行うことにより結晶核の発生を制御することができる。
【００６８】
また、従来の結晶化方法（レーザー結晶化、固相成長法）により形成される結晶は面内で不均一な粒径サイズであった。粒径が局所的に小さかったり、全体的に１μｍ以下のものとなっていた。
【００６９】
また、配線を覆って絶縁膜を形成し、配線の影響で凸凹を有した絶縁表面上に非晶質半導体膜を形成して、金属元素を添加し、裏面からレーザー光を照射した後、熱処理する実験を行った。すると、凸凹に関係なく均一な結晶粒が得られた。この実験結果は、凸凹も結晶核を発生する起点となり得るが、金属元素および裏面からのレーザー光による核発生のほうが優先して結晶核が形成され結晶化することを示している。従って、本発明は、基板の凹凸にも関係なく均一な結晶粒が得られ、さらに半導体膜の下層に配線を配置しても均一な結晶粒が得られる。
【００７０】
また、本発明は、トップゲート型ＴＦＴに限らず、ボトムゲート型ＴＦＴにおいても非常に有効な技術である。ボトムゲート型ＴＦＴにおいては、ゲート電極を覆う絶縁膜上に形成された非晶質シリコン膜を結晶化させるプロセスとなるが、従来ではゲート電極と重なる領域と重ならない領域とで結晶状態が大きく異なっていた。本発明により、ゲート電極を覆う絶縁膜上に形成された非晶質シリコン膜を全面に渡って均一な結晶状態で結晶化させることができる。
【００７１】
また、結晶化の前に希ガス元素、窒素、およびアンモニアから選ばれた一種または複数種を主成分とする気体をプラズマ化した雰囲気中に、非晶質シリコン膜を曝す処理を行って、さらに結晶核の数を増加させてもよい。
【００７２】
また、上述の実験はパルス発振のエキシマレーザを用いたものであるが、連続発振のレーザも半導体膜が溶融しないエネルギー範囲を適宜調節すれば同様の結果が得られる。
【００７３】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００７４】
（実施例）
［実施例１］
本実施例では石英基板（厚さ１．１ｍｍ）を用い、減圧熱ＣＶＤ法で得られる非晶質半導体膜を用いてＴＦＴを作製する例を図４に示す。
【００７５】
まず、減圧熱ＣＶＤ法で厚さ５０ｎｍのアモルファスシリコン膜１０１と厚さ５０ｎｍの酸化シリコン膜１０２を石英基板１００に成膜する。（図４（Ａ））
【００７６】
次いで、裏面側に形成されたアモルファスシリコン膜および酸化シリコン膜を除去するためにレジスト膜１０３を形成する。次いで、裏面側に形成された酸化シリコン膜をフッ酸を含む溶液で除去し、アモルファスシリコン膜をＳＦ6とＨｅとの混合ガスを用いて除去する。（図４（Ｂ））
【００７７】
次いで、レジスト膜を除去し、酸化シリコン膜１０２を除去し、基板を希フッ酸で洗浄した後、オゾン水によりアモルファスシリコン膜の表面に酸化膜（図示しない）を形成する。次いで、ニッケルを含む溶液（５ｐｐｍ）をスピンコートして薄い金属膜１０４を形成する。（図４（Ｃ））ここでは結晶化を助長する金属元素としてニッケルを用いる。ニッケルはシリコン膜に対する拡散係数および固溶度が非常に高く、本発明に適した金属元素である。
【００７８】
次いで、線状のレーザー光を基板の裏面側から照射する。（図４（Ｄ））ここではエキシマレーザ（ＸｅＣｌ：３０８ｎｍ）を用いる。レーザー光の照射条件は、エネルギー密度：５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2、周波数：３０Ｈｚ、ショット数：６６〜１３２、スキャン速度：０．１ｍｍ／ｓｅｃとすればよい。なお、周波数を３０Ｈｚより高く設定すればスキャン速度を０．１ｍｍ／ｓｅｃ以上とすることができる。ここでは、レーザー光の照射条件を１００ｍＪ／ｃｍ2、周波数：３０Ｈｚ、ショット数：１３２、スキャン速度：０．１ｍｍ／ｓｅｃとし、レーザー光を照射する。このレーザー光により結晶核を発生させる。ただし、このレーザー光の照射は結晶核を増加させるためのものであり、半導体膜の大部分は非晶質状態のままである。こうして、非晶質構造を有する半導体膜１０１よりも高い結晶核の密度を有する非晶質構造を有する半導体膜１０５となる。図１は、この段階での半導体膜の表面をＴＸＲＦで測定を行った結果である。図１よりシリコン膜が溶融しないエネルギー密度のレーザー光によって表面のニッケルが膜中に拡散して結晶核となるシリサイドを形成したことが読み取れる。
【００７９】
ついで、加熱処理で結晶化を行い、結晶構造を有する半導体膜１０６を形成する。（図４（Ｅ））ここでは４５０℃、１時間の熱処理の後、６００℃、１２時間の熱処理行う。こうして得られた結晶構造を有する半導体膜１０６における結晶の集合サイズは約５μｍと比較的大きいものであり、且つ、膜全体に均一な結晶の集合が得られる。図３は、この段階での半導体膜にエッチングを行い、光学顕微鏡にて表面を観察した写真である。
【００８０】
なお、結晶の集合サイズは、レーザーのエネルギー密度やショット数（オーバーラップ率）やスキャン速度で適宜設定することができる。
【００８１】
次いで、得られた結晶構造を有する半導体膜１０６をパターニングして半導体層１０７を形成する。（図４（Ｆ））
【００８２】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１０８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００８３】
次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極１０９を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域１１０及びドレイン領域１１１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００８４】
また、活性化の手段として熱処理とした場合、活性化と同時にゲッタリングを行うことができる。ここでのゲッタリングはソース領域またはドレイン領域に添加したリンによるゲッタリングである。また、結晶化の前に添加した結晶成長を助長させる金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。
【００８５】
以降の工程は、層間絶縁膜１１３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極１１４、ドレイン電極１１５を形成してＴＦＴを完成させる。（図４（Ｇ））
【００８６】
こうして得られたＴＦＴは、チャネル形成領域１１２に複数の粒界を有しているものの、均一性が高く、基板上に形成されたＴＦＴ間のバラツキが小さい。
【００８７】
また、本発明は図４の構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００８８】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００８９】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００９０】
［実施例２］
本実施例ではガラス基板を用い、プラズマＣＶＤ法で得られる非晶質半導体膜を用いてＴＦＴを作製する例を図５に示す。
【００９１】
図５（Ａ）中、２００は、絶縁表面を有する基板、２０１は下地絶縁膜、２０２は非晶質構造を有する半導体膜である。
【００９２】
まず、基板２００上にブロッキング層として酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地絶縁膜２０１を形成する。ここでは下地絶縁膜２０１として２層構造（膜厚５０ｎｍの酸化窒化シリコン膜、膜厚１００ｎｍの酸化窒化シリコン膜）を用いるが、単層膜または２層以上積層させた構造を用いても良い。ただし、ブロッキング層を設ける必要がない場合には下地絶縁膜を形成しなくともよい。
【００９３】
次いで、プラズマＣＶＤ法を用いて、下地絶縁膜上に非晶質構造を有する半導体膜２０２を形成する。なお、プラズマＣＶＤ法で得られる非晶質構造を有する半導体膜は、減圧熱ＣＶＤ法で得られる膜よりも結晶核が形成されやすいという性質を有している。
【００９４】
次いで、酸素を含む雰囲気中で非晶質構造を有する半導体膜２０２の表面に紫外線を照射して酸化膜（図示しない）を形成し、その酸化膜上にスパッタ法でニッケルの薄膜２０３を形成する。（図５（Ａ））ここではニッケルの薄膜としたが、膜でなくともよく、ニッケルが散布されて表面に点在した状態であってもよい。
【００９５】
次いで、線状のエキシマレーザー光を基板の裏面側から照射する。（図５（Ｂ））このレーザー光により結晶核を発生させる。ただし、このレーザー光の照射は結晶核を増加させるためのものであり、半導体膜の大部分は非晶質のままである。こうして、非晶質構造を有する半導体膜２０２よりも高い結晶核の密度を有する非晶質構造を有する半導体膜２０４となる。
【００９６】
ついで、加熱処理で結晶化を行い、結晶構造を有する半導体膜２０５を形成する。（図５（Ｃ））ここでは４５０℃、１時間の熱処理の後、６００℃、１２時間の熱処理行う。こうして得られた結晶構造を有する半導体膜２０５の粒径は約５μｍと比較的大きいものであり、且つ、膜全体に均一な粒径が得られる。
【００９７】
なお、粒径は、レーザーのエネルギー密度やショット数（オーバーラップ率）やスキャン速度で適宜設定することができる。
【００９８】
次いで、得られた結晶構造を有する半導体膜２０５をパターニングして半導体層２０６を形成する。（図５（Ｄ））
【００９９】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜２０７となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【０１００】
次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極２０８を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０９及びドレイン領域２１０を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【０１０１】
また、活性化の手段として熱処理とした場合、活性化と同時にゲッタリングを行うことができる。ここでのゲッタリングはソース領域またはドレイン領域に添加したリンによるゲッタリングである。また、結晶化の前に添加した結晶成長を助長させる金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。
【０１０２】
以降の工程は、層間絶縁膜２１２を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極２１３、ドレイン電極２１４を形成してＴＦＴを完成させる。（図５（Ｅ））
【０１０３】
こうして得られたＴＦＴは、チャネル形成領域２１１に複数の粒界を有しているものの、均一性が高く、基板上に形成されたＴＦＴ間のバラツキが小さい。
【０１０４】
［実施例３］
ここでは、画素部を有するアクティブマトリクス基板を用いた液晶表示装置を作製する方法について図６〜図１０を用いて説明する。
【０１０５】
ＴＦＴをスイッチング素子として用いるアクティブマトリクス型液晶表示装置は、画素電極がマトリクス状に配置された基板（アクティブマトリクス基板）と、対向電極が形成された対向基板とを液晶層を介して対向配置した構造となっている。両基板間はスペーサ等を介して所定の間隔に制御され、画素部の外周部にシール材を用いることで液晶層を封入している。
【０１０６】
以下にアクティブマトリクス基板の作製例を示す。
【０１０７】
まず、絶縁表面を有する基板４０１上に導電膜を形成し、パターニングを施すことにより走査線４０２を形成する。（図６（Ａ））この走査線４０２は後に形成される活性層を光から保護する遮光層としても機能する。ここでは基板４０１として石英基板を用い、走査線４０２としてポリシリコン膜（膜厚７５ｎｍ）とタングステンシリサイド（Ｗ−Ｓｉ）膜（膜厚１５０ｎｍ）の積層構造を用いた。また、ポリシリコン膜はタングステンシリサイドから基板への汚染を保護するものである。
【０１０８】
次いで、走査線４０２を覆う絶縁膜４０３ａ、４０３ｂを膜厚１００〜１０００ｎｍ（代表的には３００〜６００ｎｍ）で形成する。（図６（Ｂ））ここではＣＶＤ法を用いた膜厚１００ｎｍの酸化シリコン膜とＬＰＣＶＤ法を用いた膜厚４８０ｎｍの酸化シリコン膜を積層させた。
【０１０９】
また、絶縁膜４０３ｂを形成した後、絶縁膜表面を化学的及び機械的に研磨する処理（Chemical-Mechanical Polishing、一般にＣＭＰと呼ばれる）により平坦化してもよい。ＣＭＰを用いる場合、絶縁膜に対するＣＭＰの研磨剤（スラリー）には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をＫＯＨ添加水溶液に分散したものを用いると良い。ＣＭＰにより絶縁膜を０．１〜０．５μm程度除去して、表面を平坦化する。例えば、絶縁膜表面の最大高さ（Ｒmax）が０．５μｍ以下、好ましくは０．３μｍ以下となるようにする。ＣＭＰを行った後は、Ｋ（カリウム）などの不純物を除去するため、フッ酸を含むエッチャントで絶縁膜の表面を洗浄することが望ましい。
【０１１０】
次いで、非晶質半導体膜を膜厚１０〜１００ｎｍで形成する。ここでは膜厚５０ｎｍの非晶質シリコン膜（アモルファスシリコン膜）を減圧熱ＣＶＤ法を用いて形成した。さらに非晶質シリコン膜上に減圧熱ＣＶＤ法で膜厚５０ｎｍの酸化珪素膜を形成した。減圧熱ＣＶＤ法では基板の両面に成膜されるため、基板表面側にレジスト膜を形成した後、裏面側の酸化珪素膜をフッ酸を含む溶液で除去し、さらに裏面側の非晶質シリコン膜をＳＦ6とＨｅの混合ガスを用いて除去した。裏面側の膜を除去した後は、レジスト膜を除去し、さらに酸化珪素膜を除去する。
【０１１１】
次いで、この非晶質半導体膜を結晶化させる。本実施例では、非晶質シリコン膜に対して結晶化を助長する金属元素を全面に添加し、基板の裏面側からレーザ光（エキシマレーザ、エネルギー密度５０ｍＪ／ｃｍ2〜１５０ｍＪ／ｃｍ2）を照射した後、加熱処理を行うことで結晶粒の粒径が均一な結晶質シリコン膜を形成するものである。ここではオゾンを含む溶液で非晶質シリコン膜の表面に酸化膜を形成した後、結晶化を助長する金属元素としてニッケルを用い、ニッケルを５ｐｐｍ含有する溶液を塗布した後、基板の裏面側からレーザ光（ＸｅＣｌレーザ、エネルギー密度８５ｍＪ／ｃｍ2、１３２ショット、３０Ｈｚ、スキャン速度０．１ｍｍ／ｓｅｃ）を照射した。
【０１１２】
次いで、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（６００℃、１２時間）を行った。この結晶化によって均一な粒径（約５μｍ）の結晶構造を有するシリコン膜（ポリシリコン膜）が得られた。
【０１１３】
この後、ＴＦＴの活性層とする領域からＮｉをゲッタリングする工程を加えてもよい。その場合には、ＴＦＴの活性層とする領域をマスク（酸化シリコン膜）で覆い、結晶質シリコン膜の一部に燐（Ｐ）またはアルゴン（Ａｒ）を添加し、熱処理（窒素雰囲気下で６００℃、１２時間）を行えばよい。
【０１１４】
次いで、パターニングを行い結晶構造を有するシリコン膜の不要な部分を除去して、半導体層４０４を形成する。（図６（Ｃ１））なお、半導体層４０４を形成した後の画素上面図を図６（Ｃ２）に示す。図６（Ｃ２）において、点線Ａ−Ａ’で切断した断面図が図６（Ｃ１）に相当する。
【０１１５】
次いで、保持容量を形成するため、マスク４０５を形成して半導体層の一部（保持容量とする領域）４０６にリンをドーピングする。（図７（Ａ））
【０１１６】
次いで、マスク４０５を除去し、半導体層を覆う絶縁膜を形成した後、マスク４０７を形成して保持容量とする領域４０６上の絶縁膜を除去する。（図７（Ｂ））
【０１１７】
次いで、マスク４０７を除去し、熱酸化を行って絶縁膜（ゲート絶縁膜）４０８ａを形成する。この熱酸化によって最終的なゲート絶縁膜の膜厚は８０ｎｍとなった。なお、保持容量とする領域上に他の領域より薄い絶縁膜４０８ｂを形成した。（図７（Ｃ１））ここでの画素上面図を図７（Ｃ２）に示す。図７（Ｃ２）において、点線Ｂ−Ｂ’で切断した断面図が図７（Ｃ１）に相当する。また、図７中の鎖線内で示した領域は、薄い絶縁膜４０８ｂが形成されている部分である。
【０１１８】
次いで、ＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行った。このチャネルドープ工程は、ＴＦＴしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。もちろん、質量分離を行うイオンインプランテーション法を用いてもよい。
【０１１９】
次いで、絶縁膜４０８ａ、及び絶縁膜４０３ａ、４０３ｂ上にマスク４０９を形成し、走査線４０２に達するコンタクトホールを形成する。（図８（Ａ））そして、コンタクトホールの形成後、マスクを除去する。
【０１２０】
次いで、導電膜を形成し、パターニングを行ってゲート電極４１０および容量配線４１１を形成する。（図８（Ｂ））ここでは、リンがドープされたシリコン膜（膜厚１５０ｎｍ）とタングステンシリサイド（膜厚１５０ｎｍ）との積層構造を用いた。なお、保持容量は、絶縁膜４０８ｂを誘電体とし、容量配線４１１と半導体層の一部４０６とで構成されている。
【０１２１】
次いで、ゲート電極４１０および容量配線４１１をマスクとして自己整合的にリンを低濃度に添加する。（図８（Ｃ１））ここでの画素上面図を図８（Ｃ２）に示す。図８（Ｃ２）において、点線Ｃ−Ｃ’で切断した断面図が図８（Ｃ１）に相当する。この低濃度に添加された領域のリンの濃度が、１×１０16〜５×１０18ａｔｏｍｓ／ｃｍ3、代表的には３×１０17〜３×１０18ａｔｏｍｓ／ｃｍ3となるように調整する。
【０１２２】
次いで、マスク４１２を形成してリンを高濃度に添加し、ソース領域またはドレイン領域となる高濃度不純物領域４１３を形成する。（図９（Ａ））この高濃度不純物領域のリンの濃度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3（代表的には２×１０20〜５×１０20ａｔｏｍｓ／ｃｍ3）となるように調整する。なお、半導体層４０４のうち、ゲート電極４１０と重なる領域はチャネル形成領域４１４となり、マスク４１２で覆われた領域は低濃度不純物領域４１５となりＬＤＤ領域として機能する。そして、不純物元素の添加後、マスク４１２を除去する。
【０１２３】
次いで、ここでは図示しないが、画素と同一基板上に形成される駆動回路に用いるｐチャネル型ＴＦＴを形成するために、マスクでｎチャネル型ＴＦＴとなる領域を覆い、ボロンを添加してソース領域またはドレイン領域を形成する。
【０１２４】
次いで、マスク４１２を除去した後、ゲート電極４１０および容量配線４１１を覆うパッシベーション膜４１６を形成する。このパッシベーション膜は、ゲート電極の酸化を防ぐとともに、後の平坦化の工程でエッチングストッパーとして機能する。ここでは、酸化シリコン膜を７０ｎｍの膜厚で形成した。次いで、半導体層にそれぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するための熱処理工程を行う。ここでは９５０℃、３０分の加熱処理を行った。
【０１２５】
次いで、有機樹脂材料またはシリコン材料からなる層間絶縁膜４１７を形成する。ここでは膜厚１μｍの酸化窒化珪素膜を用い、エッチバックを行って平坦化を行った。次いで、半導体層に達するコンタクトホールを形成した後、電極４１８及びソース配線４１９を形成する。本実施例では電極４１８及びソース配線４１９を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。（図９（Ｂ１））なお、図９（Ｂ２）において点線Ｄ−Ｄ’で切断した断面図が図９（Ｂ１）に相当する。
【０１２６】
次いで、水素化処理をおこなった後、酸化窒化珪素膜（膜厚５００ｎｍ）とＢＣＢ（膜厚１μｍ）と（膜厚３００ｎｍ）との積層からなる層間絶縁膜４２０を形成する。（図１０（Ａ１））次いで、層間絶縁膜４２０上に遮光性を有する導電膜（膜厚１００ｎｍ）を成膜し、パターニングを行って遮光層４２１を形成する。次いで、膜厚１５０ｎｍの酸化窒化珪素膜からなる層間絶縁膜４２２を形成する。次いで、電極４１８に達するコンタクトホール形成する。次いで、１００ｎｍの透明導電膜（ここでは酸化インジウム・スズ（ＩＴＯ）膜）を形成した後、パターニングして画素電極４２３、４２４を形成する。図１０（Ａ２）において、点線Ｅ−Ｅ’で切断した断面図が図１０（Ａ１）に相当する。
【０１２７】
こうして画素部には、表示領域（画素サイズ２６μｍ×２６μｍ）の面積（開口率７６．５％）を確保しつつ、ｎチャネル型ＴＦＴでなる画素ＴＦＴが形成され、十分な保持容量（５１．５ｆＦ）を得ることができる。
【０１２８】
なお、本実施例は一例であって本実施例の工程に限定されないことはいうまでもない。例えば、各導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を組み合わせた合金膜（代表的には、Ｍｏ―Ｗ合金、Ｍｏ―Ｔａ合金）を用いることができる。また、各絶縁膜としては、酸化シリコン膜や窒化シリコン膜や酸化窒化シリコン膜や有機樹脂材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等）膜を用いることができる。
【０１２９】
また、こうして得られたＴＦＴの特性は、良好な電気特性値を示した。
【０１３０】
ＴＦＴの特性のバラツキが抑えられており、特に、図１１に示すように、オフ電流値（Ｌ／Ｗ＝８μｍ／８μｍ）のバラツキが、比較例と比較して低減している。なお、図１１中での比較例は、本実施例の裏面からのレーザー光照射のみを行わず、他の条件を同一として得たＴＦＴである。また、図１１（Ａ）は、ＴＦＴのソース領域とドレイン領域の電圧差が１Ｖでのオフ電流値であり、図１１（Ｂ）は、ＴＦＴのソース領域とドレイン領域の電圧差が５Ｖでのオフ電流値である。また、図１２に示すように、電界効果移動度のバラツキも同様に低減している。
【０１３１】
また、図１３、図１４に示したように、チャネルサイズがＬ／Ｗ＝５０μｍ／５０μｍのＴＦＴにおける特性のほうが、さらに顕著に特性のバラツキが低減されている。なお、図１３（Ａ）は、ＴＦＴのソース領域とドレイン領域の電圧差が１Ｖでのオフ電流値であり、図１３（Ｂ）は、ＴＦＴのソース領域とドレイン領域の電圧差が５Ｖでのオフ電流値である。
【０１３２】
また、本実施例では、画素電極に透明導電膜を用いて透過型表示装置用のアクティブマトリクス基板を作製する例を示したが、画素電極に反射性を有する材料膜を用いて反射型表示装置用のアクティブマトリクス基板を作製してもよい。
【０１３３】
［実施例４］
実施例３では、トップゲート型ＴＦＴを例に説明したが、本発明は図１６に示すボトムゲート型ＴＦＴにも適用することができる。
【０１３４】
図１６（Ａ）は、画素部の画素の一つを拡大した上面図であり、図１６（Ａ）において、点線Ａ−Ａ'で切断した部分が、図１６（Ｂ）の画素部の断面構造に相当する。
【０１３５】
図１６に示す画素部において、画素ＴＦＴ部はＮチャネル型ＴＦＴで形成されている。基板上５１にゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂが設けられている。また、第２絶縁膜上には、活性層としてソース領域またはドレイン領域５４〜５６と、チャネル形成領域５７、５８と、前記ソース領域またはドレイン領域とチャネル形成領域の間にＬＤＤ領域５９、６０が形成される。また、チャネル形成領域５７、５８は絶縁層６１、６２で保護される。絶縁層６１、６２及び活性層を覆う第１の層間絶縁膜６３にコンタクトホールを形成した後、ソース領域５４に接続する配線６４が形成され、ドレイン領域５６に配線６５が接続され、さらにその上にパッシベーション膜６６が形成される。そして、その上に第２の層間絶縁膜６７が形成される。さらに、その上に第３の層間絶縁膜６８が形成され、ＩＴＯ、ＳｎＯ2等の透明導電膜からなる画素電極６９が配線６５と接続される。また、７０は画素電極６９と隣接する画素電極である。
【０１３６】
本実施例では、活性層を上記実施の形態に従って形成する。まず、基板上５１にゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂを順次形成した後、非晶質シリコン膜を形成する。次いで、ニッケルを含有した水溶液を塗布する方法、若しくはスパッタ法にて極薄いニッケル膜を形成する方法を用いて非晶質シリコン膜にニッケルを添加する。次いで、基板の裏面側からレーザー光（エネルギー密度５０〜１５０ｍＪ／ｃｍ2）を照射した後、加熱処理を行うことで結晶質シリコン膜における結晶の集合サイズを均一にすることができる。本発明により絶縁膜を介して存在するゲート電極の有無に関わらず全面に均一な結晶質シリコン膜を得ることができる。次いで、ゲッタリングによりニッケルを除去または低減した後、パターニングを行って活性層を形成する。
【０１３７】
本実施例では一例としてチャネルストップ型のボトムゲート型のＴＦＴの例を示したが特に限定されない。
【０１３８】
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【０１３９】
また、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線７１と、ドレイン領域５６とで形成されている。
【０１４０】
なお、図１６で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。
【０１４１】
［実施例５］
本実施例では、実施例３のアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図１７を用いる。
【０１４２】
まず、上記実施例３に従い、図１０の状態のアクティブマトリクス基板を得た後、図１０のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１４３】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
【０１４４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１４５】
こうして得られた液晶モジュールの構成を図１７の上面図を用いて説明する。
【０１４６】
アクティブマトリクス基板８０１の中央には、画素部８０４が配置されている。画素部８０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路８０２が配置されている。画素部８０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路８０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路８０３は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図１７に示した左右対称配置が望ましい。
【０１４７】
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）８０５から行われる。ＦＰＣ８０５は、基板８０１の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極８０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はＩＴＯを用いて形成した。
【０１４８】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤８０７が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ８１０によって一定のギャップ（基板８０１と対向基板８０６との間隔）を保った状態で、対向基板８０６が貼り付けられる。その後、シール剤８０７が塗布されていない部分より液晶素子が注入され、封止剤８０８によって密閉される。以上の工程により、液晶モジュールが完成する。
【０１４９】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０１５０】
また、本実施例は実施例３に代えて実施例４で得られたアクティブマトリクス基板に適用することもできる。
【０１５１】
［実施例６］
本実施例では、ＥＬ（Electro Luminescence）素子を備えた発光表示装置を作製する例を以下に示す。
【０１５２】
絶縁表面を有する基板（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部、ソース側駆動回路、及びゲート側駆動回路を形成する。これらの画素部や駆動回路は、上記実施例１または上記実施例２に従えば得ることができる。これらの画素部や駆動回路に用いるＴＦＴの活性層に用いる結晶構造を有する半導体膜を形成する際、結晶化を助長する金属元素を添加した後、溶融しないエネルギー範囲のレーザー光を照射することによって、該金属元素を固相状態の膜中に拡散させ、後に行われる熱処理による結晶化を良好に行わせることができる。
【０１５３】
また、結晶化を助長する金属元素を用いない結晶化方法を用いる場合においても、結晶化前に、溶融しないエネルギー範囲のレーザー光を照射することによって、非晶質構造を有する半導体膜に含まれる不純物（半導体膜での拡散係数の高い元素、例えば水素）を固相状態の膜中に拡散させ、後に行われる結晶化を良好に行わせることができる。また、溶融しないエネルギー範囲のレーザー光によって均質な非晶質構造を有する半導体膜に結晶化を行って得られる結晶構造を有する半導体膜も均質なものが得られる。従って、この結晶構造を有する半導体膜を活性層として用いたＴＦＴの特性も均一となり、輝度バラツキが低減できる。
【０１５４】
また、画素部および駆動回路部はシール材で覆われ、そのシール材は保護膜で覆われている。さらに、接着材を用いてカバー材で封止されている。熱や外力などによる変形に耐えるためカバー材は基板と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブラスト法などにより凹部形状（深さ３〜１０μｍ）に加工する。さらに加工して乾燥剤が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
【０１５５】
次に、断面構造について以下に説明する。基板上に絶縁膜が設けられ、絶縁膜の上方には画素部、ゲート側駆動回路が形成されており、画素部は電流制御用ＴＦＴとそのドレインに電気的に接続された画素電極を含む複数の画素により形成される。また、ゲート側駆動回路はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせたＣＭＯＳ回路を用いて形成される。これらのＴＦＴは、上記実施例１または実施例２に従って作製すればよい。
【０１５６】
画素電極はＥＬ素子の陽極として機能する。また、画素電極の両端にはバンクが形成され、画素電極上にはＥＬ層およびＥＬ素子の陰極が形成される。
【０１５７】
ＥＬ層としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１５８】
陰極は全画素に共通の配線としても機能し、接続配線を経由してＦＰＣに電気的に接続されている。さらに、画素部及びゲート側駆動回路に含まれる素子は全て陰極、シール材及び保護膜で覆われている。
【０１５９】
なお、シール材としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１６０】
また、シール材を用いて発光素子を完全に覆った後、すくなくともＤＬＣ膜等からなる保護膜をシール材の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン（登録商標）等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【０１６１】
以上のような構造でＥＬ素子をシール材及び保護膜で封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１６２】
また、画素電極を陰極とし、ＥＬ層と陽極を積層して上記構成とは逆方向に発光する構成としてもよい。
【０１６３】
本発明により、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０１６４】
［実施例７］
本発明を実施して形成されたＴＦＴは様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって以下に示す電子機器が完成する。
【０１６５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８〜図２０に示す。
【０１６６】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１６７】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１６８】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１６９】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１７０】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる
【０１７１】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１７２】
図１９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶モジュール２８０８に適用することができる。
【０１７３】
図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶モジュール２８０８に適用することができる。
【０１７４】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７５】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７６】
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【０１７７】
図２０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０１７８】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１７９】
図２０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。ちなみに図２０（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１８０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態、または実施例１乃至６のうち、いずれか一とどのような組み合わせからなる構成を用いても実現することができる。
【０１８１】
［実施例８］
実施例２では、結晶化を助長する金属元素を添加した後、溶融しないエネルギー範囲のレーザー光（パルス発振のエキシマレーザー光）を照射し、熱処理を行って均一な結晶粒を有する結晶構造を有する半導体膜を得る例を示したが、ここでは連続発振のレーザーを用いる例を示す。
【０１８２】
実施例２に従って、非晶質構造を有する半導体膜上にニッケルの薄膜を形成する。その後、ニッケルの薄膜が設けられた非晶質構造を有する半導体膜に対して溶融しないエネルギー範囲のレーザー光（連続発振のレーザー光）を照射する。
【０１８３】
まず、出力１０Ｗまたは出力６Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波（第２高調波〜第４高調波）に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、非晶質構造を有する半導体膜に照射する。
【０１８４】
前記レーザー光は前記半導体膜が溶融しないエネルギー範囲であることが重要であり、エネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）の範囲で設定し、スキャン速度は０．５〜２０００ｃｍ／ｓｅｃ、好ましくは２００ｃｍ／ｓｅｃより大きい範囲で設定することによって、前記半導体膜が固相状態のままで半導体膜中の金属元素を膜全体に均一に拡散させ、結晶核の数を増加させる。
【０１８５】
次いで、加熱処理で結晶化を行い、結晶構造を有する半導体膜を形成する。ここでは４５０℃、１時間の熱処理の後、６００℃、１２時間の熱処理行う。こうして得られた結晶構造を有する半導体膜の粒径は、膜全体で均一なものが得られる。
【０１８６】
次いで、得られた結晶構造を有する半導体膜をパターニングして半導体層を形成する。次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０９及びドレイン領域２１０を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。また、活性化の手段として熱処理とした場合、活性化と同時にゲッタリングを行うことができる。ここでのゲッタリングはソース領域またはドレイン領域に添加したリンによるゲッタリングである。また、結晶化の前に添加した結晶成長を助長させる金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。
【０１８７】
以降の工程は、層間絶縁膜を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極、ドレイン電極を形成してＴＦＴを完成させる。
【０１８８】
こうして得られたＴＦＴは、チャネル形成領域に複数の粒界を有しているものの、均一性が高く、基板上に形成されたＴＦＴ間のバラツキが小さい。
【０１８９】
また本実施例は、実施例１乃至７のいずれか一と自由に組み合わせることが可能である。
【０１９０】
［実施例９］
実施例２では、結晶化を助長する金属元素を添加した後、溶融しないエネルギー範囲のレーザー光を照射し、熱処理を行って均一な結晶粒を有する結晶構造を有する半導体膜を得る例を示したが、本実施例では、結晶化を助長する金属元素を用いることなく結晶化させる場合の適用例を示す。
【０１９１】
実施例２に従って、下地絶縁膜上に非晶質構造を有する半導体膜を形成する。
【０１９２】
次いで、該半導体膜を溶融しないエネルギー範囲のレーザー光を表面側または裏面側から照射する。レーザー光は、パルス発振のレーザだけでなく連続発振のレーザを用いることもできる。例えば、パルス発振または連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザから選ばれた一種または複数種から出射した光や、連続発振またはパルス発振のＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた一種または複数種から出射した光を用いることが可能である。
【０１９３】
本実施例におけるレーザー光は、非晶質シリコン膜が溶融しないエネルギー範囲であり、且つ、表面状態が変化しないエネルギー範囲であり、且つ、固相状態の半導体膜中を不純物（代表的には水素）が移動しうるエネルギー範囲としている。用いるレーザがパルス発振のレーザーである場合、エネルギー密度は５０〜１５０ｍＪ／ｃｍ2であればよい。
【０１９４】
このように、結晶化前に、溶融しないエネルギー範囲のレーザー光を照射することによって、非晶質構造を有する半導体膜に含まれる不純物（半導体膜中での拡散係数や固溶度の高い元素、例えば水素）を固相状態の膜中に拡散させ、後に行われる結晶化を良好に行わせることができる。水素はニッケルよりも拡散係数が高く比較的低いレーザー光で膜中に拡散される。
【０１９５】
次いで、非晶質構造を有する半導体膜を結晶化させる。結晶化させる手段としては、半導体膜が溶融するエネルギー範囲のレーザー光を照射して結晶化させてもよいし、炉を用いた熱処理を用いて結晶化させてもよいし、ランプから出射させた強光を照射させて結晶化させてもよい。
【０１９６】
例えば、結晶化させる手段として、半導体膜が溶融するエネルギー範囲のレーザー光を用いる場合、２回のレーザー（溶融しないエネルギー範囲のレーザー光と溶融するエネルギー範囲のレーザー光）を照射することで短時間に均一な結晶化を行うことができ、好ましい。
【０１９７】
エキシマレーザー光を用いる場合、エネルギー密度が５０〜１５０ｍＪ／ｃｍ2のパルス発振のレーザーを照射した後、連続して２００ｍＪ／ｃｍ2以上のパルス発振のレーザーを照射して結晶化を行ってもよい。また、ＹＶＯ4レーザー光を用いる場合、２００ｃｍ／ｓｅｃよりスキャン速度を大きくして半導体膜が溶融しないエネルギー範囲の連続発振のレーザー光を照射した後、１００ｃｍ／ｓｅｃ以下にスキャン速度を小さくして半導体膜が溶融するエネルギー範囲の連続発振のレーザー光を照射して結晶化を行ってもよい。
【０１９８】
こうして、溶融しないエネルギー範囲のレーザー光によって均質な非晶質構造を有する半導体膜に結晶化を行って得られる結晶構造を有する半導体膜も均質なものが得られる。従って、この結晶構造を有する半導体膜を活性層として用いたＴＦＴの特性も均一となり、表示むらや輝度バラツキが低減できる。
【０１９９】
また、ここでは結晶化を助長する金属元素を用いない例を示したが、結晶化を助長する金属元素を添加する前に溶融しないエネルギー範囲のレーザー光を照射することも可能である。
【０２００】
また本実施例は、実施例１乃至８のいずれか一と自由に組み合わせることが可能である。
【０２０１】
【発明の効果】
本発明により、結晶の集合サイズを均一にし、結晶の集合を複数備えたチャネル形成領域を有するＴＦＴを得ることができ、ばらつきの非常に少ない半導体装置を得ることができる。特に、液晶表示装置においては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。加えて、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０２０２】
また、本発明により、従来よりも熱処理温度が低く、且つ短時間で結晶化させることもできる。
【図面の簡単な説明】
【図１】 レーザー光の照射後のシリコン表面におけるＴＸＲＦの結果を示すグラフ。
【図２】 裏面側から照射するレーザー光のエネルギー密度と結晶の集合サイズとの関係を示すグラフ。
【図３】 本発明のシリコン膜表面における観察写真図（倍率１００倍）。
【図４】 本発明の作製工程を示す図。（実施例１）
【図５】 本発明の作製工程を示す図。（実施例２）
【図６】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例３）
【図７】 ＡＭ−ＬＣＤの作製工程を示す図。
【図８】 ＡＭ−ＬＣＤの作製工程を示す図。
【図９】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１０】 ＡＭ−ＬＣＤの作製工程を示す図。
【図１１】 ｎチャネル型ＴＦＴ（Ｌ／Ｗ＝８／８）のオフ電流値を示すグラフ。
【図１２】 ｎチャネル型ＴＦＴ（Ｌ／Ｗ＝８／８）の電界効果移動度を示すグラフ。
【図１３】 ｎチャネル型ＴＦＴ（Ｌ／Ｗ＝５０／５０）のオフ電流値を示すグラフ。
【図１４】 ｎチャネル型ＴＦＴ（Ｌ／Ｗ＝５０／５０）の電界効果移動度を示すグラフ。
【図１５】 比較例のシリコン膜表面における観察写真図（倍率１００倍）。
【図１６】 本発明の作製工程を示す図。（実施例４）
【図１７】 液晶モジュールを示す図。（実施例５）
【図１８】 電子機器を示す図。（実施例７）
【図１９】 電子機器を示す図。（実施例７）
【図２０】 電子機器を示す図。（実施例７）
Claims (2)
- 絶縁表面を有する基板上に非晶質構造を有する半導体膜を形成する第１工程と、
前記半導体膜の第１の領域に前記半導体膜を溶融させないように前記基板の表面側又は裏面側から光を照射して、前記半導体膜中の水素を拡散させるとともに結晶核を増加させる第２工程と、
前記半導体膜の前記第１の領域と、前記半導体膜の前記光を照射しなかった第２の領域とを加熱して、結晶構造を有する半導体膜を形成する第３工程と、
前記結晶構造を有する半導体膜の前記第１の領域を用いた画素ＴＦＴ、及び、前記結晶構造を有する半導体膜の前記第２の領域を用いたバッファ回路のＴＦＴを形成する第４の工程とを有する半導体装置の作製方法。 - 絶縁表面を有する基板上に非晶質構造を有する半導体膜を形成する第１工程と、
前記半導体膜に金属元素を添加する第２工程と、
前記第２工程に続いて、前記半導体膜の第１の領域に前記半導体膜を溶融させないように前記基板の表面側又は裏面側から光を照射して、前記半導体膜中の前記金属元素を拡散させるとともに結晶核を増加させる第３工程と、
前記半導体膜の前記第１の領域と、前記半導体膜の前記光を照射しなかった第２の領域とを加熱して、結晶構造を有する半導体膜を形成する第３工程と、
前記結晶構造を有する半導体膜の前記第１の領域を用いた画素ＴＦＴ、及び、前記結晶構造を有する半導体膜の前記第２の領域を用いたバッファ回路のＴＦＴを形成する第４の工程とを有する半導体装置の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289096A JP5025057B2 (ja) | 2001-05-10 | 2001-09-21 | 半導体装置の作製方法 |
| US10/141,451 US7211476B2 (en) | 2001-05-10 | 2002-05-08 | Semiconductor device and method of manufacturing the same |
| US11/788,322 US7557412B2 (en) | 2001-05-10 | 2007-04-18 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139537 | 2001-05-10 | ||
| JP2001139537 | 2001-05-10 | ||
| JP2001-139537 | 2001-05-10 | ||
| JP2001289096A JP5025057B2 (ja) | 2001-05-10 | 2001-09-21 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003031498A JP2003031498A (ja) | 2003-01-31 |
| JP2003031498A5 JP2003031498A5 (ja) | 2008-11-06 |
| JP5025057B2 true JP5025057B2 (ja) | 2012-09-12 |
Family
ID=26614858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001289096A Expired - Lifetime JP5025057B2 (ja) | 2001-05-10 | 2001-09-21 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7211476B2 (ja) |
| JP (1) | JP5025057B2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555449B1 (en) | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| US6346730B1 (en) | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
| AU2003272222A1 (en) | 2002-08-19 | 2004-03-03 | The Trustees Of Columbia University In The City Of New York | Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions |
| WO2004017380A2 (en) | 2002-08-19 | 2004-02-26 | The Trustees Of Columbia University In The City Of New York | A single-shot semiconductor processing system and method having various irradiation patterns |
| KR100947702B1 (ko) * | 2003-02-26 | 2010-03-16 | 삼성전자주식회사 | 경화성 작용기로 표면수식된 탄소나노튜브를 이용한패턴박막 형성방법 및 고분자 복합체의 제조방법 |
| KR100542997B1 (ko) | 2003-08-07 | 2006-01-20 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| US7164152B2 (en) | 2003-09-16 | 2007-01-16 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| US7318866B2 (en) * | 2003-09-16 | 2008-01-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| WO2005029546A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination |
| TWI351713B (en) | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| US7311778B2 (en) | 2003-09-19 | 2007-12-25 | The Trustees Of Columbia University In The City Of New York | Single scan irradiation for crystallization of thin films |
| KR100577795B1 (ko) * | 2003-12-30 | 2006-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 다결정 실리콘막 형성방법 |
| KR100590238B1 (ko) * | 2004-05-27 | 2006-06-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조방법 |
| CN102544027B (zh) * | 2004-09-15 | 2016-02-17 | 株式会社半导体能源研究所 | 半导体器件 |
| US7645337B2 (en) | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| JP2006269599A (ja) * | 2005-03-23 | 2006-10-05 | Sony Corp | パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法 |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| TW200713423A (en) * | 2005-08-16 | 2007-04-01 | Univ Columbia | Systems and methods for uniform sequential lateral solidification of thin films using high frequency lasers |
| US7572741B2 (en) | 2005-09-16 | 2009-08-11 | Cree, Inc. | Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen |
| JP2009518864A (ja) | 2005-12-05 | 2009-05-07 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 膜を加工するためのシステム及び方法並びに薄膜 |
| TWI293511B (en) * | 2006-01-05 | 2008-02-11 | Chunghwa Picture Tubes Ltd | Methods for fabricating a polysilicon layer and a thin film transistor |
| JP4609860B2 (ja) * | 2006-06-22 | 2011-01-12 | 株式会社日本製鋼所 | 薄膜蛍光体の製造方法、薄膜蛍光体、無機ｅｌ発光素子、及び電界放射型ディスプレイ |
| KR101270168B1 (ko) * | 2006-09-19 | 2013-05-31 | 삼성전자주식회사 | 유기 전자발광디스플레이 및 그 제조방법 |
| KR20080033780A (ko) * | 2006-10-13 | 2008-04-17 | 삼성전자주식회사 | 다성분계 탄소나노튜브-고분자 복합체, 이를 형성하기 위한조성물 및 그 제조방법 |
| TW200942935A (en) | 2007-09-21 | 2009-10-16 | Univ Columbia | Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same |
| US8415670B2 (en) | 2007-09-25 | 2013-04-09 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| KR101329352B1 (ko) * | 2007-10-17 | 2013-11-13 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| WO2009067687A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparation of epitaxially textured thick films |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8012861B2 (en) * | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8569155B2 (en) | 2008-02-29 | 2013-10-29 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| US20100102323A1 (en) * | 2008-10-24 | 2010-04-29 | Sposili Robert S | Directionally Annealed Silicon Film Having a (100)-Normal Crystallographical Orientation |
| JP2012508985A (ja) | 2008-11-14 | 2012-04-12 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 薄膜の結晶化のためのシステムおよび方法 |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| KR101097327B1 (ko) * | 2010-01-07 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 기판 밀봉에 사용되는 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법 |
| CN103081065B (zh) * | 2010-08-31 | 2016-04-27 | 株式会社日本制钢所 | 激光退火装置及激光退火方法 |
| KR20130089044A (ko) * | 2012-02-01 | 2013-08-09 | 삼성디스플레이 주식회사 | 반도체 장치 및 그를 구비하는 평판표시장치 |
| JP5853336B2 (ja) * | 2012-02-27 | 2016-02-09 | 株式会社ブイ・テクノロジー | レーザ加工装置およびレーザ加工方法 |
| US10861978B2 (en) | 2012-04-02 | 2020-12-08 | Samsung Display Co., Ltd. | Display device |
| US8987047B2 (en) | 2012-04-02 | 2015-03-24 | Samsung Display Co., Ltd. | Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8006339A (nl) * | 1979-11-21 | 1981-06-16 | Hitachi Ltd | Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan. |
| NL188550C (nl) | 1981-07-02 | 1992-07-16 | Suwa Seikosha Kk | Werkwijze voor het vervaardigen van een halfgeleidersubstraat. |
| JPS5821319A (ja) | 1981-07-30 | 1983-02-08 | Fujitsu Ltd | レ−ザアニ−ル方法 |
| JPS59208743A (ja) | 1983-05-13 | 1984-11-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4609403A (en) | 1984-03-12 | 1986-09-02 | Warner-Lambert Company | Foam soft gelatin capsules and their method of manufacture |
| US4719123A (en) | 1985-08-05 | 1988-01-12 | Sanyo Electric Co., Ltd. | Method for fabricating periodically multilayered film |
| JPS6310573A (ja) * | 1986-07-02 | 1988-01-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| GB9413975D0 (en) * | 1994-07-11 | 1994-08-31 | Fujisawa Pharmaceutical Co | New heterobicyclic derivatives |
| EP0456199B1 (en) * | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| JPH0824104B2 (ja) * | 1991-03-18 | 1996-03-06 | 株式会社半導体エネルギー研究所 | 半導体材料およびその作製方法 |
| US5578520A (en) | 1991-05-28 | 1996-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| JPH05182923A (ja) | 1991-05-28 | 1993-07-23 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法 |
| JP3359670B2 (ja) * | 1992-11-19 | 2002-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3437863B2 (ja) * | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Ｍｉｓ型半導体装置の作製方法 |
| TW241377B (ja) * | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| US5869362A (en) * | 1993-12-02 | 1999-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3897836B2 (ja) * | 1995-12-20 | 2007-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3476320B2 (ja) * | 1996-02-23 | 2003-12-10 | 株式会社半導体エネルギー研究所 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
| JP2000021775A (ja) * | 1998-07-06 | 2000-01-21 | Matsushita Electric Ind Co Ltd | ビームアニール法 |
| US6281552B1 (en) * | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
| US6346730B1 (en) * | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
| US6362507B1 (en) * | 1999-04-20 | 2002-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate |
| JP4307635B2 (ja) * | 1999-06-22 | 2009-08-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6426245B1 (en) * | 1999-07-09 | 2002-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| TW487959B (en) * | 1999-08-13 | 2002-05-21 | Semiconductor Energy Lab | Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device |
| US6548370B1 (en) * | 1999-08-18 | 2003-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces |
| US6410368B1 (en) * | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
| US6524877B1 (en) * | 1999-10-26 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of fabricating the same |
| WO2001078045A1 (en) * | 2000-04-11 | 2001-10-18 | Sony Corporation | Production method for flat panel display |
| JP2002185005A (ja) * | 2000-12-15 | 2002-06-28 | Matsushita Electric Ind Co Ltd | 混成ｔｆｔアレー基板とその製造方法 |
-
2001
- 2001-09-21 JP JP2001289096A patent/JP5025057B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-08 US US10/141,451 patent/US7211476B2/en not_active Expired - Fee Related
-
2007
- 2007-04-18 US US11/788,322 patent/US7557412B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020197778A1 (en) | 2002-12-26 |
| US7557412B2 (en) | 2009-07-07 |
| US7211476B2 (en) | 2007-05-01 |
| JP2003031498A (ja) | 2003-01-31 |
| US20070196969A1 (en) | 2007-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5025057B2 (ja) | 半導体装置の作製方法 | |
| US9362410B2 (en) | Semiconductor device, manufacturing method thereof, and display device | |
| US7449376B2 (en) | Method of manufacturing a semiconductor device | |
| US7122409B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US7033871B2 (en) | Method of manufacturing semiconductor device | |
| US6828586B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5046452B2 (ja) | 半導体装置の作製方法 | |
| US6777713B2 (en) | Irregular semiconductor film, having ridges of convex portion | |
| JP2003229578A (ja) | 半導体装置、表示装置およびその作製方法 | |
| JP2005322935A (ja) | 半導体装置およびその作製方法 | |
| US7141823B2 (en) | Thin film transistor semiconductor device | |
| JP4818288B2 (ja) | 半導体装置の作製方法 | |
| JP4884735B2 (ja) | 半導体装置の作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP4993802B2 (ja) | 半導体装置 | |
| JP5256336B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080917 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5025057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |