Nothing Special   »   [go: up one dir, main page]

JP5013824B2 - 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 - Google Patents

電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 Download PDF

Info

Publication number
JP5013824B2
JP5013824B2 JP2006310519A JP2006310519A JP5013824B2 JP 5013824 B2 JP5013824 B2 JP 5013824B2 JP 2006310519 A JP2006310519 A JP 2006310519A JP 2006310519 A JP2006310519 A JP 2006310519A JP 5013824 B2 JP5013824 B2 JP 5013824B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
main surface
insulating substrate
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006310519A
Other languages
English (en)
Other versions
JP2007160499A (ja
Inventor
敏彦 前田
克亨 吉田
康蔵 牧之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006310519A priority Critical patent/JP5013824B2/ja
Publication of JP2007160499A publication Critical patent/JP2007160499A/ja
Application granted granted Critical
Publication of JP5013824B2 publication Critical patent/JP5013824B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Micromachines (AREA)

Description

本発明は、電子部品の微小電子機械機構を封止するための電子部品封止用基板及び複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いて電子部品の微小電子機械機構を封止することにより形成される電子装置及び電子装置の製造方法に関する。
近年、シリコンウェハ等の半導体基板の主面に、半導体集積回路素子等の微細配線を形成する加工技術を応用して、極めて微小な電子機械機構、いわゆるMEMS(MicroMElectronical Mechanical System)を形成した電子部品が注目され、実用化に向けて開発が進められている。
このような微小電子機械機構としては、加速度計,圧力センサ及びアクチュエータ等のセンサ、並びに微細な鏡面体を可動式に形成したマイクロミラーデバイス及び光デバイス等の非常に広い分野にわたるものが試作、開発されている。
図9は、そのような微小電子機械機構を形成した電子部品およびその電子部品を気密封止して構成された従来の電子装置の構成例を示す断面図である。図9に示されるように、微小電子機械機構122が形成された半導体基板121の主面には、微小電子機械機構122に電力を供給したり、微小電子機械機構122から外部電気回路に電気信号を送り出したりするための電極123が微小電子機械機構122と電気的に接続されて形成されている。そして、これら半導体基板121,微小電子機械機構122および電極123により、1つの電子部品124が構成される。
そして、この電子部品124を、電子部品収納用の凹部Aを有する電子部品収納用パッケージ(以下、単に「パッケージ」ともいう。)131の凹部A内に収納するとともに、電子部品124の電極123をパッケージ131の電極パッド132にボンディングワイヤ133等の導電性接続材を介して接続した後、パッケージ131の凹部Aを蓋体134で覆って電子部品124を凹部A内に気密封止することにより、電子装置を形成する。この場合、電子部品124は、微小電子機械機構122の動作を妨げないようにするため、中空状態で気密封止する必要がある。
この電子装置について、あらかじめパッケージ131の電極パッド132から外表面に導出するようにして形成しておいた配線導体135を外部電気回路に接続することにより、気密封止された微小電子機械機構122が、電極123,ボンディングワイヤ133,電極パッド132および配線導体135を介して外部電気回路と電気的に接続される。
このような電子部品124は、複数個の微小電子機械機構122を広面積の半導体母基板の主面に縦横に配列形成し、この半導体母基板を個片に分割することによって作製されている。しかし、この方法では、微小電子機械機構122をダイシング加工等で分割する際、シリコン等の半導体母基板の切削粉が微小電子機械機構122に付着して微小電子機械機構122が破壊されないように個々の電子部品124を保護してから、切断加工を施す必要があること、個々の電子部品124をパッケージ131内に個別に気密封止する必要があること、などから、電子装置を形成する際の生産性が悪く実用化が難しかった。
これに対して、ウェハレベルパッケージのプロセスを使用してMEMS搭載電子デバイスを製造する方法が開示されている(例えば、特許文献1参照。)。この方法により製造される電子デバイスでは、一方の主面にMEMSが形成されている基板とその微小電子機械機構を覆って基板に接合される蓋体との接合部において、MEMSに接続された電極と蓋体の配線導体とが電気的に接続される。この製造方法を用いれば、効率よく、かつ低コストでMEMSを搭載した電子デバイスを製造することができる。
特開2004−209585号公報
しかし、近年では、微小電子機械機構を例えば高周波無線(RF)技術等で使用するため、微小電子機械機構を有する電子部品とその微小電子機械機構を封止する電子部品封止用基板とを備えた電子装置に対してより一層の小型化が求められている。
その一方で、上記小型化に伴い、微小電子機械機構に電気的に接続された電極を外部電気回路に導出する電気的な接続経路と微小電子機械機構との間の距離が近くなると、それらの間で電磁的干渉が誘発されやすく、これに起因して、例えば電子装置内で微小電子機械機構の機械的、電気的な作動が不安定になること等により、信頼性の低下が生じやすくなるという問題点があった。
また、微小電子機械機構を駆動する静電気力を発生させるための電界のオンオフ、又は磁力を発生させるための磁界のオンオフがノイズとなり、このノイズが上記電気的な接続経路を導通する高周波信号に作用して、信号の伝送の特性を劣化させる場合があるという問題点があった。
本発明は上記問題点を解決するために案出されたものであり、その目的は、電気的な接続経路と微小電子機械機構との間の電磁気的な結合および高周波ノイズの影響が抑制された電子装置を構成することを可能にする電子部品封止用基板、及び複数個取り形態の電子部品封止用基板、並びにそのような電子部品封止用基板を備えた電子装置、及びそのような電子装置を高い生産性で製造する電子装置の製造方法を提供することにある。
本発明による電子部品封止用基板は、半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品の前記の微小電子機械機構を気密封止するための電子部品封止用基板であって、前記の半導体基板の前記の主面に前記の微小機械機構を気密封止するように接合される第1主面を備えた絶縁基板と、一端が前記の絶縁基板の前記の第1主面に導出され、該一端が前記の電子部品の前記の電極に電気的に接続される配線導体とを備え、前記配線導体の前記一端は、前記半導体基板の前記主面と前記絶縁基板の前記第1主面との接合部位よりも外側に位置する。この電子部品封止用基板を「第1の電子部品封止用基板」という。
好ましくは、前記の第1の電子部品封止用基板は、前記の絶縁基板の内部に、基準電位が供給される導体層を備える。この電子部品封止用基板を「第2の電子部品封止用基板」という。
好ましくは、前記の第1の電子部品封止用基板は、前記の絶縁基板の内部に形成され、前記の配線導体に電気的に接続される少なくとも一対の容量形成用電極と、前記の絶縁基板の内部に形成され、前記の容量形成用電極に電気的に接続される抵抗体とを備える。この電子部品封止用基板を「第3の電子部品封止用基板」という。
好ましくは、前記の第3の電子部品封止用基板において、前記の絶縁基板は、前記の容量形成用電極の間の領域において、その他の領域よりも比誘電率が高い。この電子部品封止用基板を「第4の電子部品封止用基板」という。
好ましくは、前記の第3又は第4の電子部品封止用基板は、前記絶縁基板の前記第1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドを備え、前記の抵抗体は、前記の接続パッドの直下の前記の絶縁基板の内部に配置されており、前記の容量形成用電極と前記の接続パッドの間の距離は、前記の抵抗体と前記の接続パッドの間の距離よりも長い。この電子部品封止用基板を「第5の電子部品封止用基板」という。
好ましくは、前記の第5の電子部品封止用基板において、前記の抵抗体は、前記の接続パッド、又は前記の接続パッドに隣接する前記の配線導体の一部からなる。この電子部品封止用基板を「第6の電子部品封止用基板」という。
好ましくは、前記の第3〜第6のいずれかの電子部品封止用基板において、前記の絶縁基板の前記の第1主面と前記の容量形成用電極との間に、基準電位が供給される導体層が設けられている。この電子部品封止用基板を「第7の電子部品封止用基板」という。
好ましくは、前記の第1〜第7のいずれかの電子部品封止用基板は、前記の絶縁基板の前記の第1主面に対向する第2主面に形成された複数の実装パッドを備え、前記の実装パッドは、前記の第2の主面における実装領域に配置され、前記の実装領域は、前記の第1主面における前記の半導体基板と前記の絶縁基板との接合部位の内側の領域を該領域の中心を通って4等分する区分直線によって区分される前記の第1主面の4つの区分領域のうち3以下の前記の区分領域に対向する領域である。この電子部品封止用基板を「第8の電子部品封止用基板」という。
好ましくは、前記の第1〜第7のいずれかの電子部品封止用基板は、前記の絶縁基板の前記の第1主面に対向する第2主面に形成された複数の実装パッドを備え、前記の実装パッドは、前記の第2主面において実装直線に沿って配置され、前記の実装直線は、前記の第1の主面における前記の半導体基板と前記の絶縁基板との接合部位の内側の領域を4等分する、該領域の中心から外周に向かって延びる4つの区分半直線のうち3つ以下の前記の区分半直線に対向する線である。この電子部品封止用基板を「第9の電子部品封止用基板」という。
本発明による複数個取り形態の電子部品封止用基板は、第1〜第9のいずれかの電子部品封止用基板を構成する領域を複数有してなる。
本発明による電子装置は、第1〜第9のいずれかの電子部品封止用基板と、半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品とを備える。この電子部品を「第1の電子装置」という。
好ましくは、前記の第1の電子装置において、前記の電子部品封止用基板は、前記の絶縁基板の内部に、基準電位が供給される導体層を備え、前記の半導体基板の前記の主面と前記の絶縁基板の前記の第1主面は、前記の微小電子機械機構を気密封止する導電性材料から成る封止材によって接合され、前記の封止材は、前記の導体層に電気的に接続される。この電子部品を「第2の電子部品」という。
好ましくは、前記の第1又は第2の電子部品は、前記の絶縁基板の前記の第1主面に形成され、前記の配線導体の前記の一端と電気的に接続される接続パッドと、前記の接続パッド上に形成され、前記の電子部品の前記の電極と電気的に接続される導電性接続材とを備える。この電子部品を「第3の電子部品」という。
好ましくは、前記の第3の電子部品は、前記半導体基板の前記主面と前記絶縁基板の前記第1主面との間に、前記封止材の外方に前記導電性接合材を被覆するようにして充填された樹脂材を備える。
本発明による電子装置の製造方法は、微小電子機械機構と該微小電子機械機構に対して電気的に接続される電極とが形成されている電子部品領域を半導体基板に複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、上記複数個取り形態の電子部品封止用基板を準備する工程と、前記の複数個取り形態の電子部品基板の前記の各電極と、対応する前記の各配線導体の前記の一端とを電気的に接続するとともに、前記の半導体基板の前記の主面と前記の絶縁基板の前記の一方主面とを接合して、前記の微小電子機械機構を気密封止する工程と、前記の複数個取り形態の電子部品基板と前記の複数個取り形態の電子部品封止用基板との接合体を前記の電子部品領域ごとに分割する工程とを含む。
本発明による電子部品封止用基板によれば、半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品の微小電子機械機構を気密封止するための電子部品封止用基板であって、半導体基板の主面に微小機械機構を気密封止するように接合される第1主面を備えた絶縁基板と、一端が絶縁基板の第1主面に導出され、該一端が電子部品の電極に電気的に接続される配線導体とを備え、配線導体の一端は、半導体基板の主面と絶縁基板の第1主面との接合部位よりも外側に位置することから、電気的な接続経路と微小電子機械機構との間の電磁気的な結合、及び高周波ノイズの影響を抑制することができる。
本発明による複数個取り形態の電子部品封止用基板によれば、上記電子部品封止用基板を構成する領域を複数有してなることから、電気的な接続経路と微小電子機械機構との間の電磁気的な干渉、及び高周波ノイズの影響が抑制された電子装置を高い生産性で製造することを可能にする。
本発明による電子装置によれば、上記電子部品封止用基板と電子部品とを備えることから、導電性接合材と微小電子機械機構との間の電磁気的な干渉や、高周波ノイズの影響が抑制された電子装置を提供することができる。
本発明による電子装置の製造方法によれば、微小電子機械機構と該微小電子機械機構に対して電気的に接続される電極とが形成されている電子部品領域を半導体基板に複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、複数個取り形態の電子部品封止用基板を準備する工程と、複数個取り形態の電子部品基板の各電極と、対応する各配線導体の一端とを電気的に接続するとともに、半導体基板の主面と絶縁基板の一方主面とを接合して、微小電子機械機構を気密封止する工程と、複数個取り形態の電子部品基板と複数個取り形態の電子部品封止用基板との接合体を電子部品領域ごとに分割する工程とを含むことから、電気的な接続経路と微小電子機械機構との間の電磁気的な干渉、及び高周波ノイズの影響が抑制された電子装置を高い生産性で製造することができる。
以下に、添付の図面を参照して、本発明の実施の形態について詳細に説明する。
(第1の実施の形態)
図1(a)は、本発明の第1の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す平面図であり、図1(b)は、図1(a)に示された電子装置の切断面線I−I線における断面図である。図1(a),(b)に示されるように、本実施の形態による電子装置1は、電子部品2と、電子部品2が有する微小電子機械機構3を封止するための電子部品封止用基板4とを備える。電子部品2は、半導体基板5とその半導体基板5の主面に形成された微小電子機械機構3と微小電子機械機構3に電気的に接続される電極6とを有する。電子部品封止用基板4は、絶縁基板7、絶縁基板7に形成された配線導体8、絶縁基板7の一方主面に形成された接続パッド9及び環状導体パターン10、接続パッド9上に形成された導電性接合材11、並びに環状導体パターン10上に形成された封止材12を備える。
絶縁基板7上の接続パッド9は、導電性接合材11を介して、電子部品2の電極6に電気的に接続される。また、絶縁基板7は、環状導体パターン10および封止材12を介して半導体基板5の主面に接合され、微小電子機械機構3の気密封止が行なわれる。
この電子部品封止用基板4を用いて、電子部品2の微小電子機械機構3を封止することにより、微小電子機械機構3が外部接続可能な状態で封止されてなる電子装置1が形成される。
本発明における微小電子機械機構3は、例えば電気スイッチ,インダクタ,キャパシタ,共振器,アンテナ,マイクロリレー,光スイッチ,ハードディスク用磁気ヘッド,マイク,バイオセンサー,DNAチップ,マイクロリアクタ,プリントヘッド,加速度センサおよび圧力センサなどの各種センサ、並びにディスプレイデバイスなどの機能を有する電子素子である。これは、半導体微細加工技術を基本としたいわゆるマイクロマシニング法で作る部品であり、1素子あたり10μm〜数百μm程度の寸法を有する。
絶縁基板7は、微小電子機械機構3を封止するための蓋体として機能するとともに、接続パッド9及び環状導体パターン10を形成するための基体として機能する。
この絶縁基板7は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ガラスセラミックス焼結体等のセラミックス材料により形成される。
絶縁基板7は、例えば、酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムとガラス粉末等の原料粉末をシート上に成形して成るグリーンシートを積層し、焼成することにより形成される。なお、絶縁基板7は、酸化アルミニウム質焼結体で形成するものに限らず、用途や気密封止する微小電子機械機構3の特性等に応じて適したものを選択することが好ましい。
例えば、絶縁基板7は、封止材12を介して半導体基板5と機械的に接合されるので、半導体基板5との接合の信頼性、つまり微小電子機械機構3の封止の気密性を高くするためには、半導体基板との熱膨張係数の差が小さい材料で形成することが好ましい。このような材料の例としては、ムライト質焼結体が挙げられる。また、他の例として、例えばガラス成分の種類や添加量を調整することにより熱膨張係数を半導体基板5に近似させるようにした酸化アルミニウム−ホウ珪酸ガラス系等のガラスセラミックス焼結体等が挙げられる。
また、酸化アルミニウムフィラーにホウ珪酸ガラス系を含んだガラスを焼結したガラスセラミック焼結体は、配線導体8に電気抵抗の小さい銅や銀で配線導体が形成できること、及び比誘電率が低く電気信号の遅延を防止することができることから、高周波信号を取り扱う絶縁基板7の材料として好ましい。
絶縁基板7は、微小電子機械機構3を封止するための蓋体としての機能や、接続パッド9及び環状導体パターン10を形成するための基体としての機能を確保できる範囲であれば、その形状は特に限定されるものでない。
なお、図1に示された絶縁基板7の上面、すなわち絶縁基板7における微小電子機械機構3を封止する側の主面に、電子部品2の微小電子機械機構3を内側に収めるような凹部13を形成しておいてもよい。凹部13内に微小電子機械機構3の一部を収めるようにしておくと、微小電子機械機構3を取り囲むための封止材12の高さを低く抑えることができ、電子装置1の低背化に有利なものとなる。また、絶縁基板7の平面視したときの外寸法は、電子装置1の小型化のため、例えば四角形状で、その四角形の一辺の長さが数mm程度の大きさであることが望ましい。
環状導体パターン10は、絶縁基板7の上面において、内側に微小電子機械機構3を収めることが可能な形状である。環状導体パターン10は、微小電子機械機構3の封止空間を形成する封止材12を接合するためのろう付け用金属層として機能する。
環状導体パターン10は、例えば銅,銀,金,パラジウム,タングステン,モリブデン,及びマンガン等の金属材料により形成される。
例えば、環状導体パターン10が銅から成る場合、銅粉末とガラス粉末に適当な有機バインダ及び溶剤を添加混合した電極用ペーストを、絶縁基板7となるグリーンシートにスクリーン印刷等により印刷してこれをグリーンシートとともに焼成することにより形成される。
封止材12は、その内側に微小電子機械機構3を収めるような寸法で環状導体パターン10上に形成され、半導体基板5と絶縁基板7との間に介在する。
封止材12は、電子部品2の微小電子機械機構3をその内側に気密封止するための側壁として機能する。ここで、電子部品封止用基板4の上面が平面状の場合、封止材12の厚みが微小電子機械機構3の封止空間の厚みに相当することから、簡易な構造で微小電子機械機構の封止空間を形成することができる。
封止材12は、例えば、錫−銀系及び錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、及び銀−ゲルマニウム系等の高融点ろう材のような接合部材として知られる金属材料、金属粉末を含有したエポキシ樹脂等の導電性接着材、又はエポキシ樹脂接着材等の樹脂材料で形成される。
また、封止材12として、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の鉄−ニッケル系合金,無酸素銅,アルミニウム,ステンレス鋼,銅−タングステン合金,銅−モリブデン合金等の金属材料、又は酸化アルミニウム質焼結体及びガラスセラミックス焼結体等の無機系材料にAu,Ag,Cu,Al,Pt,Pd等の金属層をめっき法等を用いて導電性被膜等を形成したものに、錫−銀系,錫−銀−銅系等の半田を塗布したものを使用することができる。なお、封止材12は、導電性材料から成ってもよいし、絶縁性材料から成ってもよい。
例えば、封止材12が半田から成る場合であれば、半田のペーストを環状導体パターン10上に塗布し、これを加熱して互いに接合させることにより、環状導体パターン10上に半田による封止材12を形成することができる。
図1に示された電子装置1においては、この封止材12を半導体基板5の下面に接合させることにより、封止材12の内側に微小電子機械機構3が気密封止される。
封止材12を半導体基板5の主面に接合する方法としては、例えば錫−銀系等の半田,金−錫ろう等の低融点ろう材,又は銀−ゲルマニウム系等の高融点ろう材等の接合材を介して接合する方法を用いることができる。
なお、環状導体パターン10上に塗布された半田で封止材12を形成する場合であれば、半田ペーストを介して絶縁基板7の環状導体パターン10と半導体基板5とを位置合わせし、この半田ペーストをリフロー等の手段を用いて溶融させることにより、封止材12を介して絶縁基板7が半導体基板5に機械的に接合される。封止材12の内側には、微小電子機械機構3を気密封止する封止空間が形成される。
絶縁基板7の上面には、電子部品2の電極6に電気的に接続される接続パッド9が形成されている。本実施の形態による電子装置1において、接続パッド9は、絶縁基板7の内部に形成された配線導体8に接続されている。この配線導体8は、例えば絶縁基板7をその厚さ方向に貫通するように形成された貫通導体等であり、絶縁基板7の下面、すなわち絶縁基板7における微小電子機械機構3を封止する主面に対向する主面に導出されている。なお、配線導体8は、絶縁基板7の側面に導出させるようにしてもよい。ここで、配線導体8は、焼成後に絶縁基板7を構成するグリーンシート層に設けられたビアとグリーンシート層の層間に形成された内部導体とによって構成されてもよい。
そして、絶縁基板7の下面又は側面に導出された配線導体の端部には実装パッド(図示せず)が形成され、この実装パッドを外部電気回路に例えば錫−鉛半田等からなる半田バンプなどの外部端子17を介して接合することにより、電子部品2の電極6が外部電気回路と電気的に接続される。
これらの配線導体8および接続パッド9は、接続パッド9上に形成される導電性接合材11を介して電子部品2の電極6と電気的に接続される。配線導体8および接続パッド9は、上記電極6を、外部電気回路と電気的に接続できるように絶縁基板7の下面や側面に導出する機能を有する。
導電性接合材11は、錫−銀系,錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、及び銀−ゲルマニウム系等の高融点ろう材のような金属材料、並びに金属粉末を含有したエポキシ樹脂等の導電性接着材等により形成されている。
導電性接合材11は、封止材12が錫−銀系,錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、及び銀−ゲルマニウム系等の高融点ろう材のような金属材料等で形成されている場合には、真空蒸着やメッキによって、あるいはろう材ペーストを塗布及び溶融させることによって封止材12と一括して形成することができる。これにより、電子装置1の生産性をより高いものとすることができる。
導電性接合材11を電子部品2の電極6に接合することにより、電子部品2の電極6が、導電性接合材11、接続パッド9および配線導体8を介して、絶縁基板7の下面又は側面に導出される。そして、絶縁基板7の下面又は側面に導出された配線導体8の端部を外部電気回路に錫−鉛半田等を介して接合することにより、電子部品2の電極6と外部電気回路とが電気的に接続される。
これらの配線導体8および接続パッド9は、銅,銀,金,パラジウム,タングステン,モリブデン,及びマンガン等の金属材料により形成される。
例えば、配線導体8が銅から成る場合、銅粉末とガラス粉末に適当な有機バインダ及び溶剤を添加混合した銅ペーストを、絶縁基板7となるグリーンシートにスクリーン印刷等により印刷してこれをグリーンシートとともに焼成することにより形成される。
以上のように、電子部品封止用基板4を構成する絶縁基板7の上面と、電子部品2を構成する半導体基板の下面とが対向し、互いに位置合わせされて接合されることにより微
小電子機械機構3の封止が行なわれる。すなわち、絶縁基板7と半導体基板5とが、環状導体パターン10および半導体基板5の間に介在する封止材12を介して接合され、封止材12の内側で微小電子機械機構3が気密封止される。微小電子機械機構3に電気的に接続された電極6は、導電性接合材11、接続パッド9、配線導体8を介して封止空間の外側に導出され、外部電気回路と電気的に接続される。これにより、微小電子機械機構3と外部電気回路との間で信号の入出力が行うことが可能になる。これらの信号は、微小電子機械機構3と外部電気回路との間で、電極6、導電性接合材11、接続パッド9および配線導体8に沿って伝送される。
この電子部品封止用基板4では、接続パッド9は環状導体パターン10の外方に形成される。接続パッド9が、封止材12を被着させるための環状導体パターン10の外方に配置されていることから、接続パッド9と微小電子機械機構3とは環状導体パターン10によって隔たれた分の距離だけ離すことが可能となり、接続パッド9と微小電子機械機構3との間の電磁気的干渉は抑制される。そのため、例えば、導電性接合材11を介して微小電子機械機構3に駆動電圧を印加したとき、この駆動電圧のオンオフによって発生する電磁気的干渉の影響が微小電子機械機構3の動作に及ぶことを抑制することができる。
また、導電性接合材11に高周波信号を導通させる場合、微小電子機械機構3を駆動するために必要な磁界又は電界のオンオフがノイズとなって、導電性接合材11を導通する高周波信号の特性が劣化することも抑制することができる。
したがって、導電性接合材11と微小電子機械機構3との間の高周波ノイズの影響を抑制することが可能な電子部品封止用基板4を提供することができる。
ここで、封止材12は、微小電子機械機構3を封止するためのものであり、絶縁基板7には、封止材12を被着させるための環状導体パターン10が形成されている。したがって、上記電子部品封止用基板4は、封止材12を介して微小電子機械機構3を容易かつ確実に封止することができる。
電子部品封止用基板4は、絶縁基板7の内部に、基準電位が供給される導体層が形成されていてもよい。図1では、絶縁基板7の内部に、接地電位が供給される導体層(以下、「グランド導体層」という。)14が形成されている。グランド導体層14が絶縁基板7の内部に形成された場合、外部からのノイズを遮蔽することが可能である。同様に、半導体基板5の上面にシールド導体層を形成することでさらに外部からのノイズを遮蔽することが可能である。
グランド導体層14は、配線導体8及び接続パッド9と同様な材料および方法を用いて形成される。例えば、グランド導体層14が銅から形成される場合、銅粉末とガラス粉末に適当な有機バインダ及び溶剤を添加混合した電極用ペーストを、絶縁基板7となるグリーンシートにスクリーン印刷等により印刷してこれをグリーンシートとともに焼成することにより形成される。
グランド導体層14を絶縁基体1の内部に配置した場合、電子部品封止用基板4を通って封止材12で封止された領域内に入り込もうとする電磁波は、グランド導体層14によって有効に遮断される。そのため、外部から微小電子機械機構3の封止領域内へ侵入しようとするノイズを遮蔽することができる。その結果、微小電子機械機構3を搭載した電子部品2を一層正常かつ安定的に作動させることできる。
そして、半導体基板5の主面(図1において下面)に微小電子機械機構3およびこれに電気的に接続された電極6が形成されて成る電子部品2について、電極6を接続パッド9に接合し、半導体基板5の主面を封止材12に接合させることによって、封止材12の内側に電子部品2の微小電子機械機構3が気密封止された電子装置1が形成される。
本実施の形態による電子装置1は、半導体基板5の下面に形成された電極6と接続パッド9とが、微小電子機械機構3を収容する封止空間の外方で導電性接合材11を介して接続されていることから、導電性接合材11と微小電子機械機構3とは環状導体パターン10によって隔たれた分の距離だけ離すことが可能となる。その結果、導電性接合材11を通って駆動電圧のオンオフの電圧が供給された時、駆動電圧のオンオフの電磁気的干渉が微小電子機械機構3の動作に及ぶことを抑制することができる。
また、導電性接合材11に高周波信号が導通している場合は、微小電子機械機構3を駆動するために必要な磁界又は電界のオンオフがノイズとなり、導電性接合材11を導通する高周波信号の特性が劣化することを抑制することができる。
ここで、封止材12を導電性材料により形成するとともに、電子部品封止用基板4のグランド導体層14に電気的に接続するか、又は電子部品封止用基板4に設けられた貫通導体である配線導体8(図1では、配線導体8aとして示される)を介して電子部品封止用基板4が実装されるプリント配線板(図示せず)のグランド配線と接続するのがよい。
このように、封止材12を導電性材料とし、これを電子部品封止用基板4のグランド導体層、又は電子部品封止用基板4が実装されたプリント配線板におけるグランド導体層と接合することにより、封止材12とグランド導体層との間で安定したグランドネットワークが形成され、封止材12に良好な電磁シールド性をもたせることができる。その結果、微小電子機械機構3を形成した電子部品2をより一層確実に、正常かつ安定に作動させることができる。
ここで、封止材12は、電子部品封止用基板4内のグランド導体層14及び電子部品封止用基板4が実装されうプリント配線基板のグランド導体層のいずれか一方、あるいは両方に電気的に接続されてよい。
封止材12を導電性材料により形成する場合、導電性材料としては錫−銀系及び錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、並びに銀−ゲルマニウム系等の高融点ろう材のような金属材料等を用いることができる。そして、このような材料で形成した場合、封止材12と導電性接合材11とを同時に形成することができる。
また、封止材12と導電性接合材11を同材質のろう材により形成してもよい。封止材12と導電性接合材11を同材質より形成した場合、真空蒸着やメッキによって、あるいは半田ペーストを塗布及び溶融させることによって、導電性接合材11と封止材12とを一括形成することができる。その結果、生産性をより高いものとすることができる。
また、封止材12を導電性材料により形成するとともに、封止材12を電子部品封止用基板4に設けられた配線導体8aを介して、外部のプリント配線版のグランド端子に電気的に接続する場合、配線導体8aを絶縁基板7の内部に複数設けるとともに、複数の配線導体8aの隣接間隔を電子部品2で使用される高周波信号(数百MHz〜100GHz程度で特にはGHz帯域の高周波信号)の波長の1/2以下に設定することが好ましい。
このような構成により、配線導体8aで取り囲まれた領域に高周波ノイズが侵入することがなく、高周波グランドの不安定性から誘発される伝播モードのミスマッチが軽減される。また、導電性材料から成る封止材12とグランド導体層14が直接、電気的に接続されているため、グランドネットワーク経路が短くなり、インダクタンス成分の増大を防ぐことができるので安定したグランドとすることができ、良好な電磁シールド性を保持することができる。よって、微小電子機械機構3は、外部から侵入する高周波ノイズの影響を受けにくくなる。
従って、電子部品2には、例えば使用される信号が上記のような高周波信号であったとしても、常に正確な信号が配線導体8を介して伝播されることとなり、高速駆動される電子部品2を、より正常かつ安定に作動させることが可能となる。
半導体基板5に形成された配線導体15は、電極6と微小電子機械機構3との間の信号を導通する配線として機能する。なお、封止材12を導電性材料で構成する場合、封止材12と配線導体15との間でショートが発生しないように配線導体15上には酸化シリコン膜等の絶縁膜16を形成しておくのがよい。
上記の構成の電子装置1では、配線導体8の導出部分を、半田ボール等の外部端子17を介して外部電気回路に接続することにより、微小電子機械機構3が外部電気回路と電気的に接続される。
外部電気回路と電子装置1との接続を半田ボール等を用いて行なう場合、外部電気回路と電子装置1との接続は、半導体基板5と電子部品封止用基板4との接合温度以下でおこなうことが半導体基板5と電子部品封止用基板との間の接合における信頼性の観点で望ましい。
また、図2に示すように、半導体基板5の下面と電子部品封止基板7の上面との間で、封止材12の外方に、導電性接合材11を被覆するようにして樹脂材18を充填してもよい。樹脂材18を充填した場合、半導体基板5と電子部品封止基板7との間の熱膨張係数の差による熱応力が充填された樹脂で分散し、過度の応力が導電性接合材11及び封止材12にかかることを防止することができる。また、水分の浸入を抑制できる結果、導電性接合材11及び封止材12にクラックが発生したり導電性接合材11及び封止材12が腐食したりすることを効果的に抑制することができる。その結果、電子装置の信頼性をより高くすることが可能である。
また、同じく図2に示すように、半導体基板5の上面にシールド導体層19を形成してもよい。この場合、半導体基板5を通って微小電子機械機構3が封止された領域内に入り込もうとする電磁波は、シールド導体層19で有効に遮断される。そのため、外部からのノイズを遮蔽し、微小電子機械機構3を搭載した電子部品2を一層正常かつ安定的に作動させることできる。ここで、シールド導体層19は、半導体基板5上に設けられた金属層であり、例えば半導体基板5上に蒸着等により形成される。
なお、電子装置1を構成する電子部品封止用基板4は、上述のように、上面に凹部13が設けられており、凹部13内に微小電子機械機構3が収容されていることが好ましい。
この場合、微小電子機械機構3の高さに相当する電子装置1の厚みを小さいものとすることができる。その結果、例えば、携帯市場等で求められる電子装置1の低背化を実現することができる。
また、このような電子装置1において、電子部品封止用基板4は、上面が平面状であり、封止空間が封止材12の厚みと対応する厚みに設定されていることが好ましい。
この場合、簡易な構造で微小電子機械機構3の封止空間を形成することが可能である。その結果、電子部品封止用基板4および電子装置1の生産性をより高くすることができる。
図3は、本実施の形態による電子部品封止用基板を複数個取りの形態とした場合の構成例を示す断面図である。図3に示されるように、接続パッド9および封止材12を備える基板領域が、広面積の母基板の一方主面に縦横に配列形成された、配線母基板いわゆる複数個取りの形態としてもよい。
このような複数個取りの形態としておくと、半導体基板5の主面に微小電子機械機構3及びこれに電気的に接続された電極6が複数個配列形成された、複数個取りの形態で製作される半導体母基板を複数個同時に気密封止することができ、生産性に優れたものとすることができる。
次に、電子部品封止用基板4を用いた電子装置の製造方法について、図4(a)〜(d)に基づいて説明する。図4(a)〜(d)は本実施の形態による電子装置の製造方法の一例を工程順に示している。なお、図4(a)〜(d)において、図1及び図3と同じ構成には同じ符号を付してある。また、図示を簡単にするために、グランド導体層14等の図1及び図3に示された構成の一部を省略している。
まず、図4(a)に示すように、縦横に配置された複数の微小電子機械機構3を下面に有した半導体母基板21を準備する。半導体母基板21の下面には、各微小電子機械機構3に対応して電極6が設けられている。半導体母基板21は、それぞれが微小電子機械機構3および電極6を備える電子部品領域22が、複数個取りの形態で形成された半導体基板である。
次に、図4(b)に示すように、配線母基板23を準備する。配線母基板23は、微小電子機械機構3に対応する複数の基板領域24を有している。
基板領域24は、それぞれが電子部品封止用基板4となる領域であり、一方の主面において電子部品封止用基板4となる領域毎に、環状導体パターン10と、環状導体パターン10の外方に位置する接続パッド9とがそれぞれ形成されている。接続パッド9は、絶縁基板7の一方主面から他方主面または側面に導出された配線導体8と電気的に接続されている。
本実施の形態による電子装置において、あらかじめ、環状導体パターン10上には封止材12が形成され、接続パッド9上には導電性接続材11が形成されている。このようにしておくと、封止材12による機械的な接合(封止)と、導電性接合材11による電気的な接続とを同時に行なうことが容易となるので、電子部品の封止の作業性を向上させることができる。
封止材12は、環状導体パターン10上に形成される。また、封止材12は、例えば鉄−ニッケル−コバルト合金から成る場合であれば、鉄−ニッケル−コバルト合金の金属板に圧延加工や金型による打ち抜き加工またはエッチング加工を行ない、環状導体パターン状に成形することにより製作される。
封止材12と絶縁基板7との接合は、錫−銀系等の半田,金−錫ろう等の低融点ろう材、又は銀−ゲルマニウム系等の高融点ろう材を介して接合することができる。
また、封止材12は、錫−銀系等の半田,金−錫ろう等の低融点ろう材、及び銀−ゲルマニウム系等の高融点ろう材を用いて形成してもよい。
導電性接合材11は、接続パッド9上に形成される。導電性接合材11は、例えば錫−銀系等の半田から成る場合であれば、この半田のボールを接続パッド9上に位置決めして加熱、溶融、及び接合させることにより形成される。また、導電性接合材11を封止材12と同一の材料から形成する場合、封止材12とともに導電性接合材11を一括形成してもよい。
次に、半導体母基板21を、配線母基板23上に、微小電子機械機構3を個々の基板領域24毎に気密封止する封止材12を介して接合することにより、接合体25を形成する。
接合体25は、電子装置1が複数個取りの形態で形成されているものであり、この接合体25において、縦横に配置された微小電子機械機構3は、各基板領域24における封止材12の内側の封止空間に気密封止されている。
また、各微小電子機械機構3に対応して配置された電極6は、導電性接合材11を介して対応する接続パッド9と電気的に接続されている。
ここで、電極6と導電性接合材11との接合は、例えば導電性接合材11が錫−銀系半田から成り、導電性接合材11と封止材12の高さが同一のとき、電極6上に導電性接合材11を位置合わせして載せ、これらをリフロー炉中において約250〜300℃程度の温度で熱処理すること等により行なわれる。
ここで、半導体基板5の主面と封止材12との接合は、例えば接合面に導電性接合材11と同様の錫−銀系の半田を挟んでおき、上述の電極6と導電性接合材11との接合と同時にリフロー炉中で熱処理することにより行なうことができる。また、導電性接合材11が錫−銀系半田から成り、導電性接合材11と封止材12の高さにバラツキがある、あるいは配線母基板23に反り等がある場合には、半導体母基板21と配線母基板23の接続は、220℃〜280℃程度の温度で熱圧着することで接合することができる。
このように、本実施の形態による電子装置1の製造方法によれば、電子部品領域22の電極6の外部導出のための接合と、微小電子機械機構3の気密封止のための接合とを同時に行なうことができるため、電子装置1の生産性を非常に高めることができる。
そして、図4(d)に示すように、接合体25を電子部品封止領域22毎に分割して、電子装置1を得る。
このようにして作製された電子装置1は、上記のように、それぞれが電子部品封止用基板4となる基板領域24の上面に環状導体パターン10と環状導体パターン10の外方に位置する接続パッド9とが形成されている配線母基板23を用いて、半導体母基板21の封止を行なっている。また、複数個の電子装置1を同時集約的に得ることができる。したがって、微小電子機械機構と接続パッド9及び導電性接合材11との間の電磁的な干渉が抑制された電子装置1を、生産性を良好として製造することができる。
接合体25の切断は、この接合体25に対してダイシング加工等の切断加工を施すことにより行なうことができる。ここで、導電性接合材11が微小電子機械機構3を気密封止する封止材12の外側に形成されている場合、外観検査によって、微小電子機械機構3と電子部品封止用基板4との接合をする導電性接合材11を検査することができる。その結果、封止材12の内部に導電性接合材11を形成した場合のようにX線による接合検査等を行う必要がなくなる。
また、導電性接合材11が半田のボールから成り、溶融した半田が電極6の外側にはみ出る可能性があるような場合でも、その半田は封止材12で遮られるので、微小電子機械機構3に達することは防止される。そのため、半田により微小電子機械機構3の機械的な作動が妨げられるようなことや、電気的な作動の信頼性が低下するようなことは効果的に防止されるため、電子装置1としての信頼性を良好に確保することができる
本実施の形態による電子装置1の製造方法は、上記各工程を具備することから、縦横に配置された複数の微小電子機械機構3について、微小電子機械機構3に対応する複数の基板領域24を有する配線母基板23を用いて同時に気密封止することができる。そのため、互いに接合された半導体母基板21および配線母基板23から成る接合体25を容易に作製することができる。この接合体25は、各基板領域24に沿って分割することにより個々の電子装置1となるので、複数の電子装置1を高い生産性で、確実に製造することができる。
また、導電性接合材11が微小電子機械機構3を気密封止する封止材12の外部に形成されていることから、外観検査によって、電極6と電子部品封止用基板4との間の電気的接続が確実になされているか判断することが可能となる。また、導電性接合材11を形成する接続材が微小電子機械機構3に流れることを防止することができる。
なお、上述の説明では一つの電子装置1内に一つの微小電子機械機構3を気密封止したが、一つの電子装置1内に複数の微小電子機械機構3を気密封止してもよい。また、図4に示した例では、配線導体8を絶縁基板7の下面側に導出しているが、これを側面に導出したり側面および下面の両方に導出したりしてもよい。また、図4の例では微小電子機械機構3を収容するための凹部(キャビティー)を形成した例を示したが必ずしも凹部を形成する必要はなく、封止材12の高さを適切に設定し微小電子機械機構3が必要とする封止空間を形成してもよい。
また、配線導体8の外部電気回路への電気的な接続は、外部端子17として半田ボールを介して行なうものに限らず、リード端子や導電性接着剤等を介して行なってもよい。
また、上述の説明では、絶縁基板7としてセラミックス材料から成る基板を用いたが、樹脂及びガラス等の他の材料から成る基板を用いてもよい。さらに、上述の説明では、微小電子機械機構3を気密封止するために半導体基板5と絶縁基板7とを環状導体パターン10及び封止材12を介して接合したが、半導体基板5と絶縁基板7とを接合することができれば、これに限らない。例えば、ガラスから成る絶縁基板7を用いて、半導体基板5と絶縁基板7とを陽極接合により直接接合してもよい。
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。
発明の第2の実施の形態による電子部品封止用基板が、第1の実施の形態による電子部品封止用装置と異なる点は、絶縁基板7内に発振回路を内蔵している点である。図5は、本発明の第2の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す断面図である。図5に示された電子装置31では、電子部品封止用基板32を構成する絶縁基板7内に、接続パッド9に電気的に接続された一対の容量形成用電極33と容量形成用電極33に電気的に接続された抵抗体34とがそれぞれ形成されている。各容量形成用電極33は対向して配置されており、各容量形成用電極33とそれらの間に介在する絶縁基板7の一部(以下、「絶縁層35」という。)とは、コンデンサ(キャパシタ成分)を構成する。また、このコンデンサと抵抗体34とは、CR発振回路を構成する。なお、図5において、図1乃至図4に示されたものと同一の構成には同一の符号を付し、説明を省略する。
このCR発振回路は、微小電子機械機構3で検知された電気信号を高い周波数の信号に載せて、電波として伝送させる機能を備える。すなわち、このCR発振回路により、例えばセンサである微小電子機械機構3がセンシングした信号を載せて空中を運ぶ役割をする高周波(搬送波)が作られる。この搬送波は、アンテナ等の送信装置(図示せず)を介して外部に電波として伝送される。
本実施の形態による電子部品封止用基板32によれば、CR発振回路が絶縁基板7内に形成されているので、別途チップ部品としてコンデンサ及び抵抗体を電子部品封止用基板32に搭載するための配線や導電性接合材は不要である。そのため、信号の伝送ロスを小さくすることができ、低消費電力化が可能になる。したがって、微小電子機械機構3の駆動精度の向上、電子装置21の応答精度の向上、駆動時間の長時間化が可能な電子部品封止用基板32および電子装置31を得ることができる。
また、外部電気回路基板に必要であったチップ部品を搭載するスペースが不要となるので、より小型のモジュールが形成できる。これは、機器全体の小型化及び低消費電力化に寄与する。また、不要となったスペースに別の回路や部品等を搭載することができるので機器の高機能化及び高密度化も可能になる。
また、発振回路を絶縁基板7内に形成しているため、例えばチップコンデンサ又はチップ抵抗部品の接続端子電極と導電性接合材との接続部のような導電経路の接続不連続部が存在しないため、電磁ノイズの発生を抑制することができる。これにより、微小電子機械機構3や、他の回路基板への電磁的な干渉を極力小さくすることができる。したがって、高精度な微小電子機械機構3を精度良く駆動させることができる、応答精度の良い電子装置31を得ることができる。
なお、抵抗体34と容量形成用電極33との電気的な接続は、例えば、抵抗体34と容量形成用電極33との一部同士を直接接触させること等により行なわせることができる。
また、抵抗体34は、ビア導体等の配線導体8の一部を介して接続パッド9と電気的に接続させることができ、容量形成用電極33は、配線導体8および抵抗体34を介して接続パッド9と電気的に接続させることができる。
この容量形成用電極33は、配線導体8および接続パッド9と同様の材料を用い、同様の手段により作製される。一対の容量形成用電極33としての導体パターンは、例えば四角形状、又は円形状等の導体パターンが上下に重なって構成されている。この場合、一対の導体パターンは、絶縁基板7となるグリーンシート等に積層位置のずれが生じた場合でも対向面積が一定に保たれるように、一方の導体パターンの外周縁が他方の導体パターンの外周縁よりも外側に位置するように設定されてもよい。
また、容量形成用電極33および絶縁層35によって形成されるコンデンサのキャパシタンスは0.5pF〜50nF程度がよい。0.5pFよりも大きい場合には、コンデンサの作製の際に公差の影響を受けにくくなる。一方、50nFよりも小さい場合には、小型化が容易になるとともに作製が容易になる。
一対の容量形成用電極33の間に介在する絶縁層35は、絶縁基板7の一部であり、例えば、絶縁基板7の他の部位を形成する絶縁材料と同様の絶縁材料(誘電体材料)により形成されている。
また、抵抗体34は、容量形成用電極33と電気的に接続されている。抵抗体34は、酸化ルテニウムや銀パラジウムなどにより形成される。この形成の手段としては、メタライズ層形成手段やめっき層形成手段、蒸着膜形成手段等の金属を薄膜層として被着させる手段を用いることができる。例えば、抵抗体34をメタライズ層形成手段により形成する場合であれば、酸化ルテニウムのペーストを絶縁基板7となるグリーンシートに印刷して、積層した後、これをグリーンシートとともに焼成することにより形成される。
また、抵抗体34の電気抵抗は、10Ω〜100kΩ程度がよい。電気抵抗を10Ωより大きくすると、抵抗体34の作製の際に公差の影響を受け難くなる。電気抵抗を100kΩよりも小さくすると、小型化が容易になるとともに作製が容易になる。
上述のように、この電子部品封止用基板32における配線導体8の導出部分を、半田ボール等の外部端子17を介して外部の電気回路に接続することにより、微小電子機械機構3が外部電気回路と電気的に接続される。つまり、微小電子機械機構3で検知され、電気信号に変換された機械的な振動等の外部の情報が、上記容量形成用電極33と抵抗体34とにより構成される発振回路で搬送波とされ、この搬送波が外部電気回路に供給される。外部電気回路には、例えば、アンプ、フィルタ、アンテナ等が配設されており、これらによって搬送波に応じた電波が伝送される。
この電子部品封止用基板32において、一対の容量形成用電極33間に配置された絶縁層35の比誘電率が、他の部位における絶縁基板7の比誘電率よりも高いことが好ましい。
このように、絶縁基板7において、少なくとも一対の容量形成用電極33の間に介在する部位、つまり絶縁層35における比誘電率を、他の部位における比誘電率よりも高いものとすることにより、その比誘電率の差に応じて、容量形成用電極33間に生じる静電容量を大きくすることができる。
一般的に、CR発振回路の発振周波数は、C値(静電容量)が大きくなると、発振周波数の帯域を広くすることができるため、大容量のコンデンサを有したCR発振回路を絶縁基板7内に形成することにより、発振効率のよい発振回路を形成することができる。
よって、絶縁基板7において絶縁層35の比誘電率を他の部位よりも高くすることにより、同じ面積でもより大容量のコンデンサを有したCR発振回路を絶縁基板7に内蔵することができるので、電子装置31を用いた機器のより一層の小型化、低消費電力化に寄与する。
例えば、絶縁基板7が酸化アルミニウム質から成り、かつ比誘電率を10である場合に、絶縁層35の比誘電率を10にした場合は、発振周波数の帯域が約1kHzであるのに対し、絶縁層35の比誘電率を1000にした場合は、帯域が約3kHzと約3倍になるので、発振効率のよい発振回路を形成することができる。
比誘電率の高い絶縁層35は、例えば、誘電体粉末と焼結助剤と有機樹脂バインダと有機溶剤とからなる誘電体層用ペーストを印刷形成して、絶縁基板7の他の部位を構成する層と同時焼成することにより作製される。誘電体粉末としては、例えば、BaTiOの他に、SrTiO,MgTiO,BaZrOのようなペロブスカイト構造を有するもの等が挙げられる。
焼結助剤としては、例えばSiO−B系,SiO−B−Al系,SiO−B−Al−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す)SiO−B−M1O系(但し、M1はLi,NaまたはKを示す),SiO−B−Al−M2O系(但し、M2は上記と同じである),Pb系ガラス,Bi系ガラス等のガラス、またはCuO等の金属酸化物が挙げられる。
誘電体層用ペーストに用いられる有機樹脂バインダおよび有機溶剤としては、絶縁基板7となるセラミックグリーンシートとの同時焼成が可能であれば特に制限されるものではなく、例えばグリーンシートに配合される有機樹脂バインダ,有機溶剤と同様のものが使用可能である。
この場合、容量形成用電極33は、CuまたはAgの粉末を85〜99.5質量部、チタン酸バリウム結晶を析出する結晶化ガラスを0.5〜15質量部含むとともに、有機樹脂バインダおよび有機溶剤を含んで成る電極ペーストを印刷形成して、グリーンシートと同時焼成することにより作製される。
チタン酸バリウム結晶を析出する結晶化ガラスの組成比は、焼成時に、絶縁基板7を構成する誘電体層7と配線導体8との界面はがれを生じないように、CuまたはAgの粉末に対して最小の比率であることが好ましい。結晶化ガラスのガラス組成比がCuまたはAgの粉末に対して15質量部未満であると、焼成時に容量形成用電極33のガラス成分が絶縁層35へ多く流入して、絶縁層35の特性を劣化させることを防止することができる。他方、結晶化ガラスのガラス組成比が0.5質量部を超える場合には、結晶化ガラスによって、BaTiO3との濡れ性が良くなり、焼成時に絶縁層35と容量形成用電極33との界面におけるはがれが生じにくくなる。
CuまたはAgの粉末は、絶縁基板7用の配線導体8として用いる場合には、同時焼成時の絶縁基板7の成分と絶縁層35の成分との相互拡散を抑えるために、直径5μm以下の粒径の細かいものであることが好ましい。
結晶化ガラスは、その結晶化の際にBaOとTiOが結合してBaTiO結晶を析出するものである。主相としてBaTiO結晶を析出するため、結晶化ガラスが焼成時の拡散により絶縁層35の内部に流入しても絶縁層35の特性を劣化させることがない。
また、結晶化ガラスの容量形成用電極33への添加により、絶縁層35と容量形成用電極33との濡れ性を向上させ、焼成時の界面はがれの発生を防ぐことが可能となる。
その場合の結晶化ガラスは、そのガラス組成比が、BaOを55.1〜59.7質量%、TiOを24.0〜26.0質量%、SiOを7.7〜11.3質量%、Alを6.6〜9.7質量%、SrOを0.7質量%以下、NaOを0.5質量%以下、CaOを0.4質量%以下含むものであり、各成分の合計が100質量%となるように調整する。TiO,SiO,Al,SrO,NaO,CaOは、ガラス化のための網目形成酸化物、中間酸化物、網目修飾酸化物であるため、ガラス化するための最小の比率であることが好ましい。BaOが59.7質量%以下、TiOが26.0質量%以下、SiOが7.7質量%以下、Alが6.6質量%を超える場合、この組成物をガラス化させることが容易となる。また、BaOが55.1質量%を超え、TiOが24.0質量%を超え、SiOが11.3質量%を超え、Alが9.7質量%未満、SrOが0.7質量%未満、NaOが0.5質量%未満、CaOが0.4質量%未満である場合、BaO,TiO以外の成分の絶縁基板7内部への流入量が抑制され、絶縁基板7の特性の劣化を防止することが可能になる。
また、誘電率の高い結晶を析出させるガラスとして、BaTiOを析出するものの他に、NaNbを析出するものもあるが、電極ペースト中に含まれるガラスは、絶縁板1の結晶相と同じ結晶相を析出するものが好ましい。すなわち、絶縁層35の主成分がBaTiOならばBaTiOを析出する結晶化ガラスを、絶縁層35の主成分がNaNbならばNaNbを析出する結晶化ガラスを電極ペースト用の添加物として使用することが好ましい。
そして、絶縁層35の比誘電率は50〜5000程度が好ましい。比誘電率が50以上であると、キャパシタ成分が小さくなりすぎず、比誘電率が5000以下であると、絶縁基板7との同時焼成が容易なものとなる。
また、抵抗体34は、絶縁基板7の内部において接続パッド9の直下に配置されており、
容量形成用電極33と接続パッド9との間の距離は、抵抗体34と接続パッド9との間の距離よりも長いことが好ましい。なお、この容量形成用電極33と接続パッド9との間の距離とは、容量形成用電極33と接続パッド9とを最短で結ぶ直線距離をいい、抵抗体34と接続パッド9との間の距離とは、抵抗体34と接続パッド9とを最短で結ぶ直線距離をいう。
抵抗体34を接続パッド9の直下の絶縁基板7の内部に配置することにより、CR発振回路と接続パッド9との間の配線長をより短くすることができる。そのため、抵抗体34と接続パッド9との間の電気的抵抗をより小さくすることができるので、伝送ロスをさらに小さくすることができる。よって、電子装置31の一層の高精度駆動や応答精度の向上、低消費電力化による駆動時間の長期化を行なうことができる。
また同時に、容量形成用電極33は、この接続パッド9の直下に配置されている抵抗体34に比べて、接続パッド9との間の距離が長いため、接続パッド9及び電極6を介して電気的に接続される微小電子機械機構3との間の距離を離すことができる。
そのため、容量形成用電極33により形成されるコンデンサから発生する発振ノイズが、微小電子機械機構3に与える干渉、特に、加速度センサの振動等の機械的な動作の阻害等の機械的な干渉を極力小さくすることができる。その結果、発振ノイズに起因して高精度駆動、応答精度の向上に支障が生じ、微小電子機械機構3の破壊や変形などが起こるのを防止することができる。
すなわち、この構成により、特に、機械的な作動をともなう微小電子機械機構3を備える電子部品2について、センシング等の作動の信頼性を極めて高くして封止することができる。
なお、容量形成用電極33と接続パッド9との間の距離を、抵抗体34と接続パッド9との間の距離よりも長くする場合、抵抗体34から容量形成用電極33にかけて、接続用の導体(図示せず)を配線導体と同様の手段で形成すること等により、抵抗体34と容
量形成用電極33とを電気的に接続させることができる。
微小電子機械機構3の動作、特に振動等の機械的な動作に対する干渉を小さくするためには、容量形成用電極33は、微小電子機械機構3から離れて、つまり、絶縁基板7の他方主面側に近くに配置されることが好ましい。ここで、一対の容量形成用電極33のうち一方が、絶縁基板7の他方主面に露出して形成されていてもよい。
また、電子装置31において、平面透視して微小電子機械機構3と重なる部位には、容量形成用電極33を形成しないようにして、干渉をより効果的に抑制するようにしてもよい。
なお、抵抗体34は、酸化ルテニウムや銀パラジウムなどにより形成され、例えば、上述したのと同様の手段により形成することができる。すなわち、メタライズ層形成手段やめっき層形成手段、蒸着膜形成手段等の金属を薄膜層として被着させる手段を用いることができる。例えば、抵抗体34を、メタライズ層形成手段を用いて形成する場合であれば、酸化ルテニウムのペーストを絶縁基板7となるグリーンシートに印刷して、積層した後、これをグリーンシートとともに焼成することにより形成すればよい。
このとき、酸化ルテニウムのペーストの印刷を、絶縁基板7となるグリーンシートのうち、接続パッド9の直下に位置する部位に行なうことにより、抵抗体34を、接続パッド9の直下に配置することができる。
また、抵抗体34は、接続パッド9もしくは接続パッド9に隣接する配線導体の少なくとも一部であってもよい。すなわち、抵抗体34となる接続パッド9又は配線導体の少なくとも一部を他の部分よりも抵抗が高くなるように形成してもよい。
この場合、別途抵抗体34を形成する場合に比べて、発振機能を備える電子部品封止用基板32および電子装置31を、より一層小型に形成することができる。すなわち、抵抗体34を、接続パッド9又は配線導体8の少なくとも一部から構成すれば、抵抗体34を別個に設けるよりも、より短い距離でCR発振回路を形成することができるため、より小型で高効率な発振回路が形成できる。
この場合、抵抗体34は、接続パッド9又は接続パッド9に隣接する配線導体8の少なくとも一部を酸化ルテニウムや銀パラジウムなどで形成することにより形成される。
この形成の手段としては、メタライズ層形成手段やめっき層形成手段、蒸着膜形成手段等の金属を薄膜層として被着させる手段を用いることができる。例えば、抵抗体34を、メタライズ層形成手段により形成する場合であれば、絶縁基板7となるグリーンシートに、酸化ルテニウムのペーストを、所定の接続パッド9や、接続パッド9に隣接する配線導体8のパターンで印刷することにより形成される。
また、配線導体8がビア導体を含む場合であれば、上記グリーンシートに機械的な打ち抜き加工法等により貫通穴加工を行なったのち、貫通穴に酸化ルテニウムのペーストを充填して、積層した後、これをグリーンシートとともに焼成することにより形成される。
これにより、抵抗体34を別途のパターンで設けるよりも、酸化ルテニウム等のペーストの印刷回数を減らすことができるので、電子部品封止用基板32および電子装置31としての生産性を向上させることができる。
また、本実施の形態による電子装置31において、接地導体層14は、図5に示されるように、容量形成用電極33と封止される微小電子機械機構(MEMS)3との間に介在するようにして設けられていることが好ましい。
この構成によれば、発振回路の容量形成用電極33から発生する発振ノイズを、接地導体層14でシールドすることができるため、発振ノイズに起因して高精度駆動、応答精度の向上に支障が生じ、微小電子機械機構3の破壊や変形などが起こるのをより確実に防止することができる。
このような接地導体層14は、配線導体および接続パッド9と同様の材料を用い、同様の手段により作製される。
(第3の実施の形態)
次に、本発明の第3の実施の形態について説明する。
本発明の第3の実施の形態による電子部品封止用基板が、第1の実施の形態による電子部品封止用装置と異なる点は、絶縁基板7の半導体基板5側の主面に対向する主面に設けられる実装パッドを、微小電子機械機構3の封止位置に対応させて配置する点である。図6は、本発明の第3の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す断面図である。また、図7,図8は、図6に示された電子装置41の平面図であり、絶縁基板7における実装パッド42の配置を模式的に示している。なお、図5において、図1乃至図4に示されたものと同一の構成には同一の符号を付し、説明を省略する。
なお、図5において微小電子機械機構3は、一対の柱状の支持部の間で梁状の振動部を支持する両持ち梁構造となっている。この両持ち梁構造の微小電子機械機構3は、振動部に形成された上部電極(図示せず)と半導体基板5に形成された下部電極(図示せず)との間に微小電圧を印加すると、静電現象によって振動部が下部電極に向かって接近し、また電圧の印加を停止すると離間して元の状態に戻る。そして、このような振動部の動作により、上部電極の高さを変えて反射する光の強度を変調して光変調素子として機能させること、及び特定の周波数で振動部を振動させて周波数フィルタとして機能させること等が可能になる。
図7は、本実施の形態による電子部品封止用基板42の実装パッド43が形成された側の面を示した平面図である。ただし、図7は、実装パッド43の配置をわかりやすくするために簡略化し、封止材12を透視した状態で示している。
図7に示すように、本実施の形態の形態による電子部品封止用基板42において、実装パッド43が配置される実装領域は、封止材12の内側の電子部品封止領域の中心を通る2つの区分直線(図7において、一点鎖線で示される)によって絶縁基板7の主面を4等分した4つの区分領域のうち3つ以下の区分領域に対向する領域である。
このように、4つの区分領域のうち3つ以下の区分領域に対向する領域に実装パッド43を配置することにより、少なくとも1つの区分領域に対向する領域は、実装パッド43を介して外部電気回路基板と機械的に接続されないので、その領域では応力が生じない。よって、少なくとも1つの区分領域において電子部品封止用基板42に作用する応力を低く抑えることができる。また、このような応力が抑えられた区分領域(以下、「低応力領域」という。)では歪みも小さいので、この区分領域に対向する半導体基板5の領域においても歪みを小さくすることができる。
詳細には、熱膨張係数の差に起因する応力によって電子部品封止用基板42が変形することにより電子部品2の半導体基板5に発生する応力は、実装領域と対向する電子部品2の領域で高く、実装領域と対向する電子部品2の領域から離れた部位で低くなる。そのため、実装パッド43が配置されない少なくとも1つの区分領域と対向する半導体基板5の領域を低応力領域にすることができる。ここで、この低応力領域に微小電子機械機構3を形成すると、例えば振動部を備える微小電子機械機構3にその応力に起因して歪みが生じることを効果的に防止することができ、微小電子機械機構3の駆動精度を高くすることができる。
図7は、絶縁基板7の下面のうち、2つの区分領域に対向する領域に、それぞれ実装パッド43を配置した例を示している。この場合、電子部品封止用基板42の下面には、2個の実装パッド43がそれぞれ配置された実装領域に対向する2つの区分領域K1と、実装パッド43が配置されていない2つの区分領域K2とが存在する。この2つの区分領域K2に対向する半導体基板5の領域は、歪みの小さな低応力領域となる。この低応力領域に微小電子機械機構3(図3では図示せず)を形成しておくと、微小電子機械機構3に熱膨張係数の差による応力等に起因する歪みが生じることが効果的に防止され、微小電子機械機構3の駆動精度を高くすることができる。この例であれば、絶縁基板7の主面における約1/2の領域に対向する領域において、半導体基板5に微小電子機械機構3を形成することができる。
なお、実装パッド43は、電子装置41を実装するために最低1個は必要であり、区分領域のうち少なくとも1つに対向する領域に実装パッド43が配置されることになる。
4つの区分領域に対向する領域のうちいくつの領域にどのように実装パッド43を配置するかについては、微小電子機械機構3の形状や寸法、機能、および電子部品2の平面寸法や外部電気回路基板に対する傾き等に応じて適宜調整すればよい。
また、図8に示すように、実装パッド43は、封止材12の内側の電子部品封止領域を4等分する、その電子部品封止領域の中心から外周に向かって延びる4つの区分半直線(図8において、一点鎖線で示す)のうち3つ以下の区分半直線に対向する線に沿って配置されていてもよい。
図8は、電子部品封止用基板42の実装パッド43が形成された側の面を示した平面図である。ただし、図8は、図7と同様に、実装パッド43の配置をわかりやすくするために簡略化し、封止材12を透視した状態で示している。
このように、4つの区分半直線のうち3つ以下の区分半直線に対向する線に沿って実装パッド43を配置することにより、少なくとも1つの区分半直線に沿って、電子部品封止用基板42に作用する応力を低く抑えることができる。このような区分半直線を含む領域では歪みも小さいので、この区分半直線に対向する半導体基板5の領域においても歪みを小さくすることができる。
このように、少なくとも1つの区分半直線を含む領域と平面視で対向する領域において半導体基板5に低応力領域を形成することができるため、この低応力領域に微小電子機械機構3を形成すると、例えば振動部を備える微小電子機械機構3にその応力に起因して歪みや変形が生じることを効果的に防止することができ、微小電子機械機構3の駆動精度を高くすることができる。
さらに、微小電子機械機構3が、一対の柱状の支持部の先端間に梁状の振動部を配置したものであるような場合には、次のような効果を得ることもできる。
実装パッド43を区分半直線に沿って配置した場合には、この実装パッド43に対向する領域を跨ぐように、すなわち、微小機械電子機構3の支持部を配置することができる。つまり、機械的な破壊が生じやすい支持部を低応力領域に形成することができ、例えば、いわゆる両持ち梁構造(一対の支持部の間で梁状の振動部を支持する構造)の微小電子機械機構3の設計の自由度を高くすることもできる。
図8は、4つの区分半直線のうち一直線状に連なる2つの区分半直線に対向する線に沿って一列に実装パッド43が配置されている場合を示す。
この場合、絶縁基板7の下面には、1個の実装パッド43がそれぞれ配置された、一直線状に連なる2つの区分半直線H1と、それに直交する、実装パッド43が配置されていない2つの区分半直線H2とが存在する。半導体基板5において、この実装パッド43が配置されている2つの区分半直線に対向する線状の領域以外の領域は、歪みの小さな低応力領域となる。したがって、この低応力領域に微小電子機械機構3を形成しておくと、熱膨張係数の差による応力等に起因する微小電子機械機構3に歪みが生じることが効果的に防止され、微小電子機械機構3の駆動精度を高くすることができる。
例えば、図8に示されるように実装パッド43が配置された場合に、半導体基板5に両持ち梁構造の微小電子機械機構3を形成するとき、半導体基板5では、実装パッド43が配置された区分半直線H1に対向する線状の領域を跨ぐように微小電子機械機構3の支持部を配置すればよい。このようにすれば、両持ち梁構造の微小電子機械機構3の支持部を低応力領域にそれぞれ位置させることができる。そのため、支持部に歪みが生じることを効果的に防止することができ、電子装置41が加熱、冷却された際においても駆動精度を高くすることができる。また、上記の実装パッド43が配置されていない区分半直線H2を含む領域に対向する半導体基板5の領域内に2点の支持部を形成することも可能であるため、微小電子機械機構3の配置位置等の設計の自由度が高くなる。なお、実装パッド43の配置は、図7および図8に示した例に限られるものではない。
なお、図6〜図8には図示していないが、実装パッド43が配置された絶縁基板7の下面には、電子部品封止用基板42と外部電気回路基板の間隔を一定とするための凸部を設けていることが好ましい。凸部は、例えば、電子装置41の実装パッド43を外部電気回路基板に接合する外部端子17と下端面が同じ高さになるようにして絶縁基板7に取着、または絶縁基板7と一体的に形成された部材である。凸部は、例えば、絶縁基板7の下面のうち実装パッド43が配置されない部位に設けられ、絶縁基板7の下面と外部電気回路基板の上面との間の間隔を一定に保持するスペーサとして機能する。このような凸部を設けることで、電子装置41を外部電気回路基板に実装する際に電子装置41と外部電気回路基板との平行を容易に保つことができる。
この場合、実装パッド43が配置されない、実装領域以外の領域に凸部を設けると、凸部で電子装置41を支えることができるので、電子装置41と外部電気回路基板との間の平行を保つ上で効果的である。ただし、実装領域以外において、凸部は、外部電気回路基板に接合されないようにしておく必要がある。凸部が外部電気回路基板に接合されてしまうと、凸部を介して電子装置41の絶縁基板7に熱応力が加わり、微小電子機械機構3の歪み等の不具合を誘発するおそれがある。
さらに、例えば、実装パッド43の近くに、外部端子よりも弾性率(ヤング率)の低い材料からなる凸部を設けておくと、外部電気回路基板に実装した後に電子装置41に外力が加わった場合において、凸部と電子装置41の絶縁基板7との界面にも応力が分散されるとともに、その応力を凸部の変形により効果的に緩和することができるので、実装パッド43に応力が集中し、ここを起点として破壊が生じることなどを抑制することができる。
このような凸部は、外部電気回路と接合されず、かつ、半田バンプなどの外部端子17の高さと同じまたは低いものであれば、セラミック材料,金属材料,樹脂材料など種々の部材を用いることができる。例えば、セラミック材料から成る絶縁基板7を形成する際に一括して凸部を形成したり、高融点半田から成る半田ボール等を用いて電子部品封止用基板42に予め凸部となる半田バンプを形成した後に外部端子17となる半田バンプを形成するなどとすれば、凸部を形成するための工程を別途必要とせずに容易に形成することができる。また、シリコーン等の弾性率が低い樹脂材料を用いて凸部を形成した場合には、電子装置41に外力が加わった際に発生する応力を効果的に緩和することができ、機械的信頼性をより高くすることもできる。なお、この凸部は、上述したように実装パッド43の配置等に応じて所望の位置、例えば実装パッド43が配置されていない領域や実装パッド43に隣接する部位等に形成すればよい。例えば、実装パッド43の数が少ない場合に電子装置41と外部電気回路基板との平行を保つことを重視するようなときには、実装領域以外の領域に、外部電気回路基板に対して接合されない凸部を設ければよく、実装パッド43の破壊を防止することを重視するようなときには、実装パッド43の近くに低弾性の実装パッド43を設ければよい。
本発明は特定の実施の形態について説明されてきたが、当業者にとっては他の多くの変形例、修正、他の利用が明らかである。よって、本発明は、ここでの特定の開示に限定されず、添付の請求の範囲によってのみ限定され得る。
(a)は、本発明の第1の実施の形態による電子部品封止用基板を備えた配線基板および電子装置の実施の形態の一構成例を示す平面図であり、図1(b)は、図1(a)に示された電子装置の切断面線I−I線における断面図である。 本発明の第1の実施の形態による電子部品封止用基板を備えた電子装置の他の構成例を示す断面図である。 第1の実施の形態による電子部品封止用基板を複数個取りの形態とした場合の構成例を示す断面図である。 (a)〜(d)は、第1の実施の形態による電子装置の製造方法の一例を工程順に示す図である。 本発明の第2の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す断面図である。 本発明の第3の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す断面図である。 第3の実施の形態による電子部品封止用基板の実装パッドが形成された側の面を示した平面図である。 第3の実施の形態による電子部品封止用基板の実装パッドが形成された側の面を示した平面図である。 従来の電子部品封止用基板および電子装置の構成例を示す断面図である。
符号の説明
1:電子装置
2:電子部品
3:微小電子機械機構
4:電子部品封止用基板
5:半導体基板
6:電極
8:配線導体
8a:貫通導体
9:接続パッド
10:環状導体パターン
11:導電性接合材
12:封止材
13:凹部
14:グランド導体層
15:配線導体
16:絶縁膜
17:外部端子

Claims (12)

  1. 半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品の前記微小電子機械機構を気密封止するための電子部品封止用基板であって、
    前記半導体基板の前記主面に前記微小機械機構を気密封止するように接合される第1主面を備えた絶縁基板と、
    一端が前記絶縁基板の前記第1主面に導出され、該一端が前記電子部品の前記電極に電気的に接続される配線導体とを備え、
    前記配線導体の前記一端は、前記半導体基板の前記主面と前記絶縁基板の前記第1主面との接合部位よりも外側に位置しており、
    前記絶縁基板の内部に形成され、前記配線導体に電気的に接続される少なくとも一対の容量形成用電極と、
    前記絶縁基板の内部に形成され、前記容量形成用電極に電気的に接続される抵抗体とを備えるとともに、
    前記絶縁基板の前記第1主面と前記容量形成用電極との間に、基準電位が供給される導体層が設けられていることを特徴とする電子部品封止用基板。
  2. 前記絶縁基板は、前記容量形成用電極の間の領域において、その他の領域よりも比誘電率が高いことを特徴とする請求項に記載の電子部品封止用基板。
  3. 前記絶縁基板の前記第1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドを備え、
    前記抵抗体は、前記接続パッドの直下の前記絶縁基板の内部に配置されており、
    前記容量形成用電極と前記接続パッドの間の距離は、前記抵抗体と前記接続パッドの間の距離よりも長いことを特徴とする請求項又はに記載の電子部品封止用基板。
  4. 前記抵抗体は、前記接続パッド、又は前記接続パッドに隣接する前記配線導体の一部からなることを特徴とする請求項に記載の電子部品封止用基板。
  5. 前記絶縁基板の前記第1主面に対向する第2主面に形成された複数の実装パッドを備え、
    前記実装パッドは、前記第2の主面における実装領域に配置され、
    前記実装領域は、前記第1主面における前記半導体基板と前記絶縁基板との接合部位の内側の領域を該領域の中心を通って4等分する区分直線によって区分される前記第1主面の
    4つの区分領域のうち3以下の前記区分領域に対向する領域であることを特徴とする請求項1からのいずれかに記載の電子部品封止用基板。
  6. 前記絶縁基板の前記第1主面に対向する第2主面に形成された複数の実装パッドを備え、
    前記実装パッドは、前記第2主面において実装直線に沿って配置され、
    前記実装直線は、前記第1の主面における前記半導体基板と前記絶縁基板との接合部位の内側の領域を4等分する、該領域の中心から外周に向かって延びる4つの区分半直線のうち3つ以下の前記区分半直線に対向する線であることを特徴とする請求項1からのいずれかに記載の電子部品封止用基板。
  7. 請求項1からのいずれかに記載の電子部品封止用基板を構成する領域を複数有してなることを特徴とする複数個取り形態の電子部品封止用基板。
  8. 請求項1からのいずれかに記載の電子部品封止用基板と、
    半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品とを備えることを特徴とする電子装置。
  9. 前記電子部品封止用基板は、前記絶縁基板の内部に、基準電位が供給される導体層を備え、
    前記半導体基板の前記主面と前記絶縁基板の前記第1主面は、前記微小電子機械機構を気密封止する導電性材料から成る封止材によって接合され、
    前記封止材は、前記導体層に電気的に接続されることを特徴とする請求項に記載の電子装置。
  10. 前記絶縁基板の前記第1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドと、
    前記接続パッド上に形成され、前記電子部品の前記電極と電気的に接続される導電性接続材とを備えることを特徴とする請求項又はに記載の電子装置。
  11. 前記半導体基板の前記主面と前記絶縁基板の前記第1主面との間に、前記封止材の外方に前記導電性接合材を被覆するようにして充填された樹脂材を備えることを特徴とする請求項10に記載の電子装置。
  12. 微小電子機械機構と該微小電子機械機構に対して電気的に接続される電極とが形成されている電子部品領域を半導体基板に複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、
    請求項に記載の複数個取り形態の電子部品封止用基板を準備する工程と、
    前記複数個取り形態の電子部品基板の前記各電極と、対応する前記各配線導体の前記一端とを電気的に接続するとともに、前記半導体基板の前記主面と前記絶縁基板の前記一方主面とを接合して、前記微小電子機械機構を気密封止する工程と、
    前記複数個取り形態の電子部品基板と前記複数個取り形態の電子部品封止用基板との接合体を前記電子部品領域ごとに分割する工程とを含むことを特徴とする電子装置の製造方法。
JP2006310519A 2005-11-16 2006-11-16 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 Expired - Fee Related JP5013824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006310519A JP5013824B2 (ja) 2005-11-16 2006-11-16 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005331750 2005-11-16
JP2005331750 2005-11-16
JP2006310519A JP5013824B2 (ja) 2005-11-16 2006-11-16 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007160499A JP2007160499A (ja) 2007-06-28
JP5013824B2 true JP5013824B2 (ja) 2012-08-29

Family

ID=38243964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006310519A Expired - Fee Related JP5013824B2 (ja) 2005-11-16 2006-11-16 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP5013824B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214438A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd センサーパッケージ
CN101276950A (zh) * 2008-04-23 2008-10-01 哈尔滨工业大学 矩形桥式共面波导结构的毫米波微机电系统移相器
DE102008025202B4 (de) 2008-05-27 2014-11-06 Epcos Ag Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
JP5318685B2 (ja) * 2008-09-26 2013-10-16 セイコーインスツル株式会社 電子部品およびその製造方法
JP5417851B2 (ja) * 2009-01-07 2014-02-19 セイコーエプソン株式会社 Memsデバイス及びその製造方法
JP5774855B2 (ja) * 2011-01-06 2015-09-09 国立大学法人東北大学 パッケージ及びその製造方法
JP6394848B1 (ja) 2018-03-16 2018-09-26 三菱電機株式会社 基板貼り合わせ構造及び基板貼り合わせ方法
JP2021133478A (ja) * 2020-02-28 2021-09-13 京セラ株式会社 Mems素子及び圧電共振デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172807A (ja) * 1983-03-22 1984-09-29 Nec Corp 積層型位相同期圧電発振器
JPH0590882A (ja) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JP3514349B2 (ja) * 1996-02-13 2004-03-31 株式会社日立国際電気 マイクロパッケージ構造
US6559530B2 (en) * 2001-09-19 2003-05-06 Raytheon Company Method of integrating MEMS device with low-resistivity silicon substrates
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP2004340730A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 半導体装置及びその製造方法
US7170155B2 (en) * 2003-06-25 2007-01-30 Intel Corporation MEMS RF switch module including a vertical via
JP4126459B2 (ja) * 2003-08-27 2008-07-30 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
US20050054133A1 (en) * 2003-09-08 2005-03-10 Felton Lawrence E. Wafer level capped sensor
JP2005093645A (ja) * 2003-09-17 2005-04-07 Sony Corp 電子デバイス装置及び電子デバイス装置の製造方法
JP2005153067A (ja) * 2003-11-25 2005-06-16 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP4761713B2 (ja) * 2004-01-28 2011-08-31 京セラ株式会社 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
JP4731291B2 (ja) * 2005-11-25 2011-07-20 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
JP4781098B2 (ja) * 2005-12-07 2011-09-28 京セラ株式会社 電子装置

Also Published As

Publication number Publication date
JP2007160499A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
US7932594B2 (en) Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component
JP5013824B2 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP4938779B2 (ja) 微小電子機械機構装置およびその製造方法
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
WO2008066087A1 (fr) Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2005262382A (ja) 電子装置およびその製造方法
JP4903540B2 (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP4781098B2 (ja) 電子装置
JP4731291B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2013026506A (ja) 電子部品収納用パッケージおよび電子装置
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2005153067A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP4434870B2 (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP2006185968A (ja) 電子装置
JP4404647B2 (ja) 電子装置および電子部品封止用基板
JP2006100446A (ja) 複合構造体および電子部品封止用基板
JP2006295213A (ja) 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees