Nothing Special   »   [go: up one dir, main page]

JP5011587B2 - 放熱板の製造法 - Google Patents

放熱板の製造法 Download PDF

Info

Publication number
JP5011587B2
JP5011587B2 JP2006096766A JP2006096766A JP5011587B2 JP 5011587 B2 JP5011587 B2 JP 5011587B2 JP 2006096766 A JP2006096766 A JP 2006096766A JP 2006096766 A JP2006096766 A JP 2006096766A JP 5011587 B2 JP5011587 B2 JP 5011587B2
Authority
JP
Japan
Prior art keywords
plating
heat sink
copper
plate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006096766A
Other languages
English (en)
Other versions
JP2007273682A (ja
Inventor
久寿 荒木
芳典 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Metaltech Co Ltd
Original Assignee
Dowa Metaltech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Metaltech Co Ltd filed Critical Dowa Metaltech Co Ltd
Priority to JP2006096766A priority Critical patent/JP5011587B2/ja
Publication of JP2007273682A publication Critical patent/JP2007273682A/ja
Application granted granted Critical
Publication of JP5011587B2 publication Critical patent/JP5011587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を搭載する基板(本明細書において「半導体基板」という)に接合される銅または銅合金からなる放熱板であって、板面にNiめっきが施されているものに関する。
半導体素子から発生する熱を効率よく放散させるための手段として、半導体基板を熱伝導性の良い材料からなる「放熱板」の上に搭載する手段が広く採用されている。
図1に、放熱板の上に半導体基板を搭載した半導体モジュールの構成例を模式的に示す。アルミナや窒化アルミニウムなどのセラミックスからなる絶縁基板5の表面には銅パターン4が形成されており、その反対側の面には銅板などからなる導体層6が形成されている。絶縁基板5と銅パターン4および導体層6が一体となって半導体基板3を構成している。半導体基板3の銅パターン4が形成された面には、例えばはんだ層2を介して半導体素子7が搭載されている。銅パターン4と半導体素子7の間には必要に応じてAlなどの導電材料からなるリード線8が取り付けられ、回路を構成する。一方、半導体基板3の導体層6が形成された面は、はんだ層2を介して放熱板1と接合されている。
絶縁基板5は、半導体素子と同程度の小さい熱膨張係数を必要とすることから、例えばパワー半導体用絶縁基板としてはセラミックスで作られる。これに対し、放熱板1は直接半導体素子と接合されるものではないため半導体素子と同等の小さい熱膨張係数までは要求されず、むしろ熱伝導性の方が優先される。このため、放熱板には熱伝導性の良好な銅、銅合金、アルミニウムまたはアルミニウム合金の板が主として使用される。また、この放熱板は、はんだ付け時に基板との熱膨脹差に起因して「反り」が発生するため、この反りを相殺する目的で、予めプレス成形により逆方向に反り付けを行っておく手段が採られることがある。
銅または銅合金からなる放熱板はNiめっきが施されて使用されることが多い。その理由として、以下のことが挙げられる。
(i)はんだ接合面では、はんだ層中へのCu原子の拡散を防止することが望ましい。特にPbフリーはんだ(例えばSn−Ag系など)ではCuの拡散によるボイドが発生しやすく、はんだクラックの発生や放熱性低下の要因になる。Niめっきを施すとはんだ層へのCuの拡散が抑制される。
(ii)半導体基板搭載面の裏面をアルミニウムの放熱フィンに取り付けて使用される場合が多く、その場合、放熱板表面に酸化物被膜が形成されると放熱性が低下する。Niめっきを施すと耐食性が向上し、このような酸化物被膜の形成が抑制される。
放熱板用途では、Niめっきの後にプレスを行うと、プレス打ち抜きで端面が露出し耐食性が劣化し、またプレスキズが発生しやすいため、従来、プレス打ち抜きや反り付け後にNiめっきを施していた。
特開2000−311973号公報 特開2000−219996号公報
ところが、従来、Niめっきを施した銅または銅合金製の放熱板においても、Pbフリーはんだ使用時のCu拡散に起因したボイドの形成が問題になることがあり、期待されたNiめっきの効果が十分発揮されないことがあった。また、通常のPb入りはんだを使用した場合においても、はんだ濡れ性が低下する場合も見られた。さらに、放熱板をパワーモジュールの樹脂ケースにはめ込んで使用する際、放熱板の端面がNiめっきによって平滑化されているために、ケースとの良好な接合性が確保できない場合もあった。
一方、プレス打抜き前にNiめっきを施すと、特許文献2のような板厚1mm未満のバスバーや電極端子材での単なる打ち抜きでは問題とならなかった端面の露出による耐食性の劣化や表面キズの発生が、板厚1mm以上の放熱板においては悪影響を及ぼすことがあった。
本発明はコストを抑えながらこれらの問題の解消を図ることを目的とする。
発明者はNiめっきを施したにもかかわらず、はんだ層にボイドが形成されることがある原因を究明すべく、多くのサンプルを調査してきた。その結果、Niめっき厚さが薄い部分では、Cuの拡散を十分抑止することができないために、結局Cuがはんだ層にまで達し、ボイドが生じることがわかった。そこで、Niめっき厚さを十分に厚くする対策をとったところ、Cu拡散に伴うボイドの発生は回避された。しかし、プレスによる反り付けを施していても、あらかじめ付けていた反り付け量が変動し、狙いの反り付け量から外れてしまうことが多々あった。その原因について種々検討したところ、めっき工程の時にかかる熱や電着応力、放熱板の中心付近と端面付近とのめっき厚さの差、およびプレスの反り付け後に電気めっきが施されていることなどが要因として挙げられ、特に前記めっき厚さの差の制御が重要であることがわかってきた。すなわち、単にめっき厚さを厚くするだけでは、反り付け量変動の対策にならない。また、Niめっきを厚くすることはコスト増につながるため、好ましいとは言えない。
さらに、はんだ濡れ性の低下はNiめっき厚さが不均一であることが原因となりうることを突き止めた。
そこで、さらに詳細な研究を進めた結果、Niめっき厚さのバラツキを小さくした放熱板において、コストを抑えながらボイド発生の問題を解消できることがわかった。同時に、はんだ濡れ性不良についても大幅に改善されることが確認された。
すなわち本発明では、半導体基板をはんだ接合により搭載するための板厚1〜5mmの銅または銅合金製の放熱板において、半導体基板を搭載する面(基板搭載面)およびその反対側の面(裏面)にNiめっきが施されており、板面を鉛直方向から見た場合に、ある端面に平行な方向をX方向、それに直角な方向をY方向と定め、X方向に対向するそれぞれの端面から4mmの距離にあり且つY方向中央の板面上位置をそれぞれX1、X2とし、Y方向に対向するそれぞれの端面から4mmの距離にあり且つX方向中央の板面上位置をそれぞれY1、Y2とし、直線X1−X2と直線Y1−Y2の交点における板面上位置をPとしたとき、Niめっき厚さに関し、基板搭載面あるいはさらに裏面が下記(1)式を満たす放熱板が提供される。
ΔA≦2.0μm ……(1)
ここで、ΔA(μm):X1、X2、Y1、Y2、Pの各位置におけるNiめっき厚さの最大値と最小値の差(絶対値)である。
1、X2、Y1、Y2、Pの各位置におけるNiめっき厚さの平均値が、基板搭載面、あるいはさらに裏面において0.1〜10μmの範囲になるように調整することが好ましい。また、Niめっきが施されていない端面を有する放熱板が提供される。
このような放熱板は、Niめっきが施された銅または銅合金の条材をプレス打抜きする工程、あるいはさらに反り付けを施す工程を有する製造法によって実現できる。前記プレス打ち抜きする工程および反り付けを施す工程を順送金型プレスにより行い、その順送金型内での材料の移送を、当該金型内に設けられたサイドガイドにより材料をリフトさせて行うことにより、材料と下型との移送時の接触を回避すれば、プレス時におけるNiめっき面へのキズの発生が抑止できる。
さらに、前記プレス打ち抜きする工程または反り付けを施す工程の後に、打ち抜かれた板材をアルカリ、アルコールまたは炭化水素系の洗浄液を用いて脱脂した後、速やかに乾燥させる工程を有する製造法によると、例えば素地の露出した端面の酸化による変色が防止でき、かつ基板搭載面についてロジン系フラックスを用いてはんだ付けを行ったとき、はんだ濡れ面積が95%以上となるような、はんだ濡れ性の良好な放熱板が提供できる。
本発明によれば、より少ないNi付着量によって、Pbフリーはんだ使用時のボイドの形成や、Pb入りはんだ使用によるはんだ濡れ性の低下を安定して防止することが可能になった。また、熱伝導率の低いNiの付着量が過剰にならないようにすることは、放熱性の向上につながる。さらに、Niめっきが施されていない端面を有する放熱板によって、パワーモジュール樹脂ケースとの接合性も向上した。Ni付着量が節約できること、および連続めっきラインを用いてNiめっきを施すことができることによって、製造コストも低減でき、かつめっき後にプレス打ち抜きを行った後に残存する加工油の洗浄を適正に行うことによって、良好なはんだ濡れ性を維持することが可能となる。
また、反り量の変動を起こすNiめっきを反り付け工程より前に施すことや、Niめっき厚さのバラツキを小さくした放熱板とすることで、プレス直後からの反り変動量を小さくすることが可能となる。板厚1〜5mmの条材をプレスするときに生じてしまう有害なキズの発生も抑えられる。プレス打ち抜きを行った後に残存する加工油の洗浄を適正に行うことによって、良好なはんだ濡れ性が維持できるとともに、Niめっきの無い打ち抜き端面においても変色を防止することが可能になる。
図2にパワーモジュール用放熱板の板面におけるNiめっき厚さ測定位置を模式的に示す。発明者らは、プレス打抜き後に電気Niめっきを施して製造された従来の放熱板において、表面のNiめっき厚さを詳細に調べてきた。その結果、特に放熱板の中央部と端面付近の間でめっき厚さの差が生じやすいことがわかった。すなわち、基板搭載面、裏面とも、図2に示される中央位置Pと端面近傍位置X1、X2、Y1、Y2のめっき厚さの差が大きくなる傾向にある。したがって、これらの差を小さくすることが重要である。
前記端面近傍のX1、X2、Y1、Y2の板面上の位置は、それぞれの端面からの距離が4mmで、かつ、X1およびX2についてはY方向中央の位置、Y1およびY2についてはX方向中央の位置とする。なお、放熱板には用途に応じて部分的に穴が開けられたり、はんだ層厚さを確保するための突起が形成されたりすることがある。もし、上記の位置が穴や突起などの加工部位に当たっている場合は、前記加工部位の近傍(概ね4mm以内)で、端面から4mmの距離にある板面上の位置を替わりに測定位置とすればよい。
また中央Pの板面上の位置は、直線X1−X2(図2のLX)と直線Y1−Y2(図2のLY)の交点に設定する。もし、Pの位置が穴や突起などの加工部位に当たっている場合は、前記加工部位の近傍(概ね4mm以内)の板面上位置を替わりに測定位置とすればよい。
このように設定した板面上の位置X1、X2、Y1、Y2、PについてNiめっき厚さを測定することにより、放熱板としてのNiめっき厚さのバラツキを良好に評価することができる。
発明者の詳細な調査によれば、このようにして定めた測定位置について、Niめっき厚さを測定し、得られた各測定点のNiめっき厚さが前記(1)式を満たしているとき、基板搭載面では、Niめっき厚さのバラツキに伴うはんだ層中でのボイドの発生や、はんだ濡れ性不良が安定して防止される。また裏面では、銅または銅合金より熱伝導率の低いNiの付着量が均一化されることにより放熱性も均一化される。さらに、基板搭載面および裏面とも、必要なNiめっき厚さに対し過剰にNi付着量を多くする必要がなくなり、材料コスト低減および放熱性の向上が実現できる。
なお、無電解めっきは厚さのバラツキの制御は容易であるが、コストやめっき応力が大きく、本発明では電気めっきを適用することが好ましい。
Niめっき厚さの測定は、後述するように、蛍光X線膜厚測定器、電解式膜厚測定器または断面観察により行う。なお、X1、X2、Y1、Y2、Pの各位置におけるNiめっき厚さの平均値が0.1〜10μmの範囲になるように調整されていることが望ましい。Niめっき厚さが薄すぎるとCuの拡散を十分に抑止することができず、過剰に厚いとコスト増につながり、また、めっき厚のバラツキを本発明の範囲に抑えることがだんだん難しくなる。Niめっき厚さの平均値は3〜7μmであることが一層好ましい。
このような均一性の高いNiめっきは、プレス打抜きを行う前の「条」の状態で予めNiめっきを施す方法により実現できる。特に、銅または銅合金の条材の両面にNiめっきを施すことができ、また片面毎に独立しためっき厚制御が可能な連続電気めっきラインに条材を通板することによって、各々の面に目的に応じたNiめっき付着量を確保することも可能である。
めっき後は、プレス打抜きを含む加工工程を経ることによって基板搭載面および裏面にNiめっき層を形成した放熱板が構築される。先にNiめっきを施してから打ち抜くことにより、Niめっきが施されていない端面を有する放熱板が得られる。これにより、パワーモジュール樹脂ケースとの接合性を同時に向上させることができる。
プレス工程では、条から部品を切り離す打抜きの他、必要に応じて突起を形成したり、あるいはさらに、はんだ接合時の冷却過程で熱膨張に起因する「反り」を相殺するための「逆反り」を形成したりすることができる。これらの加工は順送金型を用いることにより効率的に実施できる。
プレス工程のあとには、打ち抜かれた板材をアルカリ、アルコールまたは炭化水素系の洗浄液を用いて脱脂した後、速やかに乾燥させる工程を実施することが望ましい。これにより、端面の耐変色性や良好なはんだ濡れ性を安定して確保することができる。ここでいうアルカリは例えば苛性ソーダや苛性カリ、無機ソーダ塩類等の物質である。炭化水素系の物質としてはパラフィン、アセトン、ジクロロメタン等が挙げられる。
本発明の放熱板には板厚1〜5mmの銅(純度99.96%以上)または銅合金を使用する。銅合金としてはCu−Fe−P系、Cu−Sn系などが挙げられる。加工ピンでリング状の窪みを付けてその中央に突起を隆起させる方法で突起を形成させる上で、HVが70〜200好ましくは80〜150程度の硬さに調整された板材をプレス成形に供することが望ましい。また、放熱板は矩形のものが多いが、少なくともその1辺の長さが50mm以上、さらには100mmを超えるものが好ましく、本発明の効果をよく利用できる。
得られた本発明の放熱板に半導体基板を搭載する際には、通常用いられるSn−Pb系はんだ、またはSn−3.5Ag、Sn−5Sb等のPbフリーはんだが適用できる。例えば、板面に所定量のフラックスとはんだを配置し、その上に複数の半導体基板を設置した状態ではんだの融点より概ね50〜100℃高い温度の炉(例えばN2+H2雰囲気)に入れ、十分にはんだが溶けてから炉外に出して放冷する。
板厚3mm、幅235mmのCu−0.07Fe−0.02P合金(焼鈍後、約25%の冷間圧延を行ったもの)の条材について、表面をアルカリおよび電解脱脂したのち、連続電気Niめっきラインに通板することにより両面にNiめっきを施した。両面ともNiめっき付着量が平均3.5μm厚さとなるように条件を設定した。
一方、比較材として、Niめっきを施していないことだけが上記と異なる条材を用意した。
これらの条材を用いて、順送金型により「突起形成」、「打抜き」、「逆反り形成」を行い、100×70mmの放熱板をそれぞれ約500個製造した。突起は、基板搭載面の半導体基板搭載位置に加工ピンでリング状の窪みを付けてその中央に突起を隆起させる方法で高さ約150μmのものを合計12個形成し、逆反りはプレス直後において反り量がX方向に300μm、Y方向に200μmとなるように金型およびプレス条件を設定した。また、比較材を用いたものについては、その後、バッチ処理にて従来の手法でNiめっきを施した。
反り量は、水平面上に置かれた被測定材料(板状部品)の表面についてダイヤルゲージ、レーザー変位計、接触式表面形状測定器などで測定することができるが、接触式表面形状測定器での測定が好ましい。「直線に沿って測定する」とは、水平面上に置かれた被測定材料の表面を鉛直方向から見たときの直線上を測定することをいう。反り量の値は、基準となる水平面に対する表面の相対的高さの、測定範囲内における最大値と最小値の差である。ここではダイヤルゲージを用いて測定した。
また、本発明のプレス加工後の製品については、炭化水素系の洗浄液(具体的にはノルマルパラフィンを98.5%溶媒中に含むもの)で5分間超音波洗浄を施した後、速やかにブロワー乾燥をおこなった。
得られた放熱板から無作為に各10個のサンプルを抽出し、図1に示したa〜eおよびf〜jの各板面上位置(それぞれ前記P、Y1、Y2、X1、X2に対応)におけるNiめっき厚さを蛍光X線膜厚測定器により測定した。具体的には、それぞれの測定位置にX線を照射して表面から反射してきた蛍光X線を検出器で検出し、標準Ni薄膜試料であらかじめ作成してある検量線と検出されたX線強度からNiめっき膜厚を算出した。
その結果、Niめっきを施した後に打抜きを行って作製した本発明品はいずれも、Niめっき厚さが基板搭載面および裏面とも前記(1)式を満たしており、めっき厚さのバラツキが安定して非常に小さくなっていた。これに対し、比較材を用いてプレス後にNiめっきを行って作製した従来品では、全てのサンプルとも、基板搭載面または裏面の少なくとも一方で前記(1)式を満たしておらず、Niめっき厚のバラツキが大きかった。
表1には、あるサンプルについてのNiめっき厚さ測定結果を例示する。
Figure 0005011587
表1のデータに見られるように、従来品は特に中央位置と端面位置のいずれかのめっき厚さの差が大きいことがわかる。他の9個のサンプルも概ねこれに近い状況である。
次に、上記本発明品と従来品からさらに各10個のサンプルを抽出して反り付け直後から定常状態の反り量になるまでの反り変動量について調査した。
本発明品についてはプレス反り付け後にX方向300μm、Y方向200μmの目標値で反りをつけた後に洗浄工程を行い、その後トータルで7日間放置したものについて反り量を測定し、さらに7日間放置して反り量を測定することにより、反り量の変動が生じなくなったこと、すなわち定常状態の反り量になったことを確認した。なお、放置した放熱板の端面に変色等は観察されなかった。
また、比較材を用いた従来品はプレス反り付け直後にX方向300μm、Y方向200μmの目標値で反りをつけてからバッチ処理で電気Niめっきを施した後に反り量を測定し、さらに7日間放置して反り量を測定することにより、定常状態の反り量になったことを確認した。
上記のX方向300μm、Y方向200μmの目標値で反りを付けた直後の実測によるX方向の反り量をδX0、Y方向の反り量をδY0とし、定常状態の反り量になったときの実測によるX方向の反り量をδX1、Y方向の反り量をδY1とするとき、反り変動を下式により求めた。
X方向の反り変動量(%)=|δX0−δX1|/δX0×100
Y方向の反り変動量(%)=|δY0−δY1|/δY0×100
その結果、本発明では全てのサンプルにおいて、X方向およびY方向の反り変動量が7%以下であった。これに対し、比較材を用いた従来品では、3個のサンプルにおいてX方向、Y方向の少なくとも1方の反り変動量が7%を超えていた。
次に、半導体基板として、窒化アルミニウム基板の表面に銅パターンを形成した厚さ約0.3mmのもので、放熱板側のはんだ接合面(図1の導体層6に相当する表面)が70×50mmのものを用意した。これを本発明品の放熱板および従来品の放熱板からそれぞれ無作為に抽出した各100個の放熱板にはんだ接合により搭載した。はんだはロジン系フラックスを含有したSn−3.5Ag合金ペーストを用意し、これを放熱板の所定位置に通常の手法ではんだ層厚さに応じた適正量を塗布し、その上に半導体基板を載せて300℃、N2+H2雰囲気の炉に装入し、約10分経過後に炉外に出して放冷した。
はんだ接合を終えた試料のうち、各50個について、基板接合部の超音波写真を撮影し、得られた写真を画像解析することによって、はんだ層にボイドが発生した箇所、およびはんだ濡れ性が低下してはんだ濡れ面積が95%以下の箇所(以下これらを「はんだ欠陥」という)があるかどうかを調べた。その結果、本発明品の放熱板を用いた試料には、50個全てにおいてはんだ欠陥は認められなかった。これに対し従来品の放熱板を用いた試料には、50個中5個にはんだ欠陥(実用上許容される程度のものも含む)が見つかった。
また、はんだ接合を終えた試料のうち残りの各50個について、所定のパワーモジュールの樹脂ケース中に装入する操作を試みた。その結果、本発明品の放熱板は端面にNiめっきが施されていないので、端面にもNiめっきが施されている従来品の放熱板と比べ、端面と樹脂ケースとの間に安定した強い接合力が得られた。
放熱板の上に半導体基板を搭載した半導体モジュールの構成例を模式的に示した断面図。 放熱板の板面におけるめっき厚さ測定箇所を模式的に示した図。

Claims (2)

  1. 半導体基板をはんだ接合により搭載するための板厚1〜5mmの銅または銅合金製の放熱板において半導体基板を搭載する面およびその反対側の面に電気Niめっきが施されており、板面を鉛直方向から見た場合に、ある端面に平行な方向をX方向、それに直角な方向をY方向と定め、X方向に対向するそれぞれの端面から4mmの距離にあり且つY方向中央の板面上位置をそれぞれX1、X2とし、Y方向に対向するそれぞれの端面から4mmの距離にあり且つX方向中央の板面上位置をそれぞれY1、Y2とし、直線X1−X2と直線Y1−Y2の交点における板面上位置をPとしたとき、電気Niめっき厚さに関し、少なくとも前記の半導体基板を搭載する面が下記(1)式を満たすパワーモジュール用放熱板の製造法であって、電気Niめっきが施された銅または銅合金の条材をプレス打抜きする工程と、その後に反り付けを施す工程を有する製造法であり前記プレス打抜きする工程の前に、前記電気Niめっきが施された銅または銅合金の条材を突起形成する工程を有し、該突起形成する工程、前記プレス打抜きする工程および前記反り付けを施す工程を順送金型プレスにより行い、その順送金型内での材料の移送を、当該金型内に設けられたサイドガイドにより材料をリフトさせて行うことにより、材料と下型との移送時の接触を回避する、パワーモジュール用放熱板の製造法。
    ΔA≦2.0μm ……(1)
    ここで、ΔA(μm)は、X1、X2、Y1、Y2、Pの各位置における電気Niめっき厚さの最大値と最小値の差、である。
  2. 前記プレス打抜きする工程または反り付けを施す工程の後に、打ち抜かれた板材をアルカリ、アルコールまたは炭化水素系の洗浄液を用いて脱脂した後、速やかに乾燥させる工程を有する請求項1に記載の製造法。
JP2006096766A 2006-03-31 2006-03-31 放熱板の製造法 Active JP5011587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006096766A JP5011587B2 (ja) 2006-03-31 2006-03-31 放熱板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006096766A JP5011587B2 (ja) 2006-03-31 2006-03-31 放熱板の製造法

Publications (2)

Publication Number Publication Date
JP2007273682A JP2007273682A (ja) 2007-10-18
JP5011587B2 true JP5011587B2 (ja) 2012-08-29

Family

ID=38676179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006096766A Active JP5011587B2 (ja) 2006-03-31 2006-03-31 放熱板の製造法

Country Status (1)

Country Link
JP (1) JP5011587B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683403B (zh) * 2015-03-30 2020-01-21 日商三菱綜合材料股份有限公司 附有散熱片之電源模組用基板的製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044097B2 (ja) * 2012-03-30 2016-12-14 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
JP6146732B2 (ja) * 2013-01-18 2017-06-14 Shマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP6608675B2 (ja) * 2015-11-02 2019-11-20 Dowaメタルテック株式会社 放熱板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243564A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 半導体装置の製造方法
JPH08316381A (ja) * 1995-05-23 1996-11-29 Hitachi Cable Ltd 半導体パッケージ用放熱板の製造方法
JP2001308254A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd 半導体装置及びその製造方法
JP2002009212A (ja) * 2000-06-23 2002-01-11 Denki Kagaku Kogyo Kk 放熱構造体の製造方法
JP4710054B2 (ja) * 2002-09-30 2011-06-29 Dowaメタルテック株式会社 電子機器用放熱板の製造方法及び製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683403B (zh) * 2015-03-30 2020-01-21 日商三菱綜合材料股份有限公司 附有散熱片之電源模組用基板的製造方法

Also Published As

Publication number Publication date
JP2007273682A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
US10872841B2 (en) Ceramic metal circuit board and semiconductor device using the same
EP3136431B1 (en) Substrate for power modules, substrate with heat sink for power modules and power module with heat sink
EP3632879B1 (en) Ceramic circuit board and method of production
CN102448663B (zh) 钎料及使用该钎料的散热基体以及电子装置
CN101529588B (zh) 功率模块用基板以及功率模块用基板的制造方法、及功率模块
US7355853B2 (en) Module structure and module comprising it
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
KR102154373B1 (ko) 파워 모듈
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2006202884A (ja) 半導体装置およびその製造方法
EP3358615B1 (en) Silicon nitride circuit board and semiconductor module using same
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
JP7204962B2 (ja) セラミックス回路基板および半導体モジュール
JP5370460B2 (ja) 半導体モジュール
JPWO2015114987A1 (ja) パワーモジュール用基板およびそれを用いてなるパワーモジュール
US20170181272A1 (en) Ceramic circuit board and method for producing same
JP5011587B2 (ja) 放熱板の製造法
JP4793622B2 (ja) セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP5218621B2 (ja) 回路基板およびこれを用いた半導体モジュール
US10043775B2 (en) Bonding material, bonding method and semiconductor device for electric power
CN117981073A (zh) 金属-陶瓷接合基板及其制造方法
JP4560645B2 (ja) 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP5069485B2 (ja) 金属ベース回路基板
JP6753721B2 (ja) 金属−セラミックス回路基板およびその製造方法
TW201442582A (zh) 在陶瓷基材上製造多平面鍍金屬層的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120517

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5011587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250