JP5092479B2 - アクティブマトリクス回路基板及び表示装置 - Google Patents

Description

本発明は、駆動電極と配線パターンとを備えてなるアクティブマトリクス回路基板と、このアクティブマトリクス回路基板を備えた表示装置に関する。

近年、電気光学装置からなる各種の表示パネル（ディスプレイ）の普及に伴い、時計や種々の計器などの表示部についても、前記の表示パネルを用いることが検討されている。このように時計や種々の計器などの表示部として用いられる表示パネル（表示装置）としては、例えば時計において時刻を示したり、計器において目盛り（数値）を示したりするための指針を取り付けるため、貫通孔を形成する必要があるものがある。貫通孔を形成した表示パネルとしては、パッシブマトリクス駆動であるＳＴＮ液晶を前提とした液晶表示パネルが提案されている（例えば、特許文献１参照）。
特開２００１−７５１１２号公報

ところで、時計等に用いられる表示パネル（表示装置）にあっても、単なる時刻を示す数字等を表示するだけでなく、「日付」や「曜日」等の暦情報、さらには時計等の機器に付属する各種の機能（タイマー機能やストップウォッチ機能、電波受信機能など）に関しても表示を行うため、パッシブマトリクス駆動でなくアクティブマトリクス駆動で表示を行いたいとの要望がある。

しかしながら、アクティブマトリクス駆動を行うためには、データ線やスキャン線等の配線を縦横に配設する必要がある。前記したように表示パネルの構成部品となるアクティブマトリクス回路基板にドリル等で貫通孔を形成すると、その開孔位置にあるデータ線やスキャン線が損なわれてしまう。例えばこのアクティブマトリクス回路基板を用いた表示パネルが矩形画面である場合、貫通孔を含んだ十字状の部位、すなわち設計上前記貫通孔を通過する配線に接続する画素電極による表示部位において、表示がなされなくなってしまう。そのため、貫通孔を有するマトリクス表示体では、設計上前記貫通孔を通過する配線について、該貫通孔を回避すべく、該貫通孔にかかる配線部分を迂回させる必要がある。

なお、前記の特許文献１には、アナログ指示計器と併用するために、表示部内に貫通孔を有する液晶表示パネルにおいて、その貫通孔の周辺に配線されるＸ電極およびＹ電極に貫通孔の軸線を中心とする所定曲率の円弧状電極部をそれぞれ形成したことにより、貫通孔の周辺スペースを有効に利用して高密度な配線が可能であるとともに、貫通孔の周辺に特異な表示を行うことができるようにした液晶表示パネルが提供される、と記載されている。しかしながら、この特許文献１には、ＴＦＴパネルによるアクティブマトリクス駆動については何等考慮されておらず、したがって前記した、アクティブマトリクス駆動で表示を行いたいとの要望には応えることができない。

前記したように、アクティブマトリクス方式の高精細な表示装置では、データ線（信号線）やスキャン線（走査線）等の配線を、貫通孔を回避させるべくこれを迂回させる必要があるが、貫通孔を迂回させて配線を配設するためには、該配線の形成位置に画素電極を駆動させるための画素駆動回路を配設することができなくなってしまう。特に、高解像度のものになると、迂回させる配線の数が非常に多くなってしまい、その分、画素駆動回路を形成するための領域も、より限定されてしまう。その結果、貫通孔の周辺では表示を行うことができず、したがって全体の表示面積が小さくなってしまう。

このような不都合を回避するため、精細度を低くすることで画素駆動回路の配置に余裕を持たせ、これら画素駆動回路間にスペースを確保することにより、このスペースに配線を通すことが考えられる。

また、配線を形成するための層数を増やし、互いに緩衝しないよう異なる層に配線を形成することで、貫通孔の近傍にも画素駆動回路を形成するための領域を確保し、これによって表示用の画素電極を貫通孔の近傍にまで設けることも考えられる。

しかしながら、精細度を低くすることは表示品位を下げることになり、たとえ貫通孔周辺部にまで表示領域が拡がって大きな表示面積が確保されても、製品としては十分な高級感が得られなくなってしまう。

本発明は前記事情に鑑みてなされたもので、その目的とするところは、表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置と、これの構成部品となるアクティブマトリクス回路基板とを提供することにある。

上記目的を達成するため、本発明に係るアクティブマトリクス回路基板は、所定の領域に回避部が設けられた基板と、前記基板上に設けられた複数の画素電極と、前記基板上に設けられ、前記複数の画素電極を駆動する駆動回路と、前記基板上のうち前記画素電極とは異なる層に設けられた複数の配線とを具備し、前記回避部の周辺部では、前記複数の配線のうち一部の配線同士が前記複数の画素電極のうち少なくとも１つを介して接続されていることを特徴とする。

本発明によれば、回避部の周辺部では、複数の配線のうち一部の配線同士が、自身とは異なる層に設けられた複数の画素電極のうち少なくとも１つを介して接続されているので、当該画素電極を介して回避部を迂回させることができる。画素電極を介して迂回させる分、回避部を迂回させる配線の本数を少なくすることができるので、回避部を迂回させる部分の面積を極力小さくすることができ、その分大きな表示面積を確保することが可能となる。「回避部」については、例えば基板に設けられた貫通孔など物理的に配線を配置することができない領域や、他の配線が設けられている領域など電気的短絡が生じるため配線を配置することができない領域などを含んでいる。

上記のアクティブマトリクス回路基板は、前記回避部の周辺部では、前記一部の配線同士が前記複数の画素電極のうち前記回避部の周辺部に設けられた画素電極を介して接続されていることを特徴とする。
本発明によれば、回避部の周辺部では、当該一部の配線同士が複数の画素電極のうち回避部の周辺部に設けられた画素電極を介して接続されているので、回避部を回避する配線の長さを極力短くすることができる。

上記のアクティブマトリクス回路基板は、前記複数の画素電極のうち前記回避部の周辺部に設けられた画素電極が、平面視で前記回避部を囲う形状に設けられていることを特徴とする。
本発明によれば、複数の画素電極のうち回避部の周辺部に設けられた画素電極が、平面視で回避部を囲う形状に設けられているので、回避部を回避する配線の長さを一層短くすることができる。

上記のアクティブマトリクス回路基板は、前記複数の配線と同一層内に前記回避部に沿って設けられ、前記複数の配線のうち一部の配線同士を接続する環状電極を更に具備することを特徴とする。
本発明によれば、複数の配線と同一層内に回避部に沿って設けられ、複数の配線のうち一部の配線同士を接続する環状電極を更に具備するので、当該環状電極においても回避部を回避させることができる。このように画素電極と環状電極とによって、配線のうち回避部を迂回する部分の面積を相乗的に小さくすることができる。

上記のアクティブマトリクス回路基板は、前記画素電極に接続される一部の配線が、前記駆動回路の電源を供給する配線であることを特徴とする。
本発明によれば、画素電極に接続される一部の配線が、駆動回路の電源を供給する配線、いわゆる電源配線であるので、セグメント駆動の場合と同様な表示形態とすることができる。特に画素電極を金属からなることとした場合には、電気抵抗値が低くなるため好ましい形態となる。また、駆動回路に電源配線が１本のみ必要な場合には、電源配線を跨ぐ必要が無くなるため、回避部の迂回部分の面積を極力小さくすることができる。

上記のアクティブマトリクス回路基板は、前記画素電極に接続される一部の配線が、前記駆動回路の接地用の配線であることを特徴とする。
本発明によれば、画素電極に接続される一部の配線が、駆動回路の接地用の配線、いわゆるグランド配線であるため、グランドパターンの強化を図ることができる。

本発明に係る表示装置は、対向配置され、電気光学物質層を挟持する第１基板及び第２基板と、前記第１基板のうち前記第２基板との対向面に設けられた画素電極と、前記第２基板のうち前記第１基板との対向面に設けられた対向電極とを具備する表示装置であって、前記第１基板が、上記のアクティブマトリクス回路基板であることを特徴とする。

本発明によれば、複数の配線が形成された層のうち回避部を迂回させる部分の面積を極力小さくすることが可能なアクティブマトリクス回路基板が搭載されているので、表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置を得ることができる。

上記の表示装置は、前記電気光学物質が、電気泳動粒子と当該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液であることを特徴とする。
本発明によれば、表示装置を構成する電気泳動素子が表示の保持性（メモリ性）を有しているので、例えば表示を固定している際には電気泳動粒子に与える電界を無くしても、表示がそれ以前に与えられた電界による状態に保持される。したがって、消費電力の低減化が可能になる。

［第１実施形態］
以下、図面に基づき、本発明の第１実施形態を説明する。
図１は、本実施形態に係る表示装置を備えた腕時計１の正面図である。
同図に示すように、腕時計１は、時計ケース２と、当該時計ケース２に連結された一対のバンド３とを主体として構成されている。

時計ケース２は、ステンレス等の金属又はプラスチック樹脂等の樹脂からなる。時計ケース２の正面には、表示パネル５と、秒針２１と、分針２２と、時針２３とが設けられている。時計ケース２の側面には、操作子としての竜頭１０と操作ボタン１１とが設けられている。竜頭１０は、ケース内部に設けられる巻真（図示せず）に連結されており、当該巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。

図２は、腕時計１の側断面図である。
同図に示すように、時計ケース２の内部には収容部２Ａが設けられている。収容部２Ａには、ムーブメント４と表示パネル５とが収容されている。

ムーブメント４は、秒針２１、分針２２及び時針２３からなるアナログ指針が連結された運針機構（図示せず）を有している。この運針機構が前記アナログ指針２１〜２３を回転駆動することにより、設定された時刻を表示する時刻表示部として機能するようになっている。

表示パネル５は、例えばアクティブマトリクス駆動の電気泳動表示パネルによって構成されており、ムーブメント４の時計正面側に配置されている。この表示パネル５は、腕時計１の表示部を構成する。表示パネル５の表示面は、ここでは円形状になっている。表示面の形状については、円形状のほか、例えば正八角形状、十六角形状など、他の形状になっていても構わない。

表示パネル５の中央部には、当該表示パネル５の表裏を貫通する貫通孔５Ａが形成されている。貫通孔５Ａには、前記ムーブメント４の運針機構（図示せず）の秒車２４、２番車２５及び筒車２６の各軸が挿入されている。各軸の先端には、上述した秒針２１、分針２２及び時針２３がそれぞれ取り付けられている。

収容部２Ａの一端側（時計正面側）には、ガラス製又は樹脂製の透明カバー７が設けられている。この透明カバー７は、樹脂製又は金属製の圧入リング６を介して収容部２Ａに圧入固定されている。収容部２Ａの他端側（時計裏側）には、パッキン８を介して裏蓋９が螺合されている。裏蓋９及び透明カバー７によって時計ケース２の内部の密封性が確保されている。

図３は表示パネル５の構成を概略的に示す断面図である。
同図に示すように、表示パネル５は、第１基板（アクティブマトリクス回路基板）３０と、第２基板３１と、電気泳動層３２とを主体として構成されている。

第１基板３０と第２基板３１とは、電気泳動層３２を挟持するように対向配置されている。第１基板３０の内面（第２基板との対向面）には、画素電極３５（図８等参照）が形成されている。第２基板３１の内面（第１基板３０との対向面）には、ＩＴＯ等の透明な導電材料からなる共通電極（対向電極）３７が形成されている。第２基板３１の外面は、静止画や動画などの画像が表示される表示面になっている。第１基板３０及び第２基板３１の中央には、上述した貫通孔５Ａが形成されている。貫通孔５Ａは、第１基板３０及び第２基板３１のうち平面視で重なる領域を貫くように形成されている。貫通孔５Ａの内側面には、シール部５１が設けられている。シール部５１は、第１基板３０と第２基板３１との間の領域（電気泳動層３２が設けられた領域）を封止するように設けられている。

電気泳動層３２は、図４（ａ）及び図４（ｂ）に示すように多数のマイクロカプセル２４を主体として構成されている。各マイクロカプセル２４には、それぞれ電気泳動分散液（電気光学物質）２５が封入されている。電気泳動分散液２５は、正に帯電した黒色の電気泳動粒子（以下、黒色粒子と記す）２６と、負に帯電した白色の電気泳動粒子（以下、白色粒子と記す）２７とが、それぞれ多数個ずつ液相分散媒（図示せず）中に分散された構成になっている。電気泳動分散液２５については、前記の２粒子系のものに限定されることなく、１粒子系のものも使用可能である。この場合に液相分散媒について着色したものを使用することもできる。２粒子系、１粒子系のいずれにおいても、粒子の色については、白と黒以外の種々の色を採用することができる。

この電気泳動素子２８の動作を説明する。図４（ａ）に示すように、共通電極３７の電位が画素電極３５の電位より相対的に高い場合には、負に帯電した白色粒子２７が共通電極３７側に移動（泳動）し、正に帯電した黒色粒子２６は画素電極３５側に移動（泳動）する。その結果、表示面側となる共通電極３７側を見ると、電気泳動素子２８に対応する画素部では白色が認識される。

一方、図４（ｂ）に示すように、画素電極３５の電位が共通電極３７の電位より相対的に高い場合には、正に帯電した黒色粒子２６が共通電極３７側に移動（泳動）し、負に帯電した白色粒子２７は画素電極３５側に移動（泳動）する。その結果、共通電極３７側を見ると、この電気泳動素子２８に対応する画素部では黒色が認識される。このように、各画素部毎に白あるいは黒が表示されることにより、これら画素部が基本的にマトリクス状に配置された表示パネル５では、白または黒からなるパターン表示が可能になっている。

この表示パネル５のうち、平面視で貫通孔５Ａの周辺部以外の表示領域においては、図５に示すように画素部４０が平面視でマトリクス状に配列されている。各画素部４０は、図６の回路図に示すように、スイッチング素子としてのトランジスタ４１と、４つのトランジスタ４２、４３、４４、４５を組み合わせて構成されるラッチ回路４６と、電気泳動素子２８とを備えている。トランジスタ４１とラッチ回路４６とによって上述した画素駆動回路３４が構成されている。

トランジスタ４１は、例えば電界効果型のｎチャネルトランジスタであり、そのゲートが走査線（スキャン線）４７に接続され、一方のソースドレイン（入力端）がデータ線（信号線）４８に接続され、他方のソースドレイン（出力端）がラッチ回路４６の入力端に接続されている。

ラッチ回路（フリップフロップ回路）４６は、例えば２つの電界効果型のｎチャネルトランジスタ４２、４４と、２つの電界効果型のｐチャネルトランジスタ４３、４５とを組み合わせて構成されている。トランジスタ４２、４３は、その一方のソースドレイン同士が接続されており、トランジスタ４２の他方のソースドレインは低電圧電源線４９に接続されており、トランジスタ４３の他方のソースドレインは高電圧電源線５０に接続されている。同様に、トランジスタ４４、４５はその一方のソースドレイン同士が接続されており、トランジスタ４４の他方のソースドレインは低電圧電源線４９に接続されており、トランジスタ４５の他方のソースドレインは高電圧電源線５０に接続されている。

トランジスタ４２、４３の各ゲートは、トランジスタ４４、４５のソースドレイン同士の接続点Ｎ１に接続されている。この接続点Ｎ１は、ラッチ回路４６の入力端として機能するようになっている。この入力端Ｎ１は、前記トランジスタ４１の他方のソースドレイン（出力端）に接続されている。トランジスタ４４、４５の各ゲートは、トランジスタ４２、４３のソースドレイン同士の接続点Ｎ２に接続されている。この接続点Ｎ２は、ラッチ回路４６の出力端として機能するようになっている。このラッチ回路４６の出力端Ｎ２は、前記した画素電極３５、すなわち電気泳動素子２８の一方の側の電極に接続されている。このような構成のもとにラッチ回路４６は、入力端Ｎ１に与えられた電位が高電位のときに出力端Ｎ２には低電位ＶＳＳが現れ、入力端Ｎ１に与えられた電位が低電位のときに出力端Ｎ２には高電位ＶＥＰが現れるようになっている。

図７は、第１基板３０のうち貫通孔５Ａの周辺部の構成を示す平面図である。図８は、図７のＡ−Ａ断面に沿った構成を示す図である。
画素駆動回路３４は、ガラス基板３３上に設けられており、画素電極３５に電気信号を供給する回路である。画素電極３５は、画素駆動回路３４の上層に設けられており、当該画素駆動回路３４に平面視で重なる位置にマトリクス状に配列されている。貫通孔５Ａの周辺部には、当該貫通孔５Ａを囲むように環状の画素電極３５ｃが設けられている。画素電極３５は、ＩＴＯや金属などの導電材料からなる。

画素配線６０は、画素駆動回路３４と同一層に設けられており、例えば図示しないスイッチング素子を介して画素駆動回路３４（トランジスタ４１）に接続された上記の走査線４７やデータ線４８などが含まれる。電源配線６１は、画素配線６０と同一層に設けられており、当該画素配線６０と並列に配置されている。電源配線６１は、ラッチ回路４６に接続する低電圧電源線４９および高電圧電源線５０などが含まれる。

画素配線６０及び電源配線６１は、貫通孔５Ａの周辺部以外の表示領域においては、縦横に直線的に配設されている。画素配線６０のうち貫通孔５Ａの近傍の部分は、設計上貫通孔５Ａを通過する位置に配される部分、つまり貫通孔５Ａが無ければこの貫通孔５Ａを形成した部位を通るように配置された部分である。この部分には、貫通孔５Ａを避けてその周囲を迂回する迂回配線部６０ａが設けられている。

貫通孔５Ａの周囲には、当該貫通孔５Ａの周囲をシールしたシール部５１が形成されている。シール部５１は、配線６０を通すことができない領域となっている。したがって、ここでは、貫通孔５Ａ及びシール部５１を回避部としている。配線６０のうち、設計上貫通孔５Ａを通過する位置に配される配線６０だけでなく、設計上シール部５１を通過する位置に配される配線６０にも、該シール部５１を避けてその周囲を迂回する迂回配線部６０ａが設けられている。

図７に示すように、迂回配線部６０ａを形成した配線６０の近傍に位置する配線６０にも、迂回配線部６０ａを回避する必要上、やはり迂回配線部６０ａを形成する必要がある。そのような配線６０についても、本実施形態では同様に迂回配線部６０ａを形成している。本実施形態においては、貫通孔５Ａ及びシール部５１に加えて、これらの近傍に位置する迂回配線６０ａも回避部５２となっている。

各電源配線６１は、貫通孔５Ａの周辺部において、例えばコンタクトホールなどを介してこの画素電極３５ｃに接続されている。電源配線６１は、画素電極３５ｃによって貫通孔５Ａ、シール部５１及び迂回配線部６０ａなどの回避部を迂回し、これら各部位を回避するようになっている。図９に示すように、画素電極３５ｃと電源配線６１との接続位置は、画素電極３５ｃの外周に沿った領域内（例えば、図中の黒点部分）に配置されるようになっている。

このように、本実施形態によれば、回避部５２の周辺部では、複数の配線のうち一部の配線（電源配線６１）同士が、自身とは異なる層（上層側）に設けられた画素電極３５ｃを介して接続されているので、画素電極３５ｃを介して回避部５２を迂回させることができる。画素電極３５ｃを介して迂回させる分、回避部５２を迂回させる配線の本数を少なくすることができるので、回避部５２を迂回させる部分の面積を極力小さくすることができ、その分大きな表示面積を確保することが可能となる。

［第２実施形態］
次に、本発明の第２実施形態を説明する。
第１実施形態では、表示パネル５の表示領域が円形状であるものとして説明したが、本実施形態では図１０に示すように八角形状になっている。表示領域を八角形状にした場合には、例えば走査線４７とデータ線４８とを直交させることなく、そのうちの一方を斜めに（例えば４５°に）配置することもある。この場合、画素配線（走査線４７、データ線４８）６０のうち、特に設計上回避部を通過する位置に配される配線６０については、回避部を避けてその周囲を迂回する迂回配線部６０ａが形成される。

また、迂回配線部６０ａの直上には、図７に示したように貫通孔５Ａの周囲に画素電極３５ｃが形成されている。電源配線６１は、コンタクトホールなどを介してこの画素電極３５ｃに接続されている。電源配線６１と画素電極３５ｃとの接続位置については、図９に示す位置とほぼ同様である。

また、このように八角形状だけでなく、図１１（ａ）に示すように表示パネル５が矩形状であっても、また、特殊な形状の例として図１１（ｂ）に示すようにハート形状であっても、同様にして、貫通孔５Ａ等の回避部近傍における表示領域を拡げることができる。
なお、図１１（ａ）、図１１（ｂ）において符号６１はゲートドライバ、符号６２はソースドライバである。

このような構成によれば、表示パネル５の表示領域の形状が円形以外の角形状、例えば八角形状であり、貫通孔５Ａ等の回避部を設計上通過する配線６０が前記したように斜めに交差するような場合でも、円形の場合と同様にして、貫通孔５Ａ等の回避部近傍における表示領域を拡げることができる。また、表示領域が矩形形状やハート形状など、他の形状であっても、円形の場合と同様にして、貫通孔５Ａ等の回避部近傍における表示領域を拡げることができる。

［第３実施形態］
次に、本発明の第３実施形態を説明する。図１２は、本実施形態に係る表示パネル１０５の構成を示す平面図であり、上記の第２実施形態の図１０に対応している。
本実施形態では、貫通孔１０５Ａ及びシール部１５１を囲うように環状電極１８０が設けられており、電源配線１６１が当該環状電極１８０に接続された構成になっている。この環状電極１８０は、電源配線１６１や画素配線１６０とは異なる層に形成されており、コンタクトホールを介して電源配線１６１に接続されている。環状電極１８０は、例えば金属などの導電材料からなる。電源配線１６１が環状電極１８０に接続されていることにより、当該環状電極１８０を介して回避部１５２を迂回して回避することができるようになっている。本実施形態では、環状電極１８０は接地用の電極として用いられている。環状電極１８０を接地用の電極として用いることにより、一部の配線が接地用の配線、いわゆるグランド配線となるため、グランドパターンの強化を図ることができる。

本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
上記実施形態では、貫通孔５Ａを含む回避部の全部が、表示パネル５の表示領域内に形成されているものとして説明したが、本発明はこれに限定されることは無い。例えば、回避部の一部のみが、表示パネル５の表示領域内に形成されていてもよい。具体的には、図１３（ａ）に示すようにパネル形状が正八角形であり、その中心に貫通孔５Ａが形成されている場合に、貫通孔５Ａの半分が、配線６０を配設してなる表示領域側に位置し、残りの半分が非表示領域側に位置するように、表示領域を形成してもよい。また、図１３（ｂ）に示すように、貫通孔５Ａの１／４が、配線６０を配設してなる表示領域側に位置し、残りが非表示領域側に位置するように、表示領域を形成してもよい。なお、図１３（ａ）、（ｂ）において、符号６３はゲートドライバ、符号６４はデータドライバである。

このような構成によれば、表示領域が比較的狭い表示パネル５にも、本発明のアクティブマトリクス回路基板を対応させることが可能となる。したがって、特に表示領域を狭くし、消費電力を抑えることで電池の寿命を長くするようにした表示パネルへの適用が容易になる。

また、上記実施形態では電気光学物質として電気泳動分散液を用い、電気泳動素子を構成することで表示をなさせるようにしたが、他に例えば、電気光学物質として液晶材料を用いることにより、液晶表示素子を構成するようにしてもよく、また、有機ＥＬ材料を用いることにより、有機ＥＬ素子を構成するようにしてもよい。

また、上記実施形態では、本発明の表示装置を腕時計に適用した例を示したが、置時計や壁掛時計、柱時計、懐中時計などにも適用できるのはもちろんである。時計以外にも、指針を有するような各種の計器などにも適用することができ、さらには、貫通孔以外の回避部を有した種々の表示装置にも適用可能である。

本発明の表示装置に係る腕時計の正面図。 腕時計の側断面図。 表示パネルの側断面図。 電気泳動素子の動作説明図。 表示パネルの貫通孔の周辺部以外の表示領域を示す図。 表示パネルの画素部の等価回路図。 表示パネルの平面構成を示す図。 表示パネルの第１基板の断面構成を示す図。 貫通孔の周辺部を模式的に示した平面図。 貫通孔の周辺部を模式的に示した平面図。 表示パネルの表示領域の形状例を示す平面図。 本発明の第３実施形態に係る表示パネルの構成を模式的に示した平面図。 表示領域と貫通孔との関係を示す平面図。

符号の説明

１…腕時計 ５…表示パネル ５Ａ…貫通孔 ３０…第１基板 ３１…第２基板 ３２…電気泳動層 ３３…ガラス基板 ３４…画素駆動回路 ３５…画素電極 ３５ｃ…画素電極 ３７…共通電極 ４０…画素部 ４７…走査線 ４８…データ線 ４９…低電圧電源線 ５０…高電圧電源線 ５１…シール部 ５２…回避部 ６０…画素配線 ６０ａ…迂回配線 ６１…電源配線 １８０…環状電極

Claims (6)

1. 所定の領域に回避部が設けられた基板と、
   前記基板上に設けられた複数の画素電極と、
   前記基板上に設けられ、前記複数の画素電極を駆動する駆動回路と、
   前記基板上のうち前記画素電極とは異なる層に設けられた複数の配線と
   を具備し、
   前記回避部の周辺部では、前記複数の配線のうち一部の配線同士が前記複数の画素電極のうち少なくとも１つを介して接続されており、
   前記画素電極に接続される一部の配線は、前記駆動回路の電源を供給する配線又は前記駆動回路の接地用の配線である
   ことを特徴とするアクティブマトリクス回路基板。
2. 前記回避部の周辺部では、前記一部の配線同士が前記複数の画素電極のうち前記回避部の周辺部に設けられた画素電極を介して接続されている
   ことを特徴とする請求項１に記載のアクティブマトリクス回路基板。
3. 前記複数の画素電極のうち前記回避部の周辺部に設けられた画素電極が、平面視で前記回避部を囲う形状に設けられている
   ことを特徴とする請求項１又は請求項２に記載のアクティブマトリクス回路基板。
4. 前記複数の配線と同一層内に前記回避部に沿って設けられ、前記複数の配線のうち一部の配線同士を接続する環状電極を更に具備する
   ことを特徴とする請求項１乃至請求項３のうちいずれか一項に記載のアクティブマトリクス回路基板。
5. 対向配置され、電気光学物質層を挟持する第１基板及び第２基板と、
   前記第１基板のうち前記第２基板との対向面に設けられた画素電極と、
   前記第２基板のうち前記第１基板との対向面に設けられた対向電極と
   を具備する表示装置であって、
   前記第１基板が、請求項１乃至請求項４のうちいずれか一項に記載のアクティブマトリクス回路基板である
   ことを特徴とする表示装置。
6. 前記電気光学物質が、電気泳動粒子と当該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液であることを特徴とする請求項５に記載の表示装置。

Images