JP5089528B2 - データ取り込み回路および表示パネル駆動回路および画像表示装置 - Google Patents
データ取り込み回路および表示パネル駆動回路および画像表示装置 Download PDFInfo
- Publication number
- JP5089528B2 JP5089528B2 JP2008209651A JP2008209651A JP5089528B2 JP 5089528 B2 JP5089528 B2 JP 5089528B2 JP 2008209651 A JP2008209651 A JP 2008209651A JP 2008209651 A JP2008209651 A JP 2008209651A JP 5089528 B2 JP5089528 B2 JP 5089528B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- comparator
- data
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000630 rising effect Effects 0.000 claims description 45
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 37
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 25
- 238000013481 data capture Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- YPJMOVVQKBFRNH-UHFFFAOYSA-N 1-(9-ethylcarbazol-3-yl)-n-(pyridin-2-ylmethyl)methanamine Chemical compound C=1C=C2N(CC)C3=CC=CC=C3C2=CC=1CNCC1=CC=CC=N1 YPJMOVVQKBFRNH-UHFFFAOYSA-N 0.000 description 12
- 230000003111 delayed effect Effects 0.000 description 12
- 101710149695 Clampless protein 1 Proteins 0.000 description 10
- 102100023504 Polyribonucleotide 5'-hydroxyl-kinase Clp1 Human genes 0.000 description 10
- 101150033539 CLB2 gene Proteins 0.000 description 5
- 101100166522 Dictyostelium discoideum cycB gene Proteins 0.000 description 5
- 101100439280 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CLB1 gene Proteins 0.000 description 5
- 101000872071 Campylobacter jejuni subsp. jejuni serotype O:23/36 (strain 81-176) Dynamin-like protein 1 Proteins 0.000 description 4
- 101100322735 Danio rerio aep1 gene Proteins 0.000 description 4
- 102100024827 Dynamin-1-like protein Human genes 0.000 description 4
- 101100310354 Homo sapiens SKIDA1 gene Proteins 0.000 description 4
- 101150042946 NAC20 gene Proteins 0.000 description 4
- 102100027349 SKI/DACH domain-containing protein 1 Human genes 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
本発明は、信号を高速に伝送でき、かつ高速にデータの取り込みを行うためのデータ信号取り込み回路およびその回路を搭載する表示パネル駆動回路および画像表示装置に関し、特に液晶パネルを駆動するドライバに有用な技術に関する。
図７に示すように、従来のデータ取り込み回路１００は、小振幅差動クロック信号のＣＫＰおよびＣＫＮがコンパレータＣＭＰ１の非反転入力端子と反転入力端子に接続され、小振幅差動データ信号のＤＡＰおよびＤＡＮがコンパレータＣＭＰ２の非反転入力端子と反転入力端子に接続され、コンパレータＣＭＰ２から出力されるデータ信号ＤＬ１を、コンパレータＣＭＰ１から出力されるクロック信号ＣＬ１の立上りで取り込むラッチ回路Ｌ１と、データ信号ＤＬ１を、コンパレータＣＭＰ１から出力されるクロック信号ＣＬ１の逆相信号を生成するインバータ回路ＩＮＶ１から出力されたクロック信号ＣＬ２の立上りで取り込むラッチ回路Ｌ２で構成されていた。
図７の構成により、小振幅差動クロック信号のＣＫＰとＣＫＮの立上りに同期してデータ信号ＤＬ１を取り込むことを可能にしたものである。
図９に示すように、従来のデータ取り込み回路２００は、小振幅差動クロック信号のＣＫＰおよびＣＫＮがコンパレータＣＭＰ１の非反転入力端子と反転入力端子に接続され、小振幅差動信号のＣＫＰおよびＣＫＮがコンパレータＣＭＰ２の反転入力端子と非反転入力端子に接続され、小振幅差動データ信号のＤＡＰおよびＤＡＮがコンパレータＣＭＰ３の非反転入力端子と反転入力端子に接続され、コンパレータＣＭＰ３から出力されるデータ信号ＤＬ１を、コンパレータＣＭＰ１から出力されるクロック信号ＣＬ１の立上りで取り込むラッチ回路Ｌ１と、データ信号ＤＬ１を、コンパレータＣＭＰ２から出力されるクロック信号ＣＬ２の立上りで取り込むラッチ回路Ｌ２で構成されていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば特許文献１が知られている。
特許第３８３３０６４号公報
従来のデータ取り込み回路１００の構成では、周波数、電源電圧、プロセス、温度といった条件により、小振幅差動信号を増幅させるためのコンパレータＣＭＰ１とコンパレータＣＭＰ２の特性が変動し、クロック信号ＣＬ１とデータ信号ＤＬ１のＤＵＴＹ比が大きくずれた場合、データ信号ＤＬ１の取り込みを、ラッチ回路Ｌ１とラッチ回路Ｌ２ができなくなる可能性があり、特にデータ取り込み回路が高速に動作する場合などに誤動作を引き起こす可能性があった。
以下、図７に示す従来のデータ取り込み回路１００における各信号の動作を図８のタイミングチャートを用いて説明する。
まず、クロック信号ＣＬ１の立上りと立下りは、コンパレータＣＭＰ１に入力されるＣＫＰの立上りと立下りから遅延時間Ｔ１と遅延時間Ｔ２だけ遅れて出力されている。このとき、周波数、電源電圧、プロセス、温度といった条件を受けてコンパレータＣＭＰ１の特性が変動することにより、遅延時間Ｔ１と遅延時間Ｔ２は等しくならず、クロック信号ＣＬ１のハイ区間とロー区間のデューティ比はずれている。また、クロック信号ＣＬ２の立上りと立下りは、インバータＩＮＶ１に入力されるクロック信号ＣＬ１の立下りと立上りから遅延時間Ｔ３と遅延時間Ｔ４だけ遅れて出力されている。
このような回路構成の場合、ラッチ回路Ｌ１に入力されるクロック信号ＣＬ１の立上りの合計遅延時間ＴＳ１＝Ｔ１となり、ラッチ回路Ｌ２に入力されるクロック信号ＣＬ２の立上りの合計遅延時間ＴＳ２＝Ｔ２＋Ｔ３となり、合計遅延時間ＴＳ１と合計遅延時間ＴＳ２は大きく異なるものとなることが予想される。
このように、従来のデータ取り込み回路１００では、コンパレータＣＭＰ１の出力信号の立上りと立下りの両方のタイミングを、データ取り込み回路１００の内部回路でデータの取り込みなどに使用した場合に、データを正しく取り込めないことが生じるが、これはデータ取り込み回路１００の動作速度が高速になるにつれてより顕著になると想定される。
また従来のデータ取り込み回路２００の構成では、周波数、電源電圧、プロセス、温度といった条件により、小振幅差動信号を増幅させるためのコンパレータＣＭＰ１とコンパレータＣＭＰ２とコンパレータＣＭＰ３はデータ取り込み回路１００の場合と同様に、特性が変動するが、コンパレータＣＭＰ１とコンパレータＣＭＰ２から出力されるクロック信号ＣＬ１とクロック信号ＣＬ２の立上りの遅延時間はほぼ同じになるため、データ取り込み回路１００の場合に対して、小振幅差動クロック信号のＣＫＰとＣＫＮの立上りに同期してデータ信号ＤＬ１を取り込みやすくなっている。
以下、図９に示す従来のデータ取り込み回路２００における各信号の動作を図１０のタイミングチャートを用いて説明する。
まず、クロック信号ＣＬ１の立上りと立下りは、コンパレータＣＭＰ１に入力されるＣＫＰの立上りと立下りから遅延時間Ｔ１と遅延時間Ｔ２だけ遅れて出力され、クロック信号ＣＬ２の立上りと立下りは、コンパレータＣＭＰ２に入力されるＣＫＮの立上りと立下りから遅延時間Ｔ３と遅延時間Ｔ４だけ遅れて出力される。このときコンパレータＣＭＰ１とコンパレータＣＭＰ２が同じ回路構成である場合、遅延時間Ｔ１と遅延時間Ｔ３、遅延時間Ｔ２と遅延時間Ｔ４はほぼ同じ程度の遅延時間になると考えられる。さらに周波数、電源電圧、プロセス、温度といった条件によりコンパレータＣＭＰ１とコンパレータＣＭＰ２が同じ回路構成である場合は、同様にハイ区間とロー区間のデューティ比がずれると考えられる。
このような回路構成の場合、ラッチ回路Ｌ１に入力されるクロック信号ＣＬ１の立上りの合計遅延時間ＴＳ１＝Ｔ１となり、ラッチ回路Ｌ２に入力されるクロック信号ＣＬ２の立上りの合計遅延時間ＴＳ２＝Ｔ３となり、合計遅延時間ＴＳ１と合計遅延時間ＴＳ２はほぼ同程度になると考えられる。
次に、コンパレータＣＭＰ１からＣＭＰ３のトランジスタ構成図を図１１に示す。
図１１はコンパレータが多段に接続されたような構成を示す。
例えば、図１１に示すように、定電流源トランジスタＭＰ１と、ＭＰ１のドレインが接続され差動信号が入力されるトランジスタＭＰ２、ＭＰ３と、ＭＰ２、ＭＰ３のドレインが接続されるトランジスタＭＮ１、ＭＮ２で構成されるコンパレータＣ１と、ＭＰ２、ＭＰ３のドレインが接続されるＭＮ３、ＭＮ４と、ＭＮ３のドレインがゲートとドレインに接続されるＭＰ４と、ＭＮ３のドレインがゲートに接続されるＭＰ５と、ＭＰ５とＭＮ４のドレインを出力とするコンパレータＣＳと、コンパレータＣＳの出力信号がゲートに接続されるＭＰ６とＭＮ５で、ＭＰ６とＭＮ５のドレインを出力とし、コンパレータＣＳの出力信号を整形するためのインバータＩ１で構成されている。
図１１に示すようなコンパレータを従来のデータ取り込み回路２００のコンパレータＣＭＰ１からＣＭＰ３に適用すると、コンパレータＣＭＰ１とコンパレータＣＭＰ２は同じ回路構成を使用するため、コンパレータが多段接続されているため、消費電流の増加が懸念され、さらに、図１２に示すように、図１１に示したコンパレータＣ１を２段接続させたような構成をコンパレータＣ２とすると、コンパレータの段数が増加するにつれて、消費電流がさらに増加してしまう。また小振幅差動クロック信号のＣＫＰとＣＫＮに接続される負荷は、コンパレータＣＭＰ１とコンパレータＣＭＰ２で、小振幅差動データ信号のＤＡＰとＤＡＮに接続される負荷は、コンパレータＣＭＰ３のみであるため、小振幅差動データ信号のＤＡＰとＤＡＮは、小振幅差動クロック信号のＣＫＰとＣＫＮに対してほぼ半分になっており、クロック信号とデータ信号で、同様のインピーダンスマッチングができないなどの問題も考えられる。
従って、本発明は、データ取り込み回路の動作速度が高速になった場合でも、小振幅差動の入力信号を正しく取り込むことができかつ、低消費電力であるデータ取り込み回路を提供することを目的とする。
本発明の第１のデータ取り込み回路は、クロック信号と前記クロック信号の逆相信号とが入力され前記クロック信号と同相の第２のクロック信号と逆相の第２の逆相信号を出力する第1のコンパレータと、前記第２のクロック信号が非反転入力端子に入力され前記第２の逆相信号が反転入力端子に入力される第２のコンパレータと、前記第２のクロック信号が反転入力端子に入力され前記第２の逆相信号が非反転入力端子に入力される第３のコンパレータと、データ信号と前記データ信号の逆相であるデータ逆相信号が入力され前記データ信号と同相の第２のデータ信号と逆相の第２のデータ逆相信号を出力する第４のコンパレータと、前記第２のデータ信号が非反転入力端子に入力され前記第２のデータ逆相信号が反転入力端子に入力される第５のコンパレータと、前記第５のコンパレータから出力される信号を前記第２のコンパレータから出力される信号で取り込む第１のラッチ回路と、前記第５のコンパレータから出力される信号を前記第３のコンパレータから出力される信号で取り込む第２のラッチ回路とを備えていることを特徴とする。
このような構成にすれば、第１のラッチ回路と第２のラッチ回路のクロックにおいて、第１または第４のコンパレータの出力のハイ区間とロー区間のデューティ比がずれたとしても、同程度にずれることとなり、第１と第２のラッチ回路におけるデータ取り込みが安定して行え、かつ従来の構成に対して、第１のコンパレータ数が半分になるため、低消費電力も実現でき、さらに素子数が減ることにより、ランダムオフセットなどの素子間の特性バラつきを抑えることにもなり、より信頼性の高い、第１と第２のラッチ回路におけるデータ取り込みを行うことが可能になる。
また、本発明の第１のデータ取り込み回路において、前記第１と第４のコンパレータは全差動回路であると好ましい。
このような構成にすれば、クロック信号と同相の第２のクロック信号と逆相の第２の逆相信号はほぼ対称な信号になり、遅延をあわすことができるため、第１と第２のラッチ回路におけるデータ取り込みが安定して行える。
また、本発明の第１のデータ取り込み回路において、前記第２と第３のコンパレータは同じ回路構成であることが好ましい。
このような構成にすれば、第１のコンパレータの出力信号に接続される負荷をほぼ同一にすることができ、クロック信号と同相の第２のクロック信号と逆相の第２の逆相信号はほぼ完全に対称な信号になり、遅延をあわすことができるため、第１と第２のラッチ回路におけるデータ取り込みが安定して行える。
また、本発明の第１のデータ取り込み回路において、前記第１と第２のラッチ回路は同じ回路構成で、それぞれ前記第２のコンパレータと前記第３のコンパレータから出力される信号の立上りあるいは立下りのどちらか一方で統一して前記第５のコンパレータから出力される信号を取り込むことが好ましい。
このような構成にすれば、第１と第２のラッチ回路は第５のコンパレータから出力される信号をほぼ同じ特性で取り込むことができる。
また、本発明の第１のデータ取り込み回路において、前記クロック信号と前記クロック信号の逆相信号および前記データ信号と前記データ信号の逆相であるデータ逆相信号は、前記データ信号取り込み回路の電源電位と接地電位の電位差より小さいことが好ましい。
これにより、クロック信号とクロック信号の逆相信号およびデータ信号とデータ信号の逆相であるデータ逆相信号は小振幅差動信号となり、データ取り込み回路の電源電位と接地電位で振幅させる場合に比べて、低ＥＭＩ（電磁干渉）、低消費電力を実現することができる。
また、本発明の第１のデータ取り込み回路において、前記第１と第４のコンパレータは同じ回路構成であることが好ましい。
このような構成にすれば、クロック信号とクロック信号の逆相信号およびデータ信号とデータ信号の逆相であるデータ逆相信号に付く負荷を全て同程度にすることができ、信号のインピーダンスマッチングが容易になる。
また、本発明の第２のデータ取り込み回路において、前記第２のコンパレータから出力される信号を分周する第１のフリップフロップ回路と、前記第３のコンパレータから出力される信号を分周する第２のフリップフロップ回路と、前記第５のコンパレータから出力される信号を前記第１のフリップフロップ回路から出力される第３のクロック信号の立上りのタイミングで取り込む第３のラッチ回路と、前記第５のコンパレータから出力される信号を前記第３のクロック信号の立下りのタイミングで取り込む第４のラッチ回路と、前記第５のコンパレータから出力される信号を前記第２のフリップフロップ回路から出力される第４のクロック信号の立上りのタイミングで取り込む第５のラッチ回路と、前記第５のコンパレータから出力される信号を前記第４のクロック信号の立下りのタイミングで取り込む第６のラッチ回路を備えていることを特徴とする。
このような構成にすれば、第１と第２のラッチ回路から出力される信号の動作周期に対して、第３から第６のラッチ回路から出力される信号の動作周期は半分になるため、ラッチ回路から出力される信号の動作周期の中心のタイミングで、ラッチ回路からの出力信号を取り込みたい場合、セットアップ、ホールドといったタイミングマージンは結果的に倍になるため、クロック信号とクロック信号の逆相信号およびデータ信号とデータ信号の逆相であるデータ逆相信号の動作周波数をあげることができ、高速動作が可能になる。
また、本発明の第３のデータ取り込み回路において、前記第１のコンパレータから出力される前記クロック信号と同相の第２のクロック信号と逆相の第２の逆相信号が入力され、前記第２のクロック信号と同相の第５のクロック信号と逆相の第５の逆相信号を出力する第６のコンパレータと、前記第５のクロック信号が非反転入力端子に入力され前記第５の逆相信号が反転入力端子に入力される第２のコンパレータと、前記第５のクロック信号が反転入力端子に入力され前記第５の逆相信号が非反転入力端子に入力される第３のコンパレータを備えていることを特徴とする。
このように、コンパレータを多段に接続していくことで高速動作が可能になり、かつ多段に接続された最終段のコンパレータの出力を前記第２と第３のコンパレータに入力することで、低消費電力が実現できる。
また、クロック信号との遅延時間をあわすために、第４と第５のコンパレータの間もコンパレータを多段接続するか、第５のコンパレータの出力に遅延調整回路を入れるかするほうが好ましいと思われる。
また、本発明の第１と第２と第３のデータ取り込み回路において、前記クロック信号と前記クロック信号の逆相信号および前記データ信号と前記データ信号の逆相であるデータ逆相信号はそれぞれ、第１のコンパレータあるいは第４のコンパレータに信号品質調整回路を介して入力されることが好ましい。
信号品質調整回路はインピーダンスマッチングなど信号波形を整形することを目的としており、信号波形を整形することにより、信頼性の高い信号伝送、データ取り込み回路の高速動作を可能にし、かつ不要輻射も抑えることができる。
また、本発明の表示パネル駆動回路は、表示データ信号とクロック信号が入力され表示データを取り込むデータ信号取り込み回路と、前記データ信号取り込み回路から出力される表示データを順次取り込むためのラッチ信号を生成するシフトレジスタと、前記データ信号取り込み回路から出力されるディジタル信号をアナログ信号に変換するＤＡ変換回路を備え、前記データ信号取り込み回路は前記で説明したなかのデータ信号取り込み回路であることを特徴とする。
このような構成にすれば、前記で説明してきたように、高速で低消費電力、かつ高信頼性伝送を可能にした表示パネル駆動回路になる。
また、本発明の表示パネル駆動回路において、前記のコンパレータに供給される電源電位は、前記のコンパレータ以外に供給される電源電位と異なるように供給してもよい。
このような構成にすれば、近年の低電圧化によるコンパレータの動作範囲縮小、素子の電流能力ダウンによる高速動作特性悪化に対して、コンパレータに供給される電源電位のみあげることで特性改善を図り、かつ、その他高速で動作させる必要のない回路に供給する電圧は低くすることで低電力化も図ることができる。さらに高速で動作させる必要がない場合は、無駄な消費電流を削減するために、コンパレータの電源電位を下げることも可能である。
また、本発明の表示パネル駆動回路において、前記コンパレータと前記ラッチ回路に供給される電源電位は、前記コンパレータと前記ラッチ回路以外に供給される電源電位と異なるように供給してもよい。
一般的に半導体のような素子を使用している回路は、低電圧になればなるほど電流能力が下がり、データを取り込む能力が弱くなってしまうため、高速動作特性は悪化してしまう。そのためラッチ回路に供給する電源電位をあげることで、特性改善を図ることができ、高速動作が可能になる。
また、本発明の表示パネル駆動回路において、前記コンパレータと前記フリップフロップ回路と前記ラッチ回路に供給される電源電位は、前記コンパレータと前記フリップフロップ回路と前記ラッチ回路以外に供給される電源電位と異なるように供給してもよい。
この効果は説明するまでもなく前記で説明したのと同様の効果がある。
また、本発明の画像表示装置は、複数の画像表示素子が形成された表示パネルと、前記表示パネルを駆動するための表示パネル駆動回路と、前記表示パネル駆動回路を制御するための制御回路とを備え、前記表示パネル駆動回路は前記で説明したなかの表示パネル駆動回路であることを特徴とする。
このような構成にすれば、高速動作が可能なため、高精細化、大画面化が可能になり、画像を見ているものにちらつきなどの不快さを与えない、安定した画像表示装置を実現することができる。
また、本発明の画像表示装置において、前記表示パネルは液晶パネルであることが好ましい。
近年の液晶パネルは高精細、大画面、低消費電力の需要が多く、これらの要求を満たすためにデータ取り込み回路の高速化が求められており、本発明の表示パネル駆動回路を画像表示装置に組み込むことで、これらの要求を満たすことが可能になる。
また、本発明の画像表示装置において、前記表示パネルと前記複数の表示パネル駆動回路と前記制御回路が同一の基板上に一体に形成されていてもよい。
このような構成にすれば、画像表示装置に使用される部品点数を削減でき、コスト削減が可能になり、かつ使用する部品点数が削減できることから、信頼性の高い画像表示装置が実現可能になる。
本発明のデータ取り込み回路によれば、小振幅の差動信号をクロックとして入力して動作するデータ取り込み回路において、差動信号が入力されるコンパレータの出力におけるハイ区間とロー区間のデューティ比がずれたとしても、ラッチ回路に入力されるクロックにおけるデューティ比のずれを同程度にすることが可能となり、データ取り込みが安定して行え、かつ消費電力を削減することができる。
本発明の実施するための最良の形態について、以下に図面を用いて説明する。
（第１の実施形態）
図１は、本発明の第１の実施の形態のデータ取り込み回路１０の回路構成図である。
図１は、本発明の第１の実施の形態のデータ取り込み回路１０の回路構成図である。
図１に示すように、本発明のデータ取り込み回路１０には、クロック信号ＣＫＰとクロック信号ＣＫＰの逆相信号ＣＫＮとが入力され、クロック信号ＣＫＰと同相のクロック信号ＣＬＰ１と逆相のクロック信号ＣＬＮ１を出力するコンパレータＣＭＰ１が設けられており、クロック信号ＣＬＰ１が非反転入力端子に入力され、クロック信号ＣＬＮ１が反転入力端子に入力されるコンパレータＣＭＰ２と、クロック信号ＣＬＰ１が反転入力端子に入力され、クロック信号ＣＬＮ１が非反転入力端子に入力されるコンパレータＣＭＰ３が設けられている。またデータ信号ＤＡＰとデータ信号ＤＡＰのデータ逆相信号ＤＡＮとが入力され、データ信号ＤＡＰと同相のデータ信号ＤＬＰ１と逆相のデータ逆相信号ＤＬＮ１を出力するコンパレータＣＭＰ４が設けられており、データ信号ＤＬＰ１が非反転入力端子に入力され、データ逆相信号ＤＬＮ１が反転入力端子に入力されるコンパレータＣＭＰ５が設けられている。またコンパレータＣＭＰ５から出力される信号ＤＬ１をコンパレータＣＭＰ２から出力される信号ＣＬ１で取り込むラッチ回路Ｌ１と、コンパレータＣＭＰ５から出力される信号ＤＬ１をコンパレータＣＭＰ３から出力される信号ＣＬ２で取り込むラッチ回路Ｌ２が設けられている。
ここで、コンパレータＣＭＰ１とコンパレータＣＭＰ４に入力される信号について説明する。クロック信号ＣＫＰと逆相信号ＣＫＮおよびデータ信号ＤＡＰとデータ逆相信号ＤＡＮは、基準電圧に対して一定の振幅を有する差動信号として入力される。好ましい実施の形態としては、基準電圧が０．３Ｖ〜電源電位−１．０Ｖであり、差動信号の振幅は±３５ｍＶ〜±６００ｍＶである。一方、データ取り込み回路１０内で用いられる電源電位は２．０Ｖ〜３．６Ｖであり、電源電位に対する差動信号の振幅は小さいため小振幅信号と称される。このような小振幅差動信号を用いることのメリットは、例えば信号の伝送における消費電力の削減や、低ＥＭＩなどがあげられる。
以下では、図１に示された構成を基にその動作を説明する。
コンパレータＣＭＰ２から出力される信号ＣＬ１とコンパレータＣＭＰ３から出力される信号ＣＬ２は、コンパレータＣＭＰ５から出力される信号ＤＬ１を取り込むラッチ回路Ｌ１とＬ２のクロック信号として入力され、ラッチ回路Ｌ１とＬ２はクロック信号ＣＬ１とＣＬ２の立上りまたは立下りのタイミングでコンパレータＣＭＰ５から出力される信号ＤＬ１と取り込むように構成されている。
ここで、図１のデータ取り込み回路１０における各信号の動作を図２のタイミングチャートを用いて説明する。
コンパレータＣＭＰ１の出力信号ＣＬＰ１の立上りと立下りはそれぞれ、コンパレータＣＭＰ１の入力信号ＣＫＰの立上りと立下りから遅延時間Ｔ１と遅延時間Ｔ２だけ遅れて出力されて、コンパレータＣＭＰ１の出力信号ＣＬＮ１の立上りと立下りはそれぞれ、コンパレータＣＭＰ１の入力信号ＣＫＮの立上りと立下りから遅延時間Ｔ３と遅延時間Ｔ４だけ遅れて出力されて、コンパレータＣＭＰ２の出力信号ＣＬ１の立上りと立下りはそれぞれ、コンパレータＣＭＰ２の入力信号ＣＬＰ１の立上りと立下りから遅延時間Ｔ５と遅延時間Ｔ６だけ遅れて出力されて、コンパレータＣＭＰ３の出力信号ＣＬ２の立上りと立下りはそれぞれ、コンパレータＣＭＰ３の入力信号ＣＬＮ１の立上りと立下りから遅延時間Ｔ７と遅延時間Ｔ８だけ遅れて出力される。
コンパレータＣＭＰ１の回路構成が全差動回路である場合、遅延時間Ｔ１と遅延時間Ｔ３、遅延時間Ｔ２と遅延時間Ｔ４はほぼ同程度の遅延時間になると考えられ、さらに、コンパレータＣＭＰ２とコンパレータＣＭＰ３は同じ回路構成である場合、遅延時間Ｔ５と遅延時間Ｔ７、遅延時間Ｔ６と遅延時間Ｔ８もほぼ同程度の遅延時間になると考えられる。これより、ラッチ回路Ｌ１に入力されるクロック信号ＣＬ１の立上りの合計遅延時間ＴＳ１＝Ｔ１＋Ｔ５になり、ラッチ回路Ｌ２に入力されるクロック信号ＣＬ２の立上りの合計遅延時間ＴＳ２＝Ｔ３＋Ｔ７となり、結果ＴＳ１とＴＳ２はほぼ同程度の遅延時間になると考えられる。またラッチ回路Ｌ１とラッチ回路Ｌ２に入力される立下りの合計遅延時間についても同様に同程度の遅延時間になると考えられる。
さらに、ラッチ回路Ｌ１とＬ２が同じ回路構成である場合、ラッチ回路自体がデータを取り込むために必要なセットアップ時間とホールド時間も同じになるため、さらに信頼性の高いデータ取り込みが可能になる。これにより、従来のデータ取り込み回路１００における課題は解決される。
また、コンパレータＣＭＰ１とコンパレータＣＭＰ４の構成は図１１で示したコンパレータＣ１で、コンパレータＣＭＰ２とコンパレータＣＭＰ３、コンパレータＣＭＰ５の構成は図１１で示したコンパレータＣＳとインバータＩ１を組み合わせたブロックをコンパレータＣＯＵＴとすると、従来のデータ取り込み回路２００の構成に対して、図１１のコンパレータＣ１が１個不要になるため、消費電力増加を抑制することができる。
さらに、コンパレータＣＭＰ１とコンパレータＣＭＰ４の構成を図１２のコンパレータＣ２のようにコンパレータが多段に接続されたような構成にすると、従来のデータ取り込み回路２００の構成に対して、さらに消費電力増加を抑制することができる。
なお、コンパレータＣＭＰ１とコンパレータＣＭＰ４に入力される差動信号は信号品質調整回路を介して入力されるのがよく、さらにコンパレータＣＭＰ１とコンパレータＣＭＰ４が同じ回路構成である場合、コンパレータＣＭＰ１とコンパレータＣＭＰ４は同様の信号品質調整回路で波形を整形することができる。
また信号品質調整回路はインピーダンスマッチングなど信号波形を整形することを目的としており、信号波形を整形することにより、従来のデータ取り込み回路２００の場合に対して、インピーダンスマッチングがとりやすいため、信頼性の高い信号伝送、データ取り込み回路の高速動作を可能にし、かつ不要輻射も抑えることが可能になる。
（第２の実施形態）
図３は、本発明の第２の実施の形態のデータ取り込み回路２０の回路構成図である。
図３は、本発明の第２の実施の形態のデータ取り込み回路２０の回路構成図である。
図３に示すように、本発明のデータ取り込み回路２０には、クロック信号ＣＫＰとクロック信号ＣＫＰの逆相信号ＣＫＮとが入力され、クロック信号ＣＫＰと同相のクロック信号ＣＬＰ１と逆相のクロック信号ＣＬＮ１を出力するコンパレータＣＭＰ１が設けられており、クロック信号ＣＬＰ１が非反転入力端子に入力され、クロック信号ＣＬＮ１が反転入力端子に入力されるコンパレータＣＭＰ２と、クロック信号ＣＬＰ１が反転入力端子に入力され、クロック信号ＣＬＮ１が非反転入力端子に入力されるコンパレータＣＭＰ３が設けられている。またコンパレータＣＭＰ２から出力される信号ＣＬ１を分周するフリップフロップ回路Ｆ１からＣＬＢ１が出力され、コンパレータＣＭＰ３から出力される信号ＣＬ２を分周するフリップフロップ回路Ｆ２からＣＬＢ２が出力される。またデータ信号ＤＡＰとデータ信号ＤＡＰのデータ逆相信号ＤＡＮとが入力され、データ信号ＤＡＰと同相のデータ信号ＤＬＰ１と逆相のデータ逆相信号ＤＬＮ１を出力するコンパレータＣＭＰ４が設けられており、データ信号ＤＬＰ１が非反転入力端子に入力され、データ逆相信号ＤＬＮ１が反転入力端子に入力されるコンパレータＣＭＰ５が設けられている。またコンパレータＣＭＰ５から出力される信号ＤＬ１をフリップフロップ回路Ｆ１から出力される信号ＣＬＢ１の立上りと立下りのタイミングで取り込むラッチ回路Ｌ１とラッチ回路Ｌ２が設けられており、コンパレータＣＭＰ５から出力される信号ＤＬ１をフリップフロップ回路Ｆ２から出力される信号ＣＬＢ２の立上りと立下りのタイミングで取り込むラッチ回路Ｌ３とラッチ回路Ｌ４が設けられている。
ここで、図３のデータ取り込み回路２０における各信号の動作を図４のタイミングチャートを用いて説明する。
コンパレータＣＭＰ１の出力信号ＣＬＰ１の立上りと立下りはそれぞれ、コンパレータＣＭＰ１の入力信号ＣＫＰの立上りと立下りから遅延時間Ｔ１と遅延時間Ｔ２だけ遅れて出力されて、コンパレータＣＭＰ１の出力信号ＣＬＮ１の立上りと立下りはそれぞれ、コンパレータＣＭＰ１の入力信号ＣＫＮの立上りと立下りから遅延時間Ｔ３と遅延時間Ｔ４だけ遅れて出力されて、コンパレータＣＭＰ２の出力信号ＣＬ１の立上りと立下りはそれぞれ、コンパレータＣＭＰ２の入力信号ＣＬＰ１の立上りと立下りから遅延時間Ｔ５と遅延時間Ｔ６だけ遅れて出力されて、コンパレータＣＭＰ３の出力信号ＣＬ２の立上りと立下りはそれぞれ、コンパレータＣＭＰ３の入力信号ＣＬＮ１の立上りと立下りから遅延時間Ｔ７と遅延時間Ｔ８だけ遅れて出力される。さらにフリップフロップ回路Ｆ１の出力信号ＣＬＢ１の立上りと立下りはそれぞれ、コンパレータＣＭＰ２の出力信号ＣＬ１の立上りから遅延時間Ｔ９と遅延時間Ｔ１０だけ遅れて出力され、フリップフロップ回路Ｆ２の出力信号ＣＬＢ２の立上りと立下りはそれぞれ、コンパレータＣＭＰ３の出力信号ＣＬ２の立上りから遅延時間Ｔ１１と遅延時間Ｔ１２だけ遅れて出力される。
コンパレータＣＭＰ１の回路構成が全差動回路である場合、遅延時間Ｔ１と遅延時間Ｔ３、遅延時間Ｔ２と遅延時間Ｔ４はほぼ同程度の遅延時間になると考えられ、さらに、コンパレータＣＭＰ２とコンパレータＣＭＰ３が同じ回路構成である場合、遅延時間Ｔ５と遅延時間Ｔ７、遅延時間Ｔ６と遅延時間Ｔ８もほぼ同程度の遅延時間になると考えられ、フリップフロップ回路Ｆ１とフリップフロップ回路Ｆ２が同じ回路構成である場合、遅延時間Ｔ９と遅延時間Ｔ１１、遅延時間Ｔ１０と遅延時間Ｔ１２もほぼ同程度の遅延時間になると考えられる。これより、ラッチ回路Ｌ１に入力されるクロック信号ＣＬＢ１の立上りの合計遅延時間ＴＳ１＝Ｔ１＋Ｔ５＋Ｔ９になり、ラッチ回路Ｌ３に入力されるクロック信号ＣＬＢ２の立上りの合計遅延時間ＴＳ２＝Ｔ３＋Ｔ７＋Ｔ１１ となり、結果ＴＳ１とＴＳ２はほぼ同程度の遅延時間になると考えられる。さらにフリップフロップ回路Ｆ１とＦ２の立上りと立下りの遅延時間をあわすようにトランジスタのサイズ調整を行った場合、遅延時間Ｔ９から遅延時間Ｔ１２は同程度の遅延時間になると考えられるため、ラッチ回路Ｌ２に入力されるクロック信号ＣＬＢ１の立下りの合計遅延時間はＴＳ１と同程度の遅延時間になり、ラッチ回路Ｌ４に入力されるクロック信号ＣＬＢ２の立下りの合計遅延時間はＴＳ２と同程度の遅延時間になると考えられる。
このような構成にすれば、データ取り込み回路１０のラッチ回路から出力される信号の動作周期に対して、データ取り込み回路２０のラッチ回路から出力される信号の動作周期は半分になるため、ラッチ回路から出力される信号の動作周期の中心のタイミングで取り込みたい場合、セットアップ、ホールドといったタイミングマージンは結果的に倍になるため、クロック信号とクロック信号の逆相信号およびデータ信号とデータ信号の逆相であるデータ逆相信号の動作周波数をあげることができ、高速動作が可能になる。
なお、データ取り込み回路２０では、コンパレータＣＭＰ２の出力信号ＣＬ１とコンパレータＣＭＰ３の出力信号ＣＬ２を２分周しラッチ回路に入力する構成になっているが、２分周よりも多く分周してもよい。
さらに、ラッチ回路のクロック入力ラインにフリップフロップ回路が設けられており、コンパレータＣＭＰ５からの出力信号ＤＬ１と遅延時間があわないため、コンパレータＣＭＰ５からの出力信号ＤＬ１に遅延調整回路を入れたほうがよいと思われる。
次に共通構成の表示パネル駆動回路３０の構成例について図５を使用しながら説明する。
図５は表示パネル駆動回路３０の構成を示すブロック図である。表示パネル駆動回路３０は、小振幅差動の表示データ信号とクロック信号を受け取るデータコンパレータ群とクロックコンパレータ群とクロックコンパレータ群からの出力信号により内部クロック信号を生成する内部クロック生成回路とデータコンパレータ群から出力される表示データ信号をラッチするためのラッチ回路を備えたデータ取り込み回路３０Ｄ、データ取り込み回路３０Ｄから出力された内部クロック信号によりＳＬ１〜ＳＬｎのラッチ信号を順次生成するシフトレジスタ３０Ｓ、データ取り込み回路３０Ｄから出力された表示データ信号をシフトレジスタ３０Ｓから出力されたラッチ信号により取り込みを行うデータラッチ回路３０ＤＬ、データラッチ回路３０ＤＬから出力されたディジタルの表示データ信号をアナログ信号に変換するＤＡ変換回路３０ＤＡ、ＤＡ変換回路３０ＤＡから出力された信号を表示パネルに出力するための出力バッファ回路３０Ｂを備えている。
図５の表示パネル駆動回路３０のデータ取り込み回路３０Ｄは、図１から図３で説明してきたデータ取り込み回路の構成が含まれており、高速で信頼性の高いデータ伝送とデータ取り込み、低消費電力を実現できる。
なお、通常図５の表示パネル駆動回路３０のデータ取り込み回路３０Ｄ、シフトレジスタ３０Ｓ、データラッチ回路３０ＤＬに供給されるディジタル電源電圧は等しいが、データ取り込み回路３０Ｄ内のコンパレータ群に供給されるディジタル電源電圧が他のディジタル電源電圧と異なるように供給してもよい。
電源電圧が低くなると低電力になるが、コンパレータのような回路は入力電圧範囲が狭くなりかつトランジスタの電流能力が低下するため、高速動作には不向きになる。このため、高速で動作する必要のあるコンパレータに供給する電源電圧のみ上げることで大幅な電力増加を防ぎながら高速なデータ取り込みを可能にできる。
また高速で動作させる必要がない場合は、無駄な消費電流を削減するために、コンパレータの電源電圧を下げることも可能である。
なお、コンパレータのみ異なるディジタル電源電圧を供給すると記載したが、高速で動作する必要のある他のロジック回路にも供給してもよいと考えられる。
次に共通構成の画像表示装置４０の構成例について図６を使用しながら説明する。
図６は図５で説明した表示パネル駆動回路３０を複数含む画像表示装置４０の構成を示すブロック図である。複数の画像表示素子（図示せず） が構成された液晶表示パネルＰ１と、階調電圧を供給するための複数の表示パネル駆動回路（ 一般的には、ソースドライバと称される）Ｔ１、Ｔ２、・・・、Ｔｎと、液晶表示パネルＰ１の横方向を走査する信号を出力するための複数の表示パネル駆動回路Ｒ１、Ｒ２、・・・、Ｒｍ（一般的には、ゲートドライバと称される）と、複数の表示パネル駆動回路Ｔ１、Ｔ２、・・・、Ｔｎと複数の表示パネル駆動回路Ｒ１、Ｒ２、・・・、Ｒｍを制御する信号を出力するための制御回路Ｃ１を備えている（但し、ｎ、ｍは２以上の正の整数）。
ここで、表示パネル駆動回路Ｔ１、Ｔ２、・・・、Ｔｎは図５で説明した表示パネル駆動回路３０である。
近年の液晶パネルは高精細、大画面の需要が多く、これらの要求を満たすためにデータ取り込み回路の高速化が求められており、図６のような構成にすれば、これらの要求を満たすことが可能になる。
また、図６のように構成された場合、液晶表示パネルＰ１と、複数の表示パネル駆動回路Ｔ１、Ｔ２、・・・、Ｔｎと、複数の表示パネル駆動回路Ｒ１、Ｒ２、・・・、Ｒｍと、制御回路Ｃ１は区別された構成になっているが、これらの全て、もしくはまとめることのできるブロックを一体化して画像表示装置４０として構成することも考えられる。
このような構成にすれば、複数の表示パネル駆動回路Ｔ１、Ｔ２、・・・、Ｔｎと、複数の表示パネル駆動回路Ｒ１、Ｒ２、・・・、Ｒｍと、制御回路Ｃ１を組み込むスペースや材料費が削減でき、コストを削減することができる。また使用する部品点数の削減により、信頼性の高い画像表示装置が実現できる。
さらに液晶表示パネルを用いた構成で説明してきたが、液晶表示パネルの他に、プラズマディスプレイパネル（ＰＤＰ）、有機ＥＬパネル、無機ＥＬパネルなどあらゆる表示パネルに適用可能である。
以上幾つかの実施例の説明を行ってきたが、説明を行った内容に限定されるものではなく、同様の効果が得られるような構成であれば、特に固定されるものではない。
本発明のデータ取り込み回路によれば、差動信号が入力されるコンパレータの出力におけるハイ区間とロー区間のディーティ比がずれたとしても、ラッチ回路におけるデータ取り込みが安定して行うことが可能であり、液晶表示装置などの画像表示装置を高速かつ低消費電力で駆動するための表示パネル駆動回路において特に有用である。
１０、２０、１００、２００ データ取り込み回路
３０ 表示パネル駆動回路
４０ 画像表示装置
ＣＫＰ 差動クロック信号
ＣＫＮ 差動クロック信号ＣＫＰの逆相信号
ＤＡＰ 差動データ信号
ＤＡＮ 差動データ信号ＤＡＰの逆相のデータ逆相信号
ＣＭＰ１、ＣＭＰ２、ＣＭＰ３、ＣＭＰ４、ＣＭＰ５ コンパレータ
ＩＮＶ１ インバータ回路
Ｌ１、Ｌ２、Ｌ３、Ｌ４ ラッチ回路
Ｆ１、Ｆ２ フリップフロップ回路
３０Ｄ データ取り込み回路
３０Ｓ シフトレジスタ
３０ＤＬ データラッチ回路
３０ＤＡ ＤＡ変換回路
３０Ｂ 出力バッファ回路
Ｔ１、Ｔ２、Ｔｎ 表示パネル駆動回路（ソースドライバ）
Ｒ１、Ｒ２、Ｒｎ 表示パネル駆動回路（ゲートドライバ）
Ｃ１ 制御回路
３０ 表示パネル駆動回路
４０ 画像表示装置
ＣＫＰ 差動クロック信号
ＣＫＮ 差動クロック信号ＣＫＰの逆相信号
ＤＡＰ 差動データ信号
ＤＡＮ 差動データ信号ＤＡＰの逆相のデータ逆相信号
ＣＭＰ１、ＣＭＰ２、ＣＭＰ３、ＣＭＰ４、ＣＭＰ５ コンパレータ
ＩＮＶ１ インバータ回路
Ｌ１、Ｌ２、Ｌ３、Ｌ４ ラッチ回路
Ｆ１、Ｆ２ フリップフロップ回路
３０Ｄ データ取り込み回路
３０Ｓ シフトレジスタ
３０ＤＬ データラッチ回路
３０ＤＡ ＤＡ変換回路
３０Ｂ 出力バッファ回路
Ｔ１、Ｔ２、Ｔｎ 表示パネル駆動回路（ソースドライバ）
Ｒ１、Ｒ２、Ｒｎ 表示パネル駆動回路（ゲートドライバ）
Ｃ１ 制御回路
Claims (15)
- クロック信号と前記クロック信号の逆相信号とが入力され前記クロック信号と同相の第２のクロック信号と逆相の第２の逆相信号を出力する第１のコンパレータと、
前記第２のクロック信号が非反転入力端子に入力され前記第２の逆相信号が反転入力端子に入力される第２のコンパレータと、
前記第２のクロック信号が反転入力端子に入力され前記第２の逆相信号が非反転入力端子に入力される第３のコンパレータと、
データ信号と前記データ信号の逆相であるデータ逆相信号が入力され前記データ信号と同相の第２のデータ信号と逆相の第２のデータ逆相信号を出力する第４のコンパレータと、
前記第２のデータ信号が非反転入力端子に入力され前記第２のデータ逆相信号が反転入力端子に入力される第５のコンパレータと、
前記第５のコンパレータから出力される信号を前記第２のコンパレータから出力される信号で取り込む第１のラッチ回路と、
前記第５のコンパレータから出力される信号を前記第３のコンパレータから出力される信号で取り込む第２のラッチ回路とを備えていることを特徴とする
データ信号取り込み回路。 - 前記第１と第４のコンパレータは全差動回路であることを特徴とする
請求項１に記載のデータ信号取り込み回路。 - 前記第２と第３のコンパレータは同じ回路構成であることを特徴とする
請求項１または２に記載のデータ信号取り込み回路。 - 前記第１のラッチ回路と前記第２のラッチ回路は同じ回路構成で、
それぞれ前記第２のコンパレータと前記第３のコンパレータから出力される信号の
立上りあるいは立下りのどちらか一方で統一して前記第５のコンパレータから出力される信号を取り込むことを特徴とする
請求項１から３のいずれか１項に記載のデータ信号取り込み回路。 - 前記クロック信号と前記クロック信号の逆相信号および前記データ信号と前記データ信号の逆相であるデータ逆相信号は、
前記データ信号取り込み回路の電源電位と接地電位の電位差より小さいことを特徴とする請求項１から４のいずれか１項に記載のデータ信号取り込み回路。 - 前記第１と第４のコンパレータは同じ回路構成であることを特徴とする
請求項１から５のいずれか１項に記載のデータ信号取り込み回路。 - 前記第２のコンパレータから出力される信号を分周する第１のフリップフロップ回路と、
前記第３のコンパレータから出力される信号を分周する第２のフリップフロップ回路と、
前記第５のコンパレータから出力される信号を前記第１のフリップフロップ回路から出力される第３のクロック信号の立上りのタイミングで取り込む第３のラッチ回路と、
前記第５のコンパレータから出力される信号を前記第３のクロック信号の立下りのタイミングで取り込む第４のラッチ回路と、
前記第５のコンパレータから出力される信号を前記第２のフリップフロップ回路から出力される第４のクロック信号の立上りのタイミングで取り込む第５のラッチ回路と、
前記第５のコンパレータから出力される信号を前記第４のクロック信号の立下りのタイミングで取り込む第６のラッチ回路を備えていることを特徴とする
請求項１から６のいずれか１項に記載のデータ信号取り込み回路。 - 前記クロック信号と前記クロック信号の逆相信号および前記データ信号と前記データ信号の逆相であるデータ逆相信号はそれぞれ、
第１のコンパレータあるいは第４のコンパレータに信号品質調整回路を介して入力されることを特徴とする
請求項１から７のいずれか１項に記載のデータ信号取り込み回路。 - 表示データ信号とクロック信号が入力され表示データを取り込むデータ信号取り込み回路と、
前記データ信号取り込み回路から出力される表示データを順次取り込むためのラッチ信号を生成するシフトレジスタと、
前記データ信号取り込み回路から出力されるディジタル信号をアナログ信号に変換するＤＡ変換回路を備え、
前記データ信号取り込み回路は請求項１から７のいずれか１項に記載のデータ信号取り込み回路であることを特徴とする
表示パネル駆動回路。 - 前記第１から第５のコンパレータに供給される電源電位は、
前記第１から第５のコンパレータ以外に供給される電源電位と異なることを特徴とする
請求項９に記載の表示パネル駆動回路。 - 前記第１から第５のコンパレータと前記第１と第２のラッチ回路に供給される電源電位は、
前記第１から第５のコンパレータと前記第１と第２のラッチ回路以外に供給される電源電位と異なることを特徴とする
請求項９または１０に記載の表示パネル駆動回路。 - 前記第１から第５のコンパレータと前記第１と第２のフリップフロップ回路と前記第１と第２のラッチ回路に供給される電源電位は、
前記第１から第５のコンパレータと前記第１と第２のフリップフロップ回路と前記第１と第２のラッチ回路以外に供給される電源電位と異なることを特徴とする
請求項９または１１に記載の表示パネル駆動回路。 - 複数の画像表示素子が形成された表示パネルと、
前記表示パネルを駆動するための表示パネル駆動回路と、
前記表示パネル駆動回路を制御するための制御回路とを備え、
前記表示パネル駆動回路は請求項９から１２のいずれか１項に記載の表示パネル駆動回路であることを特徴とする
画像表示装置。 - 前記表示パネルは液晶パネルであることを特徴とする
請求項１３記載の画像表示装置。 - 前記表示パネルと前記複数の表示パネル駆動回路と前記制御回路が同一の基板上に一体に形成されていることを特徴とする
請求項１３または１４に記載の画像表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008209651A JP5089528B2 (ja) | 2008-08-18 | 2008-08-18 | データ取り込み回路および表示パネル駆動回路および画像表示装置 |
| US12/536,866 US8432348B2 (en) | 2008-08-18 | 2009-08-06 | Data signal loading circuit, display panel driving circuit, and image display apparatus |
| CN200910165899.1A CN101656533B (zh) | 2008-08-18 | 2009-08-12 | 数据信号取得电路、显示板驱动电路以及图像显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008209651A JP5089528B2 (ja) | 2008-08-18 | 2008-08-18 | データ取り込み回路および表示パネル駆動回路および画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010044308A JP2010044308A (ja) | 2010-02-25 |
| JP5089528B2 true JP5089528B2 (ja) | 2012-12-05 |
Family
ID=41681037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008209651A Active JP5089528B2 (ja) | 2008-08-18 | 2008-08-18 | データ取り込み回路および表示パネル駆動回路および画像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8432348B2 (ja) |
| JP (1) | JP5089528B2 (ja) |
| CN (1) | CN101656533B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009011092A1 (ja) * | 2007-07-19 | 2009-01-22 | Panasonic Corporation | 画像表示装置 |
| JP4835538B2 (ja) * | 2007-08-10 | 2011-12-14 | パナソニック電工株式会社 | 画像表示装置 |
| KR101685590B1 (ko) * | 2010-05-18 | 2016-12-13 | 삼성디스플레이 주식회사 | 입체 영상 표시 장치 |
| WO2012063285A1 (ja) | 2010-11-10 | 2012-05-18 | パナソニック株式会社 | 有機ｅｌ表示パネル及びその駆動方法 |
| US8829941B2 (en) * | 2011-12-10 | 2014-09-09 | Advanced Micro Devices, Inc. | Low-power high-gain multistage comparator circuit |
| CN103516636B (zh) * | 2012-06-21 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 一种低压差分信号传输接收器 |
| JP6385190B2 (ja) * | 2014-08-04 | 2018-09-05 | キヤノン株式会社 | 光電変換装置の駆動方法、光電変換装置、および撮像システム |
| JP7059651B2 (ja) * | 2018-01-25 | 2022-04-26 | 株式会社デンソー | 通信装置 |
| JP7156161B2 (ja) * | 2019-04-24 | 2022-10-19 | 株式会社デンソー | 通信装置 |
| KR20240030683A (ko) * | 2022-08-31 | 2024-03-07 | 엘지디스플레이 주식회사 | 클럭 생성 장치 및 그를 포함하는 디스플레이 장치 |
| CN116343637A (zh) * | 2023-03-17 | 2023-06-27 | 惠科股份有限公司 | 驱动电路、驱动方法和显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091701A (en) * | 1990-10-15 | 1992-02-25 | Analog Devices, Inc. | High efficiency cross-coupled folded cascode circuit |
| US6037891A (en) * | 1998-02-23 | 2000-03-14 | Motorola, Inc. | Low power serial analog-to-digital converter |
| JP3934551B2 (ja) | 2000-12-07 | 2007-06-20 | 株式会社ルネサステクノロジ | 半導体集積回路、液晶駆動装置および液晶表示システム |
| JP3833064B2 (ja) * | 2000-12-07 | 2006-10-11 | 株式会社ルネサステクノロジ | 半導体集積回路および液晶駆動装置 |
| JP4649108B2 (ja) * | 2003-01-16 | 2011-03-09 | パナソニック株式会社 | 画像表示装置および画像表示方法 |
| JP2004317857A (ja) | 2003-04-17 | 2004-11-11 | Nec Yamagata Ltd | 駆動回路及び表示装置 |
| JP4311181B2 (ja) | 2003-12-05 | 2009-08-12 | ソニー株式会社 | 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器 |
| JP4682567B2 (ja) * | 2004-09-13 | 2011-05-11 | パナソニック株式会社 | 表示素子駆動装置および画像表示装置 |
| JP2009109953A (ja) * | 2007-11-01 | 2009-05-21 | Rohm Co Ltd | ソースドライバ、データ線の駆動方法、およびそれらを用いた液晶ディスプレイ装置 |
-
2008
- 2008-08-18 JP JP2008209651A patent/JP5089528B2/ja active Active
-
2009
- 2009-08-06 US US12/536,866 patent/US8432348B2/en active Active
- 2009-08-12 CN CN200910165899.1A patent/CN101656533B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010044308A (ja) | 2010-02-25 |
| US8432348B2 (en) | 2013-04-30 |
| CN101656533A (zh) | 2010-02-24 |
| US20100039426A1 (en) | 2010-02-18 |
| CN101656533B (zh) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5089528B2 (ja) | データ取り込み回路および表示パネル駆動回路および画像表示装置 | |
| CN100580756C (zh) | 显示设备驱动电路及显示电路 | |
| CN107180617B (zh) | 缓冲电路及具有该缓冲电路的源极驱动电路 | |
| US9898958B2 (en) | Shift register unit, shift register, gate driver circuit and display apparatus | |
| US8581894B2 (en) | Output circuit, data driver and display device | |
| US11538432B2 (en) | Output buffer increasing slew rate of output signal voltage without increasing current consumption | |
| CN104467804A (zh) | 缓冲电路和包括缓冲电路的源极驱动电路 | |
| KR20170005291A (ko) | 슬루 슬로프를 제어하는 출력 버퍼 회로 및 그것을 포함하는 소스 드라이버 및 그것의 소스 구동 신호 생성 방법 | |
| CN102737593B (zh) | 源极驱动器的输出缓冲器 | |
| JP2008124697A (ja) | データ受信回路とデータドライバ及び表示装置 | |
| CN102098013B (zh) | 差分放大器及其控制方法 | |
| US11545104B2 (en) | GOA device for reducing leakage, and display panel thereof | |
| JP4730727B2 (ja) | 液晶表示装置の駆動回路 | |
| KR101532271B1 (ko) | 저전력 고속 레벨 쉬프터 | |
| US7675323B2 (en) | Differential signal receiver | |
| US11341881B2 (en) | Level shifter circuit applied to display apparatus | |
| CN101551982B (zh) | 液晶显示器驱动电路 | |
| US20100321360A1 (en) | Differential signal receiving circuit and display apparatus | |
| US11189244B2 (en) | Output amplifier and display driver integrated circuit including the same | |
| US7479941B2 (en) | Display element drive apparatus and image display apparatus | |
| EP4141855B1 (en) | Shift register unit and driving method therefor, gate drive circuit and display device | |
| US8878762B2 (en) | Level shifter and source driver for liquid crystal display | |
| US20060114701A1 (en) | DC-DC converter for a display | |
| US12067953B2 (en) | Display device and source driver | |
| US20050140414A1 (en) | Delay circuit and display including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110302 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5089528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |