Nothing Special   »   [go: up one dir, main page]

JP5076407B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5076407B2
JP5076407B2 JP2006240324A JP2006240324A JP5076407B2 JP 5076407 B2 JP5076407 B2 JP 5076407B2 JP 2006240324 A JP2006240324 A JP 2006240324A JP 2006240324 A JP2006240324 A JP 2006240324A JP 5076407 B2 JP5076407 B2 JP 5076407B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
pattern
alignment
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006240324A
Other languages
English (en)
Other versions
JP2008066381A (ja
JP2008066381A5 (ja
Inventor
之宏 種村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2006240324A priority Critical patent/JP5076407B2/ja
Priority to TW096128851A priority patent/TW200818292A/zh
Priority to US11/839,078 priority patent/US7781901B2/en
Priority to KR1020070085468A priority patent/KR100904197B1/ko
Publication of JP2008066381A publication Critical patent/JP2008066381A/ja
Publication of JP2008066381A5 publication Critical patent/JP2008066381A5/ja
Application granted granted Critical
Publication of JP5076407B2 publication Critical patent/JP5076407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/042—Automatically aligning the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に、画像認識用のアライメントパターンを備えた半導体装置及びその製造方法に関する。
半導体装置には、複数の画像認識用アライメントパターンが形成されている。複数の画像認識用アライメントパターンは、半導体装置の任意の個所に設けられている。このような画像認識用アライメントパターンは、露光装置やトリミング装置等の半導体製造用装置が半導体装置のアライメントを行うときに用いられる。半導体装置のアライメントは、半導体製造用装置に設けられた画像認識装置及びカメラにより画像認識用アライメントパターンを認識することで行われる。したがって、画像認識用アライメントパターンのコントラストが低いと半導体装置のアライメントを行うことが困難となる。
図１１は、従来の半導体装置の平面図である。図１１では、トリミング装置（図示せず）に設けられたカメラが撮像する撮像領域に含まれる半導体装置１００部分を示す。
図１１を参照するに、従来の半導体装置１００は、半導体基板１０１と、半導体集積回路１０２と、画像認識用のアライメントパターン１０３とを有する。半導体基板１０１は、複数の半導体集積回路形成領域Ｅと、複数の半導体集積回路形成領域Ｅを分離するように配置されたスクライブ領域Ｆとを有する。半導体集積回路１０２は、半導体集積回路形成領域Ｅに対応する半導体基板１０１に設けられている。
アライメントパターン１０３は、トリミング装置（図示せず）に設けられた画像認識用カメラが撮像する撮像領域に対応する半導体集積回路形成領域Ｅのうち、１つの半導体集積回路形成領域Ｅ全体に設けられている。アライメントパターン１０３は、任意の個所で半導体基板１０１上に複数設けられている。画像認識用アライメントパターン１０３としては、例えば、コントラストのよいＴＥＧパターンを用いることができる。
しかしながら、従来の半導体装置１００では、１つの半導体集積回路形成領域Ｅ全体にアライメントパターン１０３を設けていたため、１枚の半導体基板１０１に形成可能な半導体集積回路１０２の数が減ってしまうという問題があった。
そこで、このような問題を解決する従来の半導体装置として、図１２に示す半導体装置１１０がある。
図１２は、従来の他の半導体装置の平面図である。図１２において、図１１に示す半導体装置１００と同一構成部分には同一符号を付す。また、図１２では、トリミング装置（図示せず）に設けられたカメラが撮像する撮像領域内に含まれる半導体装置１１０部分を示す。
図１２を参照するに、従来の他の半導体装置１１０は、半導体基板１０１と、半導体集積回路１０２と、画像認識用のアライメントパターン１１１とを有する。アライメントパターン１１１は、トリミング装置（図示せず）に設けられたカメラが撮像する撮像領域内に配置されたスクライブ領域Ｆに設けられている。アライメントパターン１１１の材料としては、例えば、金属であるＡｌが用いられる（例えば、特許文献１参照。）。
特開２０００−３２３５７６号公報
しかしながら、近年の半導体集積回路１０２の微細化に伴い、スクライブ領域Ｆの幅Ｗ５の狭小化により、半導体装置１１０のように、スクライブ領域Ｆにアライメントパターン１１１を設けた場合、アライメントパターン１１１の幅Ｗ６が狭くなってしまう。これにより、アライメントパターン１１１の上面から反射される光の強度が弱くなるため、アライメントパターン１１１の位置検出を行うことができないという問題があった。
そこで、本発明は上記の点に鑑みてなされたものであり、アライメントパターンの位置検出を精度良く行うことのできる半導体装置及びその製造方法を提供することを目的とする。
本発明の一観点によれば、半導体集積回路（１７）が形成される半導体集積回路形成領域（Ｂ）を複数有する半導体基板（１１）と、前記半導体集積回路形成領域（Ｂ）に形成された前記半導体集積回路（１７）と、を備えた半導体装置（１０）であって、粗調整用アライメントパターンと、精調整用アライメントパターンとを有し、前記複数の半導体集積回路形成領域（Ｂ）のうち、所定の前記半導体集積回路形成領域（Ｂ−１〜Ｂ−４）の外周付近に設けられたガードリング（１８）に前記粗調整用アライメントパターンとして、帯状の画像認識用のアライメントパターン（２０）を設けたことを特徴とする半導体装置（１０）が提供される。
本発明によれば、所定の半導体集積回路形成領域（Ｂ−１〜Ｂ−４）の外周付近に設けられたガードリング（１８）に粗調整用アライメントパターンとして、帯状の画像認識用のアライメントパターン（２０）を設けることにより、スクライブ領域（Ｃ）の幅（Ｗ１）が狭い場合でも、アライメントパターン（２０）によりアライメントに必要な光の強度を十分に確保することが可能となるため、アライメントパターン（２０）の位置検出を精度良く行うことができる。
本発明の他の観点によれば、半導体集積回路（１７）が形成される半導体集積回路形成領域（Ｂ）を複数有する半導体基板（１１）と、前記半導体集積回路形成領域（Ｂ）に形成された前記半導体集積回路（１７）とを有すると共に、前記半導体集積回路（１７）が該半導体集積回路（１７）の電気特性を調整するためのヒューズパターン（３４）を備えた半導体装置（１０）の製造方法であって、レーザトリミング装置により、所定の前記半導体集積回路形成領域（Ｂ−１〜Ｂ−４）の外周付近に形成されたガードリング（１８）に設けられた粗調整アライメントパターンとしての画像認識用のアライメントパターン（２０）を用いてアライメントを行う粗調整アライメント工程と、前記粗調整アライメント工程の後に前記アライメントパターン（２０）よりも微細なチップアライメントパターンにレーザーを照射し、前記レーザーの反射のピークを検出して前記粗調整アライメント工程よりも高精度なアライメントを行う精調整アライメント工程と、前記複数の半導体集積回路（１７）のうち、電気特性の調整が必要な前記半導体集積回路（１７）に設けられた前記ヒューズパターン（３４）を切断するヒューズパターン切断工程と、を含むことを特徴とする半導体装置（１０）の製造方法が提供される。
本発明によれば、所定の半導体集積回路形成領域（Ｂ−１〜Ｂ−４）の外周付近に形成されたガードリング（１８）に設けられた粗調整アライメントパターンとしての画像認識用のアライメントパターン（２０）を用いてアライメントを行うことにより、アライメントパターン（２０）が反射する光の強度を十分に確保することが可能となるため、アライメントパターン（２０）の位置検出を精度良く行うことができる。
また、アライメントパターン（２０）の位置検出の精度が向上することにより、ヒューズパターン（３４）の位置検出精度も向上するため、ヒューズパターン（３４）の幅が狭い場合でも、切断する必要があるヒューズパターン（３４）を精度良く切断することができる。
なお、上記参照符号は、あくまでも参考であり、これによって、本願発明が図示の態様に限定されるものではない。
本発明は、アライメントパターンの位置検出を精度良く行うことができる。
次に、図面に基づいて本発明の実施の形態を説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図１を参照するに、第１の実施の形態の半導体装置１０は、半導体基板１１と、絶縁膜１２，１３と、パッシベーション膜１４と、半導体集積回路１７と、ガードリング１８と、ラフなアライメントを行うときに使用する画像認識用のアライメントパターン２０と、図示していないチップアライメントパターンとを有する。
半導体基板１１は、複数の半導体集積回路形成領域Ｂと、複数の半導体集積回路形成領域Ｂを分離するように配置されたスクライブ領域Ｃとを有する。半導体集積回路形成領域Ｂは、半導体集積回路１７及びガードリング１８が形成される領域である。半導体集積回路形成領域Ｂは、平面視四角形とされており、２つの辺Ｄ１（第１の辺）と、辺Ｄ１に対して直交する２つの辺Ｄ２（第２の辺）とを有する（後述する図２参照）。辺Ｄ１，Ｄ２の長さは、例えば、４ｍｍにすることができる。
スクライブ領域Ｃは、複数の半導体集積回路形成領域Ｂを個片化するときに、ダイサーが半導体基板１１を切断する領域である。半導体基板１１としては、例えば、Ｓｉウエハを用いることができる。
絶縁膜１２は、半導体集積回路形成領域Ｂ及びスクライブ領域Ｃに対応する半導体基板１１上を覆うように設けられている。絶縁膜１２としては、例えば、ＳｉＯ2膜を用いることができる。絶縁膜１３は、絶縁膜１２上に設けられている。絶縁膜１３としては、例えば、Ｐ−ＳｉＮ膜を用いることができる。
パッシベーション膜１４は、絶縁膜１３上に設けられている。パッシベーション膜１４としては、例えば、ポリイミド膜を用いることができる。
半導体集積回路１７は、半導体集積回路形成領域Ｂに対応する半導体基板１１に設けられている。半導体集積回路１７は、配線２４〜２６と、絶縁膜１２と、ビア２８〜３０と、ボンディングパッド３３と、ヒューズパターン３４と、絶縁膜１３と、パッシベーション膜１４とを有する。
配線２４は、ガードリング１８の形成位置よりも内側に位置する半導体基板１１上に設けられている。配線２５，２６は、配線２４よりも内側に位置する半導体基板１１上に設けられている。配線２４〜２６の材料としては、例えば、金属であるＡｌ合金を用いることができる。
絶縁膜１２は、配線２４〜２６を覆うように半導体基板１１上に設けられている。絶縁膜１２は、配線２４の上面を露出する開口部１２Ａと、配線２５の上面を露出する開口部１２Ｂと、配線２６の上面を露出する開口部１２Ｃとを有する。
ビア２８は、開口部１２Ａに設けられている。ビア２８の下端部は、配線２４と接続されており、ビア２８の上端部は、ボンディングパッド３３と接続されている。ビア２９は、開口部１２Ｂに設けられている。ビア２９の下端部は、配線２５と接続されており、ビア２９の上端部は、ヒューズパターン３４と接続されている。
ビア３０は、開口部１２Ｃに設けられている。ビア３０の下端部は、配線２６と接続されており、ビア３０の上端部は、ヒューズパターン３４と接続されている。ビア２８〜３０の材料としては、例えば、タングステンを用いることができる。
ボンディングパッド３３は、絶縁膜１２上に設けられている。ボンディングパッド３３は、絶縁膜１３及びパッシベーション膜１４から露出されている。ボンディングパッド３３は、半導体集積回路１７の外部接続端子として機能するものである。ボンディングパッド３３の材料としては、例えば、金属であるＡｌ合金を用いることができる。
ヒューズパターン３４は、絶縁膜１２上に設けられている。ヒューズパターン３４は、配線２５と配線２６とを電気的に接続している。ヒューズパターン３４は、半導体集積回路１７の電気的な特性（例えば、抵抗値等）を調整するためのものである。例えば、複数の半導体集積回路１７のうち、抵抗値が所定の値よりも高い半導体集積回路１７が存在した場合には、トリミング装置から照射されるレーザにより、所定の値よりも高い半導体集積回路１７のヒューズパターン３４を切断する。配線２５と配線２６との間を絶縁することにより、回路を変更して、半導体集積回路１７の抵抗値を下げることができる。また、半導体集積回路１７がメモリ用の半導体集積回路の場合、半導体集積回路１７のヒューズパターン３４を切断することにより、不良ビットを含む不良回路を予め用意した冗長回路に切り替えることができる。また、ヒューズパターン３４としては、例えば、ポリシリコン膜、或いは金属膜（例えば、Ａｌ合金等）等を用いることができる。
絶縁膜１３は、ヒューズパターン３４を覆うように絶縁膜１２上に設けられている。絶縁膜１３には、ボンディングパッド３３の上面を露出する開口部１３Ａが形成されている。
パッシベーション膜１４は、絶縁膜１３上に設けられている。パッシベーション膜１４には、開口部１３Ａを露出する開口部１４Ａと、ヒューズパターン３４の上方に配置された絶縁膜１３を露出する開口部１４Ｂとが形成されている。開口部１４Ｂは、トリミング装置から照射されるレーザによりヒューズパターン３４を切断するときの窓である。
図２は、本発明の第１の実施の形態に係る半導体装置の平面図である。図２では、トリミング装置に設けられたカメラが撮像する撮像領域内に含まれる半導体装置１００部分を示す。また、図２において、Ｘ−Ｘ方向は半導体集積回路形成領域Ｂの辺Ｄ１（第１の辺）と略平行な方向、Ｙ−Ｙ方向は半導体集積回路形成領域Ｂの辺Ｄ２（第２の辺）と略平行な方向をそれぞれ示している。さらに、図２では、説明の便宜上、図２の中央付近に配置された４つの半導体集積回路形成領域Ｂを半導体集積回路形成領域Ｂ−１〜Ｂ−４と称する。本実施の形態において、半導体集積回路形成領域Ｂ−１〜Ｂ−４は、アライメントパターン２０が形成される所定の半導体集積回路形成領域Ｂに相当する領域である。
図１及び図２を参照するに、ガードリング１８は、半導体集積回路形成領域Ｂの外周付近に位置する半導体基板１１上に設けられている。ガードリング１８は、半導体集積回路１７を囲むように配置されている。
ガードリング１８は、配線３６，３８と、ビア３７とを有する。配線３６は、額縁形状とされており、半導体集積回路１７を囲むように半導体基板１１上に設けられている。配線３６の一部は、絶縁膜１２に形成された開口部１２Ｄにより露出されている。ビア３７は、開口部１２Ｄに設けられている。ビア３７の下端部は、配線３６と接続されており、ビア３７の上端部は、配線３８と接続されている。配線３８は、ビア３７の形成位置に対応する絶縁膜１２上に設けられている。配線３８の幅は、例えば、２０μｍとすることができる。
このような構成とされたガードリング１８を、半導体集積回路１７を囲むように設けることにより、水分や腐食性のガスが半導体集積回路１７に侵入することを防止できる。
図２を参照するに、アライメントパターン２０は、第１のパターン２０X1〜２０X4と、第２のパターン２０y1〜２０y4とを有する。第１のパターン２０X1〜２０X4は、半導体集積回路領域Ｂの辺Ｄ１に対して略平行な帯状のパターンとされている。
第１のパターン２０X1は、半導体集積回路領域Ｂ−１に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−４の辺Ｄ１と対向する配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。第１のパターン２０X2は、半導体集積回路領域Ｂ−２に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−３の辺Ｄ１と対向する配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。
第１のパターン２０X3は、半導体集積回路領域Ｂ−３に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−２の辺Ｄ１と対向する配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。第１のパターン２０X4は、半導体集積回路領域Ｂ−４に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−１の辺Ｄ１と対向する配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。
第２のパターン２０y1〜２０y4は、半導体集積回路領域Ｂの辺Ｄ２に対して略平行な帯状のパターンとされている。第２のパターン２０y1〜２０y4は、第１のパターン２０X1〜２０X4との成す角度が略直角になるように配置されている。
第２のパターン２０y1は、半導体集積回路領域Ｂ−１に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−２の辺Ｄ２と対向する配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。第２のパターン２０y2は、半導体集積回路領域Ｂ−２に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−１の辺Ｄ２と対向する配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。
第２のパターン２０y3は、半導体集積回路領域Ｂ−３に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−４の辺Ｄ２と対向する配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。第２のパターン２０y4は、半導体集積回路領域Ｂ−４に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−３の辺Ｄ２と対向する配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。
上記説明した第１及び第２のパターン２０X1〜２０X4，２０y1〜２０y4は、絶縁膜１３に形成された開口部１３Ｂ及びパッシベーション膜１４に形成された開口部１４Ｃから露出されている。このように、金属からなる配線３８の上面を絶縁膜１３及びパッシベーション膜１４から露出させることで、第１及び第２のパターン２０X1〜２０X4，２０y1〜２０y4の上面により、半導体装置１０の上方に配置されたトリミング装置の撮像用カメラに向けて光を反射することが可能となる。
また、上記構成とされたアライメントパターン２０は、半導体基板１１に任意の個所で複数設けられている。
なお、第１及び第２のパターン２０X1〜２０X4，２０y1〜２０y4を露出する開口部１３Ｂ，１４Ｃは、ボンディングパッド３３を露出する開口部１３Ａ，１４Ａを形成するときに同時に形成する。
このように、半導体集積回路形成領域Ｂの外周付近に第１及び第２のパターン２０X1〜２０X4，２０y1〜２０y4からなるアライメントパターン２０を設けることにより、スクライブ領域Ｃの幅Ｗ１が狭い場合でも、アライメントに必要な光（反射光）の強度を十分に確保することが可能となるため、アライメントパターン２０の位置検出を精度良く行うことができる。
また、半導体集積回路形成領域Ｂの外周付近にアライメントパターン２０を設けることにより、スクライブ領域Ｃをダイサーで切断して半導体集積回路形成領域Ｂを個片化するときに、切断屑（アライメントパターン２０を切断することにより発生する屑）が発生することがなくなるため、切断後の半導体集積回路１７の歩留まりが低下することを抑制できる。
さらに、ガードリング１８に設けられた配線３８の上面を絶縁膜１３及びパッシベーション膜１４から露出されることでアライメントパターン２０を構成することにより、従来の半導体装置１００，１１０のように別途アライメントパターンを設ける必要がないため、半導体装置１０のコストを低減することができる。
また、ボンディングパッド３３を露出する開口部１３Ａ，１４Ａを形成するときに、アライメントパターン２０となる配線３８部分の上面を露出する開口部１３Ｂ，１４Ｃを同時に形成することにより、半導体装置１０の製造工程を増加させることなく、アライメントパターン２０を形成することができる。
チップアライメントパターン（図示せず）は、半導体基板１１に任意の個所で複数設けられている。チップアライメントパターンは、アライメントパターン２０よりも微細な形状（例えば、１００μｍ□程度の大きさ）のアライメント用のパターンである。一般的に、アライメントパターン２０を用いて大まかなアライメントを行い、次いで、チップアライメントパターンにレーザを照射し、その反射を用いて高精度なアライメントを行う。
本実施の形態の半導体装置によれば、半導体集積回路形成領域Ｂの外周付近に第１及び第２のパターン２０X1〜２０X4，２０y1〜２０y4からなるアライメントパターン２０を設けることにより、スクライブ領域Ｃの幅Ｗ１が狭い場合でも、アライメントに必要な光（反射光）の強度を十分に確保することが可能となるため、アライメントパターン２０の位置検出を精度良く行うことができる。
また、半導体集積回路形成領域Ｂの外周付近にアライメントパターン２０を設けることにより、スクライブ領域Ｃをダイサーで切断するときに、アライメントパターン２０に起因する切断屑が発生することがなくなるため、ダイシング後の半導体集積回路１７の歩留まりの低下を抑制できる。
図３は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明するためのフローチャートを示す図である。ここでは、図３を参照して、予めテスタにより半導体装置１０に設けられた複数の半導体集積回路１７の電気的な検査を行い、この検査結果に基づいて、トリミング装置により半導体集積回路１７に設けられたヒューズパターン３４を切断する場合を例に挙げて説明する。
始めに、図３に示す処理が起動すると、先ずＳＴＥＰ５１では、テスタにより検査された半導体装置１０をトリミング装置内に搬送し、トリミング装置のステージ上に固定する。このとき、半導体基板１１に設けられたオリフラやスクライブ領域Ｃを用いて角度合わせが行われる。
次いで、ＳＴＥＰ５２では、先に説明したアライメントパターン２０を用いて、コースアライメントを行う。コースアライメントは、半導体装置１０に設けられた任意の個所のアライメントパターン２０に対して行う。コースアライメントとは、トリミングエリアを認識するレベルの粗調整アライメントである。
次いで、ＳＴＥＰ５３では、アライメントパターン２０を用いて、シータアライメントを行う。シータアライメントは、半導体装置１０に設けられた任意の個所のアライメントパターン２０に対して行う。シータアライメントとは、角度ずれを補正するためのアライメントである。ＳＴＥＰ５２，５３の処理が、アライメントパターン２０を用いたアライメント工程である。次いで、先に説明したアライメント２０等を用いてファインアライメントを行う。ファインアライメントとは、チップアライメントパターンを認識するレベルの精調整アライメントである。
次いで、ＳＴＥＰ５４に示す工程では、先に説明したチップアライメントパターンを用いて、チップアライメントを行う。チップアライメントは、アライメントパターン２０よりも微細なチップアライメントパターンにレーザを照射し、その反射のピークを検出するアライメントである。チップアライメントとは、レーザを照射するヒューズパターンの位置を確定するレベルの高精度アライメントである。
次いで、ＳＴＥＰ５５では、テスタから複数の半導体集積回路１７の検査結果に関するデータを読み込む。次いで、ＳＴＥＰ５６では、テスタによる複数の半導体集積回路１７の検査結果に関するデータに基づいて、ヒューズパターン３４の切断が必要な半導体集積回路１７のヒューズパターン３４に移動する。
図４は、切断されたヒューズパターンの断面図である。図４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図４において、Ｇはレーザにより切断された領域を示している。
次いで、ＳＴＥＰ５７では、図４に示すように、レーザを照射してヒューズパターン３４を切断する（ヒューズパターン切断工程）。これにより、配線２５と配線２６との間が絶縁される。
次いで、ＳＴＥＰ５８では、ヒューズパターン３４の切断が必要な半導体集積回路１７が他にないかどうかの判定処理が行われる。判定がＹｅｓの場合には、処理はＳＴＥＰ５６へと戻る。また、判定がＮｏの場合には、全ての処理は終了する。
本実施の形態の半導体装置の製造方法によれば、半導体集積回路形成領域Ｂの外周付近に設けられ、反射光の強度を十分に確保することが可能なアライメントパターン２０を用いてアライメント（具体的には、コースアライメント及びシータアライメント）を行うことにより、アライメントパターン２０の位置検出を精度良く行うことができる。
また、アライメントパターン２０の位置検出の精度が向上することにより、ヒューズパターン３４の位置検出精度が向上するため、ヒューズパターン３４の幅が狭い場合でも、切断する必要のあるヒューズパターン３４を精度良く切断することができる。
なお、本実施の形態では、アライメントパターン２０を使用する半導体製造用装置として、トリミング装置を用いた場合を例に挙げて説明したが、本実施の形態の半導体装置１０は、トリミング装置以外の半導体製造用装置、例えば、露光装置にも適用可能である。
また、アライメントパターン２０を形成する４つの半導体集積回路形成領域Ｂ−１〜Ｂ−４は、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に存在する半導体集積回路形成領域Ｂであれば、どの半導体集積回路形成領域Ｂに形成してもよい。
（第２の実施の形態）
図５は、本発明の第２の実施の形態に係る半導体装置の平面図である。図５では、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる半導体装置５０部分を示す。また、図５において、図２に示した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図５を参照するに、第２の実施の形態の半導体装置５０は、第１の実施の形態の半導体装置１０に設けられたアライメントパターン２０の代わりにアライメントパターン５１を設けた以外は、半導体装置１０と同様に構成される。
アライメントパターン５１は、第１のパターン２０X2，２０X3と、第２のパターン２０y1，２０y2とを有する。アライメントパターン５１は、第１の実施の形態で説明したアライメントパターン２０の構成要素から第１のパターン２０X1，２０X4と、第２のパターン２０y3，２０y4を除いた以外はアライメントパターン２０と同様に構成される。
アライメントパターン５１を構成する第２のパターン２０y1は、絶縁膜１３及びパッシベーション膜１４に形成された開口部５２から露出されている。また、アライメントパターン５１を構成する第１及び第２のパターン２０X2，２０y2は、絶縁膜１３及びパッシベーション膜１４に形成された開口部５３から露出されている。アライメントパターン５１を構成する第１のパターン２０X3は、絶縁膜１３及びパッシベーション膜１４に形成された開口部５４から露出されている。アライメントパターン５１は、３つの半導体集積回路形成領域Ｂ−１〜Ｂ−３（所定の半導体集積回路形成領域Ｂ）に形成されている。
このような構成とされたアライメントパターン５１を備えた第２の実施の形態の半導体装置５０においても第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、第１の実施の形態で説明した図３に示す処理において、第１の実施の形態の半導体装置１０の代わりに本実施の形態の半導体装置５０を用いてもよい。この場合についても、第１の実施の形態と同様な効果を得ることができる。
なお、アライメントパターン５１を形成する３つの半導体集積回路形成領域Ｂ−１〜Ｂ−３は、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に存在する半導体集積回路形成領域Ｂであれば、どの半導体集積回路形成領域Ｂに形成してもよい。
（第３の実施の形態）
図６は、本発明の第３の実施の形態に係る半導体装置の平面図である。図６では、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる半導体装置６０部分を示す。また、図６において、図２に示した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図６を参照するに、第３の実施の形態の半導体装置６０は、第１の実施の形態の半導体装置１０に設けられたアライメントパターン２０の代わりにアライメントパターン６１を設けた以外は、半導体装置１０と同様に構成される。
アライメントパターン６１は、第１のパターン２０X1と、第２のパターン２０y1とを有する。アライメントパターン６１は、第１の実施の形態で説明したアライメントパターン２０の構成要素から第１のパターン２０X2，２０X3，２０X4と、第２のパターン２０y2，２０y3，２０y4とを除いた以外はアライメントパターン２０と同様に構成されている。アライメントパターン６１を構成する第１及び２のパターン２０X1，２０y1は、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる１つの半導体集積回路形成領域Ｂ（所定の半導体集積回路形成領域Ｂ）に設けられている。第１及び２のパターン２０X1，２０y1は、絶縁膜１３及びパッシベーション膜１４に形成された開口部６２から露出されている。
このように、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる１つの半導体集積回路形成領域Ｂに設けられたアライメントパターン６１を備えた第３の実施の形態の半導体装置６０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、第１の実施の形態で説明した図３に示す処理において、第１の実施の形態の半導体装置１０の代わりに本実施の形態の半導体装置６０を用いてもよい。この場合についても、第１の実施の形態と同様な効果を得ることができる。
なお、アライメントパターン６１を形成する１つの半導体集積回路形成領域Ｂは、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に存在する半導体集積回路形成領域Ｂであれば、どの半導体集積回路形成領域Ｂに形成してもよい。
（第４の実施の形態）
図７は、本発明の第４の実施の形態に係る半導体装置の平面図である。図７では、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる半導体装置６５部分を示す。また、図７において、図２に示した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図７を参照するに、第４の実施の形態の半導体装置６５は、第１の実施の形態の半導体装置１０に設けられたアライメントパターン２０の代わりにアライメントパターン６６を設けた以外は、半導体装置１０と同様に構成される。アライメントパターン６６は、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる１つの半導体集積回路形成領域Ｂ−１（所定の半導体集積回路形成領域Ｂ）の外周付近に設けられている。アライメントパターン６６は、第１のパターン６８Xと、第２のパターン６８yとを有する。
第１のパターン６８Xは、半導体集積回路領域Ｂの辺Ｄ１に対して略平行な帯状のパターンとされている。第１のパターン６８Xは、半導体集積回路領域Ｂ−１に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−４の辺Ｄ１と対向する配線３８の一部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。第１のパターン６８Xは、第２のパターン６８yと一体的に構成されている。
第２のパターン６８yは、半導体集積回路領域Ｂの辺Ｄ２に対して略平行な帯状のパターンとされており、第１のパターン６８Xとの成す角度が略直角なパターンである。第２のパターン６８yは、半導体集積回路領域Ｂ−１に設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂ−４の辺Ｄ２と対向する配線３８の一部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。
第１及び第２のパターン６８X，６８yは、絶縁膜１３及びパッシベーション膜１４に形成されたＬ字状の開口部６７から露出されている。これにより、第１及び第２のパターン６８X，６８yは、半導体装置６５の上方に配置されたトリミング装置の撮像用カメラに光を反射することが可能となる。
このような構成とされたアライメントパターン６６を備えた第４の実施の形態の半導体装置６５においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、第１の実施の形態で説明した図３に示す処理において、第１の実施の形態の半導体装置１０の代わりに本実施の形態の半導体装置６５を用いてもよい。この場合についても、第１の実施の形態と同様な効果を得ることができる。
なお、アライメントパターン６６を形成する１つの半導体集積回路形成領域Ｂは、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に存在する半導体集積回路形成領域Ｂであれば、どの半導体集積回路形成領域Ｂに形成してもよい。
（第５の実施の形態）
図８は、本発明の第５の実施の形態に係る半導体装置の平面図である。図８では、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる半導体装置７０部分を示す。また、図８において、図２に示した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図８を参照するに、第５の実施の形態の半導体装置７０は、第１の実施の形態の半導体装置１０に設けられたアライメントパターン２０の代わりにアライメントパターン７１を設けた以外は、半導体装置１０と同様に構成される。
アライメントパターン７１は、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる１つの半導体集積回路領域Ｂの外周付近に設けられている。アライメントパターン７１は、第１のパターン７３X1，７３X2と、第２のパターン７３y1，７３y2とを有する。
第１のパターン７３X1，７３X2は、半導体集積回路領域Ｂの辺Ｄ１に対して略平行な帯状のパターンとされている。第１のパターン７３X1，７３X2は、１つの半導体集積回路領域Ｂに設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂの辺Ｄ１と略平行な配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。
第２のパターン７３y1，７３y2は、半導体集積回路領域Ｂの辺Ｄ２に対して略平行な帯状のパターンとされている。第２のパターン７３y1，７３y2は、第１のパターン７３X1，７３X2との成す角度が略直角であると共に、第１のパターン７３X1，７３X2と一体的に構成されている。第２のパターン７３y1，７３y2は、第１のパターン７３X1，７３X2が形成された１つの半導体集積回路領域Ｂに設けられた配線３８（ガードリング１８を構成する配線）のうち、半導体集積回路領域Ｂの辺Ｄ２と略平行な配線３８部分の上面を絶縁膜１３及びパッシベーション膜１４から露出することで構成されている。
上記説明した第１及び第２のパターン７３X1，７３X2，７３y1，７３y2は、絶縁膜１３及びパッシベーション膜１４に形成された開口部７２から露出されている。開口部７２は、額縁形状とされている。開口部７２は、絶縁膜１３及びパッシベーション膜１４から配線３８の上面を露出するためのものである。
このような構成とされたアライメントパターン７１を備えた第５の実施の形態の半導体装置７０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、第１の実施の形態で説明した図３に示す処理において、第１の実施の形態の半導体装置１０の代わりに本実施の形態の半導体装置７０を用いてもよい。この場合についても、第１の実施の形態と同様な効果を得ることができる。
なお、アライメントパターン７１を形成する１つの半導体集積回路形成領域Ｂは、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に存在する半導体集積回路形成領域Ｂであれば、どの半導体集積回路形成領域Ｂに形成してもよい。
（第６の実施の形態）
図９は、本発明の第６の実施の形態に係る半導体装置の平面図である。図９では、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる半導体装置７５部分を示す。また、図９において、図２に示した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図９を参照するに、第６の実施の形態の半導体装置７５は、第１の実施の形態の半導体装置１０に設けられたアライメントパターン２０の代わりにアライメントパターン７６を設けた以外は、半導体装置１０と同様に構成される。
アライメントパターン７６は、第５の実施の形態で説明したアライメントパターン７１を３つ有した構成とされている。３つのアライメントパターン７１は、Ｌ字状に配置された半導体集積回路形成領域Ｂ−１，Ｂ−３，Ｂ−４（所定の半導体集積回路形成領域Ｂ）に設けられている。
このような構成とされたアライメントパターン７６を備えた第６の実施の形態の半導体装置７５においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、第１の実施の形態で説明した図３に示す処理において、第１の実施の形態の半導体装置１０の代わりに本実施の形態の半導体装置７５を用いてもよい。この場合についても、第１の実施の形態と同様な効果を得ることができる。
なお、アライメントパターン７６を形成する３つの半導体集積回路形成領域Ｂ−１，Ｂ−３，Ｂ−４は、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に存在する半導体集積回路形成領域Ｂであれば、どの半導体集積回路形成領域Ｂに形成してもよい。
（第７の実施の形態）
図１０は、本発明の第７の実施の形態に係る半導体装置の平面図である。図１０では、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に含まれる半導体装置８０部分を示す。また、図１０において、図２に示した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１０を参照するに、第７の実施の形態の半導体装置８０は、第１の実施の形態の半導体装置１０に設けられたアライメントパターン２０の代わりにアライメントパターン８１を設けた以外は、半導体装置１０と同様に構成される。
アライメントパターン８１は、第５の実施の形態で説明したアライメントパターン７１を５つ有した構成とされている。５つのアライメントパターン７１は、十字状に配置された半導体集積回路形成領域Ｂ−１，Ｂ−３，Ｂ−４〜Ｂ−６（所定の半導体集積回路形成領域Ｂ）の外周付近に設けられている。半導体集積回路形成領域Ｂ−１，Ｂ−５は、半導体集積回路形成領域Ｂ−４と隣り合うように、半導体集積回路形成領域Ｂ−４のＹ−Ｙ方向に配置されている。半導体集積回路形成領域Ｂ−３，Ｂ−６は、半導体集積回路形成領域Ｂ−４と隣り合うように、半導体集積回路形成領域Ｂ−４のＸ−Ｘ方向に配置されている。
このような構成とされたアライメントパターン８１を備えた第７の実施の形態の半導体装置８０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、第１の実施の形態で説明した図３に示す処理において、第１の実施の形態の半導体装置１０の代わりに本実施の形態の半導体装置８０を用いてもよい。この場合についても、第１の実施の形態と同様な効果を得ることができる。
なお、アライメントパターン８１を形成する５つの半導体集積回路形成領域Ｂ−１，Ｂ−３，Ｂ−４〜Ｂ−６は、トリミング装置に設けられた画像認識用カメラが撮像する撮像領域内に存在する半導体集積回路形成領域Ｂであれば、どの半導体集積回路形成領域Ｂに形成してもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、画像認識用のアライメントパターンを備えた半導体装置及びその製造方法に適用できる。
本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の平面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するためのフローチャートを示す図である。 切断されたヒューズパターンの断面図である。 本発明の第２の実施の形態に係る半導体装置の平面図である。 本発明の第３の実施の形態に係る半導体装置の平面図である。 本発明の第４の実施の形態に係る半導体装置の平面図である。 本発明の第５の実施の形態に係る半導体装置の平面図である。 本発明の第６の実施の形態に係る半導体装置の平面図である。 本発明の第７の実施の形態に係る半導体装置の平面図である。 従来の半導体装置の平面図である。 従来の他の半導体装置の平面図である。
符号の説明
１０，５０，６０，６５，７０，７５，８０ 半導体装置
１１ 半導体基板
１２，１３ 絶縁膜
１２Ａ〜１２Ｄ，１３Ａ，１３Ｂ，１４Ａ〜１４Ｃ，５２〜５４，６７，７２ 開口部
１４ パッシベーション膜
１７ 半導体集積回路
１８ ガードリング
２０，５１，６１，６６，７１，７６，８１ アライメントパターン
２０X1，２０X2，２０X3，２０X4，６８X，７３X1，７３X2 第１のパターン
２０y1，２０y2，２０y3，２０y4，６８y，７３y1，７３y2 第２のパターン
２４〜２６，３６，３８ 配線
２８〜３０，３７ ビア
３３ ボンディングパッド
３４ ヒューズパターン
Ｂ，Ｂ−１〜Ｂ−４ 半導体集積回路形成領域
Ｃ スクライブ領域
Ｄ１，Ｄ２ 辺
Ｗ１ 幅

Claims (6)

  1. 半導体集積回路が形成される半導体集積回路形成領域を複数有する半導体基板と、前記半導体集積回路形成領域に形成された前記半導体集積回路と、を備えた半導体装置であって、
    粗調整用アライメントパターンと、精調整用アライメントパターンとを有し、
    前記複数の半導体集積回路形成領域のうち、所定の前記半導体集積回路形成領域の外周付近に設けられたガードリングに前記粗調整用アライメントパターンとして、帯状の画像認識用のアライメントパターンを設けたことを特徴とする半導体装置。
  2. 前記半導体集積回路形成領域は、平面視四角形をしており、
    前記アライメントパターンは、前記平面視四角形の第１の辺と平行な第１のパターンと、前記平面視四角形の第２の辺と平行な第２のパターンとを有し、
    前記第１のパターンと前記第２のパターンとが成す角度が直角であることを特徴とする請求項１記載の半導体装置。
  3. 前記所定の半導体集積回路形成領域は、少なくとも２つの前記半導体集積回路形成領域から構成されており、
    前記第２のパターンは、前記第１のパターンが設けられた前記半導体集積回路とは異なる前記半導体集積回路に設けられていることを特徴とする請求項２記載の半導体装置。
  4. 前記所定の半導体集積回路形成領域は、少なくとも２つの前記半導体集積回路形成領域から構成されており、
    前記第１及び第２のパターンは、前記少なくとも２つの半導体集積回路形成領域のそれぞれに設けられていることを特徴とする請求項２記載の半導体装置。
  5. 前記アライメントパターンは、レーザトリミング装置がアライメントするときに用いるパターンであることを特徴とする請求項１ないし４のうち、いずれか一項記載の半導体装置。
  6. 半導体集積回路が形成される半導体集積回路形成領域を複数有する半導体基板と、前記半導体集積回路形成領域に形成された前記半導体集積回路とを有すると共に、前記半導体集積回路が該半導体集積回路の電気特性を調整するためのヒューズパターンを備えた半導体装置の製造方法であって、
    レーザトリミング装置により、所定の前記半導体集積回路形成領域の外周付近に形成されたガードリングに設けられた粗調整アライメントパターンとしての画像認識用のアライメントパターンを用いてアライメントを行う粗調整アライメント工程と、
    前記粗調整アライメント工程の後に前記アライメントパターンよりも微細なチップアライメントパターンにレーザーを照射し、前記レーザーの反射のピークを検出して前記粗調整アライメント工程よりも高精度なアライメントを行う精調整アライメント工程と、
    前記複数の半導体集積回路のうち、電気特性の調整が必要な前記半導体集積回路に設けられた前記ヒューズパターンを切断するヒューズパターン切断工程と、を含むことを特徴とする半導体装置の製造方法。
JP2006240324A 2006-09-05 2006-09-05 半導体装置及びその製造方法 Active JP5076407B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006240324A JP5076407B2 (ja) 2006-09-05 2006-09-05 半導体装置及びその製造方法
TW096128851A TW200818292A (en) 2006-09-05 2007-08-06 Semiconductor device and method for manufacturing the same
US11/839,078 US7781901B2 (en) 2006-09-05 2007-08-15 Semiconductor device and processing method of the same
KR1020070085468A KR100904197B1 (ko) 2006-09-05 2007-08-24 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006240324A JP5076407B2 (ja) 2006-09-05 2006-09-05 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2008066381A JP2008066381A (ja) 2008-03-21
JP2008066381A5 JP2008066381A5 (ja) 2009-04-30
JP5076407B2 true JP5076407B2 (ja) 2012-11-21

Family

ID=39288840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006240324A Active JP5076407B2 (ja) 2006-09-05 2006-09-05 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7781901B2 (ja)
JP (1) JP5076407B2 (ja)
KR (1) KR100904197B1 (ja)
TW (1) TW200818292A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622312B2 (en) 2018-01-22 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor chips and semiconductor packages including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006019911A1 (en) * 2004-07-26 2006-02-23 Sun Microsystems, Inc. Multi-chip module and single-chip module for chips and proximity connectors
JP5263918B2 (ja) * 2007-07-24 2013-08-14 日本電気株式会社 半導体装置及びその製造方法
JP5353035B2 (ja) * 2008-03-17 2013-11-27 富士電機株式会社 半導体装置およびその製造方法
JP5266857B2 (ja) * 2008-04-24 2013-08-21 ミツミ電機株式会社 チップのアライメント方法
JP2010074106A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法
JP2013157385A (ja) * 2012-01-27 2013-08-15 Semiconductor Components Industries Llc 半導体装置及びその自動外観検査方法
KR20180039662A (ko) * 2015-08-10 2018-04-18 델타 디자인, 인코포레이티드 각 장착 레이저 및 카메라를 구비한 인-포켓(in-pocket) 집적회로(ic) 장치 검출
CN113394193B (zh) * 2020-03-13 2022-03-22 长鑫存储技术有限公司 半导体结构及其形成方法、激光熔丝的熔断方法
KR102507592B1 (ko) * 2021-05-24 2023-03-09 한국과학기술원 Mems 소자의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243419A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 位置合わせ方法
JPH1012527A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体チップおよび半導体製造用レチクル
KR100298193B1 (ko) * 1998-06-16 2001-11-15 박종섭 웨이퍼의수평정렬을위한레티클
KR20000026310A (ko) * 1998-10-20 2000-05-15 김영환 반도체장치
JP3566133B2 (ja) 1999-05-11 2004-09-15 セイコーインスツルメンツ株式会社 半導体装置の製造方法
US6441504B1 (en) * 2000-04-25 2002-08-27 Amkor Technology, Inc. Precision aligned and marked structure
US7053495B2 (en) * 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
US6815838B2 (en) * 2002-02-20 2004-11-09 International Business Machines Corporation Laser alignment target and method
KR100463047B1 (ko) 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
JP2005109145A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP4673569B2 (ja) * 2004-03-31 2011-04-20 株式会社リコー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622312B2 (en) 2018-01-22 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor chips and semiconductor packages including the same

Also Published As

Publication number Publication date
TWI344175B (ja) 2011-06-21
JP2008066381A (ja) 2008-03-21
US20080251950A1 (en) 2008-10-16
KR100904197B1 (ko) 2009-06-23
KR20080022041A (ko) 2008-03-10
US7781901B2 (en) 2010-08-24
TW200818292A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
JP5076407B2 (ja) 半導体装置及びその製造方法
KR100499281B1 (ko) 반도체장치, 그의 제조공정 및 그의 검사방법
US7436047B2 (en) Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same
JP2006140276A (ja) 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
JP2002033361A (ja) 半導体ウェハ
JP4717523B2 (ja) 半導体装置及びその製造方法
JP3670634B2 (ja) 半導体集積回路装置及びその製造方法
JP2006108489A (ja) 半導体装置の製造方法
US20200303268A1 (en) Semiconductor device including residual test pattern
US7682957B2 (en) Method of forming pad and fuse in semiconductor device
US20080303177A1 (en) Bonding pad structure
US20160043037A1 (en) Mark, semiconductor device, and semiconductor wafer
JP5781819B2 (ja) 半導体装置及び半導体装置の製造方法
TW202232091A (zh) 針對先進技術節點具有改良偵測準確性的故障分析方法
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
US8492763B2 (en) Semiconductor device including an edge seal and plural pad pieces
JP2007049067A (ja) 半導体ウェハおよびレチクル
JP6202521B2 (ja) シリコンウエハ及び配線形成方法
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
JP2008053474A (ja) ウェハ及びそれを用いた半導体装置の製造方法
US20070052114A1 (en) Alignment checking structure and process using thereof
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
JP2007517392A (ja) 露光領域において光学制御モジュールを有するウエハ
JP5036336B2 (ja) 半導体チップの位置合わせ方法
JP2004120001A (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150