JP5048627B2 - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置 Download PDFInfo
- Publication number
- JP5048627B2 JP5048627B2 JP2008275894A JP2008275894A JP5048627B2 JP 5048627 B2 JP5048627 B2 JP 5048627B2 JP 2008275894 A JP2008275894 A JP 2008275894A JP 2008275894 A JP2008275894 A JP 2008275894A JP 5048627 B2 JP5048627 B2 JP 5048627B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- die pad
- main body
- bent portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
ところで、この種の半導体装置に備える半導体素子としては、例えばAV機器、通信機器等の一次側スイッチング電源に使用するもの(例えばMOSトランジスタ)があり、この種の半導体素子には高電圧(例えば500V〜1000V)の電流を流す必要がある。この場合、複数のリード103のうち半導体素子に電力を供給するためのリード103A(以下、電力供給リード103Aと呼ぶ)には、高電圧の電流が流れるため、電力供給リード103Aとこれに隣り合う他のリード103B(以下、隣接リード103Bと呼ぶ)との電気的な絶縁が確保されるように、この電力供給リード103Aと隣接リード103Bとの間隔は、他のリード103同士の間隔よりも広げるように設定される。
このため、上記従来の半導体装置101では、隣接リード103B(あるいは電力供給リード103A)のインナーリード部に複数のリード103の配列方向に屈曲して延びるリード屈曲部107を形成し、このリード屈曲部107と半導体素子とを内部配線で接続している。
そして、このリードフレーム及びこれを用いて製造される半導体装置によれば、一のリードにはリード屈曲部が形成されているため、リード屈曲部に内部配線を接合することで、一のリードに電気接続される半導体素子の電極パッドが一のリードのリード本体部に対して前記配列方向に離れて位置していても、一のリードと電極パッドとを接続する内部配線の配線距離を短く設定することが可能となる。
すなわち、リード屈曲部の先端部は、リード本体部及びリード屈曲部に形成された2つの段差部によって、隣接リードよりも前記下方向にずらして配置されるため、隣接リードと半導体素子とを接続する内部配線のループ高さを低く設定しても、この内部配線とリード屈曲部の先端部との電気的な絶縁を図ることができる。すなわち、半導体装置の小型化を阻害することなく、隣接リードに接合される内部配線とリード屈曲部の先端部との電気的な絶縁を図ることが可能となる。
このリードフレームでは、一のリードの場合と同様に、隣接リードに電気接続される半導体素子の電極パッドが前記一方向に延びる隣接リードの本体部に対して前記配列方向に離れて位置していても、隣接リードのリード延出部に内部配線を接合することで、隣接リードと電極パッドとを接続する内部配線の配線距離を短く設定することが可能となる。
また、一のリードのリード屈曲部の先端部を2つの段差部によって隣接リードよりも下方向にずらして配置することで、リード屈曲部の先端部と隣接リードの一端部との間の距離を長く設定して、これらの間の電気的な絶縁を図ることもできる。
図1〜3に示すように、この実施形態に係るリードフレーム1は、図4,5に示す樹脂封止型の半導体装置31の製造に使用するものであり、導電性を有する板材にプレス加工等を施すことができる。このリードフレーム1は、各半導体素子33,34の配置面3a,4aを有する板状に形成された2つのダイパッド3,4と、ダイパッド3,4のうち配置面3a,4aに沿う一方向(Y軸方向)の一端側に間隔をあけて配される複数のリード7(図示例では5つ)と、ダイパッド3,4と複数のリード7とを連結する連結部9とを備えている。
2つのダイパッド3,4は、互いに間隔をあけた状態で配置面3a,4aに沿う前記一方向(Y軸方向)の直交方向(X軸方向)に配列されている。そして、第2ダイパッド4は、第1ダイパッド3の一端側にその配置面3aに沿う方向に窪んで形成された窪み部3bに入り込むように配されている。すなわち、第2ダイパッド4のY軸方向の他端側には、第1ダイパッド3の一部が間隔をあけて配されている。
また、本実施形態のリードフレーム1は、第1ダイパッド3のY軸方向の他端側に間隔をあけて配される第2連結枠15、及び、第1ダイパッド3を第2連結枠15に連結する複数の支持用リード17も備えている。すなわち、第1ダイパッド3は、その配置面3aに沿うY軸方向の両端側が第1連結リード13及び支持用リード17を介して連結枠11,15に支持されている。また、第2ダイパッド4は、その配置面4aに沿うY軸方向の一端側のみが第2連結リード14を介して第1連結枠11に支持されている。なお、図示例においては、2つの連結枠11,15が互いに分離しているように記載されているが、実際には一体に連結して形成されている。
そして、ダイパッド3,4の配置面3a,4aに対する第1ダイパッド3の一端側及び連結リード13,14の折り曲げ部分3c,13c,14cの傾斜角度は、0度よりも大きく、かつ、45度以下に設定することが好ましい。このように傾斜角度を設定することで、複数のリードフレーム1をダイパッド3,4の厚さ方向(Z軸方向)に重ね合わせても複数のリードフレーム1間に生じる隙間を小さく抑えることができる。
なお、前述した傾斜角度は、45度に設定することがより好ましい。この場合には、複数のリードフレーム1をZ軸方向に重ね合わせても複数のリードフレーム1間に隙間が生じることを防止できるため、多数のリードフレームをコンパクトにまとめて容易に搬送することができる。また、第1ダイパッド3の一端側及び連結リード13,14の折り曲げ部分3c,13c,14cの長さを延長することなく、2つのダイパッド3,4のダウンセット量を大きく設定できる。
複数のリード7のうち4つのリード7C,7Aは、第2連結リード14側から第1連結リード13側に向けて等間隔に配列されている。そして、互いに等間隔に並べられた4つのリード7C,7Aのうち第1連結リード13側に配された第1リード(一のリード)7Aと、第1リード7Aの第1連結リード13側に隣り合う第2リード(隣接リード)7Bとの間隔は、4つのリード7C,7A同士の間隔よりも広く形成されている。また、第2リード7Bと第1連結リード13との間隔は、4つのリード7C,7A同士の間隔よりも広く、かつ、第1リード7Aと第2リード7Bとの間隔よりも狭く形成されている。
リード本体部21の長手方向の中途部には、リード本体部21の一端部を他端部に対してダイパッド3,4の配置面3a,4aの上方側から下方側に向かう下方向(Z軸負方向)にずらす第1段差部21aが形成されている。なお、図示例の第1リード7Aにおいては、第1段差部21aがリード本体部21の一端部側に寄せた位置に形成されているが、この第1段差部21aはリード本体部21の長手方向の任意の位置に形成することが可能である。
これら2つの段差部21a,23aによってZ軸負方向にずらして配されたリード屈曲部23は、ダイパッド3,4の配置面3a,4aよりも上方に配され、リード本体部21の他端部や第2リード7Bよりも下方に配されている。
そして、ダイパッド3,4の配置面3a,4aに対する2つの段差部21a,23aの傾斜角度は、ダイパッド3,4をダウンセットする第1ダイパッド3の一端側及び連結リード13,14の折り曲げ部分3c,13c,14cの傾斜角度に一致させることが好ましい。すなわち、2つの段差部21a,23aの傾斜角度は、0度よりも大きく、かつ、45度以下に設定することが好ましく、45度に設定することがさらに好ましい。
なお、図示例の第2リード7Bにおいて、リード延出部25は、その先端部がX軸方向に沿って2つのダイパッド3,4の間に位置するように延びているが、2つの段差部21a,23aによってZ軸負方向にずらされたリード屈曲部23がリード延出部25と2つのダイパッド3,4との間に配されていれば、例えばリード延出部25の先端部は第2ダイパッド4に対面する位置まで延びていてもよい。
半導体装置31を製造する場合には、はじめに、2つのダイパッド3,4の配置面3a,4aにぞれぞれ半導体素子33,34を接着剤等により固定する。2つの半導体素子33,34は、複数のリード7の近くに位置するように、それぞれダイパッド3,4の一端側に寄せて配されている。また、2つの半導体素子33,34は、ダイパッド3,4の配列方向にも互いに近づけて配されている。
なお、この実施形態においては、半導体素子33,34の固定に使用する接着剤として導電性ペーストや半田等を用いており、第1半導体素子33が第1連結リードに電気接続され,第2半導体素子34が第2連結リード14に電気接続されることになる。
具体的に説明すると、第1リード7Aは2つの半導体素子33,34の両方に電気接続され、第1リード7Aを第1半導体素子33に電気接続する複数のワイヤー35Aはリード屈曲部23の先端部側に接合される。また、第1リード7Aを第2半導体素子34に電気接続するワイヤー35Bは、複数のワイヤー35Aよりもリード屈曲部23の基端部側に接合される。さらに、第2リード7Bはワイヤー35Cによって第2半導体素子34のみに電気接続され、このワイヤー35Cはリード延出部25の先端部に接合されている。また、複数の他のリード7Cは第2半導体素子34のみに電気接続され、他のリード7Cと第2半導体素子34との間にはワイヤー35Dが一本ずつ配されている。
そして、第1リード7A及び第2リード7Bを第2半導体素子34に電気接続する2つのワイヤー35B,35Cは、これらの一部がZ軸方向に重なるように配されているが、互いに干渉しないようにループ高さを調整して形成されている。
そして、モールド金型内に樹脂を流し込むことで、図4,5に示すように、ダイパッド3,4及び半導体素子33,34、複数のリード7及び連結リード13,14の一端部側、並びに、支持用リード17の一部を封止する封止樹脂37が成形される。
最後に、複数のリード7及び連結リード13,14に連結された第1連結枠11を切り離すと共に、支持用リード17を封止樹脂37から引き抜いて支持用リード17及びこれに連結されている第2連結枠15を第1ダイパッド3から切り離すことで、複数のリード7及び連結リード13,14が互いに電気的に独立した半導体装置31の製造が完了する。
また、この半導体装置31は、2つのダイパッド3,4の一端側に対応する封止樹脂37の一端側の側面37aから突出する複数のリード7及び連結リード13,14を備えている。すなわち、この半導体装置31においては、全てのリード7及び連結リード13,14が封止樹脂37の同一の側面37aから突出している。
また、半導体装置31においては、配置面3a,4aと反対側に位置するダイパッド3,4の裏面を封止する封止樹脂37の厚みが薄く形成されている。これにより、半導体素子33,34において生じる発熱量が大きくてもダイパッド3,4の裏面側から効率よく放熱することができる。
なお、第2リード7Bの場合も、第1リード7Aの場合と同様に、リード延出部25が形成されているため、リード延出部25にワイヤー35Cを接合することで、第2リード7Bに電気接続される第2半導体素子34の電極パッドが、Y軸方向に延びる第2リード7Bの本体部に対してX軸方向に離れて位置していても、第2リード7Bと第2半導体素子34の電極パッドとを接続するワイヤー35Bの配線距離を短く設定することが可能となる。
すなわち、リード屈曲部23の先端部側は、図3に示すように、2つの段差部21a,23aによって第2リード7Bよりも下方向にずらして配置されるため、第2リード7Bと第2半導体素子34とを接続するワイヤー35Cのループ高さを低く設定しても、このワイヤー35Cとリード屈曲部23の先端部側との電気的な絶縁を図ることができる。すなわち、半導体装置31の小型化を阻害することなく、第2リード7Bに接合されるワイヤー35とリード屈曲部23の先端部側との電気的な絶縁を図ることが可能となる。
これに対して上記実施形態のリードフレーム1によれば、リード本体部21及びリード屈曲部23の両方に段差部21a,23aを形成しているため、リード屈曲部23をリード本体部21に対して下方向にずらす長さを大きく設定することが可能となる。すなわち、ワイヤー35とリード屈曲部23の先端部側との電気的な絶縁を確実に図ることができる。
さらに、第1リード7Aのリード屈曲部23が第2リード7Bのリード延出部25よりも下方向にずれて位置しているため、リード延出部25に接合されるワイヤー35Cのループ高さを高く設定しなくても、Z軸方向に重なるように配される2つのワイヤー35B,35Cが互いに干渉することを防止できる。
さらに、同一の半導体装置31に複数の半導体素子33,34を設けることで、電子機器に搭載する半導体装置の数を減らして電子機器の小型化を図ることができる。
例えば、半導体素子33,34は、導電性の接着剤によってダイパッド3,4に固定されるとしたが、例えば絶縁性の接着剤により固定されて、半導体素子33,34と連結リード13,14とを電気的に絶縁させてもよい。
また、リードフレーム1を構成する複数のリード7や連結リード13,14及び支持用リード17の本数は、上記実施形態に記載したものに限らず、任意の本数であってよい。
また、第1リード7Aのリード屈曲部23は、X軸方向に沿って第1連結リード13側に向けて延びるとしたが、例えばX軸方向に沿って第2連結リード14側に向かうように延びていてもよい。すなわち、リード屈曲部23は、少なくとも複数のリード7の配列方向(X軸方向)に延びて形成されていればよい。なお、リード屈曲部23が、第2連結リード14側に向けて延びる場合には、第1リード7Aよりも第2連結リード14側に配された他のリード7Cの一端部と第2ダイパッド4との間に配されればよい。
また、リード屈曲部23の第2段差部23aは、リード本体部21の一端部に連ねて形成されるとしたが、例えばリード屈曲部23の中途部に形成されてもよい。すなわち、第2段差部23aは、少なくともリード屈曲部23の先端部がリード本体部21の一端部に対してZ軸負方向にずらして配されるように形成されていればよい。
また、上記実施形態においては、第1リード7Aがリード本体部21、リード屈曲部23、第1段差部21a及び第2段差部23aを有して形成され、第2リード7Bがリード延出部25を有して形成されるとしたが、例えば、第2リード7Bが、上記実施形態の第1リード7Aのように、リード本体部21、第1リード7Aに向けて延出するリード屈曲部23、第1段差部21a及び第2段差部23aを有して形成され、第1リード7Aが、上記実施形態の第2リード7Bのように、第2リード7Bに向けて延びるリード延出部25を有して形成されてもよい。この場合には、第2リード7Bのリード屈曲部23が、ダイパッド3,4と第1リード7Aのリード延出部25との間に配されていればよい。
また、リードフレーム1は、第1ダイパッド3の他端側を支持する第2連結枠15及び支持用リード17を備えるとしたが、特に備えていなくてもよい。
また、複数のリード7と半導体素子33,34との間にはワイヤー35が配されるとしたが、少なくとも複数のリード7と半導体素子33,34とが内部配線によって電気接続されていればよい。したがって、複数のリード7と半導体素子33,34との間には、例えば導電性を有する接続板(内部配線)が配されてもよい。
さらに、上記実施形態においては、封止樹脂37から突出するリード7及び連結リード13,14を備える構成を適用して本願発明について説明したが、リード7や連結リード13,14が突出しない構成の半導体装置及びその製造に用いるリードフレームにも適用可能である。すなわち、本願発明の半導体装置においては、少なくともリード7や連結リード13,14が封止樹脂37の外側に露出していればよい。
3 第1ダイパッド
4 第2ダイパッド
3a,4a 配置面
7A 第1リード(一のリード)
7B 第2リード(隣接リード)
7C 他のリード
9 連結部
11 第1連結枠
13 第1連結リード
14 第2連結リード
21 リード本体部
21a 第1段差部
23 リード屈曲部
23a 第2段差部
25 リード延出部
31 半導体装置
33 第1半導体素子
34 第2半導体素子
35 ワイヤー(内部配線)
37 封止樹脂
Claims (4)
- 半導体素子を配置する配置面を有する板状のダイパッドと、当該ダイパッドのうち前記配置面に沿う一方向の一端側に、当該一方向に延びると共に前記配置面に沿う前記一方向の直交方向に互いに間隔をあけて配列される複数のリードと、これらダイパッド及び複数のリードを連結する連結部とを備え、
一のリードが、前記一方向に延びるリード本体部と、前記ダイパッド側に位置する前記リード本体部の一端部から前記複数のリードの配列方向に屈曲して延出するリード屈曲部とを備え、
前記リード本体部の長手方向の中途部には、前記リード本体部の一端部を他端部に対して前記配置面の上方側から下方側に向かう下方向にずらす第1段差部が形成され、
前記リード屈曲部には、当該リード屈曲部の延出方向の先端部を前記リード本体部の一端部に対して前記下方向にずらす第2段差部が形成されていることを特徴とするリードフレーム。 - 前記複数のリードのうち前記一のリードに対して前記リード屈曲部の延出方向に隣り合う隣接リードが、前記ダイパッド側に位置する一端部に前記リード屈曲部の延出方向と逆向きに延びるリード延出部を有して形成され、
前記リード屈曲部の先端部が、前記配置面に沿う面内において前記ダイパッドと前記リード延出部との間に配されることを特徴とする請求項1に記載のリードフレーム。 - 前記ダイパッドは、前記複数のリードの配列方向に沿って複数配列されていることを特徴とする請求項1または請求項2に記載のリードフレーム。
- 請求項1から請求項3のいずれか1項に記載のリードフレームを使用して製造される半導体装置であって、
前記ダイパッドと、前記配置面に配された半導体素子と、前記複数のリードと、前記複数のリードと前記半導体素子とを個別に電気接続する複数の内部配線と、前記ダイパッド、前記半導体素子及び前記内部配線を内包すると共に、前記複数のリードのうち少なくとも前記内部配線に接合される部分を内包する封止樹脂とを備え、
前記リード本体部の一端部及び前記リード屈曲部の先端部の少なくともいずれか一方に前記内部配線が接合され、
前記一のリードのうち少なくとも前記リード本体部の一端部及び前記リード屈曲部が前記封止樹脂に内包されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275894A JP5048627B2 (ja) | 2008-10-27 | 2008-10-27 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275894A JP5048627B2 (ja) | 2008-10-27 | 2008-10-27 | リードフレーム及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103436A JP2010103436A (ja) | 2010-05-06 |
JP5048627B2 true JP5048627B2 (ja) | 2012-10-17 |
Family
ID=42293801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275894A Active JP5048627B2 (ja) | 2008-10-27 | 2008-10-27 | リードフレーム及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5048627B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109478546B (zh) * | 2016-07-29 | 2022-08-30 | 日立安斯泰莫株式会社 | 功率半导体模块 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06181279A (ja) * | 1992-12-15 | 1994-06-28 | Fuji Electric Co Ltd | 半導体装置 |
JPH09246451A (ja) * | 1996-03-04 | 1997-09-19 | Matsushita Electron Corp | リードフレームおよびそれを用いた半導体装置 |
JP4739989B2 (ja) * | 2006-02-28 | 2011-08-03 | 新電元工業株式会社 | リードフレーム及び樹脂封止型半導体装置 |
-
2008
- 2008-10-27 JP JP2008275894A patent/JP5048627B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010103436A (ja) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272191B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
JPH1056129A (ja) | 積層型ボトムリード半導体パッケージ | |
US20110147953A1 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
US20150228559A1 (en) | Semiconductor device and method of manufacturing the same | |
US20120241934A1 (en) | Semiconductor apparatus and method for manufacturing the same | |
JP5233853B2 (ja) | 半導体装置 | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
US8796837B2 (en) | Lead and lead frame for power package | |
JP2008294219A (ja) | 半導体装置及びその製造方法 | |
JP2008270301A (ja) | 半導体装置 | |
US7521778B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
US10490489B2 (en) | Conductive clip connection arrangements for semiconductor packages | |
JP2008300672A (ja) | 半導体装置 | |
JP2008177424A (ja) | 半導体装置 | |
JP4965393B2 (ja) | 樹脂封止型半導体装置 | |
JP4622646B2 (ja) | 半導体装置 | |
JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
JP2004179300A (ja) | 半導体装置およびその製造方法 | |
KR101491258B1 (ko) | 리드 프레임의 제조방법 | |
JP2006019652A (ja) | 半導体装置 | |
JP2009141229A (ja) | 半導体装置およびその製造方法 | |
JP2016197636A (ja) | モールドパッケージ | |
JP6254807B2 (ja) | 半導体装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5048627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |