Nothing Special   »   [go: up one dir, main page]

JP5047486B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5047486B2
JP5047486B2 JP2005299280A JP2005299280A JP5047486B2 JP 5047486 B2 JP5047486 B2 JP 5047486B2 JP 2005299280 A JP2005299280 A JP 2005299280A JP 2005299280 A JP2005299280 A JP 2005299280A JP 5047486 B2 JP5047486 B2 JP 5047486B2
Authority
JP
Japan
Prior art keywords
silicon layer
silicon
layer
substrate surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005299280A
Other languages
English (en)
Other versions
JP2006173574A (ja
Inventor
マッティ・カイマックス
ルノー・ボンゾム
フレデリク・ライス
マルク・ムーリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2006173574A publication Critical patent/JP2006173574A/ja
Application granted granted Critical
Publication of JP5047486B2 publication Critical patent/JP5047486B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコン以外の半導体材料で構成された半導体基板の不活性化方法に関する。
また、本発明はこのような不活性化された半導体基板を備えた半導体装置に関する。
マイクロエレクトロニクス工業では、シリコン（Ｓｉ）以外に多くの半導体材料が種々使用されている。例えばゲルマニウム（Ｇｅ）のウェーハは、光装置における技術的応用で重要な基板であり、近年では更に進んだ集積回路（ＩＣ）装置のＳｉ基板に代わって導入されている。Ｇｅは、高移動度、高ｋとＩＩＩ−Ｖ族材料の互換性等の非常に魅力のある利点がある。
所謂ＩＩＩ−Ｖ族材料である半導体材料の他の例としてガリウム砒素（ＧａＡｓ）がある。これらの材料は発光ダイオード（ＬＥＤ）などの光装置、センサー等において使用されることがよくある。
これらの代替材料を含むウェーハを処理する場合は、専用の処理条件を設定しなければならない。
特に、Ｇｅ上にゲートスタックを設ける場合は、多くの困難と難題を処理しなければならない。ここで主要な課題の１つは、Ｇｅ基板とゲート誘電体間のインターフェースにおいて高いインターフェース状態密度（Ｎｉｔ）となることであり、このため容量・電圧（Ｃ−Ｖ曲線）及び電流密度・電圧（Ｉ−Ｖ曲線）の装置特性を劣化させることである。
また、上記代替の半導体材料の解析のために、特に、広がり抵抗測定の場合は、高インターフェース状態密度の問題は測定に影響を及ぼす。
Ｇｅ基板とゲート酸化膜間の高いインターフェース状態密度の問題を低減するいくつかの試みが、従来公知である。
Ｗｕ等による「新規なＳｉＨ４表面の不活性化したＴａＮ−ＨｆＯ２−Ｇｅのｐ型ＭＯＳＦＥＴ」ではＧｅ層を不活性化する方法が開示され、ここでは非晶質の界面層がＳｉＨ４環境において積層されている。
Ｌｕａｎ等による米国特許６，３５２，９４２号公報ではＧｅ上のＳｉを酸化する方法が開示され、ここでは３５ｎｍの多結晶Ｓｉ層は、積層された後で乾燥酸素ガスに接触させることで酸化することが開示されている。
したがって、本発明の目的は、更なるＩＣ処理に関してシリコン以外の半導体材料を含む半導体基板を不活性化するための方法を提供することである。
本発明は、シリコン以外の半導体材料を含むか、または、シリコン以外の半導体材料より成る単結晶基板の表面を提供する工程と、シリコン層が上記基板表面の該当部分に実質的に格子整合するように、シリコン層を上記基板表面に形成する工程とを備えたことを特徴とする不活性化された半導体基板を作成する方法を開示するものである。
前記単結晶半導体基板面は、シリコン以外の、特に、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）の任意の半導体材料またはそれらの任意の組合せを含むか、または前記材料でより成る構成が可能である。
本発明に係る方法では、前記シリコン層は、後続のＩＣ処理に関連する基板表面の該当部分の不活性化を構成する。
前記形成されたシリコン層の厚さは、少なくとも１つの後続するＩＣ処理工程中および処理工程後に、前記シリコン層が更なるＩＣ処理に関する基板表面の該当部分の不活性化を構成するように、選択される。
前記少なくとも１つの後続するＩＣ処理工程後に、前記厚さは単層の１〜６層分、１〜４層分、１〜２層分または１層の厚さとしてもよい。ただし、上記厚さはさらに大きくした実施の形態も可能である。
後続するＩＣ処理工程は、限定するものではないが、前記シリコン層の一部を酸化する工程、誘電体層スタックを形成する工程またはゲートスタックを形成する工程等の処理工程を有することもできる。
本発明の方法は、前記シリコン層を形成する前の段階では、半導体基板を実質的に酸化物の無い状態とする工程を更に有してもよい。
本発明に係る方法では、前記シリコン層はエピタキシャル成長法で形成される。シリコン前駆体として、シラン、ジクロロシラン、トリシラン等、またはこれらの組合せが使用される。水素（Ｈ２）と好ましくは窒素（Ｎ２）がキャリヤ気体として使用される。好ましい方法では、シリコン層は、シリコン前駆体としてトリシランを、キャリヤ気体として窒素（Ｎ２）を使用して形成される。
本発明は、前記方法により不活性化された半導体基板を更に提供するものである。この不活性化された半導体基板を半導体装置に使用することができる。
また、この不活性化された半導体基板表面は、広がり抵抗解析法で測定されるのに適している。
高インターフェース状態密度の課題を解決するために、シリコン以外の半導体材料を含む単結晶基板またはシリコン以外の半導体材料より成る単結晶基板の表面を提供し、シリコン層が基板表面の該当部分に実質的に格子整合するように、シリコン層を基板表面に形成する工程を備えたことを特徴とする不活性化された半導体基板の作成方法を開示する。
単結晶半導体基板は、Ｓｉ以外の任意の半導体材料、特に、ＧｅやＧａＡｓまたはこれらの任意の組合せを含む、または、これらの材料で構成することが可能である。
本明細書で記載の方法では、シリコン層は、後続するＩＣ処理に関する基板表面の該当部分の不活性化を構成する。
本明細書で記載の文脈では、不活性化とは、シリコンとの反応による後続のＩＣ処理に関して化学的及び電気的に安定した、シリコン以外の半導体材料を作成することであると定義している。
本明細書で記載の方法では、形成されたシリコン層の厚さは、少なくとも１つの後続するＩＣ処理工程中および処理工程後に、シリコン層が更なるＩＣ処理に関する基板表面の該当部分の不活性化を構成するように、選択され得る。
前記少なくとも１つの後続するＩＣ処理工程後に、前記厚さは単層の１〜６層分、１〜４層分、１〜２層分または単一の層の厚さとすることができる。しかし、実施の形態によっては、厚さを更に大きくしてもよい。Ｇｅデバイスの場合は、ゲート酸化膜の形成後は、Ｇｅとゲート酸化膜間の接触を回避して等価酸化物厚さ（ＥＯＴ）に及ぼす影響を最小にするためには、１層あれば充分である。
必要とするシリコン層の厚さは、必要な厚さよりも厚い層を設け、シリコンの酸化処理またはシリコン層の厚さを減らす他の任意の技術を後続させることにより得られ、シリコン層の必要な層数をそのまま維持できる。この必要な厚さは専用の積層処理により直接的に設けることもできる。
基板表面に充分に格子整合したシリコン層の形成は、種々の方法で成すことができる。１つの方法はエピタキシャル成長法である。他の可能な方法としては、基板表面に層を格子整合させるために層の再結晶化処理を伴う非エピタキシャル層を設けることもできる。
シリコン層は、例えば、シラン、ジクロロシラン、トリシラン等のシリコン前駆体を用いた化学蒸着法により設けることができる。エピタキシャル成長法は基板表面に直接充分に格子整合したシリコン層を形成することができるので、エピタキシャル成長法を用いることが好ましい。
ＬＰＣＶＤエピタキシャル成長法の場合は、シリコン前駆体としては、シラン、ジクロロシラン、トリシラン等、またはこれらの組合せが可能である。キャリヤ気体としてはＨ２又は好ましくはＮ２が使用可能である。蒸着温度はシリコン前駆体により３００〜６００℃とし、気圧は１０トル（１３．３ミリバール）から１００トル（１３３．３ミリバール）の間とすることができる。好ましい方法では、シリコン層は、トリシランとキャリヤ気体としてＮ２を用いて３００℃で形成される。
シリコン層を形成する前段階では、半導体基板表面を実質酸化物の無い状態とするために、半導体表面をＨＦ、ＨＢｒ、ＨＩまたはこれらの任意の組合せを含む溶液で処理を施すことができ、その後、水素大気内でアニーリング処理を伴うことは任意である。
本発明の更なる利点は、シリコン以外の半導体基板上にデバイスを形成する場合に、処理工程は、それを部分的にシリコン上のＩＣ処理に変えることにより簡略化することができる。
例１： Ｇｅコンデンサを作成するために、ゲートスタックがＧｅチャンネル上部に設けられる。Ｇｅチャンネルとゲート酸化膜間のインターフェースにおける高いインターフェース状態密度を回避するために、Ｇｅ表面は、その上部に、実質的に格子整合されたシリコンの単層を形成することにより、不活性化される。この処理は、５００℃〜５７５℃の温度で、２０〜５０ｓｃｃｍのシランを用い、キャリヤ気体として４０トル（５３．３ミリバール）の気圧であり１０〜４０ｓｌｍのＮ２気体を、例えばＡＳＭイプシロン等のエピリアクタ（ｅｐｉｒｅａｃｔｏｒ）内で単結晶シリコンの単層を数層成長させることで成される。この単結晶シリコン層はＧｅに実質格子整合した状態に形成される。
Ｇｅ表面に単結晶シリコン層を成長させその上部の全ての酸化ゲルマニウムを実質除去することを可能とするために、表面の準備が成される。そのため、Ｇｅ表面は１％ＨＦ溶液処理が施された後、６５０〜８５０℃の温度でエピリアクタのチャンバー内でＨ２の大気環境下においてアニール処理が伴われる。
シリコン単層を４〜５層分単結晶成長させた後、ゲート酸化膜が形成される。これはシリコン層を熱的に酸化することにより成され、その結果、Ｇｅとゲート酸化膜間に１〜２層のシリコン単層を残し、その後、高ｋ材料設ける処理を行う。図１はその結果得られた構造のＴＥＭ写真をしめす。図２はこのような構造の概略を示すものである。
図３は３通りの方法で形成されたｐ型ＧｅコンデンサのＣ−Ｖ測定を示す。エピタキシャルシリコン層がＧｅとゲート酸化膜間に存在する場合は、Ｃ−Ｖ曲線は、このようなシリコン層が存在しない場合に比べて、遙かに顕著な傾斜を示す。このことは、シリコン層が存在する場合は、Ｇｅとゲート酸化膜間インターフェースにおけるインターフェース状態密度（Ｎｉｔ）は減少することを意味している。図４はエピタキシャルシリコン層を用いた場合と用いない場合の形成されたｐ型ＧｅコンデンサのＩ−Ｖ曲線を示す。シリコン層が存在する場合は、破壊電圧は約１ボルト高くなる。
また、４層のシリコン層を有する１０μｍ×１０μｍのＧｅのｎ型及びｐ型ＦＥＴデバイスが作成される。これらデバイスにおける電荷のポンピング（吸入排出）測定では、一般的に用いられている技術であるＮＨ３アニール不活性化処理と比較して、Ｎｉｔ量の減少が確認される。図５では、その減少は約１０個であり、ｐ型ＦＥＴでは５ｅ１１ｃｍ−２ｎ型ＦＥＴでは１．５ｅ１２ｃｍ−２の値を生じていることを示す。
Ｎｉｔが低減することにより、シリコン不活性化が施されたデバイスロット（ｌｏｔ）は、深いサブミクロンのｎ型及びｐ型ＦＥＴデバイスを請け負うといった利点を生じる。それらの低い電界効果移動度μｅｆｆとＩＳ−ＶＧ特性を図６と図７に示す。シリコンで不活性化された従来の１０μｍと０．１５μｍのデバイスにおいて得られたｐ型ＦＥＴの移動度は、リング形状の長いチャンネルデバイス（表１）上にＮＨ３またはＰＨ３を用いて得られた値と一致している。ｎ型ＦＥＴの移動度は、ＮＨ３不活性化用に公開されたデータより相当優れているが、やはり低いままである。優れたｎ型ＦＥＴの移動度は、ＰＨ３不活性化用に報告されているだけである
Figure 0005047486
 シリコン不活性化デバイスとｐ型及びｎ型ＦＥＴ用の関連公報間の低電界移動度μｅｆｆ及びＥＯＴの比較
ドープ処理されたＧｅ基板上において、例えばＳＲＰ（広がり抵抗探測）やＳＳＲＭ（走査広がり抵抗顕微鏡検査）などの広がり抵抗解析を行う場合は、金属針とＧｅ表面との間で点接触が行われる。Ｇｅと針を直接接触させると、Ｇｅ側で空乏層が発生するためショットキーコンタクトが形成される。本発明の請求項で記載したように、ドープ処理されたＧｅ基板を単層の非ドープシリコン層を用いて不活性化すると、ショットキーコンタクトは実質オーミックコンタクトに変化する。図８は、２層分の厚さのエピタキシャル成長による単結晶シリコン層を用いてドープ処理されたＧｅ資料は、シリコン層を用いない資料に比べて、オームの法則に則った電流・電圧特性に近いグラフを示すことを証明している。これにより、広がり抵抗解析を簡単にするとともに、その精度を高いものに改善する。
シリコンで不活性化されたＧｅ上の高ｋゲートスタックのＴＥＭ写真である。 シリコンで不活性化されたＧｅ上の高ｋゲートスタックの概略図である。 異なる３通りの方法で形成されたｐ型ＧｅコンデンサのＣ−Ｖ測定のグラフ図である。 エピタキシャルシリコン層を用いた場合と用いないで形成されたｐ型ＧｅコンデンサのＩ−Ｖ曲線のグラフ図である。 Ｓｉで不活性化されたＧｅのｎ型及びｐ型ＦＥＴとＮＨ３アニールで不活性化されたＧｅのＮｉｔ比較図である。 １０μｍ及び０．１５μｍのｎ型ＦＥＴの低電界効果移動度μｅｆｆと対応するＩＳ−ＶＧ特性を示す図である。 １０μｍ及び０．１５μｍのｐ型ＦＥＴの低電界効果移動度μｅｆｆと対応するＩＳ−ＶＧ特性を示す図である。 シリコン不活性化層を用いた場合と用いない場合のＳＲＰ電流・電圧特性図である。

Claims (9)

  1. 半導体デバイスの製造方法であって、
    ゲルマニウムを含むか、または、ゲルマニウムより成る単結晶基板の表面を形成する工程と、
    シリコン層が上記基板表面と格子整合するように、シリコン層を上記基板表面に形成する工程と、
    シリコン層を部分的に酸化して、シリコン層の上にシリコン酸化層を形成し、シリコン層の膜厚を後続の工程において基板表面の不活性化を構成する数の単層に減らす工程と、
    シリコン酸化層の上にゲート材料を堆積する工程と、を備えたことを特徴とする方法。
  2. 前記シリコン層は、後続の工程において、基板表面の不活性化を構成する請求項１に記載の方法。
  3. 前記形成されたシリコン層の厚さは、少なくとも１つの後続する工程中に、前記シリコン層が基板表面の不活性化を構成するように選択される請求項１に記載の方法。
  4. 前記堆積工程後に、前記シリコン層の厚さは単層の１〜６層分の厚さとする請求項１に記載の方法。
  5. 前記シリコン層を形成する前の段階では、半導体基板を酸化物の無い状態とする工程を更に有する請求項１〜４のいずれか一項に記載の方法。
  6. 前記シリコン層はエピタキシャル成長法で形成される請求項１〜５のいずれか一項に記載の方法。
  7. 前記エピタキシャル成長処理において、シリコン前駆体として、シラン、ジクロロシラン、トリシラン、またはこれらの組合せが使用される請求項６に記載の方法。
  8. 前記エピタキシャル成長処理において、窒素（Ｎ２）がキャリヤ気体として使用される請求項７に記載の方法。
  9. 前記シリコン前駆体としてトリシランが、前記キャリヤ気体として窒素（Ｎ２）が使用される請求項８に記載の方法。
JP2005299280A 2004-10-13 2005-10-13 半導体デバイスの製造方法 Active JP5047486B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US61886304P 2004-10-13 2004-10-13
US60/618,863 2004-10-13

Publications (2)

Publication Number Publication Date
JP2006173574A JP2006173574A (ja) 2006-06-29
JP5047486B2 true JP5047486B2 (ja) 2012-10-10

Family

ID=36168907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005299280A Active JP5047486B2 (ja) 2004-10-13 2005-10-13 半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US20060086950A1 (ja)
EP (1) EP1655767B1 (ja)
JP (1) JP5047486B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138063A1 (en) * 2006-05-26 2007-12-06 Interuniversitair Microelektronica Centrum (Imec) Method for reducing the surface roughness of a semiconductor substrate
GB0802088D0 (en) * 2008-02-05 2008-03-12 Panalytical Bv Imaging detector
JP5752254B2 (ja) * 2010-09-28 2015-07-22 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体デバイス
EP2461352B1 (en) 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
US8809152B2 (en) * 2011-11-18 2014-08-19 International Business Machines Corporation Germanium oxide free atomic layer deposition of silicon oxide and high-k gate dielectric on germanium containing channel for CMOS devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211238A (en) * 1981-06-22 1982-12-25 Nec Corp Semiconductor device
JPS63252478A (ja) * 1987-04-09 1988-10-19 Seiko Instr & Electronics Ltd 絶縁ゲ−ト型半導体装置
US4987095A (en) * 1988-06-15 1991-01-22 International Business Machines Corp. Method of making unpinned oxide-compound semiconductor structures
JPH03116834A (ja) * 1989-09-29 1991-05-17 Nec Corp ｎ型ＧａＡｓを用いた半導体構造の製造方法
US5168330A (en) * 1990-12-03 1992-12-01 Research Triangle Institute Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer
JP3147036B2 (ja) * 1997-05-02 2001-03-19 日本電気株式会社 化合物半導体装置及びその製造方法
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
EP1192647B1 (en) * 1999-06-25 2010-10-20 Massachusetts Institute Of Technology Oxidation of silicon on germanium
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films

Also Published As

Publication number Publication date
EP1655767A3 (en) 2006-06-21
EP1655767A2 (en) 2006-05-10
EP1655767B1 (en) 2017-03-22
US20060086950A1 (en) 2006-04-27
JP2006173574A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
US7919381B2 (en) Germanium substrate-type materials and approach therefor
JP4249184B2 (ja) 窒化物半導体成長用基板
JP5204105B2 (ja) 基板上への単結晶ＧｅＮの成長
JP5203133B2 (ja) 半導体デバイスの製造方法
US7709403B2 (en) Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
US9252232B2 (en) Multi-plasma nitridation process for a gate dielectric
JP5047486B2 (ja) 半導体デバイスの製造方法
US10297456B2 (en) Dielectric structures for nitride semiconductor devices
US9184240B2 (en) Method of producing semiconductor wafer, and semiconductor wafer
JP2020021828A (ja) 半導体装置および半導体装置の製造方法
CN114999921A (zh) 具有硅锗鳍片的半导体结构及其制造方法
US20060088966A1 (en) Semiconductor device having a smooth EPI layer and a method for its manufacture
EP1936670A2 (en) Method to improve the Selective Epitaxial Growth (SEG) Process
KR101108574B1 (ko) 탄화규소계 반도체 소자 및 제조 방법
TWI249841B (en) Fabrication of high dielectric constant and low leakage current InP MOS capacitor
CN114497368A (zh) 一种提高掺杂氧化铪薄膜铁电器件性能的方法
JP2002531947A (ja) バイポーラトランジスタからなる半導体装置の製造方法
Matero et al. Atomic layer deposition of GeO 2
CN107633999A (zh) 二氧化硅介质层的制备方法
JPH0524978A (ja) Ｓｉ基板上のＧａＡｓエピタキシヤル層の有機金属化学蒸着法によるデルタードーピング層形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250