Nothing Special   »   [go: up one dir, main page]

JP5045229B2 - ストレージシステム及びストレージ装置 - Google Patents

ストレージシステム及びストレージ装置 Download PDF

Info

Publication number
JP5045229B2
JP5045229B2 JP2007128326A JP2007128326A JP5045229B2 JP 5045229 B2 JP5045229 B2 JP 5045229B2 JP 2007128326 A JP2007128326 A JP 2007128326A JP 2007128326 A JP2007128326 A JP 2007128326A JP 5045229 B2 JP5045229 B2 JP 5045229B2
Authority
JP
Japan
Prior art keywords
data
unit
storage
range information
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007128326A
Other languages
English (en)
Other versions
JP2008282345A (ja
Inventor
星児 鈴木
訓啓 瀬野
健 上村
信男 森
純二 岡田
範彦 黒石
学 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2007128326A priority Critical patent/JP5045229B2/ja
Priority to US11/999,128 priority patent/US20080288674A1/en
Priority to KR1020070133258A priority patent/KR101093593B1/ko
Priority to CN2007103012937A priority patent/CN101308474B/zh
Publication of JP2008282345A publication Critical patent/JP2008282345A/ja
Application granted granted Critical
Publication of JP5045229B2 publication Critical patent/JP5045229B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/40—Data acquisition and logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

本発明は、ストレージシステム及びストレージ装置に関する。
従来、ホストコンピュータ（以下、ホストと略す。）に半導体ディスク装置を接続し、半導体ディスク装置に記憶されたデータをバックアップする技術が提案されている（例えば、特許文献１参照）。
特許文献１によれば、この半導体ディスク装置は、記憶媒体としての半導体メモリと、バックアップディスクとを備える。そして、この半導体ディスク装置は、半導体メモリに記憶されたデータを必要に応じてバックアップディスクに記憶し、障害発生時にバックアップディスクに記憶されたデータを半導体メモリに復元することができる。
特開平６−８９１４８号公報
本発明の目的は、記憶領域を有効活用することができるとともに、システムの構成を簡素化することできるストレージシステム及びストレージ装置を提供することにある。
本発明は、上記目的を達成するため、以下のストレージシステム及びストレージ装置を提供する。
［１］データが入出力される複数のデータ入出力部と、前記複数のデータ入出力部を介して入出力される前記データを記憶するデータ記憶部と、前記データ記憶部の記憶領域を前記複数のデータ入出力部にそれぞれ割り当てる範囲を示す範囲情報を記憶する範囲情報記憶部と、前記範囲情報記憶部に記憶された前記範囲情報に基づいて、前記データ記憶部に対して前記データの読み書き制御を行うとともに、所定の信号が前記データ入出力部から入力されたとき、前記範囲情報記憶部が記憶する前記範囲情報を予め定められた範囲情報に書き換えて前記複数のデータ入出力部にそれぞれ割り当てる記憶領域を交換する第１の制御部とを有するストレージ装置と、前記複数のデータ入出力部に対応して設けられ、前記複数のデータ入出力との間でデータの入出力を行うとともに、所定の場合に、前記所定の信号を前記データ入出力部に入力する複数の第２の制御部とを備えたストレージシステム。
［２］前記第２の制御部は、前記データ入出力部との間におけるデータの入出力上で障害を検出したとき、障害通知信号を前記所定の信号として入力し、前記第１の制御部は、前記障害通知信号が前記データ入出力部から入力されたとき、そのデータ入出力部に割り当てられた前記記憶領域が前記障害通知信号を入力していない前記データ入出力部に割り当てられるように、前記範囲情報を書き換えて前記複数のデータ入出力部にそれぞれ割り当てる記憶領域を交換する前記［１］に記載のストレージシステム。
［３］前記データ記憶部は、前記記憶領域を複数に分割した複数の分割記憶領域を備え、前記第２の制御部は、前記分割記憶領域に対して前記データの入出力を行うとき、前記データの先入れ先出しを制御するためのタイミング信号を前記所定の信号として入力し、前記第１の制御部は、前記タイミング信号が入力されたとき、前記複数の分割記憶領域のうち１つの分割記憶領域が前記データ入出力部に割り当てられるように、前記範囲情報を書き換えて、前記分割記憶領域に対して前記データの読み書き制御を行う前記［１］に記載のストレージシステム。
［４］前記データ記憶部は、前記記憶領域を複数に分割した複数の分割記憶領域を備え、前記第２の制御部は、前記記憶領域に対して前記データの入出力を行うとき、前記データの入出力を指示するデータセット信号、及び前記データを複数に分割した分割データの入出力を指示するシフト信号を前記所定の信号として入力し、前記第１の制御部は、前記データセット信号が入力されたとき、前記記憶領域が前記データ入出力部に割り当てられるように、前記範囲情報を書き換えて、前記記憶領域に対して前記データの読み書き制御を行い、前記シフト信号が入力されたとき、前記複数の分割記憶領域のうち１つの分割記憶領域が前記データ入出力部に割り当てられるように、前記範囲情報を書き換えて、前記分割記憶領域に対して前記分割データの読み書き制御を行う前記［１］に記載のストレージシステム。
［５］データが入出力される複数のデータ入出力部と、前記複数のデータ入出力部を介して入出力される前記データを記憶するデータ記憶部と、前記データ記憶部の記憶領域を前記複数のデータ入出力部にそれぞれ割り当てる範囲を示す範囲情報を記憶する範囲情報記憶部と、前記範囲情報記憶部に記憶された前記範囲情報に基づいて、前記データ記憶部に対して前記データの読み書き制御を行うとともに、所定の信号が前記データ入出力部から入力されたとき、前記範囲情報記憶部が記憶する前記範囲情報を予め定められた範囲情報に書き換えて前記複数のデータ入出力部にそれぞれ割り当てる記憶領域を交換する制御部とを備えたストレージ装置。
請求項１に係るストレージシステムによれば、記憶領域を有効活用することができるとともに、システムの構成を簡素化することできる。
請求項２に係るストレージシステムによれば、障害発生時にデータのバックアップを簡便に行うことができる。
請求項３に係るストレージシステムによれば、データ処理効率を向上するとともに、ＦＩＦＯ（First In First Out）として動作するシステムを簡便に構築することができる。
請求項４に係るストレージシステムによれば、シフトレジスタとして動作するシステムを簡便に構築することができる。
請求項５に係るストレージ装置によれば、記憶領域を有効活用することができるとともに、記憶領域の割り当てを柔軟に変更することができる。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。このストレージシステム１００は、データを記憶するストレージ装置１と、ストレージ装置１に記憶されたデータの読み書きを行う第２の制御部１０４Ａ，１０４Ｂとから構成されている。なお、第２の制御部の数は、２つに限られず、３つ以上でもよい。
ストレージ装置１は、データが入出力される第１及び第２のデータ入出力部１０１Ａ，１０１Ｂと、第１及び第２のデータ入出力部１０１Ａ，１０１Ｂを介して入出力されるデータを記憶するデータ記憶部１０３と、データ記憶部１０３に対してデータの読み書き制御を行う第１の制御部１０２とから構成されている。
第１及び第２のデータ入出力部１０１Ａ，１０１Ｂは、第２の制御部１０４Ａ，１０４Ｂにそれぞれ接続されて、例えばＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）等のインターフェース規格に則ってデータの入出力を行う。
第１の制御部１０２に設けられた範囲情報記憶部１０２ａは、第１の制御部１０２により管理された内部的な情報を記憶する記憶部である。範囲情報記憶部１０２ａには、データ記憶部１０３からなる記憶領域を第１及び第２のデータ入出力部１０１Ａ，１０１Ｂにそれぞれ割り当てる記憶領域の範囲を示す範囲情報が記憶されている。
第１の制御部１０２は、記憶領域を１つの共有メモリ空間として扱うためのメモリ管理を行う回路を備える。また、第１の制御部１０２は、範囲情報記憶部１０２ａに記憶された範囲情報に基づいて、データ記憶部１０３に対してデータの読み書き制御を行う回路を備える。
また、第１の制御部１０２は、後述する所定の信号が第１及び第２のデータ入出力部１０１Ａ，１０１Ｂから入力されたとき、範囲情報記憶部１０２ａが記憶する範囲情報を予め定められた範囲情報に書き換える。
データ記憶部は、例えばＤＲＡＭなどの揮発性の半導体メモリやフラッシュメモリなどの不揮発性の半導体メモリからなる。なお、データ記憶部は、複数の半導体メモリにより構成されていてもよいし、磁気ディスク装置により構成されていてもよい。また、データ記憶部は、半導体メモリと磁気ディスク装置とを組み合わせて構成されていてもよいし、それらに限られない。
第２の制御部１０４Ａ，１０４Ｂは、第１及び第２のデータ入出力部１０１Ａ，１０１Ｂに対応して設けられ、第１及び第２のデータ入出力部１０１Ａ，１０１Ｂとの間でデータの入出力を行うとともに、所定の場合に、所定の信号を第１及び第２のデータ入出力部１０１Ａ，１０１Ｂに入力する。
ここで、所定の場合とは、例えば第２の制御部１０４Ａ，１０４Ｂが第１及び第２のデータ入出力部１０１Ａ，１０１Ｂとの間におけるデータの入出力上で障害を検出した場合や、記憶領域を複数に分割した複数の分割記憶領域に対してデータの入出力を行う場合であり、それらの場合に限られない。
また、第２の制御部１０４Ａ，１０４Ｂは、所定の信号として、例えば第１及び第２のデータ入出力部１０１Ａ，１０１Ｂとの間におけるデータの入出力上で障害を検出したときは、障害通知信号を第１及び第２のデータ入出力部１０１Ａ，１０１Ｂに入力する。なお、所定の信号は、分割記憶領域に対するデータの先入れ先出しを制御するためのタイミング信号でもよいし、記憶領域全体に対してデータの入出力を指示するデータセット信号、及び分割記憶領域に対してそのデータを複数に分割した分割データの入出力を指示するシフト信号でもよいし、それらの信号に限られない。
以上の構成において、一方の第２の制御部１０４Ａから送られた所定の信号が、第１のデータ入出力部１０１Ａを介して第１の制御部１０２に入力されると、第１の制御部１０２は、範囲情報記憶部が記憶する範囲情報を予め定められた範囲情報に書き換える。
［第２の実施の形態］
図２は、本発明の第２の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。このストレージシステム１００Ａは、データを記憶する半導体ストレージ装置１Ａと、半導体ストレージ装置１Ａに記憶されたデータの読み書きを行う第１及び第２のホスト２Ａ、２Ｂとから構成されている。なお、ホストの数は、２つに限られず、１つ又は３つ以上でもよい。
（ホストの構成）
第１及び第２のホスト２Ａ、２Ｂは、ホストの各部を制御するＣＰＵ等からなる制御部（第２の制御部）２０Ａ，２０Ｂと、データを入力又は出力する通信部２１Ａ，２１Ｂと、領域設定プログラム２２０が記憶された記憶部２２Ａ，２２Ｂと、キーボード及びマウス等からなる入力部２３Ａ，２３Ｂと、各種の画面等を表示するＬＣＤ（液晶ディスプレイ）等からなる表示部２４Ａ，２４Ｂとからそれぞれ構成されている。このような第１及び第２のホスト２Ａ、２Ｂは、例えば、サーバ、パーソナルコンピュータ（ＰＣ）、ワークステーション（ＷＳ）等により構成されている。
制御部２０Ａ，２０Ｂは、領域設定プログラム２２０に従って動作することにより、半導体ストレージ装置１Ａとのデータの入出力において検出した障害を検出する障害検出手段、及び障害検出手段により検出された障害を通信部２１Ａ，２１Ｂを介して障害通知信号により通知する障害通知手段等としてそれぞれ機能する。
（半導体ストレージ装置の構成）
半導体ストレージ装置１Ａは、データが入出力される第１及び第２のホストインターフェース部（データ入出力部、以下ホストＩ／Ｆ部と略す。）１１Ａ，１１Ｂと、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂを介して入出力されるデータの読み書き制御を行うメインコントローラ（第１の制御部）１２と、メインコントローラ１２から送られたデータを記憶する複数のメモリカード（データ記憶部）１３とから構成されている。
複数のメモリカード１３は、メモリコントローラ１３０と、半導体メモリ１３１とから構成されている。
メモリコントローラ１３０は、メインコントローラ１２との間でシリアル伝送を行い、データの書き込み時にはメインコントローラ１２から送られたデータを指定された半導体メモリ１３１のアドレスに書き込み、データの読み出し時には指定された半導体メモリ１３１のアドレスからデータを読み出し、その読み出したデータをメインコントローラ１２に送る。
レジスタ（範囲情報記憶部）１２０は、メインコントローラ１２に設けられた記憶部であり、レジスタ１２０には、複数のメモリカード１３からなる記憶領域のうち、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂにそれぞれ割り当てる記憶領域の範囲を示す範囲情報が記憶されている。
メインコントローラ１２は、複数のメモリカード１３からなる記憶領域を１つの共有メモリ空間として扱うためのメモリ管理を行う回路を備え、レジスタ１２０に記憶された範囲情報に基づいて、メモリカード１３に対してデータの読み書き制御を行う回路を備える。その他は第１の実施の形態に係る第１の制御部１０２と同様に構成されている。
図３は、レジスタ１２０に記憶された範囲情報と、その範囲情報に基づいて第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂに割り当てられた記憶領域との一例を示す図である。範囲情報１２０ａ〜１２０ｃにおいて、第１の先頭アドレス、及び末尾アドレスは、第１のホストＩ／Ｆ部１１Ａに割り当てられた記憶領域の先頭及び末尾のアドレスをそれぞれ示す。また、第２の先頭アドレス及び末尾アドレスは、同様に、第２のホストＩ／Ｆ部１１Ｂに割り当てられた記憶領域の先頭及び末尾のアドレスを示す。
また、記憶領域１３ａ〜１３ｃは、複数のメモリカード１３からなる記憶領域を示し、アドレス「０ｘ００００００」から「０ｘ１ｆｆｆｆｆ」までの各アドレスに対して、それぞれ１バイト又は１ワードのデータを記憶するものである。なお、データの記録単位は、１バイト又１ワード単位に限らず、例えば５１２バイトを１ブロックとしたブロック単位でもよいし、それらに限られない。また、記憶領域１３ａ〜１３ｃは、任意の記憶容量を有するものでよく、記憶容量は、半導体メモリ１３１の記憶容量により変更してもよいし、メモリカード１３の数により変更してもよい。
図３（ａ）は、記憶領域１３ａを２分割した場合の範囲情報１２０ａの一例を示す。すなわち、第１のホストＩ／Ｆ部１１Ａには、アドレス「０ｘ００００００」から「０ｘ０ｆｆｆｆｆ」までの記憶領域が割り当てられ、第２のホストＩ／Ｆ部１１Ｂには、アドレス「０ｘ１０００００」から「０ｘ１ｆｆｆｆｆ」までの記憶領域が割り当てられている。
図３（ｂ）は、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂに割り当てられた記憶領域の間に、未使用領域（空き）を設けた場合の範囲情報１２０ｂの一例を示す。すなわち、第１のホストＩ／Ｆ部１１Ａには、アドレス「０ｘ１８００００」から「０ｘ１ｆｆｆｆｆ」までの記憶領域が割り当てられ、第２のホストＩ／Ｆ部１１Ｂには、アドレス「０ｘ０８００００」から「０ｘ０ｆｆｆｆｆ」までの記憶領域が割り当てられている。そして、記憶領域１３ｂには、アドレス「０ｘ００００００」から「０ｘ０７ｆｆｆｆ」までの未使用領域と、アドレス「０ｘ１０００００」から「０ｘ１７ｆｆｆｆ」までの未使用領域とが存在する。
図３（ｃ）は、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂに割り当てられた記憶領域を重複して設けた場合の範囲情報１２０ｃの一例を示す。すなわち、第１のホストＩ／Ｆ部１１Ａには、アドレス「０ｘ００００００」から「０ｘ０ｆｆｆｆｆ」までの記憶領域が割り当てられ、第２のホストＩ／Ｆ部１１Ｂには、アドレス「０ｘ００００００」から「０ｘ１ｆｆｆｆｆ」までの記憶領域が割り当てられている。そして、アドレス「０ｘ００００００」から「０ｘ０ｆｆｆｆｆ」までの記憶領域が、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂのどちらからもデータの入出力が可能な重複した記憶領域に該当する。
なお、範囲情報は、第１のホストＩ／Ｆ部１１Ａに割り当てられた記憶領域と、第２のホストＩ／Ｆ部１１Ｂに割り当てられた記憶領域とが、部分的に重複するようにしてもよいし、どちらかの記憶領域が他の記憶領域を包含するようにしてもよい。
（第２の実施の形態の動作）
次に、第２の実施の形態に係るストレージシステム１００Ａの動作の一例を図４を用いて説明する。図４（ａ）は、ストレージシステム１００Ａの正常動作時の範囲情報の一例を示す。範囲情報１２０ｄにより、第１のホスト／Ｆ部１１Ａには、アドレス「０ｘ００００００」から「０ｘ０ｆｆｆｆｆ」までの第１の記憶領域が割り当てられ、第２のホストＩ／Ｆ部１１Ｂには、アドレス「０ｘ１０００００」から「０ｘ１ｆｆｆｆｆ」までの第２の記憶領域が割り当てられている。従って、第１のホスト１Ａは、第１のホスト／Ｆ部１１Ａを介して第１の記憶領域に対してデータの入出力を行い、第２のホスト１Ｂは、第２のホスト／Ｆ部１１Ｂを介して第２の記憶領域に対してデータの入出力を行う。
ここで、第１のホスト１Ａにて障害が発生したとすると、第１のホスト１Ａの障害検出手段はその障害を検出する。次に、障害検出手段は、その障害を検出した旨を障害通知手段に送ると、障害通知手段は、通信部２１Ａを介して障害通知信号を半導体ストレージ装置１Ａに送信する。
次に、半導体ストレージ装置１Ａの第１のホストＩ／Ｆ部１１Ａが、その障害通知信号を受信すると、その障害通知信号をメインコントローラ１２に送る。
次に、メインコントローラ１２は、その障害通知信号を受信すると、障害通知信号の送信元ではない第２のホストＩ／Ｆ部１１Ｂに記憶領域の交換を通知する交換通知信号を送る。
次に、第２のホストＩ／Ｆ部１１Ｂは、メインコントローラ１２からの交換通知信号を受信すると、交換通知信号を第２のホスト２Ｂに送る。
次に、第２のホスト２Ｂの制御部２０Ｂが、その交換通知信号を通信部２１Ｂを介して受信すると、制御部２０Ｂは、半導体ストレージ装置１Ａとのデータの入出力を一旦停止し、交換準備完了信号を半導体ストレージ装置１Ａに返す。なお、制御部２０Ｂは、交換準備完了信号を返信する前に、表示部２４Ｂに交換通知信号を受信した旨を表示するようにしてもよい。
次に、第２のホストＩ／Ｆ部１１Ｂは、その交換準備完了信号を受信すると、その交換準備完了信号をメインコントローラ１２に送る。
次に、メインコントローラ１２は、第１のホストＩ／Ｆ部１１Ａから交換準備完了信号が入力されると、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂに割り当てられた記憶領域を交換するため、レジスタ１２０の範囲情報を書き換える。
図４（ｂ）は、記憶領域を交換したときの範囲情報の一例を示す。すなわち、範囲情報１２０ｅでは、第１のホスト／Ｆ部１１Ａには、第２の記憶領域が割り当てられ、第２のホストＩ／Ｆ部１１Ｂには、第１の記憶領域が割り当てられている。
次に、メインコントローラ１２は、第２のホストＩ／Ｆ部１１Ｂを介して、第２のホスト２Ｂに記憶領域の交換を通知する交換完了信号を送る。
次に、第２のホスト２Ｂの制御部２０Ｂが、通信部２１Ｂを介してその交換完了信号を受信すると、制御部２０Ｂは、第１の記憶領域に記憶されたデータの出力を半導体ストレージ装置１Ａに要求する。なお、制御部２０Ｂは、データの出力を要求する前に、表示部２４Ｂにデータの出力を要求する否かを確認する画面を表示するようにしてもよい。
次に、半導体ストレージ装置１Ａの第２のホストＩ／Ｆ部１１Ｂは、第２のホスト２Ｂからデータの出力の要求を受けると、その要求をメインコントローラ１２に送る。
次に、メインコントローラ１２は、その要求に基づいて、第１の記憶領域に記憶されたデータの読み出しを複数のメモリコントローラ１３０に要求する。
次に、メモリコントローラ１３０は、その要求を受信すると、第１の記憶領域のアドレス「０ｘ００００００」から「０ｘ０ｆｆｆｆｆ」までのアドレスに該当する半導体メモリ１３１から、その半導体メモリ１３１に記憶されているデータを読み出す。そして、メモリコントローラ１３０は、その読み出したデータをメインコントローラ１２に読み出しデータとして送る。
メインコントローラ１２は、その読み出しデータを受信すると、第２のホストＩ／Ｆ部１１Ｂを介して、第２のホスト２Ｂに送る。
第２のホスト２Ｂの制御部２０は、その読み出しデータを通信部２１Ｂを介して受信すると、その受信したデータを記憶部２２に記憶する。
［第３の実施の形態］
次に、本発明の第３の実施の形態に係るストレージシステムについて説明する。本実施の形態に係るストレージシステムは、第２の実施の形態に係るストレージシステム１００Ａと比較して、記憶領域を交換する際の動作を変更したものである。すなわち、本実施の形態に係る第１及び第２のホスト２Ａ，２Ｂは、制御部２０Ａ，２０Ｂが領域設定プログラム２２０に従って動作することにより、表示部２４Ａ，２４Ｂに記憶領域を交換及び変更する画面を表示し、範囲情報の交換等の指示が入力部２３Ａ，２３Ｂにより入力されたときに、半導体ストレージ１Ａの範囲情報の交換等を行うものである。なお、本実施の形態に係るストレージシステムのその他の構成は、第２の実施の形態に係るストレージシステム１００Ａと共通であるため、その説明を省略する。
（第３の実施の形態の動作）
次に、第３の実施の形態に係るストレージシステムの動作の一例を説明する。まず、ユーザが、第１のホスト２Ａの入力部２３Ａにより領域設定プログラム２２０の起動を指示すると、制御部２０Ａは、その入力部２３Ａから送られた起動の指示を受け取り、領域設定プログラム２２０を起動する。なお、第２のホスト２Ｂの入力部２３Ｂによりユーザからの指示を受け付けて、制御部２０Ｂが領域設定プログラム２２０を起動してもよい。
次に、制御部２０Ａは、その起動した領域設定プログラム２２０に従って動作し、表示部２４Ａに記憶領域を交換する画面を表示する。
図５は、第１のホスト２Ａの表示部２４Ａに表示される領域設定画面の一例を示す。この領域設定画面２４０は、ユーザからの命令（コマンド）を受け付けるコマンドプロンプトとして機能するものである。すなわち、制御部２０Ａは、入力部２３Ａにより入力されたコマンドを受け取ると、そのコマンドを解釈し、通信部２１Ａを介して、半導体ストレージ１Ａのレジスタ１２０に記憶された範囲情報にアクセスして、そのコマンドを実行し、その実行した結果を領域設定画面２４０に表示するものである。
まず、ユーザが、範囲情報を表示する表示コマンド２４１Ａとして「ＶＩＥＷ」を入力すると、制御部２０Ａは、レジスタ１２０の範囲情報にアクセスして、レジスタ１２０に記憶されている範囲情報を読み出して、その結果を表示する。ここでは、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂには、重複した記憶領域として、アドレス「０ｘ０００００００」から「０ｘ１ｆｆｆｆｆｆ」までのアドレスが割り当てられている。
次に、ユーザが、記憶領域の割り当てを変更する設定コマンド２４２として「Ｓｅｔ ２：１」を入力すると、制御部２０Ａは、レジスタ１２０の範囲情報にアクセスして、第１のホストＩ／Ｆ部１１Ａの記憶領域と、第２のホストＩ／Ｆ部１１Ｂの記憶領域との記憶容量の比率が２対１になるように範囲情報を書き換える。そして、ユーザが、表示コマンド２４１Ｂを入力すると、制御部２０Ａは、書き換えられた範囲情報にアクセスし、第１のホストＩ／Ｆ部１１Ａにアドレス「０ｘ０００００００」から「０ｘ１４ｆｆｆｆｆ」までの記憶領域が割り当てられ、第２のホストＩ／Ｆ部１１Ｂにアドレス「０ｘ１５０００００」から「０ｘ１ｆ７ｆｆｆｆ」までの記憶領域が割り当てられていることを示す内容を領域設定画面２４０に表示する。
次に、ユーザが、記憶領域の交換を行う交換コマンド２４３として「Ｅｘｃｈｅｎｇｅ」を入力すると、制御部２０Ａは、レジスタ１２０の範囲情報にアクセスして、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂの記憶領域を交換するように、範囲情報を書き換える。そして、ユーザが、表示コマンド２４１Ｃを入力すると、制御部２０Ａは、交換された範囲情報にアクセスし、第１のホストＩ／Ｆ部１１Ａにアドレス「０ｘ１５０００００」から「０ｘ１ｆ７ｆｆｆｆ」までの記憶領域が割り当てられ、第２のホストＩ／Ｆ部１１Ｂにアドレス「０ｘ０００００００」から「０ｘ１４ｆｆｆｆｆ」までの記憶領域が割り当てられていることを示す内容を領域設定画面２４０に表示する。
［第４の実施の形態］
図６は、本発明の第４の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。このストレージシステム１００Ｂを構成する半導体ストレージ装置１Ｂは、第２の実施の形態に係る半導体ストレージ装置１Ａと比較して、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂに、第１及び第２のホスト２Ａ，２Ｂとの間のデータの入出力上で障害が発生したか否かを検出するエラー検出部１１０Ａ，１１０Ｂをさらに備えている。なお、ストレージシステム１００Ｂのその他の構成は、第２の実施の形態に係るストレージシステム１００Ａと共通であるため、その説明を省略する。
エラー検出部１１０Ａ，１１０Ｂは、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂと通信部２Ａ，２Ｂとの間のデータの入出力上でハードウェア障害が発生したことを検出する。ハードウェア障害の検出は、例えばハミング符号方式やリードソロモン符号方式等の誤り訂正符号により行ってもよいし、検出した障害の検出頻度を示すエラーレートにより行ってもよいし、電源異常、温度異常等を監視する監視回路により行ってもよい。また、それらを組み合わせたものでもよく、それらに限られない。そして、エラー検出部１１０Ａ，１１０Ｂは、ハードウェア障害を検出すると、その旨を障害通知信号としてメインコントローラ１２に送る。
（第４の実施の形態の動作）
次に、第４の実施の形態に係るストレージシステム１００Ｂの動作の一例を説明する。まず、第１のホスト２Ａが、半導体ストレージ装置１Ｂに対してデータの書き込みを要求する場合、第１のホスト２Ａの制御部２０Ａは、その書き込みデータとその書き込みデータの書き込みアドレスとを半導体ストレージ装置１Ｂに送信する。ここでは、第２の実施の形態と同様に、第１のホスト／Ｆ部１１Ａには、第１の記憶領域が割り当てられ、第２のホストＩ／Ｆ部１１Ｂには、第２の記憶領域が割り当てられているものとする。
次に、半導体ストレージ装置１Ｂの第１のホストＩ／Ｆ部１１Ａは、その書き込みデータを受信すると、第１のホストＩ／Ｆ部１１Ａに設けられたエラー検出部１１０Ａは、その書き込みデータの入力においてハードウェア障害が発生した否か確認する。
次に、エラー検出部１１０Ａが、その書き込みデータの入力においてハードウェア障害を検出しなかった場合は、書き込みデータをメインコントローラ１２に送る。そして、メインコントローラ１２は、メモリコントローラ１３０を介して、書き込みアドレスに該当する半導体メモリ１３１に書き込みデータを書き込む。
また、エラー検出部１１０Ａが、その書き込みデータの入力においてハードウェア障害を検出した場合は、障害通知信号をメインコントローラ１２に送る。
次に、メインコントローラ１２は、エラー検出部１１０Ａから障害通知信号を受信すると、記憶領域の交換を通知する交換通知信号を、障害通知信号の送信元ではない第２のホストＩ／Ｆ部１１Ｂを介して、第２のホスト２Ｂに送る。
次に、第２のホスト２Ｂの制御部２０Ｂが、その交換通知信号を受信すると、制御部２０Ｂは、半導体ストレージ装置１Ａとのデータの入出力を一旦停止し、交換準備完了信号を半導体ストレージ装置１Ｂに送る。
次に、半導体ストレージ装置１Ｂのメインコントローラ１２は、第１のホストＩ／Ｆ部１１Ａを介して、交換準備完了信号を受信すると、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂに割り当てられた記憶領域を交換するため、レジスタ１２０の範囲情報を書き換え、第２のホストＩ／Ｆ部１１Ｂを介して、第２のホスト２Ｂに記憶領域の交換を通知する交換完了信号を送る。
次に、第２のホスト２Ｂが、通信部２１Ｂを介してその交換完了信号を受信すると、第２の実施の形態と同様に、制御部２０Ｂは、第１の記憶領域に記憶されたデータの出力を半導体ストレージ装置１Ｂに要求する。
次に、半導体ストレージ装置１Ｂは、その要求に基づいて、メモリコントローラ１３０を介して第１の記憶領域に記憶されたデータを読み出し、その読み出したデータを第２のホスト２Ｂに読み出しデータとして送る。
第２のホスト２Ｂの制御部２０Ｂは、通信部２１Ｂを介してその読み出しデータを受信し、その受信した読み出しデータを記憶部２２に記憶する。
［第５の実施の形態］
図７は、本発明の第５の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。このストレージシステム１００Ｃは、第２から第４のいずれかの実施の形態に係る半導体ストレージ装置１Ｃに、データの先入れ先出しを行う１台のホスト２Ｃが接続されている。
ホスト２Ｃは、データを書き込むための書き込み用通信部２５、及びデータを読み出すための読み出し用通信部２６の２つの通信部を備え、それらの通信部は、半導体ストレージ装置１Ｃの第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂにそれぞれ接続されている。なお、書き込み用通信部２５及び読み出し用通信部２６は、第２の実施の形態に係る通信部２１を２つ設けたものでもよい。
制御部２０Ｃは、記憶部２２に記憶されている制御プログラム２２１に従って動作することにより、データ処理を行い、データ処理の際に中間データや処理済みデータ等の各種のデータを生成するデータ処理手段と、半導体ストレージ装置１Ｃの記憶領域をＦＩＦＯ（First In First Out）として、データ処理手段により生成された各種のデータの先入れ先出しを制御するデータ制御手段等として機能する。
（第５の実施の形態の動作）
次に、第５の実施の形態に係るストレージシステム１００Ｃの動作の一例を図８、図９を用いて、図１０に示すフローチャートに従って説明する。まず、ホスト２Ｃの制御部２０Ｃが、データ処理手段によりデータ処理を行い、その際中間データが生成されたとする。次に、データ処理手段は、その中間データを書き込みデータとしてデータ制御手段に送る。
次に、データ制御手段は、データ処理手段から書き込みデータを受信すると、データ制御手段は、書き込み用通信部２５を介して、書き込み信号及び書き込みデータを半導体ストレージ装置１Ｃに送る（Ｓ１００）。
次に、半導体ストレージ装置１Ｃのメインコントローラ１２は、第１のホストＩ／Ｆ部１１Ａを介してその書き込み信号及び書き込みデータを受信すると、メインコントローラ１２は、書き込みデータをレジスタ１２０に記憶されている範囲情報に基づいて、メモリカード１３に記憶する（Ｓ１０１）。
ここで、図８（ａ）は、レジスタ１２０に記憶されている範囲情報を示す。この範囲情報１２０ｆでは、第１のホストＩ／Ｆ部１１Ａに対応する第１の先頭アドレスに「５Ｍ＋１」、第１の末尾アドレスに「６Ｍ」と記憶されている。従って、メインコントローラ１２は、図８（ｂ）に示す記憶領域１３ｆを８分割した分割記憶領域の１つである第６の記憶領域１３２ｆに書き込みデータを記憶する。なお、図８（ｂ）における第１から第８の記憶領域１３２ａ〜１３２ｈには、それぞれ別個のデータを記憶することができる。
次に、ホスト２Ｃのデータ制御手段は、第１のホストＩ／Ｆ部１１Ａに対応する書き込み領域をインクリメントする（Ｓ１０１）。例えば、図８（ａ）に示すように第１のホストＩ／Ｆ部１１Ａに割り当てられた範囲情報に先頭アドレス「５Ｍ＋１」、末尾アドレス「６Ｍ」と記憶されている場合は、データ制御手段は、それらのアドレスに分割記憶領域の記憶容量Ｍを加算した先頭アドレス「６Ｍ＋１」、末尾アドレス「７Ｍ」、すなわち第７の記憶領域１３２ｇに範囲情報を書き換えるように、書き込み用通信部２５を介して半導体ストレージ装置１Ｃに制御信号（タイミング信号）を送る。
そして、メインコントローラ１２は、その制御信号を第１のホストＩ／Ｆ部１１Ａを介して受信すると、第１の先頭アドレスを「６Ｍ＋１」に、第１の末尾アドレスを「７Ｍ」に書き換える。ここで、図９（ａ）は、書き換えられた範囲情報１２０ｇを示す。なお、書き込み信号と制御信号とは、同時に送信されてもよいし、１つの信号で両方の信号を兼ねたものでもよい。
次に、データ制御手段は、インクリメントした書き込み領域が記憶領域の範囲外にあるか否か判断する（Ｓ１０３）。すなわち、図８（ｃ）に示すように第８の記憶領域１３２ｈの次に第１の記憶領域１３２ａが配置されるように記憶領域１３ｆをリング状に見たてた場合に、インクリメントする前の書き込み領域が、第８の記憶領域１３２ｈであるときは、第８の記憶領域１３２ｈをインクリメントした書き込み領域は、記憶領域の範囲外にあると判断する。
次に、データ制御手段が、インクリメントした書き込み領域が記憶領域の範囲外にあると判断した場合は（Ｓ１０３：Ｙｅｓ）、書き込み領域を初期領域、すなわち第１の記憶領域１３２ａに戻すため、範囲情報の先頭アドレスを「１」に、末尾アドレスを「Ｍ」に書き換えるように、ステップＳ１０１と同様に、半導体ストレージ装置１Ｃに制御信号を送る。（Ｓ１０４）。そして、メインコントローラ１２は、その制御信号を受信すると、第１のホストＩ／Ｆ部１１Ａに対応する範囲情報を初期領域を示すアドレスに書き換える。
上記ステップＳ１０３において、データ制御手段が、書き込み領域が記憶領域の範囲外にないと判断した場合は（Ｓ１０３：Ｙｅｓ）、書き込み領域を初期領域に戻さずに次のステップに進む。
次に、データ制御手段は、書き込み領域が読み出し領域を超えていないか否か判断する（Ｓ１０５）。すなわち、記憶領域１３ｆをリング状に見たてた場合に、書き込み領域が読み出し領域を超えて、データがまだ読み出されていない分割記憶領域に書き込みデータを上書きしないように確認するものである。例えば、範囲情報に次の書き込み領域の先頭アドレスに「５Ｍ＋１」、末尾アドレスに「６Ｍ」と記憶され、読み出し領域にも先頭アドレスに「５Ｍ＋１」、末尾アドレスに「６Ｍ」と記憶されている場合は、書き込み領域が読み出し領域を超えていると判断する。
次に、書き込み領域が読み出し領域を超えていない場合は（Ｓ１０５：Ｙｅｓ）、ステップＳ１００に戻り、データ制御手段は、次の書き込み信号がデータ処理手段から入力されるまで待機する。
その後、データ制御手段が、データ処理手段から次の書き込み要求を受信すると、上記と同様に、次の書き込み信号及び書き込みデータを半導体ストレージ装置１Ｃに送る（Ｓ１００）。そして、メインコントローラ１２は、その書き込み信号及び書き込みデータを受信すると、図９（ａ）に示す範囲情報１２０ｇに基づいて、第７の記憶領域１３２ｇにその書き込みデータを記憶する。
上記ステップＳ１０５において、書き込み領域が読み出し領域を超えている場合は（Ｓ１０５：Ｎｏ）、ステップＳ１００に戻らずに、データ制御手段は、読み出し領域がインクリメントされるまで待機する。
一方、ホスト２Ｃの制御部２０Ｃが、データ処理手段により処理すべきデータを取得するため、半導体ストレージ装置１Ｃに記憶された中間データの読み出しを要求したとする。次に、データ処理手段は、その読み出し要求をデータ制御手段に送る。
次に、データ制御手段は、データ処理手段から読み出し要求を受信すると、データ制御手段は、読み出し用通信部２６を介して、半導体ストレージ装置１Ｃに読み出し信号を送る（Ｓ２００）。なお、データ制御手段は、書き込み信号と読み出し信号とを同時に送信してもよいし、別のタイミングでそれぞれ送信してもよい。また、データ制御手段は、書き込み信号を連続して送信してもよいし、読み出し信号を連続して送信してもよい。
次に、半導体ストレージ装置１Ｃのメインコントローラ１２は、第２のホストＩ／Ｆ部１１Ｂを介して読み出し信号を受信すると、メインコントローラ１２は、範囲情報に基づいて、第２のホストＩ／Ｆ部１１Ｂに割り当てられた分割記憶領域に該当するメモリカード１３からデータを読み出す（Ｓ２０１）。
ここで、図８（ａ）に示すように、第２のホストＩ／Ｆ部１１Ｂの範囲情報に先頭アドレス「１」、末尾アドレス「Ｍ」と記憶されている場合は、それらのアドレスが示す記憶領域、すなわち図８（ｂ）に示す第１の記憶領域１３２ａからデータを読み出す。
次に、メインコントローラ１２は、その読み出したデータを読み出しデータとして、ホストＩ／Ｆ部１１Ｂを介してホスト２Ｃに送る。
次に、ホスト２Ｃのデータ制御手段が、その読み出しデータを受信すると、データ制御手段は、その読み出しデータをデータ処理手段に送る。
次に、データ制御手段は、第２のホストＩ／Ｆ部１１Ｂに対応する読み出し領域を、ステップＳ１０２と同様にインクリメントし（Ｓ２０２）、インクリメントした読み出し領域が記憶領域の範囲外にあるか否か判断する（Ｓ２０３）。
次に、データ制御手段が、インクリメントした読み出し領域が記憶領域の範囲外にあると判断した場合は（Ｓ２０３：Ｙｅｓ）、読み出し領域を初期領域に戻す（Ｓ２０４）。
上記ステップＳ２０３において、データ制御手段が、書き込み領域が記憶領域の範囲外にないと判断した場合は（Ｓ２０３：Ｙｅｓ）、書き込み領域を初期領域に戻さずに、次のステップに進む。
次に、データ制御手段は、読み出し領域が読み出し領域を超えていないか否か、ステップ１０５と同様に判断し（Ｓ２０５）、読み出し領域が書き込み領域を超えていない場合は（Ｓ２０５：Ｙｅｓ）、ステップＳ２００に戻り、データ制御手段は、次の読み出し信号がデータ処理手段から入力されるまで待機する。
その後、データ制御手段が、データ処理手段から次の読み出し要求を受信すると、上記と同様に、次の読み出し信号を半導体ストレージ装置１Ｃに送る（Ｓ２００）。そして、メインコントローラ１２は、その読み出し信号を受信すると、図９（ａ）に示す範囲情報１２０ｇに基づいて、第２の記憶領域１３２ｂから読み出しデータを読み出して、ホスト２Ｃに送信する。
上記ステップＳ２０５において、読み出し領域が書き込み領域を超えている場合は（Ｓ２０５：Ｎｏ）、ステップＳ２００に戻らずに、書き込み領域がインクリメントされるまで待機する。
［第６の実施の形態］
図１１は、本発明の第６の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。このストレージシステム１００Ｄは、第１から第３のホストＩ／Ｆ部１１Ａ〜１１Ｃを有する半導体ストレージ装置１Ｄに、３台のホスト２Ｄ〜２Ｆがそれぞれ接続されている。
第１のホスト２Ｄは、半導体ストレージ装置１Ｄにデータを書き込むための書き込み用通信部２５を備え、書き込み用通信部２５は、半導体ストレージ装置１Ｄの第１のホストＩ／Ｆ部１１Ａに接続されている。また、第２及び第３のホスト２Ｅ，２Ｆは、半導体ストレージ装置１Ｄのデータを読み出すための読み出し用通信部２６Ａ，２６Ｂをそれぞれ備え、それらの通信部は、半導体ストレージ装置１Ｄの第２及び第３のホストＩ／Ｆ部１１Ｂ，１１Ｃにそれぞれ接続されている。なお、ストレージシステム１００Ｄのその他の構成は、第５の実施の形態に係るストレージシステム１００Ｃと共通であるため、その説明を省略する。
（第６の実施の形態の動作）
次に、第６の実施の形態に係るストレージシステム１００Ｄの動作の一例を図１２及び図１３を用いて説明する。まず、第１のホスト２Ｄが、書き込み用通信部２５を介して、第５の実施の形態と同様に生成手段により生成された書き込みデータを書き込み信号とともに半導体ストレージ装置１Ｄに送る。
次に、半導体ストレージ装置１Ｄのメインコントローラ１２は、第１のホストＩ／Ｆ部１１Ａを介して書き込み信号及び書き込みデータを受信すると、その書き込みデータをレジスタ１２０に記憶されている範囲情報に基づいて、メモリカード１３に記憶する。
ここで、図１２（ａ）は、レジスタ１２０に記憶されている範囲情報を示す。この範囲情報１２０ｈでは、第１のホストＩ／Ｆ部１１Ａに第６の記憶領域１３２ｆが割り当てられており、メインコントローラ１２は、図１２（ｂ）に示す第６の記憶領域１３２ｆに書き込みデータを記憶する。
次に、第１のホスト２Ｄが、次の書き込み信号及び書き込みデータを半導体ストレージ装置１Ｄに送る場合は、前回書き込んだ分割記憶領域の次の分割記憶領域に書き込みデータが書き込まれるように範囲情報を書き換える制御信号を送る。また、前回書き込んだ分割記憶領域が、第８の記憶領域１３２ｈの場合には、第１のホスト２Ｄは、次の分割記憶領域が第１の記憶領域１３２ａになるように範囲情報を書き換える制御信号を送る。また、次の分割記憶領域にデータが書き込まれている場合は、第２及び第３のホスト２Ｅ，２Ｆがそのデータを読み出すまで、第１のホスト２Ｄは、書き込みデータの送信を待機する。
ここで、図１３（ａ）は、書き換えられた範囲情報を示す。この範囲情報１２０ｉでは、第１のホストＩ／Ｆ部１１Ａに第７の記憶領域１３２ｇが割り当てられており、メインコントローラ１２は、次の書き込みデータを図１３（ｂ）に示す第７の記憶領域１３２ｇに記憶する。
一方、第２及び第３のホスト２Ｅ，２Ｆのうち第２のホスト２Ｅが、読み出し用通信部２６Ａを介して、データの読み出し信号を半導体ストレージ装置１Ｄに送ったとする。なお、第３のホスト２Ｆが読み出し信号を送った場合も同様の動作を行う。
次に、半導体ストレージ装置１Ｄのメインコントローラ１２は、第２のホストＩ／Ｆ部１１Ｂを介して読み出し信号を受信すると、範囲情報に基づいて、第２のホストＩ／Ｆ部１１Ｂに割り当てられた分割記憶領域に該当するメモリカード１３からデータを読み出す。
ここで、図１２（ａ）の示す範囲情報１２０ｈでは、第２のホストＩ／Ｆ部１１Ｂに第１の記憶領域１３２ａが割り当てられており、メインコントローラ１２は、第１の記憶領域１３２ａからデータを読み出す。
次に、メインコントローラ１２は、その読み出したデータを読み出しデータとして、第２のホストＩ／Ｆ部１１Ｂを介して第２のホスト２Ｅに送る。そして、第２のホスト２Ｅは、その読み出しデータを読み出し用通信部２６Ａを介して受信する。
次に、第２のホスト２Ｅが、次の読み出し信号を半導体ストレージ装置１Ｄに送る場合は、前回読み出した分割記憶領域の次の分割記憶領域からデータを読み出すように範囲情報を書き換える制御信号を半導体ストレージ装置１Ｄに送る。
また、前回読み出した分割記憶領域が、第８の記憶領域１３２ｈの場合には、第２のホスト２Ｅは、次の分割記憶領域が第１の記憶領域１３２ａになるように範囲情報を書き換える制御信号を送る。また、次の分割記憶領域にデータが書き込まれていない場合は、第１のホスト２Ｄがデータを書き込むまで、第２のホスト２Ｅは、読み出し信号の送信を待機する。さらに、第２のホスト２Ｅは、両者の間で次の分割記憶領域が重複しないように読み出し領域を制御する。
ここで、図１３（ａ）に示す範囲情報１２０ｉでは、第２のホストＩ／Ｆ部１１Ａに第７の記憶領域１３２ｇが割り当てられており、メインコントローラ１２は、次の読み出しデータを図１３（ｂ）に示す第３の記憶領域１３２ｃから読み出す。
［第７の実施の形態］
図１４は、本発明の第７の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。このストレージシステム１００Ｅは、第１から第４のホストＩ／Ｆ部１１Ａ〜１１Ｄを有する半導体ストレージ装置１Ｅに、書き込み用通信部２５Ａ〜２５Ｃを備える第１から第３のホスト２Ｄ〜２Ｆと、読み出し用通信部２６を第４のホスト２Ｇとを合わせた計４台のホストがそれぞれ接続されている。なお、ストレージシステム１００Ｅのその他の構成は、第６の実施の形態に係るストレージシステム１００Ｄと共通であるため、その説明を省略する。
（第７の実施の形態の動作）
次に、第７の実施の形態に係るストレージシステム１００Ｅの動作の一例を図１５及び図１６を用いて説明する。まず、第１から第３のホスト２Ｄ〜２Ｆが、書き込み用通信部２５Ａ〜２５Ｂを介して、書き込みデータを書き込み信号とともに半導体ストレージ装置１Ｄに送る。
次に、半導体ストレージ装置１Ｅのメインコントローラ１２は、第１から第３のホストＩ／Ｆ部１１Ａ〜１１Ｃを介して書き込み信号及び書き込みデータを受信すると、その書き込みデータをレジスタ１２０に記憶されている範囲情報に基づいて、メモリカード１３に記憶する。すなわち、図１５（ａ）の示す範囲情報１２０ｊに基づいて、メインコントローラ１２は、図１５（ｂ）に示す第４から第６の記憶領域１３２ｄ〜１３２ｆに書き込みデータをそれぞれ記憶する。
次に、第１から第３のホスト２Ｄ〜２Ｆは、第６の実施の形態の動作と同様に、前回書き込んだ分割記憶領域の次の分割記憶領域に書き込み領域を書き換えて、前回書き込んだ分割記憶領域が、第８の記憶領域１３２ｈの場合には、第１の記憶領域１３２ａを書き込み領域とする制御信号を半導体ストレージ装置１Ｅに送る。また、次の書き込み領域にデータが書き込まれている場合は、第４のホスト２Ｇがそのデータを読み出すまで待機する。また、第１から第３のホスト２Ｄ〜２Ｆは、３者の間で次の分割記憶領域が重複しないように書き込み領域を制御する。
ここで、図１６（ａ）は、書き換えられた範囲情報を示す。この範囲情報１２０ｋでは、第１から第３のホストＩ／Ｆ部１１Ａ〜１１Ｃに対する書き込み領域が、第７の記憶領域１３２ｇ、第８の記憶領域１３２ｈ、第１の記憶領域１３２ａにそれぞれ割り当てられている。従って、メインコントローラ１２は、第１から第３のホスト２Ｄ〜２Ｆから送られる次の書き込みデータを図１６（ｂ）に示す第７の記憶領域１３２ｇ、第８の記憶領域１３２ｈ、第１の記憶領域１３２ａにそれぞれ記憶する。
一方、第４のホスト２Ｇが、読み出し用通信部２６を介して、データの読み出し信号を半導体ストレージ装置１Ｄに送った場合は、第６の実施の形態の動作と同様に、範囲情報に基づいてデータの読み出しを行う。
［第８の実施の形態］
図１７は、本発明の第８の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。このストレージシステム１００Ｆは、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂを有する半導体ストレージ装置１Ｆに、書き込み用通信部２５を備える第１のホスト２Ｄと、読み出し用通信部２６を備える第２のホスト２Ｅとがそれぞれ接続されている。なお、ホストの数は、２つに限られず、１つ又は３つ以上でもよい。
（第８の実施の形態の動作）
次に、第８の実施の形態に係るストレージシステム１００Ｆの動作の一例を図１８を用いて説明する。まず、第１のホスト２Ｄが、書き込み用通信部２５を介して、書き込み要求（データセット信号）とともに書き込みデータを半導体ストレージ装置１Ｄに送ったとする。
次に、半導体ストレージ装置１Ｄのメインコントローラ１２は、第１のホストＩ／Ｆ部１１Ａを介して書き込みデータを受信すると、範囲情報に基づいて、その書き込みデータを複数のメモリカード１３からなる記憶領域全体に記憶する。
ここで、図１８（ａ）は、範囲情報と記憶領域を示す。この範囲情報１２０ｍでは、第１のホストＩ／Ｆ部１１Ａに記憶領域全体が割り当てられており、メインコントローラ１２は、図１８（ｂ）に示すように、データ１からデータ８からなる書き込みデータを記憶領域全体に記憶する。
次に、第２のホスト２Ｅが、読み出し用通信部２６を介して、データの読み出し信号を半導体ストレージ装置１Ｄに送る。
次に、半導体ストレージ装置１Ｄのメインコントローラ１２は、第２のホストＩ／Ｆ部１１Ｂを介してその読み出し信号を受信すると、第２のホストＩ／Ｆ部１１Ｂに割り当てられた分割記憶領域に該当するメモリカード１３からデータを読み出す。すなわち、範囲情報１２０ｍでは、第２のホストＩ／Ｆ部１１Ｂに第１の記憶量記憶１３２ａが割り当てられているため、メインコントローラ１２は、第１の記憶領域１３２ａからデータを読み出す。
次に、メインコントローラ１２は、その読み出したデータを読み出しデータとして、第２のホストＩ／Ｆ部１１Ｂを介して第２のホスト２Ｅに送る。そして、第２のホスト２Ｅは、その読み出しデータを読み出し用通信部２６を介して受信する。
次に、第２のホスト２Ｅは、前回読み出した分割記憶領域の次の分割記憶領域からデータを読み出すように、範囲情報を書き換えるシフト信号を送る。次に、メインコントローラ１２は、そのシフト信号を受信すると、第２のホストＩ／Ｆ部１１Ｂに対応する範囲情報を書き換える。
ここで、図１８（ｄ）は、書き換えられた範囲情報を示す。この範囲情報１２０ｎでは、第１の記憶領域１３２ａの次の分割記憶領域として、第２の記憶領域１３２ｂが第２のホストＩ／Ｆ部１１Ｂに割り当てられている。
次に、半導体ストレージ装置１Ｄのメインコントローラ１２は、第２のホストＩ／Ｆ部１１Ｂを介して次の読み出し信号を受信すると、範囲情報１２０ｎに基づいて、図１８（ｄ）に示すように第２の記憶領域１３２ｂからデータを読み出す。なお、シフト信号と読み出し信号とは、同時に送信されてもよいし、１つの信号で両方の信号を兼ねたものでもよい。
次に、メインコントローラ１２は、第８の記憶領域１３２ｈまで順次データを読み出すと、次の読み出し領域を第１の記憶領域１３２ａに書き換える。そして、第２のホスト２Ｅは、第１のホスト２Ｄが次のデータを記憶領域全体に書き込むまで待機する。
次に、第１のホスト２Ｄが次のデータを記憶領域全体に書き込むと、第２のホスト２Ｅは、同様に第１の記憶領域１３２ａから順次データを読み出す。
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の趣旨を逸脱しない範囲内で種々な変形が可能である。例えば、第２及び第４の実施の形態では、半導体ストレージ装置のメインコントローラ１２が、第１及び第２のホスト２Ａ，２Ｂから交換準備完了信号を受信すると、第１及び第２のホストＩ／Ｆ部１１Ａ，１１Ｂに割り当てられた記憶領域を交換するようにレジスタ１２０の範囲情報を書き換えたが、第１及び第２のホスト２Ａ，２Ｂの制御部２０Ａ，２０Ｂが、レジスタ１２０に記憶された範囲情報にアクセスして、記憶領域を交換するように範囲情報を書き換えてもよい。
また、本発明の趣旨を逸脱しない範囲内で上記各実施の形態の構成要素を任意に組み合わせることができる。
図１は、本発明の第１の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。 図２は、本発明の第２の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。 図３は、本発明の第５の実施の形態に係るストレージシステムの範囲情報及び記憶領域の一例を示し、図３（ａ）は、記憶領域を２分割した場合、図３（ｂ）は、記憶領域に未使用領域（空き）を設けた場合、図３（ｃ）は、重複した記憶領域を設けた場合をそれぞれ示す図である。 図４は、本発明の第２の実施の形態に係るストレージシステムの範囲情報及び記憶領域の一例を示し、図４（ａ）は、ストレージシステムが正常動作している場合、図４（ｂ）は、記憶領域を交換した場合をそれぞれ示す図である。 図５は、本発明の第３の実施の形態に係る第１及び第２のホストの表示部に表示される領域設定画面の一例を示す図である。 図６は、本発明の第４の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。 図７は、本発明の第５の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。 図８は、本発明の第５の実施の形態に係るストレージシステムの範囲情報及び記憶領域の一例を示し、図８（ａ）は範囲情報を、図８（ｂ）は記憶領域を、図８（ｃ）はリング状にみなした記憶領域をそれぞれ示す図である。 図９は、本発明の第５の実施の形態に係るストレージシステムの範囲情報及び記憶領域の一例を示し、図９（ａ）は書き換えられた範囲情報を、図９（ｂ）は記憶領域を、図９（ｃ）はリング状にみなした記憶領域をそれぞれ示す図である。 図１０は、第５の実施の形態に係るストレージシステムの動作の一例を示すフローチャートである。 図１１は、本発明の第６の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。 図１２は、本発明の第６の実施の形態に係るストレージシステムの範囲情報及び記憶領域の一例を示し、図１２（ａ）は範囲情報を、図１２（ｂ）は記憶領域を、図１２（ｃ）はリング状にみなした記憶領域をそれぞれ示す図である。 図１３は、本発明の第６の実施の形態に係るストレージシステムの範囲情報及び記憶領域の一例を示し、図１３（ａ）は書き換えられた範囲情報を、図１３（ｂ）は記憶領域を、図１３（ｃ）はリング状にみなした記憶領域をそれぞれ示す図である。 図１４は、本発明の第７の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。 図１５は、本発明の第７の実施の形態に係るストレージシステムの範囲情報及び記憶領域の一例を示し、図１５（ａ）は範囲情報を、図１５（ｂ）は記憶領域を、図１５（ｃ）はリング状にみなした記憶領域をそれぞれ示す図である。 図１６は、本発明の第７の実施の形態に係るストレージシステムの範囲情報及び記憶領域の一例を示し、図１６（ａ）は書き換えられた範囲情報を、図１６（ｂ）は記憶領域を、図１６（ｃ）はリング状にみなした記憶領域をそれぞれ示す図である。 図１７は、本発明の第８の実施の形態に係るストレージシステムの概略の構成例を示すブロック図である。 図１８は、本発明の第８の実施の形態に係るストレージシステムの範囲情報及び記憶領域を示す図である。
符号の説明
１ ストレージ装置
１Ａ〜１Ｅ 半導体ストレージ装置
２Ａ〜２Ｇ ホスト
１１Ａ，１１Ｂ ホストＩ／Ｆ部
１２ メインコントローラ
１３ メモリカード
１３ａ〜１３ｋ，１３ｍ，１３ｎ，１３ｐ，１３ｑ 記憶領域
２０Ａ〜２０Ｃ 制御部
２１Ａ，２１Ｂ 通信部
２２Ａ，２２Ｂ 記憶部
２３Ａ，２３Ｂ 入力部
２４Ａ，２４Ｂ 表示部
２５，２５Ａ〜２５Ｃ 書き込み用通信部
２６，２６Ａ，２６Ｂ 読み出し用通信部
１００，１００Ａ〜１００Ｅ ストレージシステム
１０１Ａ，１０１Ｂ データ入出力部
１０２ 第１の制御部
１０２ａ 範囲情報記憶部
１０３データ記憶部
１０４Ａ，１０４Ｂ 第２の制御部
１１０Ａ，１１０Ｂ エラー検出部
１２０ レジスタ
１２０ａ〜１２０ｋ，１２０ｍ，１２０ｎ，１２０ｐ，１２０ｑ 範囲情報
１３０ メモリコントローラ
１３１ 半導体メモリ
２２０ 領域設定プログラム
２２１ 制御プログラム
２４０ 領域設定画面
２４１Ａ〜Ｃ 表示コマンド
２４２ 設定コマンド
２４３ 交換コマンド

Claims (5)

  1. データが入出力される複数のデータ入出力部と、
    前記複数のデータ入出力部を介して入出力される前記データを記憶するデータ記憶部と、
    前記データ記憶部の記憶領域を前記複数のデータ入出力部にそれぞれ割り当てる範囲を示す範囲情報を記憶する範囲情報記憶部と、
    前記範囲情報記憶部に記憶された前記範囲情報に基づいて、前記データ記憶部に対して前記データの読み書き制御を行うとともに、所定の信号が前記データ入出力部から入力されたとき、前記範囲情報記憶部が記憶する前記範囲情報を予め定められた範囲情報に書き換えて前記複数のデータ入出力部にそれぞれ割り当てる記憶領域を交換する第１の制御部とを有するストレージ装置と、
    前記複数のデータ入出力部に対応して設けられ、前記複数のデータ入出力との間でデータの入出力を行うとともに、所定の場合に、前記所定の信号を前記データ入出力部に入力する複数の第２の制御部とを備えたストレージシステム。
  2. 前記第２の制御部は、前記データ入出力部との間におけるデータの入出力上で障害を検出したとき、障害通知信号を前記所定の信号として入力し、
    前記第１の制御部は、前記障害通知信号が前記データ入出力部から入力されたとき、そのデータ入出力部に割り当てられた前記記憶領域が前記障害通知信号を入力していない前記データ入出力部に割り当てられるように、前記範囲情報を書き換えて前記複数のデータ入出力部にそれぞれ割り当てる記憶領域を交換する請求項１に記載のストレージシステム。
  3. 前記データ記憶部は、前記記憶領域を複数に分割した複数の分割記憶領域を備え、
    前記第２の制御部は、前記分割記憶領域に対して前記データの入出力を行うとき、前記データの先入れ先出しを制御するためのタイミング信号を前記所定の信号として入力し、
    前記第１の制御部は、前記タイミング信号が入力されたとき、前記複数の分割記憶領域のうち１つの分割記憶領域が前記データ入出力部に割り当てられるように、前記範囲情報を書き換えて、前記分割記憶領域に対して前記データの読み書き制御を行う請求項１に記載のストレージシステム。
  4. 前記データ記憶部は、前記記憶領域を複数に分割した複数の分割記憶領域を備え、
    前記第２の制御部は、前記記憶領域に対して前記データの入出力を行うとき、前記データの入出力を指示するデータセット信号、及び前記データを複数に分割した分割データの入出力を指示するシフト信号を前記所定の信号として入力し、
    前記第１の制御部は、前記データセット信号が入力されたとき、前記記憶領域が前記データ入出力部に割り当てられるように、前記範囲情報を書き換えて、前記記憶領域に対して前記データの読み書き制御を行い、前記シフト信号が入力されたとき、前記複数の分割記憶領域のうち１つの分割記憶領域が前記データ入出力部に割り当てられるように、前記範囲情報を書き換えて、前記分割記憶領域に対して前記分割データの読み書き制御を行う請求項１に記載のストレージシステム。
  5. データが入出力される複数のデータ入出力部と、
    前記複数のデータ入出力部を介して入出力される前記データを記憶するデータ記憶部と、
    前記データ記憶部の記憶領域を前記複数のデータ入出力部にそれぞれ割り当てる範囲を示す範囲情報を記憶する範囲情報記憶部と、
    前記範囲情報記憶部に記憶された前記範囲情報に基づいて、前記データ記憶部に対して前記データの読み書き制御を行うとともに、所定の信号が前記データ入出力部から入力されたとき、前記範囲情報記憶部が記憶する前記範囲情報を予め定められた範囲情報に書き換えて前記複数のデータ入出力部にそれぞれ割り当てる記憶領域を交換する制御部とを備えたストレージ装置。
JP2007128326A 2007-05-14 2007-05-14 ストレージシステム及びストレージ装置 Expired - Fee Related JP5045229B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007128326A JP5045229B2 (ja) 2007-05-14 2007-05-14 ストレージシステム及びストレージ装置
US11/999,128 US20080288674A1 (en) 2007-05-14 2007-12-04 Storage system and storage device
KR1020070133258A KR101093593B1 (ko) 2007-05-14 2007-12-18 스토리지 시스템 및 스토리지 장치
CN2007103012937A CN101308474B (zh) 2007-05-14 2007-12-18 存储系统及存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007128326A JP5045229B2 (ja) 2007-05-14 2007-05-14 ストレージシステム及びストレージ装置

Publications (2)

Publication Number Publication Date
JP2008282345A JP2008282345A (ja) 2008-11-20
JP5045229B2 true JP5045229B2 (ja) 2012-10-10

Family

ID=40028674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007128326A Expired - Fee Related JP5045229B2 (ja) 2007-05-14 2007-05-14 ストレージシステム及びストレージ装置

Country Status (4)

Country Link
US (1) US20080288674A1 (ja)
JP (1) JP5045229B2 (ja)
KR (1) KR101093593B1 (ja)
CN (1) CN101308474B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5269625B2 (ja) * 2009-01-14 2013-08-21 株式会社東芝 インタフェース制御装置
JP6196143B2 (ja) * 2013-12-13 2017-09-13 株式会社東芝 情報処理装置、情報処理方法およびプログラム
CN106030552A (zh) * 2014-04-21 2016-10-12 株式会社日立制作所 计算机系统
JP6181304B2 (ja) 2014-06-19 2017-08-16 株式会社日立製作所 ストレージ装置およびインタフェース装置
JP6338732B1 (ja) * 2017-04-21 2018-06-06 三菱電機株式会社 電子制御装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
JPH06342398A (ja) * 1993-06-01 1994-12-13 Fuoratsukusu:Kk 入出力用メモリ空間の割り付け方法及びその装置
US6006258A (en) * 1997-09-12 1999-12-21 Sun Microsystems, Inc. Source address directed message delivery
JP3882459B2 (ja) * 1999-04-07 2007-02-14 ソニー株式会社 メモリ装置、データ処理装置、データ処理システムおよびデータ処理方法
DE50001141D1 (de) * 1999-06-21 2003-02-27 Infineon Technologies Ag Bilddaten-speichervorrichtung
US6629162B1 (en) * 2000-06-08 2003-09-30 International Business Machines Corporation System, method, and product in a logically partitioned system for prohibiting I/O adapters from accessing memory assigned to other partitions during DMA
US7343469B1 (en) * 2000-09-21 2008-03-11 Intel Corporation Remapping I/O device addresses into high memory using GART
JP4187403B2 (ja) * 2000-12-20 2008-11-26 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記録システム、データ記録方法およびネットワークシステム
US7016299B2 (en) * 2001-07-27 2006-03-21 International Business Machines Corporation Network node failover using path rerouting by manager component or switch port remapping
JP2003317377A (ja) * 2002-04-15 2003-11-07 Sharp Corp 記録装置
JP2004062793A (ja) * 2002-07-31 2004-02-26 I-O Data Device Inc 記憶媒体結合装置
JP2004133881A (ja) * 2002-08-14 2004-04-30 Ricoh Co Ltd カード型メモリのインターフェイス回路、その回路を搭載したａｓｉｃ、およびそのａｓｉｃを搭載した画像形成装置
JP4160808B2 (ja) * 2002-09-18 2008-10-08 高圧ガス工業株式会社 メモリのリード／ライト制御回路、無接点メモリカード、リード／ライト装置及び無接点メモリカードのリード／ライトシステム
JP3938124B2 (ja) * 2002-11-20 2007-06-27 ソニー株式会社 データ検索装置
JP2004192567A (ja) * 2002-12-13 2004-07-08 I-O Data Device Inc データ管理装置
US6941396B1 (en) * 2003-02-19 2005-09-06 Istor Networks, Inc. Storage controller redundancy using bi-directional reflective memory channel
US7111147B1 (en) * 2003-03-21 2006-09-19 Network Appliance, Inc. Location-independent RAID group virtual block management
GB0308264D0 (en) * 2003-04-10 2003-05-14 Ibm Recovery from failures within data processing systems
US7225293B2 (en) * 2003-06-16 2007-05-29 Hitachi Global Storage Technologies Netherlands B.V. Method, system, and program for executing input/output requests
JP4433372B2 (ja) * 2003-06-18 2010-03-17 株式会社日立製作所 データアクセスシステム及び方法
JP2005084907A (ja) * 2003-09-08 2005-03-31 Sony Corp メモリ帯域制御装置
US7200687B2 (en) * 2003-09-25 2007-04-03 International Business Machines Coporation Location-based non-uniform allocation of memory resources in memory mapped input/output fabric
US7574529B2 (en) * 2004-06-22 2009-08-11 International Business Machines Corporation Addressing logical subsystems in a data storage system
JP2006146476A (ja) * 2004-11-18 2006-06-08 Hitachi Ltd ストレージシステム及びストレージシステムのデータ移行方法
JP4903415B2 (ja) * 2005-10-18 2012-03-28 株式会社日立製作所 記憶制御システム及び記憶制御方法
US7697554B1 (en) * 2005-12-27 2010-04-13 Emc Corporation On-line data migration of a logical/virtual storage array by replacing virtual names
US7509441B1 (en) * 2006-06-30 2009-03-24 Siliconsystems, Inc. Systems and methods for segmenting and protecting a storage subsystem
US7930481B1 (en) * 2006-12-18 2011-04-19 Symantec Operating Corporation Controlling cached write operations to storage arrays
US7694099B2 (en) * 2007-01-16 2010-04-06 Advanced Risc Mach Ltd Memory controller having an interface for providing a connection to a plurality of memory devices

Also Published As

Publication number Publication date
JP2008282345A (ja) 2008-11-20
US20080288674A1 (en) 2008-11-20
CN101308474A (zh) 2008-11-19
KR20080100754A (ko) 2008-11-19
CN101308474B (zh) 2012-04-25
KR101093593B1 (ko) 2011-12-15

Similar Documents

Publication Publication Date Title
US11681634B2 (en) Direct host access to storage device memory space
US8583853B1 (en) Error-handling for write-distribute command in raid mirroring
US8489810B2 (en) Cache data transfer to a staging area of a storage device and atomic commit operation
US7529899B2 (en) Storage apparatus and control method thereof
US11354454B2 (en) Apparatus and method of detecting potential security violations of direct access non-volatile memory device
KR20120064462A (ko) 메모리 컨트롤러, 이의 오류정정 방법, 및 이를 포함하는 메모리 시스템
US20150317083A1 (en) Synergetic deduplication
JP5045229B2 (ja) ストレージシステム及びストレージ装置
JP2016149051A (ja) ストレージ制御装置、ストレージ制御プログラム、およびストレージ制御方法
KR20100094241A (ko) 예비 블록을 포함하지 않는 불휘발성 메모리 장치
US8489852B2 (en) Method and system for manipulating data
US20150248351A1 (en) Locking a cache line for write operations on a bus
US20210263798A1 (en) Raid storage-device-assisted parity update data storage system
US20050114460A1 (en) Method, system, and program for assigning priorities
JP2007524932A (ja) パリティデータを生成するための方法、システム、及びプログラム
US20230076365A1 (en) Fast lba/pba table rebuild
JP2007233838A (ja) メモリシステムの制御方法
TW202401232A (zh) 儲存系統以及操作儲存系統的方法
WO2016001962A1 (ja) ストレージシステム及び記憶制御方法
US20070150528A1 (en) Memory device and information processing apparatus
JP6276208B2 (ja) メモリシステム及びプログラム
US11995316B2 (en) Systems and methods for a redundant array of independent disks (RAID) using a decoder in cache coherent interconnect storage devices
CN117234414A (zh) 用于支持独立磁盘冗余阵列的系统和方法
JP2011059778A (ja) 情報処理装置及びファイルシステムマウント処理方法
JPH0561613A (ja) 外部記憶装置アクセス方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees