JP5045105B2 - 不揮発性半導体記憶装置，その駆動方法およびその製造方法 - Google Patents
不揮発性半導体記憶装置，その駆動方法およびその製造方法 Download PDFInfo
- Publication number
- JP5045105B2 JP5045105B2 JP2006545103A JP2006545103A JP5045105B2 JP 5045105 B2 JP5045105 B2 JP 5045105B2 JP 2006545103 A JP2006545103 A JP 2006545103A JP 2006545103 A JP2006545103 A JP 2006545103A JP 5045105 B2 JP5045105 B2 JP 5045105B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- region
- floating gate
- lead line
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 177
- 238000000034 method Methods 0.000 title claims description 125
- 238000004519 manufacturing process Methods 0.000 title claims description 66
- 239000000758 substrate Substances 0.000 claims description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 63
- 229910052710 silicon Inorganic materials 0.000 claims description 63
- 239000010703 silicon Substances 0.000 claims description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 239000011229 interlayer Substances 0.000 claims description 54
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 239000012212 insulator Substances 0.000 claims description 45
- 239000010410 layer Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 230000015654 memory Effects 0.000 claims description 22
- 230000005684 electric field Effects 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 20
- 239000000969 carrier Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 3
- 229910052792 caesium Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052693 Europium Inorganic materials 0.000 claims description 2
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 2
- 229910052779 Neodymium Inorganic materials 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052712 strontium Inorganic materials 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910052727 yttrium Inorganic materials 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 claims 12
- 239000004020 conductor Substances 0.000 claims 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000002772 conduction electron Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 239000011799 hole material Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000005192 partition Methods 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 88
- 229920005591 polysilicon Polymers 0.000 description 88
- 238000000206 photolithography Methods 0.000 description 18
- 238000004544 sputter deposition Methods 0.000 description 15
- 239000002784 hot electron Substances 0.000 description 14
- 239000012766 organic filler Substances 0.000 description 14
- 238000004381 surface treatment Methods 0.000 description 13
- 239000010936 titanium Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000010893 electron trap Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000000638 solvent extraction Methods 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 6
- 238000010306 acid treatment Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000004335 scaling law Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 206010027439 Metal poisoning Diseases 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、不揮発性半導体記憶装置その製造方法に関し、特にフラッシュメモリと呼ばれる一括消去を行う方式の不揮発性半導体記憶装置とその製造方法に関するものである。
不揮発性半導体記憶装置としては、様々な方式のものが実用化されているが、なお電気的に一括消去を行うフラッシュＥＥＰＲＯＭ（flash electrically erasable and programmable read only memory）が主流となっている。フラッシュＥＥＰＲＯＭのセル構造は、いくつかの種類が発表されているが、文献１（西澤潤一監修「半導体用語大辞典」日刊工業(1999.3.20)、pp.970-972）に記載されているように、浮遊ゲート上に制御ゲート電極を重ねたスタック型が一般的である。その構造を図３７Ａに示す。図３７Ａに示されるように、従来のセル構造は、ｐ型シリコン基板２０１の表面領域内にソース・ドレイン領域を構成する拡散層２０２が形成され、基板上に、シリコン酸化膜からなるゲート絶縁膜２０３を介して浮遊ゲート２０４が積層され、さらにその上に例えばＯＮＯ（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜）構造のゲート間絶縁膜２０５を介して制御ゲート電極２０６が積層されたものである。
このメモリセルに対する消去と書き込みは次のように行われる。消去は、図３７Ｂに示されるように、制御ゲート電極を接地し、ドレインをフローティングにし、ソースに１２Ｖの電圧を印加して、ゲート絶縁膜２０３に高い電界が印加されるようにしてＦＮ（Fowler-Nordheim）電流により、浮遊ゲート２０４に蓄積されていた電子をソースに引き抜くことによって行う。また、書き込みは、ソースとドレインにそれぞれ接地電位と５Ｖを印加し、制御ゲート電極２０６に１２Ｖを印加して、チャネルにＣＨＥ（channel hot electron）を発生させ、その一部を浮遊ゲートに注入することによって行う。
従来のフラッシュメモリの問題点の一つは、スケーリング則に則ってダウンサイジングを実現できないことである。その理由は、浮遊ゲートに注入された電荷を例えば10年程度保持し続けなければならないが、この要請に応えるにはゲート絶縁膜２０３の膜厚を一定以下に薄くすることができないからである。また、書き込み、消去はゲート絶縁膜を介して電子の注入、抜き取りによって行うが、このサイクルによって絶縁膜が劣化する。この劣化を抑制して一定以上のサイクル数を保証するためにもゲート絶縁膜の薄膜化は限界に達している。
また、スタック型のメモリ構造では、制御ゲート電極は浮遊ゲートを介してチャネル電位を制御しなければならないため、書き込み時に例えば１２Ｖ程度の高電圧が印加される。この電圧はダウンサイジングによって低電圧化されることはない。その理由は、チャネル長が縮小しても上記したようにゲート絶縁膜の膜厚を薄くすることができないので、従来、チャネル不純物濃度を高めることによって、チャネル長短縮に対するパンチスルー対策としてきたが、その結果しきい値電圧が上昇して、反ってゲート電圧の上昇を招くことになるからである。制御ゲート電極に高電圧が印加されても、浮遊ゲートから電子が抜き取られることのないようにするには、ゲート間絶縁膜の膜厚を一定以上に厚くしておかなければならない。
また、スタック型のメモリ構造では、制御ゲート電極は浮遊ゲートを介してチャネル電位を制御しなければならないため、書き込み時に例えば１２Ｖ程度の高電圧が印加される。この電圧はダウンサイジングによって低電圧化されることはない。その理由は、チャネル長が縮小しても上記したようにゲート絶縁膜の膜厚を薄くすることができないので、従来、チャネル不純物濃度を高めることによって、チャネル長短縮に対するパンチスルー対策としてきたが、その結果しきい値電圧が上昇して、反ってゲート電圧の上昇を招くことになるからである。制御ゲート電極に高電圧が印加されても、浮遊ゲートから電子が抜き取られることのないようにするには、ゲート間絶縁膜の膜厚を一定以上に厚くしておかなければならない。
従来例の他の問題点は、書き込み時にいわゆるゲートディスターブによって誤書き込みが行われる恐れが高いことである。書き込み時に、選択セルと同一ワード線に繋がる非選択セルの制御ゲート電極には、選択セルと同じ例えば１２Ｖが印加される。この時、非選択セルのソースは接地、ドレインはフローティングとなるが、制御ゲート電極に高電圧が印加されることにより、チャネルから浮遊ゲートに電子が注入されたり、あるいは浮遊ゲートの電子が制御ゲート電極に引き抜かれたりする可能性が高くなる。
本発明の課題は上述した従来技術の問題点を解決することであって、その目的は、第１に、スケーリング則に則ってダウンサイジングを実現できるようにすることであり、第２に、駆動電圧の低電圧化を達成できるようにすることであり、第３に、誤書き込みの恐れの少ないメモリを提供できるようにすることである。
本発明の課題は上述した従来技術の問題点を解決することであって、その目的は、第１に、スケーリング則に則ってダウンサイジングを実現できるようにすることであり、第２に、駆動電圧の低電圧化を達成できるようにすることであり、第３に、誤書き込みの恐れの少ないメモリを提供できるようにすることである。
上記の目的を達成するため、本発明の不揮発性半導体記憶装置は、半導体基板上に形成された制御ゲート電極とこの制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタと、前記ソース・ドレイン領域のいずれか一方の領域上から引き出された引き出し線と、この引き出し線の導通状態をその電荷蓄積状態によって制御する浮遊ゲートとを有するスイッチング素子と、を有する。
また、上記の目的を達成するため、本発明の不揮発性半導体記憶装置は、半導体基板上に形成された制御ゲート電極とこの制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタと、前記ソース・ドレイン領域のいずれか一方の領域上から引き出された、少なくとも一部が半導体材料からなる引き出し線とこの引き出し線に近接して形成された浮遊ゲートとを有するスイッチング素子と、を有する。
また、上記の目的を達成するため、本発明の不揮発性半導体記憶装置は、半導体基板上に形成された制御ゲート電極とこの制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタと、前記ソース・ドレイン領域のいずれか一方の領域上から引き出された、少なくとも一部が半導体材料からなる引き出し線とこの引き出し線に近接して形成された浮遊ゲートとを有するスイッチング素子と、を有する。
また、上記の目的を達成するため、本発明の不揮発性半導体記憶装置は、制御ゲート電極を有する制御トランジスタと、前記制御トランジスタと直列に接続された、浮遊ゲートを有するスイッチング素子と、を有し、前記スイッチング素子の電流経路は半導体基板面に対し垂直ないし垂直に近い形状に形成されている。
上記構成の本発明のメモリセルにおいては、制御ゲート電極と浮遊ゲートとは積層されず、制御ゲート電極を有する制御トランジスタのドレイン引出線を用いて浮遊ゲートによってコントロールされるスイッチング素子が構成される。この構造によれば、制御ゲート電極が直接半導体基板上のチャネルと対向することになるため、その間のゲート絶縁膜にはリテンション（retention）およびエンデュランス（endurance）の両耐性が要求されなくなり、スケーリング則に応じた薄膜化が可能になる。また、制御ゲート電極が直接チャネルと対向するようになったことにより、さらにゲート絶縁膜の薄膜化およびチャネルの低濃度化が実現されることと相俟って、ゲート印加電圧の低電圧化が実現できる。また、これに伴って、従来例で大きな問題となっていたゲートディスターブ問題が緩和される。そして、シリコン基板上のゲート絶縁膜として必ずしもシリコン酸化膜を使用しなくても良くなるため、制御トランジスタのゲート絶縁膜に高誘電率絶縁膜を採用することが可能になる。
よって、本発明によれば、高密度化、高速化された高信頼性の不揮発性半導体メモリを提供することが可能になる。
よって、本発明によれば、高密度化、高速化された高信頼性の不揮発性半導体メモリを提供することが可能になる。
次に、本発明の実施の形態を、添付した図面を参照しながら、詳細に説明する。
図１Ａは、本発明の実施の形態を示すメモリセルの断面図であり、図１Ｂは、図１ＡのＡ−Ａ線の断面図である。図１Ａ、図１Ｂにおいて、１０１は半導体基板、１０２は、ソース・ドレイン領域となる拡散層、１０３は制御ゲート電極、１０４は、主として半導体により形成され、浮遊ゲート１０５によって制御されるスイッチング素子の電流経路となるドレイン引出線、１０６はゲート引出線、１０７はソース引出線、１０８は層間絶縁膜である。ここで、制御ゲート電極１０３と拡散層１０２によって構成されるトランジスタは通常の構造のＭＯＳＦＥＴであって、ＤＲＡＭのトランジスタと同様に設計し得るものである。したがって、ゲート絶縁膜を高誘電率絶縁膜で構成することもできる。
なお、トランジスタの動作モードによりソースとドレインとが入れ替わることが起こり得るが、本明細書においては、便宜的に図の左側の拡散層をソース、右側の拡散層をドレインと呼んでいる。
図１Ａは、本発明の実施の形態を示すメモリセルの断面図であり、図１Ｂは、図１ＡのＡ−Ａ線の断面図である。図１Ａ、図１Ｂにおいて、１０１は半導体基板、１０２は、ソース・ドレイン領域となる拡散層、１０３は制御ゲート電極、１０４は、主として半導体により形成され、浮遊ゲート１０５によって制御されるスイッチング素子の電流経路となるドレイン引出線、１０６はゲート引出線、１０７はソース引出線、１０８は層間絶縁膜である。ここで、制御ゲート電極１０３と拡散層１０２によって構成されるトランジスタは通常の構造のＭＯＳＦＥＴであって、ＤＲＡＭのトランジスタと同様に設計し得るものである。したがって、ゲート絶縁膜を高誘電率絶縁膜で構成することもできる。
なお、トランジスタの動作モードによりソースとドレインとが入れ替わることが起こり得るが、本明細書においては、便宜的に図の左側の拡散層をソース、右側の拡散層をドレインと呼んでいる。
半導体基板１０１としては、典型的にはｐ型シリコン基板またはｐウエルを有するシリコン基板が用いられるがこれに限定されず、ＳＯＩ基板やＳｉＧｅ層を有するシリコン基板などであってもよい。制御ゲート電極１０３は、セルアレイ内でワード線となる配線であり、ｎ型ポリシリコンが有利に使用されるが、ポリサイド、シリサイドや高融点メタルであってもよい。また、制御ゲート電極１０３上面と浮遊ゲート１０５下面とを対向させ、書き込み時にＦＮ電流またはＰＦ（Poole-Frenkel）電流を用いて制御ゲート電極１０３から浮遊ゲートへ電子注入を行う場合には、少なくとも制御ゲート電極１０３の上面部分を仕事関数の小さい金属によって構成することで書き込み電圧を低電圧化することが可能となる。仕事関数が４．１eV以下の金属であることが望ましく、そのような金属としては、Ｓｒ、Ｙ、Ｇｄ、Ｌｕ、Ｈｆ、Ｔｉ、Ｓｍ、Ｅｕ、Ｎｄ、Ｃｅ、Ｂａ、Ｃｓまたはそれらの合金が挙げられる。
ソース・ドレイン領域となる拡散層１０２と引出線との界面には、接触抵抗を低減するためにニッケルシリサイドやコバルトシリサイドなどのシリサイド層を介在させることが好ましい。シリサイド層はソース・ドレイン領域の表面全体を被覆するように設けてもよく、また、コンタクトホールを開口した際にその底にシリサイド層を形成するようにしてもよい。
ソース・ドレイン領域となる拡散層１０２と引出線との界面には、接触抵抗を低減するためにニッケルシリサイドやコバルトシリサイドなどのシリサイド層を介在させることが好ましい。シリサイド層はソース・ドレイン領域の表面全体を被覆するように設けてもよく、また、コンタクトホールを開口した際にその底にシリサイド層を形成するようにしてもよい。
ドレイン引出線１０４は、上述したように浮遊ゲート１０５を有するスイッチング素子の電流経路となるものであり、ドレインがｎ型拡散層の場合にはｎ型ポリシリコンによって形成されてもよい。また、ｎ-ｐポリシリコン、ｎ-ｐ-ｎポリシリコンであってもよい。さらには、ｎ-ｉ-ｐポリシリコンやｎ-ｉ-ｎポリシリコンやｍ-ｉ-ｍやｍ-ｓ-ｍ（ｉは絶縁膜、ｍは金属またはシリサイド、ｓは半導体）であってもよい。この場合に、浮遊ゲートは、ドレイン引出線１０４がｉ層を含む場合やｎ-ｐ-ｎ構造である場合にはｉ層またはｐ層と対向する部位に、それ以外の場合にはｎ層と対向する部位に配置される。また、ｉ層（すなわち絶縁膜）を含まない場合やｉ層より下の半導体を単結晶シリコン膜によって構成することもできる。ここで、ｎ型シリコン膜の不純物濃度はドレイン引出抵抗を低く抑えるために１×１０18/ｃｍ3以上であることが望ましい。
ドレイン引出線１０４の一部を絶縁膜によって構成する場合、その絶縁膜の材料としてはドレイン引出線１０４のキャリアが電子である場合には電子障壁の低い材料、例えば、ＢＳＴ（チタン酸バリウム・ストロンチウム）、酸化タンタル、酸化ジルコニウム、酸化ハフニウムを用いることが望ましく、またキャリアがホールである場合にはホール障壁の低い材料、例えば、窒化シリコンを用いることが望ましい。
浮遊ゲートは、ノンドープポリシリコンあるいはドープトポリシリコンによって形成することができる。また、電子トラップ膜となるシリコン窒化膜（Ｓｉ3Ｎ4）やアルミニウム酸化膜（Ａｌ2Ｏ3）を用いて浮遊ゲートを構成してもよい。浮遊ゲートは、よりよく電流をコントロールできるようにするために図１Ｂに示されるようにドレイン引出線を囲むように環状に形成することが望ましい。また、浮遊ゲートは、一部が制御ゲート電極上に重なるように形成されていてもよい。逆に、制御ゲート電極の方が一部浮遊ゲートの上に載り上げるように形成されていてもよい。このように、浮遊ゲートと制御ゲート電極とが重なり部を持つようにすることにより、制御ゲート電極からの浮遊ゲートへのキャリアの注入や引き抜きを容易化することができる。また、浮遊ゲートは、絶縁体である電子トラップ膜によって形成してもよく、そのための好ましい材料としては、酸化アルミニウムや窒化シリコンが挙げられる。また、強誘電体膜を用いることもできる。また、浮遊ゲートに蓄積される電荷の変化に対するその電圧変化を大きくするにはその膜厚は薄いことが望ましい。その意味で、その膜厚は５０ｎｍ以下とすることが好ましい。更に、浮遊ゲートは連続膜として形成されていなくても、多数のドットとして形成されていてもよい。
ゲート引出線１０６とソース引出線１０７は、ドープトポリシリコンまたはＷ/Ｔｉ/ＴｉＮなどにより形成されるプラグである。これらの引出線は必ずしもセル毎に設ける必要はなくセルアレイ構成に応じて複数セルに対し１本設けるようにしてもよい。
ドレイン引出線１０４の一部を絶縁膜によって構成する場合、その絶縁膜の材料としてはドレイン引出線１０４のキャリアが電子である場合には電子障壁の低い材料、例えば、ＢＳＴ（チタン酸バリウム・ストロンチウム）、酸化タンタル、酸化ジルコニウム、酸化ハフニウムを用いることが望ましく、またキャリアがホールである場合にはホール障壁の低い材料、例えば、窒化シリコンを用いることが望ましい。
浮遊ゲートは、ノンドープポリシリコンあるいはドープトポリシリコンによって形成することができる。また、電子トラップ膜となるシリコン窒化膜（Ｓｉ3Ｎ4）やアルミニウム酸化膜（Ａｌ2Ｏ3）を用いて浮遊ゲートを構成してもよい。浮遊ゲートは、よりよく電流をコントロールできるようにするために図１Ｂに示されるようにドレイン引出線を囲むように環状に形成することが望ましい。また、浮遊ゲートは、一部が制御ゲート電極上に重なるように形成されていてもよい。逆に、制御ゲート電極の方が一部浮遊ゲートの上に載り上げるように形成されていてもよい。このように、浮遊ゲートと制御ゲート電極とが重なり部を持つようにすることにより、制御ゲート電極からの浮遊ゲートへのキャリアの注入や引き抜きを容易化することができる。また、浮遊ゲートは、絶縁体である電子トラップ膜によって形成してもよく、そのための好ましい材料としては、酸化アルミニウムや窒化シリコンが挙げられる。また、強誘電体膜を用いることもできる。また、浮遊ゲートに蓄積される電荷の変化に対するその電圧変化を大きくするにはその膜厚は薄いことが望ましい。その意味で、その膜厚は５０ｎｍ以下とすることが好ましい。更に、浮遊ゲートは連続膜として形成されていなくても、多数のドットとして形成されていてもよい。
ゲート引出線１０６とソース引出線１０７は、ドープトポリシリコンまたはＷ/Ｔｉ/ＴｉＮなどにより形成されるプラグである。これらの引出線は必ずしもセル毎に設ける必要はなくセルアレイ構成に応じて複数セルに対し１本設けるようにしてもよい。
次に、本実施の形態のメモリセルの情報読み出しの原理について説明する。ここで、トランジスタはｎチャネルＭＯＳトランジスタであるものとし、ドレイン引出線はｎ型ポリシリコンであるものとする。この場合、読み出しは、例えばゲート電極に２Ｖを印加し、ソース引出線を接地し、ドレイン引出線に１Ｖを印加して行う。図１Ｃ、図１Ｄは、ドレイン引出線のバンド状態を示す図であって、図１Ｃは浮遊ゲートに電子が蓄積されている場合の状態が、図１Ｄは浮遊ゲートに電子が蓄積されていない場合の状態が示されている。浮遊ゲートに電子が蓄積されている場合、浮遊ゲートに囲まれた領域のバンドは持ち上げられ（擬似的にｐ型化され）、その部分に電子障壁が形成されるため、ドレイン引出線には電流が流れない。あるいは、ドレイン引出線が高抵抗を示し僅かな電流しか流れない。浮遊ゲートに電子が蓄積されていない場合、ドレイン引出線に電子障壁が形成されることがなく、ドレイン引出線に大きな電流が流れる。
ドレイン引出線を流れる電流のオン／オフあるいは大小を検出して記憶された情報の識別を行う。
ドレイン引出線を流れる電流のオン／オフあるいは大小を検出して記憶された情報の識別を行う。
次に、本実施の形態のメモリセルに対する消去と書き込みについて説明する。
消去は、一括消去であって、浮遊ゲートからドレイン引出線または制御ゲート電極またはドレイン引出線および制御ゲート電極へキャリアを引き抜くことによって行う。ドレイン引出線へ電子を引き抜くときドレイン引出線に正の高電圧を印加する。このとき、制御ゲート電極には接地電位または適当な中間電位を印加する。制御ゲート電極へ電子を引き抜くとき制御ゲート電極に正の高電圧を印加する。このとき、ドレイン引出線は接地電位またはオープンとする。また、ドレイン引出線と制御ゲート電極の双方へ電子を引き抜くとき両者に正の高電圧を印加する。このとき、基板電位は０とするのが望ましい。消去時にはソースはオープンまたは接地電位とする。また、ドレイン引出線がｐｎ接合を持つ場合には、ドレイン引出線になだれ降伏を発生させ、ホットキャリアの注入により消去を行ってもよい。
書き込みは、セル単位でホットエレクトロン注入、またはＦＮ電流若しくはＰＦ電流により行う。制御ゲート電極を有するトランジスタのＣＨＥ注入により書き込みを行うとき、制御ゲート電極に電圧を印加してこのトランジスタをオン状態とすると共にドレインに高電圧を印加してＣＨＥを発生させホットエレクトロンを浮遊ゲートに注入する。ドレイン引出線がｐｎ接合を有するとき、ドレイン引出線にＣＨＥを発生させてこれを利用することもできる。例えば、ドレイン引出線が配線側がｐ型で基板側がｎ型であるとき、制御ゲート電極を有するトランジスタをオン状態としドレイン引出線に負の一定以上の電圧を印加するとｐｎ接合部においてＣＨＥを発生させることができる。これを利用してホットエレクトロン注入を行う。
ＦＮ電流またはＰＦ電流を利用して書き込みを行うとき、浮遊ゲートと制御ゲート電極、ドレイン引出線または基板との間に高電界が印加されるようにして浮遊ゲートへの電子注入を行う。例えば、ドレイン引出線に−４Ｖを、制御ゲート電極に＋６Ｖを印加してドレイン引出線−浮遊ゲート間にＦＮ電流を流して書き込みを行う。
書き込み時に、ドレイン引出線と浮遊ゲート間の絶縁膜（ゲート絶縁膜）にも電子が注入されるようにして、この電荷により浮遊ゲートの蓄積電荷を補うようにしてもよい。
図１Ａに示されるメモリセルは、基板上に複数個アレイ配置されて不揮発性メモリデバイスが構成される。不揮発性メモリデバイスには、電源／グランド配線の他、データバス、アドレスバス、制御線などが敷設され、制御回路、アドレスレジスタ、プログラム電圧発生回路、消去制御回路、書き込み回路、センスアンプ、入出力バッファなどの回路が設置される。制御回路にはWEbar、CEbar、OEbarなどの制御信号が入力され、この制御信号に基づいて制御回路は各部の動作を制御する。アドレスレジスタには外部よりアドレス信号が入力され、このアドレス信号はXデコーダとYデコーダによりデコードされる。Xデコーダによりメモリセルアレイのワード線が選択され、そのワード線に接続されたセルが選択される。メモリセルはまたビット線に接続されており、そのビット線はYデコーダによって制御されるYゲートによって選択されて書き込み回路とセンスアンプに接続される。書き込み回路とセンスアンプは入出力バッファに接続されており、書き込み時には、外部より入力されたデータは入出力バッファ、書き込み回路を介してビット線に伝達され、ワード線によって選択されたセルへの書き込みが行われる。また、データ読み出し時には、ビット線に読み出された信号はセンスアンプで増幅された後、入出力バッファを介して外部に出力される。消去時には、消去制御回路を介して、全メモリセルが一括して、あるいはブロック毎に一括して消去が行われる。しかし、本発明のメモリセルに対しては個別に消去を行うこともできる。
また、本発明に係るメモリセルこのような単体メモリデバイスを構成するのに用いることもできるが、論理回路部と共に同一基板上に形成されるメモリ部用に用いて、いわゆる混載デバイスを形成するのに用いることも可能である。
次に、本発明の実施例につい説明する。
消去は、一括消去であって、浮遊ゲートからドレイン引出線または制御ゲート電極またはドレイン引出線および制御ゲート電極へキャリアを引き抜くことによって行う。ドレイン引出線へ電子を引き抜くときドレイン引出線に正の高電圧を印加する。このとき、制御ゲート電極には接地電位または適当な中間電位を印加する。制御ゲート電極へ電子を引き抜くとき制御ゲート電極に正の高電圧を印加する。このとき、ドレイン引出線は接地電位またはオープンとする。また、ドレイン引出線と制御ゲート電極の双方へ電子を引き抜くとき両者に正の高電圧を印加する。このとき、基板電位は０とするのが望ましい。消去時にはソースはオープンまたは接地電位とする。また、ドレイン引出線がｐｎ接合を持つ場合には、ドレイン引出線になだれ降伏を発生させ、ホットキャリアの注入により消去を行ってもよい。
書き込みは、セル単位でホットエレクトロン注入、またはＦＮ電流若しくはＰＦ電流により行う。制御ゲート電極を有するトランジスタのＣＨＥ注入により書き込みを行うとき、制御ゲート電極に電圧を印加してこのトランジスタをオン状態とすると共にドレインに高電圧を印加してＣＨＥを発生させホットエレクトロンを浮遊ゲートに注入する。ドレイン引出線がｐｎ接合を有するとき、ドレイン引出線にＣＨＥを発生させてこれを利用することもできる。例えば、ドレイン引出線が配線側がｐ型で基板側がｎ型であるとき、制御ゲート電極を有するトランジスタをオン状態としドレイン引出線に負の一定以上の電圧を印加するとｐｎ接合部においてＣＨＥを発生させることができる。これを利用してホットエレクトロン注入を行う。
ＦＮ電流またはＰＦ電流を利用して書き込みを行うとき、浮遊ゲートと制御ゲート電極、ドレイン引出線または基板との間に高電界が印加されるようにして浮遊ゲートへの電子注入を行う。例えば、ドレイン引出線に−４Ｖを、制御ゲート電極に＋６Ｖを印加してドレイン引出線−浮遊ゲート間にＦＮ電流を流して書き込みを行う。
書き込み時に、ドレイン引出線と浮遊ゲート間の絶縁膜（ゲート絶縁膜）にも電子が注入されるようにして、この電荷により浮遊ゲートの蓄積電荷を補うようにしてもよい。
図１Ａに示されるメモリセルは、基板上に複数個アレイ配置されて不揮発性メモリデバイスが構成される。不揮発性メモリデバイスには、電源／グランド配線の他、データバス、アドレスバス、制御線などが敷設され、制御回路、アドレスレジスタ、プログラム電圧発生回路、消去制御回路、書き込み回路、センスアンプ、入出力バッファなどの回路が設置される。制御回路にはWEbar、CEbar、OEbarなどの制御信号が入力され、この制御信号に基づいて制御回路は各部の動作を制御する。アドレスレジスタには外部よりアドレス信号が入力され、このアドレス信号はXデコーダとYデコーダによりデコードされる。Xデコーダによりメモリセルアレイのワード線が選択され、そのワード線に接続されたセルが選択される。メモリセルはまたビット線に接続されており、そのビット線はYデコーダによって制御されるYゲートによって選択されて書き込み回路とセンスアンプに接続される。書き込み回路とセンスアンプは入出力バッファに接続されており、書き込み時には、外部より入力されたデータは入出力バッファ、書き込み回路を介してビット線に伝達され、ワード線によって選択されたセルへの書き込みが行われる。また、データ読み出し時には、ビット線に読み出された信号はセンスアンプで増幅された後、入出力バッファを介して外部に出力される。消去時には、消去制御回路を介して、全メモリセルが一括して、あるいはブロック毎に一括して消去が行われる。しかし、本発明のメモリセルに対しては個別に消去を行うこともできる。
また、本発明に係るメモリセルこのような単体メモリデバイスを構成するのに用いることもできるが、論理回路部と共に同一基板上に形成されるメモリ部用に用いて、いわゆる混載デバイスを形成するのに用いることも可能である。
次に、本発明の実施例につい説明する。
図２Ａ〜図２Ｄは、本発明の実施例１を示す要部断面図であって、図２Ａには消去時の、図２Ｂには書き込み時の、図２Ｃ、図２Ｄには読み出し時の状態が示されている。図２Ａ〜図２Ｄに示されるように、ｐ型シリコン基板１の表面領域内にはソース・ドレイン領域となるｎ型拡散層２が形成されており、基板上には制御ゲート電極３が形成されており、基板上全体は層間絶縁膜８により覆われている。その層間絶縁膜８を貫通してドレイン領域からはｎ型ポリシリコンからなるドレイン引出線４が、制御ゲート電極３からはＷ/Ｔｉ/ＴｉＮ構造のゲート引出線６が、ソース領域からは同じくＷ/Ｔｉ/ＴｉＮ構造のソース引出線７が引き出されている。
消去時には、図２Ａに示すように、ソースをオープンとし、制御ゲート電極を接地電位、ドレイン引出線に＋６Ｖを印加して、浮遊ゲート−ドレイン引出線間のゲート絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線へ引き抜く。あるいは、ドレイン引出線を接地電位、制御ゲート電極に＋６Ｖを印加して、浮遊ゲート−制御ゲート電極間の絶縁膜に高電界を印加して浮遊ゲートの電子を制御ゲート電極へ引き抜く。あるいは、制御ゲート電極とドレイン引出線の両方に高電圧を印加して両方に電子を引き抜く。書き込み時には、図２Ｂに示すように、制御ゲート電極に＋２Ｖを印加し、ソースを接地、ドレイン引出線に＋６Ｖを印加して、制御ゲート電極を有するトランジスタにＣＨＥを発生させホットエレクトロンを浮遊ゲートへ注入する。
読み出しは、制御ゲート電極に＋２Ｖを、ドレイン引出線に＋１Ｖを印加し、ソースを接地して行う（リバースリード）。セルが消去状態にあるときドレイン引出線には電子障壁が形成されないのでドレイン引出線において形成されるスイッチング素子はオン状態にある〔図２Ｃ〕。セルに書き込みが行われると、浮遊ゲートの基板側端面付近のドレイン引出線に電子障壁が形成されドレイン引出線において形成されるスイッチング素子はオフ状態となる〔図２Ｄ〕。尚、この読み出しは、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加し、ドレイン引出線を接地して行うこともできる（フォワードリード）。
読み出しは、制御ゲート電極に＋２Ｖを、ドレイン引出線に＋１Ｖを印加し、ソースを接地して行う（リバースリード）。セルが消去状態にあるときドレイン引出線には電子障壁が形成されないのでドレイン引出線において形成されるスイッチング素子はオン状態にある〔図２Ｃ〕。セルに書き込みが行われると、浮遊ゲートの基板側端面付近のドレイン引出線に電子障壁が形成されドレイン引出線において形成されるスイッチング素子はオフ状態となる〔図２Ｄ〕。尚、この読み出しは、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加し、ドレイン引出線を接地して行うこともできる（フォワードリード）。
図３Ａ〜３Ｄは、本発明の実施例２を示す要部断面図であって、図３Ａには消去時の、図３Ｂには書き込み時の、図３Ｃ、図３Ｄには読み出し時の状態が示されている。図３Ａ〜図３Ｄにおいて、図２Ａ〜図２Ｄの部分と同等の機能を有する部分には同一の参照番号を付し重複する説明は適宜省略する（以下の実施例においても同様である）。本実施例の図２Ａ〜図２Ｄに示される実施例１と相違する点は、制御ゲート電極３が一部浮遊ゲート５と重なるように断面がクランク状に形成されている点と、浮遊ゲート５が、制御ゲート電極３によって制御されるトランジスタのチャネル領域の一部を被覆するように形成されている点である。
消去時には、図３Ａに示すように、制御ゲート電極３とドレイン引出線４の内のいずれか一方に＋６Ｖを印加し、いずれか他方を接地し、浮遊ゲート−ドレイン引出線間または浮遊ゲート−制御ゲート電極間の絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４または制御ゲート電極３へ引き抜く。書き込み時には、図３Ｂに示すように、制御ゲート電極に＋２Ｖを印加し、ソースを接地、ドレイン引出線に＋６Ｖを印加して、制御ゲート電極を有するトランジスタにＣＨＥを発生させホットエレクトロンを浮遊ゲートへ注入する。
読み出しは、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加し、ドレイン引出線を接地して行う。セルが消去状態にあるときドレイン引出線には電子障壁が形成されないのでドレイン引出線において形成されるスイッチング素子はオン状態にある〔図３Ｃ〕。セルに書き込みが行われると、ドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑制される。同時にこのとき制御ゲート電極３によって制御されるトランジスタのチャネルを流れる電流も浮遊ゲート５によって抑制される。すなわち、本実施例のセル構造によると、書き込み状態にある時、図３Ｄに示すように、図のＡ、Ｂ２個所において電流が抑制される。したがって、本実施例によれば、電流のオン／オフ（あるいは大小）の識別がより容易になる。本実施例においても実施例１に示したようなリバースリード方向での読み出しを行っても良い。このとき、トランジスタに印加される電圧は、この読み出しに最適な電圧が設定されることは言うまでも無い。以下の実施例において、どちらか一方での読み出しについて記述されているが、リバースリードあるいはフォワードリードは回路設計者の意図により、どちらでも選択できるものである。
読み出しは、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加し、ドレイン引出線を接地して行う。セルが消去状態にあるときドレイン引出線には電子障壁が形成されないのでドレイン引出線において形成されるスイッチング素子はオン状態にある〔図３Ｃ〕。セルに書き込みが行われると、ドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑制される。同時にこのとき制御ゲート電極３によって制御されるトランジスタのチャネルを流れる電流も浮遊ゲート５によって抑制される。すなわち、本実施例のセル構造によると、書き込み状態にある時、図３Ｄに示すように、図のＡ、Ｂ２個所において電流が抑制される。したがって、本実施例によれば、電流のオン／オフ（あるいは大小）の識別がより容易になる。本実施例においても実施例１に示したようなリバースリード方向での読み出しを行っても良い。このとき、トランジスタに印加される電圧は、この読み出しに最適な電圧が設定されることは言うまでも無い。以下の実施例において、どちらか一方での読み出しについて記述されているが、リバースリードあるいはフォワードリードは回路設計者の意図により、どちらでも選択できるものである。
図４Ａ〜図４Ｄは、本発明の実施例３を示す要部断面図であって、図４Ａには消去時の、図４Ｂには書き込み時の、図４Ｃ、図４Ｄには読み出し時の状態が示されている。本実施例の図２Ａ〜図２Ｄに示される実施例１と相違する点は、制御ゲート電極３の側面に形成されたサイドウォールにポリシリコン膜が含まれており、ドレイン引出線側でそのポリシリコン膜が浮遊ゲート５と結合して浮遊ゲートの一部となっていることである。すなわち、制御ゲート電極３の側面に形成された側壁シリコン膜９がドレイン引出線側で浮遊ゲート５の一部となっている。
このように構成することにより、制御ゲート電極３と浮遊ゲート５との距離を精度よくコントロールすることが可能になり、例えば消去時に浮遊ゲートの電子を制御ゲート電極へ引き抜くときに引き抜き後の浮遊ゲートにおける電荷のばらつきを少なくできるなど、セルの特性ばらつきを抑えることができる。
本実施例の消去方法、書き込み方法および読み出し方法は、実施例２の場合と同様である。
このように構成することにより、制御ゲート電極３と浮遊ゲート５との距離を精度よくコントロールすることが可能になり、例えば消去時に浮遊ゲートの電子を制御ゲート電極へ引き抜くときに引き抜き後の浮遊ゲートにおける電荷のばらつきを少なくできるなど、セルの特性ばらつきを抑えることができる。
本実施例の消去方法、書き込み方法および読み出し方法は、実施例２の場合と同様である。
図５Ａ〜図５Ｄは、本発明の実施例４を示す要部断面図であって、図５Ａには消去時の、図５Ｂには書き込み時の、図５Ｃ、図５Ｄには読み出し時の状態が示されている。本実施例の図２Ａ〜図２Ｄに示される実施例１と相違する点は、浮遊ゲート５が一部制御ゲート電極３と重なるようにその部分の断面がΓ字状に形成されている点である。
このように構成することにより、制御ゲート電極３と浮遊ゲート５との距離を精度よくコントロールすることが可能になり、例えば消去時に浮遊ゲートの電子を制御ゲート電極へ引き抜くときに引き抜き後の浮遊ゲートにおける電荷のばらつきを少なくできるなど、セルの特性ばらつきを抑えることができる。
本実施例の消去方法、書き込み方法および読み出し方法は、実施例２の場合と同様である。
このように構成することにより、制御ゲート電極３と浮遊ゲート５との距離を精度よくコントロールすることが可能になり、例えば消去時に浮遊ゲートの電子を制御ゲート電極へ引き抜くときに引き抜き後の浮遊ゲートにおける電荷のばらつきを少なくできるなど、セルの特性ばらつきを抑えることができる。
本実施例の消去方法、書き込み方法および読み出し方法は、実施例２の場合と同様である。
図６Ａ〜図６Ｄは、本発明の実施例５を示す要部断面図であって、図６Ａには消去時の、図６Ｂには書き込み時の、図６Ｃ、図６Ｄには読み出し時の状態が示されている。本実施例の図５Ａ〜図５Ｄに示される実施例４との相違点は、制御ゲート電極３の下部がポリシリコン膜３ａにより、上部がすなわち浮遊ゲート５と対向する部分が金属膜３ｂにより形成されている点である。ここで、金属膜３ｂは仕事関数の低い金属により形成されている。
本実施例の消去方法および読み出し方法は、実施例４の場合と同様であるが、書き込みは、制御ゲート電極３からのＦＮ電流により行っている。すなわち、制御ゲート電極に-２Ｖ、ドレイン引出線に＋４Ｖを印加して制御ゲート電極３から電子を注入している。本実施例によれば、仕事関数の低い材料からなる金属膜３ｂを介してＦＮ電流を流して書き込みを行っているので、書き込み電圧の低電圧化が可能になる。また、ＦＮ電流を利用して書き込みを行っているので、書き込みのための電流消費を低く抑えることができる。
本実施例の消去方法および読み出し方法は、実施例４の場合と同様であるが、書き込みは、制御ゲート電極３からのＦＮ電流により行っている。すなわち、制御ゲート電極に-２Ｖ、ドレイン引出線に＋４Ｖを印加して制御ゲート電極３から電子を注入している。本実施例によれば、仕事関数の低い材料からなる金属膜３ｂを介してＦＮ電流を流して書き込みを行っているので、書き込み電圧の低電圧化が可能になる。また、ＦＮ電流を利用して書き込みを行っているので、書き込みのための電流消費を低く抑えることができる。
図７Ａ〜図７Ｅは、本発明の実施例６を示す要部断面図であって、図７Ａには消去時の、図７Ｂには書き込み時の、図７Ｃ、図７Ｄには読み出し時の状態が示され、図７Ｅにはコンタクト部断面が示されている。本実施例の図２Ａ〜図２Ｄに示される実施例１と相違する点は、制御ゲート電極に隣接した位置に書込み消去制御用配線を設け、制御ゲート電極と書込み消去制御用配線との間にドレイン引出線を形成した点である。すなわち、図７Ａ〜図７Ｅに示すように、素子分離領域１０上に、制御ゲート電極３と同一形状の書込み消去制御用配線１１を設け、書込み消去制御用配線１１から書込み消去制御用配線引出線１２を取り出している。そして、制御ゲート電極３と書込み消去制御用配線１１との間に浮遊ゲート５およびドレイン引出線４を形成している。
制御ゲート電極と書込み消去制御用配線との間に浮遊ゲートおよびドレイン引出線を形成するようにしたことにより、これらを形成する際のプロセスでのばらつきを抑えることが可能になり、これらを安定した形状に形成することが可能になる。特に、制御ゲート電極と書込み消去制御用配線との間の空間そのものをコンタクトホールとする場合には、セルフアラインコンタクトといった方法によりコンタクトホールを開口することで目合わせずれの影響を排除することが可能になり、コンタクトの位置精度を向上させることができる。そして、自己整合法を用いてコンタクト部を細長い形状とすることが出来、浮遊ゲートによる制御性を向上させることができる。また、書込み消去制御用配線１１から引出線を取り出した場合には、書込み消去制御用配線を活用して、消去および書き込みをより効率的に行うことが可能になる。
制御ゲート電極と書込み消去制御用配線との間に浮遊ゲートおよびドレイン引出線を形成するようにしたことにより、これらを形成する際のプロセスでのばらつきを抑えることが可能になり、これらを安定した形状に形成することが可能になる。特に、制御ゲート電極と書込み消去制御用配線との間の空間そのものをコンタクトホールとする場合には、セルフアラインコンタクトといった方法によりコンタクトホールを開口することで目合わせずれの影響を排除することが可能になり、コンタクトの位置精度を向上させることができる。そして、自己整合法を用いてコンタクト部を細長い形状とすることが出来、浮遊ゲートによる制御性を向上させることができる。また、書込み消去制御用配線１１から引出線を取り出した場合には、書込み消去制御用配線を活用して、消去および書き込みをより効率的に行うことが可能になる。
消去時には、図７Ａに示すように、ソースをオープンとし、制御ゲート電極３とドレイン引出線４と書込み消去制御用配線引出線１２にそれぞれ＋６Ｖ、＋８Ｖ、０Ｖを印加し、書込み消去制御用配線側の浮遊ゲート−ドレイン引出線間のゲート絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４へ引き抜く。書き込み時には、図７Ｂに示すように、ソースをオープンとし、制御ゲート電極およびドレイン引出線に−４Ｖを印加し、書込み消去制御用配線に＋６Ｖを印加して、浮遊ゲート−ドレイン引出線間のゲート絶縁膜に高電界を印加して、ＦＮ電流により浮遊ゲートへの電子注入を行う。
消去時に制御ゲート電極に０Ｖを印加して消去を行うことも可能である。しかし、このようにすると制御ゲート電極下のゲート絶縁膜を介してドレインに電流が流れゲート絶縁膜を劣化させる原因となる。そのため制御ゲート電極にはドレイン引出線に近い電圧を印加しておくことが望ましい。同様に、書き込みを制御ゲート電極に＋６Ｖを印加しつつ行うこともできるが、ドレイン引出線に近い電圧を印加しつつ書き込みを行うことがより好ましい。
ドレイン引出線と浮遊ゲートの間の絶縁膜と、書き込み消去制御用配線と浮遊ゲート間の絶縁膜厚や絶縁膜の種類の設定を行うことにより、浮遊ゲートへの電荷の書込み消去をどちらか一方の絶縁膜のみで行うことも可能となる。例えば、ドレイン引出線と浮遊ゲートの間の絶縁膜厚が書き込み消去制御用配線と浮遊ゲート間の絶縁膜厚に比べて厚ければ、電荷が書き込み消去制御用配線と浮遊ゲート間の絶縁膜を通過しやすいため、書込み消去は主に書き込み消去制御用配線と浮遊ゲート間の絶縁膜厚を通して行われやすい。また、電子障壁の低い膜をどちらかに適用すれば、電子障壁の低い膜を主に使い電子を浮遊ゲートに供給したり消去することが可能となる。
読み出しは、ドレイン引出線および書込み消去制御用配線を接地すると共に、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加して行う。セルが消去状態にあるときドレイン引出線には電子障壁が形成されないのでドレイン引出線において形成されるスイッチング素子はオン状態にある〔図７Ｃ〕。セルに書き込みが行われると、ドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑制される〔図７Ｄ〕。
尚、本実施例では、浮遊ゲートと書き込み消去制御用配線とが重ならないものとして示したが浮遊ゲートは一部書き込み消去制御用配線上に載り上がるように形成されてもよい。この場合には、書き込み消去制御用配線の上面を金属膜としてもよい。その金属材料の条件は実施例５（図６Ａ〜図６Ｄ）の場合と同様である。
消去時に制御ゲート電極に０Ｖを印加して消去を行うことも可能である。しかし、このようにすると制御ゲート電極下のゲート絶縁膜を介してドレインに電流が流れゲート絶縁膜を劣化させる原因となる。そのため制御ゲート電極にはドレイン引出線に近い電圧を印加しておくことが望ましい。同様に、書き込みを制御ゲート電極に＋６Ｖを印加しつつ行うこともできるが、ドレイン引出線に近い電圧を印加しつつ書き込みを行うことがより好ましい。
ドレイン引出線と浮遊ゲートの間の絶縁膜と、書き込み消去制御用配線と浮遊ゲート間の絶縁膜厚や絶縁膜の種類の設定を行うことにより、浮遊ゲートへの電荷の書込み消去をどちらか一方の絶縁膜のみで行うことも可能となる。例えば、ドレイン引出線と浮遊ゲートの間の絶縁膜厚が書き込み消去制御用配線と浮遊ゲート間の絶縁膜厚に比べて厚ければ、電荷が書き込み消去制御用配線と浮遊ゲート間の絶縁膜を通過しやすいため、書込み消去は主に書き込み消去制御用配線と浮遊ゲート間の絶縁膜厚を通して行われやすい。また、電子障壁の低い膜をどちらかに適用すれば、電子障壁の低い膜を主に使い電子を浮遊ゲートに供給したり消去することが可能となる。
読み出しは、ドレイン引出線および書込み消去制御用配線を接地すると共に、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加して行う。セルが消去状態にあるときドレイン引出線には電子障壁が形成されないのでドレイン引出線において形成されるスイッチング素子はオン状態にある〔図７Ｃ〕。セルに書き込みが行われると、ドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑制される〔図７Ｄ〕。
尚、本実施例では、浮遊ゲートと書き込み消去制御用配線とが重ならないものとして示したが浮遊ゲートは一部書き込み消去制御用配線上に載り上がるように形成されてもよい。この場合には、書き込み消去制御用配線の上面を金属膜としてもよい。その金属材料の条件は実施例５（図６Ａ〜図６Ｄ）の場合と同様である。
図８Ａ〜図８Ｄは、本発明の実施例７を示す要部断面図であって、図８Ａには消去時の、図８Ｂには書き込み時の、図８Ｃ、図８Ｄには読み出し時の状態が示されている。本実施例の図２Ａ〜図２Ｄに示される実施例１と相違する点は、ドレイン引出線４の浮遊ゲート５と対向する部分およびそれより下のポリシリコン膜はｎ型ポリシリコン膜４ａとなっているがそれより上の部分のポリシリコン膜がｐ型ポリシリコン膜４ｂとなっている点である。ただし、ドレイン引出線４のｐｎ接合の位置は浮遊ゲート５の頂部に厳密に一致させる必要はない。
消去時には、図８Ａに示すように、ソースをオープンとし、制御ゲート電極３とドレイン引出線４のいずれか一方に＋６Ｖを印加し、いずれか他方を接地し、浮遊ゲート−ドレイン引出線間、または、浮遊ゲート−制御ゲート電極間の絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４または制御ゲート電極３へ引き抜く。書き込み時には、図８Ｂに示すように、制御ゲート電極に＋２Ｖを印加し、ソースを接地、ドレイン引出線に−４Ｖを印加して、ドレイン引出線４の接合部にＣＨＥを発生させホットエレクトロンを浮遊ゲートへ注入する〈右側のバンド図参照〉。
読み出しは、制御ゲート電極に＋２Ｖを、ソースを接地し、ドレイン引出線にたとえば＋２Ｖを印加して行う（リバースリード）。セルが消去状態にあるとき、ドレインに＋１．１Ｖ以上の電圧を印加するとｐ型のコンダクションバンド高さはｎ型ポリシリコン膜４ａと同等あるいは低い状態になる。したがって、リバースリード方向ではｐｎ接合部に電子障壁が形成されないし、浮遊ゲート端部近傍のｎ型Ｓｉにも電子障壁が形成されないので、ドレイン引出線において形成されるスイッチング素子はオン状態にある〔図８Ｃ〕。セルに書き込みが行われると、ｎ型ポリシリコン膜４ａのバンドが持ち上げられドレイン引出線の基板側に近い浮遊ゲート端部に電子障壁が形成されてドレイン引出線において形成されるスイッチング素子はオフ状態となる〔図８Ｄ〕。
このセルに対してフォワードリードを行う場合には、制御ゲート電極に＋２Ｖを印加しつつ、ソースに１Ｖを印加し、ドレイン引出線を接地してソースからドレインに向けて電流を流す。このとき、ｐ型Ｓｉに対して電子を供給する仕事関数の低いメタルをドレインコンタクト上部に形成しておくと良い。
読み出しは、制御ゲート電極に＋２Ｖを、ソースを接地し、ドレイン引出線にたとえば＋２Ｖを印加して行う（リバースリード）。セルが消去状態にあるとき、ドレインに＋１．１Ｖ以上の電圧を印加するとｐ型のコンダクションバンド高さはｎ型ポリシリコン膜４ａと同等あるいは低い状態になる。したがって、リバースリード方向ではｐｎ接合部に電子障壁が形成されないし、浮遊ゲート端部近傍のｎ型Ｓｉにも電子障壁が形成されないので、ドレイン引出線において形成されるスイッチング素子はオン状態にある〔図８Ｃ〕。セルに書き込みが行われると、ｎ型ポリシリコン膜４ａのバンドが持ち上げられドレイン引出線の基板側に近い浮遊ゲート端部に電子障壁が形成されてドレイン引出線において形成されるスイッチング素子はオフ状態となる〔図８Ｄ〕。
このセルに対してフォワードリードを行う場合には、制御ゲート電極に＋２Ｖを印加しつつ、ソースに１Ｖを印加し、ドレイン引出線を接地してソースからドレインに向けて電流を流す。このとき、ｐ型Ｓｉに対して電子を供給する仕事関数の低いメタルをドレインコンタクト上部に形成しておくと良い。
図９Ａ〜図９Ｄは、本発明の実施例８を示す要部断面図であって、図９Ａには消去時の、図９Ｂには書き込み時の、図９Ｃ、図９Ｄには読み出し時の状態が示されている。本実施例の図８Ａ〜図８Ｄに示される実施例７と相違する点は、制御ゲート電極３に一部浮遊ゲート５が重なるようにその部分での浮遊ゲート５の断面がΓ状に形成されている点である。本実施例は、実施例４（図５Ａ〜図５Ｄ）と実施例７（図８Ａ〜図８Ｄ）との特長を合わせもつものである。
消去および書き込みおよび読み出しは、実施例７の場合と同様に行われる。
消去および書き込みおよび読み出しは、実施例７の場合と同様に行われる。
図１０Ａ〜図１０Ｄは、本発明の実施例９を示す要部断面図であって、図１０Ａには消去時の、図１０Ｂには書き込み時の、図１０Ｃ、図１０Ｄには読み出し時の状態が示されている。本実施例の図８Ａ〜図８Ｄに示される実施例７と相違する点は、制御ゲート電極３の側面に形成された側壁にシリコン膜を形成しその側壁シリコン膜９を浮遊ゲートと合体して浮遊ゲートの一部として利用している点である。本実施例は、実施例３（図４Ａ〜図４Ｄ）と実施例７（図８Ａ〜図８Ｄ）との特長を合わせもつものである。
消去、書き込みおよび読み出しは、実施例７の場合と同様に行われる。
消去、書き込みおよび読み出しは、実施例７の場合と同様に行われる。
図１１Ａ〜図１１Ｄは、本発明の実施例１０を示す要部断面図であって、図１１Ａには消去時の、図１１Ｂには書き込み時の、図１１Ｃ、図１１Ｄには読み出し時の状態が示されている。本実施例の図８Ａ〜図８Ｄに示される実施例７と相違する点は、制御ゲート電極に隣接した位置に書込み消去制御用配線を設け、制御ゲート電極と書込み消去制御用配線との間にドレイン引出線を形成した点である。すなわち、図１１Ａ〜図１１Ｄに示すように、素子分離領域１０上に、制御ゲート電極３と同一形状の書込み消去制御用配線１１を設け、書込み消去制御用配線１１から書込み消去制御用配線引出線１２を取り出している。そして、制御ゲート電極３と書込み消去制御用配線１１との間に浮遊ゲート５およびドレイン引出線４を形成している。本実施例は、実施例６（図７Ａ〜図７Ｅ）と実施例７（図８Ａ〜図８Ｄ）との特長を合わせもつものである。
消去時には、図１１Ａに示すように、ソースをオープンとし、制御ゲート電極３とドレイン引出線４と書込み消去制御用配線引出線１２にそれぞれ＋４Ｖ、＋６Ｖ、０Ｖを印加し、書込み消去制御用配線側の浮遊ゲート−ドレイン引出線間のゲート絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４へ引き抜く。例えばこの様な電圧設定にセル全体をすることにより、セル全体を一括して消去することが可能となる。書き込み時には、図１１Ｂに示すように、ソースを接地し、制御ゲート電極３に＋１Ｖを印加してトランジスタをオン状態とし、ドレイン引出線４と書込み消去制御用配線引出線１２にそれぞれ−４Ｖ、＋６Ｖを印加し、ドレイン引出線４に発生したホットエレクトロンを書込み消去制御用配線寄りの浮遊ゲートに注入する。また、この書込み時のデバイスの印加電圧の内、書込み消去制御用配線の電圧のみを変更することで、個々のトランジスタを選択して消去することが可能になる。具体的には書込み消去制御用配線にマイナス電圧例えば−６Ｖを印加することで、ドレイン引出線４に発生したホットホールを書込み消去制御用配線寄りの浮遊ゲートに注入することが可能になるのである。
この構造の特長は、書込み消去制御用配線が素子分離領域上に配置されているので制御トランジスタのゲート絶縁膜の劣化を考慮することなくこの書込み消去制御用配線に高い電圧を印加できることである。従って、例えば書き込みの際に効率のよい電子注入を実現できる。
読み出しは、ドレイン引出線に例えば＋２Ｖを印加し、書込み消去制御用配線を接地すると共に、制御ゲート電極に＋２Ｖを、ソースを接地して行う（リバースリード）。
この構造の特長は、書込み消去制御用配線が素子分離領域上に配置されているので制御トランジスタのゲート絶縁膜の劣化を考慮することなくこの書込み消去制御用配線に高い電圧を印加できることである。従って、例えば書き込みの際に効率のよい電子注入を実現できる。
読み出しは、ドレイン引出線に例えば＋２Ｖを印加し、書込み消去制御用配線を接地すると共に、制御ゲート電極に＋２Ｖを、ソースを接地して行う（リバースリード）。
図１２Ａ〜図１２Ｄは、本発明の実施例１１を示す要部断面図であって、図１２Ａには消去時の、図１２Ｂには書き込み時の、図１２Ｃ、図１２Ｄには読み出し時の状態が示されている。本実施例の図１１Ａ〜図１１Ｄに示される実施例１０と相違する点は、書込み消去制御用配線に配線が施されておらず、書込み消去制御用配線がフローティング状態におかれていることである。
消去時には、図１２Ａに示すように、ソースをオープンとし、制御ゲート電極３とドレイン引出線４のいずれか一方に＋６Ｖを印加し、いずれか他方を接地して浮遊ゲートの電子を制御ゲート電極３またはドレイン引出線４へ引き抜く。書き込み時には、図１２Ｂに示すように、ソースを接地し、制御ゲート電極３とドレイン引出線４にそれぞれ＋３Ｖ、−４Ｖを印加し、ドレイン引出線４に発生したホットエレクトロンを制御ゲート電極寄りの浮遊ゲートに注入する。
読み出しは、ドレイン引出線に例えば＋２Ｖを印加し、制御ゲート電極に＋２Ｖを、ソースを接地して行う（リバースリード）。
消去時には、図１２Ａに示すように、ソースをオープンとし、制御ゲート電極３とドレイン引出線４のいずれか一方に＋６Ｖを印加し、いずれか他方を接地して浮遊ゲートの電子を制御ゲート電極３またはドレイン引出線４へ引き抜く。書き込み時には、図１２Ｂに示すように、ソースを接地し、制御ゲート電極３とドレイン引出線４にそれぞれ＋３Ｖ、−４Ｖを印加し、ドレイン引出線４に発生したホットエレクトロンを制御ゲート電極寄りの浮遊ゲートに注入する。
読み出しは、ドレイン引出線に例えば＋２Ｖを印加し、制御ゲート電極に＋２Ｖを、ソースを接地して行う（リバースリード）。
図１３Ａは本発明の実施例１１のセルアレイのレイアウト図であり、図１３Ｂは、セル断面図である。図１３Ａに示すように、素子分離領域１０により区画された活性領域１３は配線敷設方向に対し傾いて形成されている。基板上には縦方向に延在する書込み消去制御用配線１１が配置されており、その両側に制御ゲート電極となるワード線３Ａが設けられている。その上方には横方向に延びるビット線１４とソース配線１５が交互に設置されている。ビット線１４とソース配線１５とは、それぞれドレイン引出線４とソース引出線７を介して活性領域１３に形成された拡散層に接続されている。
図１４Ａ〜図１４Ｄは、本発明の実施例１２を示す要部断面図であって、図１４Ａには消去時の、図１４Ｂには書き込み時の、図１４Ｃ、図１４Ｄには読み出し時の状態が示されている。本実施例の図８Ａ〜図８Ｄに示される実施例７と相違する点は、浮遊ゲート５の全体が制御ゲート電極３より高く形成されている点である。
消去、書き込みおよび読み出しは、実施例７の場合と同様に行われる。
消去、書き込みおよび読み出しは、実施例７の場合と同様に行われる。
図１５Ａ〜図１５Ｄは、本発明の実施例１３を示す要部断面図であって、図１５Ａには消去時の、図１５Ｂには書き込み時の、図１５Ｃ、図１５Ｄには読み出し時の状態が示されている。本実施例の図８Ａ〜図８Ｄに示される実施例７と相違する点は、制御ゲート電極３が一部浮遊ゲート５と重なるように断面がクランク状に形成されている点と、浮遊ゲート５が、制御ゲート電極３によって制御されるトランジスタのチャネル領域の一部を被覆するように形成されている点である。
消去時には、図１５Ａに示すように、制御ゲート電極３とドレイン引出線４の内のいずれか一方に＋６Ｖを印加、いずれか他方を接地し、浮遊ゲート−ドレイン引出線間または浮遊ゲート−制御ゲート電極間の絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４または制御ゲート電極３へ引き抜く。書き込み時には、図１５Ｂに示すように、制御ゲート電極に＋２Ｖを印加し、ソースを接地、ドレイン引出線に＋６Ｖを印加して制御ゲート電極を有するトランジスタにＣＨＥを発生させホットエレクトロンを浮遊ゲートへ注入する。この方法に代え、ドレイン引出線にＣＨＥを発生させ書き込みを行うことができる。すなわち、ソースを接地、制御ゲート電極とドレイン引出線にそれぞれ＋３Ｖ、−３Ｖを印加して、ドレイン引出線にＣＨＥを発生させ浮遊ゲートへホットエレクトロンを注入する。
読み出しは、実施例７（図８Ａ〜図８Ｄ）の場合と同様であるが、セルに書き込みが行われていると、ドレイン引出線を流れる電流は抑制されると同時に、制御ゲート電極３によって制御されるトランジスタのチャネルを流れる電流も浮遊ゲート５によって抑制される。
読み出しは、実施例７（図８Ａ〜図８Ｄ）の場合と同様であるが、セルに書き込みが行われていると、ドレイン引出線を流れる電流は抑制されると同時に、制御ゲート電極３によって制御されるトランジスタのチャネルを流れる電流も浮遊ゲート５によって抑制される。
図１６Ａ〜図１６Ｄは、本発明の実施例１４を示す要部断面図であって、図１６Ａには消去時の、図１６Ｂには書き込み時の、図１６Ｃ、図１６Ｄには読み出し時の状態が示されている。本実施例の図９Ａ〜図９Ｄに示される実施例８と相違する点は、制御ゲート電極３の下部がポリシリコン膜３ａにより、上部がすなわち浮遊ゲート５と対向する部分が金属膜３ｂにより形成されている点である。ここで、金属膜３ｂは仕事関数の低い金属により形成されている。尚、金属膜を形成することで、書込み時の電圧を低減できるメリットはあるが、金属膜を形成しないでも高電圧を印加することで動作自体は実現できる。
本実施例は、実施例５（図６Ａ〜図６Ｄ）と実施例７（図８Ａ〜図８Ｄ）の特長を併せ持つものであって、その消去方法、書き込み方法および読み出し方法は、実施例５の場合と同様であっても良い。また、書き込みに関しては制御トランジスタでホットエレクトロンを発生させ、浮遊ゲートに注入しても良い。これは、実施例５においても同様である。さらに書き込みに関しては、ドレイン引出線のｐｎ接合部でホットエレクトロンを発生させ、これを浮遊ゲートに注入しても良い。また、消去に関しては、本構造にかかわらず、ドレイン引出線にｐｎ接合を有する構造の場合、ｐｎ接合部でホットホールを発生させて、これを浮遊ゲートに注入して行う方法も当然用いることができる。読み出し方法は、フォワードリードでも良い。
本実施例は、実施例５（図６Ａ〜図６Ｄ）と実施例７（図８Ａ〜図８Ｄ）の特長を併せ持つものであって、その消去方法、書き込み方法および読み出し方法は、実施例５の場合と同様であっても良い。また、書き込みに関しては制御トランジスタでホットエレクトロンを発生させ、浮遊ゲートに注入しても良い。これは、実施例５においても同様である。さらに書き込みに関しては、ドレイン引出線のｐｎ接合部でホットエレクトロンを発生させ、これを浮遊ゲートに注入しても良い。また、消去に関しては、本構造にかかわらず、ドレイン引出線にｐｎ接合を有する構造の場合、ｐｎ接合部でホットホールを発生させて、これを浮遊ゲートに注入して行う方法も当然用いることができる。読み出し方法は、フォワードリードでも良い。
図１７Ａ〜図１７Ｄは、本発明の実施例１５を示す要部断面図であって、図１７Ａには消去時の、図１７Ｂには書き込み時の、図１７Ｃ、図１７Ｄには読み出し時の状態が示されている。本実施例の図２Ａ〜図２Ｄに示される実施例１と相違する点は、ドレイン引出線４の浮遊ゲート５に囲まれた領域がｐ型ポリシリコン膜４ｂになされ、それ以外の領域がｎ型ポリシリコン膜４ａとなされている点である。
本実施例においては、消去は過消去状態を作ることによって行う。すなわち、消去時には、図１７Ａに示すように、ソースをオープンとし（または接地し）、制御ゲート電極３とドレイン引出線４の内のいずれか一方に＋８Ｖを印加、いずれか他方を接地し、浮遊ゲート−ドレイン引出線間または浮遊ゲート−制御ゲート電極間の絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４または制御ゲート電極間３へ引き抜いて浮遊ゲートにホールを蓄積する。本実施例においては過消去状態をつくりやすくするために浮遊ゲートはｎ型ポリシリコンを用いて形成されている。書き込み時には、図１７Ｂに示すように、制御ゲート電極に＋２Ｖを印加してこのトランジスタをオンとし、ドレイン引出線を接地、ソースに−４Ｖを印加して、ドレイン引出線４において発生するＣＨＥによりホットエレクトロンを浮遊ゲートへ注入する。浮遊ゲートに蓄積されていたホールが消滅するとトランジスタを流れる電流も消滅して書き込みが完了する。書き込みをドレイン引出線をオープンとして行うこともできる。また、書き込みをソース引出線とドレイン引出線に印加する電圧を反転させて行うこともできる。尚、消去時にソースを接地し、ゲートに＋２Ｖを印加し、ドレインに＋８Ｖを印加して行い、消去が完了したことを電流が流れることを検知して消去作業を止めるという方法を採用しても良い。
読み出しは、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加し、ドレイン引出線を接地して行う。セルが消去状態にあるとき浮遊ゲートにはホールが蓄積されているので、浮遊ゲートに囲まれたドレイン引出線４のｐ型ポリシリコン膜４ｂのバンドは引き下げられ、ドレイン引出線には電子障壁が形成されない状態となり、ドレイン引出線において形成されるスイッチング素子はオン状態となる〔図１７Ｃ〕。セルに書き込みが行われた状態では、浮遊ゲートには電荷が蓄積されておらず、ｐ型ポリシリコン膜４ｂによりドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑止される〔図１７Ｄ〕。オン時およびオフ時におけるドレイン引出線のバンド状態をそれぞれの図の右側に示す。
読み出しは、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加し、ドレイン引出線を接地して行う。セルが消去状態にあるとき浮遊ゲートにはホールが蓄積されているので、浮遊ゲートに囲まれたドレイン引出線４のｐ型ポリシリコン膜４ｂのバンドは引き下げられ、ドレイン引出線には電子障壁が形成されない状態となり、ドレイン引出線において形成されるスイッチング素子はオン状態となる〔図１７Ｃ〕。セルに書き込みが行われた状態では、浮遊ゲートには電荷が蓄積されておらず、ｐ型ポリシリコン膜４ｂによりドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑止される〔図１７Ｄ〕。オン時およびオフ時におけるドレイン引出線のバンド状態をそれぞれの図の右側に示す。
図１８Ａ〜図１８Ｄは、本発明の実施例１６を示す要部断面図であって、図１８Ａには消去時の、図１８Ｂには書き込み時の、図１８Ｃ、図１８Ｄには読み出し時の状態が示されている。本実施例の図１７Ａ〜図１７Ｄに示される実施例１５と相違する点は、ドレイン引出線のｐ型ポリシリコン膜４ｂと浮遊ゲート５とが制御ゲート電極３の上部に形成されていることと、ｐ型ポリシリコン膜４ｂが断面逆Ｔ字状に形成され、これに伴って浮遊ゲートが断面Γ字状に形成されていることである。
消去時には、図１８Ａに示すように、ソースをオープンとし（または接地し）、制御ゲート電極３を接地、ドレイン引出線４に＋８Ｖを印加して、浮遊ゲート−ドレイン引出線間の絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４へ引き抜いて浮遊ゲートにホールを蓄積する。本実施例の書き込み方法および読み出し方法は、実施例１５（図１７Ａ〜図１７Ｄ）の場合と同様である。
消去時には、図１８Ａに示すように、ソースをオープンとし（または接地し）、制御ゲート電極３を接地、ドレイン引出線４に＋８Ｖを印加して、浮遊ゲート−ドレイン引出線間の絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４へ引き抜いて浮遊ゲートにホールを蓄積する。本実施例の書き込み方法および読み出し方法は、実施例１５（図１７Ａ〜図１７Ｄ）の場合と同様である。
図１９Ａ〜図１９Ｄは、本発明の実施例１７を示す要部断面図であって、図１９Ａには消去時の、図１９Ｂには書き込み時の、図１９Ｃ、図１９Ｄには読み出し時の状態が示されている。本実施例の図１７Ａ〜図１７Ｄに示される実施例１５と相違する点は、制御ゲート電極３が一部浮遊ゲート５と重なるように断面がクランク状に形成されている点と、浮遊ゲート５が、制御ゲート電極３によって制御されるトランジスタのチャネル領域の一部を被覆するように形成されている点である。
本実施例の消去方法および読み出し方法は、実施例１５（図１７Ａ〜図１７Ｄ）の場合と同様である。本実施例においては書き込みはホットエレクトロンの注入によって行う。すなわち、図１９Ｂに示すように、ソースに−４Ｖ、制御ゲート電極に＋５Ｖを印加し、ドレイン引出線を接地（またはオープン）して、チャネルにＣＨＥを発生させて書き込みを行う。プログラミングが進行すると電流は減少し、電流が流れなくなって書き込みは完了する。
本実施例の消去方法および読み出し方法は、実施例１５（図１７Ａ〜図１７Ｄ）の場合と同様である。本実施例においては書き込みはホットエレクトロンの注入によって行う。すなわち、図１９Ｂに示すように、ソースに−４Ｖ、制御ゲート電極に＋５Ｖを印加し、ドレイン引出線を接地（またはオープン）して、チャネルにＣＨＥを発生させて書き込みを行う。プログラミングが進行すると電流は減少し、電流が流れなくなって書き込みは完了する。
図２０Ａ〜図２０Ｄは、本発明の実施例１８を示す要部断面図であって、図２０Ａには消去時の、図２０Ｂには書き込み時の、図２０Ｃ、図２０Ｄには読み出し時の状態が示されている。本実施例の図１７Ａ〜図１７Ｄに示される実施例１５と相違する点は、浮遊ゲート５が一部制御ゲート電極３と重なるように形成され、その部分の断面がΓ字状に形成されている点である。
本実施例の消去方法、書き込み方法および読み出し方法は、実施例１７の場合と同様である。
本実施例の消去方法、書き込み方法および読み出し方法は、実施例１７の場合と同様である。
図２１Ａ〜図２１Ｄは、本発明の実施例１９を示す要部断面図であって、図２１Ａには消去時の、図２１Ｂには書き込み時の、図２１Ｃ、図２１Ｄには読み出し時の状態が示されている。本実施例の図１７Ａ〜図１７Ｄに示される実施例１５と相違する点は、ドレイン引出線のｐ型ポリシリコン膜４ｂが、制御ゲート電極３より高い位置に形成され、その断面積が、ｎ型ポリシリコン膜４ａのｐ型ポリシリコン膜４ｂとの接続部以外の部分の断面積より広くなされている点である。
本実施例の消去方法、書き込み方法および読み出し方法は、実施例１６（図１８Ａ〜図１８Ｄ）の場合と同様である。
本実施例の消去方法、書き込み方法および読み出し方法は、実施例１６（図１８Ａ〜図１８Ｄ）の場合と同様である。
図２２Ａ〜図２２Ｄは、本発明の実施例２０を示す要部断面図であって、図２２Ａには消去時の、図２２Ｂには書き込み時の、図２２Ｃ、図２２Ｄには読み出し時の状態が示されている。本実施例の図１７Ａ〜図１７Ｄに示される実施例１５と相違する点は、ドレイン引出線のｐ型ポリシリコン膜が絶縁膜４ｃに置き換えられ、その膜厚が薄くなされ、かつ制御ゲート電極３より高い位置形成されている点である。
本実施例においても、消去は過消去状態を作ることによって行う。すなわち、消去時には、図２２Ａに示すように、ソースおよび制御ゲート電極３を接地し、ドレイン引出線４に＋８Ｖを印加し、浮遊ゲート−ドレイン引出線間の絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４へ引き抜いて浮遊ゲートにホールを蓄積させる。書き込み時には、図２２Ｂに示すように、制御ゲート電極に＋２Ｖを印加してこのトランジスタをオンとし、ドレイン引出線を接地、ソースに−６Ｖを印加して、浮遊ゲートへ電子を注入する。浮遊ゲートに蓄積されていたホールが消滅するとトランジスタを流れる電流も消滅して書き込みが完了する。尚、消去時にソースを接地し、ゲートに＋２Ｖを印加し、ドレインに＋８Ｖを印加して行い、消去が完了したことを電流が流れることを検知して消去作業を止めるという方法を採用しても良い。
読み出しは、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加し、ドレイン引出線を接地して行う（フォワードリード）。セルが消去状態にあるとき浮遊ゲートにはホールが蓄積されているので、浮遊ゲートに囲まれたドレイン引出線４の絶縁膜４ｃのバンドは引き下げられここに形成される電子障壁が消滅ないし低い状態となりドレイン引出線において形成されるスイッチング素子はオン状態となる〔図２２Ｃ〕。セルに書き込みが行われた状態では、浮遊ゲートには電荷が蓄積されておらず、絶縁膜４ｃによりドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑止される〔図２２Ｄ〕。この構造においてもリバースリードが可能である。
読み出しは、制御ゲート電極に＋２Ｖを、ソースに＋１Ｖを印加し、ドレイン引出線を接地して行う（フォワードリード）。セルが消去状態にあるとき浮遊ゲートにはホールが蓄積されているので、浮遊ゲートに囲まれたドレイン引出線４の絶縁膜４ｃのバンドは引き下げられここに形成される電子障壁が消滅ないし低い状態となりドレイン引出線において形成されるスイッチング素子はオン状態となる〔図２２Ｃ〕。セルに書き込みが行われた状態では、浮遊ゲートには電荷が蓄積されておらず、絶縁膜４ｃによりドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑止される〔図２２Ｄ〕。この構造においてもリバースリードが可能である。
図２３Ａ〜図２３Ｄは、本発明の実施例２１を示す要部断面図であって、図２３Ａには消去時の、図２３Ｂには書き込み時の、図２３Ｃ、図２３Ｄには読み出し時の状態が示されている。本実施例の図８Ａ〜図８Ｄに示される実施例７と相違する点は、ドレイン引出線のｎ型ポリシリコン膜４ａとｐ型ポリシリコン膜４ｂとの間に絶縁膜４ｃが挿入され、その絶縁膜４ｃを囲むように浮遊ゲート５が形成されている点である。
本実施例においても、消去は過消去状態を作ることによって行う。すなわち、消去時には、図２３Ａに示すように、ソースおよび制御ゲート電極３を接地し、ドレイン引出線４に＋６Ｖを印加し、浮遊ゲート−ドレイン引出線間の絶縁膜に高電界を印加して浮遊ゲートの電子をドレイン引出線４へ引き抜いて浮遊ゲートにホールを蓄積させる。書き込み時には、図２２Ｂに示すように、制御ゲート電極に＋２Ｖを印加してこのトランジスタをオンとし、ドレイン引出線を接地、ソースに−６Ｖを印加して、浮遊ゲートへ電子を注入する。浮遊ゲートに蓄積されていたホールが消滅するとトランジスタを流れる電流も消滅して書き込みが完了する。ドレイン引出線を接地するのに代えこれに＋２Ｖ程度の電圧を印加しつつ書き込みを行うこともできる。また、書き込みをドレイン引出線への印加電圧とソース引出線への印加電圧とを交換して行うこともできる 読み出しは、制御ゲート電極に＋２Ｖを、ソースを接地し、ドレイン引出線に＋２Ｖを印加して行う。セルが消去状態にあるとき浮遊ゲートにはホールが蓄積されているので、浮遊ゲートに囲まれたドレイン引出線４の絶縁膜４ｃのバンドは引き下げられここに形成される電子障壁が消滅ないし低い状態となり、実線矢印で示すように電子が移動する。また、ドレイン引出線に−２Ｖを印加して読み出しを行う場合には点線矢印で示すように電子が移動する〔図２３Ｃ〕。セルに書き込みが行われた状態では、浮遊ゲートには電荷が蓄積されておらず、絶縁膜４ｃによりドレイン引出線に電子障壁が形成されてドレイン引出線を流れる電流は抑止される〔図２３Ｄ〕。
なお、ドレイン引出線に絶縁膜を挿入する実施例は、実施例２０と実施例２１の二つのみを示したが、ドレイン引出線がｐｎ接合を有する実施例（図８Ａ〜図１６Ｄ）のいずれに対してもその接合部に絶縁膜を挿入することができ、またｎｐｎ構造を有する実施例（図１７Ａ〜図２１Ｄ）におけるいずれのｐ型ポリシリコン膜も絶縁膜と置き換えることができる（但し、必要に応じて膜厚を変更する）。その駆動方法も、ｐｎ接合を有する実施例の場合やｎｐｎ構造を有する実施例の場合と同様に行うことができる。
また、ドレイン引出線に関して、半導体材料を用いて形成する実施例について述べてきたが、絶縁膜を除くコンタクト部分を金属あるいは金属シリサイドにより形成しても良い。尚、ドレイン引出線に関して、ｎｐｎ構造を使う場合に関しても、ｐ型Ｓｉを除いてメタルあるいはメタルシリサイド構造にしても、前記したデバイス動作は実現可能である。尚ｐ型Ｓｉを金属あるいは金属シリサイドでサンドイッチする構造がより好ましいが、イントリンシックなＳｉでもよいし、ｎ型のＳｉを適用してもワークファンクションの深い金属を使えば、この動作は実現できる。
なお、ドレイン引出線に絶縁膜を挿入する実施例は、実施例２０と実施例２１の二つのみを示したが、ドレイン引出線がｐｎ接合を有する実施例（図８Ａ〜図１６Ｄ）のいずれに対してもその接合部に絶縁膜を挿入することができ、またｎｐｎ構造を有する実施例（図１７Ａ〜図２１Ｄ）におけるいずれのｐ型ポリシリコン膜も絶縁膜と置き換えることができる（但し、必要に応じて膜厚を変更する）。その駆動方法も、ｐｎ接合を有する実施例の場合やｎｐｎ構造を有する実施例の場合と同様に行うことができる。
また、ドレイン引出線に関して、半導体材料を用いて形成する実施例について述べてきたが、絶縁膜を除くコンタクト部分を金属あるいは金属シリサイドにより形成しても良い。尚、ドレイン引出線に関して、ｎｐｎ構造を使う場合に関しても、ｐ型Ｓｉを除いてメタルあるいはメタルシリサイド構造にしても、前記したデバイス動作は実現可能である。尚ｐ型Ｓｉを金属あるいは金属シリサイドでサンドイッチする構造がより好ましいが、イントリンシックなＳｉでもよいし、ｎ型のＳｉを適用してもワークファンクションの深い金属を使えば、この動作は実現できる。
ドレイン引出線内に挿入する絶縁膜は、ドレイン引出線の電気伝導度を高めるために電子障壁が低い材料の方が有利である。図２４は、各種絶縁材料の障壁の高さを示す図であり、数字はシリコンに対する電子障壁の高さとホール障壁の高さを示している。本発明のドレイン引出線内に用いる絶縁材料としては点線内に囲まれたＴａ2Ｏ5、ＺｒＯ2、ＨｆＯ2が好ましい。また、この図表には示されていないが、ＢＳＴもＴａ2Ｏ5以上に電子障壁の高さの低い材料として知られている。従って、特に好ましい絶縁材料はＢＳＴとＴａ2Ｏ5である。但し、半導体の導電型が実施例と反転された場合には、ホール障壁の低いＳｉ3Ｎ4を用いることが有利になる。
図２５Ａ〜図２５Ｄは、本発明の実施例２２を示す要部断面図であって、図２５Ａには消去時の、図２５Ｂには書き込み時の、図２５Ｃ、図２５Ｄには読み出し時の状態が示されている。本実施例の図７Ａ〜図７Ｅに示される実施例６と相違する点は、ポリシリコンを用いた浮遊ゲートに代え電子トラップ膜となるＡｌ2Ｏ3を有する絶縁体浮遊ゲート５Ａが用いられている点である。
消去時には、図２５Ａに示すように、ソースをオープンとし、制御ゲート電極と書込み消去制御用配線に０Ｖ、ドレイン引出線に＋８Ｖを印加して、絶縁体浮遊ゲート−ドレイン引出線間のゲート絶縁膜に高電界を印加して絶縁体浮遊ゲートの電子をドレイン引出線へ引き抜く。書き込み時には、図２５Ｂに示すように、ソースをオープンとし、制御ゲート電極と書込み消去制御用配線に＋６Ｖ、ドレイン引出線に−４Ｖを印加して、ＦＮ電流により電子を絶縁体浮遊ゲート５Ａへ注入する。本絶縁体浮遊ゲートとしては、シリコン酸化膜でサンドイッチされたアルミナやシリコン窒化膜、ハフニウム系酸化膜や酸窒化膜、あるいはジルコニウム系酸化膜等が適当である。
尚、本実施例では、絶縁膜への電子トラップについて述べたが、強誘電体を絶縁体浮遊ゲート材料の代わりに使用しても良い。この場合、チタン酸ジルコン酸鉛（ＰＺＴ）やタンタル酸ビスマスストロンチウム（ＳＢＴ）を使うことが望ましい。
読み出しは、実施例６の場合と同様である。
尚、本実施例では、絶縁膜への電子トラップについて述べたが、強誘電体を絶縁体浮遊ゲート材料の代わりに使用しても良い。この場合、チタン酸ジルコン酸鉛（ＰＺＴ）やタンタル酸ビスマスストロンチウム（ＳＢＴ）を使うことが望ましい。
読み出しは、実施例６の場合と同様である。
［製造方法実施例１］
次に、本発明の不揮発性半導体記憶装置の製造方法について図面を参照して詳細に説明する。
図２６Ａ〜図２６Ｍは、製造方法の実施例１を示す工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、シャロートレンチ分離法（ＳＴＩ）などにより、活性領域を区画する素子分離領域１０を形成する〔図２６Ａ〕。次に、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンを堆積し、リンをイオン注入して低抵抗化した後、フォトリソグラフィ法を用いてパターニングして、活性領域上に制御ゲート電極３を、また素子分離領域１０上に書込み消去制御用配線１１を形成する〔図２６Ｂ〕。次に、酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３と書込み消去制御用配線１１の側面にサイドウォールを形成し、制御ゲート電極とサイドウォールをマスクとしてイオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する〔図２６Ｃ〕。そして、酸化シリコンを堆積して第１層間絶縁膜８ａを形成する〔図２６Ｄ〕。
次に、本発明の不揮発性半導体記憶装置の製造方法について図面を参照して詳細に説明する。
図２６Ａ〜図２６Ｍは、製造方法の実施例１を示す工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、シャロートレンチ分離法（ＳＴＩ）などにより、活性領域を区画する素子分離領域１０を形成する〔図２６Ａ〕。次に、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンを堆積し、リンをイオン注入して低抵抗化した後、フォトリソグラフィ法を用いてパターニングして、活性領域上に制御ゲート電極３を、また素子分離領域１０上に書込み消去制御用配線１１を形成する〔図２６Ｂ〕。次に、酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３と書込み消去制御用配線１１の側面にサイドウォールを形成し、制御ゲート電極とサイドウォールをマスクとしてイオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する〔図２６Ｃ〕。そして、酸化シリコンを堆積して第１層間絶縁膜８ａを形成する〔図２６Ｄ〕。
次に、フォトリソグラフィ法により、第１層間絶縁膜８ａおよびサイドウォールを選択的にエッチング除去して、ドレイン領域上にコンタクトホールを開口する〔図２６Ｅ〕。そして、洗浄、希フッ酸処理等の表面処理を行った後、酸化シリコン、窒化シリコン、酸化シリコンの３層膜からなる保護絶縁膜１６を形成する〔図２６Ｆ〕。次いで、ポリシリコンの堆積と異方性エッチングを行って浮遊ゲート５を形成する。更に、熱酸化を行い、窒化シリコン膜の堆積と異方性エッチングを行って第２ゲート絶縁膜１７を形成する〔図２６Ｇ〕。次に、熱酸化を行って浮遊ゲートの上部をシリコン酸化膜１８に変換する〔図２６Ｈ〕。次に、保護絶縁膜１６のエッチバックを行って基板表面を露出させる〔図２６Ｉ〕。そして、洗浄、希フッ酸処理等の表面処理を行った後、ｎ型ポリシリコン膜１９ｎを堆積する〔図２６Ｊ〕。
次に、フォトリソグラフィ法によりｎ型ポリシリコン膜１９ｎをパターニングして、ドレイン引出線４を形成する〔図２６Ｋ〕。次いで、シリコン酸化膜等の絶縁膜を堆積して第２層間絶縁膜８ｂを形成し、エッチバックまたはＣＭＰ(chemical mechanical polishing) によりドレイン引出線の頭だしを行った後、第２層間絶縁膜８ｂを選択的にエッチング除去してソース領域上にコンタクトホールを開口する。そして、スパッタ法によりＴｉＮ、Ｔｉを堆積した後、Ｗを堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース引出線７を形成する〔図２６Ｌ〕。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第３層間絶縁膜８ｃを形成する〔図２６Ｍ〕。
上記の工程では、フローティングゲートと第２ゲート絶縁膜とを別々のエッチング工程により形成していたが一括して形成するようにしてもよい。すなわち、図２６Ｆの状態に加工した後、ポリシリコンの堆積、熱酸化、窒化シリコンの堆積の後、一括してエッチバックして図２６Ｇの状態に加工してもよい。また、ポリシリコンの熱酸化を省略するか酸化シリコンを堆積するようにしてもよい。
上記の工程では、フローティングゲートと第２ゲート絶縁膜とを別々のエッチング工程により形成していたが一括して形成するようにしてもよい。すなわち、図２６Ｆの状態に加工した後、ポリシリコンの堆積、熱酸化、窒化シリコンの堆積の後、一括してエッチバックして図２６Ｇの状態に加工してもよい。また、ポリシリコンの熱酸化を省略するか酸化シリコンを堆積するようにしてもよい。
［製造方法実施例２］
図２７Ａ〜図２７Ｆは、製造方法の実施例２を説明するための工程順の断面図である。本実施例の途中までの工程は、実施例１の図２６Ａ〜図２６Ｊに示された工程と同じであるので図示およびその説明は省略し、図２６Ｊの状態を図２７Ａに示す。
図２７Ａに示す状態にまで加工した後、ｎ型ポリシリコン膜１９ｎをコンタクトホールの途中までエッチバックしてドレイン引出線のｎ型ポリシリコン膜４ａを形成する〔図２７Ｂ〕。次に、ｐ型ポリシリコン膜１９ｐを堆積する〔図２７Ｃ〕。次いで、ｐ型ポリシリコン膜１９ｐをエッチバックしコンタクトホール内に埋め込んで、ドレイン引出線のｐ型ポリシリコン膜４ｂを形成する〔図２７Ｄ〕。次に、シリコン酸化膜等の絶縁膜を堆積して第２層間絶縁膜８ｂを形成し、これを選択的にエッチング除去してソース領域上およびドレイン引出線４にコンタクトホールを開口する。そして、スパッタ法によりＴｉＮ、Ｔｉを堆積した後、Ｗを堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース領域上にソース引出線７を、またドレイン引出線上にＷプラグ２１を形成する〔図２７Ｅ〕。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第３層間絶縁膜８ｃを形成する〔図２７Ｆ〕。
上記実施例では、ドレイン引出線のｐｎ接合をｐ型ポリシリコンを堆積することによって形成していたがこの方法に代え、図２７Ａに示す状態において、ｐ型不純物のイオン注入を行ってｐｎ接合を形成するようにしてもよい。また、ドレイン引出線を単結晶シリコンにより形成するようにしてもよい。すなわち、ｎ型ポリシリコン膜１９ｎを堆積する前の状態〔図２６Ｉに示す状態〕から、選択成長法を用いて、ドレイン領域上にｎ型単結晶シリコンの成長させ、途中でドーピング不純物をｐ型に切り換えて、ｐｎ接合を有する単結晶シリコン膜のドレイン引出線を形成する。
図２７Ａ〜図２７Ｆは、製造方法の実施例２を説明するための工程順の断面図である。本実施例の途中までの工程は、実施例１の図２６Ａ〜図２６Ｊに示された工程と同じであるので図示およびその説明は省略し、図２６Ｊの状態を図２７Ａに示す。
図２７Ａに示す状態にまで加工した後、ｎ型ポリシリコン膜１９ｎをコンタクトホールの途中までエッチバックしてドレイン引出線のｎ型ポリシリコン膜４ａを形成する〔図２７Ｂ〕。次に、ｐ型ポリシリコン膜１９ｐを堆積する〔図２７Ｃ〕。次いで、ｐ型ポリシリコン膜１９ｐをエッチバックしコンタクトホール内に埋め込んで、ドレイン引出線のｐ型ポリシリコン膜４ｂを形成する〔図２７Ｄ〕。次に、シリコン酸化膜等の絶縁膜を堆積して第２層間絶縁膜８ｂを形成し、これを選択的にエッチング除去してソース領域上およびドレイン引出線４にコンタクトホールを開口する。そして、スパッタ法によりＴｉＮ、Ｔｉを堆積した後、Ｗを堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース領域上にソース引出線７を、またドレイン引出線上にＷプラグ２１を形成する〔図２７Ｅ〕。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第３層間絶縁膜８ｃを形成する〔図２７Ｆ〕。
上記実施例では、ドレイン引出線のｐｎ接合をｐ型ポリシリコンを堆積することによって形成していたがこの方法に代え、図２７Ａに示す状態において、ｐ型不純物のイオン注入を行ってｐｎ接合を形成するようにしてもよい。また、ドレイン引出線を単結晶シリコンにより形成するようにしてもよい。すなわち、ｎ型ポリシリコン膜１９ｎを堆積する前の状態〔図２６Ｉに示す状態〕から、選択成長法を用いて、ドレイン領域上にｎ型単結晶シリコンの成長させ、途中でドーピング不純物をｐ型に切り換えて、ｐｎ接合を有する単結晶シリコン膜のドレイン引出線を形成する。
［製造方法実施例３］
図２８Ａ〜図２８Ｇは、製造方法の実施例３を説明するための工程順の断面図である。本実施例の途中までの工程は、実施例１の図２６Ａ〜図２６Ｅに示された工程と同じであるので図示およびその説明は省略し、図２６Ｅの状態を図２８Ａに示す。
図２８Ａに示す状態にまで加工し、洗浄、希フッ酸処理などの表面処理を行った後、酸化シリコン、酸化アルミニウム、酸化シリコンの３層膜を形成し、エッチバックを行って電子トラップ膜を有する絶縁体浮遊ゲート５Ａを形成する〔図２８Ｂ〕。次に、ｎ型ポリシリコンの堆積とエッチバックによりコンタクトホール内にドレイン引出線のｎ型ポリシリコン膜４ａを形成する〔図２８Ｃ〕。ｎ型ポリシリコン膜４ａを形成する方法に代え選択成長によりｎ型単結晶シリコン膜を形成するようにしてもよい。次いで、第２層間絶縁膜８ｂを形成し、フォトリソグラフィ法によりドレイン領域上の第２層間絶縁膜８ｂを選択的に除去する〔図２８Ｄ〕。続いて、ｐ型ポリシリコンの堆積とエッチバック（またはＣＭＰ）を行ってポリシリコンを第２層間絶縁膜８ｂに埋め込んでドレイン引出線のｐ型ポリシリコン膜４ｂを形成する〔図２８Ｅ〕。次に、ソース領域上にコンタクトホールを開口し、ＴｉＮ、ＴｉおよびＷを順次堆積し、エッチバック（またはＣＭＰ）を行ってソース引出線７となるＷプラグを形成する〔図２８Ｆ〕。その後、金属配線２０と第３層間絶縁膜を形成する〔図２８Ｇ〕。
上記実施例では、電子トラップ膜として酸化アルミニウムを用いていたがこれに代え窒化シリコンを用いてもよい。
図２８Ａ〜図２８Ｇは、製造方法の実施例３を説明するための工程順の断面図である。本実施例の途中までの工程は、実施例１の図２６Ａ〜図２６Ｅに示された工程と同じであるので図示およびその説明は省略し、図２６Ｅの状態を図２８Ａに示す。
図２８Ａに示す状態にまで加工し、洗浄、希フッ酸処理などの表面処理を行った後、酸化シリコン、酸化アルミニウム、酸化シリコンの３層膜を形成し、エッチバックを行って電子トラップ膜を有する絶縁体浮遊ゲート５Ａを形成する〔図２８Ｂ〕。次に、ｎ型ポリシリコンの堆積とエッチバックによりコンタクトホール内にドレイン引出線のｎ型ポリシリコン膜４ａを形成する〔図２８Ｃ〕。ｎ型ポリシリコン膜４ａを形成する方法に代え選択成長によりｎ型単結晶シリコン膜を形成するようにしてもよい。次いで、第２層間絶縁膜８ｂを形成し、フォトリソグラフィ法によりドレイン領域上の第２層間絶縁膜８ｂを選択的に除去する〔図２８Ｄ〕。続いて、ｐ型ポリシリコンの堆積とエッチバック（またはＣＭＰ）を行ってポリシリコンを第２層間絶縁膜８ｂに埋め込んでドレイン引出線のｐ型ポリシリコン膜４ｂを形成する〔図２８Ｅ〕。次に、ソース領域上にコンタクトホールを開口し、ＴｉＮ、ＴｉおよびＷを順次堆積し、エッチバック（またはＣＭＰ）を行ってソース引出線７となるＷプラグを形成する〔図２８Ｆ〕。その後、金属配線２０と第３層間絶縁膜を形成する〔図２８Ｇ〕。
上記実施例では、電子トラップ膜として酸化アルミニウムを用いていたがこれに代え窒化シリコンを用いてもよい。
［製造方法実施例４］
図２９Ａ〜図２９Ｆは、製造方法の実施例４を示す工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンを堆積し、パターニングして、活性領域上に制御ゲート電極３を形成する。次に、熱酸化を行い、窒化シリコンおよび酸化シリコンを堆積して全面を保護絶縁膜１６によって被覆する。そして、ポリシリコンと酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３の側面に側壁シリコン膜９を含むサイドウォールを形成し、制御ゲート電極とサイドウォールをマスクとしてイオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する〔図２９Ａ〕。次に、ドレインコンタクトホールを開口する領域以外の側壁シリコン膜をエッチング除去する。告いで、酸化シリコンを堆積して第１層間絶縁膜８ａを形成し、フォトリソグラフィ法により、第１層間絶縁膜８ａおよびサイドウォールを選択的にエッチング除去して、ドレイン領域上に側壁シリコン膜９の側面を露出させるコンタクトホールを開口する。そして、ポリシリコンおよび酸化シリコンの堆積と異方性エッチングを行って側壁シリコン膜９をその一部に含む浮遊ゲート５を形成する〔図２９Ｂ〕。次に、スピン塗布法等によりポリイミド膜を形成し、ＣＭＰを行ってコンタクトホール内に埋め込まれた有機フィラー２２を形成する。そして、酸素のイオン注入を行って浮遊ゲートの上部をシリコン酸化膜１８に変換する〔図２９Ｃ〕。次に、溶媒を用いて有機フィラー２２を除去した後、異方性エッチングを行って保護絶縁膜１６の一部を除去してドレイン領域を露出させる。そして、洗浄、希フッ酸処理等の表面処理を行った後、ｎ型ポリシリコン膜を堆積し、フォトリソグラフィ法によりｎ型ポリシリコン膜をパターニングして、ドレイン引出線４を形成する〔図２９Ｄ〕。次いで、シリコン酸化膜等の絶縁膜を堆積して第２層間絶縁膜８ｂを形成し、エッチバックまたはＣＭＰによりドレイン引出線の頭だしを行った後、第２層間絶縁膜８ｂを選択的にエッチング除去してソース領域上にコンタクトホールを開口する。そして、スパッタ法によりＴｉＮ、Ｔｉを堆積した後、Ｗを堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース引出線７を形成する〔図２９Ｅ〕。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第３層間絶縁膜８ｃを形成する〔図２９Ｆ〕。
本実施例では、有機フィラーをポリイミドを用いて形成していたがこの材料に代え適宜樹脂材料を使用することができる。但し、溶媒易溶型材料であることが望ましい。また、ポリシリコン膜とその上のシリコン酸化膜に異方性エッチングを施して、側壁シリコン膜や浮遊ゲートを形成する工程では、ポリシリコン膜とシリコン酸化膜とを一括してエッチングしても、各膜毎にエッチングするようにしてもよい。
図２９Ａ〜図２９Ｆは、製造方法の実施例４を示す工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンを堆積し、パターニングして、活性領域上に制御ゲート電極３を形成する。次に、熱酸化を行い、窒化シリコンおよび酸化シリコンを堆積して全面を保護絶縁膜１６によって被覆する。そして、ポリシリコンと酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３の側面に側壁シリコン膜９を含むサイドウォールを形成し、制御ゲート電極とサイドウォールをマスクとしてイオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する〔図２９Ａ〕。次に、ドレインコンタクトホールを開口する領域以外の側壁シリコン膜をエッチング除去する。告いで、酸化シリコンを堆積して第１層間絶縁膜８ａを形成し、フォトリソグラフィ法により、第１層間絶縁膜８ａおよびサイドウォールを選択的にエッチング除去して、ドレイン領域上に側壁シリコン膜９の側面を露出させるコンタクトホールを開口する。そして、ポリシリコンおよび酸化シリコンの堆積と異方性エッチングを行って側壁シリコン膜９をその一部に含む浮遊ゲート５を形成する〔図２９Ｂ〕。次に、スピン塗布法等によりポリイミド膜を形成し、ＣＭＰを行ってコンタクトホール内に埋め込まれた有機フィラー２２を形成する。そして、酸素のイオン注入を行って浮遊ゲートの上部をシリコン酸化膜１８に変換する〔図２９Ｃ〕。次に、溶媒を用いて有機フィラー２２を除去した後、異方性エッチングを行って保護絶縁膜１６の一部を除去してドレイン領域を露出させる。そして、洗浄、希フッ酸処理等の表面処理を行った後、ｎ型ポリシリコン膜を堆積し、フォトリソグラフィ法によりｎ型ポリシリコン膜をパターニングして、ドレイン引出線４を形成する〔図２９Ｄ〕。次いで、シリコン酸化膜等の絶縁膜を堆積して第２層間絶縁膜８ｂを形成し、エッチバックまたはＣＭＰによりドレイン引出線の頭だしを行った後、第２層間絶縁膜８ｂを選択的にエッチング除去してソース領域上にコンタクトホールを開口する。そして、スパッタ法によりＴｉＮ、Ｔｉを堆積した後、Ｗを堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース引出線７を形成する〔図２９Ｅ〕。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第３層間絶縁膜８ｃを形成する〔図２９Ｆ〕。
本実施例では、有機フィラーをポリイミドを用いて形成していたがこの材料に代え適宜樹脂材料を使用することができる。但し、溶媒易溶型材料であることが望ましい。また、ポリシリコン膜とその上のシリコン酸化膜に異方性エッチングを施して、側壁シリコン膜や浮遊ゲートを形成する工程では、ポリシリコン膜とシリコン酸化膜とを一括してエッチングしても、各膜毎にエッチングするようにしてもよい。
［製造方法実施例５］
図３０Ａ〜図３０Ｆは、製造方法の実施例５を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンとシリコン酸化膜２３を堆積した後、フォトリソグラフィ法を用いてパターニングして、活性領域上に制御ゲート電極３を、また素子分離領域１０上に書込み消去制御用配線１１を形成する。
次に、制御ゲート電極とシリコン酸化膜２３をマスクとしてイオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する〔図３０Ａ〕。そして、スピン塗布法等によりポリイミド膜を形成し、ＣＭＰを行って平坦化した後、フォトリソグラフィ法を用いてポリイミド膜をパターニングしてドレイン領域上のみに残して、第１有機フィラー２２ａを形成する。次に、酸化シリコンを堆積しＣＭＰにより平坦化して第１層間絶縁膜８ａを形成する〔図３０Ｂ〕。
図３０Ａ〜図３０Ｆは、製造方法の実施例５を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンとシリコン酸化膜２３を堆積した後、フォトリソグラフィ法を用いてパターニングして、活性領域上に制御ゲート電極３を、また素子分離領域１０上に書込み消去制御用配線１１を形成する。
次に、制御ゲート電極とシリコン酸化膜２３をマスクとしてイオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する〔図３０Ａ〕。そして、スピン塗布法等によりポリイミド膜を形成し、ＣＭＰを行って平坦化した後、フォトリソグラフィ法を用いてポリイミド膜をパターニングしてドレイン領域上のみに残して、第１有機フィラー２２ａを形成する。次に、酸化シリコンを堆積しＣＭＰにより平坦化して第１層間絶縁膜８ａを形成する〔図３０Ｂ〕。
次に、第１有機フィラー２２ａを除去し、表面処理を行った後、熱酸化を行って、制御ゲート電極と書込み消去制御用配線の側面にシリコン酸化膜２４を形成する。次いで、ポリシリコンと酸化シリコンの堆積と異方性エッチングを行って浮遊ゲート５を形成する〔図３０Ｃ〕。更に、スピン塗布法等によりポリイミド膜を形成し、ＣＭＰを行ってコンタクトホール内を埋込む第２有機フィラー２２ｂを形成する。続いて、酸素のイオン注入を行って浮遊ゲートの上部をシリコン酸化膜１８に変換する〔図３０Ｄ〕。次に、溶媒を用いて第２有機フィラー２２ｂを除去し、表面処理を行った後、ｎ型ポリシリコン膜を堆積し、フォトリソグラフィ法によりｎ型ポリシリコン膜をパターニングして、ドレイン引出線４を形成する。次いで、シリコン酸化膜等の絶縁膜を堆積して第２層間絶縁膜８ｂを形成し、エッチバックまたはＣＭＰによりドレイン引出線の頭だしを行った後、第２層間絶縁膜８ｂを選択的にエッチング除去してソース領域上にコンタクトホールを開口する。そして、スパッタ法によりＴｉＮ、Ｔｉを堆積した後、Ｗを堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース引出線７を形成する〔図３０Ｅ〕。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第３層間絶縁膜８ｃを形成する〔図３０Ｆ〕。
本実施例では、第１有機フィラーをポリイミドを用いて形成していたが、第１有機フィラー自体を感光性樹脂により形成するようにしてもよい。その場合には感光性樹脂の現像により直接フィラーを形成することができる。また、前実施例および本実施例において浮遊ゲートの一部酸化をイオン注入によって行っていたが、その際に使用するフィラーを無機材料など耐熱性の高い材料を用いて形成する場合には熱酸化を用いることもできる。また、浮遊ゲートとその上のシリコン酸化膜（第２ゲート絶縁膜）の形成方法では、両膜を堆積して一括して異方性エッチングを行うこともできるが、各成膜毎にエッチングを行うこともできる。更に、シリコン酸化膜の堆積を行うことなく、熱酸化により浮遊ゲートの表面に酸化膜を形成するようにしてもよい。
本実施例では、第１有機フィラーをポリイミドを用いて形成していたが、第１有機フィラー自体を感光性樹脂により形成するようにしてもよい。その場合には感光性樹脂の現像により直接フィラーを形成することができる。また、前実施例および本実施例において浮遊ゲートの一部酸化をイオン注入によって行っていたが、その際に使用するフィラーを無機材料など耐熱性の高い材料を用いて形成する場合には熱酸化を用いることもできる。また、浮遊ゲートとその上のシリコン酸化膜（第２ゲート絶縁膜）の形成方法では、両膜を堆積して一括して異方性エッチングを行うこともできるが、各成膜毎にエッチングを行うこともできる。更に、シリコン酸化膜の堆積を行うことなく、熱酸化により浮遊ゲートの表面に酸化膜を形成するようにしてもよい。
［製造方法実施例６］
図３１Ａ〜図３１Ｃは、製造方法の実施例６を説明するための工程順の断面図である。本実施例は、製造方法の実施例５の工程を、ゲート側面にサイドウォールを形成した後にソース・ドレイン領域を形成するように変更したものである。前実施例と同様の方法により、制御ゲート電極３と書込み消去制御用配線１１を形成した後、酸化シリコンの堆積と異方性エッチングにより、制御ゲート電極３と書込み消去制御用配線１１の側面にサイドウォールを形成し、イオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する。その後、前実施例と同様の方法を用いて、第１有機フィラー２２ａと第１層間絶縁膜８ａとを形成する〔図３１Ａ〕。第１有機フィラー２２ａを除去した後、ポリシリコンと酸化シリコンの堆積と異方性エッチングを行って浮遊ゲート５を形成する〔図３１Ｂ〕。その後、前実施例と同様の方法を用いて、図３１Ｃに示すように加工する。
図３１Ａ〜図３１Ｃは、製造方法の実施例６を説明するための工程順の断面図である。本実施例は、製造方法の実施例５の工程を、ゲート側面にサイドウォールを形成した後にソース・ドレイン領域を形成するように変更したものである。前実施例と同様の方法により、制御ゲート電極３と書込み消去制御用配線１１を形成した後、酸化シリコンの堆積と異方性エッチングにより、制御ゲート電極３と書込み消去制御用配線１１の側面にサイドウォールを形成し、イオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する。その後、前実施例と同様の方法を用いて、第１有機フィラー２２ａと第１層間絶縁膜８ａとを形成する〔図３１Ａ〕。第１有機フィラー２２ａを除去した後、ポリシリコンと酸化シリコンの堆積と異方性エッチングを行って浮遊ゲート５を形成する〔図３１Ｂ〕。その後、前実施例と同様の方法を用いて、図３１Ｃに示すように加工する。
［製造方法実施例７］
図３２は、製造方法の実施例７を説明するための断面図である。本実施例は、製造方法の実施例６において形成したポリシリコンの浮遊ゲートを電子トラップ膜を含むものに変更したものである。すなわち、図３１Ａに示される状態に加工した後、第１有機フィラー２２ａを除去し、酸化アルミニウムと酸化シリコンを堆積し、異方性エッチングを行って絶縁体浮遊ゲート５Ａを形成する。その後、ドレイン引出線４を形成する工程以降の工程を実行して図３２に示すように加工する。
本実施例では、第２有機フィラーの形成工程と浮遊ゲートの酸化工程を省略することができ、工程が簡素化される。尚、実施例２６から２９（製造方法実施例４から７）で、有機フィラーを用いる方法を示したが、例えば窒化シリコン等の酸化シリコンやＳｉに対する高選択エッチングが可能な材料を無機フィラーとして使用しても良い。無機フィラーとしては、窒化シリコンに限らず、リン含有酸化膜等で形成し、高選択気相ＨＦエッチング等の技術を用いて除去しても良い。
図３２は、製造方法の実施例７を説明するための断面図である。本実施例は、製造方法の実施例６において形成したポリシリコンの浮遊ゲートを電子トラップ膜を含むものに変更したものである。すなわち、図３１Ａに示される状態に加工した後、第１有機フィラー２２ａを除去し、酸化アルミニウムと酸化シリコンを堆積し、異方性エッチングを行って絶縁体浮遊ゲート５Ａを形成する。その後、ドレイン引出線４を形成する工程以降の工程を実行して図３２に示すように加工する。
本実施例では、第２有機フィラーの形成工程と浮遊ゲートの酸化工程を省略することができ、工程が簡素化される。尚、実施例２６から２９（製造方法実施例４から７）で、有機フィラーを用いる方法を示したが、例えば窒化シリコン等の酸化シリコンやＳｉに対する高選択エッチングが可能な材料を無機フィラーとして使用しても良い。無機フィラーとしては、窒化シリコンに限らず、リン含有酸化膜等で形成し、高選択気相ＨＦエッチング等の技術を用いて除去しても良い。
［製造方法実施例８］
図３３Ａ〜図３３Ｄは、製造方法の実施例８を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンを堆積し、パターニングして制御ゲート電極３を形成し、その側面にサイドウォールを形成した後、イオン注入を行ってソース・ドレイン領域となるｎ型拡散層２を形成する。そして、酸化シリコンを堆積して第１層間絶縁膜８ａを形成する。ＣＭＰなどにより表面平坦化を行った後、ポリシリコンを堆積し、パターニングして浮遊ゲート５を形成する。その後、更に酸化シリコンを堆積して第２層間絶縁膜８ｂを形成する〔図３３Ａ〕。
図３３Ａ〜図３３Ｄは、製造方法の実施例８を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンを堆積し、パターニングして制御ゲート電極３を形成し、その側面にサイドウォールを形成した後、イオン注入を行ってソース・ドレイン領域となるｎ型拡散層２を形成する。そして、酸化シリコンを堆積して第１層間絶縁膜８ａを形成する。ＣＭＰなどにより表面平坦化を行った後、ポリシリコンを堆積し、パターニングして浮遊ゲート５を形成する。その後、更に酸化シリコンを堆積して第２層間絶縁膜８ｂを形成する〔図３３Ａ〕。
次に、フォトリソグラフィ法により、第２層間絶縁膜８ｂ、浮遊ゲート５および第１層間絶縁膜８ａを選択的にエッチング除去して、ドレイン領域上にコンタクトホールを開口する〔図３３Ｂ〕。そして、熱酸化を行い浮遊ゲート５の内側面にゲート絶縁膜となるシリコン酸化膜２５を形成する〔図３３Ｃ〕。次に、異方性エッチングによりコンタクトホール底面のシリコン酸化膜を除去し、表面処理を行った後、選択成長法によりコンタクトホール内にｎ型単結晶シリコン膜４ｄを成長させ、続いてコリメートスパッタ法によりＴ2Ｏ5を堆積してコンタクトホール内に絶縁膜４ｃを形成する。続いてポリシリコンの堆積およびエッチバック（またはＣＭＰ）を行ってｎ型ポリシリコン膜４ａの埋め込みを行い、ｎ型単結晶シリコン膜４ｄ、絶縁膜４ｃ、ｎ型ポリシリコン膜４ａからなるドレイン引出線４を形成する。次いで、第２および第１層間絶縁膜８ｂ、８ａを選択的にエッチング除去してソース領域上にコンタクトホールを開口する。そして、金属を堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース引出線７を形成する〔図３３Ｄ〕。その上に、必要に応じて更に配線、層間絶縁膜を１ないし複数層形成する。
［製造方法実施例９］
図３４Ａ〜図３４Ｆは、製造方法の実施例９を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンとチタンを堆積し、フォトリソグラフィ法を用いてパターニングして、活性領域上にポリシリコン膜３ａと金属膜３ｂとからなる制御ゲート電極３を形成する。次に、酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３の側面にサイドウォールを形成し、制御ゲート電極とサイドウォールをマスクとしてイオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する〔図３４Ａ〕。そして、表面処理後、熱酸化と酸化シリコンの堆積を行ってシリコン酸化膜２６を形成し、続いてポリシリコンを堆積しパターニングを行って、一部が制御ゲート電極３に重なる浮遊ゲート５を形成する。次に、酸化シリコンを堆積し平坦化を行って第１層間絶縁膜８ａを形成する〔図３４Ｂ〕。
図３４Ａ〜図３４Ｆは、製造方法の実施例９を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンとチタンを堆積し、フォトリソグラフィ法を用いてパターニングして、活性領域上にポリシリコン膜３ａと金属膜３ｂとからなる制御ゲート電極３を形成する。次に、酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３の側面にサイドウォールを形成し、制御ゲート電極とサイドウォールをマスクとしてイオン注入を行って、ソース・ドレイン領域となるｎ型拡散層２を形成する〔図３４Ａ〕。そして、表面処理後、熱酸化と酸化シリコンの堆積を行ってシリコン酸化膜２６を形成し、続いてポリシリコンを堆積しパターニングを行って、一部が制御ゲート電極３に重なる浮遊ゲート５を形成する。次に、酸化シリコンを堆積し平坦化を行って第１層間絶縁膜８ａを形成する〔図３４Ｂ〕。
次に、フォトリソグラフィ法により、第１層間絶縁膜８ａおよび浮遊ゲート５を選択的にエッチング除去して、ドレイン領域上にコンタクトホールを開口した後、熱酸化を行い浮遊ゲート５の内側面にシリコン酸化膜２５を形成する〔図３４Ｃ〕。そして、異方性エッチングおよび表面処理を行った後、選択成長法によりシリコンを結晶成長させコンタクトホール内にｎ型単結晶シリコン膜４ｄを形成する〔図３４Ｄ〕。次いで、ポリシリコンの堆積とパターニングを行って、ｎ型ポリシリコン膜４ａを残し、ｎ型単結晶シリコン膜４ｄ、ｎ型ポリシリコン膜４ａからなるドレイン引出線４を形成する。次いで、シリコン酸化膜等の絶縁膜を堆積して第２層間絶縁膜８ｂを形成し、エッチバック（またはＣＭＰ）を行ってｎ型ポリシリコン膜４ａの表面を露出させる〔図３４Ｅ〕。その後、第２層間絶縁膜８ｂおよび第１層間絶縁膜８ａを選択的にエッチング除去してソース領域上にコンタクトホールを開口する。そして、スパッタ法により金属を堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース引出線７を形成する。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第３層間絶縁膜８ｃを形成する〔図３４Ｆ〕。
［製造方法実施例１０］
図３５Ａ〜図３５Ｄは、製造方法の実施例１０を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、フォトリソグラフィによりドレイン形成領域上に開口を有するレジスト膜を形成しこれをマスクとしてイオン注入を行ってドレイン領域となるｎ型拡散層２を形成する。
熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンを堆積し、フォトリソグラフィ法によりパターニングを行って、制御ゲート電極３を形成する。次に、表面処理、熱酸化および酸化シリコンの堆積を行ってシリコン酸化膜２６を形成し、続いてポリシリコンを堆積しパターニングを行って、制御ゲート電極３との重なり部を有し、ドレイン領域上に延在する浮遊ゲート５を形成する〔図３５Ａ〕。次に、酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３の側面にサイドウォールを形成し、イオン注入を行って、ソース領域となるｎ型拡散層２を形成する。続いて、酸化シリコンを堆積し平坦化を行って第１層間絶縁膜８ａを形成する〔図３５Ｂ〕。
図３５Ａ〜図３５Ｄは、製造方法の実施例１０を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、フォトリソグラフィによりドレイン形成領域上に開口を有するレジスト膜を形成しこれをマスクとしてイオン注入を行ってドレイン領域となるｎ型拡散層２を形成する。
熱酸化を行ってゲート絶縁膜を形成した後、ポリシリコンを堆積し、フォトリソグラフィ法によりパターニングを行って、制御ゲート電極３を形成する。次に、表面処理、熱酸化および酸化シリコンの堆積を行ってシリコン酸化膜２６を形成し、続いてポリシリコンを堆積しパターニングを行って、制御ゲート電極３との重なり部を有し、ドレイン領域上に延在する浮遊ゲート５を形成する〔図３５Ａ〕。次に、酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３の側面にサイドウォールを形成し、イオン注入を行って、ソース領域となるｎ型拡散層２を形成する。続いて、酸化シリコンを堆積し平坦化を行って第１層間絶縁膜８ａを形成する〔図３５Ｂ〕。
次に、フォトリソグラフィ法により、第１層間絶縁膜８ａおよび浮遊ゲート５を選択的にエッチング除去して、ドレイン領域上にコンタクトホールを開口した後、熱酸化を行い浮遊ゲート５の内側面にゲート絶縁膜となるシリコン酸化膜２５を形成する。そして、異方性エッチングおよび表面処理を行った後、ポリシリコンを堆積し、エッチバック（またはＣＭＰ）を行ってコンタクトホール内にｎ型ポリシリコンからなるドレイン引出線４を形成する〔図３５Ｃ〕。次いで、第１層間絶縁膜８ａを選択的にエッチング除去してソース領域上にコンタクトホールを開口し、スパッタ法により金属を堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース引出線７を形成する。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第２層間絶縁膜８ｂを形成する〔図３５Ｄ〕。
［製造方法実施例１１］
図３６Ａ〜図３６Ｄは、製造方法の実施例１１を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、フォトリソグラフィによりドレイン形成領域上に開口を有するレジスト膜を形成しこれをマスクとしてイオン注入を行ってドレイン領域となるｎ型拡散層２を形成する。
熱酸化を行った後、ポリシリコンを堆積し、フォトリソグラフィ法によりパターニングを行って、ドレイン領域上を覆う浮遊ゲート５を形成する。次に、表面処理と熱酸化を行ってゲート絶縁膜を形成し、続いてポリシリコンを堆積しパターニングを行って浮遊ゲート５と重なり部を有する制御ゲート電極３を形成する〔図３６Ａ〕。次に、酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３の側面にサイドウォールを形成し、イオン注入を行って、ソース領域となるｎ型拡散層２を形成する。続いて、酸化シリコンを堆積し平坦化を行って第１層間絶縁膜８ａを形成する〔図３６Ｂ〕。
図３６Ａ〜図３６Ｄは、製造方法の実施例１１を説明するための工程順の断面図である。まず、ｐ型シリコン基板１の表面領域内に、活性領域を区画する素子分離領域１０を形成し、フォトリソグラフィによりドレイン形成領域上に開口を有するレジスト膜を形成しこれをマスクとしてイオン注入を行ってドレイン領域となるｎ型拡散層２を形成する。
熱酸化を行った後、ポリシリコンを堆積し、フォトリソグラフィ法によりパターニングを行って、ドレイン領域上を覆う浮遊ゲート５を形成する。次に、表面処理と熱酸化を行ってゲート絶縁膜を形成し、続いてポリシリコンを堆積しパターニングを行って浮遊ゲート５と重なり部を有する制御ゲート電極３を形成する〔図３６Ａ〕。次に、酸化シリコンを堆積し異方性エッチングを行って制御ゲート電極３の側面にサイドウォールを形成し、イオン注入を行って、ソース領域となるｎ型拡散層２を形成する。続いて、酸化シリコンを堆積し平坦化を行って第１層間絶縁膜８ａを形成する〔図３６Ｂ〕。
次に、フォトリソグラフィ法により、第１層間絶縁膜８ａおよび浮遊ゲート５を選択的にエッチング除去して、ドレイン領域上にコンタクトホールを開口した後、熱酸化を行い浮遊ゲート５の内側面にゲート絶縁膜となるシリコン酸化膜２５を形成する。そして、異方性エッチングおよび表面処理を行った後、ポリシリコンを堆積し、エッチバック（またはＣＭＰ）を行ってコンタクトホール内にｎ型ポリシリコンからなるドレイン引出線４を形成する〔図３６Ｃ〕。次いで、第１層間絶縁膜８ａを選択的にエッチング除去してソース領域上にコンタクトホールを開口し、スパッタ法により金属を堆積してコンタクトホール内を満たし、エッチバック（またはＣＭＰ）を行ってソース引出線７を形成する。その後、スパッタ法によりＡｌなどの金属膜を堆積し、パターニングして金属配線２０を形成し、更に全面に絶縁膜を堆積して第２層間絶縁膜８ｂを形成する〔図３６Ｄ〕。
以上、本発明の好ましい実施の形態、実施例について説明したが、本発明は上記実施の形態、実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施例での導電型をすべて反転させ印加電圧の極性を逆にするようにしてもよい。
Claims (65)
- 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成される不揮発性半導体記憶装置。
- 前記スイッチング素子の電流経路の断面形状は、楕円形あるいは長方形に近い形状ないし細長い形状をなし、前記制御トランジスタのゲート幅方向に長いことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
- 前記浮遊ゲートは、金属または前記制御トランジスタのソース・ドレイン領域の導電型と同じ第１導電型のシリコンまたは電荷を蓄積する絶縁体により形成されており、
前記スイッチング素子の電流経路は、前記浮遊ゲートに対向している前記導通状態制御領域である第１領域と、該第１領域の半導体基板側に存在している第２領域と、前記第１領域の半導体基板側と反対側である配線側に存在している第３領域とを有しており、前記制御トランジスタのソース・ドレイン領域の導電型を第１導電型とした場合、
前記第２、第１および第３の領域がそれぞれ、
第１導電型半導体、第１導電型半導体、第１導電型半導体、あるいは第２導電型半導体、第１導電型半導体、第１導電型半導体、あるいは第１導電型半導体、第２導電型半導体、第１導電型半導体、
あるいは第１導電型半導体、絶縁体、第１導電型半導体、あるいは第１導電型半導体、絶縁体、第２導電型半導体、あるいは金属またはシリサイド、絶縁体、金属またはシリサイド
の組み合わせのいずれかより形成されていることを特徴とする請求項２に記載の不揮発性半導体記憶装置。 - 前記電流経路が第１導電型半導体、第２導電型半導体、第１導電型半導体の組み合わせで形成されている場合、第２導電型である第１領域は、庇を形成するように縦断面が逆Ｔ字状に形成され、前記第２導電型の領域とこれに接する前記第１導電型の領域は、その部分を除く前記第１導電型の領域より大きい断面積を有しており、浮遊ゲートはその庇部分に被さるように形成されていることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
- 前記電流経路の第１領域が絶縁体で形成されている場合、前記絶縁膜が、シリコン酸化膜よりも低い電子障壁を有する絶縁膜により形成されていることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
- 前記絶縁膜が、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ハフニウムおよびＢＳＴ（チタン酸バリウム・ストロンチウム）のいずれかにより形成されていることを特徴とする請求項５に記載の不揮発性半導体記憶装置。
- 前記電流経路の半導体から成る領域は単結晶シリコンから成ることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
- 前記スイッチング素子の電流経路に第１導電型の半導体を用いる場合、第１導電型の領域の不純物濃度は、少なくとも１０18個／ｃｍ3以上であることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
- 前記制御ゲート電極から前記スイッチング素子の電流経路の中心線までの距離とほぼ等しい距離を該中心線から隔てた素子分離領域上に書込み消去制御用配線が形成されていることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
- 前記書込み消去制御用配線は、前記制御ゲート電極と同様の材質により構成されていることを特徴とする請求項９に記載の不揮発性半導体記憶装置。
- 前記書込み消去制御用配線は、前記制御ゲート電極と平行に配置されていることを特徴とする請求項１０に記載の不揮発性半導体記憶装置。
- 前記書込み消去制御用配線および前記制御ゲート電極の少なくとも一方が前記浮遊ゲートと基板に平行な向きで対向する領域を有することを特徴とする請求項９に記載の不揮発性半導体記憶装置。
- 前記書込み消去制御用配線および前記制御ゲート電極の少なくとも一方が前記浮遊ゲートと基板に平行な向きで対向する領域がＳｒ、Ｙ、Ｇｄ、Ｌｕ、Ｈｆ、Ｔｉ、Ｓｍ、Ｅｕ、Ｎｄ、Ｃｅ、Ｂａ、Ｃｓまたはそれらの合金により形成されていることを特徴とする請求項１２に記載の不揮発性半導体記憶装置。
- 前記浮遊ゲートの膜厚が、５０ｎｍ以下であることを特徴とする請求項３または９に記載の不揮発性半導体記憶装置。
- 前記浮遊ゲートに電荷を蓄積する絶縁体を用いた場合、絶縁性材料が、窒化シリコンおよび酸化アルミニウムの少なくともどちらか一方を含んでいることを特徴とする請求項３または９に記載の不揮発性半導体記憶装置。
- 前記絶縁性材料が、強誘電体材料を含んでいることを特徴とする請求項１５に記載の不揮発性半導体記憶装置。
- 前記絶縁性材料が、電荷を蓄積するドットを含有する絶縁体により形成されていることを特徴とする請求項１５に記載の不揮発性半導体記憶装置。
- 前記浮遊ゲートと前記スイッチング素子の電流経路とに挟まれた絶縁膜にも電荷蓄積機能が備えられていることを特徴とする請求項３または９または１４から１７のいずれかに記載の不揮発性半導体記憶装置。
- 前記浮遊ゲートの底面が、前記制御トランジスタのチャンネル領域で生成されたホットキャリアを注入しやすくするよう、また前記制御トランジスタを流れる電流を制御できるように該制御トランジスタのチャネル領域上の一部を覆っていることを特徴とする請求項３または９に記載の不揮発性半導体記憶装置。
- 前記浮遊ゲートが、前記制御ゲート電極より高い位置に形成されていることを特徴とする請求項３または９に記載の不揮発性半導体記憶装置。
- 前記スイッチング素子の電流経路と前記制御トランジスタのソース・ドレイン領域とは、前記制御トランジスタのソース・ドレイン領域上に形成された金属シリサイド層を介して接続されていることを特徴とする請求項３または９に記載の不揮発性半導体記憶装置。
- 前記制御トランジスタの制御ゲート絶縁膜が、高誘電率絶縁体膜を有していることを特徴とする請求項３または９に記載の不揮発性半導体記憶装置。
- 前記制御トランジスタと前記スイッチング素子との組が複数個配列されていることを特徴とする請求項３または９に記載の不揮発性半導体記憶装置。
- 前記制御トランジスタと前記スイッチング素子との組が複数個配列されている不揮発性半導体メモリ部と論理回路部とが同一半導体基板上に配備されていることを特徴とする請求項３または９に記載の不揮発性半導体記憶装置。
- 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成される不揮発性半導体記憶装置の駆動方法であって、
前記制御ゲート電極およびドレイン引き出し線の少なくとも一方に極性が同じである電圧を印加し、前記制御ゲート電極および前記ドレイン引き出し線の少なくとも一方と前記浮遊ゲートとの間に高電界を発生させ、前記浮遊ゲートから第１電荷を持つキャリアを前記制御ゲート電極および前記ドレイン引き出し線の少なくとも一方に引き抜くことにより、消去を行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成される不揮発性半導体記憶装置の駆動方法であって、
前記制御ゲート電極と前記ドレイン引き出し線の両方に、互いに逆極性となる電圧を印加し、前記浮遊ゲートを挟んで前記制御ゲート電極と前記ドレイン引き出し線との間に高電界を発生させ、前記浮遊ゲートから第１電荷を持つキャリアを前記制御ゲート電極および前記ドレイン引き出し線のいずれかに引き抜くことにより、消去を行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成される不揮発性半導体記憶装置の駆動方法であって、
前記制御ゲート電極に電圧を印加しチャンネル領域をオン状態にし、前記ドレイン引き出し線に制御ゲート電圧と同極性の電圧を印加またはソース引き出し線に制御ゲート電圧とは逆極性の電圧を印加、あるいは前記ドレイン引き出し線と前記ソース引き出し線の両方に前記それぞれの極性を持つ電圧を印加し、チャンネル領域に第１電荷を持つホットキャリアを生成させ、このホットキャリアを前記浮遊ゲートに注入することにより書き込みを行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成され、前記電流経路引き出し線がＮ型半導体とＰ型半導体が接したＰＮ接合部分を持つ構造を有する不揮発性半導体記憶装置の駆動方法であって、
前記制御ゲート電極に電圧を印加しチャンネル領域をオン状態にし、ドレイン引き出し線にＰＮ接合に逆バイアスがかかるように電圧を印加して前記ドレイン引き出し線内に第２電荷を持つホットキャリアを発生させ、このホットキャリアを前記浮遊ゲートに注入することにより消去を行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成され、前記電流経路引き出し線がＮ型半導体とＰ型半導体が接したＰＮ接合部分を持つ構造を有する不揮発性半導体記憶装置の駆動方法であって、
前記制御ゲート電極に電圧を印加しチャンネル領域をオン状態にし、ドレイン引き出し線にＰＮ接合に逆バイアスがかかるように電圧を印加して前記ドレイン引き出し線内に第１電荷を持つホットキャリアを発生させ、このホットキャリアを前記浮遊ゲートに注入することにより書き込みを行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成され、さらに、前記スイッチング素子の電流経路を挟んで前記制御ゲート電極と対向する素子分離領域上に書込み消去制御用配線を有する不揮発性半導体装置の駆動方法であって、
前記書き込み消去制御用配線およびドレイン引き出し線の少なくとも一方に極性が同じである電圧を印加し、前記書き込み消去制御用配線および前記ドレイン引き出し線の少なくとも一方と前記浮遊ゲートとの間に高電界を発生させ、前記浮遊ゲートから第１電荷を持つキャリアを前記書き込み消去制御用配線および前記ドレイン引き出し線の少なくとも一方に引き抜くことにより、消去を行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成され、さらに、前記スイッチング素子の電流経路を挟んで前記制御ゲート電極と対向する素子分離領域上に書込み消去制御用配線を有する不揮発性半導体装置の駆動方法であって、
前記書き込み消去制御用配線とドレイン引き出し線の両方に、互いに逆極性となる電圧を印加し、前記浮遊ゲートを挟んで前記書き込み消去制御用配線と前記ドレイン引き出し線との間に高電界を発生させ、前記浮遊ゲートから第１電荷を持つキャリアを前記書き込み消去制御用配線および前記ドレイン引き出し線のいずれかに引き抜くことにより、消去を行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成され、さらに、前記スイッチング素子の電流経路を挟んで前記制御ゲート電極と対向する素子分離領域上に書込み消去制御用配線を有する不揮発性半導体装置の駆動方法であって、
前記書き込み消去制御用配線とドレイン引き出し線の両方に、互いに逆極性となる電圧を印加し、前記浮遊ゲートを挟んで前記書き込み消去制御用配線と前記ドレイン引き出し線との間に高電界を発生させ、前記浮遊ゲートから第１電荷を持つキャリアを前記浮遊ゲートに注入することにより、書き込みを行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成され、さらに、前記スイッチング素子の電流経路を挟んで前記制御ゲート電極と対向する素子分離領域上に書込み消去制御用配線を有する不揮発性半導体装置の駆動方法であって、
前記制御ゲート電極に電圧を印加しチャンネル領域をオン状態にし、ドレイン引き出し線に制御ゲート電圧と同極性の電圧を印加またはソース引き出し線に制御ゲート電圧とは逆極性の電圧を印加、あるいは前記ドレイン引き出し線と前記ソース引き出し線の両方に前記それぞれの極性を持つ電圧を印加し、チャンネル領域に第１電荷を持つホットキャリアを生成させ、前記書き込み消去制御配線に制御ゲート電圧と同極性でより高電圧の電圧を印加することによってホットキャリアを前記浮遊ゲートに注入することにより書き込みを行う駆動方法。 - 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成され、さらに、前記スイッチング素子の電流経路を挟んで前記制御ゲート電極と対向する素子分離領域上に書込み消去制御用配線を有する不揮発性半導体装置の駆動方法であって、
前記制御ゲート電極に電圧を印加しチャンネル領域をオン状態にし、ドレイン引き出し線にＰＮ接合に逆バイアスがかかるように電圧を印加して前記ドレイン引き出し線内に第２電荷を持つホットキャリアを発生させ、前記書き込み消去制御配線に電圧を印加することによってホットキャリアを前記浮遊ゲートに注入することにより消去を行う駆動方法。 - 一括書き込み、一括消去動作時を除いて、いずれの部位に印加される電圧もその絶対値において１０Ｖ未満であり、かつ、各部に印加される電圧の差も１０Ｖ未満であることを特徴とする、請求項２５から３４のいずれかに記載の不揮発性半導体記憶装置の駆動方法。
- 消去及び書き込みを、前記制御ゲート電極に印加される電圧と前記スイッチング素子の電流経路に印加される電圧との差が少ない状態で行うことを特徴とする請求項３５に記載の不揮発性半導体記憶装置の駆動方法。
- 書き込み、消去時には、前記制御ゲート電極に制御トランジスタがオン状態となる電圧を印加すると共に、前記スイッチング素子の電流経路を流れる電流の監視を行い、該電流の状態変化によって書き込み、消去の完了を検出することを特徴とする請求項２５から３４のいずれかに記載の不揮発性半導体記憶装置の駆動方法。
- 書き込み、消去動作を複数のメモリセルに対して同時に行うことにより、複数のメモリセルに対して一括して値の入力を行うことを特徴とする、請求項２５から３４のいずれかに記載の不揮発性半導体記憶装置の駆動方法。
- 読み出し時に前記制御トランジスタを流れる電流の向きが、書き込み時に前記制御トランジスタを流れる電流の向きと反対方向であることを特徴とする、請求項２５から３４のいずれかに記載の不揮発性半導体記憶装置の駆動方法。
- 読み出し時に前記制御トランジスタを流れる電流の向きが、書き込み時に前記制御トランジスタを流れる電流の向きと同じ方向であることを特徴とする、請求項２５から３４のいずれかに記載の不揮発性半導体記憶装置の駆動方法。
- 半導体基板上に形成された制御ゲート電極と前記制御ゲート電極を挟む半導体基板領域内に形成されたソース・ドレイン領域とを有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上から概ね基板に対して垂直に引き出された電流経路引き出し線と、前記電流経路引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記電流経路引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御する浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成され、前記導通状態制御領域の伝導電子帯および価電子帯のいずれかがキャリアに対して障壁を形成している構造を有する不揮発性半導体装置の駆動方法であって、
請求項２５〜３４のいずれかに記載の消去方法もしくは書き込み方法を用い、過消去状態を形成することによって消去を行い、過消去状態を解消することによって書き込みを行うことを特徴とする不揮発性半導体記憶装置の駆動方法。 - 一括書き込み、一括消去動作時を除いて、いずれの部位に印加される電圧もその絶対値において１０Ｖ未満であり、かつ、各部に印加される電圧の差も１０Ｖ未満であることを特徴とする、請求項４１に記載の不揮発性半導体記憶装置の駆動方法。
- 消去及び書き込みを、前記制御ゲート電極に印加される電圧と前記スイッチング素子の電流経路に印加される電圧との差が少ない状態で行うことを特徴とする請求項４２に記載の不揮発性半導体記憶装置の駆動方法。
- 書き込み、消去時には、前記制御ゲート電極に前記制御トランジスタがオン状態となる電圧を印加すると共に、前記スイッチング素子の電流経路を流れる電流の監視を行い、該電流の状態変化によって書き込み、消去の完了を検出することを特徴とする請求項４１に記載の不揮発性半導体記憶装置の駆動方法。
- 書き込み、消去動作を複数のメモリセルに対して同時に行うことにより、複数のメモリセルに対して一括して値の入力を行うことを特徴とする、請求項４１に記載の不揮発性半導体記憶装置の駆動方法。
- 読み出し時に前記制御トランジスタを流れる電流の向きが、書き込み時に前記制御トランジスタを流れる電流の向きと反対方向であることを特徴とする、請求項４１に記載の不揮発性半導体記憶装置の駆動方法。
- 読み出し時に前記制御トランジスタを流れる電流の向きが、書き込み時に前記制御トランジスタを流れる電流の向きと同じ方向であることを特徴とする、請求項４１に記載の不揮発性半導体記憶装置の駆動方法。
- 半導体基板の表面領域内に素子分離領域を形成して活性領域を区画されており、活性領域内に形成された制御ゲート電極および該制御ゲート電極を挟むソース・ドレイン領域を有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上からコンタクトホールを介して引き出された引き出し線と、前記引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むよう環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御可能な浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成される不揮発性半導体記憶装置の製造方法であって、
前記制御ゲート電極および前記ソース・ドレイン領域の形成後に前記浮遊ゲート、浮遊ゲート絶縁膜および前記コンタクトホールを形成する工程と、前記コンタクトホール内部にシリコン、または、シリコンおよび絶縁物、または、導電体および絶縁物、または、導電体およびシリコンを充填してコンタクトプラグを形成することにより、前記コンタクトプラグを囲むように前記浮遊ゲートを形成する工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記制御ゲート電極の形成時に、前記コンタクトプラグを挟んで前記制御ゲート電極と対向する位置にある素子分離領域上に書き込み消去制御用配線を形成する工程を有することを特徴とする、請求項４８に記載の不揮発性半導体記憶装置の製造方法。
- 前記ソース・ドレイン領域を形成する工程と、前記コンタクトプラグを形成する工程との間に、前記ソース・ドレイン領域の少なくとも一方の表面に金属シリサイド膜を形成する工程が付加されることを特徴とする請求項４８に記載の不揮発性半導体記憶装置の製造方法。
- 前記コンタクトプラグを形成する工程が、前記ソース・ドレイン領域と同じ導電型である第１導電型のシリコン膜を堆積するプロセスを有することを特徴とする請求項４８に記載の不揮発性半導体記憶装置の製造方法。
- 前記コンタクトプラグを形成する工程が、第１導電型のシリコン膜を堆積するプロセスと、エッチバックまたはＣＭＰおよびエッチバックにより前記コンタクトホール内のシリコン膜を一部除去するプロセスと、第２導電型のシリコン膜を堆積するプロセスと、不要のシリコン膜を除去するプロセスと、を有することを特徴とする請求項５１に記載の不揮発性半導体記憶装置の製造方法。
- 前記コンタクトプラグを形成する工程が、第１導電型のシリコン膜を堆積するプロセスと、前記コンタクトホール内にｐｎ接合が形成されるように前記第１導電型のシリコン膜内に第２導電型不純物を導入するプロセスと、不要のシリコン膜を除去するプロセスと、を有することを特徴とする請求項５１に記載の不揮発性半導体記憶装置の製造方法。
- 前記コンタクトプラグを形成する工程が、第１導電型のシリコン膜を堆積するプロセスと、エッチバックまたはＣＭＰおよびエッチバックにより前記コンタクトホール内のシリコン膜を一部除去するプロセスと、異方性の高い成膜技術により前記コンタクトホール内に絶縁膜を堆積するプロセスと、第１または第２導電型のシリコン膜を堆積するプロセスと、不要のシリコン膜を除去するプロセスと、を有することを特徴とする請求項５１に記載の不揮発性半導体記憶装置の製造方法。
- 前記コンタクトプラグを形成する工程が、選択成長法により前記コンタクトホール内に単結晶シリコン膜を成長させるプロセスを有することを特徴とする請求項５１に記載の不揮発性半導体記憶装置の製造方法。
- 選択成長を第１導電型不純物を添加しつつ行うか、選択成長工程終了後に前記単結晶シリコン膜中に第１導電型不純物を導入することを特徴とする請求項５５に記載の不揮発性半導体記憶装置の製造方法。
- 前記コンタクトプラグを形成する工程が、選択成長法により前記コンタクトホール内に単結晶シリコン膜を成長させるプロセスを有しており、始めに第１導電型不純物を添加しつつ結晶成長を行い途中で１ないし２回添加不純物の導電型を切り替えることを特徴とする請求項５５に記載の不揮発性半導体記憶装置の製造方法。
- 前記コンタクトプラグを形成する工程が、選択成長法を用いて前記コンタクトホール内下部に第１導電型の単結晶シリコン膜を形成するプロセスと、異方性の高い成膜技術により前記コンタクトホール内に絶縁膜を堆積するプロセスと、第１または第２導電型のシリコン膜を堆積するプロセスと、不要のシリコン膜を除去するプロセスと、を有することを特徴とする請求項５５に記載の不揮発性半導体記憶装置の製造方法。
- 半導体基板の表面領域内に素子分離領域を形成して活性領域を区画されており、活性領域内に形成された制御ゲート電極および該制御ゲート電極を挟むソース・ドレイン領域を有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上からコンタクトホールを介して引き出された引き出し線と、前記引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御可能な浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成される不揮発性半導体記憶装置の製造方法であって、
前記制御ゲートおよび前記ソース・ドレイン領域の形成後に全面に層間絶縁膜を形成する工程と、前記層間絶縁膜の一部を除去して前記ソース・ドレイン領域の一方を露出させる前記コンタクトホールを開口する工程と、前記コンタクトホールの内側面に前記浮遊ゲートと前記浮遊ゲート絶縁膜を形成する工程と、前記コンタクトホール内部にシリコン、または、シリコンおよび絶縁物、または、導電体および絶縁物、または、導電体およびシリコンを充填して前記コンタクトプラグを形成することにより、前記コンタクトプラグを囲むように前記浮遊ゲートを形成する工程と、を有することを特徴とする、請求項４８から５８のいずれかに記載の不揮発性半導体記憶装置の製造方法。 - 請求項５９に記載の不揮発性半導体記憶装置の製造方法であって、前記コンタクトホールの形成後、全面に第１絶縁膜を成膜し、前記第１絶縁膜の上に前記浮遊ゲートとなるシリコンあるいは金属あるいは電荷トラップを有する絶縁体のいずれかから成る膜と第２絶縁膜を連続して成膜し、両膜に一括して異方性エッチングを施し、熱酸化を行って前記浮遊ゲートとなる膜の一部を酸化膜に変換するか、前記浮遊ゲートとなる膜の堆積とその異方性エッチングを行った後に第２絶縁膜の堆積とその異方性エッチングを行うか、前記浮遊ゲートとなる膜の堆積とその異方性エッチングを行った後に熱酸化を行うか、のいずれかの手法によって前記コンタクトホール内側面に前記浮遊ゲートと前記浮遊ゲート絶縁膜を形成することを特徴とする不揮発性半導体記憶装置の製造方法。
- 請求項５９に記載の不揮発性半導体記憶装置の製造方法であって、前記コンタクトホールの内側面に前記浮遊ゲートと前記浮遊ゲート絶縁膜を形成後、フィラーにより前記コンタクトホール内を充填する工程と、酸素イオン注入または熱酸化により前記浮遊ゲートの上部を酸化する工程と、前記フィラーを除去する工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。
- 半導体基板の表面領域内に素子分離領域を形成して活性領域を区画されており、活性領域内に形成された制御ゲート電極および該制御ゲート電極を挟むソース・ドレイン領域を有する制御トランジスタ、および、前記ソース・ドレイン領域のいずれか一方の領域上からコンタクトホールを介して引き出された引き出し線と、前記引き出し線の一部であり半導体および絶縁体のいずれかから成る導通状態制御領域と、前記引き出し線のうち少なくとも前記導通状態制御領域の一部を囲むように環状の形状を有し、前記導通状態制御領域の導通状態を、電荷蓄積状態によって制御可能な浮遊ゲートとを有し、前記制御トランジスタと対に形成されたスイッチング素子から構成される不揮発性半導体記憶装置の製造方法であって、
前記ソース・ドレイン領域の一方と重なるように前記浮遊ゲートを形成する工程と、絶縁膜および前記浮遊ゲートの一部を除去して前記ソース・ドレイン領域の一方を露出させる前記コンタクトホールを開口する工程と、前記浮遊ゲートの内側面に浮遊ゲート絶縁膜を形成する工程と、前記コンタクトホール内部にシリコン、または、シリコンおよび絶縁物、または、導電体および絶縁物、または、導電体およびシリコンを充填してコンタクトプラグを形成することにより、前記コンタクトプラグを囲むように前記浮遊ゲートを形成する工程と、を有することを特徴とする、請求項４８から５８のいずれかに記載の不揮発性半導体記憶装置の製造方法。 - 請求項６２に記載の不揮発性半導体記憶装置の製造方法であって、
前記半導体基板の表面領域内に前記素子分離領域を形成して活性領域を区画する工程と、前記制御ゲート電極を形成し該制御ゲート電極を挟む半導体基板の表面領域内に前記ソース・ドレイン領域を形成する工程と、全面を覆う第１層間絶縁膜を形成する工程と、前記ソース・ドレイン領域の一方と重なるように前記第１層間絶縁膜上に前記浮遊ゲートを形成する工程と、全面を覆う第２層間絶縁膜を形成する工程と、前記第２、第１層間絶縁膜および前記浮遊ゲートの一部を除去して前記ソース・ドレイン領域の一方を露出させる前記コンタクトホールを開口する工程と、前記浮遊ゲートの内側面にゲート絶縁膜を形成する工程と、必要に応じて異方性エッチングを行った後、前記コンタクトホール内部にシリコン、または、シリコンおよび絶縁物、または、導電体および絶縁物、または、導電体およびシリコンを充填して前記コンタクトプラグを形成する工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項６２に記載の不揮発性半導体記憶装置の製造方法であって、
前記半導体基板の表面領域内に前記制御トランジスタの前記ソース・ドレイン領域の一方の拡散層を形成する工程と、前記制御ゲート電極を形成し、薄い絶縁膜を介して前記制御ゲート電極および前記拡散層と重なるように前記浮遊ゲートを形成する工程と、前記半導体基板の表面領域内に前記制御トランジスタの前記ソース・ドレイン領域の他方の拡散層を形成する工程と、全面を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜および前記浮遊ゲートの一部を除去して前記ソース・ドレイン領域の一方を露出させる前記コンタクトホールを開口する工程と、前記浮遊ゲートの内側面にゲート絶縁膜を形成する工程と、必要に応じて異方性エッチングを行った後、前記コンタクトホール内部にシリコン、または、シリコンおよび絶縁物、または、導電体および絶縁物、または、導電体およびシリコンを充填して前記コンタクトプラグを形成する工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項６２に記載の不揮発性半導体記憶装置の製造方法であって、
前記半導体基板の表面領域内に前記制御トランジスタの前記ソース・ドレイン領域の一方の拡散層を形成する工程と、前記拡散層と重なる前記浮遊ゲートを形成し、薄い絶縁膜を介して前記浮遊ゲートと重なる前記制御ゲート電極を形成する工程と、前記半導体基板の表面領域内に前記制御トランジスタの前記ソース・ドレイン領域の他方の拡散層を形成する工程と、全面を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜および前記浮遊ゲートの一部を除去して前記ソース・ドレイン領域の一方を露出させる前記コンタクトホールを開口する工程と、前記浮遊ゲートの内側面にゲート絶縁膜を形成する工程と、必要に応じて異方性エッチングを行った後、前記コンタクトホール内部にシリコン、または、シリコンおよび絶縁物、または、導電体および絶縁物、または、導電体およびシリコンを充填して前記コンタクトプラグを形成する工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006545103A JP5045105B2 (ja) | 2004-11-16 | 2005-11-16 | 不揮発性半導体記憶装置，その駆動方法およびその製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004331320 | 2004-11-16 | ||
| JP2004331320 | 2004-11-16 | ||
| PCT/JP2005/021047 WO2006054605A1 (ja) | 2004-11-16 | 2005-11-16 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2006545103A JP5045105B2 (ja) | 2004-11-16 | 2005-11-16 | 不揮発性半導体記憶装置，その駆動方法およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006054605A1 JPWO2006054605A1 (ja) | 2008-05-29 |
| JP5045105B2 true JP5045105B2 (ja) | 2012-10-10 |
Family
ID=36407145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006545103A Expired - Fee Related JP5045105B2 (ja) | 2004-11-16 | 2005-11-16 | 不揮発性半導体記憶装置，その駆動方法およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7880215B2 (ja) |
| JP (1) | JP5045105B2 (ja) |
| WO (1) | WO2006054605A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140081398A (ko) * | 2012-12-21 | 2014-07-01 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| US10127980B2 (en) | 2017-03-08 | 2018-11-13 | Kabushiki Kaisha Toshiba | Integrated circuit including memory, and write method |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097912B2 (en) * | 2007-06-13 | 2012-01-17 | Macronix International Co. Ltd. | Systems and methods for self convergence during erase of a non-volatile memory device |
| KR20100080243A (ko) * | 2008-12-31 | 2010-07-08 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| JP2010182752A (ja) * | 2009-02-03 | 2010-08-19 | Renesas Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| TWI419166B (zh) * | 2010-01-08 | 2013-12-11 | Yield Microelectronics Corp | Low - pressure rapid erasure of nonvolatile memory |
| JP5378255B2 (ja) * | 2010-02-02 | 2013-12-25 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の駆動方法 |
| US9224746B2 (en) * | 2013-05-21 | 2015-12-29 | Sandisk Technologies Inc. | Inverted-T word line and formation for non-volatile storage |
| US9691776B2 (en) | 2013-06-13 | 2017-06-27 | SK Hynix Inc. | Nonvolatile memory device |
| KR102109462B1 (ko) * | 2013-06-13 | 2020-05-12 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| DE102014114197B4 (de) * | 2014-09-30 | 2016-11-17 | Infineon Technologies Ag | Chip und Verfahren zum Identifizieren eines Chips |
| KR102300122B1 (ko) * | 2015-02-17 | 2021-09-09 | 에스케이하이닉스 주식회사 | 전하 트랩 불휘발성 메모리소자 및 그 제조방법과, 전하 트랩 불휘발성 메모리소자의 동작방법 |
| JP6581446B2 (ja) * | 2015-09-09 | 2019-09-25 | 東芝メモリ株式会社 | 絶縁膜及び記憶装置 |
| JP7536625B2 (ja) * | 2020-12-04 | 2024-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| WO2022168149A1 (ja) * | 2021-02-02 | 2022-08-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体メモリセル及び半導体メモリ装置 |
| WO2022180738A1 (ja) * | 2021-02-25 | 2022-09-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体素子を用いたメモリ装置 |
| US11751386B2 (en) * | 2021-08-11 | 2023-09-05 | Micron Technology, Inc. | Field-effect transistors, devices containing such field-effect transistors and methods of their formation |
| WO2023105763A1 (ja) * | 2021-12-10 | 2023-06-15 | キオクシア株式会社 | メモリデバイス |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191480A (ja) * | 1988-01-27 | 1989-08-01 | Toshiba Corp | 不揮発性メモリセル |
| JPH05251710A (ja) * | 1991-10-22 | 1993-09-28 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体記憶装置 |
| JPH08340057A (ja) * | 1995-06-07 | 1996-12-24 | Internatl Business Mach Corp <Ibm> | トレンチｅｐｒｏｍ |
| JP2005012137A (ja) * | 2003-06-23 | 2005-01-13 | National Institute Of Advanced Industrial & Technology | 二重ゲート型不揮発性メモリ素子 |
| JP2006135043A (ja) * | 2004-11-05 | 2006-05-25 | Sharp Corp | 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897520B2 (en) * | 1996-05-29 | 2005-05-24 | Madhukar B. Vora | Vertically integrated flash EEPROM for greater density and lower cost |
| KR100358062B1 (ko) * | 1998-12-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 플래쉬메모리셀및그의제조방법 |
-
2005
- 2005-11-16 US US11/667,736 patent/US7880215B2/en active Active
- 2005-11-16 WO PCT/JP2005/021047 patent/WO2006054605A1/ja active Application Filing
- 2005-11-16 JP JP2006545103A patent/JP5045105B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191480A (ja) * | 1988-01-27 | 1989-08-01 | Toshiba Corp | 不揮発性メモリセル |
| JPH05251710A (ja) * | 1991-10-22 | 1993-09-28 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体記憶装置 |
| JPH08340057A (ja) * | 1995-06-07 | 1996-12-24 | Internatl Business Mach Corp <Ibm> | トレンチｅｐｒｏｍ |
| JP2005012137A (ja) * | 2003-06-23 | 2005-01-13 | National Institute Of Advanced Industrial & Technology | 二重ゲート型不揮発性メモリ素子 |
| JP2006135043A (ja) * | 2004-11-05 | 2006-05-25 | Sharp Corp | 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140081398A (ko) * | 2012-12-21 | 2014-07-01 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| KR101978450B1 (ko) | 2012-12-21 | 2019-05-14 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| US10127980B2 (en) | 2017-03-08 | 2018-11-13 | Kabushiki Kaisha Toshiba | Integrated circuit including memory, and write method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080144377A1 (en) | 2008-06-19 |
| US7880215B2 (en) | 2011-02-01 |
| JPWO2006054605A1 (ja) | 2008-05-29 |
| WO2006054605A1 (ja) | 2006-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5045105B2 (ja) | 不揮発性半導体記憶装置，その駆動方法およびその製造方法 | |
| US9564221B2 (en) | Non-volatile memory device having vertical structure and method of operating the same | |
| JP5985293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5579808B2 (ja) | 双方向分割ゲートｎａｎｄフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 | |
| CN101490838B (zh) | 非易失性半导体存储器及其驱动方法 | |
| CN101377955B (zh) | 电可擦除可编程只读存储器单元及其形成和读取方法 | |
| JPH05211338A (ja) | 不揮発性半導体装置 | |
| JP2008270343A (ja) | 不揮発性半導体記憶装置 | |
| TWI390713B (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
| KR100364040B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| US7391071B2 (en) | Nonvolatile memory devices with trenched side-wall transistors and method of fabricating the same | |
| CN100517723C (zh) | 非易失性半导体存储器件 | |
| JPH031574A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3830704B2 (ja) | 半導体装置とそれを用いた不揮発性半導体記憶装置及びその製造方法 | |
| JP2001284473A (ja) | 不揮発性半導体メモリ | |
| JP2007201244A (ja) | 半導体装置 | |
| JPH11238814A (ja) | 半導体記憶装置およびその制御方法 | |
| US10395742B2 (en) | Semiconductor device | |
| US7064377B2 (en) | Flash memory cell with buried floating gate and method for operating such a flash memory cell | |
| US6642571B2 (en) | Nonvolatile semiconductor memory | |
| JP2005353646A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7348625B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008166415A (ja) | 半導体装置及びその製造方法 | |
| JP7520928B2 (ja) | フラッシュメモリ | |
| JP2006013336A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |