JP4915945B2 - Optical device manufacturing method - Google Patents
Optical device manufacturing method Download PDFInfo
- Publication number
- JP4915945B2 JP4915945B2 JP2007202509A JP2007202509A JP4915945B2 JP 4915945 B2 JP4915945 B2 JP 4915945B2 JP 2007202509 A JP2007202509 A JP 2007202509A JP 2007202509 A JP2007202509 A JP 2007202509A JP 4915945 B2 JP4915945 B2 JP 4915945B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical device
- electrode
- core layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims description 116
- 239000010410 layer Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 57
- 239000012792 core layer Substances 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 32
- 150000001875 compounds Chemical class 0.000 claims description 21
- 239000011810 insulating material Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000004038 photonic crystal Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 238000005253 cladding Methods 0.000 description 12
- 238000000576 coating method Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920000620 organic polymer Polymers 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- CFAKWWQIUFSQFU-UHFFFAOYSA-N 2-hydroxy-3-methylcyclopent-2-en-1-one Chemical compound CC1=C(O)C(=O)CC1 CFAKWWQIUFSQFU-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000001837 2-hydroxy-3-methylcyclopent-2-en-1-one Substances 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000013079 quasicrystal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Optical Integrated Circuits (AREA)
Description
本発明は、光デバイスの製造方法に係り、特に、2次元フォトニック結晶スラブ光デバイスに代表される薄膜スラブ構造を有する光デバイスの電極製造方法に関する。 The present invention relates to an optical device manufacturing method, and more particularly to an optical device electrode manufacturing method having a thin film slab structure represented by a two-dimensional photonic crystal slab optical device.
屈折率の高いコア層と屈折率の低いクラッド層の屈折率差を大きくとった場合、強い光閉じ込め効果が生じ、光はコア層に閉じ込められる。コア層を薄い板状とした構造(スラブ構造)を用いると、光はコア層に閉じ込められ、かつ、面内に伝搬する(図16)。さらに、スラブ構造に適切な屈折率分布を導入することで、様々な機能を付加することができる。 When the difference in refractive index between the core layer having a high refractive index and the cladding layer having a low refractive index is made large, a strong light confinement effect occurs, and light is confined in the core layer. When a thin plate-like structure (slab structure) is used, light is confined in the core layer and propagates in the plane (FIG. 16). Furthermore, various functions can be added by introducing an appropriate refractive index profile into the slab structure.
特に、スラブ構造に周期的な屈折率分布を導入した2次元フォトニック結晶(2−Dimensional Photonic Crystal:2DPC)スラブ構造は、光集積回路を実現するための有力な手段として注目されている。2DPCスラブ構造は、周期的な屈折率分布を乱すための種々の構造を導入することで、光共振器、光導波路等の機能性素子の実現が可能である(図17)。周期的な屈折率分布を乱す構造として、様々な方法が考えられるため、設計自由度が非常に高いという利点をもつ。2DPCスラブ構造は、高い光閉じ込め効果、高い設計自由度等の利点をもつことから、光デバイスの大幅な小型化、低消費電力化、高機能化、高集積化が期待される。 In particular, a two-dimensional photonic crystal (2-DPC) slab structure in which a periodic refractive index distribution is introduced into the slab structure has attracted attention as an effective means for realizing an optical integrated circuit. The 2DPC slab structure can realize functional elements such as an optical resonator and an optical waveguide by introducing various structures for disturbing the periodic refractive index distribution (FIG. 17). Since various methods can be considered as a structure that disturbs the periodic refractive index distribution, there is an advantage that the degree of freedom in design is very high. Since the 2DPC slab structure has advantages such as a high light confinement effect and a high degree of design freedom, it is expected that the optical device will be greatly reduced in size, reduced in power consumption, improved in function, and highly integrated.
ここで、クラッド層としては、低屈折率媒質である空気、SiO2等が使用される。これらは絶縁体であるため、電流を通さない。また、伝搬モードのシングルモード条件より、コア層は光の波長の数分の一程度まで薄い形状となる。 Here, air, SiO 2 or the like, which is a low refractive index medium, is used as the cladding layer. Since these are insulators, they do not conduct current. Further, the core layer has a thin shape up to about a fraction of the wavelength of light due to the single mode condition of the propagation mode.
光デバイスの動的制御としては、電流注入による制御が広く用いられている。2DPCスラブ構造は、コア層の上下に絶縁体を導入しているため、かつ、コア層が非常に薄い膜形状であることから、電流注入のための電極形成が困難であるという問題がある。 As dynamic control of optical devices, control by current injection is widely used. The 2DPC slab structure has a problem that it is difficult to form an electrode for current injection because insulators are introduced above and below the core layer and the core layer has a very thin film shape.
従来の電流注入型光デバイスの実用例としては、半導体基板の両側、つまり、上下に電極を配置し、クラッド層を経由して電流を注入する方法が最も一般的である(非特許文献1)。しかし、上記で述べたように強い光閉じ込めを実現するために2DPCスラブ構造では、絶縁体クラッド層を用いているため、この従来法を適用することはできない。 As a practical example of a conventional current injection type optical device, a method in which electrodes are arranged on both sides of a semiconductor substrate, that is, above and below, and current is injected via a clad layer (Non-patent Document 1). . However, since the insulator clad layer is used in the 2DPC slab structure in order to realize strong optical confinement as described above, this conventional method cannot be applied.
上記の問題を解決するために、クラッド層内に半導体からなる柱構造を導入した構造が報告されている(非特許文献2)。半導体基板の上下(上部電極をコア層上面に形成、下部電極を半導体基板下面に形成)に電極を配置した場合、柱構造を経由させることで電流注入が可能となる。ここで、柱の直径が大きいと、上下方向の屈折率差に起因した光閉じ込めが弱まるので、柱の直径はμmオーダーと十分小さくしなければならない。そのため、柱構造の作製は非常に難しく、歩留まり良く形成することは困難であり、実用化へ向けた展開は非常に厳しい。 In order to solve the above problem, a structure in which a columnar structure made of a semiconductor is introduced into a cladding layer has been reported (Non-patent Document 2). When electrodes are arranged above and below the semiconductor substrate (the upper electrode is formed on the upper surface of the core layer and the lower electrode is formed on the lower surface of the semiconductor substrate), current can be injected through the column structure. Here, if the diameter of the column is large, light confinement due to the refractive index difference in the vertical direction is weakened. Therefore, the diameter of the column must be sufficiently small on the order of μm. Therefore, it is very difficult to manufacture the column structure, and it is difficult to form the column structure with a high yield, and the development toward practical use is very severe.
次に、半導体基板の片側、つまり、上面のみに電極を配置し、クラッド層を経由して電流を注入する方法が広く用いられている。この従来法は、p型、n型の電極形成の際に、段差構造を用いている点が特徴である。特に、サファイア基板を用いたGaN系青色LED(Light Emitting Diode)、LD(Laser Diode)では、絶縁体であるサファイア基板に電流を流すことができないため、非常に有効な方法として利用されている(図18、非特許文献1)。 Next, a method is widely used in which an electrode is disposed only on one side of the semiconductor substrate, that is, only on the upper surface, and current is injected via the cladding layer. This conventional method is characterized in that a step structure is used when forming p-type and n-type electrodes. In particular, GaN-based blue LEDs (Light Emitting Diodes) and LDs (Laser Diodes) using a sapphire substrate are used as very effective methods because current cannot flow through the sapphire substrate, which is an insulator ( FIG. 18, Non-Patent Document 1).
この従来法は、コア層が絶縁体クラッド層に囲まれた構造に対しても応用できる(図19)。これは、一見、実用化にも耐えうる構造であると期待される。しかしながら、光通信波長域1.3μm/1.55μm帯への応用を考えた場合、設計にも依存するが、一般に、コア層の厚さは数百nm程度と非常に薄い構造となってしまう。ここで、活性層(例えば、発光層)は、通常、スラブ中心部に配置することで、特性が最大となることが知られており、例えば、図20に示すように、段差構造形成のためにさらに薄膜化された部分の厚さは約100nm以下と非常に薄い構造となる。そのため、段差形状作製時に、エッチングの深さを正確に制御する必要が生じる。もし、オーバーエッチングにより、コア層を誤って除去してしまうと、電極の形成が不可能となる。また、アンダーエッチングにより、活性層手前でエッチングをストップしてしまったとすると、電極を形成しても活性層内にほとんど電流が流れ込まないことになる。このように、電流を流すことが可能な領域がコア層のみと非常に薄いため、電極形成はGaN系青色LED、LDのように簡単にはいかない。 This conventional method can also be applied to a structure in which the core layer is surrounded by an insulator clad layer (FIG. 19). At first glance, this is expected to be a structure that can withstand practical use. However, when considering application to the 1.3 μm / 1.55 μm optical communication wavelength band, the core layer generally has a very thin structure of about several hundreds of nm, although it depends on the design. . Here, it is known that the active layer (for example, the light emitting layer) is usually arranged in the center of the slab to maximize the characteristics. For example, as shown in FIG. In addition, the thickness of the further thinned portion is a very thin structure of about 100 nm or less. Therefore, it is necessary to accurately control the etching depth when manufacturing the step shape. If the core layer is mistakenly removed by overetching, the electrode cannot be formed. Further, if the etching is stopped before the active layer due to the under etching, almost no current flows into the active layer even if the electrode is formed. As described above, since the region where current can flow is as thin as only the core layer, electrode formation is not as easy as in GaN-based blue LEDs and LDs.
さらに、電極−半導体界面において、良好な電流−電圧特性を得るためには、半導体表面にコンタクト層(例えば,不純物濃度の大きな領域)を設ける必要がある。例えば、コンタクト層は、基板成長時に導入を行うことができる。段差形状を作製する際には、エッチングをコンタクト層内で正確に終了させる必要がある。コンタクト層の厚さは、通常、非常に薄く、エッチングには高い制御性が要求される。つまり、歩留まりの低下が深刻な問題となる。 Furthermore, in order to obtain good current-voltage characteristics at the electrode-semiconductor interface, it is necessary to provide a contact layer (for example, a region with a high impurity concentration) on the semiconductor surface. For example, the contact layer can be introduced during substrate growth. When producing a stepped shape, it is necessary to accurately finish etching in the contact layer. The contact layer is usually very thin, and high controllability is required for etching. In other words, a decrease in yield becomes a serious problem.
以上より、2DPCスラブ構造では、スラブ上下に絶縁体クラッド層を用いており、電流を流すことが可能な領域の厚さが非常に薄くなるため、従来法での電極製造には困難が伴う。
本発明は、2DPCスラブ構造に代表される薄膜スラブ構造に対して、信頼性の高い電極製造方法を提供することを課題とする。 An object of the present invention is to provide a highly reliable electrode manufacturing method for a thin film slab structure typified by a 2DPC slab structure.
上記課題は次のような手段により解決される。
(1)光デバイスのコア層となるべき部位を有する第1の基板と光デバイスを集積させるための第2の基板を用意する工程と、
コア層上の一部に第1の電極を形成する工程と、
第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、
第1の基板の第1の電極が形成された側と第2の基板とを接合する工程と、
接合した第1の基板と第2の基板とを加熱する工程と、
コア層及び第1の電極を残して第1の基板を除去する工程と、
コア層上の一部に第2の電極を形成する工程と、
エッチングによりコア層に複数の溝又は貫通孔を有する構造を形成する工程と、
エッチングにより第1の電極の一部を露出させる工程と、
第1及び第2の電極に接続する電極配線を形成する工程
とを含む、光デバイスの製造方法。
(2)上記複数の溝又は貫通孔を有する構造が2次元フォトニック結晶スラブ構造であることを特徴とする上記(1)に記載の光デバイスの製造方法。
(3)上記複数の溝又は貫通孔を有する構造が1次元フォトニック結晶スラブ構造、擬結晶構造、CGSEL構造、細線導波路構造、リッジ導波路構造、リング共振器構造、又は、マイクロディスク構造のいずれかであることを特徴とする(1)に記載の光デバイスの製造方法。
(4)上記複数の溝又は貫通孔を有する構造を有するコア層の上面に低屈折率絶縁性材料を被着させる工程を含むことを特徴とする上記(1)乃至(3)のいずれかに記載の光デバイスの製造方法。
(5)上記複数の溝又は貫通孔を有する構造を有するコア層の上面に低屈折率絶縁性材料を被着させる工程において、SODを塗布する工程が含まれることを特徴とする上記(4)に記載の光デバイスの製造方法。
(6)上記コア層において、電極形成を行う所定の場所の少なくとも一部にコンタクト層が形成されていることを特徴とする上記(1)乃至(5)のいずれかに記載の光デバイスの製造方法。
(7)上記第2の基板には、電子回路が形成されていることを特徴とする上記(1)乃至(6)のいずれかに記載の光デバイスの製造方法。
(8)上記第2の基板には、光回路が形成されていることを特徴とする上記(1)乃至(7)のいずれかに記載の光デバイスの製造方法。
(9)上記第2の基板が、Si基板又はSOI基板であることを特徴とする上記(1)乃至(8)のいずれかに記載の光デバイスの製造方法。
(10)上記第1の基板が有する光デバイスのコア層となるべき部位が、化合物半導体からなることを特徴とする上記(1)乃至(9)のいずれかに記載の光デバイスの製造方法。
(11)上記光デバイス上に光素子を1つ以上積層する工程を含むことを特徴とする上記(1)乃至(10)のいずれかに記載の光デバイスの製造方法。
The above problem is solved by the following means.
(1) preparing a first substrate having a portion to be a core layer of an optical device and a second substrate for integrating the optical device;
Forming a first electrode on a portion of the core layer;
Applying SOD to the upper surface of at least one of the first and second substrates;
Bonding the side on which the first electrode of the first substrate is formed and the second substrate;
Heating the joined first and second substrates;
Removing the first substrate leaving the core layer and the first electrode;
Forming a second electrode on a portion of the core layer;
Forming a structure having a plurality of grooves or through holes in the core layer by etching; and
Exposing a portion of the first electrode by etching;
Forming an electrode wiring connected to the first and second electrodes.
(2) The method for manufacturing an optical device according to (1), wherein the structure having the plurality of grooves or through holes is a two-dimensional photonic crystal slab structure.
(3) The structure having the plurality of grooves or through-holes is a one-dimensional photonic crystal slab structure, pseudo-crystal structure, CGSEL structure, thin wire waveguide structure, ridge waveguide structure, ring resonator structure, or microdisk structure. (1) The method for manufacturing an optical device according to (1).
(4) The method according to any one of (1) to (3), further including a step of depositing a low refractive index insulating material on an upper surface of the core layer having a structure having the plurality of grooves or through holes. The manufacturing method of the optical device of description.
(5) The step (4), wherein the step of applying a low refractive index insulating material to the upper surface of the core layer having a structure having a plurality of grooves or through holes includes a step of applying SOD. The manufacturing method of the optical device of description.
(6) The optical device according to any one of (1) to (5), wherein a contact layer is formed in at least a part of a predetermined place where the electrode is formed in the core layer. Method.
(7) The method for manufacturing an optical device according to any one of (1) to (6), wherein an electronic circuit is formed on the second substrate.
(8) The method for manufacturing an optical device according to any one of (1) to (7), wherein an optical circuit is formed on the second substrate.
(9) The method for manufacturing an optical device according to any one of (1) to (8), wherein the second substrate is a Si substrate or an SOI substrate.
(10) The method for manufacturing an optical device according to any one of (1) to (9), wherein the portion to be the core layer of the optical device included in the first substrate is made of a compound semiconductor.
(11) The method for manufacturing an optical device according to any one of (1) to (10), including a step of stacking one or more optical elements on the optical device.
本発明によれば、段差構造形成のためのエッチングといった複雑な工程がないため、2DPCスラブ構造のようなコア層が極薄膜の構造であっても、確実に電極の作製を行うことができる。また第1及び第2の基板の接合にSODを用いているため、基板の接合と同時に、良好なクラッド層及び層間絶縁層が得られる。 According to the present invention, since there is no complicated process such as etching for forming a step structure, an electrode can be reliably manufactured even if the core layer such as a 2DPC slab structure has an extremely thin film structure. Further, since SOD is used for bonding the first and second substrates, a good cladding layer and interlayer insulating layer can be obtained simultaneously with the bonding of the substrates.
請求項4、5に係る発明では、コア層の両面に低屈折率絶縁性材料の層を有するため上下クラッド層の屈折率が等しくなり、さらに光共振器、光導波路等の光閉じ込め効果が向上する。 In the inventions according to claims 4 and 5, since the layers of the low refractive index insulating material are provided on both surfaces of the core layer, the refractive indexes of the upper and lower cladding layers are equal, and further, the optical confinement effect of the optical resonator, the optical waveguide, etc. is improved. To do.
また請求項6に係る発明では、コア層にコンタクト層を導入することで、さらにコア層−電極間の良好な電流−電圧特性が実現できる。 In the invention according to claim 6, by introducing a contact layer into the core layer, it is possible to realize a better current-voltage characteristic between the core layer and the electrode.
また請求項7に係る発明では、第2の基板上に電子回路が形成されているから、電極の製造と同時に、さらに光・電子デバイスの集積が可能となる。 In the invention according to claim 7, since the electronic circuit is formed on the second substrate, it is possible to further integrate the optical / electronic device simultaneously with the manufacture of the electrode.
また請求項8に係る発明では、第2の基板上に光回路が形成されているから、電極の製造と同時に、さらに光デバイスの集積が可能となる。 In the invention according to claim 8, since the optical circuit is formed on the second substrate, the optical device can be further integrated simultaneously with the manufacture of the electrode.
以下、実施例に基づいて本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail based on examples.
まず、光デバイス作製のための化合物半導体基板(例えば、GaAs基板)を用意する。ここで、化合物半導体基板には基板剥離のためのエッチストップ層(例えば、InGaP層)を導入しておく。光デバイスとして、例えば、電流注入型発光デバイスを考えた場合、コア層には、発光体(量子井戸、量子ドット等)が導入されている必要がある。また、光デバイスを集積するためのSi基板を用意する(図1)。
このとき、化合物半導体基板には、電極−半導体界面の電流−電圧特性を良好にするためのコンタクト層を導入しておくことが望ましい(図2)。コンタクト層を導入することにより、光デバイスの高効率化が実現される。コンタクト層は、コア層の上下面に導入しておく。例えば、コンタクト層の導入は、基板を結晶成長させる際に行うことが可能である。
First, a compound semiconductor substrate (for example, a GaAs substrate) for preparing an optical device is prepared. Here, an etch stop layer (for example, an InGaP layer) for removing the substrate is introduced into the compound semiconductor substrate. For example, when considering a current injection type light emitting device as an optical device, it is necessary that a light emitter (quantum well, quantum dot, etc.) is introduced into the core layer. In addition, a Si substrate for integrating optical devices is prepared (FIG. 1).
At this time, it is desirable to introduce a contact layer for improving the current-voltage characteristics at the electrode-semiconductor interface into the compound semiconductor substrate (FIG. 2). By introducing the contact layer, high efficiency of the optical device is realized. The contact layer is introduced into the upper and lower surfaces of the core layer. For example, the contact layer can be introduced when the substrate is crystal-grown.
次に、化合物半導体基板表面のコア層上に、第1の電極を形成する(図3)。
そして、低屈折率絶縁性材料の原料を含有する溶液を用いて、電極が形成された化合物半導体基板とSi基板のウエハ接合を行う(図4)。
本明細書においては、低屈折率絶縁性材料の原料を含有する溶液のことを、SODと略称する。
Next, a first electrode is formed on the core layer on the surface of the compound semiconductor substrate (FIG. 3).
Then, using a solution containing the raw material of the low refractive index insulating material, wafer bonding of the compound semiconductor substrate on which the electrode is formed and the Si substrate is performed (FIG. 4).
In this specification, a solution containing a raw material for a low refractive index insulating material is abbreviated as SOD.
SODは、低屈折率絶縁性材料の原料を含有する溶液であり、加熱を行うことにより硬化し、良好な低屈折率絶縁膜を形成する。化合物半導体基板、Si基板の少なくとも一方にSODを塗布した後、ウエハ接合、加熱を行うと、SODは接着剤のように働き2枚の基板は強く接合する。ここで、SODを接着剤として利用しているため、異なる2種類の基板の接合も容易に実現できる。 SOD is a solution containing a raw material of a low refractive index insulating material, and is cured by heating to form a good low refractive index insulating film. When SOD is applied to at least one of the compound semiconductor substrate and the Si substrate, and then wafer bonding and heating are performed, the SOD acts like an adhesive and strongly bonds the two substrates. Here, since SOD is used as an adhesive, bonding of two different types of substrates can be easily realized.
ここで、SODは、光デバイスの動作波長に対して低い屈折率をもたなければならない。SODとしては、例えば、近赤外域において屈折率が1.4程度と非常に小さいSOG(Spin On Glass)、屈折率が2以下と小さい有機ポリマー等が挙げられる。これらは、LSIの層間絶縁膜(配線間用の絶縁膜)として広く利用されており、例えば、電流注入型光デバイスにおいても配線間絶縁膜として良好に機能する。 Here, the SOD must have a low refractive index with respect to the operating wavelength of the optical device. Examples of the SOD include SOG (Spin On Glass) having a very low refractive index of about 1.4 in the near infrared region, and an organic polymer having a low refractive index of 2 or less. These are widely used as an interlayer insulating film (inter-wiring insulating film) for LSI, and function well as an inter-wiring insulating film in, for example, a current injection type optical device.
本発明は、光デバイスを作製するための基板と、光デバイスを集積するための基板のウエハ接合にSODを使用することを大きな特徴とする。ウエハ接合では、一般に、基板表面の凹凸が問題となる。本発明では、第1の電極を基板表面に作製した後、ウエハ接合を行うので、電極構造に基づく凹凸への対策が必要である。SODは、粘性が低く、表面の凹凸を埋める働きがあるので、基板表面に凹凸が存在する場合にも、気にすることなく、ウエハ接合を行えるという利点がある。つまり、信頼性の高い製造が可能となる。 The present invention is greatly characterized in that SOD is used for wafer bonding of a substrate for manufacturing an optical device and a substrate for integrating the optical device. In wafer bonding, unevenness of the substrate surface is generally a problem. In the present invention, since the first electrode is formed on the substrate surface and then wafer bonding is performed, it is necessary to take measures against unevenness based on the electrode structure. Since SOD has a low viscosity and has a function of filling the unevenness of the surface, there is an advantage that even when unevenness exists on the surface of the substrate, wafer bonding can be performed without concern. That is, highly reliable production is possible.
ここで、SOD(例えば、SOG、有機ポリマー)を用いたウエハ接合法自体は、既存の方法であり、既に報告が成されている。本発明は、ウエハ接合法自体に関する発明ではなく、SODを用いたウエハ接合法を用いることで、「2DPCスラブ構造に代表される薄膜スラブ構造に対する従来にない信頼性の高い電極製造方法」を提供するものである。 Here, the wafer bonding method itself using SOD (for example, SOG, organic polymer) is an existing method and has already been reported. The present invention provides an “unprecedented highly reliable electrode manufacturing method for a thin film slab structure represented by a 2DPC slab structure” by using a wafer bonding method using SOD, not an invention related to the wafer bonding method itself. To do.
次に、基板、エッチストップ層を研磨、エッチング等を用いて除去する(図5)。露出した化合物半導体コア層上に第2の電極を形成する(図6)。コア層の一部を選択的に除去し、第1の電極を露出させる。また、コア層に、エッチングにより2DPC構造を形成させる(図7)。 Next, the substrate and the etch stop layer are removed by polishing, etching, or the like (FIG. 5). A second electrode is formed on the exposed compound semiconductor core layer (FIG. 6). A part of the core layer is selectively removed to expose the first electrode. Further, a 2DPC structure is formed on the core layer by etching (FIG. 7).
ここで、コア層の一部を選択的に除去し、第1の電極を露出させる工程において、第1の電極はエッチストップ層として機能する。そのため、コア層が極薄膜の場合でも、歩留まりよく作製を行うことが可能となる。 Here, in the step of selectively removing a part of the core layer and exposing the first electrode, the first electrode functions as an etch stop layer. Therefore, even when the core layer is an extremely thin film, it can be manufactured with high yield.
基板上に低屈折率絶縁性材料を被着させ、クラッド層を形成させる(図8)。クラッド層の一部を選択的に除去することで、電極配線の形成を行う(図9)。この電極配線は、例えば、Si基板上のLSI配線と接続される。 A low refractive index insulating material is deposited on the substrate to form a cladding layer (FIG. 8). Electrode wiring is formed by selectively removing a portion of the cladding layer (FIG. 9). This electrode wiring is connected to, for example, an LSI wiring on the Si substrate.
以上の工程を用いることにより、化合物半導体からなる電流注入型2DPCスラブ光デバイスのSi基板上への集積、及び、Si−LSIとの接続が容易に実現可能となる。 By using the above steps, integration of a current injection type 2DPC slab optical device made of a compound semiconductor on a Si substrate and connection with a Si-LSI can be easily realized.
図9の工程の後に、低屈折率絶縁性材料をウェットエッチング等により除去することも可能である(図10)。図10に示すようなエアブリッジ構造(コア層の上下が空気)は、機械的強度が弱いため、一般に、実用化には向かない。よって、図10のエアブリッジ構造は、本発明を用いることで容易に作製が可能であるが、一般に、利用は特殊な用途に限られることになる。 After the process of FIG. 9, the low refractive index insulating material can be removed by wet etching or the like (FIG. 10). An air bridge structure (air above and below the core layer) as shown in FIG. 10 is generally not suitable for practical use because of its low mechanical strength. Therefore, although the air bridge structure of FIG. 10 can be easily manufactured by using the present invention, the use is generally limited to special applications.
また、図9、10のデバイスは、電流注入型デバイスとして動作するだけでなく、電界制御型デバイスとしての動作も可能である。 9 and 10 can operate not only as a current injection type device but also as an electric field control type device.
本発明における電極製造方法では、工程をわずかに変えるだけで、電極の導入位置を変えることが可能である。そのため、電流注入型光デバイス、電極の導入位置を変えた電界制御型光デバイスを同一基板上に、同時に作製することが可能である。本発明は、様々な電極構造を有する光デバイスの集積に適しており、多機能な光集積回路を実現することが可能である。 In the electrode manufacturing method according to the present invention, the electrode introduction position can be changed by slightly changing the process. Therefore, it is possible to simultaneously manufacture a current injection type optical device and an electric field control type optical device with a different electrode introduction position on the same substrate. The present invention is suitable for integration of optical devices having various electrode structures, and can realize a multifunctional optical integrated circuit.
上記の工程を繰り返すことで、電極構造を有する2DPCスラブ光デバイスの多層構造を容易に実現できる(図11)。 By repeating the above steps, a multilayer structure of a 2DPC slab optical device having an electrode structure can be easily realized (FIG. 11).
本発明において、電極の作製法自体は、各工程時の基板表面に対して電極を導入するという従来法であり、歩留まりの高い作製法である。また、ウエハ接合法としても、SODを用いた信頼性の高い作製法を採用している。そのため、多層化に伴い工程数が増加した場合にも、歩留まりは大きな問題とはならない。 In the present invention, the electrode manufacturing method itself is a conventional method in which an electrode is introduced into the substrate surface at each step, and is a manufacturing method with a high yield. Further, as the wafer bonding method, a highly reliable manufacturing method using SOD is adopted. Therefore, the yield is not a big problem even when the number of processes increases with the increase in the number of layers.
上記実施例では、光デバイス作製のための基板を化合物半導体基板としたが、本発明では、光デバイスの作製に用いられる任意の基板(例えば、青色LEDに用いられるサファイア基板)を用いることが可能である。
また、上記実施例では、コア層の材料を化合物半導体としたが、本発明では、光デバイスとして用いられる任意の材料(例えば、不純物を添加したSi)を用いることが可能である。ここで、化合物半導体(例えば、GaAs、InP、GaN)は、レーザ等の能動光デバイスを実現するための代表的な材料である。
In the above embodiments, the substrate for manufacturing the optical device is a compound semiconductor substrate. However, in the present invention, any substrate used for manufacturing an optical device (for example, a sapphire substrate used for a blue LED) can be used. It is.
Moreover, in the said Example, although the material of the core layer was made into the compound semiconductor, in this invention, it is possible to use arbitrary materials (for example, Si which added the impurity) used as an optical device. Here, a compound semiconductor (for example, GaAs, InP, GaN) is a typical material for realizing an active optical device such as a laser.
さらに、上記実施例では、光デバイスを集積するための基板をSi基板としたが、光デバイスを集積したい任意の基板(例えば、SOI(Silicon On Insulator)基板、化合物半導体基板)を用いることが可能である。例えば、Si表面に、熱酸化法等を用いてSiO2層を予め形成させておくことも許される。ここで、Si基板及びSOI基板は、電子回路及び光回路を形成するための代表的な基板である。 Furthermore, in the above embodiment, the substrate for integrating the optical device is the Si substrate, but any substrate (for example, SOI (Silicon On Insulator) substrate, compound semiconductor substrate) on which the optical device is to be integrated can be used. It is. For example, it is permissible to previously form a SiO 2 layer on the Si surface using a thermal oxidation method or the like. Here, the Si substrate and the SOI substrate are representative substrates for forming an electronic circuit and an optical circuit.
光デバイスを集積するための基板上に電子回路が形成されている場合、電極の製造と同時に、光・電子デバイスの集積が可能となる。特に、LSI(Large Scale Integration)基板上への光デバイスの集積は、実用上、非常に重要である。 When an electronic circuit is formed on a substrate for integrating optical devices, it is possible to integrate optical / electronic devices simultaneously with the manufacture of electrodes. In particular, the integration of an optical device on an LSI (Large Scale Integration) substrate is very important in practice.
光集積回路と電子集積回路の融合は、デバイスの高機能化、高集積化を実現でき、光ルータ等の複雑なシステムを構築するためのキーテクノロジーとして、現在、注目を集めている。 The fusion of optical integrated circuits and electronic integrated circuits is now attracting attention as a key technology for constructing complex systems such as optical routers, which can realize high functionality and high integration of devices.
光デバイスを集積するための基板上に光回路が形成されている場合、電極の製造と同時に、光デバイスの集積が可能となる。例えば、光デバイス作製のための基板を化合物半導体基板、光デバイスを集積するための基板をSi基板とした場合、化合物半導体からなる能動光デバイスと、Siからなる受動光デバイスの集積が実現できる。 When an optical circuit is formed on a substrate for integrating optical devices, the optical devices can be integrated simultaneously with the manufacture of the electrodes. For example, when a substrate for manufacturing an optical device is a compound semiconductor substrate and a substrate for integrating optical devices is a Si substrate, integration of an active optical device made of a compound semiconductor and a passive optical device made of Si can be realized.
ここで、光デバイスの集積は、電子回路及び光回路上に行ってもよいし、電子回路及び光回路に隣接するように行ってもよい。
また、電極を有する2DPCスラブ光デバイスの上に、様々な機能素子(例えば、光素子)を積層してもよい。
Here, the integration of the optical device may be performed on the electronic circuit and the optical circuit, or may be performed adjacent to the electronic circuit and the optical circuit.
Various functional elements (for example, optical elements) may be stacked on the 2DPC slab optical device having electrodes.
本発明は、光・電子デバイスの積層化に適した製造法である(図11)。積層化により、劇的な小型化の実現は勿論、従来にない複雑な機能を有する光デバイスの実現も可能となる。 The present invention is a manufacturing method suitable for stacking optical / electronic devices (FIG. 11). Stacking makes it possible not only to realize dramatic miniaturization, but also to realize an optical device having a complicated function that has not been conventionally available.
上記実施例では、電流注入型発光デバイスを想定し、コア層には、量子井戸、量子ドット等の発光体が導入されているとした。本発明では、勿論、光デバイスとして用いられている任意の活性体(例えば、DH(Double Hetero)構造、電気光学素子)をコア層に導入することが可能である。 In the above embodiment, a current injection type light emitting device is assumed, and light emitters such as quantum wells and quantum dots are introduced into the core layer. In the present invention, it is of course possible to introduce any active substance (for example, DH (Double Hetero) structure, electro-optic element) used as an optical device into the core layer.
上記実施例では、化合物半導体基板にエッチストップ層を導入し、エッチングを行うことで、基板剥離を実現した(図5)。この方法は、基板剥離の一般的な方法である。
本発明においては、上記実施例で示した以外の基板剥離法を用いることも、勿論、可能である。その場合、エッチストップ層を導入した基板を用意する必要はない。他の基板剥離法としては、例えば、CMP(Chemical Mechanical Polishing)法、水素イオン注入による剥離法、犠牲層を用いた剥離法が挙げられる。
In the above example, the substrate was peeled by introducing an etch stop layer into the compound semiconductor substrate and performing etching (FIG. 5). This method is a general method of substrate peeling.
In the present invention, it is of course possible to use substrate peeling methods other than those shown in the above embodiments. In that case, it is not necessary to prepare a substrate into which an etch stop layer is introduced. Examples of other substrate peeling methods include a CMP (Chemical Mechanical Polishing) method, a peeling method using hydrogen ion implantation, and a peeling method using a sacrificial layer.
上記実施例では、コンタクト層を基板全面に導入している(図2)。しかしながら、コンタクト層は、必ずしも基板全面に導入されている必要性はない。コンタクト層は、電極形成が行われる所定の場所の少なくとも一部に導入されていればよい。
また、上記実施例では、エッチストップ層に接してコンタクト層を導入した。しかしながら、エッチストップ層の上に、一旦、コア層の品質を高くする目的等でバッファ層を導入した後、コンタクト層及びコア層を導入することも可能である。その場合には、図5で示したエッチストップ層の除去工程後に、バッファ層を除去するための工程を追加すればよい。
In the above embodiment, the contact layer is introduced over the entire surface of the substrate (FIG. 2). However, the contact layer is not necessarily introduced over the entire surface of the substrate. The contact layer may be introduced into at least a part of a predetermined place where the electrode is formed.
In the above embodiment, the contact layer is introduced in contact with the etch stop layer. However, it is also possible to introduce a contact layer and a core layer on the etch stop layer after introducing a buffer layer for the purpose of improving the quality of the core layer. In that case, a process for removing the buffer layer may be added after the etch stop layer removing process shown in FIG.
上記実施例では、コンタクト層の導入を、基板製造時に行ったが、勿論、基板製造時以外に、コンタクト層形成のための工程を行ってもよい。例えば、第1又は第2の電極(図3、6)の導入を行う際、半導体表面に、不純物材料(例えば、Zn、Ge)を配置することによって、半導体基板表面の不純物濃度を高め、コンタクト層を導入するといった方法が良く知られている。但し、この方法は、基板製造時の不純物添加と併せて使用されるのが、一般的である。 In the above-described embodiment, the contact layer is introduced at the time of manufacturing the substrate. Of course, a process for forming the contact layer may be performed other than at the time of manufacturing the substrate. For example, when introducing the first or second electrode (FIGS. 3 and 6), an impurity material (for example, Zn, Ge) is disposed on the semiconductor surface, thereby increasing the impurity concentration on the surface of the semiconductor substrate, thereby making contact Methods such as introducing layers are well known. However, this method is generally used in combination with the addition of impurities during the production of the substrate.
電極用材料としては、任意の導電性材料(例えば、金属、ITO(Indium Tin Oxide))が使用できる。 As the electrode material, any conductive material (for example, metal, ITO (Indium Tin Oxide)) can be used.
上記実施例では、化合物半導体基板、Si基板の少なくとも一方にSODを塗布した後、ウエハ接合、加熱を行うとした。ここで、本発明では、SODを基板に塗布した後、直ちにウエハ接合を行ってもよいし、SODを基板に塗布した後、一旦、加熱処理を行ってからウエハ接合を行ってもよい。両者の方法とも、従来技術としてよく知られている。但し、ウエハ接合前に加熱処理を行った場合においても、ウエハ接合後の加熱処理は必要である。ウエハ接合後に加熱処理を行うことで、強い接合が実現される。 In the above embodiment, the SOD is applied to at least one of the compound semiconductor substrate and the Si substrate, and then the wafer bonding and heating are performed. Here, in the present invention, the wafer bonding may be performed immediately after the SOD is applied to the substrate, or the wafer bonding may be performed after the heat treatment is once performed after the SOD is applied to the substrate. Both methods are well known as prior art. However, even when heat treatment is performed before wafer bonding, heat treatment after wafer bonding is necessary. By performing heat treatment after wafer bonding, strong bonding is realized.
SODを塗布する方法としては、スピンコート法が最も一般的で効果的である。しかしながら、本発明においては、必ずしも、SODの塗布にスピンコートを用いる必要はない。例えば、基板表面に単にSODを垂らした後、基板に圧力を加えながらウエハ接合を行うといった方法も考えられる。圧力を加えることによって、基板全面にSODが行き渡ることになる。 As a method for applying SOD, a spin coating method is the most common and effective. However, in the present invention, it is not always necessary to use spin coating for SOD coating. For example, a method is also conceivable in which after SOD is simply dropped on the substrate surface, wafer bonding is performed while applying pressure to the substrate. By applying pressure, the SOD is spread over the entire surface of the substrate.
SODを用いたウエハ接合前に、基板表面に、例えば、CVD(Chemical Vapor Deposition)法、スパッタ法、塗布法により、低屈折率絶縁性材料の被膜を施しておくことは有効である。例えば、電極構造を導入した基板に対して、ウエハ接合前に低屈折率絶縁性材料を被覆することは、基板表面の凹凸の低減につながるからである。
例えば、CVD法による被膜により、凹凸を完全に平坦化させることが可能であれば、基板同士を、SODを用いることなくウエハ接合させることが可能となる。しかしながら、通常、SODを用いない直接ウエハ接合法が要求する高いレベルまで表面を平坦化することは難しい。よって、本発明では、ウエハ接合前に、各基板に低屈折率絶縁性材料を被覆した場合にも、最終的には、SODを少なくとも一方の基板表面に塗布し、ウエハ接合を行うことが望ましいと考える。これは、実用化の際の歩留まりを考えた場合、非常に重要である。
Prior to wafer bonding using SOD, it is effective to coat the surface of the substrate with a low refractive index insulating material by, for example, CVD (Chemical Vapor Deposition), sputtering, or coating. For example, coating a substrate with an electrode structure with a low refractive index insulating material before wafer bonding leads to reduction of unevenness on the substrate surface.
For example, if the unevenness can be completely flattened by a film formed by CVD, the substrates can be bonded to each other without using SOD. However, it is usually difficult to planarize the surface to the high level required by direct wafer bonding methods that do not use SOD. Therefore, in the present invention, even when each substrate is coated with a low refractive index insulating material before wafer bonding, it is desirable to finally apply SOD to at least one substrate surface and perform wafer bonding. I think. This is very important when considering the yield in practical use.
CVD法、スパッタ法等の塗布法以外の方法を用いて作製された膜の表面にSODを塗布することは、一見、問題があるようにも思われる。しかしながら、例えば、CVD法は、塗布法に比べて一般に膜質が良好なため、従来のLSIにおいて、SODの保護膜形成法として利用されている。CVD/SOD/CVD等の構造が実際のデバイスにおいて用いられている。よって、ウエハ接合前に予め、塗布法と異なる作製法を用いて低屈折率絶縁性材料を形成しておくことは、全く問題ない。逆に、クラッド層の膜質向上、クラッド層の厚さの増大等の利点がある。 At first glance, it seems that there is a problem in applying SOD to the surface of a film produced using a method other than the coating method such as CVD or sputtering. However, for example, the CVD method is generally better in film quality than the coating method, and is used as a method for forming a protective film of SOD in conventional LSIs. Structures such as CVD / SOD / CVD are used in actual devices. Therefore, there is no problem in forming the low refractive index insulating material in advance using a manufacturing method different from the coating method before wafer bonding. On the contrary, there are advantages such as improving the film quality of the cladding layer and increasing the thickness of the cladding layer.
また、電極構造が異なる場合、ウエハ接合の条件が変化することが心配される。しかし、事前に低屈折率絶縁性材料で被覆しておけば、電極構造の凹凸がある程度平坦化されるので、各電極構造に対して同様の条件でウエハ接合を行うことが可能となる。 Further, when the electrode structures are different, there is a concern that the wafer bonding conditions may change. However, if it is previously coated with a low refractive index insulating material, the unevenness of the electrode structure is flattened to some extent, so that it is possible to perform wafer bonding to each electrode structure under the same conditions.
2DPC構造を有する基板上にクラッド層を形成させるには(図8)、例えば、CVD法、スパッタ法、塗布法を用いて低屈折率絶縁性材料を被覆すればよい。ここで、2DPC構造は、周期が数百nm程度と小さい構造であるので、一般に、CVD法、塗布法の使用が適している。特に、塗布法を用いた場合、短時間で簡単に被膜が形成できる。SODをウエハ接合、さらには、2DPCスラブ構造の被膜に使用した場合、非常に簡単な装置で、短時間のうちにデバイスを作製することが可能となる。 In order to form a clad layer on a substrate having a 2DPC structure (FIG. 8), for example, a low refractive index insulating material may be coated using a CVD method, a sputtering method, or a coating method. Here, since the 2DPC structure is a structure having a period as small as several hundred nm, it is generally suitable to use a CVD method or a coating method. In particular, when a coating method is used, a film can be easily formed in a short time. When SOD is used for wafer bonding and further for coating with a 2DPC slab structure, a device can be manufactured in a short time with a very simple apparatus.
上記実施例では、図7に示すような電極構造に対して、電極配線を形成する際、予め、基板上面に低屈折率絶縁性材料を被覆させた(図8)。上記実施例(図9)で示した電極配線作製法は、LSI配線技術と同様の方法であり、高い制御性、微細化が可能といった利点を有する。
本発明では、勿論、図7に示すような電極構造に対して、他の任意の従来法を用いて電極配線を導入することも許される。例えば、図7の構造に対して、ワイヤボンディングを用いて直接電極配線を導入する方法も考えられるし、リフトオフ法を用いて電極配線を導入する方法も考えられる。
In the above example, when forming the electrode wiring for the electrode structure as shown in FIG. 7, the upper surface of the substrate was previously coated with a low refractive index insulating material (FIG. 8). The electrode wiring fabrication method shown in the above-described embodiment (FIG. 9) is the same method as the LSI wiring technology, and has the advantages of high controllability and miniaturization.
In the present invention, of course, it is also permitted to introduce electrode wiring using any other conventional method to the electrode structure as shown in FIG. For example, a method of directly introducing electrode wiring using wire bonding to the structure of FIG. 7 is conceivable, and a method of introducing electrode wiring using a lift-off method is also conceivable.
また、2DPCスラブ上における低屈折率絶縁性材料の膜厚であるが、低屈折率絶縁性材料による膜を形成させないことも可能であるし(図7)、又は、低屈折率絶縁性材料による膜を形成させてもよい(図8、9)。一般に、上下のクラッド層の屈折率が異なる構造では、上下非対称性の影響により、光共振器の光閉じ込め効果が下がることが知られているので、光共振器を用いる際には、基板上部にも厚膜なクラッド層を形成させ、上下対称構造とすることが望ましい。
ここで、基板上部へのクラッド層の導入は、電極配線形成前に行ってもよいし、後に行ってもよい。例えば、LSI配線技術と同様の方法を用いる場合には、電極配線形成前の導入が容易である。一方、例えば、ワイヤボンディング、リフトオフ法を用いる場合には、電極配線形成後の導入の方が容易である。
但し、特殊な2DPCスラブ構造を用いることで、上下非対称性に起因する問題を回避することも可能であるので、そのような特殊な場合には、上下非対称構造を用いることも可能である。
Moreover, although it is the film thickness of the low refractive index insulating material on 2DPC slab, it is also possible not to form the film | membrane by a low refractive index insulating material (FIG. 7), or by a low refractive index insulating material A film may be formed (FIGS. 8 and 9). In general, it is known that the optical confinement effect of the optical resonator is reduced due to the influence of vertical asymmetry in the structure where the upper and lower cladding layers have different refractive indexes. Also, it is desirable to form a thick clad layer to have a vertically symmetrical structure.
Here, the introduction of the clad layer on the upper portion of the substrate may be performed before or after the electrode wiring is formed. For example, when a method similar to the LSI wiring technology is used, introduction before forming the electrode wiring is easy. On the other hand, for example, when wire bonding or a lift-off method is used, introduction after electrode wiring formation is easier.
However, by using a special 2DPC slab structure, it is possible to avoid problems due to vertical asymmetry. In such a special case, it is possible to use a vertical asymmetric structure.
上記実施例では、第2の電極を形成した後に、第1の電極を露出させるエッチング工程、2DPC構造を形成させるためのエッチング工程を行うとした。しかしながら、工程の順序を変えて、例えば、エッチング工程を行った後に、第2の電極を形成するということも可能である。その際、図7から第2の電極を除いた構造に対して、コア層の一部に第2の電極を形成する工程と、第1及び第2の電極に接続する電極配線を形成する工程とを行えばよい。第2の電極を形成する工程及び電極配線を形成する工程は、連続して行ってもよいし、同時に行ってもよい。同時に行うとは、例えば、図9に示すようなコンタクトプラグを直接コア層上面に接続させる場合が挙げられる。このとき、第2の電極と電極配線は、同時に形成される。 In the above-described embodiment, after the second electrode is formed, the etching process for exposing the first electrode and the etching process for forming the 2DPC structure are performed. However, it is also possible to change the order of the processes, for example, to form the second electrode after performing the etching process. In that case, with respect to the structure excluding the second electrode from FIG. 7, a step of forming the second electrode in a part of the core layer, and a step of forming an electrode wiring connected to the first and second electrodes Is sufficient. The step of forming the second electrode and the step of forming the electrode wiring may be performed continuously or simultaneously. Performing simultaneously includes, for example, a case where a contact plug as shown in FIG. 9 is directly connected to the upper surface of the core layer. At this time, the second electrode and the electrode wiring are formed simultaneously.
上記実施例では、コア層に導入する光デバイスの形態を2DPCスラブ構造としたが、他のスラブ構造を用いてもよい。例えば、1DPCスラブ構造、並進対称性をもたない擬結晶構造、CGSEL(Circular Grating coupled Surface−Emitting Laser)構造、細線導波路構造、リッジ導波路構造、リング共振器構造、マイクロディスク構造でもよい。また,特殊な構造をもたないバルクの薄膜スラブ構造であってもよい。本発明は、絶縁体クラッド層を有する任意の薄膜スラブ構造に対して有効である。薄膜スラブに導入する構造としては、高い光閉じ込め効果、高い設計自由度をもつ2DPCスラブ構造が望ましいが、必ずしも2DPCスラブ構造である必要はない。 In the above embodiment, the optical device introduced into the core layer has a 2DPC slab structure, but other slab structures may be used. For example, a 1DPC slab structure, a quasicrystal structure having no translational symmetry, a CGSEL (Circular Grating Coupled Surface-Emitting Laser) structure, a thin-line waveguide structure, a ridge waveguide structure, a ring resonator structure, and a microdisk structure may be used. Further, a bulk thin film slab structure having no special structure may be used. The present invention is effective for any thin film slab structure having an insulator cladding layer. As a structure to be introduced into the thin film slab, a 2DPC slab structure having a high light confinement effect and a high degree of design freedom is desirable, but the 2DPC slab structure is not necessarily required.
本発明は、電流注入型光デバイス、電界制御型光デバイスだけでなく、電極構造を必要とする任意の光デバイスの作製に適用することが可能である。例えば、PD(Photo Diode)のような受光素子の実現のために、本発明を利用することも可能である。本発明は、絶縁体クラッド層に囲まれた薄膜コア層に対して、従来にない効果的な電極製造方法を提供するものである。 The present invention can be applied not only to the current injection type optical device and the electric field control type optical device but also to the production of any optical device that requires an electrode structure. For example, the present invention can be used to realize a light receiving element such as a PD (Photo Diode). The present invention provides an unprecedented effective electrode manufacturing method for a thin film core layer surrounded by an insulator clad layer.
最後に、SODによるウエハ接合法を用いて、実際に、2DPCスラブ構造の作製を行った例を示す。
図12は、実際に作製を行った2DPCスラブ構造の模式図である。光デバイスのコア層となるべき部位としては化合物半導体のGaAsを、第2の基板としてはSi基板を用いた。また、SODとしては有機ポリマー(CYCLOTENE樹脂)を用いた。
Finally, an example is shown in which a 2DPC slab structure is actually manufactured using a wafer bonding method by SOD.
FIG. 12 is a schematic diagram of a 2DPC slab structure actually fabricated. A compound semiconductor GaAs was used as the portion to be the core layer of the optical device, and a Si substrate was used as the second substrate. An organic polymer (CYCLOTENE resin) was used as the SOD.
図13は実際に作製された2DPCスラブ構造のSEM像である。図14は3点の円孔を埋めた2DPCスラブ光共振器である。図15は一列の円孔を埋めた2DPCスラブ光導波路のSEM像である。
上記の構造に、電極構造を付加する工程を加えることで、図9で示した2DPCスラブ光デバイスが実現される。
FIG. 13 is an SEM image of a 2DPC slab structure actually produced. FIG. 14 shows a 2DPC slab optical resonator in which three circular holes are filled. FIG. 15 is an SEM image of a 2DPC slab optical waveguide in which one row of circular holes is filled.
By adding a step of adding an electrode structure to the above structure, the 2DPC slab optical device shown in FIG. 9 is realized.
ここで、本発明では、ウエハ接合にSODを用いているため、光デバイスのコア層となるべき部位の材料と光デバイスを集積させるための第2の基板の材料が異なっていても容易にウエハ接合が実現される。 Here, in the present invention, since SOD is used for wafer bonding, even if the material of the portion to be the core layer of the optical device and the material of the second substrate for integrating the optical device are different, the wafer can be easily obtained. Joining is realized.
Claims (11)
コア層上の一部に第1の電極を形成する工程と、
第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、
第1の基板の第1の電極が形成された側と第2の基板とを接合する工程と、
接合した第1の基板と第2の基板とを加熱する工程と、
コア層及び第1の電極を残して第1の基板を除去する工程と、
コア層上の一部に第2の電極を形成する工程と、
エッチングによりコア層に複数の溝又は貫通孔を有する構造を形成する工程と、
エッチングにより第1の電極の一部を露出させる工程と、
第1及び第2の電極に接続する電極配線を形成する工程
とを含む、光デバイスの製造方法。 Providing a first substrate having a portion to be a core layer of the optical device and a second substrate for integrating the optical device;
Forming a first electrode on a portion of the core layer;
Applying SOD to the upper surface of at least one of the first and second substrates;
Bonding the side on which the first electrode of the first substrate is formed and the second substrate;
Heating the joined first and second substrates;
Removing the first substrate leaving the core layer and the first electrode;
Forming a second electrode on a portion of the core layer;
Forming a structure having a plurality of grooves or through holes in the core layer by etching; and
Exposing a portion of the first electrode by etching;
Forming an electrode wiring connected to the first and second electrodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007202509A JP4915945B2 (en) | 2006-08-10 | 2007-08-03 | Optical device manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006219023 | 2006-08-10 | ||
JP2006219023 | 2006-08-10 | ||
JP2007202509A JP4915945B2 (en) | 2006-08-10 | 2007-08-03 | Optical device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008065317A JP2008065317A (en) | 2008-03-21 |
JP4915945B2 true JP4915945B2 (en) | 2012-04-11 |
Family
ID=39288036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007202509A Expired - Fee Related JP4915945B2 (en) | 2006-08-10 | 2007-08-03 | Optical device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4915945B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010054695A (en) * | 2008-08-27 | 2010-03-11 | National Institute Of Advanced Industrial Science & Technology | Method of manufacturing optical device |
JP5366149B2 (en) * | 2010-03-16 | 2013-12-11 | 独立行政法人産業技術総合研究所 | Semiconductor laser equipment |
JP2011192877A (en) * | 2010-03-16 | 2011-09-29 | National Institute Of Advanced Industrial Science & Technology | Semiconductor laser device |
US20120119184A1 (en) * | 2010-11-12 | 2012-05-17 | Kung-Hsieh Hsu | Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication |
GB2535197B (en) * | 2015-02-12 | 2019-11-06 | Toshiba Res Europe Limited | An optical device and a method of fabricating an optical device |
CN111162453B (en) | 2020-02-03 | 2024-09-10 | 苏州大学 | Semiconductor hexagonal micron disc laser |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0651254A (en) * | 1992-08-03 | 1994-02-25 | Nippon Telegr & Teleph Corp <Ntt> | Light control device |
JP4121409B2 (en) * | 2002-03-28 | 2008-07-23 | 三洋電機株式会社 | Optical output device |
JP4348595B2 (en) * | 2002-07-02 | 2009-10-21 | オムロン株式会社 | Optical waveguide device, optical waveguide device manufacturing method, and optical communication device |
JP2004294918A (en) * | 2003-03-27 | 2004-10-21 | Ngk Insulators Ltd | Optical device |
JP2005045162A (en) * | 2003-07-25 | 2005-02-17 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JP2005259828A (en) * | 2004-03-10 | 2005-09-22 | Sony Corp | Solid state imaging device and its manufacturing method |
JP2006080274A (en) * | 2004-09-09 | 2006-03-23 | Matsushita Electric Ind Co Ltd | Etching method and semiconductor device manufacturing method |
JP2006267224A (en) * | 2005-03-22 | 2006-10-05 | Sumitomo Osaka Cement Co Ltd | Method of manufacturing optical modulator and optical modulator |
JP5008076B2 (en) * | 2006-10-19 | 2012-08-22 | 独立行政法人産業技術総合研究所 | Optical device manufacturing method |
-
2007
- 2007-08-03 JP JP2007202509A patent/JP4915945B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008065317A (en) | 2008-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5533199B2 (en) | Device board mounting method and board mounting structure thereof | |
CN102957091B (en) | Tensile strained semiconductor photon emission and detection devices and integrated photonics system | |
US6362069B1 (en) | Long-wavelength VCSELs and method of manufacturing same | |
JP2020519011A5 (en) | ||
DE69828471T2 (en) | Surface-type optical device and manufacturing method | |
KR100958719B1 (en) | Hybrid laser diode and its manufacturing method for single mode oscillation | |
US9042418B2 (en) | III-V photonic crystal microlaser bonded on silicon-on-insulator | |
JP4915945B2 (en) | Optical device manufacturing method | |
CN118160065A (en) | Method for manufacturing bonded semiconductor wafer | |
US8611392B2 (en) | Semiconductor laser | |
CN101641847A (en) | Photonic crystal laser and method for manufacturing photonic crystal laser | |
JP2011501881A (en) | Nanowire-based optoelectronic device and corresponding process | |
CN115004085A (en) | Integrated iii-V/silicon optoelectronic device and method of making the same | |
CN107611772A (en) | Electroabsorption modulated laser and preparation method thereof | |
TWI446578B (en) | Light-emitting element and its manufacturing method | |
JP5105471B2 (en) | Optical device manufacturing method | |
CN111181006B (en) | On-chip bonded Si/III-V quantum dot single-photon source and preparation method thereof | |
JP5008076B2 (en) | Optical device manufacturing method | |
CN110785900A (en) | Hybrid semiconductor laser assembly and method for manufacturing such an assembly | |
CN104283109A (en) | A silicon-based microcavity laser based on a metal-limited heat dissipation structure and its manufacturing method | |
CN104752454B (en) | Light emitting element | |
JP6205826B2 (en) | Semiconductor optical device manufacturing method | |
CN221746334U (en) | Multi-array heterogeneous integrated dense wavelength division multiplexing photoelectric device | |
CN1790846A (en) | Method for making laser-electric absorption modulator-spot-size converter single chip integration | |
CN118073965A (en) | Heterogeneous integrated structure, preparation method thereof and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4915945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |