Nothing Special   »   [go: up one dir, main page]

JP4997304B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP4997304B2
JP4997304B2 JP2010055029A JP2010055029A JP4997304B2 JP 4997304 B2 JP4997304 B2 JP 4997304B2 JP 2010055029 A JP2010055029 A JP 2010055029A JP 2010055029 A JP2010055029 A JP 2010055029A JP 4997304 B2 JP4997304 B2 JP 4997304B2
Authority
JP
Japan
Prior art keywords
film
main surface
metal
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010055029A
Other languages
English (en)
Other versions
JP2011192675A (ja
Inventor
衛司 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010055029A priority Critical patent/JP4997304B2/ja
Priority to US12/878,978 priority patent/US8395179B2/en
Publication of JP2011192675A publication Critical patent/JP2011192675A/ja
Application granted granted Critical
Publication of JP4997304B2 publication Critical patent/JP4997304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体発光素子及びその製造方法に関する。
近年、ＬＥＤ（Light Emitting Diode）等の半導体発光素子では、サファイア等の成長用基板の上に、発光部を含む積層体を形成して製造する技術が用いられている。この製造方法は、以下の手順で行われる。例えば、サファイア等の基板の上に、発光部を含む積層体を成長させる。次いで、この成長用基板とは反対側の積層体の主面に導電性基板を接合させた後、積層体から成長用基板を除去する。そして、成長用基板を除去した積層体の表面と、導電性基板と、にそれぞれ電極を形成する。
上述したプロセスに関し、積層体から成長用基板を除去する手段として、レーザリフトオフ法（Laser Lift Off）が開示されている（例えば、特許文献１参照。）。しかしながら、成長用基板を除去した後、積層体を分離するエッチング工程において、導電性基板と積層体とを接合する接合金属がむき出しになる。この接合金属の一部が剥がれたり、オーバーエッチングによって飛散すると、リーク電流を発生させる原因になる。
特開２００９−０９９６７５号公報
本発明は、リーク電流を十分に抑制した半導体発光素子及びその製造方法を提供する。
本発明の一態様によれば、第１導電型の第１半導体層、第２導電型の第２半導体層及び前記第１半導体層と前記第２半導体層との間に設けられた発光部を含み、素子端部側のであってエッチングによって形成される側面を有する積層体と、前記積層体の第１主面に選択的に設けられた第１電極と、前記積層体の前記第１主面とは反対側の第２主面の一部に接する第２電極と、前記積層体の前記第２主面の側に、接合金属を介して接合された支持基板と、前記積層体において、前記第２主面を除く少なくとも前記側面に設けられた保護膜と、前記第２主面における前記一部以外の領域と、前記接合金属と、の間、及び前記保護膜における前記第２主面の側の面と、前記接合金属と、の間に設けられた誘電体膜と、を備え、前記誘電体膜は、前記一部以外の領域から前記側面の外側の前記素子端部まで設けられ、前記第２電極は、前記接合金属の前記積層体側の全面と接し、前記一部から前記誘電体膜にかかるまで形成されたことを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、第１基板に、第１導電型の第１半導体層、発光部及び第２導電型の第２半導体層を含む積層体を形成する工程と、前記積層体における前記第１基板とは反対側の第２主面に、誘電体膜を形成する工程と、前記誘電体膜を選択的に除去して前記第２主面のうち前記誘電体膜の除去された面及び除去されずに残った前記誘電体膜を覆うように第２電極を形成する工程と、前記第２電極の側に金属層を形成し、前記金属層を介して第２基板を接合する工程と、前記第１基板における前記第２基板とは反対側の面からレーザ光を照射し、前記第１基板を前記積層体から剥離する工程と、前記積層体を、前記第１主面の側から前記誘電体膜手をエッチングストップ層として選択的に除去する工程と、前記積層体の前記第２主面とは反対側の第１主面に、第１電極を形成する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。
本発明によれば、リーク電流を十分に抑制した半導体発光素子及びその製造方法が提供される。
第１の実施の形態に係る半導体発光素子を例示する模式的断面図である。 他の第２電極を有する半導体発光素子を例示する模式的断面図である。 誘電体膜の構成を例示する模式的断面図である。 比較例に係る半導体発光素子を例示する模式的断面図である。 第２の実施の形態に係る半導体発光素子の製造方法の一例を説明する模式的断面図である。 第２の実施の形態に係る半導体発光素子の製造方法の一例を説明する模式的断面図である。 第２の実施の形態に係る半導体発光素子の製造方法の一例を説明する模式的断面図である。 比較例に係る半導体発光素子の製造方法の一例を説明する模式図である。 比較例に係る半導体発光素子の製造方法の一例を説明する模式図である。 比較例に係る半導体発光素子の製造方法の一例を説明する模式図である。 第３の実施の形態に係る半導体発光素子１２０を例示する模式的断面図である。 第２電極及び誘電体膜の構成を例示する模式的断面図である。 第４の実施の形態に係る半導体発光素子の製造方法の一例を説明する模式的断面図である。 第４の実施の形態に係る半導体発光素子の製造方法の一例を説明する模式的断面図である。 第４の実施の形態に係る半導体発光素子の製造方法の一例を説明する模式的断面図である。
以下、本発明の実施の形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体発光素子１１０を例示する模式的断面図である。
図１に表したように、第１の実施の形態に係る半導体発光素子１１０は、積層体２０と、積層体２０の第１主面２０ａに選択的に設けられた第１電極３０と、積層体２０の第１主面２０ａとは反対側の第２主面２０ｂに選択的に設けられた第２電極４０と、第２電極４０の側に設けられ、接合金属６１を介して接合された支持基板６０と、積層体２０において、第２主面２０ｂを除く少なくとも側面２０ｃに設けられた保護膜８０と、第２主面２０ｂにおける第２電極４０が設けられていない領域と、接合金属６１と、の間、及び保護膜８０における第２主面２０ｂの側の面（保護主面８０ａ）と、接合金属６１と、の間に設けられた誘電体膜５０と、を備える。
半導体発光素子１１０は、例えば、ＬＥＤ（Light Emitting Diode）である。
積層体２０は、第１導電型の第１半導体層２１と、第２導電型の第２半導体層２２と、第１半導体層２１と第２半導体層２２との間に設けられた発光部２３と、を含む。なお、本実施の形態においては、第１導電型をｎ形、第２導電型をｐ形として説明する。
誘電体膜５０には、例えば酸化シリコン、窒化シリコン及び酸化チタンが用いられる。誘電体膜５０は、これらの材料のうち選択された一つによる単層膜であったり、屈折率の異なる複数の膜を積層した多層膜であったりする。
誘電体膜５０は、後述する半導体発光素子１１０の製造工程において、積層体２０をエッチングする際のストッパ膜として利用される。
誘電体膜５０がストッパ膜として利用されると、積層体２０をエッチングする際、誘電体膜５０の下にある接合金属６１は、誘電体膜５０によって被覆される状態になる。すなわち、誘電体膜５０は、製造工程中、接合金属６１を被覆して、接合金属６１の一部が剥がれることを防止する。また、積層体２０をエッチングする際のオーバーエッチングが発生しても、誘電体膜５０は、接合金属６１がエッチングされることを防止する。これにより、オーバーエッチングによって接合金属６１がダストとして飛散することがなくなる。よって、半導体発光素子１１０では、接合金属６１に起因するリーク電流の発生が抑制される。
また、誘電体膜５０は、積層体２０の発光部２３から出射される光を反射する反射膜として利用される。すなわち、発光部２３から出射される光（発光光）の波長において、誘電体膜５０の反射率は、接合金属６１の反射率よりも高い。
なお、半導体発光素子１１０における第２電極４０は、図２に表したような態様であってもよい。
図２は、他の第２電極を有する半導体発光素子を例示する模式的断面図である。
図２に表した半導体発光素子１１０では、第２電極４０が全面に形成されている。すなわち、図１に表した半導体発光素子１１０の第２電極４０では、パターニングされているのに対し、図２に表した半導体発光素子１１０の第２電極４０では、パターニングされていない。このため、図２に表した第２電極４０は、積層体２０の第２主面２０ｂの側において、第２主面２０ｂの一部から誘電体膜５０にかかるまで形成されている。
このような第２電極４０を用いることで、第２電極４０のパターニング工程が不要になる。よって、製造工程が簡素化される。また、第２電極４０の平坦性が向上し、接合金属６１の密着性を向上できるようになる。
次に、半導体発光素子１１０の具体例について説明する。
積層体２０の第１半導体層２１及び第２半導体層２２は、例えば窒化物半導体を含む。
発光部２３は、例えば多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を有する。すなわち、発光部２３は、複数の障壁層及び複数の井戸層が、交互に繰り返し積層された構造を含んでいる。なお、発光部２３は、単一量子井戸（ＳＱＷ：Single Quantum Well）構造であってもよい。
また、積層体２０は、第１半導体層２１と発光部２３との間に、例えば超格子構造を含んでいてもよい。このような構造により、発光部２３は、例えば、青色光、紫色光等を放射する。
積層体２０を支持する支持基板６０には、例えばシリコン基板が用いられる。支持基板６０と積層体２０の第２電極４０側とを接合する接合金属６１は、第２電極４０側に設けられた第１金属６１１と、支持基板６０側に設けられた第２金属６１２と、を有する。
第１金属６１１には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。第１金属６１１において、多層金属膜は、第２電極４０側から、Ｔｉ／Ｐｔ／Ａｕの順に積層される。Ｔｉは、例えば第２電極４０との間の密着性を向上させる。Ｐｔは、例えばバリア層として機能する。Ａｕは、第２金属６１２との接着用として機能する。
第２金属６１２には、例えばＴｉ／Ｐｔ／Ａｕ／ＡｕＳｕの多層金属膜が用いられる。第２金属６１２において、多層金属膜は、支持基板６０側から、Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｕの順に積層される。Ｔｉは、例えば支持基板６０との間の密着性を向上させる。Ｐｔは、例えばバリア層として機能する。Ａｕは、例えば厚さ調整用として用いられる。ＡｕＳｕは、例えば第１金属６１１との接合性を向上させる。
第２電極４０は、ｐ側電極である。また、第２電極４０は、反射電極として機能する。第２電極４０には、例えばＮｉ／Ａｇの多層金属膜が用いられる。第２電極４０において、多層金属膜は、積層体２０の第２主面２０ｂ上に、Ｎｉ／Ａｇの順に積層される。Ｎｉは、例えば積層体２０の第２半導体層２２との間の密着性を向上させる。Ａｇは、例えば発光部２３から出射された光を反射する膜として機能する。
第１電極３０は、ｎ側電極である。第１電極３０には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。第１電極３０において、多層金属膜は、積層体２０の第１主面２０ａ上に、Ｔｉ／Ｐｔ／Ａｕの順に積層される。Ｔｉは、例えば積層体２０の第１半導体層２１との間の密着性を向上させる。Ｐｔは、例えばバリア層として機能する。Ａｕは、例えばボンディングワイヤといった外部配線との密着性を向上させる。
積層体２０の第１主面２０ａの一部から側壁２０ｃにかけて、保護膜８０が設けられている。保護膜８０は、例えばリーク低減及び半導体発光素子１１０を保護する役目を果たす。
誘電体膜５０は、単層膜または多層膜である。図３は、積層体２０の第２半導体層２２、第２電極４０及びこれらの間に配置された誘電体膜５０の一部を例示する拡大模式図である。ここで、誘電体膜５０が単層膜の場合、膜厚ｄは、例えば以下の式１を満たすように設定される。
ｎｄ＝ｍλ／４（ｍ＝１、３、５…） …（式１）
なお、上記の式１で、ｎは誘電体膜５０の屈折率、λは発光光の波長である。この式１を満たす膜厚ｄを有する誘電体膜５０では、発光光が効率良く反射される。これにより、半導体発光素子１１０では、光取り出し効率が向上する。
例えば、酸化シリコンの単層膜が用いられた場合、誘電体膜５０の膜厚ｄは、一例として次のようになる。ここで、条件として、酸化シリコンの屈折率ｎを１．４とする。また、第２半導体層２２としてＧａＮが用いられ、ＧａＮの屈折率を２．４とする。また、第２電極４０には、Ａｇ系金属が用いられているとする。さらに、発光光の波長を、４５０ｎｍとする。この条件において、式１より、誘電体膜５０の膜厚ｄは、ｍ＝１で、約８０ｎｍになる。
（比較例）
図４は、比較例に係る半導体発光素子１９０を例示する模式的断面図である。
比較例に係る半導体発光素子１９０は、積層体２０と、積層体２０の第１主面２０ａの側に選択的に設けられた第１電極３０と、積層体２０の第１主面２０ａとは反対側の第２主面２０ｂの側に選択的に設けられた第２電極４０と、第２電極４０の側に設けられ、接合金属６１を介して積層体２０を支持する支持基板６０と、を備える。
積層体２０は、第１導電型の第１半導体層２１と、第２導電型の第２半導体層２２と、第１半導体層２１と第２半導体層２２との間に設けられた発光部２３と、を含む。また、積層体２０の第１主面２０ａの一部から側壁２０ｃにかけて、保護膜８０が設けられている。
比較例に係る半導体発光素子１９０では、誘電体膜５０が設けられてない。すなわち、積層体２０の第２主面２０ｂには、選択的に第２電極４０が設けられている。この第２主面２０ｂにおいて、第２電極４０が設けられていない領域には、接合金属６１の第１金属６１１が設けられている。このため、保護膜８０を形成する前の段階では、積層体２０を選択的に除去した部分において、第１金属６１１が露出することになる。
このように、第１金属６１１が露出すると、製造工程中に第１金属６１１の一部が剥がれ、金属ダストになる可能性がある。また、積層体２０を選択的にエッチングする際、オーバーエッチングが発生すると、第１金属６１１の表面の一部がエッチングされる。これにより、エッチングされた第１金属６１１が金属ダストになる可能性がある。金属ダストは、半導体発光素子１９０のリーク電流を発生させる原因になる。
これに対し、第１の実施の形態に係る半導体発光素子１１０では、第２主面２０ｂにおける第２電極４０が設けられていない領域と、第１金属６１１と、の間、及び保護主面８０ａと、第１金属６１１と、の間に誘電体膜５０が設けられている。この誘電体膜５０によって第１金属６１１が被覆され、保護膜８０を形成する前の段階であっても、第１金属６１１は露出しないことになる。また、積層体２０を選択的にエッチングする際、オーバーエッチングが発生しても、誘電体膜５０がストッパ膜の役目を果たす。これにより、第１金属６１１に達するオーバーエッチングが防止され、第１金属６１１に起因する金属ダストの発生が抑制される。
また、比較例に係る半導体発光素子１９０では、積層体２０の第２主面２０ｂにおける第２電極４０が設けられていない領域に、接合金属６１の第１金属６１１が設けられている。上記のように、第１金属６１１には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。この多層金属膜は、第２電極４０に比べて発光光の反射率が低い。したがって、第２主面２０ｂにおいて、第１金属６１１が設けられた領域では、発光光を十分に反射することができない。
これに対し、第１の実施の形態に係る半導体発光素子１１０では、第２主面２０ｂにおいて、第２電極４０が設けられていない領域に、誘電体膜５０が設けられている。誘電体膜５０における発光光の反射率は、接合金属６１における発光光の反射率よりも高い。したがって、第２主面２０ｂでは、第２電極４０及び誘電体膜５０によって、発光光を十分に反射できることになる。
（第２の実施の形態）
次に、第２の実施の形態に係る半導体発光素子１１０の製造方法の一例を説明する。
図５〜図７は、第２の実施の形態に係る半導体発光素子の製造方法の一例を説明する模式的断面図である。
まず、図５（ａ）に表したように、例えばサファイアからなる成長用基板（第１基板）７０の主面７０ａ上に、バッファ層７１を形成した後、第１半導体層２１、発光部２３及び第２半導体層２２を含む積層体２０を順に結晶成長させる。積層体２０の結晶成長には、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）が用いられる。この他、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）により結晶成長を行っても良い。なお、成長用基板７０には、サファイア以外に、ＧａＮ、ＳｉＣ、Ｓｉ及びＧａＡsなどの各種の材料を用いることができる。
第１半導体層２１及び第２半導体層２２は、例えば窒化物半導体を含む。第１半導体層２１には、例えばｎ形ＧａＮコンタクト層が含まれる。また、第２半導体層２２には、例えばｐ形ＡｌＧａＮ層、ｐ形ＭｇドープＧａＮ層及びｐ形ＧａＮコンタクト層が含まれる。
発光部２３は、例えば多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を有する。すなわち、発光部２３は、複数の障壁層及び複数の井戸層を、交互に繰り返し積層して形成される。
次に、図５（ｂ）に表したように、積層体２０の所定位置にドライエッチングを施し、メサ構造を形成する。このメサ構造により、積層体２０の応力が低減する。その後、積層体２０の上に誘電体膜５０を形成する。誘電体膜５０は、後述の積層体２０をエッチングする際のストッパ膜として利用される。したがって、誘電体膜５０には、積層体２０との間で十分なエッチング選択比を得られる材料が用いられる。
また、誘電体膜５０は、発光光の反射膜としても利用される。したがって、誘電体膜５０は、後述の接合金属６１よりも発光光の反射率の高い材料が用いられる。誘電体膜５０には、例えば酸化シリコン、窒化シリコン及び酸化チタンが用いられる。誘電体膜５０は、これらの材料から選択された屈折率の異なる複数の膜を積層した多層膜が用いられる。なお、誘電体膜５０は、上記の材料のうち選択された一つによる単層膜であってもよい。誘電体膜５０は、例えばスパッタ法や蒸着法により形成される。
なお、誘電体膜５０として単層膜が適用される場合、膜厚ｄは、上記（式１）を満たすように設定される。
次に、図５（ｃ）に表したように、例えばフォトリソグラフィによって、誘電体膜５０を選択的にエッチングし、積層体２０の第２主面２０ｂの一部を露出させる。積層体２０の第２主面２０ｂが露出した部分は、第２電極４０をコンタクトさせる部分である。
次に、図６（ａ）に表したように、積層体２０の第２主面２０ｂの露出部分及び誘電体膜５０の上に、第２電極４０を形成する。第２電極４０には、例えばＮｉ／Ａｇの多層金属膜が用いられる。Ｎｉの膜厚は、例えば１ｎｍである。Ａｇの膜厚は、例えば２００ｎｍである。なお、これらの膜厚は一例であり、反射率及び密着性を確保できる厚さであれば、適宜設定可能である。第２電極４０は、例えば蒸着法やスパッタ法により形成される。ここで、第２電極４０について、全面に形成した後、必要に応じてパターニングを施してもよい。本例の製造方法では、第２電極４０をパターニングしない例を説明する。
第２電極４０を形成した後は、第２電極４０の上に、接合金属６１のうち第１金属６１１を形成する。第１金属６１１は、例えば蒸着法やスパッタ法により形成される。第１金属６１１には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。Ｔｉの膜厚は、例えば１００ｎｍである。Ｐｔの膜厚は、例えば１００ｎｍである。Ａｕの膜厚は、例えば４００ｎｍである。なお、接合金属６１においては、Ａｕの上に、さらにＡｕＳｎを形成して、Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｎの多層金属膜にしてもよい。
次に、図６（ｂ）に表したように、第２金属６１２を形成した支持基板（第２基板）６０を用意する。支持基板６０には、例えば面方位（１００）のシリコン基板が用いられる。なお、面方位は（１１１）等、他の方位であってもよい。支持基板６０の厚さは、例えば２００μｍ以上、１ミリメートル（ｍｍ）以下である。
第２金属６１２には、例えばＴｉ／Ｐｔ／Ａｕ／ＡｕＳｕの多層金属膜が用いられる。Ｔｉの膜厚は、例えば１００ｎｍである。Ｐｔの膜厚は、例えば１５０ｎｍである。Ａｕの膜厚は、例えば４００ｎｍである。ＡｕＳｕの膜厚は、例えば１．９μｍである。第２金属６１２は、例えば蒸着法やスパッタ法により、支持基板６０上に形成される。
次に、支持基板６０の上に形成した第２金属６１２と、先に製造した成長用基板７０の側の第１金属６１１と、を向かい合わせにして、貼り合わせる。
第１金属６１１と第２金属６１２とは、例えば荷重及び加熱によって接合される。すなわち、第１金属６１１と第２金属６１２とを対向させた状態で、例えば５ｋｇｆ／ｃｍ２以上、５００ｋｇｆ／ｃｍ２以下の荷重をかけ、例えば、２００℃以上、４００℃以下に加熱する。これにより、第１金属６１１と第２金属６１２とが相互拡散され、これらを接合する。
次に、成長用基板７０の側から積層体２０に対してレーザ光７５を照射し、レーザリフトオフを行う。レーザ光７５としては、例えば、エキシマレーザ（ＫｒＦ：２４８ｎｍ）や、ＹＡＧレーザが用いられる。レーザ光７５の１スポットの照射径は、例えば図５（ｂ）に表したメサ構造の大きさに合わせるとよい。
レーザ光７５は、成長用基板７０を透過し、積層体２０にまで到達する。この際、成長用基板７０と積層体２０との間にあるバッファ層７１がレーザ光のエネルギーを吸収し、熱分解する。その結果、図６（ｃ）に表したように、成長用基板７０は、積層体２０から剥離される。
次に、図７（ａ）に表したように、積層体２０をチップの境界線の位置でエッチングする処理を行う。ここで、エッチングとしては、例えば塩素系ガスを用いたＲＩＥ（Reactive Ion Etching）が用いられる。なお、図７（ａ）には、２つのチップに分割する際のエッチング状態が例示されている。積層体２０のエッチングは、第１主面２０ａから徐々に進行していく。そして、誘電体膜５０まで到達すると、誘電体膜５０がエッチングのストッパ膜としての役目を果たす。誘電体膜５０は、積層体２０との間で十分なエッチング選択比を有している。例えば、積層体２０としてＧａＮが用いられ、誘電体膜５０として酸化シリコンが用いられている場合、酸化シリコンに対するＧａＮのエッチング選択比は、１０である。これにより、誘電体膜５０は、積層体２０をエッチングする際のストッパ膜として機能する。
次に、図７（ｂ）に表したように、保護膜８０を形成する。保護膜８０は、リークの低減及び素子の保護の役目を果たす。保護膜８０は、例えばスパッタ法により形成される。保護膜８０の膜厚は、例えば１００ｎｍ以上、４００ｎｍ以下である。
次に、図７（ｃ）に表したように、保護膜８０を選択的に除去する。すなわち、積層体２０の第１主面２０ａにおける保護膜８０を選択的にエッチングし、除去する。そして、保護膜８０が除去され、露出した積層体２０の第１主面２０ａに、第１電極３０を形成する。第１電極３０には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。Ｔｉの膜厚は、例えば２０ｎｍである。Ｐｔの膜厚は、例えば５０ｎｍである。Ａｕの膜厚は、例えば７００ｎｍである。第１電極３０は、例えば蒸着法により形成される。
また、支持基板６０に、電極膜４１を形成する。電極膜４１には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。Ｔｉの膜厚は、例えば２０ｎｍである。Ｐｔの膜厚は、例えば５０ｎｍである。Ａｕの膜厚は、例えば７００ｎｍである。電極膜４１は、例えば蒸着法により形成される。
その後、積層体２０及び支持基板６０を、チップの境界線の位置で切断（ダイシング）する。これにより、図１に示す半導体発光素子１１０が形成される。このような製造方法によれば、誘電体膜５０によって接合金属６１の剥がれやエッチングを防止できる。したがって、接合金属６１が金属ダストとして飛散することを抑制できる。
（比較例に係る製造方法）
図８〜図１０は、比較例に係る半導体発光素子の製造方法の一例を説明する模式図である。
まず、図８（ａ）に表したように、例えばサファイアからなる成長用基板７０の主面７０ａ上に、バッファ層７１を形成した後、第１半導体層２１、発光部２３及び第２半導体層２２を含む積層体２０を結晶成長させる。
次に、図８（ｂ）に表したように、積層体２０の第２主面２０ｂに第２電極４０を選択的に形成する。続いて、図８（ｃ）に表したように、積層体２０の所定位置にドライエッチングを施し、メサ構造を形成する。
次に、図９（ａ）に表したように、積層体２０の第２主面２０ｂ及び第２電極４０を覆うように、第１金属６１１を形成する。続いて、図９（ｂ）に表したように、第２金属６１２を形成した支持基板６０を用意する。そして、支持基板６０の上に形成した第２金属６１２と、先に製造した成長用基板７０の側の第１金属６１１と、を向かい合わせにして、貼り合わせる。
次に、図９（ｃ）に表したように、成長用基板７０の側から積層体２０に対してレーザ光７５を照射し、レーザリフトオフを行う。これにより、成長用基板７０を、積層体２０の第１主面２０ａから剥離する。
次に、図１０（ａ）に表したように、積層体２０をチップの境界線の位置でエッチングする処理を行う。ここで、エッチングとしては、例えばドライエッチングが用いられる。なお、図１０（ａ）には、２つのチップに分割する際のエッチング状態が例示されている。積層体２０は、第１主面２０ａからエッチングされる。
次に、図１０（ｂ）に表したように、保護膜８０を形成する。続いて、図１０（ｃ）に表したように、保護膜８０を選択的に除去し、露出した積層体２０の第１主面２０ａに、第１電極３０を形成する。
その後、積層体２０及び支持基板６０を、チップの境界線の位置で切断（ダイシング）する。これにより、図４に示す比較例に係る半導体発光素子１９０が形成される。
比較例に係る半導体発光素子１９０の製造方法では、図１０（ａ）に表した積層体２０の選択的なエッチングにおいて、エッチング部分に第１金属６１１が露出する。このため、保護膜８０によって被覆されるまでの間に、第１金属６１１の一部が剥がれる可能性がある。また、積層体２０をエッチングする際、オーバーエッチングが発生すると、第１金属６１１もエッチングされてしまう。これにより、エッチングされた第１金属６１１が金属ダストとして飛散する可能性がある。剥がれた第１金属６１１や飛散した第１金属６１１は、金属ダストとして、半導体発光素子１９０についてリーク電流を発生させる原因になる。
これに対し、本実施の形態に係る半導体発光素子１１０の製造方法では、第１金属６１１と積層体２０との間に誘電体膜５０を設けている。この誘電体膜５０によって第１金属６１１が被覆され、保護膜８０を形成する前の段階であっても、第１金属６１１は露出しない。また、積層体２０を選択的にエッチングする際、オーバーエッチングが発生しても、誘電体膜５０がストッパ膜として機能し、第１金属６１１がエッチングされることを防止する。これにより、第１金属６１１の飛散を抑制できることになる。
（第３の実施の形態）
図１１は、第３の実施の形態に係る半導体発光素子１２０を例示する模式的断面図である。
図１２は、第２電極及び誘電体膜の構成を例示する模式的断面図である。
図１１に表したように、第３の実施の形態に係る半導体発光素子１２０は、積層体２０、第１電極３０、第２電極４０、支持基板６０、保護膜８０及び誘電体膜５０を備えている。
第２電極４０及び誘電体膜５０は、積層体２０の第２主面２０ｂにそれぞれ複数設けられている。また、複数の第２電極４０と、複数の誘電体膜５０と、は交互に配置されている。さらに、複数の誘電体膜５０のそれぞれには、第２主面２０ｂとは反対側に、複数の反射膜４０ａがそれぞれ設けられている。
半導体発光素子１２０は、例えば、ＬＥＤ（Light Emitting Diode）である。
誘電体膜５０には、例えば酸化シリコン、窒化シリコン及び酸化チタンが用いられる。誘電体膜５０は、これらの材料のうち選択された一つによる単層膜であったり、屈折率の異なる材料を組み合わせた多層膜であったりする。
誘電体膜５０は、第２主面２０ｂにおける第２電極４０が設けられていない領域と、第１金属６１１と、の間、及び保護主面８０ａと、第１金属６１１と、の間に誘電体膜５０が設けられている。これにより、後述する半導体発光素子１２０の製造工程において、積層体２０をエッチングする際のストッパ膜として利用される。また、誘電体膜５０は、必要に応じて、発光部２３から出射される光を反射する反射膜として利用される。
図１２に表したように、第３の実施の形態に係る半導体発光素子１２０は、積層体２０の第２主面２０ｂを基準にした、複数の第２電極４０と、複数の反射膜４０ａと、の凹凸構造ＢＰを有する。すなわち、複数の第２電極４０は、第２主面２０ｂに接して設けられ、複数の反射膜４０ａは、第２主面２０ｂに誘電体膜５０を介して設けられている。したがって、複数の第２電極４０と、複数の反射膜４０ａと、の間には、第２主面２０ｂに対して誘電体膜５０の膜厚に応じた段差が生じる。
凹凸構造ＢＰは、第２主面２０ｂに対して誘電体膜５０の膜厚に応じた段差の繰り返しを有する。複数の第２電極４０及び複数の反射膜４０ａは、第２主面２０ｂに沿って、それぞれ例えばストライプ状に設けられている。なお、複数の第２電極４０及び複数の反射膜４０ａは、第２主面２０ｂに沿って、それぞれ島状に設けられていてもよい。
ここで、第２電極４０には、例えばＮｉ／Ａｇの多層金属膜が用いられる。第２電極４０において、多層金属膜は、積層体２０の第２主面２０ｂ上に、Ｎｉ／Ａｇの順に積層される。第２電極４０の膜厚は、例えば２００ｎｍである。
また、誘電体膜５０の膜厚は、例えば２μｍ未満である。また、反射膜４０ａには、例えばＮｉ／Ａｇの多層金属膜が用いられる。反射膜４０ａにおいて、多層金属膜は、誘電体膜５０の第２主面２０ｂとは反対側に、Ｎｉ／Ａｇの順に積層される。反射膜４０ａの膜厚は、例えば２００ｎｍである。
反射膜４０ａは、発光光に対して十分な反射率を有している。また、第２電極４０も、発光光に対して十分な反射率を有している。したがって、凹凸構造ＢＰは、発光光を十分に反射できる光反射構造になる。反射膜４０ａの材質は、第２電極４０の材質と同じであっても、異なっていてもよい。なお、反射膜４０ａの材質と、第２電極４０の材質と、を同じにすると、両者を同一工程で製造しやすくなる。
第３の実施の形態に係る半導体発光素子１２０では、積層体２０の第２主面２０ｂ側に設けられた凹凸構造ＢＰによって、発光部２３から出射した発光光のうち、凹凸構造ＢＰ側に出射した発光光を乱反射させる。これにより、発光部２３へ戻る光の角度を分散し、発光効率を高める。
なお、発光光の反射の観点から、誘電体膜５０は、第２主面２０ｂに対する傾斜面５０ａを有していてもよい。誘電体膜５０の傾斜面５０ａは、第２電極４０の側面と接する。したがって、第２電極４０の側面は、傾斜面５０ａの第２主面２０ｂに対する角度θの補角（１８０°−θ）になる。角度θの設定により、凹凸構造ＢＰでの光の反射特性が変わることになる。
（第４の実施の形態）
次に、第４の実施の形態に係る半導体発光素子１２０の製造方法の一例を説明する。
図１３〜図１５は、第４の実施の形態に係る半導体発光素子１２０の製造方法の一例を説明する模式的断面図である。
まず、図１３（ａ）に表したように、例えばサファイアからなる成長用基板７０の主面７０ａ上に、バッファ層７１を形成した後、第１半導体層２１、発光部２３及び第２半導体層２２を含む積層体２０を結晶成長させる。結晶成長には、例えばＭＯＣＶＤが用いられる。この他、ＭＢＥにより結晶成長を行っても良い。なお、成長用基板７０としては、サファイア以外に、ＧａＮ、ＳｉＣ、Ｓｉ及びＧａＡsなどの各種の材料を用いることができる。
第１半導体層２１及び第２半導体層２２は、例えば窒化物半導体を含む。第１半導体層２１には、例えばｎ形ＧａＮコンタクト層が含まれる。また、第２半導体層２２には、例えばｐ形ＡｌＧａＮ層、ｐ形ＭｇドープＧａＮ層及びｐ形ＧａＮコンタクト層が含まれる。発光部２３は、例えばＭＱＷ構造を有する。すなわち、発光部２３は、複数の障壁層及び複数の井戸層を、交互に繰り返し積層して形成される。
次に、図１３（ｂ）に表したように、積層体２０の所定位置にドライエッチングを施し、メサ構造を形成する。このメサ構造により、積層体２０の応力が低減する。その後、積層体２０の上に誘電体膜５０を形成する。誘電体膜５０は、後述の積層体２０をエッチングする際のストッパ膜として利用される。したがって、誘電体膜５０としては、積層体２０との間で十分なエッチング選択比を得られる材料が用いられる。
誘電体膜５０には、例えば酸化シリコン、窒化シリコン及び酸化チタンが用いられる。誘電体膜５０は、これらの材料のうち選択された異種の材料を組み合わせた多層膜が用いられる。なお、誘電体膜５０は、上記の材料のうち選択された一つによる単層膜であってもよい。誘電体膜５０は、例えばスパッタ法や蒸着法により形成される。
次に、図１３（ｃ）に表したように、例えばフォトリソグラフィによって、誘電体膜５０を選択的にエッチングし、積層体２０の第２主面２０ｂにおける一部を露出させる。積層体２０の第２主面２０ｂが露出した部分は、第２電極４０をコンタクトさせる部分である。ここでは、凹凸構造ＢＰの複数の第２電極４０の位置に合わせて誘電体膜５０をエッチングする。
次に、図１４（ａ）に表したように、積層体２０の第２主面２０ｂの露出部分及び誘電体膜５０の上に、反射金属膜４０ｍを形成する。反射金属膜４０ｍには、例えばＮｉ／Ａｇの多層金属膜が用いられる。Ｎｉの膜厚は、例えば１ｎｍである。Ａｇの膜厚は、例えば２００ｎｍである。なお、これらの膜厚は一例であり、反射率及び密着性を確保できる厚さであれば、適宜設定可能である。反射金属膜４０ｍは、例えば蒸着法やスパッタ法により形成される。
ここで、積層体２０の第２主面２０ｂが露出部分に形成された反射金属膜４０ｍは、第２電極４０になる。また、誘電体膜５０の上に形成された反射金属膜４０ｍは、反射膜４０ａになる。つまり、第２電極４０及び反射膜４０ａは、反射金属膜４０ｍの形成によって同一工程で形成される。
第２電極４０及び反射膜４０ａを形成した後は、これらの上に、接合金属６１のうち第１金属６１１を形成する。第１金属６１１は、例えば蒸着法やスパッタ法により形成される。第１金属６１１には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。Ｔｉの膜厚は、例えば１００ｎｍである。Ｐｔの膜厚は、例えば１００ｎｍである。Ａｕの膜厚は、例えば４００ｎｍである。なお、接合金属６１においては、Ａｕの上に、さらにＡｕＳｎを形成して、Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｎの多層金属膜にしてもよい。
第１金属６１１には、凹凸構造ＢＰの凹凸形状が反映される。
次に、図１４（ｂ）に表したように、第２金属６１２を形成した支持基板６０を用意する。支持基板６０には、例えば面方位（１００）のシリコン基板が用いられる。なお、面方位は（１１１）等、他の方位であってもよい。支持基板６０の厚さは、例えば２００μｍ以上、１ミリメートル（ｍｍ）以下である。
第２金属６１２には、例えばＴｉ／Ｐｔ／Ａｕ／ＡｕＳｕの多層金属膜が用いられる。Ｔｉの膜厚は、例えば１００ｎｍである。Ｐｔの膜厚は、例えば１５０ｎｍである。Ａｕの膜厚は、例えば４００ｎｍである。ＡｕＳｕの膜厚は、例えば１．９μｍである。第２金属６１２は、例えば蒸着法やスパッタ法により、支持基板６０上に形成される。
次に、支持基板６０の上に形成した第２金属６１２と、先に製造した成長用基板７０の側の第１金属６１１と、を向かい合わせにして、貼り合わせる。
第１金属６１１と第２金属６１２とは、例えば荷重及び加熱によって接合される。すなわち、第１金属６１１と第２金属６１２とを対向させた状態で、例えば５ｋｇｆ／ｃｍ２以上、５００ｋｇｆ／ｃｍ２以下の荷重をかけ、例えば、２００℃以上、４００℃以下に加熱する。これにより、第１金属６１１と第２金属６１２とが相互拡散され、これらを接合する。
第１金属６１１には凹凸構造ＢＰの凹凸形状が反映されているため、平坦形状の場合に比べて第１金属６１１と第２金属６１２との接合強度が高まる。
次に、成長用基板７０の側から積層体２０に対してレーザ光７５を照射し、レーザリフトオフを行う。レーザ光７５としては、例えば、エキシマレーザ（ＫｒＦ：２４８ｎｍ）や、ＹＡＧレーザが用いられる。レーザ光７５の１スポットの照射径は、例えば図１３（ｂ）に表したメサ構造の大きさに合わせるとよい。
レーザ光７５は、成長用基板７０を透過し、積層体２０にまで到達する。この際、成長用基板７０と積層体２０との間にあるバッファ層７１がレーザ光のエネルギーを吸収し、熱分解する。その結果、図１４（ｃ）に表したように、成長用基板７０は、積層体２０から剥離される。
次に、図１５（ａ）に表したように、積層体２０をチップの境界線の位置でエッチングする処理を行う。ここで、エッチングとしては、例えば塩素系ガスを用いたＲＩＥが用いられる。なお、図１５（ａ）には、２つのチップに分割する際のエッチング状態が例示されている。積層体２０のエッチングは、第１主面２０ａから徐々に進行していく。そして、誘電体膜５０まで到達すると、誘電体膜５０がエッチングのストッパとしての役目を果たす。誘電体膜５０は、積層体２０との間で十分なエッチング選択比を有している。例えば、積層体２０としてＧａＮが用いられ、誘電体膜５０として酸化シリコンが用いられている場合、酸化シリコンに対するＧａＮのエッチング選択比は、１０である。これにより、誘電体膜５０は、積層体２０をエッチングする際のストッパ膜として機能する。
次に、図１５（ｂ）に表したように、保護膜８０を形成する。保護膜８０は、リークの低減及び素子の保護の役目を果たす。保護膜８０は、例えばスパッタ法により形成される。保護膜８０の膜厚は、例えば１００ｎｍ以上、４００ｎｍ以下である。
次に、図１５（ｃ）に表したように、保護膜８０を選択的に除去する。すなわち、積層体２０の第１主面２０ａにおける保護膜８０を選択的にエッチングし、除去する。そして、保護膜８０が除去され、露出した積層体２０の第１主面２０ａに、第１電極３０を形成する。第１電極３０には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。Ｔｉの膜厚は、例えば２０ｎｍである。Ｐｔの膜厚は、例えば５０ｎｍである。Ａｕの膜厚は、例えば７００ｎｍである。第１電極３０は、例えば蒸着法により形成される。
また、支持基板６０に、電極膜４１を形成する。電極膜４１には、例えばＴｉ／Ｐｔ／Ａｕの多層金属膜が用いられる。Ｔｉの膜厚は、例えば２０ｎｍである。Ｐｔの膜厚は、例えば５０ｎｍである。Ａｕの膜厚は、例えば７００ｎｍである。電極膜４１は、例えば蒸着法により形成される。
その後、積層体２０及び支持基板６０を、チップの境界線の位置で切断（ダイシング）する。これにより、図１１に示す半導体発光素子１２０が形成される。このような製造方法によれば、誘電体膜５０によって接合金属６１の剥がれやエッチングを防止できる。したがって、接合金属６１がダストとして飛散することを抑制できる。
以上、本発明の実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態および各変形例においては、第１の導電型をｎ形、第２の導電型をｐ形として説明したが、本発明は第１の導電型をｐ形、第２の導電型をｎ形としても実施可能である。
また、例えば、半導体発光素子１１０から放出される光信号を処理できる電子回路を同じ支持基板６０の上に集積された光電子集積回路（Opto Electronic Integrated Circuit）も本実施の形態に含まれる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
２０…積層体、２０ａ…第１主面、２０ｂ…第２主面、２０ｃ…側面、２１…第１半導体層、２２…第２半導体層、２３…発光部、３０…第１電極、４０…第２電極、４０ａ…反射膜、４０ｍ…反射金属膜、４１…電極膜、５０…誘電体膜、５０ａ…傾斜面、６０…支持基板、６１…接合金属、７０…成長用基板、７０ａ…主面、７１…バッファ層、７５…レーザ光、８０…保護膜、８０ａ…保護主面、θ…角度、１１０，１２０，１９０…半導体発光素子、６１１…第１金属、６１２…第２金属、ｄ…膜厚

Claims (8)

  1. 第１導電型の第１半導体層、第２導電型の第２半導体層及び前記第１半導体層と前記第２半導体層との間に設けられた発光部を含み、素子端部側の面であってエッチングによって形成される側面を有する積層体と、
    前記積層体の第１主面に選択的に設けられた第１電極と、
    前記積層体の前記第１主面とは反対側の第２主面の一部に接する第２電極と、
    前記積層体の前記第２主面の側に、接合金属を介して接合された支持基板と、
    前記積層体において、前記第２主面を除く少なくとも前記側面に設けられた保護膜と、
    前記第２主面における前記一部以外の領域と、前記接合金属と、の間、及び前記保護膜における前記第２主面の側の面と、前記接合金属と、の間に設けられた誘電体膜と、
    を備え、
    前記誘電体膜は、前記一部以外の領域から前記側面の外側の前記素子端部まで設けられ、
    前記第２電極は、前記接合金属の前記積層体側の全面と接し、前記一部から前記誘電体膜にかかるまで形成されたことを特徴とする半導体発光素子。
  2. 前記発光部から出射される光の波長において、前記誘電体膜の反射率は、前記接合金属の反射率よりも高く、
    前記誘電体膜は、屈折率の異なる複数の膜を積層した多層膜を含むことを特徴とする請求項１記載の半導体発光素子。
  3. 前記第２主面において、前記誘電体膜が複数設けられ、前記第２電極が複数設けられ、前記複数の誘電体膜と、前記複数の第２電極と、が交互に配置され、
    前記複数の誘電体膜のそれぞれにおいて、前記第２主面とは反対側に、複数の反射膜がそれぞれ設けられたことを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記誘電体膜は、前記第２主面に対して傾斜した傾斜面を有することを特徴とする請求項３記載の半導体発光素子。
  5. 前記第２電極は、前記第２主面から前記接合金属に向かう方向にＮｉ、Ａｇの順に積層された多層金属膜を含み、
    前記接合金属は、前記第２電極側から前記支持基板に向かう方向にＴｉ、Ｐｔ、Ａｕの順に積層された多層金属膜を含む請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 第１基板に、第１導電型の第１半導体層、発光部及び第２導電型の第２半導体層を含む積層体を形成する工程と、
    前記積層体における前記第１基板とは反対側の第２主面に、誘電体膜を形成する工程と、
    前記誘電体膜を選択的に除去して前記第２主面のうち前記誘電体膜の除去された面及び除去されずに残った前記誘電体膜を覆うように第２電極を形成する工程と、
    前記第２電極の側に金属層を形成し、前記金属層を介して第２基板を接合する工程と、
    前記第１基板における前記第２基板とは反対側の面からレーザ光を照射し、前記第１基板を前記積層体から剥離する工程と、
    前記積層体を、前記第１主面の側から前記誘電体膜をエッチングストップ層として選択的に除去する工程と、
    前記積層体の前記第２主面とは反対側の第１主面に、第１電極を形成する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
  7. 前記第２電極を形成する工程は、前記第２主面から上にＮｉ、Ａｇの順に積層した多層金属膜を形成することを含み、
    前記第２基板を接合する工程は、前記第２電極から上にＴｉ、Ｐｔ、Ａｕの順に積層した多層金属膜を形成することを含む請求項６記載の半導体発光素子の製造方法。
  8. 前記第２電極を形成する工程は、前記誘電体膜の選択的な除去において、前記第２主面の複数の露出箇所と、前記誘電体膜の複数の箇所とが交互に配置されるよう除去することを含む請求項６または７に記載の半導体装置の製造方法。
JP2010055029A 2010-03-11 2010-03-11 半導体発光素子及びその製造方法 Active JP4997304B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010055029A JP4997304B2 (ja) 2010-03-11 2010-03-11 半導体発光素子及びその製造方法
US12/878,978 US8395179B2 (en) 2010-03-11 2010-09-09 Semiconductor light emitting element and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055029A JP4997304B2 (ja) 2010-03-11 2010-03-11 半導体発光素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012110108A Division JP2012169667A (ja) 2012-05-11 2012-05-11 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011192675A JP2011192675A (ja) 2011-09-29
JP4997304B2 true JP4997304B2 (ja) 2012-08-08

Family

ID=44559107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055029A Active JP4997304B2 (ja) 2010-03-11 2010-03-11 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US8395179B2 (ja)
JP (1) JP4997304B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470020B1 (ko) 2008-03-18 2014-12-10 엘지이노텍 주식회사 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
JP5772818B2 (ja) * 2010-03-31 2015-09-02 日亜化学工業株式会社 半導体発光素子
KR101020963B1 (ko) * 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2012174902A (ja) * 2011-02-22 2012-09-10 Stanley Electric Co Ltd 窒化物半導体発光素子の製造方法
JP5139576B1 (ja) * 2011-12-09 2013-02-06 株式会社東芝 半導体発光素子の製造方法
US9076923B2 (en) * 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
JP6005953B2 (ja) * 2012-03-02 2016-10-12 スタンレー電気株式会社 発光装置
JP6068091B2 (ja) * 2012-10-24 2017-01-25 スタンレー電気株式会社 発光素子
JP5818031B2 (ja) * 2013-03-21 2015-11-18 ウシオ電機株式会社 Ｌｅｄ素子
US20160064603A1 (en) * 2014-08-26 2016-03-03 Toshiba Corporation Light Emitting Diodes With Current Confinement
JP2017112203A (ja) * 2015-12-16 2017-06-22 シャープ株式会社 半導体発光素子
JP6668863B2 (ja) 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
KR20220031364A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법
CN117253902B (zh) * 2023-11-17 2024-03-22 盐城鸿石智能科技有限公司 一种亮度可调的MicroLED及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2290715B1 (en) * 2002-08-01 2019-01-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
JP4999696B2 (ja) * 2004-10-22 2012-08-15 ソウル オプト デバイス カンパニー リミテッド ＧａＮ系化合物半導体発光素子及びその製造方法
US7737455B2 (en) * 2006-05-19 2010-06-15 Bridgelux, Inc. Electrode structures for LEDs with increased active area
JP2009099675A (ja) 2007-10-15 2009-05-07 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
JP5334158B2 (ja) * 2008-07-15 2013-11-06 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5056799B2 (ja) * 2009-06-24 2012-10-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
JP2011192675A (ja) 2011-09-29
US20110220928A1 (en) 2011-09-15
US8395179B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
JP4997304B2 (ja) 半導体発光素子及びその製造方法
US11616172B2 (en) Semiconductor light emitting device with frosted semiconductor layer
US8039864B2 (en) Semiconductor light emitting device and fabrication method for the same
JP4597796B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2010027643A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5829453B2 (ja) 半導体発光素子
JP2010205969A (ja) 光半導体装置及びその製造方法
JP2008153362A (ja) 半導体発光素子の製造方法、半導体発光素子及び発光装置
TWI653769B (zh) 點光源發光二極體
JP5151166B2 (ja) 半導体発光素子
TWI628808B (zh) 發光元件
JP2010212401A (ja) 光半導体装置及びその製造方法
JP2012169667A (ja) 半導体発光素子及びその製造方法
JP5605033B2 (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP2006269807A (ja) 半導体発光ダイオード
JP5974808B2 (ja) 半導体発光素子
US20110006326A1 (en) Light-emitting diode structure and method for manufacturing the same
JP2013122943A (ja) 半導体素子とその製造方法
JP2017112203A (ja) 半導体発光素子
JP2007258576A (ja) 半導体素子
JP2012222033A (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP2009021323A (ja) 半導体発光素子
JP5396526B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111124

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20111124

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4997304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250