Nothing Special   »   [go: up one dir, main page]

JP4969041B2 - Method for manufacturing display device - Google Patents

Method for manufacturing display device Download PDF

Info

Publication number
JP4969041B2
JP4969041B2 JP2005015070A JP2005015070A JP4969041B2 JP 4969041 B2 JP4969041 B2 JP 4969041B2 JP 2005015070 A JP2005015070 A JP 2005015070A JP 2005015070 A JP2005015070 A JP 2005015070A JP 4969041 B2 JP4969041 B2 JP 4969041B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
film
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005015070A
Other languages
Japanese (ja)
Other versions
JP2005244197A5 (en
JP2005244197A (en
Inventor
舜平 山崎
理 中村
慎志 前川
厳 藤井
敏行 伊佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005015070A priority Critical patent/JP4969041B2/en
Publication of JP2005244197A publication Critical patent/JP2005244197A/en
Publication of JP2005244197A5 publication Critical patent/JP2005244197A5/ja
Application granted granted Critical
Publication of JP4969041B2 publication Critical patent/JP4969041B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置及びその作製方法、それを用いたテレビジョン装置に関する。   The present invention relates to a display device, a manufacturing method thereof, and a television device using the display device.

薄膜トランジスタ(以下、「TFT」という。)及びそれを用いた電子回路は、半導体、絶縁体及び導電体などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。   A thin film transistor (hereinafter referred to as “TFT”) and an electronic circuit using the thin film transistor are manufactured by laminating various thin films such as a semiconductor, an insulator, and a conductor on a substrate and appropriately forming a predetermined pattern by a photolithography technique. Has been. Photolithographic technology is a technology that uses a light to transfer a circuit pattern or other pattern formed on a transparent flat plate called a photomask onto a target substrate. It is widely used in the manufacturing process.

従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してTFTを製造することが試みられている(例えば、特許文献1参照。)。   In the manufacturing process using the conventional photolithography technology, a multi-step process such as exposure, development, baking, and peeling is required only for handling a mask pattern formed using a photosensitive organic resin material called a photoresist. Become. Therefore, the manufacturing cost inevitably increases as the number of photolithography processes increases. In order to improve such problems, attempts have been made to manufacture TFTs by reducing the photolithography process (see, for example, Patent Document 1).

しかし、上記特許文献1に記載された技術は、TFTの製造工程で複数回行われるフォトリソグラフィ工程の一部を印刷法で置き替えただけのものであり、抜本的に工程数の削減に寄与できるものではない。また、フォトリソグラフィ技術においてマスクパターンを転写するために用いる露光装置は、等倍投影露光若しくは縮小投影露光により、数ミクロンから1ミクロン以下のパターンを転写するものであり、原理的にみて、一辺が1メートルを越えるような大面積基板を一括で露光することは技術的に困難である。
特開平11−251259号公報
However, the technique described in Patent Document 1 is merely a replacement of a part of the photolithography process performed a plurality of times in the TFT manufacturing process by the printing method, and drastically contributes to the reduction in the number of processes. It is not possible. In addition, an exposure apparatus used for transferring a mask pattern in photolithography technology transfers a pattern of several microns to 1 micron or less by equal-magnification projection exposure or reduced projection exposure. It is technically difficult to expose a large area substrate exceeding 1 meter at a time.
Japanese Patent Laid-Open No. 11-251259

本発明は、TFT及びそれを用いる電子回路並びにTFTによって形成される表示装置の製造工程においてフォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる技術を提供することを目的とする。   The present invention reduces the number of photolithography processes in the manufacturing process of a TFT, an electronic circuit using the TFT, and a display device formed by the TFT, simplifies the manufacturing process, and a large-area substrate whose one side exceeds 1 meter. Another object of the present invention is to provide a technique that can be manufactured at a low cost and with a high yield.

また、本発明は、それらの表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。   Another object of the present invention is to provide a technique capable of forming a pattern such as a wiring constituting these display devices in a desired shape with good controllability.

本発明によると、液滴を吐出する吐出口の大きさに関わらず、所望な幅のパターンを制御性よく形成することができる。   According to the present invention, it is possible to form a pattern with a desired width with good controllability regardless of the size of the ejection port that ejects droplets.

本発明の表示装置には、エレクトロルミネセンス(以下「EL」ともいう。)と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子、又は液晶材料を有する液晶素子などの表示素子とTFTとが接続された表示装置(発光表示装置、液晶表示装置)である。   In the display device of the present invention, a light-emitting element or a liquid crystal in which a medium containing electroluminescence (hereinafter also referred to as “EL”), or a medium containing a mixture of an organic substance and an inorganic substance, is interposed between electrodes. A display device (light-emitting display device, liquid crystal display device) in which a display element such as a liquid crystal element having a material and a TFT are connected.

本発明の表示装置の一は、撥液性物質及び親液性物質を有する絶縁表面上に設けられたゲート電極層を含む薄膜トランジスタを有し、前記ゲート電極層は前記親液性物質の上に設けられており、前記ゲート電極層のチャネル方向の幅は5μm以下である。     One embodiment of the display device of the present invention includes a thin film transistor including a gate electrode layer provided over an insulating surface having a liquid repellent material and a lyophilic material, and the gate electrode layer is formed on the lyophilic material. The gate electrode layer has a width in the channel direction of 5 μm or less.

本発明の表示装置の一は、撥液性物質及び親液性物質を有する絶縁表面上に設けられたゲート電極層、ソース電極層及びドレイン電極層を含む薄膜トランジスタを有し、前記ゲート電極層、前記ソース電極層及び前記ドレイン電極層は前記親液性物質の上に設けられており、前記ゲート電極層のチャネル方向の幅は5μm以下である。     One of the display devices of the present invention includes a thin film transistor including a gate electrode layer, a source electrode layer, and a drain electrode layer provided on an insulating surface having a liquid repellent material and a lyophilic material, and the gate electrode layer, The source electrode layer and the drain electrode layer are provided on the lyophilic material, and the width of the gate electrode layer in the channel direction is 5 μm or less.

本発明の表示装置の一は、撥液性物質及び親液性物質を有する絶縁表面上に設けられたゲート電極層、ソース電極層及びドレイン電極層を含む薄膜トランジスタを有し、ソース電極層又はドレイン電極層に接して第1の電極層を有し、第1の電極層上に電界発光層を有し、電界発光層上に第2の電極層を有し、ゲート電極層、ソース電極層及びドレイン電極層は親液性物質の上に設けられており、ゲート電極層のチャネル方向の幅は5μm以下である。     One display device of the present invention includes a thin film transistor including a gate electrode layer, a source electrode layer, and a drain electrode layer provided over an insulating surface including a liquid repellent material and a lyophilic material, and the source electrode layer or the drain A first electrode layer in contact with the electrode layer; an electroluminescent layer on the first electrode layer; a second electrode layer on the electroluminescent layer; a gate electrode layer; a source electrode layer; The drain electrode layer is provided on the lyophilic material, and the width of the gate electrode layer in the channel direction is 5 μm or less.

本発明のテレビジョン装置の一は、絶縁表面上に設けられたゲート電極層を含む薄膜トランジスタを含む表示装置より表示画面を構成され、絶縁表面上には撥液性物質及び親液性物質が設けられ、ゲート電極層は親液性物質の上に設けられており、ゲート電極層のチャネル方向の幅は5μm以下であることを特徴とする。     One of the television devices of the present invention includes a display screen including a thin film transistor including a gate electrode layer provided over an insulating surface, and a liquid repellent material and a lyophilic material are provided over the insulating surface. The gate electrode layer is provided on the lyophilic material, and the width of the gate electrode layer in the channel direction is 5 μm or less.

本発明のテレビジョン装置の一は、絶縁表面上に設けられたゲート電極層、ソース電極層及びドレイン電極層を含む薄膜トランジスタを含む表示装置より表示画面を構成され、絶縁表面上には撥液性物質及び親液性物質が設けられ、ゲート電極層、ソース電極層及びドレイン電極層は親液性物質の上に設けられており、ゲート電極層のチャネル方向の幅は5μm以下であることを特徴とする。     One of the television devices of the present invention includes a display device including a thin film transistor including a gate electrode layer, a source electrode layer, and a drain electrode layer provided over an insulating surface. A substance and a lyophilic substance are provided, and the gate electrode layer, the source electrode layer, and the drain electrode layer are provided on the lyophilic substance, and the width of the gate electrode layer in the channel direction is 5 μm or less. And

本発明のテレビジョン装置の一は、絶縁表面上に設けられたゲート電極層、ソース電極層及びドレイン電極層を含む薄膜トランジスタと、ソース電極層又はドレイン電極層に接し、第1の電極層、電界発光層、及び第2の電極層を含む発光素子とを有する表示装置より表示画面を構成され、絶縁表面上には撥液性物質及び親液性物質が設けられ、ゲート電極層、ソース電極層及びドレイン電極層は親液性物質の上に設けられており、ゲート電極層のチャネル方向の幅は5μm以下である。     According to one embodiment of the television device of the present invention, a thin film transistor including a gate electrode layer, a source electrode layer, and a drain electrode layer provided over an insulating surface, a first electrode layer, an electric field in contact with the source electrode layer or the drain electrode layer A display screen is constituted by a display device having a light emitting layer and a light emitting element including a second electrode layer, and a liquid repellent material and a lyophilic material are provided on an insulating surface, and a gate electrode layer and a source electrode layer The drain electrode layer is provided on the lyophilic material, and the width of the gate electrode layer in the channel direction is 5 μm or less.

本発明の表示装置の作製方法の一は、撥液性領域を形成し、撥液性領域に選択的にレーザ光を照射し、親液性領域を形成し、親液性領域に、導電性材料を含む組成物を吐出しゲート電極層を形成し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上に、導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成する。     One method for manufacturing a display device of the present invention is to form a liquid-repellent region, selectively irradiate the liquid-repellent region with laser light, thereby forming a lyophilic region, and the lyophilic region has a conductive property. A composition including a material is discharged to form a gate electrode layer, a gate insulating layer and a semiconductor layer are formed over the gate electrode layer, a composition including a conductive material is discharged over the semiconductor layer, and a source electrode layer and A drain electrode layer is formed.

本発明の表示装置の作製方法の一は、撥液性領域を形成し、撥液性領域に選択的にレーザ光を照射し、親液性領域を形成し、親液性領域に、導電性材料を含む組成物を吐出しゲート電極層を形成し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上に感光性物質を形成し、感光性物質に選択的にレーザ光を照射し、感光した領域を形成し、感光した領域を除去し、凹部を形成し、凹部に導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成し、感光性物質を除去する。     One method for manufacturing a display device of the present invention is to form a liquid-repellent region, selectively irradiate the liquid-repellent region with laser light, thereby forming a lyophilic region, and the lyophilic region has a conductive property. A composition containing a material is discharged to form a gate electrode layer, a gate insulating layer and a semiconductor layer are formed on the gate electrode layer, a photosensitive substance is formed on the semiconductor layer, and laser light is selectively applied to the photosensitive substance. To form a photosensitive region, remove the photosensitive region, form a recess, discharge a composition containing a conductive material into the recess, form a source electrode layer and a drain electrode layer, and form a photosensitive material. Remove.

本発明の表示装置の作製方法の一は、感光性物質を形成し、感光性物質に選択的にレーザ光を照射し、感光した領域を形成し、感光した領域を除去し凹部を形成し、凹部に導電性材料を含む組成物を吐出し、ゲート電極層を形成し、感光性物質を除去し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層に撥液性領域を形成し、撥液性領域にレーザ光を照射し、選択的に親液性領域を形成し、親液性領域に導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成する。     One method of manufacturing a display device of the present invention is to form a photosensitive material, selectively irradiate the photosensitive material with laser light, form a photosensitive region, remove the exposed region, and form a recess. A composition containing a conductive material is discharged into the recess, a gate electrode layer is formed, a photosensitive substance is removed, a gate insulating layer and a semiconductor layer are formed over the gate electrode layer, and a liquid-repellent region is formed over the semiconductor layer. And forming a source electrode layer and a drain electrode layer by irradiating the liquid-repellent region with laser light, selectively forming a lyophilic region, and discharging a composition containing a conductive material to the lyophilic region. To do.

本発明の表示装置の作製方法の一は、撥液性領域を形成し、撥液性領域に選択的にレーザ光を照射し、親液性領域を形成し、親液性領域に、導電性材料を含む組成物を吐出しゲート電極層を形成し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上に感光性物質を形成し、感光性物質に選択的にレーザ光を照射し、感光した領域を形成し、感光した領域を除去し凹部を形成し、凹部に導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成し、感光性物質を除去し、ソース電極層及びドレイン電極層上に感光性を有する絶縁物を形成し、絶縁物に選択的にレーザ光を照射し、感光した絶縁物を形成し、感光した絶縁物を除去してソース電極層又はドレイン電極層に達する開口部を形成し、開口部に、ソース電極層又はドレイン電極層に接続する導電層を形成する。     One method for manufacturing a display device of the present invention is to form a liquid-repellent region, selectively irradiate the liquid-repellent region with laser light, thereby forming a lyophilic region, and the lyophilic region has a conductive property. A composition containing a material is discharged to form a gate electrode layer, a gate insulating layer and a semiconductor layer are formed on the gate electrode layer, a photosensitive substance is formed on the semiconductor layer, and laser light is selectively applied to the photosensitive substance. To form a exposed region, remove the exposed region to form a recess, discharge a composition containing a conductive material into the recess, form a source electrode layer and a drain electrode layer, and form a photosensitive material. The insulating layer having photosensitivity is formed on the source electrode layer and the drain electrode layer, and the insulating material is selectively irradiated with laser light to form a photosensitive insulating material, and the photosensitive insulating material is removed. An opening reaching the source electrode layer or the drain electrode layer is formed. Forming a conductive layer connected to the drain electrode layers.

本発明の表示装置の作製方法の一は、感光性物質を形成し、感光性物質に選択的にレーザ光を照射し、感光した領域を形成し、感光した領域を除去し凹部を形成し、凹部に導電性材料を含む組成物を吐出し、ゲート電極層を形成し、感光性物質を除去し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上に撥液性領域を形成し、撥液性領域に選択的にレーザ光を照射し、親液性領域を形成し、親液性領域に導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に感光性を有する絶縁物を形成し、絶縁物に選択的にレーザ光を照射し、感光した絶縁物を形成し、感光した絶縁物を除去してソース電極層及びドレイン電極層に達する開口部を形成し、開口部に、ソース電極層又はドレイン電極層に接続する導電層を形成する。       One method of manufacturing a display device of the present invention is to form a photosensitive material, selectively irradiate the photosensitive material with laser light, form a photosensitive region, remove the exposed region, and form a recess. A composition containing a conductive material is discharged into the recess, a gate electrode layer is formed, a photosensitive material is removed, a gate insulating layer and a semiconductor layer are formed over the gate electrode layer, and a liquid repellent region is formed over the semiconductor layer The lyophobic region is selectively irradiated with laser light, the lyophilic region is formed, a composition containing a conductive material is discharged to the lyophilic region, and the source electrode layer and the drain electrode layer are formed. Forming a photosensitive insulator on the source electrode layer and the drain electrode layer, selectively irradiating the insulator with laser light, forming a photosensitive insulator, and removing the exposed insulator; Openings that reach the source and drain electrode layers are formed, and Forming a conductive layer connected to the drain electrode layers.

本発明の表示装置の作製方法の一は、第1の撥液性領域を形成し、第1の撥液性領域に選択的にレーザ光を照射し、第1の親液性領域を形成し、第1の親液性領域に、導電性材料を含む組成物を吐出しゲート電極層を形成し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上に第2の撥液性領域を形成し、第2の撥液性領域に選択的にレーザ光を照射し、第2の親液性領域を形成し、第2の親液性領域に導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成する。     One method for manufacturing a display device of the present invention is to form a first lyophobic region, selectively irradiate laser light to the first lyophobic region, and form a first lyophilic region. A gate electrode layer is formed by discharging a composition containing a conductive material to the first lyophilic region, a gate insulating layer and a semiconductor layer are formed on the gate electrode layer, and a second repellent layer is formed on the semiconductor layer. A composition comprising a liquid region, a second liquid repellent region selectively irradiated with laser light to form a second lyophilic region, and a conductive material in the second lyophilic region The source electrode layer and the drain electrode layer are formed.

本発明の表示装置の作製方法の一は、第1の撥液性領域を形成し、第1の撥液性領域に選択的にレーザ光を照射し、第1の親液性領域を形成し、第1の親液性領域に、導電性材料を含む組成物を吐出しゲート電極層を形成し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上に第2の撥液性領域を形成し、第2の撥液性領域に選択的にレーザ光を照射し、第2の親液性領域を形成し、第2の親液性領域に導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に感光性を有する絶縁物を形成し、絶縁物に選択的にレーザ光を照射し、感光した絶縁物を形成し、感光した絶縁物を除去してソース電極層又はドレイン電極層に達する開口部を形成し、開口部に、ソース電極層又はドレイン電極層に接続する導電層を形成する。     One method for manufacturing a display device of the present invention is to form a first lyophobic region, selectively irradiate laser light to the first lyophobic region, and form a first lyophilic region. A gate electrode layer is formed by discharging a composition containing a conductive material to the first lyophilic region, a gate insulating layer and a semiconductor layer are formed on the gate electrode layer, and a second repellent layer is formed on the semiconductor layer. A composition comprising a liquid region, a second liquid repellent region selectively irradiated with laser light to form a second lyophilic region, and a conductive material in the second lyophilic region , Forming a source electrode layer and a drain electrode layer, forming a photosensitive insulator on the source electrode layer and the drain electrode layer, selectively irradiating the insulator with laser light, and exposing the photosensitive insulator The exposed insulator is removed to form an opening reaching the source or drain electrode layer, and the source is formed in the opening. Forming an electrode layer or a conductive layer connected to the drain electrode layer.

本発明の表示装置の作製方法の一は、感光性物質を形成し、感光性物質に選択的にレーザ光を照射し、感光した領域を形成し、感光した領域を除去し凹部を形成し、凹部に導電性材料を含む組成物を吐出し、ゲート電極層を形成し、感光性物質を除去し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上にソース電極層及びドレイン電極層を形成する。     One method of manufacturing a display device of the present invention is to form a photosensitive material, selectively irradiate the photosensitive material with laser light, form a photosensitive region, remove the exposed region, and form a recess. A composition containing a conductive material is discharged into the recess, a gate electrode layer is formed, a photosensitive substance is removed, a gate insulating layer and a semiconductor layer are formed over the gate electrode layer, a source electrode layer and a semiconductor layer are formed over the semiconductor layer A drain electrode layer is formed.

本発明の表示装置の作製方法の一は、第1の感光性物質を形成し、第1の感光性物質に選択的にレーザ光を照射し、第1の感光した領域を形成し、第1の感光した領域を除去し第1の凹部を形成し、第1の凹部に導電性材料を含む組成物を吐出し、ゲート電極層を形成し、第1の感光性物質を除去し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上に第2の感光性物質を形成し、第2の感光性物質に選択的にレーザ光を照射し、第2の感光した領域を形成し、第2の感光した領域を除去し第2の凹部を形成し、第2の凹部に導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成し、第2の感光性物質を除去する。     According to one method for manufacturing a display device of the present invention, a first photosensitive material is formed, a laser beam is selectively irradiated to the first photosensitive material, a first exposed region is formed, and a first photosensitive material is formed. The exposed region is removed to form a first recess, a composition containing a conductive material is discharged into the first recess, a gate electrode layer is formed, the first photosensitive material is removed, and the gate electrode A gate insulating layer and a semiconductor layer are formed over the layer, a second photosensitive material is formed over the semiconductor layer, the second photosensitive material is selectively irradiated with laser light, and a second exposed region is formed. Forming a second exposed region, forming a second recess, discharging a composition containing a conductive material into the second recess, forming a source electrode layer and a drain electrode layer, Remove the photosensitive material.

本発明の表示装置の作製方法の一は、第1の感光性物質を形成し、第1の感光性物質に選択的にレーザ光を照射し、第1の感光した領域を形成し、第1の感光した領域を除去し第1の凹部を形成し、第1の凹部に導電性材料を含む組成物を吐出し、ゲート電極層を形成し、第1の感光性物質を除去し、ゲート電極層上にゲート絶縁層及び半導体層を形成し、半導体層上に第2の感光性物質を形成し、第2の感光性物質に選択的にレーザ光を照射し、第2の感光した領域を形成し、第2の感光した領域を除去し第2の凹部を形成し、第2の凹部に導電性材料を含む組成物を吐出し、ソース電極層及びドレイン電極層を形成し、第2の感光性物質を除去し、ソース電極層及びドレイン電極層上に感光性を有する絶縁物を形成し、絶縁物に選択的にレーザ光を照射し、感光した絶縁物を形成し、感光した絶縁物を除去してソース電極層又はドレイン電極層に達する開口部を形成し、開口部に、ソース電極層又はドレイン電極層に接続する導電層を形成し、導電層に接続して、第1の電極層を形成し、第1の電極層上に電界発光層を形成し、電界発光層上に第2の電極層を形成する。     According to one method for manufacturing a display device of the present invention, a first photosensitive material is formed, a laser beam is selectively irradiated to the first photosensitive material, a first exposed region is formed, and a first photosensitive material is formed. The exposed region is removed to form a first recess, a composition containing a conductive material is discharged into the first recess, a gate electrode layer is formed, the first photosensitive material is removed, and the gate electrode A gate insulating layer and a semiconductor layer are formed over the layer, a second photosensitive material is formed over the semiconductor layer, the second photosensitive material is selectively irradiated with laser light, and a second exposed region is formed. Forming a second exposed region, forming a second recess, discharging a composition containing a conductive material into the second recess, forming a source electrode layer and a drain electrode layer, The photosensitive material is removed, a photosensitive insulator is formed on the source electrode layer and the drain electrode layer, and the insulator is selectively formed. Irradiate laser light to form a photosensitive insulator, remove the exposed insulator to form an opening reaching the source electrode layer or the drain electrode layer, and form an opening in the source electrode layer or drain electrode layer. A conductive layer to be connected is formed, connected to the conductive layer, a first electrode layer is formed, an electroluminescent layer is formed on the first electrode layer, and a second electrode layer is formed on the electroluminescent layer To do.

上記構成において、ソース電極層又はドレイン電極層に接続して画素電極層を形成してもよい。また上記構成において、ソース電極層又はドレイン電極層に接続して、第1の電極層を形成し、第1の電極層上に電界発光層を形成し、電界発光層上に第2の電極層を形成してもよい。     In the above structure, the pixel electrode layer may be formed in connection with the source electrode layer or the drain electrode layer. In the above structure, the first electrode layer is formed in connection with the source electrode layer or the drain electrode layer, the electroluminescent layer is formed on the first electrode layer, and the second electrode layer is formed on the electroluminescent layer. May be formed.

上記構成において、導電層に接続して、画素電極層を形成してもよい。また上記構成において、導電層に接続して、第1の電極層を形成し、第1の電極層上に電界発光層を形成し、電界発光層上に第2の電極層を形成してもよい。     In the above structure, the pixel electrode layer may be formed in connection with the conductive layer. In the above structure, the first electrode layer may be formed in connection with the conductive layer, the electroluminescent layer may be formed on the first electrode layer, and the second electrode layer may be formed on the electroluminescent layer. Good.

上記構成において、フッ素を有する膜、テフロン(登録商標)膜又はシランカップリング剤などを形成することにより撥液性領域を形成するもできる。また、前記親液性領域を形成するとは、撥液性領域より撥液性が低い領域を形成することであるともいえる。   In the above structure, the liquid-repellent region can be formed by forming a film containing fluorine, a Teflon (registered trademark) film, a silane coupling agent, or the like. Further, forming the lyophilic region can be said to form a region having a lower liquid repellency than the liquid repellent region.

上記構成において、前記半導体層が、水素とハロゲン元素を含むガスにより形成された、結晶構造を含むセミアモルファス半導体であってもよい。水素とハロゲン元素を含むガスにより形成された非単結晶半導体、水素とハロゲン元素を含むガスにより形成された多結晶半導体であってもよい。   In the above structure, the semiconductor layer may be a semi-amorphous semiconductor including a crystal structure formed of a gas including hydrogen and a halogen element. It may be a non-single crystal semiconductor formed with a gas containing hydrogen and a halogen element, or a polycrystalline semiconductor formed with a gas containing hydrogen and a halogen element.

ゲート絶縁層は、第1の窒化珪素膜、酸化珪素膜及び第2の窒化珪素膜を順次積層して形成することで、ゲート電極の酸化を防止出来、かつ、ゲート絶縁層の上層側に形成する半導体層と良好な界面を形成することが出来る。   The gate insulating layer is formed by sequentially laminating the first silicon nitride film, the silicon oxide film, and the second silicon nitride film, so that the gate electrode can be prevented from being oxidized and formed on the upper layer side of the gate insulating layer. It is possible to form a favorable interface with the semiconductor layer.

本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。   According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態1)
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(Embodiment 1)
Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

図17(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであれば1024×768×3(RGB)、UXGAであれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させるのであれば1920×1080×3(RGB)とすれば良い。 FIG. 17A is a top view illustrating a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scanning line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For XGA, 1024 × 768 × 3 (RGB), for UXGA, 1600 × 1200 × 3 (RGB), and for full specification high vision, 1920 × 1080. X3 (RGB) may be used.

画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。   The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each of the pixels 2702 includes a switching element and a pixel electrode connected to the switching element. A typical example of the switching element is a TFT. By connecting the gate electrode side of the TFT to a scanning line and the source or drain side to a signal line, each pixel can be controlled independently by a signal input from the outside. Yes.

TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。   A TFT includes a semiconductor layer, a gate insulating layer, and a gate electrode layer as main components, and a wiring layer connected to a source region and a drain region formed in the semiconductor layer is attached to the TFT. Structurally, the top gate type in which the semiconductor layer, the gate insulating layer and the gate electrode layer are arranged from the substrate side, and the bottom gate type in which the gate electrode layer, the gate insulating layer and the semiconductor layer are arranged from the substrate side are representative. In the present invention, any of those structures may be used.

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることができる。   As a material for forming the semiconductor layer, an amorphous semiconductor (hereinafter also referred to as “AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane is used. A polycrystalline semiconductor crystallized using energy or thermal energy, a semi-amorphous (also referred to as microcrystal or microcrystal, hereinafter, also referred to as “SAS”) semiconductor, or the like can be used.

SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが520cm-1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可能である。またGeF4を混合させても良い。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHz。基板加熱温度は300℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm-1以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is the main component, the Raman spectrum shifts to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. At least 1 atomic% or more of hydrogen or halogen is contained as a neutralizing agent for dangling bonds. The SAS is formed by glow discharge decomposition (plasma CVD) of a silicide gas. As the silicide gas, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can be used. Further, GeF 4 may be mixed. This silicide gas may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times. The pressure is generally in the range of 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or less. As an impurity element in the film, impurities of atmospheric components such as oxygen, nitrogen, and carbon are desirably 1 × 10 20 cm −1 or less, and in particular, the oxygen concentration is 5 × 10 19 / cm 3 or less, preferably 1 × 10 19 / cm 3 or less

図17(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図18(A)に示すように、COG(Chip on Glass)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図18(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図18(A)、(B)において、ドライバIC2751は、FPC2750と接続している。   FIG. 17A shows the structure of a display panel in which signals input to the scanning lines and signal lines are controlled by an external driver circuit. As shown in FIG. 18A, as shown in FIG. The driver IC 2751 may be mounted on the substrate 2700 by the Glass method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 18B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIGS. 18A and 18B, the driver IC 2751 is connected to the FPC 2750.

また、画素に設けるTFTをSASで形成する場合には、図17(B)に示すように走査線側駆動回路3702を基板3700上に形成し一体化することもできる。図17(B)において、3701は画素部(画素領域ともいう)であり、信号線側駆動回路は、図17(A)と同様に外付けの駆動回路により制御する。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、図17(C)は、走査線駆動回路4702と、信号線駆動回路4704をガラス基板4700上に一体形成することもできる。   In the case where a TFT provided for a pixel is formed using SAS, a scan line driver circuit 3702 can be formed over the substrate 3700 and integrated as shown in FIG. In FIG. 17B, reference numeral 3701 denotes a pixel portion (also referred to as a pixel region), and the signal line side driver circuit is controlled by an external driver circuit as in FIG. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, the scan line driver circuit 4702 and the signal line driver circuit 4704 are formed over a glass substrate in FIG. It can also be integrally formed on 4700.

本発明の実施の形態について、図1、図13及び図29を用いて説明する。   An embodiment of the present invention will be described with reference to FIGS.

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など表示パネルを作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、表示装置を作製することを特徴とするものである。選択的にパターンを形成可能な方法として、導電層や絶縁層など形成し、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターンを形成することが可能な、液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)を用いる。また、パターンが転写、または描写できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)なども用いることができる。   The present invention selectively selects at least one or more of patterns necessary for manufacturing a display panel, such as a conductive layer for forming a wiring layer or an electrode, or a mask layer for forming a predetermined pattern. A display device is manufactured by forming a pattern by a method capable of forming a pattern. As a method for selectively forming a pattern, a conductive layer, an insulating layer, or the like is formed, and droplets of a composition prepared for a specific purpose are selectively ejected (ejected) to form a predetermined pattern. A possible droplet discharge (ejection) method (also called an inkjet method depending on the method) is used. In addition, a method by which a pattern can be transferred or drawn, for example, a printing method (a method for forming a pattern such as screen printing or offset printing) can be used.

本実施の形態は、液滴を吐出(噴出)し、パターンを形成する方法を用いている。パターンの被形成領域に、パターン形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化しパターンを形成する。本発明では、パターン形成領域に前処理を行う。   In this embodiment, a method of discharging (jetting) droplets and forming a pattern is used. A droplet containing a pattern forming material is discharged onto a pattern formation region, and fixed by baking, drying, or the like. In the present invention, pre-processing is performed on the pattern formation region.

図1の(A)に示すように、基板50上のパターンの被形成領域を含む近傍に、前処理として、下地膜51を形成する。形成した下地膜51上の、パターンの被形成領域のみにレーザ照射装置よりレーザ光52を照射する。レーザ光52によって、下地膜51は部分的に下地膜53に改質される。レーザ処理により、照射領域である下地膜53と、照射していない領域である下地膜57a、57bの、パターン形成材料を含む液滴に対する撥液性(親液性)に変化が生じ、撥液性の程度に差が生じる。     As shown in FIG. 1A, a base film 51 is formed as a pretreatment in the vicinity of the pattern formation region on the substrate 50. The laser beam 52 is irradiated from the laser irradiation device only to the pattern formation region on the formed base film 51. The base film 51 is partially modified to the base film 53 by the laser beam 52. The laser treatment changes the liquid repellency (lyophilicity) of the base film 53 that is the irradiation region and the base films 57a and 57b that are the non-irradiated regions with respect to the liquid droplets including the pattern forming material. There is a difference in the degree of sex.

本実施の形態では、下地膜51にパターン形成材料を含む液滴に対して、撥液性を有する材料からなる下地膜51を形成し、レーザ光52の照射によって、その被処理部分(下地膜53)だけを撥液性から、親液性になるように改質する。つまり下地膜53は、下地膜57a、57bよりも、液滴に対する撥液性が低くなる。     In this embodiment mode, a base film 51 made of a material having liquid repellency is formed on the base film 51 with respect to a droplet containing a pattern forming material, and the portion to be processed (base film) is irradiated with laser light 52. Only 53) is modified from lyophobic to lyophilic. That is, the base film 53 has a lower liquid repellency than the base films 57a and 57b.

その後、被形成領域である下地膜53に、液滴吐出装置54のノズルより、パターン形成材料を含む液滴55を吐出する。吐出された液滴55は、下地膜上において、下地膜57a、57bより親液性の高い(より撥液性が低い)下地膜53の領域に形成される(図1(C)参照。)。液滴が吐出されるノズルの吐出口の大きさが、形成したい所望の大きさより大きい場合であっても、親液性を高める(撥液性を低める)処理をその被形成領域に施すことによって、液滴は、被形成領域のみに付着し、所望のパターン56が形成される。被形成領域とその周囲の領域とで、撥液性(親液性)の程度に差を生じさせているので、液滴は周囲の領域でははじかれ、より親液性の高い形成領域に留まるからである。     Thereafter, a droplet 55 containing a pattern forming material is discharged from the nozzle of the droplet discharge device 54 onto the base film 53 that is a formation region. The discharged droplets 55 are formed on the base film in a region of the base film 53 having higher lyophilicity (lower liquid repellency) than the base films 57a and 57b (see FIG. 1C). . Even when the size of the discharge port of the nozzle from which the liquid droplet is discharged is larger than the desired size, it is possible to increase the lyophilicity (decrease the liquid repellency) on the formation area. The droplets adhere only to the formation region, and a desired pattern 56 is formed. Since there is a difference in the degree of liquid repellency (lyophilicity) between the formation area and the surrounding area, the droplets are repelled in the surrounding area and remain in the more lyophilic formation area. Because.

本発明を用いると、例えば電極層など、微細なパターンを形成したい場合、液滴の吐出口が多少大きくても、液滴が形成領域上で広がらず、細線化できる。また液滴の液量を制御することによって、その配線の膜厚制御も可能になる。本実施の形態のように、レーザ光照射により膜の改質を行うと、レーザ光は微細な加工ができるため、微細な配線や、電極などを制御性よく形成することができる。また、液滴吐出法を組み合わせることで、スピンコート法などによる全面塗布形成に比べ、材料のロスが防げ、コストダウンが可能になる。     When the present invention is used, for example, when it is desired to form a fine pattern such as an electrode layer, even if the discharge port of the droplet is somewhat large, the droplet does not spread on the formation region and can be thinned. Further, by controlling the amount of liquid droplets, the film thickness of the wiring can be controlled. When the film is modified by laser light irradiation as in this embodiment mode, since the laser light can be processed finely, fine wirings, electrodes, and the like can be formed with high controllability. Further, by combining the droplet discharge method, material loss can be prevented and costs can be reduced as compared with the entire surface coating formation by spin coating method or the like.

レーザ光(レーザビームともいう)を処理領域に描画する、レーザビーム描画装置について、図13を用いて説明する。本実施の形態では、レーザビームを処理領域に直接照射して処理するため、レーザビーム直接描装置を用いる。図13に示すようにレーザビーム直接描画装置1001は、レーザビームを照射する際の各種制御を実行するパーソナルコンピュータ(以下、PCと示す。)1002と、レーザビームを出力するレーザ発振器1003と、レーザ発振器1003の電源1004と、レーザビームを減衰させるための光学系(NDフィルタ)1005と、レーザビームの強度を変調するための音響光学変調器(AOM)1006と、レーザビームの断面の拡大又は縮小をするためのレンズ、光路の変更するためのミラー等で構成される光学系1007、Xステージ及びYステージを有する基板移動機構1009と、PCから出力される制御データをデジタルーアナログ変換するD/A変換部1010と、D/A変換部から出力されるアナログ電圧に応じて音響光学変調器1006を制御するドライバ1011と、基板移動機構1009を駆動するための駆動信号を出力するドライバ1012とを備えている。     A laser beam drawing apparatus that draws laser light (also referred to as a laser beam) in a processing region will be described with reference to FIG. In this embodiment mode, a laser beam direct drawing apparatus is used for processing by directly irradiating a processing region with a laser beam. As shown in FIG. 13, a laser beam direct writing apparatus 1001 includes a personal computer (hereinafter referred to as a PC) 1002 that executes various controls when irradiating a laser beam, a laser oscillator 1003 that outputs a laser beam, and a laser. A power source 1004 of the oscillator 1003, an optical system (ND filter) 1005 for attenuating the laser beam, an acousto-optic modulator (AOM) 1006 for modulating the intensity of the laser beam, and an enlargement or reduction of the cross section of the laser beam An optical system 1007 composed of a lens for changing the optical path, a mirror for changing the optical path, etc., a substrate moving mechanism 1009 having an X stage and a Y stage, and D / D for digital-to-analog conversion of control data output from the PC A converter 1010 and the sound according to the analog voltage output from the D / A converter It includes a driver 1011 for controlling the academic modulator 1006, a driver 1012 for outputting a driving signal for driving the substrate moving mechanism 1009.

レーザ発振器1003としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、KrF、ArF、XeCl、Xe等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne、HF等の気体レーザ発振器、YAG、GdVO4、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使った固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第1高調波〜第5高調波を適用するのが好ましい。 As the laser oscillator 1003, a laser oscillator that can oscillate ultraviolet light, visible light, or infrared light can be used. Examples of laser oscillators include excimer laser oscillators such as KrF, ArF, XeCl, and Xe, gas laser oscillators such as He, He—Cd, Ar, He—Ne, and HF, YAG, GdVO 4 , YVO 4 , YLF, and YAlO 3. A solid-state laser oscillator using a crystal doped with Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm, and a semiconductor laser oscillator such as GaN, GaAs, GaAlAs, or InGaAsP can be used. In the solid-state laser oscillator, it is preferable to apply the first to fifth harmonics of the fundamental wave.

次に、レーザビーム直接描画装置を用いた下地膜の改質処理について述べる。基板1008が基板移動機構1009に装着されると、PC1002は図外のカメラによって、基板に付されているマーカーの位置を検出する。次いで、PC1002は、検出したマーカーの位置データと、予め入力されている描画パターンデータとに基づいて、基板移動機構1009を移動させるための移動データを生成する。この後、PC1002が、ドライバ1011を介して音響光学変調器1006の出力光量を制御することにより、レーザ発振器1003から出力されたレーザビームは、光学系1005によって減衰された後、音響光学変調器1006によって所定の光量になるように光量が制御される。一方、音響光学変調器1006から出力されたレーザビームは、光学系1007で光路及びビーム形を変化させ、レンズで集光した後、基板上に形成された下地膜に該ビームを照射して、下地膜を改質処理する。このとき、PC1002が生成した移動データに従い、基板移動機構1009をX方向及びY方向に移動制御する。この結果、所定の場所にレーザビームが照射され、下地膜の改質処理が行われる。     Next, a modification process of the base film using the laser beam direct writing apparatus will be described. When the substrate 1008 is mounted on the substrate moving mechanism 1009, the PC 1002 detects the position of the marker attached to the substrate by a camera (not shown). Next, the PC 1002 generates movement data for moving the substrate movement mechanism 1009 based on the detected marker position data and drawing pattern data input in advance. Thereafter, the PC 1002 controls the output light amount of the acousto-optic modulator 1006 via the driver 1011, whereby the laser beam output from the laser oscillator 1003 is attenuated by the optical system 1005, and then the acousto-optic modulator 1006. The light amount is controlled so as to be a predetermined light amount. On the other hand, the laser beam output from the acousto-optic modulator 1006 is changed in optical path and beam shape by the optical system 1007 and condensed by the lens, and then the base film formed on the substrate is irradiated with the beam, The base film is modified. At this time, according to the movement data generated by the PC 1002, the movement of the substrate moving mechanism 1009 is controlled in the X direction and the Y direction. As a result, the laser beam is irradiated to a predetermined place, and the base film is modified.

この結果、図1(B)に示すように、レーザビームが照射された領域により親液性が高まった領域である下地膜53が形成される。レーザ光のエネルギーの一部は下地膜材料で熱に変換され、下地膜の一部を反応させるため、処理された下地膜53の幅は、レーザビームの幅より若干大きくなる。また、短波長のレーザ光のほど、ビーム径を短く集光することが可能であるため、微細な幅の親液性領域を形成するためには、短波長のレーザビームを照射することが好ましい。   As a result, as shown in FIG. 1B, a base film 53, which is a region in which lyophilicity is enhanced by the region irradiated with the laser beam, is formed. A part of the energy of the laser light is converted into heat by the base film material and reacts a part of the base film, so that the width of the processed base film 53 is slightly larger than the width of the laser beam. In addition, the shorter the laser beam, the shorter the beam diameter can be focused. Therefore, in order to form a lyophilic region having a fine width, it is preferable to irradiate a short wavelength laser beam. .

また、レーザビームの下地膜表面でのスポット形状は、点状、円形、楕円形、矩形、または線状(厳密には細長い長方形状)となるように光学系で加工されている。なお、スポット形状は円形であっても構わないが、線状にした方が、幅が均一な親液性領域(下地膜53)を形成することができる。   Further, the spot shape of the laser beam on the surface of the base film is processed by an optical system so as to be a dot shape, a circle shape, an ellipse shape, a rectangle shape, or a line shape (strictly, an elongated rectangle shape). The spot shape may be circular, but the lyophilic region (underlying film 53) having a uniform width can be formed when the spot shape is linear.

また、図13に示した装置は、基板の表面側からレーザ光を照射して露光する例を示したが、光学系や基板移動機構を適宜変更し、基板の裏面側からレーザ光を照射して露光するレーザビーム描画装置としてもよい。   The apparatus shown in FIG. 13 shows an example in which exposure is performed by irradiating a laser beam from the front side of the substrate. However, the optical system and the substrate moving mechanism are appropriately changed, and the laser beam is irradiated from the back side of the substrate. Alternatively, a laser beam drawing apparatus that performs exposure may be used.

なお、ここでは、基板を移動して選択的にレーザビームを照射しているが、これに限定されず、レーザビームをX−Y軸方向に走査してレーザビームを照射することができる。この場合、光学系1007にポリゴンミラーやガルバノミラーを用いることが好ましい。 Note that here, the laser beam is selectively irradiated by moving the substrate; however, the present invention is not limited to this, and the laser beam can be irradiated by scanning the laser beam in the XY direction. In this case, it is preferable to use a polygon mirror or a galvanometer mirror for the optical system 1007.

本実施の形態では、前処理として下地膜を形成したが、その形成条件によっては膜厚が極薄であり、膜として形態を保っていなくてもよい。前処理によって、被形成領域がその周囲の領域と、パターン形成材料に対する撥液性(親液性)の程度に差を生じさせ、被形成領域が、より親液性が高ければよいので、被形成領域に必ずしも下地材料が付着している必要もない。従って、レーザ処理等によって、被形成領域に形成した下地材料が除去されることで、撥液性を低める場合もある。     In this embodiment mode, a base film is formed as a pretreatment. However, depending on the formation conditions, the film thickness is extremely thin, and the form may not be maintained as a film. The pretreatment causes the formation area to differ from the surrounding area in the degree of liquid repellency (lyophilicity) with respect to the pattern forming material, and the formation area only needs to be more lyophilic. The base material does not necessarily have to adhere to the formation region. Therefore, the liquid repellency may be lowered by removing the base material formed in the formation region by laser treatment or the like.

除去する場合、図29に示すように、下地膜の膜厚が厚ければ、除去した領域が溝のような凹部となり、その凹部にパターン材料を埋め込むように吐出するという方法もある。図29(A)に示すように、基板60上のパターンの被形成領域付近に膜61を形成する。膜61は、レーザ光62によって加工されるため、感光性物質である感光性樹脂材料、特にポジ型のレジスト材料からなる膜が好ましい。この膜61のパターン被形成領域にレーザ光を照射し、感光させ、感光した領域63を形成する(図29(B)参照。)。感光した領域63は、エッチャントにより除去されるので、被形成領域には膜67a、67bによって隔てられた凹部が形成される。     In the case of removal, as shown in FIG. 29, if the thickness of the base film is large, the removed region becomes a recess such as a groove, and the pattern material is discharged so as to be embedded in the recess. As shown in FIG. 29A, a film 61 is formed in the vicinity of a pattern formation region on the substrate 60. Since the film 61 is processed by the laser beam 62, a film made of a photosensitive resin material that is a photosensitive substance, particularly a positive resist material is preferable. The pattern formation region of the film 61 is irradiated with laser light to be exposed to form a exposed region 63 (see FIG. 29B). Since the exposed region 63 is removed by the etchant, a recessed portion separated by the films 67a and 67b is formed in the formation region.

この凹部にパターン形成材料を含む液滴を吐出することにより、被形成領域にのみパターン66が形成することができる。図29(C)のように、液滴の吐出口が大きい場合、また制御性が悪く、被形成領域以外の領域に吐出してしまった場合でも、余分なパターン材料は、膜67a、67b上に吐出される。パターンを形成後、感光性樹脂などによる膜67a、67bをエッチング等によって除去すれば、所望な領域のみに制御性よくパターンが形成できる。また、感光性樹脂などによる膜の膜厚を制御することによって、パターンの膜厚も自由に制御することが可能である。凹部となる、被形成領域はレーザ光の照射によって加工されるので、微細な加工が可能であり、スポット上に光学設計されたレーザ光を用いれば、コンタクトホールのようなスポットも簡略に、精度よく形成することができる。     A pattern 66 can be formed only in a formation region by discharging a droplet containing a pattern forming material into the recess. As shown in FIG. 29C, even when the droplet discharge port is large or the controllability is poor and the droplet is discharged to a region other than the formation region, the excess pattern material remains on the films 67a and 67b. Discharged. If the films 67a and 67b made of a photosensitive resin or the like are removed by etching after the pattern is formed, the pattern can be formed only in a desired region with good controllability. Further, the film thickness of the pattern can be freely controlled by controlling the film thickness of the photosensitive resin or the like. Since the formation area that becomes the recess is processed by laser light irradiation, fine processing is possible, and if a laser beam optically designed on the spot is used, a spot such as a contact hole can be simplified with high accuracy. Can be well formed.

凹部を形成する周辺部の膜は、感光性物質である感光性アクリル、感光性ポリイミドなどの感光性樹脂を用いることができる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物などを用いてもよい。   A photosensitive resin such as photosensitive acrylic or photosensitive polyimide, which is a photosensitive material, can be used for the peripheral film forming the concave portion. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer may be used.

また、撥液性を低める、または親液性を高めるという処理は、その領域上に吐出される液滴を留めておく力(密着力、固着力ともいう)を周囲の領域より高い状態にすることであり、レーザ光の照射などの処理により、被形成領域を改質し、液滴との密着性を高めることとも同意味である。下地膜のレーザ光による親液性を高める処理は、液滴に接し、留めておく表面だけでもよく、膜厚方向全体にわたって改質する必要はない。     In addition, the process of decreasing the liquid repellency or increasing the lyophilicity makes the state (also referred to as an adhesion force or a fixing force) for retaining the droplets discharged on the region higher than the surrounding region. This means that the formation region is modified by treatment such as laser light irradiation to improve the adhesion to the droplets. The treatment for increasing the lyophilicity of the base film with the laser beam may be performed only on the surface that contacts and keeps the droplet, and does not need to be modified throughout the film thickness direction.

本実施の形態では、パターン形成後に前処理として形成した下地膜を残す例を示すが、パターンを形成後に、不必要な部分は除去してしまってもよい。除去は、パターンをマスクとして用いることもでき、酸素等によるアッシング、エッチングなどにより除去すればいい。     In this embodiment mode, an example in which a base film formed as a pretreatment is left after pattern formation is described. However, unnecessary portions may be removed after the pattern is formed. The removal can be performed using a pattern as a mask, and may be removed by ashing or etching with oxygen or the like.

撥液表面を形成する溶液の組成物の一例としては、Rn−Si−X(4-n)(n=1、2、3)の化学式で表されるシランカップリング剤を用いる。ここで、Rは、アルキル基などの比較的不活性な基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。 As an example of the composition of the solution that forms the liquid repellent surface, a silane coupling agent represented by a chemical formula of R n —Si—X (4-n) (n = 1, 2, 3) is used. Here, R is a substance containing a relatively inert group such as an alkyl group. X is a hydrolyzable group such as halogen, methoxy group, ethoxy group or acetoxy group, which can be bonded by condensation with a hydroxyl group on the substrate surface or adsorbed water.

また、シランカップリング剤の代表例として、Rにフルオロアルキル基を有するフッ素系シランカップリング剤(フルオロアルキルシラン(FAS))を用いることにより、より撥液性を高めることができる。FASのRは、(CF3)(CF2x(CH2y(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なFASとしては、ヘプタデフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下、FASという。)が挙げられる。 Further, as a typical example of the silane coupling agent, by using a fluorine-based silane coupling agent (fluoroalkylsilane (FAS)) having a fluoroalkyl group in R, liquid repellency can be further improved. R of FAS has a structure represented by (CF 3 ) (CF 2 ) x (CH 2 ) y (x: an integer of 0 or more and 10 or less, y: an integer of 0 or more and 4 or less), and a plurality of R Alternatively, when X is bonded to Si, R and X may all be the same or different. As typical FAS, fluoroalkylsilanes (hereinafter referred to as FAS) such as heptadefluorotetrahydrodecyltriethoxysilane, heptadecafluorotetrahydrodecyltrichlorosilane, tridecafluorotetrahydrooctyltrichlorosilane, trifluoropropyltrimethoxysilane, and the like. Is mentioned.

撥液表面を形成する溶液の溶媒としては、nーペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなど、撥液表面を形成する溶媒を用いる。   As the solvent of the solution forming the liquid repellent surface, n-pentane, n-hexane, n-heptane, n-octane, n-decane, dicyclopentane, benzene, toluene, xylene, durene, indene, tetrahydronaphthalene, decahydro A solvent that forms a liquid repellent surface, such as a hydrocarbon solvent such as naphthalene or squalane, or tetrahydrofuran is used.

また、撥液表面を形成する溶液の組成物の一例として、フッ素炭素鎖を有する材料(フッ素系樹脂)を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロペンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE/PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。   In addition, as an example of a composition of a solution that forms a liquid repellent surface, a material having a fluorocarbon chain (fluorine resin) can be used. Examples of fluorine resins include polytetrafluoroethylene (PTFE; tetrafluoroethylene resin), perfluoroalkoxyalkane (PFA; tetrafluoroethylene perfluoroalkyl vinyl ether copolymer resin), and perfluoroethylene propene copolymer (PFEP; four fluoropolymer). Ethylene-hexafluoropropylene copolymer resin), ethylene-tetrafluoroethylene copolymer (ETFE; tetrafluoroethylene-ethylene copolymer resin), polyvinylidene fluoride (PVDF; vinylidene fluoride resin), polychlorotrifluoroethylene (PCTFE; trifluoroethylene chloride resin), ethylene-chlorotrifluoroethylene copolymer (ECTFE; trifluoroethylene chloride-ethylene copolymer resin), polytetrafluoroethylene-perfluorodioxide Rukoporima (TFE / PDD), polyvinyl fluoride (PVF; a vinyl fluoride resin), or the like can be used.

また、撥液表面を形成しない(すなわち、親液表面を形成する)有機材料を用い、後にCF4プラズマ等による処理を行って、撥液表面を形成してもよい。例えば、ポリビニルアルコール(PVA)のような水溶性樹脂を、H2O等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。さらには、撥液表面を形成する材料であっても、さらにプラズマ処理等を行うことによって、撥液性をより向上させることができる。 Alternatively, an organic material that does not form a liquid repellent surface (that is, a lyophilic surface) may be used, and a treatment with CF 4 plasma or the like may be performed later to form the liquid repellent surface. For example, a material in which a water-soluble resin such as polyvinyl alcohol (PVA) is mixed with a solvent such as H 2 O can be used. Moreover, you may use combining PVA and another water-soluble resin. Organic material (organic resin material) (polyimide, acrylic) or skeleton structure is composed of a bond of silicon (Si) and oxygen (O), a material containing at least hydrogen as a substituent, or fluorine, alkyl group as a substituent, Alternatively, a material having at least one of aromatic hydrocarbons may be used. Furthermore, even if the material forms the liquid repellent surface, the liquid repellency can be further improved by performing plasma treatment or the like.

また、前処理として、金属膜などを形成し、パターンの被形成領域に、酸素や窒素などの雰囲気下でレーザ照射処理を行い、その照射領域を酸化物、窒化物に変化させて改質してもよい。例えば、導電膜として、チタン膜を形成し、酸素雰囲気下で被形成領域のみにレーザ光を照射する。微細加工の可能なレーザ光が照射することにより、制御性よく、被形成領域はより安定な酸化チタン膜となる。酸化チタン膜は、周囲のチタン膜より、パターンとして形成される導電性材料などと密着性がよいので、この酸化チタン膜領域上に導電性材料を含む液滴を吐出することによって、所望なパターンに制御性よく形成できる。金属膜のような導電性材料を用いる場合は、レーザ光の照射による改質を行わない周囲の高い撥液性有する下地膜は、エッチング等により除去してもよいし、加熱処理などにより酸化して絶縁化しておいてもよい。     In addition, as a pretreatment, a metal film or the like is formed, and laser irradiation treatment is performed on the pattern formation region in an atmosphere of oxygen, nitrogen, or the like, and the irradiation region is changed to oxide or nitride for modification. May be. For example, a titanium film is formed as the conductive film and only the formation region is irradiated with laser light in an oxygen atmosphere. By irradiating a laser beam capable of microfabrication, the formation region becomes a more stable titanium oxide film with good controllability. Since the titanium oxide film has better adhesion to the conductive material formed as a pattern than the surrounding titanium film, a desired pattern can be obtained by discharging droplets containing the conductive material onto the titanium oxide film region. Can be formed with good controllability. When a conductive material such as a metal film is used, the surrounding base film having high liquid repellency that is not modified by laser light irradiation may be removed by etching or the like, or oxidized by heat treatment or the like. May be insulated.

パターンを形成する被形成領域を、周囲の領域よりパターンに対する密着性を向上させる前処理を行うことによって、パターンを所望な形状に形成できる。また、レーザ光照射の微細な加工により、パターンの細線化も自由に設計できる。本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。     A pattern can be formed into a desired shape by performing a pretreatment for improving the adhesion of the pattern formation region to the pattern with respect to the surrounding region. In addition, a fine pattern can be freely designed by fine processing of laser light irradiation. According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態2)
本発明の実施の形態について、図2〜図8を用いて説明する。より詳しくは、本発明を適用した表示装置(発光表示装置)の作製方法について説明する。まず、本発明を適用した、チャネルエッチ型の薄膜トランジスタを有する表示装置(発光表示装置)の作製方法について説明する。図2〜図7(A)は表示装置画素部の上面図であり、図2〜図7の(B)は、図2〜図7(A)における線A-Cによる断面図、(C)は線B-Dによる断面図である。
(Embodiment 2)
An embodiment of the present invention will be described with reference to FIGS. More specifically, a method for manufacturing a display device (light-emitting display device) to which the present invention is applied will be described. First, a method for manufacturing a display device (light-emitting display device) including a channel-etched thin film transistor to which the present invention is applied is described. 2A to 7A are top views of the display device pixel portion, FIGS. 2B to 7B are cross-sectional views taken along the line AC in FIGS. 2 to 7A, and FIG. It is sectional drawing by BD.

基板100の上に、下地前処理として下地膜101を形成する。基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板100の表面が平坦化されるようにCMP法などによって、研磨しても良い。なお、基板100上に、絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板100からの汚染物質などを遮断する効果がある。ガラス基板よりの汚染を防ぐための下地層を形成する場合は、その上に液滴吐出法によって形成するゲート電極層103の下地前処理として下地膜101を形成する。   A base film 101 is formed on the substrate 100 as a base pretreatment. As the substrate 100, a glass substrate made of barium borosilicate glass, alumino borosilicate glass, or the like, a quartz substrate, a silicon substrate, a metal substrate, a stainless steel substrate, or a plastic substrate having heat resistance that can withstand the processing temperature in this manufacturing process is used. Further, polishing may be performed by a CMP method or the like so that the surface of the substrate 100 is planarized. Note that an insulating layer may be formed over the substrate 100. The insulating layer is formed as a single layer or a stacked layer using an oxide material or a nitride material containing silicon by a known method such as a CVD method, a plasma CVD method, a sputtering method, or a spin coating method. This insulating layer may not be formed, but has an effect of blocking contaminants from the substrate 100. In the case of forming a base layer for preventing contamination from the glass substrate, a base film 101 is formed thereon as a base pretreatment for the gate electrode layer 103 formed by a droplet discharge method.

本実施の形態では、下地膜101として撥液性物質を形成する(図2参照。)。本実施の形態では、スピンコート法による全面塗布を行うが、液滴吐出法などによりパターンの被形成領域付近に選択的に形成しても良い。     In this embodiment mode, a liquid repellent material is formed as the base film 101 (see FIG. 2). In this embodiment mode, the entire surface is applied by a spin coating method, but may be selectively formed in the vicinity of a pattern formation region by a droplet discharge method or the like.

次に、ゲート電極層が形成される領域にレーザ照射装置によりレーザ光171a、171bを照射し、下地膜を改質処理する(図3参照。)。この改質処理により、下地膜102a、102bは、上に積層されるゲート電極層を形成する導電性材料を含む組成物に対してより親液化される。よって、下地膜102a、102bと、その周囲の下地膜とでは、導電性材料を含む組成物に対して撥液性(親液性)の程度に差が生じる。     Next, laser light 171a and 171b are irradiated to the region where the gate electrode layer is formed by a laser irradiation apparatus, and the base film is modified (see FIG. 3). By this modification treatment, the base films 102a and 102b are made more lyophilic with respect to the composition containing a conductive material that forms a gate electrode layer stacked thereover. Therefore, there is a difference in the degree of liquid repellency (lyophilicity) between the base films 102a and 102b and the surrounding base film with respect to the composition containing a conductive material.

レーザ光により改質処理された下地膜102a、102bの領域に、導電性材料を含む組成物の液滴を、液滴吐出装置180a、180bによって吐出し、ゲート電極層103、104を形成する(図4参照。)。吐出された液滴は、下地膜上において、周囲の下地膜より親液性の高い(より撥液性が低い)下地膜102a、102bの領域に形成される。液滴が吐出されるノズルの吐出口の大きさが、形成したい所望の大きさより大きい場合であっても、親液性を高める(撥液性を低める)処理をその被形成領域に施すことによって、液滴は、被形成領域のみに付着し、細線化された導電層が形成される。被形成領域とその周囲の領域とで、撥液性(親液性)の程度に差を生じさせているので、液滴は周囲の領域でははじかれ、より親液性の高い形成領域に留まるからである。     In the regions of the base films 102a and 102b modified by the laser light, droplets of a composition containing a conductive material are discharged by the droplet discharge devices 180a and 180b to form the gate electrode layers 103 and 104 ( (See FIG. 4.) The discharged droplets are formed on the base film in regions of the base films 102a and 102b that are more lyophilic (lower in liquid repellency) than the surrounding base film. Even when the size of the discharge port of the nozzle from which the liquid droplet is discharged is larger than the desired size, it is possible to increase the lyophilicity (decrease the liquid repellency) on the formation area. The droplets adhere only to the formation region, and a thin conductive layer is formed. Since there is a difference in the degree of liquid repellency (lyophilicity) between the formation area and the surrounding area, the droplets are repelled in the surrounding area and remain in the more lyophilic formation area. Because.

本発明を用いると、ゲート電極層103、104など、微細なパターンを形成したい場合、液滴の吐出口が多少大きくても、液滴が形成領域上で広がらず、細線化できる。また液滴の液量を制御することによって、その導電層の膜厚制御も可能になる。本実施の形態のように、レーザ光照射により膜の改質を行うと、レーザ光は微細な加工ができるため、微細な配線や、電極などを制御性よく形成することができる。また、液滴吐出法を組み合わせることで、スピンコート法などによる全面塗布形成に比べ、材料のロスが防げ、コストダウンが可能になる。     When the present invention is used, when it is desired to form a fine pattern such as the gate electrode layers 103 and 104, even if the discharge port of the droplet is somewhat large, the droplet does not spread on the formation region and can be thinned. Further, by controlling the amount of liquid droplets, the film thickness of the conductive layer can be controlled. When the film is modified by laser light irradiation as in this embodiment mode, since the laser light can be processed finely, fine wirings, electrodes, and the like can be formed with high controllability. Further, by combining the droplet discharge method, material loss can be prevented and costs can be reduced as compared with the entire surface coating formation by spin coating method or the like.

パターンの形成に用いる液滴吐出装置の一態様は図28に示されている。液滴吐出手段1403の個々のヘッド1405、1412は制御手段1407に接続され、それがコンピュータ1410で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板1400上に形成されたマーカー1411を基準に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これをCCDなどの撮像手段1404で検出し、画像処理手段1409にてデジタル信号に変換したものをコンピュータ1410で認識して制御信号を発生させて制御手段1407に送る。勿論、基板1400上に形成されるべきパターンの情報は記憶媒体1408に格納されたものであり、この情報を基にして制御手段1407に制御信号を送り、液滴吐出手段1403の個々のヘッド1405、1412を個別に制御することができる。吐出する材料は、材料供給源1413、材料供給源1414より配管を通してヘッド1405、ヘッド1412にそれぞれ供給される。   One mode of a droplet discharge device used for forming a pattern is shown in FIG. The individual heads 1405 and 1412 of the droplet discharge means 1403 are connected to the control means 1407, which can draw a pre-programmed pattern under the control of the computer 1410. The drawing timing may be performed with reference to a marker 1411 formed on the substrate 1400, for example. Alternatively, the reference point may be determined based on the edge of the substrate 1400. This is detected by an imaging means 1404 such as a CCD, and converted into a digital signal by the image processing means 1409 is recognized by the computer 1410 to generate a control signal and sent to the control means 1407. Of course, the information on the pattern to be formed on the substrate 1400 is stored in the storage medium 1408. Based on this information, a control signal is sent to the control means 1407, and each head 1405 of the droplet discharge means 1403 is sent. , 1412 can be individually controlled. The material to be discharged is supplied from the material supply source 1413 and the material supply source 1414 to the head 1405 and the head 1412 through piping.

ヘッド1405内部は、点線1406が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド1412もヘッド1405と同様な内部構造を有する。ヘッド1405と1412のノズルのサイズは異なっており、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド1405、1412は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。     The inside of the head 1405 has a structure having a space filled with a liquid material as indicated by a dotted line 1406 and a nozzle that is a discharge port. Although not shown, the head 1412 has the same internal structure as the head 1405. The nozzles of the heads 1405 and 1412 are different in size, and different materials can be drawn simultaneously with different widths. With one head, conductive material, organic material, inorganic material, etc. can be discharged and drawn respectively. When drawing in a wide area like an interlayer film, the same material is simultaneously used from multiple nozzles to improve throughput. It can be discharged and drawn. In the case of using a large substrate, the heads 1405 and 1412 can freely scan the substrate in the direction of the arrow to freely set a drawing region, and a plurality of the same pattern can be drawn on one substrate. .

本実施の形態で下地前処理として形成する下地膜101は、ゾルゲル法のディップコーティング法、スピンコーティング法、液滴吐出法、イオンプレーティング法、イオンビーム法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法、又は陽極酸化法により形成することができる。また物質は、その形成方法により膜としての連続性を有さなくても良い。ディップコーティング法、スピンコーティング法等の塗布法により形成する場合、溶媒を除去する必要があるとき、焼成したり、乾燥すればよい。   The base film 101 formed as the base pretreatment in this embodiment is a sol-gel dip coating method, spin coating method, droplet discharge method, ion plating method, ion beam method, CVD method, sputtering method, RF magnetron sputtering. It can be formed by a method, a plasma spraying method, a plasma spraying method, or an anodic oxidation method. The substance may not have continuity as a film depending on the formation method. When the film is formed by a coating method such as a dip coating method or a spin coating method, it may be fired or dried when the solvent needs to be removed.

また、下地膜101としてスパッタリング法や蒸着法などの方法により、Ti(チタン)、W(タングステン)、Cr(クロム)、Ta(タンタル)、Ni(ニッケル)、Mo(モリブデン)などの金属材料若しくはその酸化物で形成される下地膜101を形成してもよい。   Further, as the base film 101, a metal material such as Ti (titanium), W (tungsten), Cr (chromium), Ta (tantalum), Ni (nickel), or Mo (molybdenum) or the like can be formed by a method such as sputtering or vapor deposition. A base film 101 formed using the oxide may be formed.

下地膜101は0.01〜10nmの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。下地膜として、金属材料や、3d遷移元素を用いて、下地膜が導電性を有している場合、導電層形成領域以外の下地膜においては、下記の2つの方法を行うことが望ましい。   The base film 101 may be formed with a thickness of 0.01 to 10 nm. However, since the base film 101 may be formed with a very small thickness, the base film 101 does not necessarily have a layer structure. When the base film has conductivity using a metal material or a 3d transition element as the base film, the following two methods are desirably performed on the base film other than the conductive layer formation region.

第1の方法としては、ゲート電極層103と重ならない下地膜101(つまり周囲のより高い撥液性を示す領域)を絶縁化して、絶縁体層を形成する。つまり、ゲート電極層103と重ならない下地膜101を酸化して絶縁化する。このように、下地膜101を酸化して絶縁化する場合には、当該下地膜101を0.01〜10nmの厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。   As a first method, an insulating layer is formed by insulating a base film 101 that does not overlap with the gate electrode layer 103 (that is, a surrounding region having higher liquid repellency). That is, the base film 101 that does not overlap with the gate electrode layer 103 is oxidized and insulated. As described above, when the base film 101 is oxidized to be insulated, it is preferable to form the base film 101 with a thickness of 0.01 to 10 nm, so that the base film 101 can be easily oxidized. . As a method of oxidizing, a method of exposing to an oxygen atmosphere or a method of performing heat treatment may be used.

第2の方法としては、ゲート電極層103の形成領域(導電性材料を含む組成物の吐出領域)に選択的に形成する。下地膜101は、液滴吐出法などを用いて、基板上に選択的に形成してもよいし、全面に形成した後、ゲート電極層103をマスクとして選択的に下地膜101をエッチングして除去してもよい。この工程を用いる場合には下地膜101の厚さに制約はない。   As a second method, the gate electrode layer 103 is selectively formed in a formation region (a discharge region of a composition containing a conductive material). The base film 101 may be selectively formed over the substrate by a droplet discharge method or the like, or after being formed over the entire surface, the base film 101 is selectively etched using the gate electrode layer 103 as a mask. It may be removed. When this process is used, the thickness of the base film 101 is not limited.

また、他の方法として、液滴吐出法によるパターンのその形成領域との密着性を上げるために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。   As another method, an organic material substance that functions as an adhesive may be formed in order to improve the adhesion of the pattern formed by the droplet discharge method to the formation region. Organic material (organic resin material) (polyimide, acrylic) or skeleton structure is composed of a bond of silicon (Si) and oxygen (O), a material containing at least hydrogen as a substituent, or fluorine, alkyl group as a substituent, Alternatively, a material having at least one of aromatic hydrocarbons may be used.

ゲート電極層103、104の形成は、液滴吐出手段を用いて行う。液滴吐出手段とは、組成物の吐出口を有するノズルや、1つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には0.1pl以上40pl以下、より好ましくは10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。     The gate electrode layers 103 and 104 are formed using a droplet discharge unit. The droplet discharge means is a general term for a device having means for discharging droplets such as a nozzle having a composition discharge port and a head having one or a plurality of nozzles. The diameter of the nozzle provided in the droplet discharge means is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 0). .1pl or more and 40pl or less, more preferably 10pl or less). The discharge amount increases in proportion to the size of the nozzle diameter. In addition, the distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, preferably about 0.1 to 3 mm (preferably about 1 mm or less). Set.

吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Si、Zr、Baなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)を用いるとことができる。   A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. Conductive materials include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd, Zn, Fe, Ti, Si, Ge, Si, Zr, Ba It corresponds to oxides such as silver halide fine particles or dispersible nanoparticles. Further, it corresponds to indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, and the like. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the barrier film, a silicon nitride film or nickel boron (NiB) can be used.

また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン(NiB)がコーティングされ、その周囲に銀がコーティングされている3層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は20cp以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・sに設定するとよい。   Alternatively, particles in which a conductive material is coated with another conductive material to form a plurality of layers may be used. For example, particles having a three-layer structure in which nickel boron (NiB) is coated around copper and silver is coated around it may be used. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone are used. The viscosity of the composition is preferably 20 cp or less, in order to prevent drying from occurring or to allow the composition to be smoothly discharged from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 20 mPa · s, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · s, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 5 to 20 mPa · s.

また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学(無電界)めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸してもよいが、基板を斜め(または垂直)に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、工程装置が小型化する利点がある。   The conductive layer may be a stack of a plurality of conductive materials. Alternatively, first, silver may be used as a conductive material, and a conductive layer may be formed by a droplet discharge method, followed by plating with copper or the like. Plating may be performed by electroplating or chemical (electroless) plating. For plating, the substrate surface may be immersed in a container filled with a solution having a plating material, but the substrate is placed at an angle (or vertically) so that the solution having the material to be plated flows on the substrate surface. It may be applied. When plating is performed so that the solution is applied while standing the substrate, there is an advantage that the process apparatus is reduced in size.

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。   Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed in a gas evaporation method, the nanomolecules protected with the dispersant are as fine as about 7 nm. When the surface of each particle is covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.

組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また、組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜30分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には100〜800度(好ましくは200〜350度)とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。   When the step of discharging the composition is performed under reduced pressure, the solvent of the composition is volatilized between the time of discharging the composition and landing on the object to be processed, and the subsequent drying and baking steps are omitted. be able to. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. In addition, after discharging the composition, one or both steps of drying and baking are performed. The drying and baking steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and baking is performed at 200 to 350 degrees for 15 minutes to 30 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. In addition, the timing which performs this heat processing is not specifically limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd等がドーピングされたYAG、YVO4、GdVO4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板100の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板100が破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。 For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG, YVO 4 or GdVO 4 doped with Cr, Nd, or the like. . Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. In addition, a so-called hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate 100, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds so that the substrate 100 is not destroyed. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that irradiates ultraviolet light or infrared light in an inert gas atmosphere, and rapidly raises the temperature for several minutes to several microseconds. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, only the outermost thin film can be heated substantially without affecting the lower layer film. That is, it does not affect a substrate having low heat resistance such as a plastic substrate.

液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜101を形成する工程を行ったが、この処理工程は、ゲート電極層103、104を形成した後にも行っても良い。   As the base pretreatment of the conductive layer formed using the droplet discharge method, the above-described step of forming the base film 101 was performed. However, this treatment step may be performed after the gate electrode layers 103 and 104 are formed. good.

また、液滴吐出法により、ゲート電極層103、104を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。   Alternatively, after the gate electrode layers 103 and 104 are formed by discharging a composition by a droplet discharge method, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-like object on the surface, or the surface may be pressed vertically with a flat plate-like object. A heating step may be performed when pressing. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method.

本発明によりゲート電極層の線幅は5μm以下なるような配線が形成できる。   According to the present invention, a wiring having a gate electrode layer having a line width of 5 μm or less can be formed.

次に、ゲート電極層103、104の上にゲート絶縁層106を形成する(図5参照。)。ゲート絶縁層106としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよく、積層でも単層でもよい。本実施の形態では、窒化珪素膜、酸化珪素膜、窒化珪素膜3層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、2層からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やNiB膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。   Next, the gate insulating layer 106 is formed over the gate electrode layers 103 and 104 (see FIG. 5). The gate insulating layer 106 may be formed of a known material such as a silicon oxide material or a nitride material, and may be a stacked layer or a single layer. In this embodiment, a stacked layer of a silicon nitride film, a silicon oxide film, and a silicon nitride film is used. Alternatively, a single layer or a double layer of silicon oxynitride film may be used. A silicon nitride film having a dense film quality is preferably used. In addition, when silver or copper is used for a conductive layer formed by a droplet discharge method, if a silicon nitride film or a NiB film is formed thereon as a barrier film, diffusion of impurities can be prevented and the surface can be planarized. is there. Note that in order to form a dense insulating film with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in a reaction gas and mixed into the formed insulating film.

次に半導体層を形成する。一導電性型を有する半導体層は必要に応じて形成すればよい。本実施の形態では、半導体層107、108と一導電型を有する半導体層としてN型半導体層109、110を積層する(図5参照。)。またN型半導体層を形成し、Nチャネル型TFTのNMOS構造、P型半導体層を形成したPチャネル型TFTのPMOS構造、Nチャネル型TFTとPチャネル型TFTとのCMOS構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、Nチャネル型TFT、Pチャネル型TFTを形成することもできる。   Next, a semiconductor layer is formed. A semiconductor layer having one conductivity type may be formed as necessary. In this embodiment mode, semiconductor layers 107 and 108 and N-type semiconductor layers 109 and 110 are stacked as a semiconductor layer having one conductivity type (see FIG. 5). In addition, an N-type semiconductor layer is formed, and an NMOS structure of an N-channel TFT, a PMOS structure of a P-channel TFT having a P-type semiconductor layer, and a CMOS structure of an N-channel TFT and a P-channel TFT are manufactured. it can. In order to impart conductivity, an element imparting conductivity is added by doping, and an impurity region is formed in the semiconductor layer, whereby an N-channel TFT or a P-channel TFT can be formed.

半導体層は公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜すればよい。半導体層の材料に限定はないが、好ましくはシリコン又はシリコンゲルマニウム(SiGe)合金などで形成すると良い。   The semiconductor layer may be formed by a known means (such as sputtering, LPCVD, or plasma CVD). There is no limitation on the material of the semiconductor layer, but it is preferably formed of silicon or a silicon germanium (SiGe) alloy.

半導体層は、アモルファス半導体(代表的には水素化アモルファスシリコン)、結晶性半導体(代表的にはポリシリコン)を素材として用いている。ポリシリコンには、800℃以上のプロセス温度を経て形成される多結晶シリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成される多結晶シリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させた結晶シリコンなどを含んでいる。   The semiconductor layer uses an amorphous semiconductor (typically hydrogenated amorphous silicon) or a crystalline semiconductor (typically polysilicon) as a material. For polysilicon, so-called high-temperature polysilicon using polycrystalline silicon formed at a process temperature of 800 ° C. or higher as a main material, or polycrystalline silicon formed at a process temperature of 600 ° C. or lower as a main material is used. It includes so-called low-temperature polysilicon and crystalline silicon that is crystallized by adding an element that promotes crystallization.

また、他の物質として、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。セミアモルファス半導体とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体であり、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものである。典型的にはシリコンを主成分として含み、格子歪みを伴って、ラマンスペクトルが520cm-1よりも低波数側にシフトしている半導体層である。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは、このような半導体をセミアモルファス半導体(以下「SAS」と呼ぶ。)と呼ぶ。このSASは所謂微結晶(マイクロクリスタル)半導体(代表的には微結晶シリコン)とも呼ばれている。 As another substance, a semi-amorphous semiconductor or a semiconductor including a crystal phase in part of a semiconductor layer can be used. A semi-amorphous semiconductor is a semiconductor having an intermediate structure between amorphous and crystalline (including single crystal and polycrystal), and has a third state that is stable in terms of free energy, and has a short distance. It is crystalline with order and lattice distortion. Typically, it is a semiconductor layer containing silicon as a main component and having a Raman spectrum shifted to a lower wave number side than 520 cm −1 with lattice distortion. Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Here, such a semiconductor is referred to as a semi-amorphous semiconductor (hereinafter referred to as “SAS”). This SAS is also called a so-called microcrystalline semiconductor (typically microcrystalline silicon).

このSASは珪化物気体をグロー放電分解(プラズマCVD)することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また、GeF4、F2を混合してもよい。この珪化物気体を水素、若しくは水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。珪化物気体に対する水素の希釈率は、例えば流量比で2倍〜1000倍とすることが好ましい。勿論、グロー放電分解によるSASの形成は、減圧下で行うことが好ましいが、大気圧における放電を利用しても形成することができる。代表的には、0.1Pa〜133Paの圧力範囲で行えば良い。グロー放電を形成するための電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。高周波電力は適宜設定すれば良い。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm-3以下とすることが望ましく、特に、酸素濃度は5×1019cm-3以下、好ましくは1×1019cm-3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。 This SAS can be obtained by glow discharge decomposition (plasma CVD) of a silicide gas. A typical silicide gas is SiH 4 , and in addition, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4 and the like can be used. Further, GeF 4 and F 2 may be mixed. The formation of the SAS can be facilitated by diluting the silicide gas with one or plural kinds of rare gas elements selected from hydrogen or hydrogen and helium, argon, krypton, or neon. It is preferable that the dilution ratio of hydrogen with respect to the silicide gas is, for example, 2 to 1000 times in flow rate ratio. Of course, formation of the SAS by glow discharge decomposition is preferably performed under reduced pressure, but it can also be formed by utilizing discharge at atmospheric pressure. Typically, it may be performed in a pressure range of 0.1 Pa to 133 Pa. The power supply frequency for forming the glow discharge is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. What is necessary is just to set high frequency electric power suitably. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, it is desirable that impurities derived from atmospheric components such as oxygen, nitrogen, and carbon be 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm3以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。 In the case where a crystalline semiconductor layer is used for the semiconductor layer, a method for manufacturing the crystalline semiconductor layer can be a known method (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel. A crystallization method or the like may be used. In the case where an element for promoting crystallization is not introduced, the amorphous silicon film is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous silicon film with laser light, whereby the concentration of hydrogen contained in the amorphous silicon film is set to 1 ×. Release to 10 20 atoms / cm 3 or less. This is because the film is destroyed when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light.

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。   The method of introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.

非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。   The crystallization of the amorphous semiconductor layer may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.

また、結晶性半導体層を、直接基板に線状プラズマ法により形成しても良い。また、線状プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。   Alternatively, the crystalline semiconductor layer may be directly formed over the substrate by a linear plasma method. Alternatively, the crystalline semiconductor layer may be selectively formed over the substrate by a linear plasma method.

半導体として、有機材料を用いる有機半導体を用いてもよい。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることが出来る。   An organic semiconductor using an organic material may be used as the semiconductor. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and materials such as an organic dye or a conductive polymer material can also be used.

本実施の形態では、半導体として、非晶質半導体を用いる。半導体層を形成し、その後、プラズマCVD法等により一導電型を有する半導体層としてN型半導体層を形成する。   In this embodiment mode, an amorphous semiconductor is used as the semiconductor. A semiconductor layer is formed, and then an N-type semiconductor layer is formed as a semiconductor layer having one conductivity type by a plasma CVD method or the like.

続いて、レジストやポリイミド等の絶縁体からなるマスクを用いて、半導体層、N型半導体層を同時にパターン加工し、半導体層107、108、N型半導体層109、110を形成する(図5参照。)。マスクは組成物を選択的に吐出して形成することができる。マスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   Subsequently, using a mask made of an insulator such as resist or polyimide, the semiconductor layer and the N-type semiconductor layer are simultaneously patterned to form the semiconductor layers 107 and 108 and the N-type semiconductor layers 109 and 110 (see FIG. 5). .) The mask can be formed by selectively discharging a composition. For the mask, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, a melamine resin, or a urethane resin is used. Also, using organic materials such as benzocyclobutene, parylene, flare, permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers, etc. And formed by a droplet discharge method. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

また、本実施の形態で、ゲート電極層103、104を液滴吐出法によって形成する際、前処理として、下地膜を形成しレーザ光照射で改質処理をしたように、選択的にパターンを形成することもできる。本発明において、液滴吐出法により液滴を吐出してパターンを形成する際、パターンの被形成領域にレーザ光照射処理によって、改質処理を行うことができる。この改質処理を被形成領域にのみ行うことによって、被形成領域とその周囲の領域では、撥液性(親液性)の高さ(強さ)に差が生じ、撥液性が低い(親液性が高い)被形成領域のみ液滴が留まり、制御性よくパターンを形成することができる。この工程は、液状材料を用いる場合、あらゆる下地前処理として適用することができ、マスクが必ずしも必要なくなるため、工程が簡略化する効果がある。   In this embodiment mode, when the gate electrode layers 103 and 104 are formed by a droplet discharge method, as a pretreatment, a pattern is selectively formed as if a base film was formed and a modification treatment was performed by laser light irradiation. It can also be formed. In the present invention, when a pattern is formed by discharging droplets by a droplet discharge method, a modification process can be performed on a pattern formation region by a laser beam irradiation process. By performing this modification treatment only on the region to be formed, there is a difference in the height (strength) of liquid repellency (lyophilicity) between the region to be formed and the surrounding region, and the liquid repellency is low ( Droplets remain only in the formation region (which is highly lyophilic), and a pattern can be formed with good controllability. In the case where a liquid material is used, this step can be applied as any base pretreatment, and a mask is not necessarily required. Therefore, the step can be simplified.

再び、レジストやポリイミド等の絶縁体からなるマスクを液滴吐出法を用いて形成し、そのマスクを用いて、エッチング加工によりゲート絶縁層106の一部に貫通孔145を形成して、その下層側に配置されているゲート電極層104の一部を露出させる。エッチング加工はプラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF4、NF3、Cl2、BCl3、などのフッ素系又は塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 Again, a mask made of an insulator such as resist or polyimide is formed by a droplet discharge method, and a through-hole 145 is formed in a part of the gate insulating layer 106 by etching using the mask, and a lower layer thereof is formed. A part of the gate electrode layer 104 disposed on the side is exposed. The etching process may be either plasma etching (dry etching) or wet etching, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based or chlorine-based gas such as CF 4 , NF 3 , Cl 2 , or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

マスクを除去した後、導電性材料を含む組成物を吐出して、ソース電極層又はドレイン電極層111、112、113、114を形成し、該ソース又はドレイン111、112、113、114をマスクとして、半導体層107及びN型半導体層109をパターン加工して、半導体層107を露出させる(図6参照。)。ソース電極層又はドレイン電極層111、112、113、114とを形成する工程も、前述したゲート電極層103とを形成したときと同様に形成することができる。ソース電極層113は電源線としても機能する。   After the mask is removed, a composition containing a conductive material is discharged to form the source or drain electrode layers 111, 112, 113, 114, and the source or drain 111, 112, 113, 114 is used as a mask. Then, the semiconductor layer 107 and the N-type semiconductor layer 109 are patterned to expose the semiconductor layer 107 (see FIG. 6). The step of forming the source or drain electrode layer 111, 112, 113, 114 can also be formed in the same manner as the gate electrode layer 103 is formed. The source electrode layer 113 also functions as a power supply line.

ソース電極層又はドレイン電極層111、112、113、114を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。   As a conductive material for forming the source or drain electrode layer 111, 112, 113, 114, a metal such as Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), or the like. It is possible to use a composition mainly composed of these particles. Further, light-transmitting indium tin oxide (ITO), ITSO made of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, or the like may be combined.

また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜を形成する工程を行い、かつ、この処理工程は、導電層を形成した後にも行っても良い。この工程により、層間の密着性が向上するため、表示装置の信頼性も向上することができる。   In addition, as the base pretreatment of the conductive layer formed using a droplet discharge method, the above-described step of forming the base film may be performed, and this treatment step may be performed after the conductive layer is formed. This step improves the adhesion between the layers, so that the reliability of the display device can also be improved.

ゲート絶縁層106に形成した貫通孔145において、ソース電極層又はドレイン電極層112とゲート電極層104とを電気的に接続させる。ソース電極層又はドレイン電極層の一部は容量素子を形成する。   In the through-hole 145 formed in the gate insulating layer 106, the source or drain electrode layer 112 and the gate electrode layer 104 are electrically connected. A part of the source electrode layer or the drain electrode layer forms a capacitor element.

ゲート絶縁層106の一部に貫通孔145を形成する工程を、ソース電極層又はドレイン電極層111、112、113、114形成後に、ソース電極層又はドレイン電極層111、112、113、114をマスクとして用いて貫通孔145を形成してもよい。そして貫通孔145に導電層を形成しソース電極層又はドレイン電極層112とゲート電極層104を電気的に接続する。この場合、工程が簡略化する利点がある。   In the step of forming the through-hole 145 in part of the gate insulating layer 106, the source or drain electrode layer 111, 112, 113, 114 is masked after the source or drain electrode layer 111, 112, 113, 114 is formed. The through hole 145 may be formed using Then, a conductive layer is formed in the through hole 145, and the source or drain electrode layer 112 and the gate electrode layer 104 are electrically connected. In this case, there is an advantage that the process is simplified.

続いて、ゲート絶縁層106上に選択的に、導電性材料を含む組成物を吐出して、第1の電極層117を形成する(図7参照。)。勿論この第1の導電層117を形成する際、ゲート電極層103、104を形成した時と同様に、下地膜を形成し、その下地膜へのレーザ照射処理によって部分的に改質処理を行うと、第1の電極層117をより制御性よく、選択的に形成することもできる。第1の電極層117は、基板100側から光を放射する場合、または透過型のEL表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。 Next, a first electrode layer 117 is formed by selectively discharging a composition containing a conductive material over the gate insulating layer 106 (see FIG. 7). Of course, when the first conductive layer 117 is formed, a base film is formed in the same manner as when the gate electrode layers 103 and 104 are formed, and a partial modification process is performed by laser irradiation processing on the base film. In addition, the first electrode layer 117 can be selectively formed with better controllability. The first electrode layer 117 is formed of indium tin oxide (ITO) or indium tin oxide containing silicon oxide (ITSO) when light is emitted from the substrate 100 side or when a transmissive EL display panel is manufactured. ), Zinc oxide (ZnO), tin oxide (SnO 2 ), or the like, a predetermined pattern may be formed and fired.

第1の電極層117は、ソース電極層又はドレイン電極層114の形成前に、ゲート絶縁層106上に選択的に形成することもできる。この場合、本実施の形態とはソース電極層又はドレイン電極層114と、第1の電極層117の接続構造が、第1の電極層の上にソース電極層又はドレイン電極層114が積層する構造となる。第1の電極層117をソース電極層又はドレイン電極層114より先に形成すると、平坦な形成領域に形成できるので、被覆性がよく、CMPなどの研磨処理も十分に行えるので平坦性よく形成できる。   The first electrode layer 117 can also be selectively formed over the gate insulating layer 106 before the source or drain electrode layer 114 is formed. In this case, in this embodiment mode, the connection structure of the source or drain electrode layer 114 and the first electrode layer 117 is a structure in which the source or drain electrode layer 114 is stacked on the first electrode layer. It becomes. When the first electrode layer 117 is formed before the source electrode layer or the drain electrode layer 114, the first electrode layer 117 can be formed in a flat formation region. Therefore, the first electrode layer 117 can be formed in a flat formation region. .

また、図30で示すように、ソース電極層又はドレイン電極層114上に層間絶縁層となる絶縁層150を形成し、配線層152を介して、第1の電極層117と電気的に接続する構造を用いてもよい。この場合、開口部(コンタクトホール)を絶縁物150を除去して形成するのではなく、絶縁物150に対して撥液性を有する(撥液性の高い)物質151をソース電極層又はドレイン電極層114上に形成する。その後、絶縁物150を含む組成物を塗布法などで塗布すると、撥液性を有する物質151の形成されている領域を除いた領域に絶縁物150は形成される(図30(A)参照。)。   In addition, as illustrated in FIG. 30, an insulating layer 150 serving as an interlayer insulating layer is formed over the source or drain electrode layer 114 and is electrically connected to the first electrode layer 117 through the wiring layer 152. A structure may be used. In this case, the opening (contact hole) is not formed by removing the insulator 150, but the substance 151 having liquid repellency (high liquid repellency) with respect to the insulator 150 is used as the source electrode layer or the drain electrode. Formed on layer 114. After that, when a composition including the insulator 150 is applied by a coating method or the like, the insulator 150 is formed in a region excluding a region where the substance 151 having liquid repellency is formed (see FIG. 30A). ).

加熱、乾燥等によって絶縁物150を固化して形成した後、撥液性を有する物質151を除去し、開口部を形成する。この開口部を埋めるように配線層152を形成し、この配線層152に接するように第1の電極層117を形成する(図30(B)参照。)。この方法を用いると、エッチングによる開口部の形成が必要ないので工程が簡略化する効果がある。電界発光層122、第2の電極層123を形成し、表示装置が完成する。   After the insulator 150 is solidified and formed by heating, drying, or the like, the liquid repellent substance 151 is removed to form an opening. A wiring layer 152 is formed so as to fill the opening, and a first electrode layer 117 is formed so as to be in contact with the wiring layer 152 (see FIG. 30B). When this method is used, there is an effect of simplifying the process because it is not necessary to form an opening by etching. The electroluminescent layer 122 and the second electrode layer 123 are formed to complete the display device.

また、図30のようにソース電極層及びドレイン電極層上に層間絶縁層を形成する場合、他の開口部の形成方法を用いることもできる。この場合、絶縁物150に感光性を有する絶縁物を用いる。感光性の絶縁物を層間絶縁層として形成したのち、その開口部を設けたい場所にレーザ光を照射し、その領域の絶縁物を感光させる。感光した絶縁物をエッチング等によって除去し、ソース電極層又はドレイン電極層に達する開口部(コンタクトホール)を形成する。この開口部に導電層を、ソース電極層又はドレイン電極層に接続するように形成し、この導電層に接続するように第1の電極層を形成する。本発明では、レーザ光の照射による改質、加工処理を行うため微細な加工が実現できる。   In the case where an interlayer insulating layer is formed over a source electrode layer and a drain electrode layer as shown in FIG. 30, another method for forming an opening can be used. In this case, a photosensitive insulator is used for the insulator 150. After a photosensitive insulator is formed as an interlayer insulating layer, a laser beam is irradiated to a place where the opening is to be provided to expose the insulator in that region. The exposed insulator is removed by etching or the like, and an opening (contact hole) reaching the source electrode layer or the drain electrode layer is formed. A conductive layer is formed in the opening so as to be connected to the source electrode layer or the drain electrode layer, and a first electrode layer is formed so as to be connected to the conductive layer. In the present invention, since the modification and processing are performed by laser light irradiation, fine processing can be realized.

また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した酸化物導電性材料を用いても良い。スパッタリング法で第1の電極層117を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、第1の電極層117は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ITOと酸化珪素から構成されるITSOを用いて形成する。   Further, it is preferably formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), or the like by a sputtering method. More preferably, indium tin oxide containing silicon oxide is used by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO. In addition, an oxide conductive material containing silicon oxide and in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide may be used. After the first electrode layer 117 is formed by a sputtering method, a mask layer may be formed by a droplet discharge method and formed into a desired pattern by etching. In this embodiment mode, the first electrode layer 117 is formed using a light-transmitting conductive material by a droplet discharge method, and specifically includes indium tin oxide, ITO, and silicon oxide. It is formed using ITSO.

本実施の形態では、ゲート絶縁層は窒化珪素からなる窒化珪素膜/酸化窒化珪素膜(酸化珪素膜)/窒化珪素膜の3層の例を前述した。好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される第1の電極層117は、ゲート絶縁層106に含まれる窒化珪素からなる絶縁層と密接して形成され、それにより電界発光層で発光した光が外部に放射される割合を高めることが出来るという効果を発現させることができる。また、ゲート絶縁層はゲート電極層や、ゲート電極層と、第1の電極層の間に介在し、容量素子として機能することもできる。   In this embodiment mode, the example in which the gate insulating layer has three layers of silicon nitride film / silicon oxynitride film (silicon oxide film) / silicon nitride film made of silicon nitride has been described above. As a preferable structure, the first electrode layer 117 formed of indium tin oxide containing silicon oxide is formed in close contact with the insulating layer made of silicon nitride included in the gate insulating layer 106, thereby emitting light in the electroluminescent layer. The effect that the ratio of the emitted light to the outside can be increased can be exhibited. Further, the gate insulating layer is interposed between the gate electrode layer, the gate electrode layer, and the first electrode layer, and can function as a capacitor.

また、発光した光を基板100側とは反対側に放射させる構造とする場合、反射型のEL表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第1の電極層117を形成しても良い。   In addition, when a structure in which emitted light is emitted to the side opposite to the substrate 100 side, in the case of manufacturing a reflective EL display panel, Ag (silver), Au (gold), Cu (copper)), A composition composed mainly of metal particles such as W (tungsten) and Al (aluminum) can be used. As another method, a transparent conductive film or a light reflective conductive film is formed by a sputtering method, a mask pattern is formed by a droplet discharge method, and the first electrode layer 117 is formed by combining etching processes. Also good.

第1の電極層117は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層117の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   The first electrode layer 117 may be wiped with a CMP method or a polyvinyl alcohol-based porous body and polished so that the surface thereof is planarized. Further, after the polishing using the CMP method, the surface of the first electrode layer 117 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

以上の工程により、基板100上にボトムゲート型(逆スタガ型ともいう。)のTFTと画素電極が接続された表示パネル用のTFT基板100が完成する。また本実施の形態のTFTはチャネルエッチ型である。   Through the above steps, a TFT substrate 100 for a display panel in which a bottom gate type (also referred to as an inverted stagger type) TFT and a pixel electrode are connected to the substrate 100 is completed. The TFT of this embodiment mode is a channel etch type.

次に、絶縁層(隔壁、土手とも呼ばれる)121を選択的に形成する(図8参照。)。絶縁層121は、第1の電極層117上に開口部を有するように形成する。本実施の形態では、絶縁層121を全面に形成し、レジスト等のマスクによって、エッチングしパターニングする。絶縁層121を、直接選択的に形成できる液滴吐出法や印刷法などを用いて形成する場合は、エッチングによるパターニングは必ずしも必要はない。また絶縁層121も本発明の整形手段によって、所望の形状に整形できる。絶縁層121の形成領域の面積によって、整形部の形状は柱状や、へらのような板状などを選択すると、生産性が向上する。   Next, an insulating layer (also referred to as a partition wall or a bank) 121 is selectively formed (see FIG. 8). The insulating layer 121 is formed over the first electrode layer 117 so as to have an opening. In this embodiment mode, the insulating layer 121 is formed over the entire surface, and is etched and patterned with a mask such as a resist. When the insulating layer 121 is formed using a droplet discharge method, a printing method, or the like that can be directly and selectively formed, patterning by etching is not necessarily required. The insulating layer 121 can also be shaped into a desired shape by the shaping means of the present invention. If the shape of the shaping portion is a columnar shape or a plate shape such as a spatula, depending on the area of the region where the insulating layer 121 is formed, productivity is improved.

絶縁層121は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。   The insulating layer 121 is formed using silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, or other inorganic insulating materials, or acrylic acid, methacrylic acid, and derivatives thereof, polyimide, aromatic Heat-resistant polymers such as polyamide, polybenzimidazole, or inorganic siloxanes containing Si-O-Si bonds among silicon, oxygen, and hydrogen compounds formed from siloxane-based materials as starting materials It can be formed of an organic siloxane insulating material in which hydrogen is substituted with an organic group such as methyl or phenyl. You may form using photosensitive and non-photosensitive materials, such as an acryl and a polyimide.

また、液滴吐出法により、絶縁層121を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。この工程により平坦性が向上すると、表示パネルの表示ムラなどを防止することができ、高繊細な画像を表示することができる。   Alternatively, after the insulating layer 121 is formed by discharging a composition by a droplet discharge method, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-like object on the surface, or the surface may be pressed vertically with a flat plate-like object. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method. When flatness is improved by this step, display unevenness of the display panel can be prevented and a high-definition image can be displayed.

表示パネル用のTFT基板100の上に、発光素子を形成する(図8参照。)。   A light emitting element is formed on the TFT substrate 100 for the display panel (see FIG. 8).

電界発光層122を形成する前に、大気圧中で200℃の熱処理を行い絶縁層120、121中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに電界発光層122を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。   Before forming the electroluminescent layer 122, heat treatment is performed at 200 ° C. under atmospheric pressure to remove moisture adsorbed in the insulating layers 120 and 121 or on the surface thereof. In addition, it is preferable to perform heat treatment at 200 to 400 ° C., preferably 250 to 350 ° C. under reduced pressure, and to form the electroluminescent layer 122 by vacuum deposition or droplet discharge under reduced pressure without being exposed to the air as it is. .

電界発光層122として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。電界発光層122上に第2の電極層123を積層形成して、発光素子を用いた表示機能を有する表示装置(発光表示装置)が完成する(図8参照。)。   As the electroluminescent layer 122, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask or the like. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. In this case, a mask is not used. Both are preferable because RGB can be separately applied. A second electrode layer 123 is stacked over the electroluminescent layer 122 to complete a display device (light-emitting display device) having a display function using a light-emitting element (see FIG. 8).

図示しないが、第2の電極層123を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素(SiN)、酸化珪素(SiO2)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CNX)を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素膜(CNX)及び窒化珪素(SiN)のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。 Although not shown, it is effective to provide a passivation film so as to cover the second electrode layer 123. As the passivation film, silicon nitride (SiN), silicon oxide (SiO 2 ), silicon oxynitride (SiON), silicon nitride oxide (SiNO), aluminum nitride (AlN), aluminum oxynitride (AlON), nitrogen content is oxygen It is made of an insulating film containing aluminum nitride oxide (AlNO) or aluminum oxide, diamond-like carbon (DLC), or nitrogen-containing carbon film (CN X ) that is higher than the content, and a single layer or a combination of the insulating films is used. Can do. For example, a laminate such as a nitrogen-containing carbon film (CN x ) and silicon nitride (SiN), or an organic material can be used, and a laminate of polymers such as a styrene polymer may be used. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. You may use the material which has.

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH4、C22、C66など)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてC24ガスとN2ガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化するといった問題を防止できる。 At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer having low heat resistance. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The CN film may be formed using C 2 H 4 gas and N 2 gas as the reaction gas. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer. Therefore, the problem that the electroluminescent layer is oxidized during the subsequent sealing process can be prevented.

続いて、シール材を形成し、封止基板を用いて封止する。その後、ゲート配線層でもあるゲート電極層103にフレキシブル配線基板を接続し、外部との電気的な接続をしても良い。これは、ソース配線層でもあるソース電極層又はドレイン電極層111も同様である。   Subsequently, a sealing material is formed and sealed using a sealing substrate. Thereafter, a flexible wiring substrate may be connected to the gate electrode layer 103 which is also a gate wiring layer, and electrical connection with the outside may be performed. The same applies to the source electrode layer or the drain electrode layer 111 which is also a source wiring layer.

本発明を用いて作製したEL表示パネルの完成図を図33に示す。図33(A)はEL表示パネルの上面図であり、図33(B)は、図33(A)における線E−Fによる断面図である。図33において、素子基板3300上に形成された画素部は、画素3302、ゲート配線層3306a、3306b、ソース配線層3308を有しており、封止基板3310とシール材3303によって貼り合わされ固着されている。本実施の形態では、FPC3350上にドライバIC3351を設置し、TAB方式で実装している。   FIG. 33 shows a completed view of an EL display panel manufactured using the present invention. FIG. 33A is a top view of the EL display panel, and FIG. 33B is a cross-sectional view taken along line E-F in FIG. In FIG. 33, the pixel portion formed over the element substrate 3300 includes a pixel 3302, gate wiring layers 3306a and 3306b, and a source wiring layer 3308, which are bonded and fixed to each other by a sealing substrate 3310 and a sealant 3303. Yes. In this embodiment mode, a driver IC 3351 is installed on the FPC 3350 and mounted by the TAB method.

図33(A)、(B)で示すとおり、表示パネル内には素子の水分による劣化を防ぐため、乾燥剤3305、3304a、3304bが設置されている。乾燥剤3305は画素部周囲を取り囲むように形成され、乾燥剤3304a、3304bは、ゲート配線層3306a、3306bに対応する領域に形成されている。本実施の形態では、乾燥材は、図33(B)に示されるように封止基板に形成された凹部に設置され、薄型化を妨げない構成となっている。ゲート配線層に対応する領域にも乾燥剤を形成しているので、吸水面積を広く取ることができ、吸水効果も向上する。また、直接発光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。本実施の形態では、表示パネル内に充填材3307を充填している。この充填材として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。   As shown in FIGS. 33A and 33B, desiccants 3305, 3304a, and 3304b are installed in the display panel in order to prevent deterioration of the element due to moisture. The desiccant 3305 is formed so as to surround the periphery of the pixel portion, and the desiccants 3304a and 3304b are formed in regions corresponding to the gate wiring layers 3306a and 3306b. In this embodiment mode, the desiccant is installed in a concave portion formed in the sealing substrate as shown in FIG. 33B, and has a structure that does not hinder thinning. Since the desiccant is also formed in the region corresponding to the gate wiring layer, the water absorption area can be increased and the water absorption effect is improved. Further, since the desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered. In this embodiment mode, a filler 3307 is filled in the display panel. When a material having hygroscopicity such as a desiccant is used as the filler, a further water absorption effect can be obtained and deterioration of the element can be prevented.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。   Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Either a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。   In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used.

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。   As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a display panel can be easily manufactured even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. Can do.

パターンを形成する被形成領域を、周囲の領域よりパターンに対する密着性を向上させる前処理を行うことによって、パターンを所望な形状に形成できる。また、レーザ光照射の微細な加工により、パターンの細線化も自由に設計できる。本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。     A pattern can be formed into a desired shape by performing a pretreatment for improving the adhesion of the pattern formation region to the pattern with respect to the surrounding region. In addition, a fine pattern can be freely designed by fine processing of laser light irradiation. According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態3)
本発明の実施の形態について、図9〜図12を用いて説明する。本実施の形態は、実施の形態1において、液滴吐出によるパターン形成法の前処理が異なる例である。図9〜図12(A)は表示装置画素部の上面図であり、図9〜図12の(B)は、図9〜図12(A)における線A-Cによる断面図、(C)は線B-Dによる断面図である。
(Embodiment 3)
Embodiments of the present invention will be described with reference to FIGS. The present embodiment is an example in which the pretreatment of the pattern forming method by droplet discharge is different from the first embodiment. 9A to 12A are top views of the display device pixel portion, FIGS. 9B to 12B are cross-sectional views taken along line AC in FIGS. 9A to 12A, and FIG. It is sectional drawing by BD.

基板200上に、下地前処理として下地膜201を形成する。本実施の形態の下地膜201は、レーザ光の照射により感光する感光性の材料を用いる。本実施の形態では、パターン形成領域に形成する下地膜は、除去されるからである。     A base film 201 is formed on the substrate 200 as a base pretreatment. For the base film 201 in this embodiment mode, a photosensitive material that is exposed by laser light irradiation is used. This is because in this embodiment, the base film formed in the pattern formation region is removed.

図9に示すように、下地膜の膜厚をパターンの膜厚と同程度、ややそれ以上厚く形成する。そうすると、除去した領域が凹部となり、その凹部にパターン材料を埋め込むように吐出することができる。図9に示すように、基板200上のパターンの被形成領域付近に膜201を形成する。膜201は、レーザ光によって加工されるため、感光性材料である感光性樹脂材料、特にポジ型のレジスト材料からなる膜が好ましい。     As shown in FIG. 9, the film thickness of the base film is formed to be about the same as the film thickness of the pattern or slightly larger. If it does so, the removed area | region becomes a recessed part and it can discharge so that pattern material may be embedded in the recessed part. As shown in FIG. 9, a film 201 is formed in the vicinity of a pattern formation region on the substrate 200. Since the film 201 is processed by laser light, a photosensitive resin material that is a photosensitive material, particularly a film made of a positive resist material is preferable.

次に、ゲート電極層が形成される領域にレーザ照射装置によりレーザ光271a、271bを照射し、膜201を感光し、感光した領域202a、202bを形成する(図10参照。)。本実施の形態では、膜201として、ポジ型の感光性材料を用い、レーザ光照射により感光した領域202a、202bは、エッチャントにより除去されるので、被形成領域には残った周囲の膜によって隔てられた凹部250a、250bが形成される(図11参照。)。     Next, the region where the gate electrode layer is formed is irradiated with laser light 271a and 271b by a laser irradiation apparatus, and the film 201 is exposed to form exposed regions 202a and 202b (see FIG. 10). In this embodiment mode, a positive photosensitive material is used as the film 201, and the regions 202a and 202b exposed by laser light irradiation are removed by an etchant, so that they are separated by a surrounding film remaining in the formation region. The recessed portions 250a and 250b thus formed are formed (see FIG. 11).

この凹部250a、250bに導電性材料を含む組成物からなる液滴を、液滴吐出装置280a、280bにより吐出し、被形成領域にのみゲート電極層203、204を形成することができる(図12参照。)。液滴の吐出口が大きい場合、また制御性が悪く、被形成領域以外の領域に吐出してしまった場合でも、余分な導電性材料は、周囲の膜201上に吐出される。ゲート電極層203、204を形成後、感光性樹脂などによる膜201をエッチング等によって除去すれば、所望な領域のみに制御性よくゲート電極層203、204が形成できる。また、感光性樹脂などによる膜の膜厚を制御することによって、パターンの膜厚も自由に制御することが可能である。凹部となる、被形成領域はレーザ光の照射によって加工されるので、微細な加工が可能であり、スポット上に光学設計されたレーザ光を用いれば、コンタクトホールのようなスポットも簡略に、精度よく形成することができる。     Droplets made of a composition containing a conductive material in the recesses 250a and 250b are discharged by the droplet discharge devices 280a and 280b, so that the gate electrode layers 203 and 204 can be formed only in the formation regions (FIG. 12). reference.). Even when the droplet discharge port is large or the controllability is poor and the droplet is discharged to a region other than the formation region, excess conductive material is discharged onto the surrounding film 201. If the film 201 made of a photosensitive resin or the like is removed by etching or the like after forming the gate electrode layers 203 and 204, the gate electrode layers 203 and 204 can be formed only in a desired region with good controllability. Further, the film thickness of the pattern can be freely controlled by controlling the film thickness of the photosensitive resin or the like. Since the formation area that becomes the recess is processed by laser light irradiation, fine processing is possible, and if a laser beam optically designed on the spot is used, a spot such as a contact hole can be simplified with high accuracy. Can be well formed.

凹部を形成する周辺部の膜201は、感光性物質である感光性アクリル、感光性ポリイミドなどの感光性樹脂を用いることができる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物などを用いてもよい。   A photosensitive resin such as photosensitive acrylic or photosensitive polyimide, which is a photosensitive material, can be used for the peripheral film 201 that forms the concave portion. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer may be used.

以上の工程により、ゲート電極層203、204が形成される。その後の工程は実施の形態1に示したとおりなのでここでの説明は省略する。     Through the above steps, gate electrode layers 203 and 204 are formed. Since the subsequent steps are as described in Embodiment 1, the description thereof is omitted here.

パターンを形成する被形成領域に、凹部を形成する前処理を行うことによって、パターンを所望な形状に形成できる。また、レーザ光照射の微細な加工により、パターンの細線化も自由に設計できる。本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。     A pattern can be formed into a desired shape by performing a pretreatment for forming a recess in a region where a pattern is to be formed. In addition, a fine pattern can be freely designed by fine processing of laser light irradiation. According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態4)
本発明の実施の形態として、図14乃至図16を用いて説明する。本実施の形態は、実施の形態2において、薄膜トランジスタとしてトップゲート型(順スタガ型)の薄膜トランジスタを用いるものである。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。なお、図15、図16は、図14における線B-Dによる断面図である。
(Embodiment 4)
An embodiment of the present invention will be described with reference to FIGS. In this embodiment mode, a top gate type (forward stagger type) thin film transistor is used as the thin film transistor in Embodiment Mode 2. Therefore, repetitive description of the same portion or a portion having a similar function is omitted. 15 and 16 are cross-sectional views taken along line BD in FIG.

基板300上に、下地前処理として、下地膜301を形成後、ソース電極層又はドレイン電極層311、312、313、314の形成領域のみ、レーザ光の照射を行う。レーザ光照射された領域(下地膜302a、302b、302c)は、改質処理され、周囲の下地膜よりも、後に形成する導電性材料を含む組成物からなる液滴に対して高い親液性(低い撥液性)を示す。よって、その改質処理された領域(下地膜302a、302b、302c)に導電性材料を含む組成物を液滴吐出法により吐出すると、下地膜302a、302b、302c上にのみ、制御性よく、ソース電極層又はドレイン電極層311、312、313及び314が形成できる。   After the base film 301 is formed on the substrate 300 as a base pretreatment, only the formation region of the source or drain electrode layers 311, 312, 313, and 314 is irradiated with laser light. The regions irradiated with the laser light (base films 302a, 302b, and 302c) are modified, and are more lyophilic with respect to droplets made of a composition containing a conductive material to be formed later than the surrounding base films. (Low liquid repellency). Therefore, when a composition containing a conductive material is discharged to the modified regions (the base films 302a, 302b, and 302c) by a droplet discharge method, only on the base films 302a, 302b, and 302c, with good controllability, Source or drain electrode layers 311, 312, 313 and 314 can be formed.

ソース電極層又はドレイン電極層311、312、313及び314にN型半導体層形成し、レジスト等からなるマスクによってエッチングする。レジストは液滴吐出法を用いて形成すればよい。N型半導体層上に半導体層を形成し再び、マスク等を用いてパターニングする。よってN型半導体層310、半導体層307、308が形成される。   N-type semiconductor layers are formed on the source or drain electrode layers 311, 312, 313, and 314 and etched using a mask made of resist or the like. The resist may be formed using a droplet discharge method. A semiconductor layer is formed on the N-type semiconductor layer and patterned again using a mask or the like. Accordingly, the N-type semiconductor layer 310 and the semiconductor layers 307 and 308 are formed.

次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層306を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層306a、酸化珪素からなる絶縁体層306b、窒化珪素からなる絶縁体層306cの3層の積層体がゲート絶縁層に相当する。   Next, the gate insulating layer 306 is formed with a single layer or a stacked structure by a plasma CVD method or a sputtering method. In a particularly preferable mode, a three-layer structure including an insulator layer 306a made of silicon nitride, an insulator layer 306b made of silicon oxide, and an insulator layer 306c made of silicon nitride corresponds to the gate insulating layer.

次に、ゲート絶縁層306上に、感光性物質350を形成する(図15(B)参照。)。この感光性物質350は、実施の形態2で示したように、ポジ型の感光性物質を用いることが好ましく、本実施の形態では感光性樹脂を用いる。感光性物質351上の、ゲート絶縁層306を除去してコンタクトホールを形成したい場所にレーザ照射装置によるレーザ光370を照射する。レーザ光370を照射された領域351は感光される(図15(C)参照。)。感光した部分をエッチングによって除去した後、その感光性物質350をマスクとして、ゲート絶縁層306をエッチングし、貫通孔347を形成する。     Next, a photosensitive material 350 is formed over the gate insulating layer 306 (see FIG. 15B). As shown in Embodiment Mode 2, a positive photosensitive material is preferably used as the photosensitive material 350, and a photosensitive resin is used in this embodiment mode. A portion of the photosensitive material 351 on which the gate insulating layer 306 is removed and a contact hole is to be formed is irradiated with a laser beam 370 from a laser irradiation apparatus. The region 351 irradiated with the laser light 370 is exposed (see FIG. 15C). After the exposed portion is removed by etching, the gate insulating layer 306 is etched using the photosensitive material 350 as a mask to form a through hole 347.

次に再度感光性物質352を形成する。この感光性物質352は、貫通孔347を形成する際に除去した領域351を覆うためであり、開口部となっている領域351の部分をのみを液滴吐出法などで覆ってもよい。この感光性物質352のゲート電極層304を形成する領域353に、レーザ照射装置によってレーザ光371を照射する。領域353は感光し、領域351と同様にエッチングによって除去される(図16(A)参照。)。     Next, a photosensitive material 352 is formed again. This photosensitive material 352 is for covering the region 351 removed when the through-hole 347 is formed, and only the portion of the region 351 that is an opening may be covered by a droplet discharge method or the like. A region 353 of the photosensitive material 352 where the gate electrode layer 304 is formed is irradiated with laser light 371 by a laser irradiation apparatus. The region 353 is exposed and is removed by etching similarly to the region 351 (see FIG. 16A).

感光した領域は除去された後、凹部が形成される。この凹部に液滴吐出装置380によって導電性材料を含む組成物を吐出し、ゲート電極層304が形成される。本発明を用いると、ゲート電極層104のチャネル方向の幅を狭くできるため、より低抵抗化し、移動度が向上する。     After the exposed area is removed, a recess is formed. A composition including a conductive material is discharged into the recess by a droplet discharge device 380, whereby the gate electrode layer 304 is formed. When the present invention is used, the width of the gate electrode layer 104 in the channel direction can be narrowed, so that resistance is further reduced and mobility is improved.

感光性物質352を除去し、第1の電極層317を液滴吐出法で形成する。第1の電極層317とソースまたはドレイン電極層314とを、先に形成した貫通孔347において電気的に接続する。   The photosensitive material 352 is removed, and the first electrode layer 317 is formed by a droplet discharge method. The first electrode layer 317 and the source or drain electrode layer 314 are electrically connected through the previously formed through hole 347.

その後、実施の形態2同様に絶縁層321を形成し、第1の電極層上に開口部を設けたのち、電界発光層322、第2の電極層323を形成する。さらに、シール材を形成し、封止基板を用いて封止する。その後、ゲート電極層、またはソース電極層又はドレイン電極層にフレキシブル配線基板を接続しても良い。以上によって、表示機能を有する表示パネルを作製することができる。   After that, an insulating layer 321 is formed as in Embodiment Mode 2, and an opening is provided over the first electrode layer. Then, an electroluminescent layer 322 and a second electrode layer 323 are formed. Further, a sealing material is formed and sealed using a sealing substrate. After that, the flexible wiring board may be connected to the gate electrode layer, the source electrode layer, or the drain electrode layer. Through the above, a display panel having a display function can be manufactured.

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。     As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a display panel can be easily manufactured even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. Can do.

パターンを形成する被形成領域に、凹部を形成する前処理を行うことによって、パターンを所望な形状に形成できる。また、レーザ光照射の微細な加工により、パターンの細線化も自由に設計できる。本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。     A pattern can be formed into a desired shape by performing a pretreatment for forming a recess in a region where a pattern is to be formed. In addition, a fine pattern can be freely designed by fine processing of laser light irradiation. According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態5)
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて表示装置を形成することができるが、発光素子を用いて、なおかつ、該発光素子を駆動するトランジスタとしてN型トランジスタを用いた場合、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。ここでは、それぞれの場合に応じた発光素子の積層構造について、図19を用いて説明する。
(Embodiment 5)
A thin film transistor is formed by applying the present invention, and a display device can be formed using the thin film transistor. When a light emitting element is used and an N-type transistor is used as a transistor for driving the light emitting element, The light emitted from the light emitting element performs any one of bottom emission, top emission, and dual emission. Here, a stacked structure of light-emitting elements corresponding to each case will be described with reference to FIGS.

また、本実施の形態では、本発明を適用したチャネル保護型の薄膜トランジスタ481を用いる。チャネル保護膜は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。チャネル保護膜としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)、感光性または非感光性の有機材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど)、低誘電率であるLow k材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)を用いることもできる。塗布法で得られるTOF膜やSOG膜なども用いることができる。   In this embodiment, a channel protective thin film transistor 481 to which the present invention is applied is used. For the channel protective film, polyimide, polyvinyl alcohol, or the like may be dropped using a droplet discharge method. As a result, the exposure process can be omitted. Channel protective films include inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, etc.), photosensitive or non-photosensitive organic materials (organic resin materials) (polyimide, acrylic, polyamide, polyimide amide, resist , Benzocyclobutene, etc.), a low-k material having a low dielectric constant, or a film made of a plurality of kinds, or a stack of these films. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. You may use the material which has. As a manufacturing method, a vapor deposition method such as a plasma CVD method or a thermal CVD method, or a sputtering method can be used. Alternatively, a droplet discharge method or a printing method (a method for forming a pattern such as screen printing or offset printing) can be used. A TOF film or an SOG film obtained by a coating method can also be used.

まず、光が基板480側に放射する場合、つまり下面放射を行う場合について、図19(A)を用いて説明する。この場合、トランジスタ481に電気的に接続するように、ソース電極層又はドレイン電極層482、第1の電極484、電界発光層485、第2の電極486が順に積層される。次に、光が基板480と反対側に放射する場合、つまり上面放射を行う場合について、図19(B)を用いて説明する。トランジスタ481に電気的に接続するソース電極層又はドレイン電極層462、第1の電極463、電界発光層464、第2の電極465が順に積層される。上記構成により、第1の電極463において光が透過しても、該光はソース電極層又はドレイン電極層462において反射され、基板480と反対側に放射する。なお、本構成では、第1の電極463には透光性を有する材料を用いる必要はない。最後に、光が基板480側とその反対側の両側に放射する場合、つまり両面放射を行う場合について、図19(C)を用いて説明する。トランジスタ481に電気的に接続するソース電極層又はドレイン電極層配線471、第1の電極472、電界発光層473、第2の電極474が順に積層される。このとき、第1の電極472と第2の電極474のどちらも透光性を有する材料、又は光を透過できる厚さで形成すると、両面放射が実現する。   First, the case where light is emitted to the substrate 480 side, that is, the case where bottom emission is performed will be described with reference to FIG. In this case, the source or drain electrode layer 482, the first electrode 484, the electroluminescent layer 485, and the second electrode 486 are stacked in this order so as to be electrically connected to the transistor 481. Next, the case where light is emitted to the side opposite to the substrate 480, that is, the case where top emission is performed will be described with reference to FIG. A source or drain electrode layer 462 electrically connected to the transistor 481, a first electrode 463, an electroluminescent layer 464, and a second electrode 465 are sequentially stacked. With the above structure, even when light is transmitted through the first electrode 463, the light is reflected by the source or drain electrode layer 462 and emitted to the side opposite to the substrate 480. Note that in this structure, it is not necessary to use a light-transmitting material for the first electrode 463. Lastly, a case where light is emitted to the substrate 480 side and both sides opposite thereto, that is, a case where dual emission is performed will be described with reference to FIG. A source or drain electrode layer wiring 471 which is electrically connected to the transistor 481, a first electrode 472, an electroluminescent layer 473, and a second electrode 474 are sequentially stacked. At this time, when both the first electrode 472 and the second electrode 474 are formed using a light-transmitting material or a thickness capable of transmitting light, dual emission is realized.

発光素子は、電界発光層を第1の電極と第2の電極で挟んだ構成になっている。第1の電極及び第2の電極は仕事関数を考慮して材料を選択する必要があり、そして第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。本実施の形態では、駆動用TFTの極性がNチャネル型であるため、第1の電極を陰極、第2の電極を陽極とすると好ましい。また駆動用TFTの極性がpチャネル型である場合、第1の電極を陽極、第2の電極を陰極とするとよい。   The light emitting element has a structure in which an electroluminescent layer is sandwiched between a first electrode and a second electrode. It is necessary to select materials for the first electrode and the second electrode in consideration of a work function, and both the first electrode and the second electrode can be an anode or a cathode depending on a pixel configuration. In this embodiment mode, since the polarity of the driving TFT is an N-channel type, it is preferable that the first electrode be a cathode and the second electrode be an anode. In the case where the polarity of the driving TFT is a p-channel type, the first electrode may be an anode and the second electrode may be a cathode.

また第1の電極が陽極であった場合、電界発光層は、陽極側から、HIL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)の順に積層するのが好ましい。また、第1の電極が陰極である場合はその逆となり、陰極側からEIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極である陽極の順に積層するのが好ましい。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることがでる。   When the first electrode is an anode, the electroluminescent layer is formed from the anode side from the HIL (hole injection layer), HTL (hole transport layer), EML (light-emitting layer), ETL (electron transport layer), EIL ( It is preferable to laminate in the order of the electron injection layer). When the first electrode is a cathode, the reverse is true, and from the cathode side, EIL (electron injection layer), ETL (electron transport layer), EML (light emitting layer), HTL (hole transport layer), HIL (hole injection) Layer) and the anode as the second electrode are preferably laminated in this order. The electroluminescent layer can have a single layer structure or a mixed structure in addition to the laminated structure.

また、電界発光層として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。 In addition, as the electroluminescent layer, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask, respectively. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. In this case, a mask is not used. Both are preferable because RGB can be separately applied.

また上面放射型の場合で、第2の電極に透光性を有するITOやITSOを用いる場合、ベンゾオキサゾール誘導体(BzOS)にLiを添加したBzOS−Liなどを用いることができる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい。 In the case of a top emission type, in the case where light-transmitting ITO or ITSO is used for the second electrode, BzOS-Li in which Li is added to a benzoxazole derivative (BzOS) or the like can be used. Further, for example, EML may be Alq 3 doped with a dopant corresponding to each emission color of R, G, and B (DCM in the case of R, DMQD in the case of G).

なお、電界発光層は上記材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電界発光層の材料は、有機材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料として用いることができる。以下発光素子を形成する材料について詳細に述べる。 Note that the electroluminescent layer is not limited to the above materials. For example, instead of CuPc or PEDOT, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) and α-NPD or rubrene can be co-evaporated to improve the hole injection property. The material of the electroluminescent layer can be used as an organic material (including a low molecule or a polymer), or a composite material of an organic material and an inorganic material. Hereinafter, materials for forming the light emitting element will be described in detail.

電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(5−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。また正孔輸送性の高い物質としては、例えば4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4'−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4',4''−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4',4''−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物が挙げられる。 Among the charge injecting and transporting materials, materials having a particularly high electron transporting property include, for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (5-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), Bis (10-hydroxybenzo [h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), quinoline skeleton or benzoquinoline Examples thereof include metal complexes having a skeleton. As a substance having a high hole-transport property, for example, 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: α-NPD), 4,4′-bis [ N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (abbreviation: TPD) or 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine (abbreviation: TDATA) ), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine (abbreviation: MTDATA) (ie, benzene ring-nitrogen) And a compound having a bond of

また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF2)等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Alq3のような電子輸送性の高い物質とマグネシウム(Mg)のようなアルカリ土類金属との混合物であってもよい。 Among the charge injecting and transporting materials, materials having particularly high electron injecting properties include alkali metals or alkaline earths such as lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF 2 ) and the like. Metal compounds can be mentioned. In addition, a mixture of a substance having a high electron transport property such as Alq 3 and an alkaline earth metal such as magnesium (Mg) may be used.

電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物(MoOx)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)、マンガン酸化物(MnOx)等の金属酸化物が挙げられる。また、この他、フタロシアニン(略称:H2Pc)や銅フタロシアニン(CuPC)等のフタロシアニン系の化合物が挙げられる。 Among the charge injecting and transporting materials, examples of the material having a high hole injecting property include molybdenum oxide (MoOx), vanadium oxide (VOx), ruthenium oxide (RuOx), tungsten oxide (WOx), and manganese oxide. Examples thereof include metal oxides such as (MnOx). In addition, phthalocyanine compounds such as phthalocyanine (abbreviation: H 2 Pc) and copper phthalocyanine (CuPC) can be given.

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター(着色層)を設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルター(着色層)を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。   The light emitting layer may be configured to perform color display by forming light emitting layers having different emission wavelength bands for each pixel. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, by providing a filter (colored layer) that transmits light in the emission wavelength band on the light emission side of the pixel, the color purity is improved and the pixel portion is mirrored (reflected). Prevention can be achieved. By providing the filter (colored layer), it is possible to omit a circularly polarized plate that has been considered necessary in the past, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

発光材料には様々な材料がある。低分子系有機発光材料では、4−ジシアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル) −4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−(1,1,7,7−テトラメチルジュロリジル−9-エニル) −4H−ピラン(略称:DPA)、ペリフランテン、2,5−ジシアノ−1,4−ビス(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−エニル)ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)等を用いることができる。また、この他の物質でもよい。 There are various kinds of light emitting materials. In the low molecular weight organic light emitting material, 4-dicyanomethylene-2-methyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DCJT), 4- Dicyanomethylene-2-t-butyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DPA), periflanthene, 2,5-dicyano-1, 4-bis (10-methoxy-1,1,7,7-tetramethyljulolidyl-9-enyl) benzene, N, N′-dimethylquinacridone (abbreviation: DMQd), coumarin 6, coumarin 545T, tris (8 -Quinolinolato) Aluminum (abbreviation: Alq 3 ), 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation: DPA), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), etc. Can . Other substances may also be used.

一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、順に陰極、有機発光層、陽極となる。しかし、高分子系有機発光材料を用いた発光層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合2層構造となる。具体的には、順に陰極、発光層、正孔輸送層、陽極という構造である。 On the other hand, the high molecular organic light emitting material has higher physical strength than the low molecular weight material, and the durability of the device is high. In addition, since the film can be formed by coating, the device can be manufactured relatively easily. The structure of the light emitting element using the high molecular weight organic light emitting material is basically the same as that when the low molecular weight organic light emitting material is used, and sequentially becomes a cathode, an organic light emitting layer, and an anode. However, when forming a light emitting layer using a high molecular weight organic light emitting material, it is difficult to form a laminated structure as in the case of using a low molecular weight organic light emitting material. . Specifically, the structure is a cathode, a light emitting layer, a hole transport layer, and an anode in this order.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。   Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2'−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。   The polyparaphenylene vinylene system includes derivatives of poly (paraphenylene vinylene) [PPV], poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. The polyparaphenylene series includes derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。   Note that when a hole-transporting polymer-based organic light-emitting material is sandwiched between an anode and a light-emitting polymer-based organic light-emitting material, hole injection properties from the anode can be improved. In general, an acceptor material dissolved in water is applied by spin coating or the like. In addition, since it is insoluble in an organic solvent, it can be stacked with the above-described light-emitting organic light-emitting material. Examples of the hole-transporting polymer organic light emitting material include a mixture of PEDOT and camphor sulfonic acid (CSA) as an acceptor material, a mixture of polyaniline [PANI] and polystyrene sulfonic acid [PSS] as an acceptor material, and the like. .

また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を設けた構成としてカラー表示を可能にすることができる。 The light emitting layer can be configured to emit monochromatic or white light. In the case of using a white light emitting material, color display can be made possible by providing a filter (colored layer) that transmits light of a specific wavelength on the light emission side of the pixel.

白色に発光する発光層を形成するには、例えば、Alq3、部分的に赤色発光色素であるナイルレッドをドープしたAlq3、Alq3、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法によりELを形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。 To form a light emitting layer that emits white light, for example, Alq 3, Alq 3, Alq 3 doped with Nile Red which is partly red light emitting pigment, p-EtTAZ, by TPD (aromatic diamine) evaporation A white color can be obtained by sequentially laminating. In the case where the EL is formed by a coating method using spin coating, it is preferable that baking is performed by vacuum heating after coating. For example, a poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS) that acts as a hole injection layer is applied and baked on the entire surface, and then a luminescent center dye (1, 1,4,4-tetraphenyl-1,3-butadiene (TPB), 4-dicyanomethylene-2-methyl-6- (p-dimethylamino-styryl) -4H-pyran (DCM1), Nile Red, Coumarin 6 Etc.) A doped polyvinyl carbazole (PVK) solution may be applied to the entire surface and fired.

発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。   The light emitting layer can also be formed as a single layer, and an electron transporting 1,3,4-oxadiazole derivative (PBD) may be dispersed in hole transporting polyvinyl carbazole (PVK). Further, white light emission can be obtained by dispersing 30 wt% PBD as an electron transporting agent and dispersing an appropriate amount of four kinds of dyes (TPB, coumarin 6, DCM1, Nile red). In addition to the light-emitting element that can emit white light as shown here, a light-emitting element that can obtain red light emission, green light emission, or blue light emission can be manufactured by appropriately selecting the material of the light-emitting layer.

さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。   Furthermore, a triplet excitation material containing a metal complex or the like may be used for the light emitting layer in addition to a singlet excitation light emitting material. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。 Examples of triplet excited luminescent materials include those using a metal complex as a dopant, and metal complexes having a third transition series element platinum as the central metal and metal complexes having iridium as the central metal are known. Yes. The triplet excited light-emitting material is not limited to these compounds, and a compound having the above structure and having an element belonging to group 8 to 10 in the periodic table as a central metal can also be used.

以上に掲げる発光層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。   The substances forming the light-emitting layer listed above are examples, and functionalities such as a hole injection transport layer, a hole transport layer, an electron injection transport layer, an electron transport layer, a light emission layer, an electron block layer, and a hole block layer are included. A light emitting element can be formed by appropriately stacking each layer. Moreover, you may form the mixed layer or mixed junction which combined these each layer. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, it is possible to provide a modification with an electrode for this purpose or a dispersed light-emitting material. Can be permitted without departing from the spirit of the present invention.

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくは実施例2で示すようなアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。   A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method as described in Embodiment 2. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be slowed and the reliability of the light emitting device can be improved.

よって、図19には図示していないが、基板480の対向基板にフィルタ(着色層)を形成してもよい。フィルタ(着色層)は液滴吐出法によって形成することができ、その場合、前述の下地前処理としてレーザ光照射処理などを適用することができる。本発明の下地膜により、所望なパターンに密着性よくフィルタ(着色層)を形成することができる。フィルタ(着色層)を用いると、高精細な表示を行うこともできる。フィルタ(着色層)により、各RGBの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。   Therefore, although not shown in FIG. 19, a filter (colored layer) may be formed on the counter substrate of the substrate 480. The filter (colored layer) can be formed by a droplet discharge method. In that case, laser light irradiation treatment or the like can be applied as the above-described base pretreatment. With the base film of the present invention, a filter (colored layer) can be formed in a desired pattern with good adhesion. When a filter (colored layer) is used, high-definition display can be performed. This is because a broad peak can be corrected to be sharp in the emission spectrum of each RGB by the filter (colored layer).

以上、各RGBの発光を示す材料を形成する場合を説明したが、単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。フィルタ(着色層)や色変換層は、例えば第2の基板(封止基板)に形成し、基板へ張り合わせればよい。また上述したように、単色の発光を示す材料、フィルタ(着色層)、及び色変換層のいずれも液滴吐出法により形成することができる。   As described above, the case where a material that emits light of each RGB is formed has been described. However, full color display can be performed by forming a material that emits light of a single color and combining a color filter and a color conversion layer. The filter (colored layer) and the color conversion layer may be formed, for example, on the second substrate (sealing substrate) and attached to the substrate. Further, as described above, any of the material exhibiting monochromatic light emission, the filter (colored layer), and the color conversion layer can be formed by a droplet discharge method.

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの発光表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。   Of course, monochromatic light emission may be displayed. For example, an area color type light emitting display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.

上記構成において、陰極としては、仕事関数が小さい材料を用いることが可能で、例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。電界発光層は、単層型、積層型、また層の界面がない混合型のいずれでもよい。またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料や、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物(昇華性を有さず、且つ分子数が20以下、又は連鎖する分子の長さが10μm以下の有機化合物を指していう)、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。第1の電極484、463、472は光を透過する透明導電膜を用いて形成し、例えばITO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。なお、第1の電極484、463、472形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。隔壁(土手ともいう)は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。   In the above configuration, a material having a small work function can be used as the cathode, and for example, Ca, Al, CaF, MgAg, AlLi, or the like is desirable. The electroluminescent layer may be any of a single layer type, a laminated type, and a mixed type having no layer interface. It is also formed from singlet materials, triplet materials, or combinations thereof, charge injection / transport materials containing organic compounds or inorganic compounds, and light-emitting materials, and low molecular organic compounds and medium molecular organic compounds (sublimation) based on the number of molecules. And an organic compound having a molecular number of 20 or less, or a chained molecule having a length of 10 μm or less), including one or more layers selected from macromolecular organic compounds, You may combine with the injection | pouring transport property or a hole injection transport property inorganic compound. The first electrodes 484, 463, and 472 are formed using a transparent conductive film that transmits light. For example, in addition to ITO and ITSO, a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide is used. Use. Note that plasma treatment in an oxygen atmosphere or heat treatment in a vacuum atmosphere is preferably performed before the first electrodes 484, 463, and 472 are formed. A partition wall (also referred to as a bank) is formed using a material containing silicon, an organic material, and a compound material. A porous film may be used. However, it is preferable to use a photosensitive or non-photosensitive material such as acrylic or polyimide because the side surface has a shape in which the radius of curvature continuously changes and the upper thin film is formed without being cut off. This embodiment mode can be freely combined with the above embodiment modes.

(実施の形態6)
本発明の実施の形態について、図35〜図40、図45を用いて説明する。より詳しくは、本発明を適用した表示装置(液晶表示装置)の作製方法について説明する。まず、本発明を適用した、チャネルエッチ型の薄膜トランジスタを有する表示装置の作製方法について説明する。図35〜図40(A)は表示装置画素部の上面図であり、図35〜図40の(B)は、図35〜図40(A)における線G―Hによる断面図である。
(Embodiment 6)
An embodiment of the present invention will be described with reference to FIGS. 35 to 40 and FIG. More specifically, a method for manufacturing a display device (liquid crystal display device) to which the present invention is applied will be described. First, a method for manufacturing a display device having a channel-etched thin film transistor to which the present invention is applied will be described. 35 to 40A are top views of the display device pixel portion, and FIGS. 35 to 40B are cross-sectional views taken along line GH in FIGS. 35 to 40A.

基板5100の上に、下地前処理として下地膜5101を形成する。基板5100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板5100の表面が平坦化されるようにCMP法などによって、研磨しても良い。なお、基板5100上に、絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板5100からの汚染物質などを遮断する効果がある。ガラス基板よりの汚染を防ぐための下地層を形成する場合は、その上に液滴吐出法によって形成するゲート電極層5103の下地前処理として下地膜5101を形成する。   A base film 5101 is formed over the substrate 5100 as a base pretreatment. As the substrate 5100, a glass substrate made of barium borosilicate glass, alumino borosilicate glass, or the like, a quartz substrate, a silicon substrate, a metal substrate, a stainless steel substrate, or a plastic substrate having heat resistance that can withstand the processing temperature in this manufacturing process is used. Further, polishing may be performed by a CMP method or the like so that the surface of the substrate 5100 is planarized. Note that an insulating layer may be formed over the substrate 5100. The insulating layer is formed as a single layer or a stacked layer using an oxide material or a nitride material containing silicon by a known method such as a CVD method, a plasma CVD method, a sputtering method, or a spin coating method. This insulating layer is not necessarily formed, but has an effect of blocking contaminants from the substrate 5100. In the case of forming a base layer for preventing contamination from the glass substrate, a base film 5101 is formed thereon as a base pretreatment for the gate electrode layer 5103 formed by a droplet discharge method.

本実施の形態では、下地膜5101として撥液性物質を形成する(図35参照。)。本実施の形態では、スピンコート法による全面塗布を行うが、液滴吐出法などによりパターンの被形成領域付近に選択的に形成しても良い。     In this embodiment mode, a liquid-repellent substance is formed as the base film 5101 (see FIG. 35). In this embodiment mode, the entire surface is applied by a spin coating method, but may be selectively formed in the vicinity of a pattern formation region by a droplet discharge method or the like.

次に、ゲート電極層が形成される領域にレーザ装置によりレーザ光5171aを照射し、下地膜を改質処理する(図36参照。)。この改質処理により、下地膜5102a、5102bは、上に積層されるゲート電極層を形成する導電性材料を含む組成物に対してより親液化される。よって、下地膜5102a、5102bと、その周囲の下地膜とでは、導電性材料を含む組成物に対して撥液性(親液性)の程度に差が生じる。     Next, the base film is modified by irradiating the region where the gate electrode layer is formed with laser light 5171a by a laser device (see FIG. 36). By this modification treatment, the base films 5102a and 5102b are made more lyophilic with respect to the composition containing the conductive material forming the gate electrode layer stacked thereover. Therefore, there is a difference in the degree of liquid repellency (lyophilicity) between the base films 5102a and 5102b and the surrounding base films with respect to the composition containing a conductive material.

レーザ光により改質処理された下地膜5102a、5102bの領域に、導電性材料を含む組成物の液滴を、液滴吐出装置5180aによって吐出し、ゲート電極層5103、容量配線層5104を形成する(図37参照。)。吐出された液滴は、下地膜上において、周囲の下地膜より親液性の高い(より撥液性が低い)下地膜5102a、5102bの領域に形成される。液滴が吐出されるノズルの吐出口の大きさが、形成したい所望の大きさより大きい場合であっても、親液性を高める(撥液性を低める)処理をその被形成領域に施すことによって、液滴は、被形成領域のみに付着し、細線化された導電層が形成される。被形成領域とその周囲の領域とで、撥液性(親液性)の程度に差を生じさせているので、液滴は周囲の領域でははじかれ、より親液性の高い形成領域に留まるからである。     A droplet of a composition containing a conductive material is discharged by a droplet discharge device 5180a to the regions of the base films 5102a and 5102b modified by laser light, so that the gate electrode layer 5103 and the capacitor wiring layer 5104 are formed. (See FIG. 37). The discharged droplets are formed on the base film in regions of the base films 5102a and 5102b that are higher in lyophilicity (lower in liquid repellency) than the surrounding base film. Even when the size of the discharge port of the nozzle from which the liquid droplet is discharged is larger than the desired size, it is possible to increase the lyophilicity (decrease the liquid repellency) on the formation area. The droplets adhere only to the formation region, and a thin conductive layer is formed. Since there is a difference in the degree of liquid repellency (lyophilicity) between the formation area and the surrounding area, the droplets are repelled in the surrounding area and remain in the more lyophilic formation area. Because.

本発明を用いると、ゲート電極層5103など、微細なパターンを形成したい場合、液滴の吐出口が多少大きくても、液滴が形成領域上で広がらず、細線化できる。また液滴の液量を制御することによって、その導電層の膜厚制御も可能になる。本実施の形態のように、レーザ光照射により膜の改質を行うと、レーザ光は微細な加工ができるため、微細な配線や、電極などを制御性よく形成することができる。また、液滴吐出法を組み合わせることで、スピンコート法などによる全面塗布形成に比べ、材料のロスが防げ、コストダウンが可能になる。     By using the present invention, when a fine pattern such as the gate electrode layer 5103 is to be formed, even if the droplet discharge port is somewhat large, the droplet does not spread on the formation region and can be thinned. Further, by controlling the amount of liquid droplets, the film thickness of the conductive layer can be controlled. When the film is modified by laser light irradiation as in this embodiment mode, since the laser light can be processed finely, fine wirings, electrodes, and the like can be formed with high controllability. Further, by combining the droplet discharge method, material loss can be prevented and costs can be reduced as compared with the entire surface coating formation by spin coating method or the like.

本実施の形態で下地前処理として形成する下地膜5101は、ゾルゲル法のディップコーティング法、スピンコーティング法、液滴吐出法、イオンプレーティング法、イオンビーム法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法、又は陽極酸化法により形成することができる。また物質は、その形成方法により膜としての連続性を有さなくても良い。ディップコーティング法、スピンコーティング法等の塗布法により形成する場合、溶媒を除去する必要があるとき、焼成したり、乾燥すればよい。   The base film 5101 formed as the base pretreatment in this embodiment is a sol-gel dip coating method, a spin coating method, a droplet discharge method, an ion plating method, an ion beam method, a CVD method, a sputtering method, or an RF magnetron sputtering. It can be formed by a method, a plasma spraying method, a plasma spraying method, or an anodic oxidation method. The substance may not have continuity as a film depending on the formation method. When the film is formed by a coating method such as a dip coating method or a spin coating method, it may be fired or dried when the solvent needs to be removed.

また、下地膜5101としてスパッタリング法や蒸着法などの方法により、Ti(チタン)、W(タングステン)、Cr(クロム)、Ta(タンタル)、Ni(ニッケル)、Mo(モリブデン)などの金属材料若しくはその酸化物で形成される下地膜5101を形成してもよい。   Further, a metal material such as Ti (titanium), W (tungsten), Cr (chromium), Ta (tantalum), Ni (nickel), Mo (molybdenum) or the like can be formed as the base film 5101 by a method such as sputtering or vapor deposition. A base film 5101 formed using the oxide may be formed.

下地膜5101は0.01〜10nmの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。下地膜として、金属材料や、3d遷移元素を用いて、下地膜が導電性を有している場合、導電層形成領域以外の下地膜においては、下記の2つの方法を行うことが望ましい。   The base film 5101 may be formed with a thickness of 0.01 to 10 nm. However, since the base film 5101 may be formed extremely thin, it does not necessarily have a layer structure. When the base film has conductivity using a metal material or a 3d transition element as the base film, the following two methods are desirably performed on the base film other than the conductive layer formation region.

第1の方法としては、ゲート電極層5103と重ならない下地膜5101(つまり周囲のより高い撥液性を示す領域)を絶縁化して、絶縁体層を形成する。つまり、ゲート電極層5103と重ならない下地膜5101を酸化して絶縁化する。このように、下地膜5101を酸化して絶縁化する場合には、下地膜5101を0.01〜10nmの厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。   As a first method, an insulating layer is formed by insulating a base film 5101 that does not overlap with the gate electrode layer 5103 (that is, a surrounding region having higher liquid repellency). That is, the base film 5101 which does not overlap with the gate electrode layer 5103 is oxidized to be insulated. As described above, in the case where the base film 5101 is oxidized to be insulated, it is preferable to form the base film 5101 with a thickness of 0.01 to 10 nm, so that the base film 5101 can be easily oxidized. As a method of oxidizing, a method of exposing to an oxygen atmosphere or a method of performing heat treatment may be used.

第2の方法としては、ゲート電極層5103の形成領域(導電性材料を含む組成物の吐出領域)に選択的に形成する。下地膜5101は、液滴吐出法などを用いて、基板上に選択的に形成してもよいし、全面に形成した後、ゲート電極層5103をマスクとして選択的に下地膜5101をエッチングして除去してもよい。この工程を用いる場合には下地膜5101の厚さに制約はない。   As a second method, the gate electrode layer 5103 is selectively formed in a formation region (a discharge region of a composition containing a conductive material). The base film 5101 may be selectively formed over the substrate by a droplet discharge method or the like, or after being formed over the entire surface, the base film 5101 is selectively etched using the gate electrode layer 5103 as a mask. It may be removed. When this step is used, there is no restriction on the thickness of the base film 5101.

また、他の方法として、液滴吐出法によるパターンのその形成領域との密着性を上げるために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。   As another method, an organic material substance that functions as an adhesive may be formed in order to improve the adhesion of the pattern formed by the droplet discharge method to the formation region. Organic material (organic resin material) (polyimide, acrylic) or skeleton structure is composed of a bond of silicon (Si) and oxygen (O), a material containing at least hydrogen as a substituent, or fluorine, alkyl group as a substituent, Alternatively, a material having at least one of aromatic hydrocarbons may be used.

ゲート電極層5103、容量配線層5104の形成は、液滴吐出手段を用いて行う。     The gate electrode layer 5103 and the capacitor wiring layer 5104 are formed using a droplet discharge unit.

液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜5101を形成する工程を行ったが、この処理工程は、ゲート電極層5103、容量配線層5104を形成した後にも行っても良い。   As the base pretreatment of the conductive layer formed using the droplet discharge method, the above-described step of forming the base film 5101 was performed. This treatment step is performed even after the gate electrode layer 5103 and the capacitor wiring layer 5104 are formed. You can go.

また、液滴吐出法により、ゲート電極層5103、容量配線層5104を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。   Alternatively, after the gate electrode layer 5103 and the capacitor wiring layer 5104 are formed by discharging a composition by a droplet discharge method, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-like object on the surface, or the surface may be pressed vertically with a flat plate-like object. A heating step may be performed when pressing. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method.

本発明によりゲート電極層の線幅は5μm以下となるような配線が形成できる。   According to the present invention, it is possible to form a wiring in which the line width of the gate electrode layer is 5 μm or less.

次に、ゲート電極層5103、容量配線層5104の上にゲート絶縁層5105を形成する(図38参照。)。ゲート絶縁層5105としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよく、積層でも単層でもよい。本実施の形態では、窒化珪素膜、酸化珪素膜、窒化珪素膜3層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、2層からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やNiB膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。   Next, a gate insulating layer 5105 is formed over the gate electrode layer 5103 and the capacitor wiring layer 5104 (see FIG. 38). The gate insulating layer 5105 may be formed using a known material such as a silicon oxide material or a nitride material, and may be a stacked layer or a single layer. In this embodiment, a stacked layer of a silicon nitride film, a silicon oxide film, and a silicon nitride film is used. Alternatively, a single layer or a double layer of silicon oxynitride film may be used. A silicon nitride film having a dense film quality is preferably used. In addition, when silver or copper is used for a conductive layer formed by a droplet discharge method, if a silicon nitride film or a NiB film is formed thereon as a barrier film, diffusion of impurities can be prevented and the surface can be planarized. is there. Note that in order to form a dense insulating film with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in a reaction gas and mixed into the formed insulating film.

次に半導体層を形成する。一導電性型を有する半導体層は必要に応じて形成すればよい。本実施の形態では、半導体層5106と一導電型を有する半導体層としてN型半導体層5107を積層する(図38参照。)。またN型半導体層を形成し、Nチャネル型TFTのNMOS構造、P型半導体層を形成したPチャネル型TFTのPMOS構造、Nチャネル型TFTとPチャネル型TFTとのCMOS構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、Nチャネル型TFT、Pチャネル型TFTを形成することもできる。   Next, a semiconductor layer is formed. A semiconductor layer having one conductivity type may be formed as necessary. In this embodiment mode, an N-type semiconductor layer 5107 is stacked as the semiconductor layer 5106 and a semiconductor layer having one conductivity type (see FIG. 38). In addition, an N-type semiconductor layer is formed, and an NMOS structure of an N-channel TFT, a PMOS structure of a P-channel TFT having a P-type semiconductor layer, and a CMOS structure of an N-channel TFT and a P-channel TFT are manufactured. it can. In order to impart conductivity, an element imparting conductivity is added by doping, and an impurity region is formed in the semiconductor layer, whereby an N-channel TFT or a P-channel TFT can be formed.

本実施の形態では、半導体として、非晶質半導体を用いる。半導体層を形成し、その後、プラズマCVD法等により一導電型を有する半導体層としてN型半導体層を形成する。   In this embodiment mode, an amorphous semiconductor is used as the semiconductor. A semiconductor layer is formed, and then an N-type semiconductor layer is formed as a semiconductor layer having one conductivity type by a plasma CVD method or the like.

続いて、レジストやポリイミド等の絶縁体からなるマスクを用いて、半導体層、N型半導体層を同時にパターン加工し、半導体層5106、N型半導体層5107を形成する(図38参照。)。マスクは組成物を選択的に吐出して形成することができる。マスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   Subsequently, using a mask made of an insulator such as resist or polyimide, the semiconductor layer and the N-type semiconductor layer are simultaneously patterned to form a semiconductor layer 5106 and an N-type semiconductor layer 5107 (see FIG. 38). The mask can be formed by selectively discharging a composition. For the mask, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, a melamine resin, or a urethane resin is used. Also, using organic materials such as benzocyclobutene, parylene, flare, permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers, etc. And formed by a droplet discharge method. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

また、本実施の形態で、ゲート電極層5103、容量配線層5104を液滴吐出法によって形成する際、前処理として、下地膜を形成しレーザ光照射で改質処理をしたように、選択的にパターンを形成することもできる。本発明において、液滴吐出法により液滴を吐出してパターンを形成する際、パターンの被形成領域にレーザ光照射処理によって、改質処理を行うことができる。この改質処理を被形成領域にのみ行うことによって、被形成領域とその周囲の領域では、撥液性(親液性)の高さ(強さ)に差が生じ、撥液性が低い(親液性が高い)被形成領域のみ液滴が留まり、制御性よくパターンを形成することができる。この工程は、液状材料を用いる場合、あらゆる下地前処理として適用することができ、マスクが必ずしも必要なくなるため、工程が簡略化する効果がある。   In this embodiment mode, when the gate electrode layer 5103 and the capacitor wiring layer 5104 are formed by a droplet discharge method, as a pretreatment, a selective film is formed as if a base film was formed and a modification treatment was performed by laser light irradiation. A pattern can also be formed. In the present invention, when a pattern is formed by discharging droplets by a droplet discharge method, a modification process can be performed on a pattern formation region by a laser beam irradiation process. By performing this modification treatment only on the region to be formed, there is a difference in the height (strength) of liquid repellency (lyophilicity) between the region to be formed and the surrounding region, and the liquid repellency is low ( Droplets remain only in the formation region (which is highly lyophilic), and a pattern can be formed with good controllability. In the case where a liquid material is used, this step can be applied as any base pretreatment, and a mask is not necessarily required. Therefore, the step can be simplified.

導電性材料を含む組成物を吐出して、ソース電極層又はドレイン電極層5130、5108を形成し、該ソース電極層又はドレイン電極層5130、5108をマスクとして、半導体層5106及びN型半導体層5107をパターン加工して、半導体層5106を露出させる(図39参照。)。ソース電極層又はドレイン電極層5130、5108を形成する工程も、前述したゲート電極層5103を形成したときと同様に形成することができる。ソース電極層又はドレイン電極層5130は配線層としても機能する。   A composition containing a conductive material is discharged to form source or drain electrode layers 5130 and 5108, and the semiconductor layer 5106 and the N-type semiconductor layer 5107 are formed using the source or drain electrode layers 5130 and 5108 as masks. Then, the semiconductor layer 5106 is exposed (see FIG. 39). The step of forming the source or drain electrode layers 5130 and 5108 can be performed in a manner similar to that of forming the gate electrode layer 5103 described above. The source or drain electrode layer 5130 also functions as a wiring layer.

ソース電極層又はドレイン電極層5130、5108を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。   As a conductive material for forming the source or drain electrode layers 5130 and 5108, metal particles such as Ag (silver), Au (gold), Cu (copper), W (tungsten), and Al (aluminum) are mainly used. Compositions as components can be used. Further, light-transmitting indium tin oxide (ITO), ITSO made of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, or the like may be combined.

また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜を形成する工程を行い、かつ、この処理工程は、導電層を形成した後にも行っても良い。この工程により、層間の密着性が向上するため、表示装置の信頼性も向上することができる。   In addition, as the base pretreatment of the conductive layer formed using a droplet discharge method, the above-described step of forming the base film may be performed, and this treatment step may be performed after the conductive layer is formed. This step improves the adhesion between the layers, so that the reliability of the display device can also be improved.

続いて、ソース電極層又はドレイン電極層5108と接するように、ゲート絶縁層5105上に選択的に、導電性材料を含む組成物を吐出して、画素電極層5111を形成する(図40参照。)。画素電極層5111は、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。 Subsequently, a composition containing a conductive material is selectively discharged over the gate insulating layer 5105 so as to be in contact with the source or drain electrode layer 5108, so that the pixel electrode layer 5111 is formed (see FIG. 40). ). In the case of manufacturing a transmissive liquid crystal display panel, the pixel electrode layer 5111 is formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), tin oxide (SnO 2 ). ) And the like may be formed by firing and forming a predetermined pattern.

画素電極層5111は、ソース電極層又はドレイン電極層5108の形成前に、ゲート絶縁層5105上に選択的に形成することもできる。この場合、本実施の形態とはソース電極層又はドレイン電極層5108と、画素電極層5111の接続構造が、画素電極層の上にソース電極層又はドレイン電極層5108が積層する構造となる。画素電極層5111をソース電極層又はドレイン電極層5108より先に形成すると、平坦な形成領域に形成できるので、被覆性がよく、CMPなどの研磨処理も十分に行えるので平坦性よく形成できる。   The pixel electrode layer 5111 can be selectively formed over the gate insulating layer 5105 before the source or drain electrode layer 5108 is formed. In this case, this embodiment mode has a connection structure of the source or drain electrode layer 5108 and the pixel electrode layer 5111 in which the source or drain electrode layer 5108 is stacked over the pixel electrode layer. When the pixel electrode layer 5111 is formed before the source electrode layer or the drain electrode layer 5108, the pixel electrode layer 5111 can be formed in a flat formation region. Therefore, the pixel electrode layer 5111 can be formed in a flat formation region.

また、図49で示すように、ソース電極層又はドレイン電極層5108上に層間絶縁層となる絶縁物5150を形成し、配線層5152を介して、画素電極層5111と電気的に接続する構造を用いてもよい。この場合、開口部(コンタクトホール)を絶縁物5150を除去して形成するのではなく、絶縁物5150に対して撥液性を有する(撥液性の高い)物質5151をソース電極層又はドレイン電極層5108上に形成する。その後、絶縁物5150を含む組成物を塗布法などで塗布すると、撥液性を有する物質5151の形成されている領域を除いた領域に絶縁物5150は形成される(図49(A)参照。)。   In addition, as illustrated in FIG. 49, an insulator 5150 serving as an interlayer insulating layer is formed over the source or drain electrode layer 5108 and electrically connected to the pixel electrode layer 5111 through the wiring layer 5152. It may be used. In this case, the opening (contact hole) is not formed by removing the insulator 5150, but the substance 5151 having liquid repellency (high liquid repellency) with respect to the insulator 5150 is formed using the source electrode layer or the drain electrode. Formed on layer 5108. After that, when a composition including the insulator 5150 is applied by a coating method or the like, the insulator 5150 is formed in a region excluding a region where the substance 5151 having liquid repellency is formed (see FIG. 49A). ).

加熱、乾燥等によって絶縁物5150を固化して形成した後、撥液性を有する物質5151を除去し、開口部を形成する。この開口部を埋めるように配線層5152を形成し、この配線層5152に接するように画素電極層5111を形成する(図49(B)参照。)。この方法を用いると、エッチングによる開口部の形成が必要ないので工程が簡略化する効果がある。   After the insulator 5150 is solidified by heating, drying, or the like, the substance 5151 having liquid repellency is removed to form an opening. A wiring layer 5152 is formed so as to fill the opening, and a pixel electrode layer 5111 is formed so as to be in contact with the wiring layer 5152 (see FIG. 49B). When this method is used, there is an effect of simplifying the process because it is not necessary to form an opening by etching.

また、図49のようにソース電極層及びドレイン電極層上に層間絶縁層を形成する場合、他の開口部の形成方法を用いることもできる。この場合、絶縁物5150に感光性を有する絶縁物を用いる。感光性の絶縁物を層間絶縁層として形成したのち、その開口部を設けたい場所にレーザ光を照射し、その領域の絶縁物を感光させる。感光した絶縁物をエッチング等によって除去し、ソース電極層又はドレイン電極層に達する開口部(コンタクトホール)を形成する。この開口部に導電層を、ソース電極層又はドレイン電極層に接続するように形成し、この導電層に接続するように第1の電極層を形成する。本発明では、レーザ光の照射による改質、加工処理を行うため微細な加工が実現できる。   In the case where an interlayer insulating layer is formed over the source electrode layer and the drain electrode layer as shown in FIG. 49, another method for forming an opening can be used. In this case, a photosensitive insulator is used for the insulator 5150. After a photosensitive insulator is formed as an interlayer insulating layer, a laser beam is irradiated to a place where the opening is to be provided to expose the insulator in that region. The exposed insulator is removed by etching or the like, and an opening (contact hole) reaching the source electrode layer or the drain electrode layer is formed. A conductive layer is formed in the opening so as to be connected to the source electrode layer or the drain electrode layer, and a first electrode layer is formed so as to be connected to the conductive layer. In the present invention, since the modification and processing are performed by laser light irradiation, fine processing can be realized.

また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した酸化物導電性材料を用いても良い。スパッタリング法で画素電極層5111を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、画素電極層5111は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ITOと酸化珪素から構成されるITSOを用いて形成する。   Further, it is preferably formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), or the like by a sputtering method. More preferably, indium tin oxide containing silicon oxide is used by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO. In addition, an oxide conductive material containing silicon oxide and in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide may be used. After the pixel electrode layer 5111 is formed by a sputtering method, a mask layer may be formed by a droplet discharge method and formed into a desired pattern by etching. In this embodiment, the pixel electrode layer 5111 is formed using a light-transmitting conductive material by a droplet discharge method, specifically, ITSO including indium tin oxide, ITO, and silicon oxide. It forms using.

また、反射型の液晶表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて画素電極層5111を形成しても良い。   Further, when a reflective liquid crystal display panel is manufactured, metal particles such as Ag (silver), Au (gold), Cu (copper)), W (tungsten), and Al (aluminum) are mainly used. Compositions can be used. As another method, the pixel electrode layer 5111 may be formed by forming a transparent conductive film or a light reflective conductive film by a sputtering method, forming a mask pattern by a droplet discharge method, and combining etching processes. .

画素電極層5111は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、画素電極層5111の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   The pixel electrode layer 5111 may be wiped with a CMP method or a polyvinyl alcohol-based porous material and polished so that the surface thereof is planarized. Further, after the polishing using the CMP method, the surface of the pixel electrode layer 5111 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

以上の工程により、基板5100上にボトムゲート型(逆スタガ型ともいう。)のTFTと画素電極が接続された表示パネル(液晶表示パネル)用のTFTを有する基板5100が完成する。また本実施の形態のTFTはチャネルエッチ型である。   Through the above steps, a substrate 5100 having a TFT for a display panel (liquid crystal display panel) in which a bottom gate type (also referred to as an inverted stagger type) TFT and a pixel electrode are connected to the substrate 5100 is completed. The TFT of this embodiment mode is a channel etch type.

次に、図45に示すように、画素電極層5111を覆うように、印刷法やスピンコート法により、配向膜と呼ばれる絶縁層5112を形成する。図45は図35乃至40で示した上面図の線G―Hによる断面図であり、表示パネルの完成図である。なお、絶縁層5112は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビングを行う。続いて、シール材を液滴吐出法により画素を形成した周辺の領域に形成する(図示せず。)。   Next, as illustrated in FIG. 45, an insulating layer 5112 called an alignment film is formed by a printing method or a spin coating method so as to cover the pixel electrode layer 5111. 45 is a cross-sectional view taken along line GH in the top view shown in FIGS. 35 to 40, and is a completed view of the display panel. Note that the insulating layer 5112 can be selectively formed by a screen printing method or an offset printing method. Then, rubbing is performed. Subsequently, a sealing material is formed in a peripheral region where pixels are formed by a droplet discharge method (not shown).

その後、配向膜として機能する絶縁層5121、カラーフィルタとして機能する着色層5122、対向電極として機能する導電体層5123、偏光板5125が設けられた対向基板5124とTFTを有する基板5100とをスペーサを介して貼り合わせ、その空隙に液晶層5120を設けることにより表示パネル(液晶表示パネル)を作製することができる(図45参照。)。シール材にはフィラーが混入されていても良く、さらに対向基板5124には、遮蔽膜(ブラックマトリクス)などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式(滴下式)や、対向基板5124を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いることができる。   After that, an insulating substrate 5121 functioning as an alignment film, a colored layer 5122 functioning as a color filter, a conductor layer 5123 functioning as a counter electrode, a counter substrate 5124 provided with a polarizing plate 5125, and a substrate 5100 having TFTs are provided with spacers. A display panel (liquid crystal display panel) can be manufactured by providing a liquid crystal layer 5120 in the gap (see FIG. 45). A filler may be mixed in the sealing material, and a shielding film (black matrix) or the like may be formed on the counter substrate 5124. Note that as a method for forming the liquid crystal layer, a dispenser type (dropping type) or a dip type (pumping type) in which liquid crystal is injected using a capillary phenomenon after the counter substrate 5124 is bonded can be used.

ディスペンサ方式を採用した液晶滴下注入法を図50を用いて説明する。図50において、40は制御装置、42は撮像手段、43はヘッド、33は液晶、35、41はマーカー、34はバリア層、32はシール材、30はTFT基板、20は対向基板である。シール材32で閉ループを形成し、その中にヘッド43より液晶33を1回若しくは複数回滴下する。そのとき、シール材32と液晶33とが反応することを防ぐため、バリア層34を設ける。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。   A liquid crystal dropping injection method employing a dispenser method will be described with reference to FIG. In FIG. 50, 40 is a control device, 42 is an imaging means, 43 is a head, 33 is a liquid crystal, 35 and 41 are markers, 34 is a barrier layer, 32 is a sealing material, 30 is a TFT substrate, and 20 is a counter substrate. A closed loop is formed by the sealing material 32, and the liquid crystal 33 is dropped from the head 43 once or plural times therein. At that time, a barrier layer 34 is provided to prevent the sealing material 32 and the liquid crystal 33 from reacting. Subsequently, the substrates are bonded together in a vacuum, and thereafter UV curing is performed to fill the liquid crystal.

以上の工程で形成された画素部と外部の配線基板を接続するために接続部を形成する。大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により、接続部の絶縁体層を除去する。この処理は、酸素ガスと、水素、CF4、NF3、H2O、CHF3から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。 A connection portion is formed in order to connect the pixel portion formed in the above steps and an external wiring substrate. The insulator layer in the connection portion is removed by ashing using oxygen gas at or near atmospheric pressure. This treatment is performed using oxygen gas and one or more selected from hydrogen, CF 4 , NF 3 , H 2 O, and CHF 3 . In this step, in order to prevent damage and destruction due to static electricity, ashing is performed after sealing using the counter substrate. However, if there is little influence from static electricity, it may be performed at any timing. .

続いて、異方性導電体層を介して、ゲート電極層5103が電気的に接続するように、接続用の配線基板を設ける。配線基板は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、チャネルエッチ型のスイッチング用TFTと容量素子を含む表示パネル(液晶表示パネル)が完成する。容量素子は、容量配線層5104とゲート絶縁層5105と画素電極層5111とで形成される。   Subsequently, a wiring board for connection is provided so that the gate electrode layer 5103 is electrically connected through the anisotropic conductor layer. The wiring board plays a role of transmitting signals and potentials from the outside. Through the above steps, a display panel (liquid crystal display panel) including a channel etch type switching TFT and a capacitor is completed. The capacitor is formed of a capacitor wiring layer 5104, a gate insulating layer 5105, and a pixel electrode layer 5111.

本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。   In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used.

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネル(液晶表示パネル)を製造することができる。   As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using a droplet discharge method, a display panel (liquid crystal display panel) can be easily used even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. ) Can be manufactured.

パターンを形成する被形成領域を、周囲の領域よりパターンに対する密着性を向上させる前処理を行うことによって、パターンを所望な形状に形成できる。また、レーザ光照射の微細な加工により、パターンの細線化も自由に設計できる。本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。     A pattern can be formed into a desired shape by performing a pretreatment for improving the adhesion of the pattern formation region to the pattern with respect to the surrounding region. In addition, a fine pattern can be freely designed by fine processing of laser light irradiation. According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態7)
本発明の実施の形態について、図41〜図44を用いて説明する。本実施の形態は、実施の形態6において、液滴吐出によるパターン形成法の前処理が異なる例である。図41〜図44(A)は表示装置画素部の上面図であり、図41〜図44の(B)は、図41〜図44(A)における線G―Hによる断面図である。
(Embodiment 7)
Embodiments of the present invention will be described with reference to FIGS. The present embodiment is an example in which the pretreatment of the pattern formation method by droplet discharge is different from the sixth embodiment. 41A to 44A are top views of the display device pixel portion, and FIGS. 41B to 44B are cross-sectional views taken along line GH in FIGS. 41 to 44A.

基板5200上に、下地前処理として下地膜5201を形成する。本実施の形態の下地膜5201は、レーザ光の照射により感光する感光性の材料を用いる。本実施の形態では、パターン形成領域に形成する下地膜は、除去されるからである。     A base film 5201 is formed over the substrate 5200 as a base pretreatment. For the base film 5201 in this embodiment, a photosensitive material which is exposed by laser light irradiation is used. This is because in this embodiment, the base film formed in the pattern formation region is removed.

図41に示すように、下地膜の膜厚をパターンの膜厚と同程度、ややそれ以上厚く形成する。そうすると、除去した領域が凹部となり、その凹部にパターン材料を埋め込むように吐出することができる。図41に示すように、基板5200上のパターンの被形成領域付近に膜5201を形成する。膜5201は、レーザ光によって加工されるため、感光性材料である感光性樹脂材料、特にポジ型のレジスト材料からなる膜が好ましい。     As shown in FIG. 41, the film thickness of the base film is formed to be approximately the same as the film thickness of the pattern or slightly larger. If it does so, the removed area | region becomes a recessed part and it can discharge so that pattern material may be embedded in the recessed part. As shown in FIG. 41, a film 5201 is formed in the vicinity of a pattern formation region on the substrate 5200. Since the film 5201 is processed by laser light, a film made of a photosensitive resin material which is a photosensitive material, particularly a positive resist material is preferable.

次に、ゲート電極層が形成される領域にレーザ照射装置によりレーザ光5271a、5271bを照射し、膜5201を感光し、感光した領域5202a、5202bを形成する(図42参照。)。本実施の形態では、膜5201として、ポジ型の感光性材料を用い、レーザ光5271a、5271bの照射により感光した領域5202a、5202bは、エッチャントにより除去されるので、被形成領域には残った周囲の膜によって隔てられた凹部5250a、5250bが形成される(図43参照。)。     Next, laser light 5271a and 5271b are irradiated to a region where the gate electrode layer is formed by a laser irradiation apparatus, the film 5201 is exposed, and exposed regions 5202a and 5202b are formed (see FIG. 42). In this embodiment mode, a positive photosensitive material is used as the film 5201, and the regions 5202a and 5202b exposed by the irradiation with the laser beams 5271a and 5271b are removed by the etchant. Recesses 5250a and 5250b separated by the film are formed (see FIG. 43).

この凹部5250a、5250bに導電性材料を含む組成物からなる液滴を、液滴吐出装置5280aにより吐出し、被形成領域にのみゲート電極層5203、容量配線層5204を形成することができる(図44参照。)。液滴の吐出口が大きい場合、また制御性が悪く、被形成領域以外の領域に吐出してしまった場合でも、余分な導電性材料は、周囲の膜5201上に吐出される。ゲート電極層5203、容量配線層5204を形成後、感光性樹脂などによる膜5201をエッチング等によって除去すれば、所望な領域のみに制御性よくゲート電極層5203、容量配線層5204が形成できる。また、感光性樹脂などによる膜の膜厚を制御することによって、パターンの膜厚も自由に制御することが可能である。凹部となる、被形成領域はレーザ光の照射によって加工されるので、微細な加工が可能であり、スポット上に光学設計されたレーザ光を用いれば、コンタクトホールのようなスポットも簡略に、精度よく形成することができる。     A droplet made of a composition containing a conductive material is discharged into the recesses 5250a and 5250b by the droplet discharge device 5280a, so that the gate electrode layer 5203 and the capacitor wiring layer 5204 can be formed only in the formation region (FIG. 44.). Even when the droplet discharge port is large or the controllability is poor and the droplet is discharged to a region other than the formation region, excess conductive material is discharged onto the surrounding film 5201. When the gate electrode layer 5203 and the capacitor wiring layer 5204 are formed and then the film 5201 made of a photosensitive resin or the like is removed by etching or the like, the gate electrode layer 5203 and the capacitor wiring layer 5204 can be formed only in a desired region with good controllability. Further, the film thickness of the pattern can be freely controlled by controlling the film thickness of the photosensitive resin or the like. Since the formation area that becomes the recess is processed by laser light irradiation, fine processing is possible, and if a laser beam optically designed on the spot is used, a spot such as a contact hole can be simplified with high accuracy. Can be well formed.

凹部を形成する周辺部の膜5201は、感光性物質である感光性アクリル、感光性ポリイミドなどの感光性樹脂を用いることができる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物などを用いてもよい。   A photosensitive resin such as photosensitive acrylic or photosensitive polyimide that is a photosensitive material can be used for the peripheral film 5201 that forms the concave portion. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer may be used.

以上の工程により、ゲート電極層5203、容量配線層5204が形成される。その後の工程は実施の形態1に示したとおりなのでここでの説明は省略する。     Through the above steps, the gate electrode layer 5203 and the capacitor wiring layer 5204 are formed. Since the subsequent steps are as described in Embodiment 1, the description thereof is omitted here.

パターンを形成する被形成領域に、凹部を形成する前処理を行うことによって、パターンを所望な形状に形成できる。また、レーザ光照射の微細な加工により、パターンの細線化も自由に設計できる。本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。     A pattern can be formed into a desired shape by performing a pretreatment for forming a recess in a region where a pattern is to be formed. In addition, a fine pattern can be freely designed by fine processing of laser light irradiation. According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態8)
本発明の実施の形態として、図54を用いて説明する。本実施の形態は、実施の形態6において、薄膜トランジスタとしてチャネル保護型の薄膜トランジスタを用いるものである。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。なお、図41は、図45のチャネルエッチ型の薄膜トランジスタとの断面図と対応している。
(Embodiment 8)
An embodiment of the present invention will be described with reference to FIG. In this embodiment mode, a channel protective thin film transistor is used as a thin film transistor in Embodiment Mode 6. Therefore, repetitive description of the same portion or a portion having a similar function is omitted. Note that FIG. 41 corresponds to a cross-sectional view of the channel-etched thin film transistor in FIG.

基板5100上に、下地前処理として、下地膜5101を形成後、ゲート電極層5103、容量配線層5104の形成領域のみ、レーザ光の照射を行う。レーザ光が照射された領域(下地膜5102a)は、改質処理され、周囲の下地膜よりも、後に形成する導電性材料を含む組成物からなる液滴に対して高い親液性(低い撥液性)を示す。よって、その改質処理された領域(下地膜5102a)に導電性材料を含む組成物を液滴吐出法により吐出すると、下地膜5102a上にのみ、制御性よく、ゲート電極層5103、容量配線層5104が形成できる。   After the base film 5101 is formed over the substrate 5100 as a base pretreatment, only the formation region of the gate electrode layer 5103 and the capacitor wiring layer 5104 is irradiated with laser light. The region irradiated with the laser light (the base film 5102a) is modified and has higher lyophilicity (lower repellent property) than a surrounding base film with respect to a droplet made of a composition containing a conductive material to be formed later. Liquid). Therefore, when a composition containing a conductive material is discharged to the modified region (the base film 5102a) by a droplet discharge method, the gate electrode layer 5103 and the capacitor wiring layer are formed only on the base film 5102a with good controllability. 5104 can be formed.

次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層5105を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層5105a、酸化珪素からなる絶縁体層5105b、窒化珪素からなる絶縁体層5105cの3層の積層体がゲート絶縁膜に相当する。さらに、活性層として機能する半導体層5106まで形成する。以上の工程は第2の実施の形態と同様である。   Next, the gate insulating layer 5105 is formed with a single layer or a stacked structure by a plasma CVD method or a sputtering method. In a particularly preferable mode, a three-layer structure including an insulator layer 5105a made of silicon nitride, an insulator layer 5105b made of silicon oxide, and an insulator layer 5105c made of silicon nitride corresponds to the gate insulating film. Further, a semiconductor layer 5106 functioning as an active layer is formed. The above steps are the same as in the second embodiment.

半導体層5106を形成し、チャネル保護膜5140を形成するため、例えば、プラズマCVD法により絶縁膜を形成し、所望の領域に、所望の形状となるようにパターニングする。このとき、ゲート電極をマスクとして基板の裏面から露光することにより、チャネル保護膜5140を形成することができる。またチャネル保護膜は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。   In order to form the semiconductor layer 5106 and the channel protective film 5140, for example, an insulating film is formed by a plasma CVD method and patterned in a desired region so as to have a desired shape. At this time, the channel protective film 5140 can be formed by exposing from the back surface of the substrate using the gate electrode as a mask. For the channel protective film, polyimide or polyvinyl alcohol may be dropped using a droplet discharge method. As a result, the exposure process can be omitted.

チャネル保護膜としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)、感光性または非感光性の有機材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど)、低誘電率であるLow k材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)を用いることもできる。塗布法で得られるTOF膜やSOG膜なども用いることができる。   Channel protective films include inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, etc.), photosensitive or non-photosensitive organic materials (organic resin materials) (polyimide, acrylic, polyamide, polyimide amide, resist , Benzocyclobutene, etc.), a low-k material having a low dielectric constant, or a film made of a plurality of kinds, or a stack of these films. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. You may use the material which has. As a manufacturing method, a vapor deposition method such as a plasma CVD method or a thermal CVD method, or a sputtering method can be used. Alternatively, a droplet discharge method or a printing method (a method for forming a pattern such as screen printing or offset printing) can be used. A TOF film or an SOG film obtained by a coating method can also be used.

半導体層5106、チャネル保護膜5140上に、N型半導体層5107を形成する。次に、半導体層5106、N型半導体層5107上に、組成物を選択的に吐出してマスクを形成する。続いて、マスクを利用して、半導体層5106とN型半導体層5107を同時にエッチングして、半導体層とN型半導体層を形成する。その後、半導体層5106上に、導電性材料を含む組成物を吐出して、ソース電極層又はドレイン電極層5130、5108を形成する。   An N-type semiconductor layer 5107 is formed over the semiconductor layer 5106 and the channel protective film 5140. Next, a composition is selectively discharged over the semiconductor layer 5106 and the N-type semiconductor layer 5107 to form a mask. Subsequently, the semiconductor layer 5106 and the N-type semiconductor layer 5107 are simultaneously etched using a mask to form a semiconductor layer and an N-type semiconductor layer. After that, a composition containing a conductive material is discharged over the semiconductor layer 5106 to form source or drain electrode layers 5130 and 5108.

ソース及びドレイン電極層5108と電気的に接続するように、ソース及びドレイン電極層5108に接して導電性材料を含む組成物を吐出して、画素電極層5111を形成する。この後、プレス工程を行い、表面を平坦化しても良い。   A pixel electrode layer 5111 is formed by discharging a composition containing a conductive material in contact with the source and drain electrode layers 5108 so as to be electrically connected to the source and drain electrode layers 5108. Thereafter, a pressing process may be performed to flatten the surface.

次に、配向膜として機能する絶縁層5112を形成する。続いて、シール材を形成し、該シール材を用いて、基板5100と、カラーフィルタ(着色層)5122と導電体層5123と絶縁層5121が形成された対向基板5124とを貼り合わせる。その後、基板5100と対向基板5124との間に液晶層5120を形成する。次に、接続端子を貼り付ける領域を大気圧又は大気圧近傍下でエッチングして露出させ、該接続端子を貼り付けたら、表示機能を有する表示パネル(液晶表示パネル)を作製することができる(図54参照。)。   Next, an insulating layer 5112 functioning as an alignment film is formed. Subsequently, a sealant is formed, and the substrate 5100, the color filter (colored layer) 5122, the conductor layer 5123, and the counter substrate 5124 provided with the insulating layer 5121 are attached to each other using the sealant. After that, a liquid crystal layer 5120 is formed between the substrate 5100 and the counter substrate 5124. Next, when the region where the connection terminal is pasted is exposed by etching under atmospheric pressure or near atmospheric pressure, and the connection terminal is pasted, a display panel (liquid crystal display panel) having a display function can be manufactured ( (See FIG. 54).

(実施の形態9)
本発明の実施の形態として、図46乃至図48を用いて説明する。本実施の形態は、実施の形態6において、薄膜トランジスタとしてトップゲート型(順スタガ型)の薄膜トランジスタを用いるものである。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。なお、図47、図48は、図46における線G―Hによる断面図である。
(Embodiment 9)
An embodiment of the present invention will be described with reference to FIGS. In this embodiment mode, a top gate type (forward stagger type) thin film transistor is used as the thin film transistor in Embodiment Mode 6. Therefore, repetitive description of the same portion or a portion having a similar function is omitted. 47 and 48 are cross-sectional views taken along line GH in FIG.

基板5300上に、下地前処理として、下地膜5301を形成後、ソース電極層又はドレイン電極層5330、5308の形成領域のみ、レーザ光の照射を行う。レーザ光照射された領域(下地膜5302a、5302b)は、改質処理され、周囲の下地膜よりも、後に形成する導電性材料を含む組成物からなる液滴に対して高い親液性(低い撥液性)を示す。よって、その改質処理された領域(下地膜5302a、5302b)に導電性材料を含む組成物を液滴吐出法により吐出すると、下地膜5302a、5302b上にのみ、制御性よく、ソース電極層又はドレイン電極層5330、5308が形成できる。   After the base film 5301 is formed as a base pretreatment over the substrate 5300, only the formation region of the source or drain electrode layers 5330 and 5308 is irradiated with laser light. The regions irradiated with the laser light (the base films 5302a and 5302b) are modified and have higher lyophilicity (lower than the surrounding base film) with respect to the droplets made of a composition containing a conductive material to be formed later. Liquid repellency). Therefore, when a composition containing a conductive material is discharged onto the modified regions (base films 5302a and 5302b) by a droplet discharge method, only the source films 5302a and 5302b are controlled with high controllability. Drain electrode layers 5330 and 5308 can be formed.

ソース電極層又はドレイン電極層5330、5308にN型半導体層形成し、レジスト等からなるマスクによってエッチングする。レジストは液滴吐出法を用いて形成すればよい。N型半導体層上に半導体層を形成し再び、マスク等を用いてパターニングする。よってN型半導体層5307、半導体層5306が形成される。   N-type semiconductor layers are formed on the source or drain electrode layers 5330 and 5308 and etched using a mask made of resist or the like. The resist may be formed using a droplet discharge method. A semiconductor layer is formed on the N-type semiconductor layer and patterned again using a mask or the like. Accordingly, an N-type semiconductor layer 5307 and a semiconductor layer 5306 are formed.

次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層5305を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層5305a、酸化珪素からなる絶縁体層5305b、窒化珪素からなる絶縁体層5305cの3層の積層体がゲート絶縁層に相当する。   Next, the gate insulating layer 5305 is formed with a single layer or a stacked structure by a plasma CVD method or a sputtering method. In a particularly preferable mode, a three-layer structure including an insulator layer 5305a made of silicon nitride, an insulator layer 5305b made of silicon oxide, and an insulator layer 5305c made of silicon nitride corresponds to the gate insulating layer.

次に、ゲート絶縁層5305上に、感光性物質5350を形成する(図47(B)参照。)。この感光性物質5350は、実施の形態2で示したように、ポジ型の感光性物質を用いることが好ましく、本実施の形態では感光性樹脂を用いる。感光性物質5350上の、ゲート絶縁層5305を除去してコンタクトホールを形成したい場所にレーザ5370によるレーザ光を照射する。レーザ光を照射された領域5351は感光される(図47(C)参照。)。感光した部分をエッチングによって除去した後、その感光性物質5350をマスクとして、ゲート絶縁層5305をエッチングし、貫通孔5345を形成する。   Next, a photosensitive material 5350 is formed over the gate insulating layer 5305 (see FIG. 47B). The photosensitive material 5350 is preferably a positive photosensitive material as described in Embodiment Mode 2, and a photosensitive resin is used in this embodiment mode. A portion of the photosensitive material 5350 where the gate insulating layer 5305 is removed and a contact hole is to be formed is irradiated with laser light from a laser 5370. The region 5351 irradiated with the laser light is exposed (see FIG. 47C). After the exposed portion is removed by etching, the gate insulating layer 5305 is etched using the photosensitive material 5350 as a mask to form a through hole 5345.

次に再度感光性物質5352を形成する。この感光性物質5352は、貫通孔5345を形成する際に除去した領域5351を覆うためであり、開口部となっている領域5351の部分をのみを液滴吐出法などで覆ってもよい。この感光性物質5352のゲート電極層5303を形成する領域5353に、レーザ照射装置によってレーザ光5371を照射する。領域5353は感光し、領域5351と同様にエッチングによって除去される(図48(A)参照。)。   Next, a photosensitive material 5352 is formed again. This photosensitive material 5352 is for covering the region 5351 removed when the through-hole 5345 is formed, and only the portion of the region 5351 that is an opening may be covered by a droplet discharge method or the like. A region 5353 of the photosensitive material 5352 in which the gate electrode layer 5303 is formed is irradiated with laser light 5371 by a laser irradiation apparatus. The region 5353 is exposed to light and is removed by etching similarly to the region 5351 (see FIG. 48A).

感光した領域は除去された後、凹部が形成される。この凹部に液滴吐出装置5380によって導電性材料を含む組成物を吐出し、ゲート電極層5303が形成される。容量配線層5304もゲート電極層5303と同様に形成される。本発明を用いると、ゲート電極層5303のチャネル方向の幅を狭くできるため、より低抵抗化し、移動度が向上する。   After the exposed area is removed, a recess is formed. A composition containing a conductive material is discharged into the recess by a droplet discharge device 5380, whereby a gate electrode layer 5303 is formed. The capacitor wiring layer 5304 is formed similarly to the gate electrode layer 5303. When the present invention is used, the width of the gate electrode layer 5303 in the channel direction can be narrowed, so that the resistance is further reduced and the mobility is improved.

感光性物質5352を除去し、画素電極層5311を液滴吐出法で形成する。画素電極層5311とソースまたはドレイン電極層5308とを、先に形成した貫通孔5345において電気的に接続する。   The photosensitive material 5352 is removed, and the pixel electrode layer 5311 is formed by a droplet discharge method. The pixel electrode layer 5311 and the source or drain electrode layer 5308 are electrically connected to each other through the through-hole 5345 formed previously.

次に、配向膜として機能する絶縁層5312を形成する。続いて、シール材を形成し、該シール材を用いて、基板5300と、カラーフィルタ(着色層)5322、対向電極5323、絶縁層5321及び偏光板5325が形成された基板5324とを貼り合わせる。その後、基板5300と基板5324との間に液晶層5320を形成する。次に、接続端子を貼り付ける領域を大気圧又は大気圧近傍下でエッチングして露出させ、該接続端子を貼り付けたら、表示機能を有する表示パネル(液晶表示パネル)を作製することができる(図48(C)参照。)。   Next, an insulating layer 5312 that functions as an alignment film is formed. Subsequently, a sealant is formed, and the substrate 5300 is bonded to the substrate 5324 over which the color filter (colored layer) 5322, the counter electrode 5323, the insulating layer 5321, and the polarizing plate 5325 are formed using the sealant. After that, a liquid crystal layer 5320 is formed between the substrate 5300 and the substrate 5324. Next, when the region where the connection terminal is pasted is exposed by etching under atmospheric pressure or near atmospheric pressure, and the connection terminal is pasted, a display panel (liquid crystal display panel) having a display function can be manufactured ( (See FIG. 48C.)

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。   As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a display panel can be easily manufactured even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. Can do.

パターンを形成する被形成領域に、凹部を形成する前処理を行うことによって、パターンを所望な形状に形成できる。また、レーザ光照射の微細な加工により、パターンの細線化も自由に設計できる。本発明により、所望なパターンを制御性よく形成でき、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。   A pattern can be formed into a desired shape by performing a pretreatment for forming a recess in a region where a pattern is to be formed. In addition, a fine pattern can be freely designed by fine processing of laser light irradiation. According to the present invention, a desired pattern can be formed with good controllability, material loss is small, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態10)
実施の形態2乃至9によって作製される表示パネルにおいて、半導体層をSASで形成することによって、図17(B)で説明したように、走査線側の駆動回路を基板3700上に形成することができる。
(Embodiment 10)
In the display panel manufactured in any of Embodiments 2 to 9, the driver circuit on the scanning line side can be formed over the substrate 3700 as described with reference to FIG. it can.

図25は、1〜15cm2/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。 FIG. 25 shows a block diagram of a scanning line side driving circuit constituted by an n-channel TFT using SAS capable of obtaining a field effect mobility of 1 to 15 cm 2 / V · sec.

図25において500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。541はバッファ回路であり、その先に画素542が接続される。   In FIG. 25, a block denoted by 500 corresponds to a pulse output circuit that outputs a sampling pulse for one stage, and the shift register includes n pulse output circuits. Reference numeral 541 denotes a buffer circuit, to which a pixel 542 is connected.

図26は、パルス出力回路500の具体的な構成を示したものであり、nチャネル型のTFT601〜612で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。   FIG. 26 shows a specific configuration of the pulse output circuit 500, and the circuit is configured by n-channel TFTs 601 to 612. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 8 μm, the channel width can be set in the range of 10 to 80 μm.

また、バッファ回路541の具体的な構成を図27に示す。バッファ回路も同様にnチャネル型のTFT620〜636で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。   A specific configuration of the buffer circuit 541 is shown in FIG. Similarly, the buffer circuit is composed of n-channel TFTs 620 to 636. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 10 μm, the channel width is set in the range of 10 to 1800 μm.

このような回路を実現するには、TFT相互を配線によって接続する必要があり、その場合における配線の構成例を図31に示す。図31では、実施の形態2と同様に、ゲート電極層104、ゲート絶縁層106(窒化珪素からなる絶縁体層106a、酸化珪素からなる絶縁体層106b、窒化珪素からなる絶縁体層106cの3層の積層体)、SASで形成される半導体層107、ソース及びドレインを形成するN型半導体層109、ソース電極層又はドレイン電極層111、112が形成された状態を示している。この場合、基板100上には、ゲート電極層104と同じ工程で接続配線層160、161、162を形成しておく。下地膜102a、下地膜102c、下地膜102d、下地膜102eの領域は改質処理されている。そして、接続配線層160、161、162が露出するようにゲート絶縁層の一部をエッチング加工して、ソース電極層又はドレイン電極層111、112及びそれと同じ工程で形成する接続配線層163により適宜TFTを接続することにより様々な回路を実現することができる。   In order to realize such a circuit, the TFTs need to be connected to each other by wiring, and a configuration example of the wiring in that case is shown in FIG. In FIG. 31, as in the second embodiment, the gate electrode layer 104, the gate insulating layer 106 (the insulating layer 106a made of silicon nitride, the insulating layer 106b made of silicon oxide, and the insulating layer 106c made of silicon nitride) A stack of layers), a semiconductor layer 107 formed of SAS, an N-type semiconductor layer 109 for forming a source and a drain, and source or drain electrode layers 111 and 112 are shown. In this case, connection wiring layers 160, 161, and 162 are formed on the substrate 100 in the same process as the gate electrode layer 104. The regions of the base film 102a, the base film 102c, the base film 102d, and the base film 102e are modified. Then, a part of the gate insulating layer is etched so that the connection wiring layers 160, 161, and 162 are exposed, and the source or drain electrode layers 111 and 112 and the connection wiring layer 163 formed in the same process are used as appropriate. Various circuits can be realized by connecting TFTs.

図31の配線の構成例は、実施の形態6において、ゲート電極層103はゲート電極層5104に、ゲート絶縁層106はゲート絶縁層5105に、半導体層107は半導体層5106に、N型半導体層109はN型半導体層5107に、ソース電極層又はドレイン電極層111、112は、ソース電極層又はドレイン電極層130、108に、それぞれ対応している。     In the structure example of the wiring in FIG. 31, the gate electrode layer 103 is the gate electrode layer 5104, the gate insulating layer 106 is the gate insulating layer 5105, the semiconductor layer 107 is the semiconductor layer 5106, and the N-type semiconductor layer in Embodiment 6. 109 corresponds to the N-type semiconductor layer 5107, and the source or drain electrode layers 111 and 112 correspond to the source or drain electrode layers 130 and 108, respectively.

(実施の形態11)
次に、実施の形態2乃至9によって作製されるEL表示パネル、又は液晶表示パネルなどの表示パネルに駆動用のドライバ回路を実装する態様について説明する。
(Embodiment 11)
Next, a mode in which a driver circuit for driving is mounted on a display panel such as an EL display panel or a liquid crystal display panel manufactured according to Embodiments 2 to 9 will be described.

まず、COG方式を採用した表示装置について、図18(A)を用いて説明する。基板2700上には、文字や画像などの情報を表示する画素部2701が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路(以下ドライバICと表記)2751は、基板2700上に実装される。図18(A)は複数のドライバIC2751、該ドライバIC2751の先にFPC2750を実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバICに、該ドライバICの先にテープを実装してもよい。   First, a display device employing a COG method is described with reference to FIG. A pixel portion 2701 for displaying information such as characters and images is provided over the substrate 2700. A substrate provided with a plurality of drive circuits is divided into rectangular shapes, and a divided drive circuit (hereinafter referred to as a driver IC) 2751 is mounted on the substrate 2700. FIG. 18A shows a mode in which a plurality of driver ICs 2751 and an FPC 2750 are mounted on the tip of the driver ICs 2751. Further, the size to be divided may be substantially the same as the length of the side of the pixel portion on the signal line side, and a tape may be mounted on the tip of the driver IC on a single driver IC.

また、TAB方式を採用してもよく、その場合は、図18(B)で示すように複数のテープを貼り付けて、該テープにドライバICを実装すればよい。COG方式の場合と同様に、単数のテープに単数のドライバICを実装してもよく、この場合には、強度の問題から、ドライバICを固定する金属片等を一緒に貼り付けるとよい。   Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and driver ICs may be mounted on the tapes as shown in FIG. As in the case of the COG method, a single driver IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the driver IC may be attached together due to strength problems.

これらの表示パネルに実装されるドライバICは、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板上に複数個作り込むとよい。   A plurality of driver ICs mounted on these display panels may be formed on a rectangular substrate having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity.

つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素部の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。   That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit may be formed on the substrate, and finally divided and taken out. The long side of the driver IC may be formed in a rectangular shape having a long side of 15 to 80 mm and a short side of 1 to 6 mm in consideration of the length of one side of the pixel unit and the pixel pitch. Or a length obtained by adding one side of the pixel portion and one side of each driver circuit.

ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成されたドライバICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。   The advantage of the external dimensions of the driver IC over the IC chip lies in the length of the long side. When a driver IC formed with a long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion is as follows. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when a driver IC is formed over a glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

また、図17(B)のように走査線側の駆動回路3704は基板上に一体形成される場合、画素部3701の外側の領域には、信号線側の駆動回路駆動回路が形成されたドライバICが実装される。これらのドライバICは、信号線側の駆動回路である。RGBフルカラーに対応した画素部を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素部3701の端部で数ブロック毎に区分して引出線を形成し、ドライバICの出力端子のピッチに合わせて集められる。   In the case where the driver circuit 3704 on the scanning line side is formed over the substrate as shown in FIG. 17B, the driver in which the driver circuit driver circuit on the signal line side is formed in the region outside the pixel portion 3701. IC is mounted. These driver ICs are drive circuits on the signal line side. In order to form a pixel portion corresponding to RGB full color, 3072 signal lines are required in the XGA class, and 4800 lines are required in the UXGA class. The signal lines formed in such a number are divided into several blocks at the end of the pixel portion 3701 to form lead lines, and are collected according to the pitch of the output terminals of the driver IC.

ドライバICは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行(好ましくは−30°〜30°)であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。   The driver IC is preferably formed of a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiating continuous-emitting laser light. Therefore, a continuous light emitting solid state laser or gas laser is used as an oscillator for generating the laser light. When a continuous light emission laser is used, a transistor can be formed using a polycrystalline semiconductor layer having a large grain size with few crystal defects. In addition, since the mobility and response speed are good, high-speed driving is possible, the operating frequency of the element can be improved as compared with the prior art, and there is less variation in characteristics, so that high reliability can be obtained. Note that for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser light are preferably matched. This is because, in the laser crystallization process using a continuous emission laser, the highest mobility is obtained when the channel length direction of the transistor and the scanning direction of the laser beam with respect to the substrate are substantially parallel (preferably −30 ° to 30 °). It is because it is obtained. Note that the channel length direction corresponds to the direction in which current flows in the channel formation region, in other words, the direction in which charges move. The transistor thus fabricated has an active layer composed of a polycrystalline semiconductor layer in which crystal grains extend in the channel direction, which means that the crystal grain boundaries are formed substantially along the channel direction. means.

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバICの短辺の同じ幅の1〜3mm程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が2以上(好ましくは10〜10000)のものを指す。このように、レーザ光のビームスポットの幅をドライバICの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。   In order to perform laser crystallization, it is preferable to significantly narrow the laser beam, and the width of the beam spot is preferably about 1 to 3 mm, which is the same width of the short side of the driver IC. In order to ensure a sufficient and efficient energy density for the irradiated object, the laser light irradiation region is preferably linear. However, the line shape here does not mean a line in a strict sense, but means a rectangle or an ellipse having a large aspect ratio. For example, the aspect ratio is 2 or more (preferably 10 to 10,000). In this manner, a method for manufacturing a display device with improved productivity can be provided by setting the width of the beam spot of the laser light to the same length as the short side of the driver IC.

図18(A)、(B)のように走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい。   As shown in FIGS. 18A and 18B, driver ICs may be mounted as both the scanning line driver circuit and the signal line driver circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different.

画素部は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素部に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたTFTを用いることを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャネル形成領域を構成することにより2〜10cm2/V・secの電界効果移動度を得ることができる。従って、このTFTを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現した表示パネルを作製することができる。 In the pixel portion, a signal line and a scanning line intersect to form a matrix, and a transistor is arranged corresponding to each intersection. The present invention is characterized in that a TFT having an amorphous semiconductor or a semi-amorphous semiconductor as a channel portion is used as a transistor arranged in a pixel portion. The amorphous semiconductor is formed by a method such as a plasma CVD method or a sputtering method. A semi-amorphous semiconductor can be formed at a temperature of 300 ° C. or less by a plasma CVD method. For example, even a non-alkali glass substrate having an outer dimension of 550 × 650 mm has a film thickness necessary for forming a transistor. Is formed in a short time. Such a feature of the manufacturing technique is effective in manufacturing a large-screen display device. In addition, a semi-amorphous TFT can obtain a field effect mobility of 2 to 10 cm 2 / V · sec by forming a channel formation region with SAS. Therefore, this TFT can be used as a switching element for a pixel or an element constituting a driving circuit on the scanning line side. Therefore, a display panel that realizes system-on-panel can be manufactured.

半導体層をSASで形成したTFTを用いることにより、走査線側駆動回路も基板上に一体形成することができ、半導体層をASで形成したTFTを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方をドライバICを実装するとよい。   By using TFTs in which the semiconductor layer is formed of SAS, the scanning line side driver circuit can also be integrally formed on the substrate. In the case of using TFTs in which the semiconductor layer is formed of AS, the scanning line side driver circuit and the signal A driver IC may be mounted on both the line side driver circuits.

その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにすることが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。   In that case, it is preferable that the specifications of the driver ICs used on the scanning line side and the signal line side are different. For example, although a transistor constituting the driver IC on the scanning line side is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less and a relatively high speed operation is not required. Therefore, it is preferable to set the channel length (L) of the transistors forming the driver on the scanning line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driver IC on the signal line side to have a withstand voltage of about 12V, but the drive frequency is about 65 MHz at 3V, and high speed operation is required. Therefore, it is preferable to set the channel length and the like of the transistors constituting the driver on the micron rule.

ドライバICの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法を用いることができる。     The method for mounting the driver IC is not particularly limited, and a known COG method, wire bonding method, or TAB method can be used.

ドライバICの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実装することにより、1つの画素部に対して、実装されるドライバICの個数を減らすことができる。   By setting the thickness of the driver IC to be the same as that of the counter substrate, the height between the two becomes substantially the same, which contributes to the reduction in thickness of the entire display device. In addition, since each substrate is made of the same material, thermal stress is not generated even when a temperature change occurs in the display device, and the characteristics of a circuit made of TFTs are not impaired. In addition, the number of driver ICs to be mounted on one pixel portion can be reduced by mounting the drive circuit with a driver IC that is longer than the IC chip as shown in this embodiment.

以上のようにして、表示パネルに駆動回路を組み入れることができる。   As described above, a driver circuit can be incorporated in the display panel.

(実施の形態12)
本実施の形態で示す表示パネルの画素の構成について、図32に示す等価回路図を参照して説明する。
(Embodiment 12)
A structure of a pixel of the display panel described in this embodiment will be described with reference to an equivalent circuit diagram illustrated in FIG.

図32(A)に示す画素は、列方向に信号線410及び電源線411〜413、行方向に走査線414が配置される。また、スイッチング用TFT401、駆動用TFT403、電流制御用TFT404、容量素子402及び発光素子405を有する。   In the pixel shown in FIG. 32A, a signal line 410 and power supply lines 411 to 413 are arranged in the column direction, and a scanning line 414 is arranged in the row direction. The pixel further includes a switching TFT 401, a driving TFT 403, a current control TFT 404, a capacitor element 402, and a light emitting element 405.

図32(C)に示す画素は、TFT403のゲート電極が、行方向に配置された電源線412に接続される点が異なっており、それ以外は図32(A)に示す画素と同じ構成である。つまり、図32(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線412が配置される場合(図32(A))と、行方向に電源線412が配置される場合(図32(C))では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用TFT403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図32(A)(C)として分けて記載する。   The pixel shown in FIG. 32C is different from the pixel shown in FIG. 32A except that the gate electrode of the TFT 403 is connected to the power supply line 412 arranged in the row direction. is there. That is, both pixels shown in FIGS. 32A and 32C show the same equivalent circuit diagram. However, in the case where the power supply line 412 is arranged in the column direction (FIG. 32A) and in the case where the power supply line 412 is arranged in the row direction (FIG. 32C), each power supply line is conductive in a different layer. Formed with body layers. Here, attention is paid to the wiring to which the gate electrode of the driving TFT 403 is connected, and FIGS. 32A and 32C are shown separately to show that the layers for producing these are different.

図32(A)(C)に示す画素の特徴として、画素内にTFT403、404が直列に接続されており、TFT403のチャネル長L3、チャネル幅W3、TFT404のチャネル長L4、チャネル幅W4は、L3/W3:L4/W4=5〜6000:1を満たすように設定される点が挙げられる。6000:1を満たす場合の一例としては、L3が500μm、W3が3μm、L4が3μm、W4が100μmの場合がある。 32A and 32C, TFTs 403 and 404 are connected in series in the pixel, and the channel length L 3 and channel width W 3 of the TFT 403, the channel length L 4 and channel width of the TFT 404 are the same. W 4 may be set to satisfy L 3 / W 3 : L 4 / W 4 = 5 to 6000: 1. As an example when 6000: 1 is satisfied, there is a case where L 3 is 500 μm, W 3 is 3 μm, L 4 is 3 μm, and W 4 is 100 μm.

なお、TFT403は、飽和領域で動作し発光素子405に流れる電流値を制御する役目を有し、TFT404は線形領域で動作し発光素子405に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。またTFT403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、TFT404が線形領域で動作するために、TFT404のVGSの僅かな変動は発光素子405の電流値に影響を及ぼさない。つまり、発光素子405の電流値は、飽和領域で動作するTFT403により決定される。上記構成を有する本発明は、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。 Note that the TFT 403 operates in a saturation region and has a role of controlling a current value flowing through the light emitting element 405, and the TFT 404 has a role of controlling a current supply to the light emitting element 405 by operating in a linear region. Both TFTs preferably have the same conductivity type in terms of manufacturing process. The TFT 403 may be a depletion type TFT as well as an enhancement type. In the present invention having the above structure, since the TFT 404 operates in a linear region, a slight change in V GS of the TFT 404 does not affect the current value of the light emitting element 405. That is, the current value of the light emitting element 405 is determined by the TFT 403 operating in the saturation region. The present invention having the above structure can provide a display device in which luminance unevenness of a light emitting element due to variation in TFT characteristics is improved and image quality is improved.

図32(A)〜(D)に示す画素において、TFT401は、画素に対するビデオ信号の入力を制御するものであり、TFT401がオンして、画素内にビデオ信号が入力されると、容量素子402にそのビデオ信号が保持される。なお図32(A)(C)には、容量素子402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子402を設けなくてもよい。   In the pixel shown in FIGS. 32A to 32D, the TFT 401 controls input of a video signal to the pixel. When the TFT 401 is turned on and a video signal is input into the pixel, the capacitor 402 The video signal is held in Note that FIGS. 32A and 32C illustrate a structure in which the capacitor 402 is provided; however, the present invention is not limited to this, and the capacity for holding a video signal can be covered by a gate capacity or the like. In this case, the capacitor 402 is not necessarily provided explicitly.

発光素子405は、2つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間(陽極と陰極の間)に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。   The light-emitting element 405 has a structure in which an electroluminescent layer is sandwiched between two electrodes, and a potential difference is generated between the pixel electrode and the counter electrode (between the anode and the cathode) so that a forward bias voltage is applied. Is provided. The electroluminescent layer is composed of a wide variety of materials such as organic materials and inorganic materials. The luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from a singlet excited state to a ground state, and a triplet excited state. And light emission (phosphorescence) when returning to the ground state.

図32(B)に示す画素は、TFT406と走査線415を追加している以外は、図32(A)に示す画素構成と同じである。同様に、図32(D)に示す画素は、TFT406と走査線415を追加している以外は、図32(C)に示す画素構成と同じである。   The pixel shown in FIG. 32B has the same pixel structure as that shown in FIG. 32A except that a TFT 406 and a scanning line 415 are added. Similarly, the pixel illustrated in FIG. 32D has the same pixel structure as that illustrated in FIG. 32C except that a TFT 406 and a scanning line 415 are added.

TFT406は、新たに配置された走査線415によりオン又はオフが制御される。TFT406がオンになると、容量素子402に保持された電荷は放電し、TFT404がオフする。つまり、TFT406の配置により、強制的に発光素子405に電流が流れない状態を作ることができる。従って、図32(B)(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。   The TFT 406 is controlled to be turned on or off by a newly arranged scanning line 415. When the TFT 406 is turned on, the charge held in the capacitor 402 is discharged and the TFT 404 is turned off. That is, a state in which no current flows through the light emitting element 405 can be created by the arrangement of the TFT 406. Accordingly, the configurations in FIGS. 32B and 32D can improve the duty ratio because the lighting period can be started simultaneously with or immediately after the start of the writing period without waiting for signal writing to all the pixels. It becomes possible.

図32(E)に示す画素は、列方向に信号線450、電源線451、452、行方向に走査線453が配置される。また、スイッチング用TFT441、駆動用TFT443、容量素子442及び発光素子444を有する。図32(F)に示す画素は、TFT445と走査線454を追加している以外は、図32(E)に示す画素構成と同じである。なお、図32(F)の構成も、TFT445の配置により、デューティ比を向上することが可能となる。   In the pixel shown in FIG. 32E, signal lines 450, power supply lines 451 and 452 are arranged in the column direction, and scanning lines 453 are arranged in the row direction. In addition, the pixel includes a switching TFT 441, a driving TFT 443, a capacitor element 442, and a light emitting element 444. The pixel illustrated in FIG. 32F has the same pixel structure as that illustrated in FIG. 32E except that a TFT 445 and a scanning line 454 are added. Note that the duty ratio of the structure in FIG. 32F can also be improved by the arrangement of the TFTs 445.

(実施の形態13)
走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図24を参照して説明する。図24において画素2702にはTFT501、502、容量504、発光素子503が設けられている。このTFTは実施の形態2と同様な構成を有している。
(Embodiment 13)
One mode in which protective diodes are provided in the scanning line side input terminal portion and the signal line side input terminal portion will be described with reference to FIG. In FIG. 24, TFTs 501 and 502, a capacitor 504, and a light emitting element 503 are provided in a pixel 2702. This TFT has a configuration similar to that of the second embodiment.

信号線側入力端子部には、保護ダイオード561と562が設けられている。この保護ダイオードは、TFT501若しくは502と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図24で示す上面図の等価回路図を図23に示している。   Protection diodes 561 and 562 are provided in the signal line side input terminal portion. This protective diode is manufactured in the same process as the TFT 501 or 502, and is operated as a diode by connecting a gate and one of a drain and a source. An equivalent circuit diagram of the top view shown in FIG. 24 is shown in FIG.

保護ダイオード561は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード562も同様な構造である。この保護ダイオードと接続する共通電位線554、555はゲート電極層と同じ層で形成している。従って、配線層と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。   The protection diode 561 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 562 has a similar structure. The common potential lines 554 and 555 connected to the protection diode are formed in the same layer as the gate electrode layer. Therefore, in order to be electrically connected to the wiring layer, it is necessary to form a contact hole in the gate insulating layer.

ゲート絶縁層へのコンタクトホールは、マスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。   The contact hole to the gate insulating layer may be etched by forming a mask layer. In this case, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

信号配線層はTFT501におけるソース及びドレイン配線層505と同じ層で形成され、それに接続している信号配線層とソース又はドレイン側が接続する構造となっている。   The signal wiring layer is formed of the same layer as the source and drain wiring layer 505 in the TFT 501, and has a structure in which the signal wiring layer connected thereto and the source or drain side are connected.

走査信号線側の入力端子部も同様な構成である。保護ダイオード563は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード564も同様な構造である。この保護ダイオードと接続する共通電位線556、共通電位線557はソース及びドレイン配線層と同じ層で形成している。このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、駆動回路と画素との間に設けることもできる。   The input terminal portion on the scanning signal line side has the same configuration. The protective diode 563 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 564 has a similar structure. The common potential line 556 and the common potential line 557 connected to the protection diode are formed in the same layer as the source and drain wiring layers. Thus, according to the present invention, the protection diode provided in the input stage can be formed simultaneously. Note that the position at which the protective diode is inserted is not limited to this embodiment mode, and can be provided between the driver circuit and the pixel.

(実施の形態14)
走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図52、図53を用いて説明する。図53において画素6702にはTFT5560が設けられている。このTFTは実施の形態6と同様な構成を有している。
(Embodiment 14)
One mode in which protective diodes are provided in the scanning line side input terminal portion and the signal line side input terminal portion will be described with reference to FIGS. In FIG. 53, the pixel 6702 is provided with a TFT 5560. This TFT has a configuration similar to that of the sixth embodiment.

信号線側入力端子部には、保護ダイオード5561と5562が設けられている。この保護ダイオードは、TFT5560と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図52で示す上面図の等価回路図を図53に示している。   Protection diodes 5561 and 5562 are provided in the signal line side input terminal portion. This protective diode is manufactured in the same process as the TFT 5560, and is operated as a diode by connecting the gate and one of the drain and the source. An equivalent circuit diagram of the top view shown in FIG. 52 is shown in FIG.

保護ダイオード5561は、ゲート電極層5550、半導体層5551、チャネル保護用の絶縁層5552、配線層5553から成っている。保護ダイオード5562も同様な構造である。この保護ダイオードと接続する共通電位線5554、5555はゲート電極層と同じ層で形成している。従って、配線層5553と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。   The protection diode 5561 includes a gate electrode layer 5550, a semiconductor layer 5551, a channel protection insulating layer 5552, and a wiring layer 5553. The protective diode 5562 has a similar structure. Common potential lines 5554 and 5555 connected to the protection diode are formed of the same layer as the gate electrode layer. Therefore, in order to be electrically connected to the wiring layer 5553, a contact hole needs to be formed in the gate insulating layer.

ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。   The contact hole for the gate insulating layer may be etched by forming a mask layer by a droplet discharge method. In this case, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

保護ダイオード5561若しくは5562は、TFT5560におけるソース電極層又はドレイン電極層5130と同じ層で形成され、それに接続している信号配線層5556とソース又はドレイン側が接続する構造となっている。   The protective diode 5561 or 5562 is formed of the same layer as the source or drain electrode layer 5130 in the TFT 5560 and has a structure in which the signal wiring layer 5556 connected thereto is connected to the source or drain side.

走査信号線側の入力端子部も同様な構成である。保護ダイオード5563は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード5564も同様な構造である。この保護ダイオードと接続する共通電位線5556、共通電位線5557はソース及びドレイン配線層と同じ層で形成している。このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、駆動回路と画素との間に設けることもできる。   The input terminal portion on the scanning signal line side has the same configuration. The protection diode 5563 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 5564 has a similar structure. The common potential line 5556 and the common potential line 5557 connected to the protection diode are formed in the same layer as the source and drain wiring layers. Thus, according to the present invention, the protection diode provided in the input stage can be formed simultaneously. Note that the position at which the protective diode is inserted is not limited to this embodiment mode, and can be provided between the driver circuit and the pixel.

(実施の形態15)
図22は、液滴吐出法により作製されるTFT基板2800を用いてEL表示モジュールを構成する一例を示している。図22において、TFT基板2800上には、画素により構成された画素部が形成されている。
(Embodiment 15)
FIG. 22 shows an example in which an EL display module is formed using a TFT substrate 2800 manufactured by a droplet discharge method. In FIG. 22, a pixel portion including pixels is formed over a TFT substrate 2800.

図22では、画素部の外側であって、駆動回路と画素との間に、画素に形成されたものと同様なTFT又はそのTFTのゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部2801が備えられている。駆動回路2809は、単結晶半導体で形成されたドライバIC、ガラス基板上に多結晶半導体膜で形成されたスティックドライバIC、若しくはSASで形成された駆動回路などが適用されている。   In FIG. 22, outside the pixel portion and between the driver circuit and the pixel, the same TFT as that formed in the pixel or the gate of the TFT and one of the source and the drain is connected to be the same as the diode. The protection circuit portion 2801 operated in the above is provided. As the driver circuit 2809, a driver IC formed of a single crystal semiconductor, a stick driver IC formed of a polycrystalline semiconductor film over a glass substrate, a driver circuit formed of SAS, or the like is applied.

TFT基板2800は、液滴吐出法で形成されたスペーサ2806a、2806bを介して封止基板2820と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、2枚の基板の間隔を一定に保つために設けておくことが好ましい。発光素子2804、2805上であって、TFT基板2800と封止基板2820との間にある空隙には透光性の樹脂材料を充填して固体化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。   The TFT substrate 2800 is fixed to the sealing substrate 2820 through spacers 2806a and 2806b formed by a droplet discharge method. The spacer is preferably provided to keep the distance between the two substrates constant even when the substrate is thin and the area of the pixel portion is increased. A space between the TFT substrate 2800 and the sealing substrate 2820 over the light-emitting elements 2804 and 2805 may be filled with a light-transmitting resin material to be solidified, or anhydrous nitrogen or inert Gas may be filled.

図22では発光素子2804、2805を上面放射型(トップエミッション型)の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素を赤色、緑色、青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板2820側に各色に対応した着色層2807a、2807b、2807cを形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素を白色発光素子として着色層2807a、2807b、2807cと組み合わせても良い。   FIG. 22 shows a case where the light-emitting elements 2804 and 2805 have a top emission type (top emission type) configuration, in which light is emitted in the direction of the arrow shown in the drawing. Each pixel can perform multicolor display by changing the emission color of the pixels to red, green, and blue. At this time, by forming the colored layers 2807a, 2807b, and 2807c corresponding to the respective colors on the sealing substrate 2820 side, the color purity of the emitted light can be increased. Alternatively, the pixel may be combined with the colored layers 2807a, 2807b, and 2807c as a white light emitting element.

外部回路2809は、TFT基板2800の一端に設けられた走査線若しくは信号線接続端子と、配線基板2810で接続される。また、TFT基板2800に接して若しくは近接させて、ヒートパイプ2813と放熱板2812を設け、放熱効果を高める構成としても良い。   The external circuit 2809 is connected to a scanning line or signal line connection terminal provided at one end of the TFT substrate 2800 through a wiring substrate 2810. Further, a heat pipe 2813 and a heat radiating plate 2812 may be provided in contact with or in proximity to the TFT substrate 2800 to enhance the heat radiation effect.

なお、図22では、トップエミッションのELモジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造としても良い。トップエミッション型の構成の場合、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法により形成することができ、ポリイミドなどの樹脂材料に、顔料系の黒色樹脂やカーボンブラック等を混合させて形成すればよく、その積層でもよい。   Although the top emission EL module is shown in FIG. 22, the bottom emission structure may be changed by changing the configuration of the light emitting element and the arrangement of the external circuit board. In the case of a top emission type structure, an insulating layer serving as a partition wall may be colored and used as a black matrix. The partition walls can be formed by a droplet discharge method, and may be formed by mixing a resin material such as polyimide with a pigment-based black resin, carbon black, or the like, or may be a laminate thereof.

また、TFT基板2800において、画素部が形成された側にシール材や接着性の樹脂を用いて樹脂フィルムを貼り付けて封止構造を形成してもよい。樹脂フィルムの表面には水蒸気の透過を防止するガスバリア膜を設けておくと良い。フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。   Further, in the TFT substrate 2800, a sealing structure may be formed by attaching a resin film to the side where the pixel portion is formed using a sealing material or an adhesive resin. A gas barrier film for preventing the permeation of water vapor may be provided on the surface of the resin film. By adopting a film sealing structure, further reduction in thickness and weight can be achieved.

(実施の形態16)
本発明によって形成される表示装置によって、テレビジョン装置(ELテレビジョン装置、液晶テレビジョン装置)を完成させることができる。表示パネルには、図17(A)で示すような構成として画素部のみが形成されて走査線側駆動回路と信号線側駆動回路とが、図18(B)のようなTAB方式により実装される場合と、図18(A)のようなCOG方式により実装される場合と、図17(B)に示すようにSASでTFTを形成し、画素部と走査線側駆動回路を基板上に一体形成し信号線側駆動回路を別途ドライバICとして実装する場合、また図17(C)のように画素部と信号線側駆動回路と走査線側駆動回路を基板上に一体形成する場合などがあるが、どのような形態としても良い。
(Embodiment 16)
With the display device formed according to the present invention, a television device (an EL television device, a liquid crystal television device) can be completed. In the display panel, only a pixel portion is formed as shown in FIG. 17A, and a scanning line side driver circuit and a signal line side driver circuit are mounted by a TAB method as shown in FIG. 18B. And a case where the TFT is formed by SAS as shown in FIG. 17B, and the pixel portion and the scanning line side driver circuit are integrated on the substrate. In some cases, the signal line side driver circuit is separately mounted as a driver IC, and the pixel portion, the signal line side driver circuit, and the scanning line side driver circuit are integrally formed over the substrate as shown in FIG. However, any form is acceptable.

その他の外部回路の構成として、映像信号の入力側では、チューナで受信した信号のうち、映像信号を増幅する映像信号増幅回路と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路などからなっている。コントロール回路は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路を設け、入力デジタル信号をm個に分割して供給する構成としても良い。   As other external circuit configurations, on the video signal input side, among the signals received by the tuner, the video signal amplification circuit that amplifies the video signal, and the signal output from it corresponds to each color of red, green, and blue And a control circuit for converting the video signal into the input specification of the driver IC. The control circuit outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit may be provided on the signal line side and an input digital signal may be divided into m pieces and supplied.

チューナで受信した信号のうち、音声信号は、音声信号増幅回路に送られ、その出力は音声信号処理回路を経てスピーカに供給される。制御回路は受信局(受信周波数)や音量の制御情報を入力部から受け、チューナや音声信号処理回路に信号を送出する。   Of the signals received by the tuner, the audio signal is sent to the audio signal amplifier circuit, and the output is supplied to the speaker via the audio signal processing circuit. The control circuit receives control information of the receiving station (reception frequency) and volume from the input unit, and sends a signal to the tuner and the audio signal processing circuit.

図51は液晶表示モジュールの一例であり、TFT基板4600と対向基板4601がシール材4602により固着され、その間に画素部4603と液晶層4604が設けられ表示領域を形成している。着色層4605はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板4600と対向基板4601の外側には偏光板4606、4607、レンズフィルム4613が配設されている。光源は冷陰極管4610と反射板4611により構成され、回路基板4612は、フレキシブル配線基板4609により周辺回路4608とTFT基板4600と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。   FIG. 51 illustrates an example of a liquid crystal display module. A TFT substrate 4600 and a counter substrate 4601 are fixed to each other with a sealant 4602, and a pixel portion 4603 and a liquid crystal layer 4604 are provided therebetween to form a display region. The colored layer 4605 is necessary when performing color display. In the case of the RGB method, a colored layer corresponding to each color of red, green, and blue is provided corresponding to each pixel. Polarizing plates 4606 and 4607 and a lens film 4613 are disposed outside the TFT substrate 4600 and the counter substrate 4601. The light source is composed of a cold cathode tube 4610 and a reflection plate 4611. A circuit board 4612 is connected to a peripheral circuit 4608 and a TFT substrate 4600 by a flexible wiring board 4609, and an external circuit such as a control circuit or a power supply circuit is incorporated. .

表示モジュール、液晶表示モジュールなどの表示モジュールを、図20に示すように、筐体2001に組みこんで、テレビジョン装置を完成させることができる。表示モジュールとして、図22のようなEL表示モジュールを用いると、ELテレビジョン装置を、図51のような液晶表示モジュールを用いると液晶テレビジョン装置を完成することができる。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカ部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。   A display device such as a display module or a liquid crystal display module can be assembled in a housing 2001 as shown in FIG. 20 to complete the television device. When an EL display module as shown in FIG. 22 is used as the display module, an EL television device can be completed. When a liquid crystal display module as shown in FIG. 51 is used, a liquid crystal television device can be completed. A main screen 2003 is formed by the display module, and a speaker portion 2009, operation switches, and the like are provided as other accessory equipment. Thus, a television device can be completed according to the present invention.

また、図34に示すように、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。図34はトップエミッション型の構成であり、隔壁となる絶縁層3605を着色しブラックマトリクスとして用いている。この隔壁は液滴吐出法により形成することができ、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。本実施の形態では、顔料系の黒色樹脂を用いる。位相差板3603、3604としてはλ/4板、λ/2板などを用い、光を制御できるように設計すればよい。構成としては、順に、TFT素子基板2800、発光素子2804、封止基板(封止材)2820、位相差板3603、3604(λ/4板、λ/2板)、偏光板3602となり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜3601を有していても良い。これにより、より高繊細で精密な画像を表示することができる。   Further, as shown in FIG. 34, reflected light of light incident from the outside may be blocked using a phase difference plate or a polarizing plate. FIG. 34 shows a top emission type structure in which an insulating layer 3605 serving as a partition is colored and used as a black matrix. This partition wall can be formed by a droplet discharge method, and carbon black or the like may be mixed with a resin material such as polyimide, or may be a laminate thereof. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. In the present embodiment, a pigment-based black resin is used. As the phase difference plates 3603 and 3604, a λ / 4 plate, a λ / 2 plate, or the like may be used so that light can be controlled. As a structure, a TFT element substrate 2800, a light emitting element 2804, a sealing substrate (sealing material) 2820, a phase difference plate 3603, 3604 (λ / 4 plate, λ / 2 plate), and a polarizing plate 3602 are sequentially formed. The light emitted from the light passes through these and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both sides as long as the display is a double-sided emission type that emits light on both sides. Further, an antireflection film 3601 may be provided outside the polarizing plate. This makes it possible to display a higher-definition and precise image.

筐体2001に素子を利用した表示用パネル2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。   A display panel 2002 using an element is incorporated in a housing 2001, and a general television broadcast is received by a receiver 2005, and connected to a wired or wireless communication network via a modem 2004 in one direction (transmission) Communication from the sender to the receiver) or bidirectional (between the sender and the receiver, or between the receivers). The television device can be operated by a switch incorporated in the housing or a separate remote control device 2006, and the remote control device 2006 also includes a display unit 2007 for displaying information to be output. good.

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面もEL表示用パネルで形成し、点滅可能とする構成としても良い。また、同様に主画面2003及びサブ画面2008を主画面2003とサブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。さらに、主画面2003を低消費電力で表示可能な液晶表示用パネルで形成し、サブ画面を視野角の優れたEL表示用パネルで形成し、点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのTFTや電子部品を用いても、信頼性の高い表示装置とすることができる。   In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. The main screen 2003 may be formed using an EL display panel having an excellent viewing angle, and the sub screen may be formed using an EL display panel so that the main screen 2003 can blink. Similarly, the main screen 2003 and the sub screen 2008 may be formed of a liquid crystal display panel capable of displaying the main screen 2003 and the sub screen with low power consumption. Further, the main screen 2003 may be formed using a liquid crystal display panel that can display with low power consumption, and the sub screen may be formed using an EL display panel with an excellent viewing angle so as to be blinkable. When the present invention is used, a highly reliable display device can be obtained even when such a large substrate is used and a large number of TFTs and electronic components are used.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。   Of course, the present invention is not limited to a television device, but can be applied to various applications such as personal computer monitors, information display boards at railway stations and airports, and advertisement display boards on streets. can do.

(実施の形態17)
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
(Embodiment 17)
Various display devices can be manufactured by applying the present invention. That is, the present invention can be applied to various electronic devices in which these display devices are incorporated in a display portion.

その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの例を図21に示す。   Such electronic devices include cameras such as video cameras and digital cameras, projectors, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, game machines, personal digital assistants (mobile computers, mobile phones or An electronic book), and an image reproducing apparatus (specifically, an apparatus having a display capable of reproducing a recording medium such as a digital versatile disc (DVD) and displaying the image). Examples thereof are shown in FIG.

図21(A)は、パーソナルコンピュータであり、本体2101、筐体2102、表示部2103、キーボード2104、外部接続ポート2105、ポインティングマウス2106等を含む。本発明は、表示部2103の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。   FIG. 21A illustrates a personal computer, which includes a main body 2101, a housing 2102, a display portion 2103, a keyboard 2104, an external connection port 2105, a pointing mouse 2106, and the like. The present invention is applied to manufacturing the display portion 2103. When the present invention is used, a highly reliable high-quality image can be displayed even if the size is reduced and wiring and the like are refined.

図21(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2201、筐体2202、表示部A2203、表示部B2204、記録媒体(DVD等)読み込み部2205、操作キー2206、スピーカ部2207等を含む。表示部A2203は主として画像情報を表示し、表示部B2204は主として文字情報を表示するが、本発明は、これら表示部A、B2203、2204の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。   FIG. 21B shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2201, a housing 2202, a display portion A 2203, a display portion B 2204, and a recording medium (DVD etc.) reading portion 2205. , Operation keys 2206, speaker unit 2207, and the like. The display portion A 2203 mainly displays image information, and the display portion B 2204 mainly displays character information. The present invention is applied to the production of the display portions A, B 2203, and 2204. When the present invention is used, a highly reliable high-quality image can be displayed even if the size is reduced and wiring and the like are refined.

図21(C)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示部2304、操作スイッチ2305、アンテナ2306等を含む。本発明により作製される表示装置を表示部2304に適用することで、小型化し、配線等が精密化する携帯電話であっても、信頼性の高い高画質な画像を表示できる。   FIG. 21C illustrates a mobile phone, which includes a main body 2301, an audio output portion 2302, an audio input portion 2303, a display portion 2304, operation switches 2305, an antenna 2306, and the like. By applying the display device manufactured according to the present invention to the display portion 2304, a highly reliable and high-quality image can be displayed even in a mobile phone that is downsized and wiring and the like are precise.

図21(D)はビデオカメラであり、本体2401、表示部2402、筐体2403、外部接続ポート2404、リモコン受信部2405、受像部2406、バッテリー2407、音声入力部2408、操作キー2409等を含む。本発明は、表示部2402に適用することができる。本発明により作製される表示装置を表示部2304に適用することで、小型化し、配線等が精密化するビデオカメラであっても、信頼性の高い高画質な画像を表示できる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。   FIG. 21D shows a video camera, which includes a main body 2401, a display portion 2402, a housing 2403, an external connection port 2404, a remote control receiving portion 2405, an image receiving portion 2406, a battery 2407, an audio input portion 2408, operation keys 2409, and the like. . The present invention can be applied to the display portion 2402. By applying the display device manufactured according to the present invention to the display portion 2304, a highly reliable and high-quality image can be displayed even with a video camera that is downsized and wiring and the like are precise. This embodiment mode can be freely combined with the above embodiment modes.

本発明を説明する図。The figure explaining this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明に適用することのできるレーザビーム直接描画装置の構成を説明する図。1A and 1B illustrate a structure of a laser beam direct drawing apparatus that can be applied to the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明のEL表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of EL display module of this invention. 図24で説明する表示パネルの等価回路図。FIG. 25 is an equivalent circuit diagram of the display panel described in FIG. 24. 本発明の表示パネルを説明する上面図。FIG. 6 is a top view illustrating a display panel of the present invention. 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図。4A and 4B each illustrate a circuit structure in the case where a scan line side driver circuit is formed using TFTs in a display panel of the present invention; 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(シフトレジスタ回路)。4A and 4B illustrate a circuit structure in the case where a scan line driver circuit is formed using TFTs in a display panel of the present invention (shift register circuit). 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(バッファ回路)。4A and 4B illustrate a circuit configuration in the case where a scan line side driver circuit is formed using TFTs in a display panel of the present invention (buffer circuit). 本発明に適用することのできる液滴吐出装置の構成を説明する図。2A and 2B illustrate a structure of a droplet discharge device that can be applied to the present invention. 本発明を説明する図。The figure explaining this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示パネルに適用できる画素の構成を説明する回路図。FIG. 10 is a circuit diagram illustrating a structure of a pixel that can be used in the display panel of the present invention. 本発明の表示パネルを説明する図。4A and 4B illustrate a display panel of the present invention. 本発明の表示モジュールの構成例を説明する断面図。Sectional drawing explaining the structural example of the display module of this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示モジュールの構成を説明する図。FIG. 6 illustrates a structure of a display module of the present invention. 本発明の表示パネルを説明する上面図。FIG. 6 is a top view illustrating a display panel of the present invention. 図52で説明する表示パネルの等価回路図。FIG. 53 is an equivalent circuit diagram of the display panel described in FIG. 52. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention.

Claims (6)

下地膜を形成し、
前記下地膜に選択的にレーザ光を照射し、親液性領域を形成し、
前記親液性領域に、導電性材料を含む組成物を吐出しソース電極層及びドレイン電極層を形成し、
前記ソース電極層または前記ドレイン電極層上にn型半導体層、半導体層、及びゲート絶縁層を形成し、
前記ゲート絶縁層上に第1の感光性物質を形成し、前記第1の感光性物質に選択的にレーザ光を照射し、第1の感光した領域を形成し、
前記第1の感光した領域を除去し、第1の凹部を形成し、
前記第1の感光性物質をマスクとして、前記ゲート絶縁層をエッチングして前記ソース電極層又は前記ドレイン電極層に達する開口部を形成し、
前記開口部及び前記第1の凹部のみに第2の感光性物質を吐出し、第2の感光性物質を形成し、前記第1の感光性物質に選択的にレーザ光を照射し、第2の感光した領域を形成し、
前記第2の感光した領域を除去し、第2の凹部を形成し、
前記第2の凹部に導電性材料を含む組成物を吐出し、ゲート電極層を形成し、
前記第1の感光性物質及び前記第2の感光性物質を除去することを特徴とする表示装置の作製方法。
Forming a base film,
Selectively irradiating the base film with laser light to form a lyophilic region;
In the lyophilic region, a composition containing a conductive material is discharged to form a source electrode layer and a drain electrode layer,
Forming an n-type semiconductor layer, a semiconductor layer, and a gate insulating layer on the source electrode layer or the drain electrode layer;
Forming a first photosensitive material on the gate insulating layer, selectively irradiating the first photosensitive material with a laser beam to form a first exposed region;
Removing the first exposed area and forming a first recess;
Using the first photosensitive material as a mask, the gate insulating layer is etched to form an opening reaching the source electrode layer or the drain electrode layer,
A second photosensitive material is discharged only to the opening and the first recess, a second photosensitive material is formed, the first photosensitive material is selectively irradiated with a laser beam, and second Forming the exposed areas of
Removing the second exposed area, forming a second recess,
Discharging a composition containing a conductive material into the second recess to form a gate electrode layer;
A method for manufacturing a display device, wherein the first photosensitive material and the second photosensitive material are removed.
請求項1において、前記ソース電極層又は前記ドレイン電極層に接続して画素電極層を形成することを特徴とする表示装置の作製方法。   2. The method for manufacturing a display device according to claim 1, wherein a pixel electrode layer is formed in connection with the source electrode layer or the drain electrode layer. 請求項1において、前記ソース電極層又は前記ドレイン電極層に接続して、第1の電極層を形成し、
前記第1の電極層上に電界発光層を形成し、
前記電界発光層上に第2の電極層を形成することを特徴とする表示装置の作製方法。
In Claim 1, connected to the source electrode layer or the drain electrode layer, to form a first electrode layer,
Forming an electroluminescent layer on the first electrode layer;
A method for manufacturing a display device, comprising forming a second electrode layer over the electroluminescent layer.
請求項1乃至3のいずれか一において、前記半導体層は、水素又はハロゲン元素を含むガスにより形成された非単結晶半導体であることを特徴とする表示装置の作製方法。   4. The method for manufacturing a display device according to claim 1, wherein the semiconductor layer is a non-single-crystal semiconductor formed using a gas containing hydrogen or a halogen element. 請求項1乃至3のいずれか一において、前記半導体層は、水素又はハロゲン元素を含むガスにより形成されたセミアモルファス半導体であることを特徴とする表示装置の作製方法。   4. The method for manufacturing a display device according to claim 1, wherein the semiconductor layer is a semi-amorphous semiconductor formed with a gas containing hydrogen or a halogen element. 請求項1乃至3のいずれか一において、前記半導体層は、水素とハロゲン元素を含むガスにより形成された多結晶半導体であることを特徴とする表示装置の作製方法。   4. The method for manufacturing a display device according to claim 1, wherein the semiconductor layer is a polycrystalline semiconductor formed using a gas containing hydrogen and a halogen element.
JP2005015070A 2004-01-26 2005-01-24 Method for manufacturing display device Expired - Fee Related JP4969041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005015070A JP4969041B2 (en) 2004-01-26 2005-01-24 Method for manufacturing display device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004017382 2004-01-26
JP2004017382 2004-01-26
JP2004017448 2004-01-26
JP2004017448 2004-01-26
JP2005015070A JP4969041B2 (en) 2004-01-26 2005-01-24 Method for manufacturing display device

Publications (3)

Publication Number Publication Date
JP2005244197A JP2005244197A (en) 2005-09-08
JP2005244197A5 JP2005244197A5 (en) 2008-03-13
JP4969041B2 true JP4969041B2 (en) 2012-07-04

Family

ID=35025556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015070A Expired - Fee Related JP4969041B2 (en) 2004-01-26 2005-01-24 Method for manufacturing display device

Country Status (1)

Country Link
JP (1) JP4969041B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4678574B2 (en) * 2004-08-23 2011-04-27 株式会社リコー Multilayer structure, electronic element using the multilayer structure, electronic element array, and display device
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101197053B1 (en) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 Organic thin film transistor array panel and method for manufacturing the same
EP1943669A4 (en) * 2005-10-05 2012-06-13 Kovio Inc Linear and cross-linked high molecular weight polysilanes, polygermanes, and copolymers thereof, compositions containing the same, and methods of making and using such compounds and compositions
KR100766318B1 (en) 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 The thin film transistor using organic semiconductor material and the array substrate for LCD with the same and method of fabricating the same
JP5167707B2 (en) * 2006-08-04 2013-03-21 株式会社リコー Multilayer structure, multilayer wiring board, active matrix substrate, and electronic display device
JP5142831B2 (en) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP5155059B2 (en) * 2008-08-06 2013-02-27 株式会社アルバック Manufacturing method of surface modified substrate
KR102275487B1 (en) * 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101646783B1 (en) * 2009-12-08 2016-08-08 엘지디스플레이 주식회사 Portable computer
EP2398086A1 (en) * 2010-06-17 2011-12-21 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Opto-electric device and method of manufacturing thereof
JP5811560B2 (en) * 2011-03-25 2015-11-11 セイコーエプソン株式会社 Circuit board manufacturing method
JP5711585B2 (en) * 2011-03-30 2015-05-07 株式会社アドテックエンジニアリング Thin film transistor manufacturing apparatus, manufacturing method thereof, and program
WO2016147481A1 (en) * 2015-03-13 2016-09-22 コニカミノルタ株式会社 Transparent electrode, method for manufacturing transparent electrode, and organic electroluminescence element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2791422B2 (en) * 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 Electro-optical device and manufacturing method thereof
GB9726511D0 (en) * 1997-12-13 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
JP2002009287A (en) * 2000-06-19 2002-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method of the semiconductor device
JP3967259B2 (en) * 2001-12-11 2007-08-29 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2003241177A (en) * 2002-02-14 2003-08-27 Dainippon Printing Co Ltd Manufacturing method for electrode substrate of color liquid crystal display device
JP4572501B2 (en) * 2002-02-27 2010-11-04 コニカミノルタホールディングス株式会社 Method for producing organic thin film transistor
JP2003318401A (en) * 2002-04-22 2003-11-07 Seiko Epson Corp Method of manufacturing device, the device, display device and electronic apparatus
JP2003318193A (en) * 2002-04-22 2003-11-07 Seiko Epson Corp Device, its manufacturing method and electronic device

Also Published As

Publication number Publication date
JP2005244197A (en) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4969041B2 (en) Method for manufacturing display device
US8518760B2 (en) Display device, method for manufacturing thereof, and television device
US8158517B2 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
US8222636B2 (en) Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US8318601B2 (en) Method for manufacturing thin film transistor and display device
US7615488B2 (en) Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
US7491590B2 (en) Method for manufacturing thin film transistor in display device
KR101228859B1 (en) Display device and method for manufacturing the same
JP5057652B2 (en) Method for manufacturing thin film transistor
JP4854994B2 (en) Wiring substrate manufacturing method and thin film transistor manufacturing method
US20050196710A1 (en) Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
JP5089027B2 (en) Semiconductor device
JP4628004B2 (en) Method for manufacturing thin film transistor
JP2005286320A (en) Pattern forming method, thin film transistor, display device, forming method thereof, and television device
JP5116212B2 (en) Method for manufacturing thin film transistor
JP4879496B2 (en) Pattern formation method
JP4884675B2 (en) Method for manufacturing semiconductor device
JP4877865B2 (en) Thin film transistor manufacturing method and display device manufacturing method
JP4877868B2 (en) Method for manufacturing display device
JP5025208B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees