Nothing Special   »   [go: up one dir, main page]

JP4966252B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4966252B2
JP4966252B2 JP2008134626A JP2008134626A JP4966252B2 JP 4966252 B2 JP4966252 B2 JP 4966252B2 JP 2008134626 A JP2008134626 A JP 2008134626A JP 2008134626 A JP2008134626 A JP 2008134626A JP 4966252 B2 JP4966252 B2 JP 4966252B2
Authority
JP
Japan
Prior art keywords
voltage
value
output voltage
pulse
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008134626A
Other languages
Japanese (ja)
Other versions
JP2009284674A (en
Inventor
一宏 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2008134626A priority Critical patent/JP4966252B2/en
Publication of JP2009284674A publication Critical patent/JP2009284674A/en
Application granted granted Critical
Publication of JP4966252B2 publication Critical patent/JP4966252B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、パルス幅変調(PWM)信号に基づいて主スイッチング素子をオン・オフ駆動し、入力された電圧を所望の直流電圧に変換して出力するスイッチング電源装置に関し、特にデジタル制御により出力電圧を制御するスイッチング電源装置に関する。   The present invention relates to a switching power supply device that drives a main switching element on / off based on a pulse width modulation (PWM) signal, converts an input voltage into a desired DC voltage, and outputs the voltage, and in particular, an output voltage by digital control. The present invention relates to a switching power supply device that controls the above.

近年、デジタルプロセッサを用いて出力電圧制御を行なうことで、インテリジェント性の高いスイッチング電源装置を実現する方法が複数提案されている。例えば、従来のデジタル制御により出力電圧を制御するスイッチング電源装置としては、特許文献1に開示されているものが提案されている。   In recent years, there have been proposed a plurality of methods for realizing a highly intelligent switching power supply device by performing output voltage control using a digital processor. For example, as a switching power supply device that controls the output voltage by conventional digital control, the one disclosed in Patent Document 1 has been proposed.

特許文献1のスイッチング電源装置では、デジタル制御回路で作成されるデジタルPWM信号を用いてスイッチング素子を駆動することにより、電圧変換を行なう構成となっている。また、本スイッチング電源装置では、スイッチング電源装置の出力電圧を目標値と一致させる制御を行なうために、デジタルプロセッサ内のアナログ/デジタル変換(以下、A/D変換)回路が、スイッチング電源装置の出力電圧を一定周期毎にサンプリングして、A/D変換を行なうことで出力電圧デジタル値を得る。デジタルプロセッサは、出力電圧デジタル値とデジタルプロセッサ内に設定された目標値から演算処理を行なうことで、デジタルPWM信号のパルス幅を算出し、スイッチング電源装置の出力電圧が目標値となるようなデジタル制御によるフィードバック制御を行なっている。
特開2004−282961号公報
In the switching power supply device of Patent Document 1, voltage conversion is performed by driving a switching element using a digital PWM signal created by a digital control circuit. Further, in this switching power supply device, an analog / digital conversion (hereinafter referred to as A / D conversion) circuit in the digital processor is used to control the output voltage of the switching power supply device to match the target value. The output voltage digital value is obtained by sampling the voltage at regular intervals and performing A / D conversion. The digital processor calculates the pulse width of the digital PWM signal by performing arithmetic processing from the output voltage digital value and the target value set in the digital processor, and digitally outputs the switching power supply device so that the output voltage becomes the target value. Feedback control by control is performed.
JP 2004-282916 A

しかし、特許文献1のような構成を持つスイッチング電源装置では、出力電圧設定精度や外乱に対する応答性の問題を解決するために、例えば、デジタルシグナルプロセッサ(DSP)のように、高速処理が可能な高価なデジタルプロセッサを用いる必要があった。   However, the switching power supply device having the configuration as in Patent Document 1 can perform high-speed processing, such as a digital signal processor (DSP), in order to solve the problems of output voltage setting accuracy and responsiveness to disturbance. It was necessary to use an expensive digital processor.

まず、従来のデジタル制御における出力電圧設定精度の問題点について、以下に説明する。   First, the problem of output voltage setting accuracy in conventional digital control will be described below.

デジタルPWMによって出力電圧制御を行う場合、スイッチング素子のオン・デューティの分解能が、出力電圧Voutの分解能となる。例えば、式(1)に従って動作するようなスイッチング電源装置であるシングルエンディッドフォワードコンバータの出力電圧Voutを、出力電圧のa%刻みで設定する場合、オン・デューティdutyを式(2)に示すΔdutyという刻みで変化させなければならず、そこに必要な分解能Rdutyは、式(3)で表される。

Figure 0004966252
Figure 0004966252
Figure 0004966252
When output voltage control is performed by digital PWM, the resolution of the on-duty of the switching element is the resolution of the output voltage Vout. For example, when the output voltage Vout of a single-ended forward converter that is a switching power supply device that operates according to the equation (1) is set in increments of a% of the output voltage, the on-duty duty is expressed as Δduty shown in the equation (2). The resolution Rduty required there is expressed by equation (3).
Figure 0004966252
Figure 0004966252
Figure 0004966252

ここで、Vout:出力電圧、Vin:入力電圧、N1:トランスT1の一次側巻数、N2:トランスT1の2次側巻数、duty:スイッチング素子のオン・デューティ、Rduty:デューティの分解能、である。   Here, Vout: output voltage, Vin: input voltage, N1: primary winding of transformer T1, N2: secondary winding of transformer T1, duty: on-duty of switching element, Rduty: resolution of duty.

具体的な数値を例に上げると、入力電圧Vin=48V、出力電圧Vout=3.3V、トランスT1の1次側巻線N1=6ターン、トランスT1の2次側巻線N2=1ターンの場合、出力電圧Voutの刻みをアナログ制御のスイッチング電源装置に遜色の無い値としたいとすると、a=0.1%が必要と考えられ、このとき、式(3)より、デジタルPWMに必要な分解能は、Rduty≒2424となる。   Taking specific numerical values as an example, the input voltage Vin = 48V, the output voltage Vout = 3.3V, the primary winding N1 = 6 turns of the transformer T1, and the secondary winding N2 = 1 turn of the transformer T1. In this case, if the step of the output voltage Vout is set to a value comparable to that of the analog-controlled switching power supply device, it is considered that a = 0.1% is necessary. At this time, from the equation (3), it is necessary for digital PWM. The resolution is Rduty≈2424.

通常、デジタルPWM信号は、デジタルプロセッサのクロックを基準にして作られる。また、近年の汎用的なスイッチング電源装置は、磁性部品等の小型化等の観点から、スイッチング周波数500kHz以上に設定される場合が多いため、例えばスイッチング電源装置のスイッチング周波数が500kHzである場合において、上記の分解能をデジタルPWM作ることができるデジタルプロセッサのクロックを計算すると、スイッチング周波数の500kHzにデジタルPWMの分解能2424を乗じた値である1.212GHz以上のクロック周波数を必要とし、高速動作可能で極めて高性能なデジタルプロセッサが必要になる。   Usually, the digital PWM signal is generated based on the clock of the digital processor. Moreover, since a general-purpose switching power supply device in recent years is often set to a switching frequency of 500 kHz or more from the viewpoint of miniaturization of magnetic parts and the like, for example, when the switching frequency of the switching power supply device is 500 kHz, When calculating the clock of a digital processor capable of making the above-mentioned resolution digital PWM, it requires a clock frequency of 1.212 GHz or higher, which is a value obtained by multiplying the switching frequency of 500 kHz by the digital PWM resolution of 2424, and can operate at high speed. A high-performance digital processor is required.

次に、デジタル制御によるフィードバック制御の高速応答性に関する問題について説明する。   Next, a problem related to high-speed response of feedback control by digital control will be described.

スイッチング電源装置は、入力電圧Vinが急激に上昇する外乱が発生した場合においても、出力電圧Voutを目標値の一定電圧に保つ制御を行なうことが要求される。例えば、式(1)に従って動作するようなスイッチング電源装置であるシングルエンディッドフォワードコンバータは、入力電圧Vinが急激に上昇すると、Vinに応じてスイッチング素子のオン・デューティdutyを小さくする制御を行なうことにより、出力電圧Voutを目標値の一定電圧に保つ制御がなされるが、その応答速度が問題になる。具体的には、スイッチング電源装置において、デジタルプロセッサでの各種の処理を考慮すると、出力電圧VoutをA/D変換してデジタル値を生成するために50クロック、デジタル値と目標値から演算を行ないデジタルPWM信号を生成するのに200クロック、合計250クロック程度の処理工数が発生すると考えられる。ここで、アナログ制御のスイッチング電源装置と同等の応答性を得るべく、これらの処理をスイッチング動作の一周期内で完了させるためには、デジタルプロセッサのクロック周波数は、処理工数250クロックにスイッチング周波数500kHzを乗じた値である125MHz以上のクロック周波数が必要となる。また、デジタルプロセッサは、フィードバック制御以外にもいろいろな演算処理等を行うため、実際には125MHzの数倍のクロック周波数を必要とし、この点でも高速で高性能なデジタルプロセッサが必要となる。   The switching power supply device is required to perform control to keep the output voltage Vout at a constant target value even when a disturbance in which the input voltage Vin suddenly increases occurs. For example, a single-ended forward converter that is a switching power supply device that operates according to Equation (1) performs control to reduce the on-duty duty of the switching element in accordance with Vin when the input voltage Vin increases rapidly. Thus, control is performed to keep the output voltage Vout at a constant target voltage, but the response speed becomes a problem. Specifically, in the switching power supply device, taking into account various processes in the digital processor, 50 clocks are calculated from the digital value and the target value to A / D convert the output voltage Vout to generate a digital value. It is considered that processing man-hours of about 200 clocks and a total of about 250 clocks are required to generate the digital PWM signal. Here, in order to obtain the same responsiveness as that of the analog-controlled switching power supply device, in order to complete these processes within one cycle of the switching operation, the clock frequency of the digital processor is set to 250 processing clocks and the switching frequency is 500 kHz. A clock frequency of 125 MHz or more, which is a value obtained by multiplying by, is required. In addition, since the digital processor performs various arithmetic processes in addition to the feedback control, it actually requires a clock frequency several times 125 MHz, and in this respect also, a high-speed and high-performance digital processor is required.

また、特許文献1のような構成をもつスイッチング電源装置では、出力電圧設定精度や外乱に対する応答性の問題以外に、A/D変換回路のサンプリングに、スイッチング素子のスイッチング動作に起因する出力電圧の変動であるスイッチングリップル等が影響したり、A/D変換回路量子化誤差が影響したりすることで、スイッチング周波数よりも低周波の出力電圧リップルが発生すると言う問題があった。   Further, in the switching power supply device having the configuration as in Patent Document 1, in addition to the output voltage setting accuracy and the problem of responsiveness to disturbance, the output voltage caused by the switching operation of the switching element is used for sampling of the A / D converter circuit. There is a problem that an output voltage ripple having a frequency lower than the switching frequency is generated due to the influence of the switching ripple or the like which is a fluctuation or the influence of the quantization error of the A / D conversion circuit.

この発明は上記背景技術に鑑みて成されたもので、低速で安価な汎用デジタルプロセッサを用いて、十分な出力電圧設定精度と、外乱に対する高速応答性を実現可能なデジタル制御の制御回路を備え、さらに出力電圧リップルを抑えて安定した高精度の出力電圧を得ることができるスイッチング電源装置を提供することを目的とする。   The present invention has been made in view of the above-described background art, and includes a digital control circuit capable of realizing sufficient output voltage setting accuracy and high-speed response to disturbance using a low-speed and inexpensive general-purpose digital processor. Another object of the present invention is to provide a switching power supply device that can suppress output voltage ripple and obtain a stable and highly accurate output voltage.

この発明は、直流の入力電圧を、所定スイッチング周波数でパルス幅変調された駆動パルスによりスイッチングし、断続電圧を発生させる主スイッチング素子を有するインバータ回路と、前記断続電圧を整流平滑して出力電圧を得る整流平滑回路と、前記スイッチング周波数を設定し、その周波数を有するのこぎり波電圧を発生するのこぎり波発生回路と、前記出力電圧の検出値を出力電圧デジタル値に変換するアナログ/デジタル変換回路と、前記出力電圧デジタル値に基づいて所定の演算処理を行なうことにより、前記出力電圧を制御するための制御パルス電圧を発生させる制御パルス発生手段と、前記制御パルス電圧を平滑化して平滑化電圧を生成するパルス平滑化回路と、前記平滑化電圧と前記のこぎり波電圧とを比較して前記主スイッチング素子の前記駆動パルスを出力する比較回路とを備え、前記制御パルス発生手段は、前記出力電圧デジタル値に所定の補正値を加算し、その加算結果と所定の目標値とを比較演算する演算部と、前記演算部の出力に基づき、前記加算結果が、前記目標値よりも高いときはロウレベル電圧パルスを所定時間発生し、前記目標値よりも低いときはハイレベル電圧パルスを所定時間発生し、電圧パルスを発生しないときはその出力端を高インピーダンスに開放するパルス電圧生成部とを備え、前記演算部に設定された前記所定の補正値は、直前の演算処理の前記加算結果が前記目標値よりも高いときは負の値に記憶され、直前の演算処理の前記加算結果が前記目標値よりも低いときは正の値に記憶され、前記演算部はその記憶された補正値を用いて次回の比較演算を行うスイッチング電源装置である。   According to the present invention, a DC input voltage is switched by a drive pulse whose pulse width is modulated at a predetermined switching frequency, and an inverter circuit having a main switching element for generating an intermittent voltage, and an output voltage obtained by rectifying and smoothing the intermittent voltage. A rectifying and smoothing circuit to be obtained; a sawtooth wave generating circuit that sets the switching frequency and generates a sawtooth wave voltage having the frequency; and an analog / digital conversion circuit that converts a detected value of the output voltage into an output voltage digital value; Control pulse generation means for generating a control pulse voltage for controlling the output voltage by performing predetermined arithmetic processing based on the output voltage digital value, and generating a smoothed voltage by smoothing the control pulse voltage Comparing the smoothing voltage and the sawtooth wave voltage to the main smoothing circuit. A comparator circuit for outputting the drive pulse of the etching element, and the control pulse generating means adds a predetermined correction value to the output voltage digital value and compares the addition result with a predetermined target value. And when the addition result is higher than the target value, a low level voltage pulse is generated for a predetermined time, and when the addition result is lower than the target value, a high level voltage pulse is generated for a predetermined time. A pulse voltage generation unit that opens the output terminal to a high impedance when no voltage pulse is generated, and the predetermined correction value set in the calculation unit is determined by the addition result of the immediately previous calculation process being the target When it is higher than the value, it is stored as a negative value. When the addition result of the immediately preceding calculation process is lower than the target value, it is stored as a positive value. The calculation unit stores the corrected value. Is a switching power supply device which performs the next comparison operation using.

前記演算部に設定される前記所定の補正値は、前記アナログ/デジタル変換回路に入力される前記出力電圧のリップルによって発生する電圧変動幅の半分以上の値に対応した大きさに設定されているものである。また、前記演算部に設定される前記所定の補正値は、前記アナログ/デジタル変換回路の量子化誤差の幅以上の値に対応した大きさに設定されたものでも良い。   The predetermined correction value set in the arithmetic unit is set to a magnitude corresponding to a value of half or more of a voltage fluctuation range generated by a ripple of the output voltage input to the analog / digital conversion circuit. Is. Further, the predetermined correction value set in the arithmetic unit may be set to a magnitude corresponding to a value equal to or greater than a quantization error width of the analog / digital conversion circuit.

また、前記整流平滑回路は、前記主スイッチング素子と同期してオン・オフ動作するスイッチ素子からなる同期整流回路を備えたものであってもよい。   The rectifying / smoothing circuit may include a synchronous rectifying circuit including a switching element that is turned on / off in synchronization with the main switching element.

また、前記のこぎり波発生回路は、のこぎり波電圧の上昇部分を入力電圧に比例した傾きに生成するものであってもよい。
The sawtooth wave generation circuit may generate a rising portion of the sawtooth wave voltage with a slope proportional to the input voltage.

この発明によるスイッチング電源装置によれば、インテリジェント性の高いデジタル制御のスイッチング電源装置において、スイッチングリップル等に起因する出力電圧の低周波リップルの発生を簡単な方法で抑制することができ、出力リップル電圧を抑えて安定した高精度の出力電圧を得ることができる。さらに、低速クロックで安価なデジタルプロセッサ等を用いて構成した場合であっても、外乱に対する高速応答性を備え、高精度に出力電圧の設定を行うことが可能なスイッチング電源装置を実現することができる。   According to the switching power supply device of the present invention, in a highly intelligent digitally controlled switching power supply device, it is possible to suppress the occurrence of low frequency ripple of the output voltage due to switching ripple or the like in a simple manner. Stable and highly accurate output voltage can be obtained by suppressing the above. Furthermore, it is possible to realize a switching power supply device that has a high-speed response to a disturbance and can set an output voltage with high accuracy even when configured using a low-speed clock and an inexpensive digital processor. it can.

以下、この発明の一実施形態のスイッチング電源装置10について、図1〜図5を基に説明する。スイッチング電源装置10は、図1に示すように、直流の入力電源Einが接続され、スイッチング動作を行うインバータ回路12と、そのスイッチング動作によって発生した断続電圧を整流平滑して出力電圧Voutを得る整流平滑回路14を有し、出力電圧Vout端子が、負荷22に接続されている。   Hereinafter, a switching power supply device 10 according to an embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the switching power supply 10 is connected to a DC input power supply Ein, and performs rectification and smoothing of an inverter circuit 12 that performs a switching operation and an intermittent voltage generated by the switching operation to obtain an output voltage Vout. A smoothing circuit 14 is provided, and an output voltage Vout terminal is connected to the load 22.

出力電圧Vout端子には出力電圧検知回路15が接続され、出力電圧検知回路15の出力はA/D変換回路16が接続され、そのA/D変換回路16の出力には制御パルス発生手段18に接続されている。出力電圧検知回路15は、例えば、抵抗とコンデンサから成るフィルタ回路で、出力電圧Voutに重畳するリップル電圧を低減する動作、もしくは、出力電圧VoutをA/D変換回路16の許容入力電圧以下になるように分圧する動作を行なう。制御パルス発生手段18は、演算部18aとパルス電圧生成部18bとを備え、A/D変換回路16の出力信号である出力電圧デジタル値Vdig(n)に基づいて所定の制御パルス電圧Vaを生成する。制御パルス発生手段18の出力端子18cは、制御パルス電圧Vaを平滑化して平滑化電圧Vsを出力するパルス平滑化回路20に入力される。   An output voltage detection circuit 15 is connected to the output voltage Vout terminal, an output of the output voltage detection circuit 15 is connected to an A / D conversion circuit 16, and an output of the A / D conversion circuit 16 is supplied to a control pulse generator 18. It is connected. The output voltage detection circuit 15 is, for example, a filter circuit composed of a resistor and a capacitor. The output voltage detection circuit 15 operates to reduce a ripple voltage superimposed on the output voltage Vout, or the output voltage Vout falls below the allowable input voltage of the A / D conversion circuit 16. In this way, the voltage is divided. The control pulse generation means 18 includes a calculation unit 18a and a pulse voltage generation unit 18b, and generates a predetermined control pulse voltage Va based on an output voltage digital value Vdig (n) that is an output signal of the A / D conversion circuit 16. To do. The output terminal 18c of the control pulse generator 18 is input to a pulse smoothing circuit 20 that smoothes the control pulse voltage Va and outputs a smoothed voltage Vs.

また、一定の傾きで電圧上昇し、主スイッチング素子TR1のスイッチング周波数を決定するのこぎり波電圧Viを生成するのこぎり波発生回路22が設けられている。そして、平滑化電圧Vsとのこぎり波電圧Viが入力され、それらを比較して、主スイッチング素子駆動パルスVgを発生する比較回路24が設けられ、比較回路24の出力は、インバータ回路12の主スイッチング素子TR1の制御端子に接続されている。   Further, a sawtooth wave generation circuit 22 that generates a sawtooth wave voltage Vi that increases the voltage with a certain slope and determines the switching frequency of the main switching element TR1 is provided. Then, a smoothing voltage Vs and a sawtooth voltage Vi are input, a comparison circuit 24 is provided for comparing them and generating a main switching element drive pulse Vg. The output of the comparison circuit 24 is the main switching of the inverter circuit 12. It is connected to the control terminal of the element TR1.

次に、各機能ブロック毎に構成の詳細を説明する。インバータ回路12は、入力電源Einと直列にトランスT1の1次側巻線T1aと主スイッチング素子TR1が接続され、主スイッチング素子TR1のオン・オフ動作によってトランスT1の2次側巻線T1bに断続電圧Vbが発生する。なお、トランスT1の各巻線の極性等は、周知のシングルエンディッドフォワード方式に構成されている。   Next, details of the configuration will be described for each functional block. The inverter circuit 12 is connected to the primary winding T1a of the transformer T1 and the main switching element TR1 in series with the input power source Ein, and is intermittently connected to the secondary winding T1b of the transformer T1 by the on / off operation of the main switching element TR1. A voltage Vb is generated. The polarity of each winding of the transformer T1 is configured in a well-known single-ended forward system.

トランスT1の2次側巻線T1bには、整流平滑回路14が接続されている。整流平滑回路14は、主スイッチング素子TR1がオンのときに導通してパルス電流を流すフォワード側整流素子TR2と、フォワード側整流素子TR2と相補的にオン・オフするフライホイール側整流素子TR3と、主スイッチング素子TR1のオン・オフ動作に同期をとって各整流素子TR2,TR3を駆動する同期整流駆動回路14aと、チョークコイルLoとコンデンサCoが直列接続された平滑回路により構成されている。整流平滑回路14は、2次側巻線T1bに誘起された電圧を整流平滑して平滑コンデンサCoの両端に出力電圧Voutを生成し、コンデンサCoの両端に接続された負荷22に電力が供給される。なお、各整流素子TR2,TR3は、例えばMOS−FET等が好ましく、できるだけ導通抵抗の小さな素子を使用することによって、整流損失を小さく抑えることができる。   A rectifying / smoothing circuit 14 is connected to the secondary winding T1b of the transformer T1. The rectifying / smoothing circuit 14 includes a forward rectifying element TR2 that conducts a pulse current when the main switching element TR1 is on, and a flywheel side rectifying element TR3 that is turned on / off complementarily with the forward rectifying element TR2. A synchronous rectification drive circuit 14a that drives the rectifying elements TR2 and TR3 in synchronization with the on / off operation of the main switching element TR1 and a smoothing circuit in which a choke coil Lo and a capacitor Co are connected in series are configured. The rectifying / smoothing circuit 14 rectifies and smoothes the voltage induced in the secondary winding T1b to generate an output voltage Vout at both ends of the smoothing capacitor Co, and power is supplied to the load 22 connected to both ends of the capacitor Co. The The rectifying elements TR2 and TR3 are preferably, for example, MOS-FETs or the like, and the rectification loss can be suppressed to a small value by using an element having a conduction resistance as small as possible.

A/D変換回路16は、アナログ値である出力電圧Voutが出力電圧検知回路15を介して入力され、出力電圧デジタル値Vdig(n)に変換して出力するもので、所定のサンプリング周波数で、A/D変換回路16の入力端に設けられた図示しない内部スイッチを短時間オンし、図示しない内部コンデンサを充電した後、その電圧を所定のビット数で量子化し、Vout(n)に対応した出力電圧デジタル値Vdig(n)として出力する。このサンプリング周波数は、後述するのこぎり波発生回路22の発振器22aにより設定されるスイッチング周波数と比べて、相対的に大幅に低いものである。   The A / D conversion circuit 16 receives an output voltage Vout, which is an analog value, via the output voltage detection circuit 15, converts the output voltage Vout to an output voltage digital value Vdig (n), and outputs it at a predetermined sampling frequency. An internal switch (not shown) provided at the input end of the A / D conversion circuit 16 is turned on for a short time, and an internal capacitor (not shown) is charged. Then, the voltage is quantized with a predetermined number of bits and corresponds to Vout (n). Output as output voltage digital value Vdig (n). This sampling frequency is relatively much lower than the switching frequency set by the oscillator 22a of the sawtooth wave generation circuit 22 described later.

制御パルス発生手段18は、例えばデジタルプロセッサを用いて構成されており、図2に示すように、演算部18aとパルス電圧生成部18bとを備えている。演算部18aは、所定のデジタル値である補正量ΔKと後述するデジタル比較手段DCPが出力する比較演算結果D(n)とに基づいて、デジタル値である補正値VK(n)を決定する補正値決定手段32と、決定された補正値VK(n)とA/D変換回路16から得た出力電圧デジタル値Vdig(n)とを加算する加算手段34を備えている。さらに、その加算結果Vsu(n)と所定のデジタル値である目標値Cとを比較演算するデジタル比較手段DCPが設けられ、パルス電圧生成部18bと補正値決定手段32に向けて比較演算結果D(n)を出力する。ここで、補正量ΔKは、例えば、出力電圧検知回路15を介してA/D変換回路16に入力される出力電圧Voutのリップル成分の振幅の半分以上の値に設定される。また、このリップル成分が十分に小さい場合は、A/D変換回路16の量子化誤差に相当する値以上に設定しても良い。   The control pulse generation means 18 is configured using, for example, a digital processor, and includes a calculation unit 18a and a pulse voltage generation unit 18b as shown in FIG. The calculation unit 18a corrects a correction value VK (n), which is a digital value, based on a correction amount ΔK, which is a predetermined digital value, and a comparison calculation result D (n) output by a digital comparison unit DCP described later. A value determining unit 32 and an adding unit 34 for adding the determined correction value VK (n) and the output voltage digital value Vdig (n) obtained from the A / D conversion circuit 16 are provided. Furthermore, digital comparison means DCP for comparing and calculating the addition result Vsu (n) and the target value C which is a predetermined digital value is provided, and the comparison calculation result D is directed toward the pulse voltage generation unit 18b and the correction value determination means 32. (N) is output. Here, the correction amount ΔK is set to, for example, a value that is half or more of the amplitude of the ripple component of the output voltage Vout that is input to the A / D conversion circuit 16 via the output voltage detection circuit 15. If the ripple component is sufficiently small, the ripple component may be set to a value equal to or greater than the quantization error of the A / D conversion circuit 16.

補正値決定手段32は、図3のフローチャートに示すように、次の動作を行うものである。例えば、n回目のサンプリングにおいて、加算結果Vsu(n)が目標値Cよりも低い旨の比較演算結果D(n)が得られると、加算手段34での次の出力電圧デジタル値Vdig(n+1)に加算する補正値VK(n+1)を+ΔKに決定する。逆に、加算結果Vsu(n)が目標値Cよりも高い旨の比較演算結果D(n)が得られると、次の加算手段34での出力電圧デジタル値Vdig(n+1)に加算する補正値VK(n+1)を−ΔKに決定する。   The correction value determination means 32 performs the following operation as shown in the flowchart of FIG. For example, when the comparison result D (n) indicating that the addition result Vsu (n) is lower than the target value C is obtained in the n-th sampling, the next output voltage digital value Vdig (n + 1) in the addition means 34 is obtained. The correction value VK (n + 1) to be added to is determined as + ΔK. Conversely, when a comparison operation result D (n) indicating that the addition result Vsu (n) is higher than the target value C is obtained, a correction value to be added to the output voltage digital value Vdig (n + 1) in the next adding means 34. VK (n + 1) is determined to be −ΔK.

パルス電圧生成部18bは、直流電源Vcc2に直列に接続されたスイッチ素子S1,S2と、比較演算結果D(n)に基づいてスイッチ素子S1,S2を駆動するスイッチ駆動手段36とを備え、スイッチ素子S1,S2の中点が出力端子18cに接続されている。   The pulse voltage generator 18b includes switch elements S1 and S2 connected in series to the DC power supply Vcc2 and switch drive means 36 for driving the switch elements S1 and S2 based on the comparison calculation result D (n). The midpoint of the elements S1 and S2 is connected to the output terminal 18c.

スイッチ駆動手段36は、加算結果Vsu(n)が目標値Cよりも低いときにスイッチ素子S1を一定時間オンし、その後オフさせる。そのとき、他方のスイッチ素子S2はオフの状態を維持させる。逆に、加算結果Vsu(n)が目標値Cよりも高いときにスイッチ素子S2を一定時間オンし、その後オフさせる。そのとき、スイッチ素子S1をオフの状態に維持させる。すなわち、パルス電圧生成部18bは、加算結果Vsu(n)が目標値Cよりも高いときは、出力端子18cに一定時間のロウレベル電圧(ゼロ電位)を発生させ、目標値Cよりも低いときは、出力端子18cに一定時間のハイレベル電圧(直流電源Vcc2電位)を発生させ、ハイ・ロウのいずれの電圧も発生させない期間は、出力端子18cを高インピーダンスに開放する動作を行う。なお、スイッチ素子S1,S2を共に開放したときの出力端子18cの電位は、次に述べるパルス平滑化回路20のコンデンサC2の充電電位となる。   When the addition result Vsu (n) is lower than the target value C, the switch driving unit 36 turns on the switch element S1 for a predetermined time and then turns it off. At that time, the other switch element S2 is maintained in the OFF state. On the contrary, when the addition result Vsu (n) is higher than the target value C, the switch element S2 is turned on for a certain time and then turned off. At that time, the switch element S1 is maintained in the OFF state. That is, when the addition result Vsu (n) is higher than the target value C, the pulse voltage generation unit 18b generates a low level voltage (zero potential) for a predetermined time at the output terminal 18c, and when the addition result Vsu (n) is lower than the target value C. During the period in which a high level voltage (DC power supply Vcc2 potential) for a certain time is generated at the output terminal 18c and neither high nor low voltage is generated, the output terminal 18c is opened to a high impedance. Note that the potential of the output terminal 18c when the switch elements S1 and S2 are both opened is the charging potential of the capacitor C2 of the pulse smoothing circuit 20 described below.

パルス平滑化回路20は、図1に示すように、抵抗R2とコンデンサC2によって、いわゆる積分回路を構成している。この積分回路は、制御パルス電圧Vaを平滑化し、所定の直流電圧である平滑化電圧Vsを出力する。従って、パルス平滑化回路20は、制御パルス電圧Vaが、ハイレベル電圧パルスを出力すると平滑化電圧Vsが上昇し、逆にロウレベル電圧パルスを出力すると、平滑化電圧Vsが低下し、ハイ・ロウのいずれの電圧パルスも発生させない期間は、直前の平滑化電圧Vsを保持するように動作する。   As shown in FIG. 1, the pulse smoothing circuit 20 forms a so-called integrating circuit by a resistor R2 and a capacitor C2. The integration circuit smoothes the control pulse voltage Va and outputs a smoothed voltage Vs that is a predetermined DC voltage. Accordingly, the pulse smoothing circuit 20 increases the smoothing voltage Vs when the control pulse voltage Va outputs a high level voltage pulse, and conversely outputs the low level voltage pulse when the control pulse voltage Va outputs a low level voltage pulse. During the period in which none of the voltage pulses is generated, the operation is performed so as to hold the previous smoothed voltage Vs.

のこぎり波発生回路22は、電圧一定の直流電源Vcc1と、一端が直流電源Vcc1に接続された充電抵抗R1と、その充電抵抗R1のもう一端とグランド間に接続されたタイマーコンデンサC1と、タイマーコンデンサC1の両端に接続されたリセット素子S3と、リセット素子S3を制御する発振器22aとを備えており、タイマーコンデンサC1の両端に発生するのこぎり波電圧Viが出力される。   The sawtooth wave generation circuit 22 includes a constant voltage DC power source Vcc1, a charging resistor R1 having one end connected to the DC power source Vcc1, a timer capacitor C1 connected between the other end of the charging resistor R1 and the ground, and a timer capacitor. A reset element S3 connected to both ends of C1 and an oscillator 22a for controlling the reset element S3 are provided, and a sawtooth voltage Vi generated at both ends of the timer capacitor C1 is output.

発振器22aは、インパルス状のトリガパルスを発生する。このトリガパルスは周期一定の繰り返しパルスであって、主スイッチング素子TR1のスイッチング周波数と、主スイッチング素子TR1のターンオンのタイミングを決定するものである。また、リセット素子S3は、トリガパルスが入力されるとタイマーコンデンサC1の両端を短絡し、瞬時に開放状態となり、次のトリガパルスが入力されるまではその開放状態を継続する機能を有している。   The oscillator 22a generates an impulse-like trigger pulse. The trigger pulse is a repetitive pulse having a constant period, and determines the switching frequency of the main switching element TR1 and the turn-on timing of the main switching element TR1. In addition, the reset element S3 has a function of short-circuiting both ends of the timer capacitor C1 when a trigger pulse is input, and is instantaneously opened, and continues to be opened until the next trigger pulse is input. Yes.

このように構成されたのこぎり波発生回路22は、以下のように動作する。発振器22aからトリガパルスが入力され、リセット素子S3がタイマーコンデンサC1の両端を短絡し、電荷が放電されてVi≒0となる。さらに、リセット素子S3は瞬時に開放状態となり、充電抵抗R1を介して供給される充電電流がタイマーコンデンサC1に流れ込み、Viが上昇する。このとき、充電抵抗R1とタイマーコンデンサC1の直列回路が有する時定数はトリガパルスの周期に比べて十分大きな値に設定されているので、Viはほぼ一定の傾きをもって直線的に上昇する。その後、次のトリガパルスが入力されるとリセット素子S3が短絡し、上記の動作を繰り返す。このような動作によって、タイマーコンデンサC1の両端にのこぎり波電圧Viを発生させている。   The sawtooth wave generation circuit 22 configured as described above operates as follows. A trigger pulse is input from the oscillator 22a, the reset element S3 short-circuits both ends of the timer capacitor C1, and the electric charge is discharged so that Vi≈0. Further, the reset element S3 is instantaneously opened, and the charging current supplied via the charging resistor R1 flows into the timer capacitor C1, and Vi increases. At this time, since the time constant of the series circuit of the charging resistor R1 and the timer capacitor C1 is set to a value sufficiently larger than the cycle of the trigger pulse, Vi increases linearly with a substantially constant slope. Thereafter, when the next trigger pulse is input, the reset element S3 is short-circuited and the above operation is repeated. By such an operation, the sawtooth voltage Vi is generated at both ends of the timer capacitor C1.

比較回路24は、非反転入力側に平滑化電圧Vsが入力され、反転入力側にのこぎり波電圧Viが入力され、主スイッチング素子TR1の駆動パルスVgを出力する比較器CP1から成る。駆動パルスVgは、平滑化電圧Vsがのこぎり波電圧Viよりも高いときはハイレベルを示して主スイッチング素子TR1をオンさせ、逆の場合にはロウレベルを示して主スイッチング素子TR1をオフさせるものである。   The comparison circuit 24 includes a comparator CP1 that receives the smoothing voltage Vs on the non-inverting input side, receives the sawtooth voltage Vi on the inverting input side, and outputs a drive pulse Vg for the main switching element TR1. The driving pulse Vg indicates a high level when the smoothing voltage Vs is higher than the sawtooth voltage Vi, and turns on the main switching element TR1, and in the opposite case, indicates a low level and turns off the main switching element TR1. is there.

次に、スイッチング電源10のパルス幅制御(PWM制御)の動作について、図4に基づいて説明する。ここで、Tsw:スイッチング電源装置10のスイッチング周期、Ton1:入力電圧Vinが低いときのスイッチング素子TR1のオン時間、duty1:入力電圧Vinが低いときのスイッチング素子TR1のオン・デューティ、Ton2:入力電圧Vinが低いときのスイッチング素子TR1のオン時間、duty2:入力電圧Vinが低いときのスイッチング素子TR1のオン・デューティ、である。スイッチング電源10が理想的に動作した場合、スイッチング電源10は、加算結果Vsu(n)が制御パルス発生手段18内の目標値Cと等しくなるよう主スイッチング素子TR1の駆動パルスVgの時比率が調整され、それによって出力電圧Voutが制御される。   Next, the pulse width control (PWM control) operation of the switching power supply 10 will be described with reference to FIG. Here, Tsw: switching cycle of the switching power supply device 10, Ton1: ON time of the switching element TR1 when the input voltage Vin is low, duty1: ON duty of the switching element TR1 when the input voltage Vin is low, Ton2: input voltage ON time of the switching element TR1 when Vin is low, duty2: ON duty of the switching element TR1 when the input voltage Vin is low. When the switching power supply 10 operates ideally, the switching power supply 10 adjusts the time ratio of the drive pulse Vg of the main switching element TR1 so that the addition result Vsu (n) becomes equal to the target value C in the control pulse generating means 18. Thereby, the output voltage Vout is controlled.

本スイッチング電源装置は、同期整流のシングルエンディッドフォワードコンバータであるので、出力電圧Voutは上述の式(1)のように決定される。式(1)から分かるように、例えば入力電圧Vinが変化しても、それに応じてオン・デューティdutyを反比例に変化させれば、出力電圧Voutが一定となる。具体的には、図4のタイムチャートに示すように、入力電圧Vinが低い期間1は、平滑化電圧Vsを高めにしてオン・デューティをduty1のように大きくし、逆に、期間2のように入力電源電圧Vinが高い期間2は、平滑化電圧Vsを低めにしてオン・デューティをduty2のように小さくし、常にオン・デューティdutyと入力電圧Vinの積が一定になるように制御がなされる。   Since this switching power supply device is a synchronous rectification single-ended forward converter, the output voltage Vout is determined as shown in the above-described equation (1). As can be seen from Equation (1), for example, even if the input voltage Vin changes, the output voltage Vout becomes constant if the on-duty duty is changed in inverse proportion to the input voltage Vin. Specifically, as shown in the time chart of FIG. 4, in the period 1 where the input voltage Vin is low, the smoothing voltage Vs is increased to increase the on-duty as duty 1, and conversely, as in period 2 During period 2 when input power supply voltage Vin is high, control is performed so that the product of on-duty duty and input voltage Vin is always constant by lowering smoothing voltage Vs and reducing on-duty as duty2. The

ここで、スイッチング電源装置10の出力電圧制御の分解能について説明する。スイッチング電源装置10では、平滑化電圧Vsによってスイッチング素子TR1のオン・デューティを制御していることから、抵抗R2とコンデンサC2によって平滑化される平滑化電圧Vsの分解能がオン・デューティdutyの分解能を決定する。   Here, the resolution of the output voltage control of the switching power supply device 10 will be described. In the switching power supply device 10, since the on-duty of the switching element TR1 is controlled by the smoothing voltage Vs, the resolution of the smoothing voltage Vs smoothed by the resistor R2 and the capacitor C2 is the resolution of the on-duty duty. decide.

例えば、演算部18aが出力電圧Voutを上昇させるべきと判断したとき、出力端18cにはハイレベル電圧パルスであるVcc2の電圧パルスが供給される。出力端18bにVcc2のパルス電圧の供給が開始される直前の平滑化電圧VsをVs、Vcc2のパルス電圧時間幅をts1とすると、ts1経過直後の平滑化電圧Vsは、式(4)で表され、ts1が小さいと仮定すると、Vsは大きく変化することは無いので、近似的に式(5)で計算される。

Figure 0004966252
Figure 0004966252
For example, when the calculation unit 18a determines that the output voltage Vout should be increased, the output terminal 18c is supplied with a voltage pulse of Vcc2, which is a high level voltage pulse. Assuming that the smoothing voltage Vs immediately before the supply of the pulse voltage of Vcc2 to the output terminal 18b is Vs 0 and the pulse voltage time width of Vcc2 is ts1, the smoothing voltage Vs immediately after the elapse of ts1 is expressed by Equation (4). Assuming that ts1 is small, Vs does not change greatly, so it is approximately calculated by equation (5).
Figure 0004966252
Figure 0004966252

また、演算部18aが出力電圧Voutを低下させるべきと判断したとき、出力端18cはロウレベル電圧パルスであるゼロ電位パルスに短絡される。出力端18bがゼロ電位パルスが出力される直前の平滑化電圧VsをVs、そのパルス時間幅をts2とすると、ts2経過直後の平均化電圧Vsは、式(6)で表され、ts2が小さいと仮定すると、Vsは大きく変化することは無いので、近似的に式(7)で計算される。

Figure 0004966252
Figure 0004966252
When the calculation unit 18a determines that the output voltage Vout should be reduced, the output terminal 18c is short-circuited to a zero potential pulse that is a low level voltage pulse. When the smoothed voltage Vs immediately before the output terminal 18b outputs the zero potential pulse is Vs 0 , and the pulse time width is ts2, the averaged voltage Vs immediately after the ts2 elapses is expressed by Expression (6), and ts2 is If it is assumed that Vs is small, Vs does not change greatly, and therefore is approximately calculated by Expression (7).
Figure 0004966252
Figure 0004966252

式(5)、式(7)に示されるように、平滑化電圧Vsの変化量は、R2,C2,ts1,ts2の値で決定される。ts1,ts2は、使用するデジタルプロセッサの処理速度によってその最小値が決定されるが、抵抗R2,コンデンサC2の値を適宜設定することで平滑化電圧Vsを微小ステップで変化させることができ、結果、制御パルス発生手段18に用いるデジタルプロセッサのクロック周波数が低速であっても、上記背景技術と比較して、相対的に高い分解能を得ることができる。つまり、平滑化電圧Vsの分解能、すなわちオン・デューティdutyの分解能は、従来のデジタル制御スイッチング電源のようにデジタルプロセッサのクロック周波数の影響を受けることがない。このように、本実施形態のスイッチング電源装置10の電圧制御は、低速クロックで低コストのデジタルプロセッサを使用して高い分解能を得ることを可能にしている。   As shown in equations (5) and (7), the amount of change in the smoothing voltage Vs is determined by the values of R2, C2, ts1, and ts2. The minimum values of ts1 and ts2 are determined depending on the processing speed of the digital processor to be used. By appropriately setting the values of the resistor R2 and the capacitor C2, the smoothing voltage Vs can be changed in a minute step. Even if the clock frequency of the digital processor used for the control pulse generating means 18 is low, a relatively high resolution can be obtained as compared with the background art. That is, the resolution of the smoothing voltage Vs, that is, the resolution of the on-duty duty is not affected by the clock frequency of the digital processor unlike the conventional digital control switching power supply. As described above, the voltage control of the switching power supply device 10 of the present embodiment makes it possible to obtain a high resolution by using a low-cost digital processor with a low-speed clock.

ここで、本実施形態を用いないスイッチング電源装置では、出力電圧Voutに重畳したスイッチング周波数の周期Tswのスイッチングリップルやノイズ等の影響で、周期Tswよりも長い周期Tripを有する低周波リップルが新たに発生する。   Here, in the switching power supply that does not use this embodiment, a low-frequency ripple having a period Trip longer than the period Tsw is newly generated due to the influence of the switching ripple and noise of the period Tsw of the switching frequency superimposed on the output voltage Vout. appear.

一般的なスイッチング電源装置は、出力電圧Voutの直流成分Vaveが一定の値になるように制御することが求められている。しかし、上述のA/D変換回路16の動作から分かるように、出力電圧Voutにスイッチングリップル成分が重畳していると、A/D変換回路16は、該リップル成分を含む出力電圧Vout(n)をサンプリングするので、直流成分Vaveの制御に誤差が生じ、この誤差が原因となり、低周波の出力電圧リップルが発生する。   A general switching power supply device is required to control so that the DC component Vave of the output voltage Vout becomes a constant value. However, as can be seen from the operation of the A / D conversion circuit 16 described above, when a switching ripple component is superimposed on the output voltage Vout, the A / D conversion circuit 16 outputs the output voltage Vout (n) including the ripple component. Therefore, an error occurs in the control of the DC component Vave, and this error causes a low-frequency output voltage ripple.

最初に、本実施形態のスイッチング電源装置10における、この誤差による影響を最小限に抑える動作について説明し、次に、この実施形態のスイッチング電源装置10の効果を説明するため、その比較対象として、制御パルス発生手段18に代えて、補正値決定手段32と加算手段34を有しない制御パルス発生手段40を用いた場合について説明する。   First, an operation for minimizing the influence of this error in the switching power supply device 10 of the present embodiment will be described.Next, in order to explain the effect of the switching power supply device 10 of this embodiment, A case will be described in which a control pulse generation means 40 having no correction value determination means 32 and addition means 34 is used in place of the control pulse generation means 18.

以下では、本実施形態のスイッチング電源装置10における動作を図5のタイムチャートに基づいて説明する。なお、出力電圧デジタル値Vdig(n)、補正量ΔK、補正値VK(n)、加算結果Vsu(n)、目標値Cはデジタル値であるが、説明の便宜上、直流成分Vave等と同様のアナログ値に模して図示してある。また、補正量ΔKは、出力電圧検知回路15を介してA/D変換回路16に入力される出力電圧Voutのスイッチングリップル成分の振幅に相当する値の半分の値よりもやや大きめの値に設定されている。   Below, the operation | movement in the switching power supply device 10 of this embodiment is demonstrated based on the time chart of FIG. Note that the output voltage digital value Vdig (n), the correction amount ΔK, the correction value VK (n), the addition result Vsu (n), and the target value C are digital values, but for convenience of explanation, the same as the DC component Vave and the like. An analog value is illustrated. The correction amount ΔK is set to a value slightly larger than half the value corresponding to the amplitude of the switching ripple component of the output voltage Vout input to the A / D conversion circuit 16 via the output voltage detection circuit 15. Has been.

第一のサンプリングのタイミングでは、A/D変換回路16は、破線で示す出力電圧Voutのリップル成分を含む出力電圧デジタル値Vdig(1)をサンプリングする。ここでは、例えば直流成分Vaveが、制御パルス発生手段18の演算部18aでの目標値Cよりも高い値であるが、リップルによる変動により、目標値Cよりも低い値でサンプリングされる。また、図示しない前回の比較演算結果D(0)に基づいて、補正値VK(1)は+ΔKに決定されている。よって、このときの直流成分Vaveは目標値Cよりも高い値であり、出力電圧デジタル値Vdig(1)が目標値Cよりも低い値であるが、補正値VK(1)が+ΔKであり、リップル成分による変動を吸収して、加算結果Vsu(1)は、目標値Cよりも高い値になる。これにより、デジタル比較手段DCPとスイッチ駆動手段36の動作によって、パルス電圧生成部18bのスイッチ素子S2がオンし、平均化電圧VsがΔVsだけ低下し、結果、制御目標の通りに直流成分VaveがΔV1だけ低下する。なお、サンプリングタイミングにより、出力電圧デジタル値Vdig(1)が目標値Cよりも高い値の場合にも、加算結果Vsu(1)は目標値Cよりも高い値になるので、上記制御が行われる。   At the first sampling timing, the A / D conversion circuit 16 samples the output voltage digital value Vdig (1) including the ripple component of the output voltage Vout indicated by the broken line. Here, for example, the DC component Vave is a value higher than the target value C in the calculation unit 18a of the control pulse generating means 18, but is sampled at a value lower than the target value C due to fluctuation due to ripple. Further, the correction value VK (1) is determined to be + ΔK based on the previous comparison calculation result D (0) (not shown). Therefore, the DC component Vave at this time is a value higher than the target value C, and the output voltage digital value Vdig (1) is a value lower than the target value C, but the correction value VK (1) is + ΔK, The addition result Vsu (1) becomes higher than the target value C by absorbing the fluctuation due to the ripple component. Accordingly, the switch element S2 of the pulse voltage generation unit 18b is turned on by the operation of the digital comparison unit DCP and the switch driving unit 36, and the averaged voltage Vs decreases by ΔVs. As a result, the DC component Vave is reduced according to the control target. Decrease by ΔV1. Even when the output voltage digital value Vdig (1) is higher than the target value C at the sampling timing, the addition result Vsu (1) is higher than the target value C, so the above control is performed. .

第二のサンプリングのタイミングでは、リップル成分を含む出力電圧デジタル値Vdig(2)は目標値Cよりも高い値でサンプリングされている。一方、前回の比較演算結果D(1)に基づいて、補正値VK(2)は−ΔKに決定されているので、加算結果Vsu(2)は目標値Cよりも低い値になるので、デジタル比較手段DCPとスイッチ駆動手段36の動作によって、パルス電圧生成部18bのスイッチ素子S1がオンし、平均化電圧VsがΔVsだけ上昇し、結果、制御目標の通りに直流成分VaveがΔV1だけ上昇する。この場合も、サンプリングタイミングにより、出力電圧デジタル値Vdig(2)が目標値Cよりも低い値の場合にも、加算結果Vsu(2)は目標値Cよりも低い値になるので、上記制御が行われる。   At the second sampling timing, the output voltage digital value Vdig (2) including the ripple component is sampled at a value higher than the target value C. On the other hand, since the correction value VK (2) is determined to be −ΔK based on the previous comparison calculation result D (1), the addition result Vsu (2) is lower than the target value C. By the operation of the comparison unit DCP and the switch driving unit 36, the switch element S1 of the pulse voltage generation unit 18b is turned on, the average voltage Vs increases by ΔVs, and as a result, the DC component Vave increases by ΔV1 according to the control target. . Also in this case, the addition result Vsu (2) is lower than the target value C even when the output voltage digital value Vdig (2) is lower than the target value C depending on the sampling timing. Done.

第三のサンプリングのタイミングでは、リップル成分を含む出力電圧デジタル値Vdig(3)は目標値Cよりも低い値でサンプリングされている。一方、前回の比較演算結果D(2)に基づいて、補正値VK(3)は+ΔKに決定されているので、加算結果Vsu(3)は目標値Cよりも高い値になるので、デジタル比較手段DCPとスイッチ駆動手段36の動作によって、パルス電圧生成部18bのスイッチ素子S2がオンし、平均化電圧VsがΔVsだけ低下し、結果、制御目標の通りに直流成分VaveがΔV1だけ低下する。この動作は、第一のサンプリングにおける動作と同様である。   At the third sampling timing, the output voltage digital value Vdig (3) including the ripple component is sampled at a value lower than the target value C. On the other hand, since the correction value VK (3) is determined to be + ΔK based on the previous comparison calculation result D (2), the addition result Vsu (3) is higher than the target value C. Due to the operation of the means DCP and the switch driving means 36, the switch element S2 of the pulse voltage generator 18b is turned on, the averaged voltage Vs is reduced by ΔVs, and as a result, the direct current component Vave is reduced by ΔV1 according to the control target. This operation is the same as the operation in the first sampling.

スイッチング電源装置10は、出力電圧の平均値Vaveを出力電圧の目標値Cとなるように制御を行なうことから、Vdig(n)に含まれる出力電圧のリップル成分は、出力電圧の目標値Cを中心として振幅していることになる。   Since the switching power supply 10 performs control so that the average value Vave of the output voltage becomes the target value C of the output voltage, the ripple component of the output voltage included in Vdig (n) sets the target value C of the output voltage. The amplitude is centered.

即ち、この実施形態の制御パルス発生手段18の動作は、Vdig(n)に含まれる出力電圧のリップル成分の振幅の半分より大きい値の補正値VK(n)を直前の比較演算結果Dに基づいて加減することにより、強制的に交互に目標値Cを挟んで出力が増減する制御を行い、スイッチングリップル電圧がA/D変換回路16のサンプリングに及ぼす影響を無くしている。そして、以上の動作を繰り返すことにより、図5に示すように、定常状態では出力電圧の直流成分Vaveは、サンプリング周期Tsaの2倍の周期Tsaを有する小さい電圧リップルに抑えられる。   That is, the operation of the control pulse generator 18 of this embodiment is based on the previous comparison calculation result D with a correction value VK (n) greater than half the amplitude of the ripple component of the output voltage included in Vdig (n). Thus, the output is increased or decreased by forcibly sandwiching the target value C, and the influence of the switching ripple voltage on the sampling of the A / D conversion circuit 16 is eliminated. Then, by repeating the above operation, as shown in FIG. 5, the DC component Vave of the output voltage is suppressed to a small voltage ripple having a cycle Tsa that is twice the sampling cycle Tsa in the steady state.

次に、この実施形態のスイッチング電源装置10の効果を説明するため、その比較対象として、制御パルス発生手段18に代えて、補正値決定手段32と加算手段34を有しない制御パルス発生手段40を用いた場合について説明する。まず、制御パルス発生手段40の構成を、図6に基づいて説明する。ここで、制御パルス発生手段18と同様の構成については、同一の符号を付して説明を省略する。   Next, in order to explain the effect of the switching power supply device 10 of this embodiment, as a comparison object, instead of the control pulse generating means 18, a control pulse generating means 40 having no correction value determining means 32 and adding means 34 is used. The case where it is used will be described. First, the configuration of the control pulse generator 40 will be described with reference to FIG. Here, the same components as those of the control pulse generator 18 are denoted by the same reference numerals, and description thereof is omitted.

制御パルス発生手段40は、図6に示すように、演算部40aとパルス電圧生成部18bとを備えている。演算部40aは、A/D変換回路16から得た出力電圧デジタル値Vdig(n)とデジタル値で設定された所定の目標値Cとを、デジタル比較手段DCPによって比較演算し、パルス電圧生成部18bに向けて比較演算結果D(n)を出力する。演算部40a以外の構成及び機能は、上記制御パルス発生手段18と同様である。   As shown in FIG. 6, the control pulse generating means 40 includes a calculation unit 40a and a pulse voltage generation unit 18b. The calculation unit 40a compares the output voltage digital value Vdig (n) obtained from the A / D conversion circuit 16 with a predetermined target value C set by the digital value by the digital comparison unit DCP, and generates a pulse voltage generation unit. The comparison calculation result D (n) is output toward 18b. The configuration and functions other than the calculation unit 40a are the same as those of the control pulse generating means 18.

制御パルス発生手段40を用いたスイッチング電源装置10の動作を、図7のタイムチャートに基づいて説明する。   The operation of the switching power supply device 10 using the control pulse generating means 40 will be described based on the time chart of FIG.

第一のサンプリングのタイミングでは、直流成分Vaveは目標値Cよりも高い値であり、リップル成分を含む出力電圧デジタル値Vdig(1)も目標値Cよりも高い値でサンプリングされる。これにより、デジタル比較手段DCPとスイッチ駆動手段36の動作によって、パルス電圧生成部18bのスイッチ素子S2がオンし、平均化電圧VsがΔVsだけ低下し、結果、制御目標の通りに直流成分VaveがΔV1だけ低下する。   At the first sampling timing, the DC component Vave is higher than the target value C, and the output voltage digital value Vdig (1) including the ripple component is also sampled at a value higher than the target value C. Accordingly, the switch element S2 of the pulse voltage generation unit 18b is turned on by the operation of the digital comparison unit DCP and the switch driving unit 36, and the averaged voltage Vs decreases by ΔVs. As a result, the DC component Vave is reduced according to the control target. Decrease by ΔV1.

第二のサンプリングのタイミングでは、直流成分Vaveは目標値Cよりも低いが、リップル成分を含む出力電圧デジタル値Vdig(2)は目標値Cよりも高い値でサンプリングされるので、デジタル比較手段DCPとスイッチ駆動手段36によってパルス電圧生成部18bのスイッチ素子S2がオンし、平均化電圧VsがΔVsだけ低下する。その結果、直流成分Vaveの制御は、目標とすべき方向とは逆に、直流成分VaveをΔV1だけ低下させてしまう。   At the second sampling timing, the DC component Vave is lower than the target value C, but the output voltage digital value Vdig (2) including the ripple component is sampled at a value higher than the target value C. The switch drive means 36 turns on the switch element S2 of the pulse voltage generator 18b, and the averaged voltage Vs decreases by ΔVs. As a result, the control of the direct current component Vave decreases the direct current component Vave by ΔV1, contrary to the target direction.

第三のサンプリングのタイミングでは、直流成分Vaveは目標値Cよりも低い値であり、リップル成分を含む出力電圧デジタル値Vdig(1)も目標値Cよりも低い値でサンプリングされる。これにより、デジタル比較手段DCPとスイッチ駆動手段36によって、パルス電圧生成部18bのスイッチ素子S1がオンし、平均化電圧VsがΔVsだけ上昇し、結果、制御目標の通りに直流成分VaveがΔV1だけ上昇する。   At the third sampling timing, the DC component Vave is a value lower than the target value C, and the output voltage digital value Vdig (1) including the ripple component is also sampled at a value lower than the target value C. Accordingly, the switch element S1 of the pulse voltage generation unit 18b is turned on by the digital comparison unit DCP and the switch driving unit 36, and the averaged voltage Vs is increased by ΔVs. As a result, the DC component Vave is only ΔV1 according to the control target. To rise.

以上の動作を繰り返した結果、図7に示すように、この例では出力電圧の直流成分Vaveにサンプリング周期Tsaの4倍の周期を有する低周波リップルTripが発生している。なお、図7では、スイッチ素子S1,S2のオンが交互に2回ずつ連続した動作となっているが、スイッチングリップル成分の振幅や位相、スイッチング周期Tsw、サンプリング周期Tsa等の相互の関係が変化すれば、一方のスイッチ素子のオンが連続する回数が、例えば10回を超えることも考えられる。この低周波リップルは、スイッチ素子S1,S2のうちの一方のスイッチ素子のオンが連続する回数が多いほど、低周波リップルの周期Tripが延び、かつ振幅が増大するので、スイッチング周波数による出力電圧のリップル低減のために設定されたチョークコイルLoとコンデンサCoの平滑回路ではほとんど減衰させることができず、大きな問題となる。   As a result of repeating the above operation, as shown in FIG. 7, in this example, a low frequency ripple Trip having a period four times the sampling period Tsa is generated in the direct current component Vave of the output voltage. In FIG. 7, the switching elements S1 and S2 are turned on alternately two times continuously. However, the mutual relationship between the amplitude and phase of the switching ripple component, the switching period Tsw, the sampling period Tsa, and the like changes. In this case, the number of times that one switch element is continuously turned on may exceed, for example, 10 times. The low-frequency ripple has a period Trip of the low-frequency ripple and an amplitude that increases as the number of times one of the switch elements S1 and S2 is continuously turned on. The smoothing circuit of the choke coil Lo and the capacitor Co set for reducing the ripple can hardly be attenuated, which is a big problem.

それに対して、本発明の実施形態に係る制御パルス発生手段18を用いた場合には、上述したように、出力電圧Vaveのサンプリング周期Tsaの2倍の周期を有する低周波リップルが発生する。しかし、上述のように、補正量ΔKが出力電圧検知回路15を介してA/D変換回路16に入力される出力電圧Voutより生成されるVdig(n)が持つ出力リップル成分の振幅の半分以上の適切な値に設定されているので、定常状態においては、スイッチ素子S1,S2は交互にオンする動作が行われ、低周波リップルの周期Tripはこれ以上長くなることはなく、低周波リップルの振幅も比較的小さな値で安定した状態に抑えられる。また、チョークコイルLoとコンデンサCoの値を調整し、また、サンプリング周波数を適切な周波数に設定することによって、低周波リップルの振幅をほとんど無視できるレベルに低減することが可能である。   On the other hand, when the control pulse generator 18 according to the embodiment of the present invention is used, as described above, a low frequency ripple having a period twice as long as the sampling period Tsa of the output voltage Vave is generated. However, as described above, the correction amount ΔK is more than half the amplitude of the output ripple component of Vdig (n) generated from the output voltage Vout input to the A / D conversion circuit 16 via the output voltage detection circuit 15. Therefore, in a steady state, the switching elements S1 and S2 are alternately turned on, and the low-frequency ripple cycle Trip is not longer than this. The amplitude can be kept stable with a relatively small value. Further, by adjusting the values of the choke coil Lo and the capacitor Co and setting the sampling frequency to an appropriate frequency, it is possible to reduce the amplitude of the low frequency ripple to a level that can be almost ignored.

また、上記の制御パルス発生手段18を用いた制御の場合、例えば、出力電圧デジタル値Vdig(n)が、目標値C±ΔKの範囲の外側にあるときは、制御パルス電圧Vaは、ハイレベル電圧またはロウレベル電圧のいずれかが連続し、出力電圧デジタル値Vdig(n)が、目標値C±ΔKの範囲の内側に収束するように動作が行われる。従って、例えば、スイッチング電源装置10が起動するときの出力電圧Voutの制御や、負荷電流の変動などによって生じる出力電圧Voutの変動に対する応答性に関して、悪影響を及ぼすことはない。   In the case of control using the control pulse generating means 18 described above, for example, when the output voltage digital value Vdig (n) is outside the range of the target value C ± ΔK, the control pulse voltage Va is at a high level. Either the voltage or the low level voltage is continuous, and the operation is performed so that the output voltage digital value Vdig (n) converges within the range of the target value C ± ΔK. Therefore, for example, there is no adverse effect on the control of the output voltage Vout when the switching power supply device 10 is activated and the responsiveness to the fluctuation of the output voltage Vout caused by the fluctuation of the load current.

また、比較例の制御パルス発生手段40を用いたスイッチング電源装置10にあっては、上述したスイッチングリップル成分に起因して低周波リップルが発生する問題とは別に、A/D変換回路でアナログ信号をデジタル信号に変換するサンプリング周期のタイミングごとに生じる量子化誤差に起因して低周波リップルが発生する問題がある。しかし、この問題についても、上記の制御パルス発生手段18を用いた制御を行えば、同様の作用によって低周波リップルが抑制される。   Further, in the switching power supply device 10 using the control pulse generating means 40 of the comparative example, an analog signal is generated by the A / D converter circuit, in addition to the problem that the low frequency ripple is generated due to the switching ripple component described above. There is a problem that low-frequency ripple occurs due to a quantization error occurring at every timing of a sampling period for converting the signal into a digital signal. However, also for this problem, if the control using the control pulse generator 18 is performed, the low frequency ripple is suppressed by the same action.

次に、この発明の一実施形態のスイッチング電源装置10におけるのこぎり波発生回路22の他の実施形態について説明する。この実施形態ののこぎり波発生回路42は、図8に示すように、充電抵抗R1のタイマーコンデンサC1側と反対の一端が、入力電圧Vinに接続され、さらにタイマーコンデンサC1とのこぎり波電圧出力端42bとの間に電圧発生素子Rbが挿入されている点で、のこぎり波発生回路22と異なる。   Next, another embodiment of the sawtooth wave generation circuit 22 in the switching power supply device 10 according to one embodiment of the present invention will be described. As shown in FIG. 8, in the sawtooth wave generation circuit 42 of this embodiment, one end of the charging resistor R1 opposite to the timer capacitor C1 side is connected to the input voltage Vin, and the sawtooth wave voltage output terminal 42b to the timer capacitor C1 is also provided. Is different from the sawtooth wave generation circuit 22 in that a voltage generation element Rb is inserted between the two.

充電抵抗R1には、ほぼ入力電圧Vinに比例した一定の電流J1が流れるように定数設定されているので、のこぎり波電圧Viは、ほぼ入力電圧Vinに比例した傾きをもって直線的に上昇する。また、電圧発生素子Rbには、電流J1に比例して電圧を発生する素子であって、例えば、抵抗を用いる。電流J1は、入力電圧に比例した値の電流であるため、電圧発生素子Rbには、入力電圧Vinに比例した電圧が発生する。   Since the constant is set so that a constant current J1 substantially proportional to the input voltage Vin flows in the charging resistor R1, the sawtooth voltage Vi increases linearly with a slope substantially proportional to the input voltage Vin. The voltage generating element Rb is an element that generates a voltage in proportion to the current J1, and uses, for example, a resistor. Since the current J1 has a value proportional to the input voltage, a voltage proportional to the input voltage Vin is generated in the voltage generating element Rb.

のこぎり波発生回路42では、入力電圧Vinが低いときは、タイマーコンデンサC1の両端に発生するのこぎり波電圧Viの上昇速度がゆっくりとなるように動作する。スイッチング素子TR1のオン・デューティは、のこぎり波電圧Viと平滑化電圧Vsを比較回路24で比較することで作られるため、平滑化電圧Vsが一定値の場合、入力電圧Vinが低いときは、スイッチング素子TR1のオン・デューティが相対的に広くなる。逆に、入力電圧Vinが高いときは、タイマーコンデンサC1の両端に発生するのこぎり波電圧Viの上昇速度が速くなるように動作し、平滑化電圧Vsが一定値の場合、スイッチング素子TR1のオン・デューティが相対的に狭くなる。この動作により、平滑化電圧Vsが一定の場合でも入力電圧Vinに対するオン・デューティが制御されるため、外乱により入力電圧が急激に変動しても出力電圧に影響を及ぼすことが無くなる。   The sawtooth wave generating circuit 42 operates so that the rising speed of the sawtooth wave voltage Vi generated at both ends of the timer capacitor C1 is slow when the input voltage Vin is low. Since the on-duty of the switching element TR1 is generated by comparing the sawtooth voltage Vi and the smoothed voltage Vs by the comparison circuit 24, when the smoothed voltage Vs is a constant value, the switching is performed when the input voltage Vin is low. The on-duty of the element TR1 becomes relatively wide. On the contrary, when the input voltage Vin is high, the operation is performed so that the rising speed of the sawtooth voltage Vi generated at both ends of the timer capacitor C1 increases, and when the smoothing voltage Vs is a constant value, the switching element TR1 is turned on / off. Duty becomes relatively narrow. With this operation, even when the smoothed voltage Vs is constant, the on-duty with respect to the input voltage Vin is controlled. Therefore, even if the input voltage fluctuates rapidly due to a disturbance, the output voltage is not affected.

また、電圧発生素子Rbは、入力電圧Vinに応じた直流電圧をのこぎり波電圧Viに重畳するための素子であり、比較回路24の遅れ時間分がスイッチング素子TR1のオン・デューティに及ぼす割合が入力電圧によって異なることを補正する動作を行ない、上記フィードフォワード制御の動作精度を向上させることができる。   The voltage generating element Rb is an element for superimposing a DC voltage corresponding to the input voltage Vin on the sawtooth voltage Vi, and the ratio of the delay time of the comparison circuit 24 to the on-duty of the switching element TR1 is input. The operation of correcting the difference depending on the voltage can be performed, and the operation accuracy of the feedforward control can be improved.

上記のフィードフォワード制御は、負荷電流によらず、常に式(1)に基づいてPWM制御されるスイッチング電源装置において、特に効果が大きい。例えば、整流平滑回路14がダイオード素子で構成された場合は、所定の負荷電流以下になるとチョークコイルLoの電流が連続しない電流不連続モードとなり、式(1)の関係が成り立たなくなり、制御モードが非線形に変化する。このとき、スイッチング電源装置10の出力電圧を目標値に保つために、制御パルス発生手段18は平滑化電圧Vsを低下させる処理を行なう必要がある。一方、MOS−FETを用いた同期整流回路で構成された場合は、負荷電流によらず常にチョークコイルLoの電流が連続する電流連続モードで動作し、常に式(1)の関係が成り立つ。従って、同期整流回路を用いたスイッチング電源装置にフィードフォワード制御を適用することによって、スイッチング電源装置10の出力電圧を目標値に保つために、負荷電流が変化する全範囲において、制御パルス発生手段18は平滑化電圧Vsをほぼ一定値に制御することが可能となり、出力電圧Voutの安定性を一層高めることができる。   The above feedforward control is particularly effective in a switching power supply device that is always PWM controlled based on the formula (1) regardless of the load current. For example, when the rectifying / smoothing circuit 14 is configured by a diode element, when the current is equal to or lower than a predetermined load current, a current discontinuous mode in which the current of the choke coil Lo is not continuous is established, and the relationship of Expression (1) does not hold, and the control mode is Change nonlinearly. At this time, in order to keep the output voltage of the switching power supply 10 at the target value, the control pulse generating means 18 needs to perform a process of reducing the smoothed voltage Vs. On the other hand, in the case of a synchronous rectification circuit using a MOS-FET, the operation is always performed in the continuous current mode in which the current of the choke coil Lo is continuous regardless of the load current, and the relationship of the expression (1) is always established. Therefore, by applying the feedforward control to the switching power supply device using the synchronous rectifier circuit, the control pulse generating means 18 is applied over the entire range in which the load current changes in order to keep the output voltage of the switching power supply device 10 at the target value. Can control the smoothing voltage Vs to a substantially constant value, and can further improve the stability of the output voltage Vout.

入力電圧Vinの変化に応答するのこぎり波発生回路42を使用することによって、出力電圧制御の高速応答化を図る技術は、アナログ制御のスイッチング電源装置に適用されたフィードフォワード制御の一種としては存在する。例えば、本願発明者による特願2006−313089号に記載されたアナログ制御のスイッチング電源装置に用いられるものと同様のものである。しかし、デジタル制御のスイッチング電源装置に適用された事例はなく、従来の一般的なデジタル制御は、PWM制御自体がデジタル演算処理によって行われる場合が多い。デジタル演算処理によって、フィードフォワード制御を適用しようとすると、多くの演算処理工数が必要となり、入力電圧の急激な変動に追従するためには、高速のデジタルプロセッサを必要としていた。   A technique for achieving high-speed response of output voltage control by using the sawtooth wave generation circuit 42 that responds to a change in the input voltage Vin exists as a kind of feedforward control applied to an analog-controlled switching power supply device. . For example, it is the same as that used for the analog-controlled switching power supply device described in Japanese Patent Application No. 2006-313089 by the present inventor. However, there is no case where the present invention is applied to a digitally controlled switching power supply device, and in conventional general digital control, PWM control itself is often performed by digital arithmetic processing. When applying feed-forward control by digital arithmetic processing, a large number of arithmetic processing steps are required, and a high-speed digital processor is required to follow a rapid change in input voltage.

これに対して、この実施形態のスイッチング電源装置にあっては、低速のデジタルプロセッサで制御されるスイッチング電源装置にフィードフォワード制御を容易に適用することができる。   On the other hand, in the switching power supply of this embodiment, feedforward control can be easily applied to a switching power supply controlled by a low-speed digital processor.

なお本発明は、上記実施形態に限定するものではなく、パルス幅制御が行われるインバータ回路12であれば、プッシュプル方式、ブリッジ方式、フライバック方式、各種チョッパ方式等にも適用可能である。また、主スイッチング素子TR1もMOS−FETに限定するものではなく、バイポーラトランジスタやIGBT等のようにパルス信号によって駆動可能な半導体素子であればよい。   The present invention is not limited to the above embodiment, and can be applied to a push-pull method, a bridge method, a flyback method, various chopper methods, and the like as long as the inverter circuit 12 performs pulse width control. The main switching element TR1 is not limited to the MOS-FET, and may be a semiconductor element that can be driven by a pulse signal, such as a bipolar transistor or IGBT.

また、制御パルス発生手段18とA/D変換回路16は同期して動作することが好ましいが、制御パルス発生手段18が動作可能な状態にA/D変換回路16が出力電圧デジタル値Vdig(n)を出力可能であれば良い。スイッチング電源装置10の低周波リップルが所望の値を満たすのであれば、制御パルス発生手段18の演算部18aに設定される補正量ΔKは、出力電圧検知回路15を介してA/D変換回路16に入力される出力電圧Voutより生成されるVdig(n)が持つ出力リップル成分の振幅の半分よりも小さい値であっても良く、スイッチング電源装置の動作状態(入力電圧Vin、出力電圧Voutの目標値、負荷電流の状態など)に応じて適宜変更されるものであってもよい。さらに、補正値VKがプラスに設定される場合とマイナスに設定される場合とで、補正量ΔKを変化させてもよい。   The control pulse generator 18 and the A / D converter circuit 16 preferably operate synchronously. However, the A / D converter circuit 16 outputs the output voltage digital value Vdig (n) in a state where the control pulse generator 18 can operate. ) Can be output. If the low-frequency ripple of the switching power supply 10 satisfies a desired value, the correction amount ΔK set in the calculation unit 18a of the control pulse generating means 18 is set via the output voltage detection circuit 15 to the A / D conversion circuit 16. The value may be smaller than half the amplitude of the output ripple component of Vdig (n) generated from the output voltage Vout input to the output voltage Vout, and the operating state of the switching power supply device (the target of the input voltage Vin and output voltage Vout) Value, load current state, etc.). Furthermore, the correction amount ΔK may be changed depending on whether the correction value VK is set to a positive value or a negative value.

また、パルス平滑化回路20は、1つの抵抗R2と1つのコンデンサC2で構成した1次フィルタの構成に限定するものではなく、2次あるいはそれ以上の多次フィルタの構成であってもよい。また、パッシブフィルターかアクティブフィルターかも問わない。その平滑化の周波数特性は、スイッチング電源装置が使用される環境(入力条件、負荷条件等)に合わせて適宜最適なものに設定すればよい。   Further, the pulse smoothing circuit 20 is not limited to the configuration of the primary filter constituted by one resistor R2 and one capacitor C2, but may be the configuration of a second-order or higher-order multi-order filter. It may be a passive filter or an active filter. The frequency characteristic of the smoothing may be set to an optimum one according to the environment (input condition, load condition, etc.) in which the switching power supply device is used.

この発明のスイッチング電源装置の一実施形態を示す機能ブロック図である。It is a functional block diagram which shows one Embodiment of the switching power supply device of this invention. この実施形態の制御パルス発生手段の内部構成を示す回路図である。It is a circuit diagram which shows the internal structure of the control pulse generation means of this embodiment. この実施形態の制御パルス発生手段の処理を示すフローチャートである。It is a flowchart which shows the process of the control pulse generation means of this embodiment. この実施形態の理想的な動作を説明するタイムチャートである。It is a time chart explaining the ideal operation | movement of this embodiment. この実施形態の実際の動作を説明するタイムチャートである。It is a time chart explaining the actual operation | movement of this embodiment. この実施形態の制御パルス発生手段の補正値決定手段等を有しない制御パルス発生手段の内部構成を示す回路図である。It is a circuit diagram which shows the internal structure of the control pulse generation means which does not have the correction value determination means etc. of the control pulse generation means of this embodiment. この実施形態の制御パルス発生手段の補正値決定手段等を有しない制御パルス発生回路を用いた場合の、スイッチング電源装置の動作を説明するタイムチャートである。It is a time chart explaining operation | movement of a switching power supply device at the time of using the control pulse generation circuit which does not have the correction value determination means etc. of the control pulse generation means of this embodiment. この実施形態ののこぎり波発生回路の他の実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of other embodiment of the sawtooth wave generation circuit of this embodiment.

符号の説明Explanation of symbols

10 スイッチング電源装置
12 インバータ回路
14 整流平滑回路
16 A/D変換回路
18 制御パルス発生手段
18a 演算部
18b パルス電圧生成部
20,44 パルス平滑化回路
44a 平滑化電圧変動幅圧縮回路
22,42 のこぎり波発生回路
32 補正値決定手段
34 加算手段
TR1 主スイッチング素子
TR2 フォワード側整流素子
TR3 フライホイール側整流素子
DESCRIPTION OF SYMBOLS 10 Switching power supply device 12 Inverter circuit 14 Rectification smoothing circuit 16 A / D conversion circuit 18 Control pulse generation means 18a Operation part 18b Pulse voltage generation part 20, 44 Pulse smoothing circuit 44a Smoothing voltage fluctuation width compression circuit 22, 42 Sawtooth wave Generation circuit 32 Correction value determining means 34 Adding means TR1 Main switching element TR2 Forward side rectifying element TR3 Flywheel side rectifying element

Claims (5)

直流の入力電圧を、所定スイッチング周波数でパルス幅変調された駆動パルスによりスイッチングし、断続電圧を発生させる主スイッチング素子を有するインバータ回路と、
前記断続電圧を整流平滑して出力電圧を得る整流平滑回路と、
前記スイッチング周波数を設定し、その周波数を有するのこぎり波電圧を発生するのこぎり波発生回路と、
前記出力電圧の検出値を出力電圧デジタル値に変換するアナログ/デジタル変換回路と、
前記出力電圧デジタル値に基づいて所定の演算処理を行なうことにより、前記出力電圧を制御するための制御パルス電圧を発生させる制御パルス発生手段と、
前記制御パルス電圧を平滑化して平滑化電圧を生成するパルス平滑化回路と、
前記平滑化電圧と前記のこぎり波電圧とを比較して前記主スイッチング素子の前記駆動パルスを出力する比較回路とを備え、
前記制御パルス発生手段は、
前記出力電圧デジタル値に所定の補正値を加算し、その加算結果と所定の目標値とを比較演算する演算部と、
前記演算部の出力に基づき、前記加算結果が、前記目標値よりも高いときはロウレベル電圧パルスを所定時間発生し、前記目標値よりも低いときはハイレベル電圧パルスを所定時間発生し、電圧パルスを発生しないときはその出力端を高インピーダンスに開放するパルス電圧生成部とを備え、
前記演算部に設定された前記所定の補正値は、直前の演算処理の前記加算結果が前記目標値よりも高いときは負の値に記憶され、直前の演算処理の前記加算結果が前記目標値よりも低いときは正の値に記憶され、前記演算部はその記憶された補正値を用いて次回の比較演算を行うことを特徴とするスイッチング電源装置。
An inverter circuit having a main switching element that switches a DC input voltage with a drive pulse that is pulse-width modulated at a predetermined switching frequency and generates an intermittent voltage;
A rectifying / smoothing circuit for rectifying and smoothing the intermittent voltage to obtain an output voltage;
A sawtooth wave generating circuit that sets the switching frequency and generates a sawtooth voltage having the frequency;
An analog / digital conversion circuit for converting the detected value of the output voltage into an output voltage digital value;
Control pulse generating means for generating a control pulse voltage for controlling the output voltage by performing a predetermined calculation process based on the output voltage digital value;
A pulse smoothing circuit that smoothes the control pulse voltage to generate a smoothed voltage;
A comparison circuit that compares the smoothed voltage with the sawtooth voltage and outputs the drive pulse of the main switching element;
The control pulse generating means includes
A calculation unit that adds a predetermined correction value to the output voltage digital value and compares the addition result with a predetermined target value;
Based on the output of the arithmetic unit, a low level voltage pulse is generated for a predetermined time when the addition result is higher than the target value, and a high level voltage pulse is generated for a predetermined time when the result is lower than the target value. A pulse voltage generator that opens the output terminal to a high impedance when
The predetermined correction value set in the calculation unit is stored as a negative value when the addition result of the immediately preceding calculation process is higher than the target value, and the addition result of the immediately preceding calculation process is the target value. The switching power supply device is characterized in that a lower value is stored as a positive value, and the arithmetic unit performs a next comparison operation using the stored correction value.
前記演算部に設定される前記所定の補正値は、前記アナログ/デジタル変換回路に入力される前記出力電圧のリップルによって発生する電圧変動幅の半分以上の値に対応した大きさに設定されていることを特徴とする請求項1記載のスイッチング電源装置。   The predetermined correction value set in the arithmetic unit is set to a magnitude corresponding to a value of half or more of a voltage fluctuation range generated by a ripple of the output voltage input to the analog / digital conversion circuit. The switching power supply device according to claim 1. 前記演算部に設定される前記所定の補正値は、前記アナログ/デジタル変換回路の量子化誤差の幅以上の値に対応した大きさに設定されていることを特徴とする請求項1記載のスイッチング電源装置。   2. The switching according to claim 1, wherein the predetermined correction value set in the arithmetic unit is set to a magnitude corresponding to a value equal to or larger than a quantization error width of the analog / digital conversion circuit. Power supply. 前記整流平滑回路は、前記主スイッチング素子と同期してオン・オフ動作するスイッチ素子からなる同期整流回路を備えたことを特徴とする請求項1,2又は3記載のスイッチング電源装置。   4. The switching power supply apparatus according to claim 1, wherein the rectifying / smoothing circuit includes a synchronous rectifying circuit including a switching element that is turned on / off in synchronization with the main switching element. 前記のこぎり波発生回路は、のこぎり波電圧の上昇部分を入力電圧に比例した傾きに生成することを特徴とする請求項1,2又は3記載のスイッチング電源装置。

4. The switching power supply device according to claim 1, wherein the sawtooth wave generating circuit generates a rising portion of the sawtooth wave voltage with a slope proportional to the input voltage.

JP2008134626A 2008-05-22 2008-05-22 Switching power supply Active JP4966252B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008134626A JP4966252B2 (en) 2008-05-22 2008-05-22 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008134626A JP4966252B2 (en) 2008-05-22 2008-05-22 Switching power supply

Publications (2)

Publication Number Publication Date
JP2009284674A JP2009284674A (en) 2009-12-03
JP4966252B2 true JP4966252B2 (en) 2012-07-04

Family

ID=41454518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008134626A Active JP4966252B2 (en) 2008-05-22 2008-05-22 Switching power supply

Country Status (1)

Country Link
JP (1) JP4966252B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101299474B1 (en) 2012-03-13 2013-08-29 주식회사 윌링스 Power conversion device
WO2019043786A1 (en) * 2017-08-29 2019-03-07 三菱電機株式会社 Power supply device and semiconductor light source lighting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0576169A (en) * 1991-09-13 1993-03-26 Hitachi Ltd Switching power source circuit
JP4097341B2 (en) * 1998-01-19 2008-06-11 Tdk株式会社 Switching power supply
JP2004254372A (en) * 2003-02-18 2004-09-09 Taiyo Yuden Co Ltd Switching power supply apparatus
JP4793122B2 (en) * 2006-06-21 2011-10-12 パナソニック電工株式会社 Discharge lamp lighting device and image display device

Also Published As

Publication number Publication date
JP2009284674A (en) 2009-12-03

Similar Documents

Publication Publication Date Title
TWI782089B (en) Method for seamless mode transition in switching regulator, controller for a switching regulator and switching regulator voltage converter
US10158289B2 (en) DC/DC converter
KR101677728B1 (en) Power factor correction circuit and driving method thereof
US8525502B2 (en) Digital pulse-frequency modulation controller for switch-mode power supplies with frequency targeting and ultrasonic modes
US20060043942A1 (en) Power converter apparatus and methods using output current feedforward control
US8664982B2 (en) Buck-boost power converter with feed-forward technique for achieving fast line response
JP5038841B2 (en) Switching power supply
TWI668949B (en) Burst mode control
US10170984B2 (en) Switched mode power converter with peak current control
JP2010268542A (en) Current detection circuit and switching regulator using the same
US11018581B2 (en) Methods and devices for operating converters
US20200212800A1 (en) Dc-dc converter with a pulse-skipping mode (psm) transitions controller
JP2011087394A (en) Switching element driving control circuit and switching power supply device
JP4548100B2 (en) DC-DC converter
JP4111220B2 (en) DC converter
JP2015077007A (en) Switching power supply device
JP2019062665A (en) AC-DC converter
JP2011182482A (en) Switching step-up type dc-dc converter and semiconductor integrated circuit device
JP4966252B2 (en) Switching power supply
JP5032447B2 (en) Switching power supply
KR20220092510A (en) Digital Non-Linear Conversion for Voltage Mode Control of Power Converters
JP4167811B2 (en) Switching power supply
RU2326482C2 (en) Pulse generator
JP4809754B2 (en) Switching power supply
JP2003274648A (en) Switching power unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4966252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250