Nothing Special   »   [go: up one dir, main page]

JP4965393B2 - Resin-sealed semiconductor device - Google Patents

Resin-sealed semiconductor device Download PDF

Info

Publication number
JP4965393B2
JP4965393B2 JP2007223725A JP2007223725A JP4965393B2 JP 4965393 B2 JP4965393 B2 JP 4965393B2 JP 2007223725 A JP2007223725 A JP 2007223725A JP 2007223725 A JP2007223725 A JP 2007223725A JP 4965393 B2 JP4965393 B2 JP 4965393B2
Authority
JP
Japan
Prior art keywords
resin
resin substrate
semiconductor element
bonding wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007223725A
Other languages
Japanese (ja)
Other versions
JP2009059759A (en
Inventor
充裕 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asmo Co Ltd
Original Assignee
Asmo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asmo Co Ltd filed Critical Asmo Co Ltd
Priority to JP2007223725A priority Critical patent/JP4965393B2/en
Publication of JP2009059759A publication Critical patent/JP2009059759A/en
Application granted granted Critical
Publication of JP4965393B2 publication Critical patent/JP4965393B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、リードフレームに載せた制御回路基板と半導体素子をモールド樹脂で封止して形成する樹脂封止型半導体装置に関する。   The present invention relates to a resin-sealed semiconductor device formed by sealing a control circuit board and a semiconductor element mounted on a lead frame with a mold resin.

特許文献１には、リードフレームのアイランド（支持部）上に複数個の半導体素子及び制御回路基板を載せ、この半導体素子、制御回路基板、及びリードフレームのリードをボンディングワイヤで接続し、これらをモールド樹脂で封止することで形成される樹脂封止型半導体装置が開示されている。
特開平３−５０７５８公報 In Patent Document 1, a plurality of semiconductor elements and a control circuit board are mounted on an island (support part) of a lead frame, and the leads of the semiconductor element, the control circuit board, and the lead frame are connected by bonding wires. A resin-sealed semiconductor device formed by sealing with a mold resin is disclosed.
Japanese Patent Laid-Open No. 3-50758

しかしながら、半導体素子及び制御回路基板を載せることができる位置は、レイアウト上制限され、ボンディングワイヤを長くすることで、所定の位置から所定の位置への配線を行っていた。   However, the position where the semiconductor element and the control circuit board can be placed is limited in layout, and wiring from a predetermined position to a predetermined position is performed by lengthening the bonding wire.

本発明は、上記事実を考慮し、ボンディングワイヤを短くすることが課題である。   In view of the above facts, the present invention has a problem of shortening the bonding wire.

本発明の請求項１に係る樹脂封止型半導体装置は、複数のリードと支持部を有するリードフレームと、前記支持部に載せられ、ボンディングワイヤによって前記リードと接続される半導体素子と、前記支持部に載せられ、前記半導体素子の少なくとも２つの端辺と対向する縁辺を備える共に、ボンディングワイヤが接続せれる導電部、及び制御回路素子が設けられた樹脂基板と、前記樹脂基板、及び前記半導体素子を封止するモールド樹脂と、を備え、前記樹脂基板には切欠き部が形成され、前記半導体素子が前記切欠き部に配置されることで前記半導体素子の２つの端辺と前記樹脂基板の縁辺が対向することを特徴とする。 A resin-encapsulated semiconductor device according to a first aspect of the present invention includes a lead frame having a plurality of leads and a support portion, a semiconductor element mounted on the support portion and connected to the leads by a bonding wire, and the support A resin substrate provided with a conductive portion, a control circuit element, and a conductive substrate to which a bonding wire is connected while being provided with an edge opposite to at least two ends of the semiconductor element, the resin substrate, and the semiconductor A mold resin for sealing the element , wherein the resin substrate is formed with a notch, and the semiconductor element is disposed in the notch so that the two end sides of the semiconductor element and the resin substrate It is characterized in that the edges of each face.

上記構成によれば、半導体素子は、リードフレームの支持部に載せられ、リードフレームに設けられた複数のリードとボンディングワイヤによって接続される。   According to the above configuration, the semiconductor element is placed on the support portion of the lead frame and connected to the plurality of leads provided on the lead frame by the bonding wires.

また、ボンディングワイヤが接続される導電部、及び制御回路素子が設けられた樹脂基板は、リードフレームの支持部に載せられ、さらに、半導体素子の少なくとも２つの端辺と対向する縁辺を備えている。   In addition, the resin substrate provided with the conductive portion to which the bonding wire is connected and the control circuit element is placed on the support portion of the lead frame, and further includes an edge opposite to at least two ends of the semiconductor element. .

そして、モールド樹脂が、樹脂基板、及び半導体素子を封止している。   The mold resin seals the resin substrate and the semiconductor element.

ここで、前述したように、制御回路素子を備えた樹脂基板は、半導体素子の少なくとも２つの端辺と対向する縁辺を備えている。つまり、導電部を樹脂基板の縁辺の周囲に配置し、半導体素子の端辺と樹脂基板の縁辺をそれぞれ跨ぐようにボンディングワイヤを設け、半導体素子と導電部を接続することでボンディングワイヤを短くすることができる。
具体的には、樹脂基板には、切欠き部が形成され、半導体素子はこの切欠き部に配置されている。
このように、半導体素子を切欠き部に配置することで、切欠き部を構成する縁辺と半導体素子の端辺を対向させることができ、半導体素子と樹脂基板の導電部を接続するボンディングワイヤを短くすることができる。 Here, as described above, the resin substrate provided with the control circuit element includes an edge opposite to at least two ends of the semiconductor element. That is, the conductive portion is arranged around the edge of the resin substrate, the bonding wire is provided so as to straddle the edge of the semiconductor element and the edge of the resin substrate, and the bonding wire is shortened by connecting the semiconductor element and the conductive portion. be able to.
Specifically, a notch is formed in the resin substrate, and the semiconductor element is disposed in the notch.
Thus, by arranging the semiconductor element in the notch, the edge constituting the notch can be opposed to the end of the semiconductor element, and the bonding wire connecting the semiconductor element and the conductive part of the resin substrate can be provided. Can be shortened.

本発明の請求項２に係る樹脂封止型半導体装置は、請求項１に記載において、前記樹脂基板には開口部が形成され、前記半導体素子は前記開口部に配置されることを特徴とする。   According to a second aspect of the present invention, there is provided the resin-encapsulated semiconductor device according to the first aspect, wherein an opening is formed in the resin substrate, and the semiconductor element is disposed in the opening. .

上記構成によれば、樹脂基板に形成された開口部には、半導体素子が配置されている。   According to the above configuration, the semiconductor element is arranged in the opening formed in the resin substrate.

このように、開口部に半導体素子を配置することで、半導体素子の周囲に導電部を設けることができ、ボンディングワイヤを短くすることができる。   As described above, by disposing the semiconductor element in the opening, a conductive portion can be provided around the semiconductor element, and the bonding wire can be shortened.

本発明の第１実施形態に係る樹脂封止型半導体装置１０の実施形態を図１〜図４に従って説明する。   An embodiment of a resin-encapsulated semiconductor device 10 according to a first embodiment of the present invention will be described with reference to FIGS.

はじめに、本発明の第１実施形態に係る樹脂封止型半導体装置１０の構成について説明する。   First, the configuration of the resin-encapsulated semiconductor device 10 according to the first embodiment of the present invention will be described.

図４に示されるように、この樹脂封止型半導体装置１０は、例えば銅合金等で構成され、機械加工によって形成されたリードフレーム１２を備えている。   As shown in FIG. 4, the resin-encapsulated semiconductor device 10 includes a lead frame 12 made of, for example, a copper alloy and formed by machining.

このリードフレーム１２は、矩形状の支持部１６と、外部との接続の為に使用される外部端子としての複数のリード１８と、外周に設けられるフレーム部２０を備えている。   The lead frame 12 includes a rectangular support portion 16, a plurality of leads 18 as external terminals used for connection to the outside, and a frame portion 20 provided on the outer periphery.

また、支持部１６には、樹脂材料により外周矩形状に成形された樹脂基板２２が載置され、半田付け又は導電性接着剤によって固定されている。この樹脂基板２２は、半田付け又は導電性接着剤によって接続、固定され、後述するＦＥＴ素子１４を駆動する制御回路素子（図示省略）、及び制御回路素子と後述する結線用のボンディングワイヤ３４を電気的に接続する複数個の導電部２４を含んで構成されている。さらに、樹脂基板２２には、開口部２８が設けられ、前述した導電部２４の一部は、開口部２８の周囲に設けられている。   In addition, a resin substrate 22 formed into a rectangular shape with a resin material is placed on the support portion 16 and is fixed by soldering or a conductive adhesive. This resin substrate 22 is connected and fixed by soldering or a conductive adhesive, and electrically connects a control circuit element (not shown) for driving the FET element 14 described later, and a bonding wire 34 for connection with the control circuit element described later. A plurality of conductive portions 24 connected to each other are included. Furthermore, an opening 28 is provided in the resin substrate 22, and a part of the conductive portion 24 described above is provided around the opening 28.

また、この開口部２８の内側には、支持部１６に半田付け又は導電性接着剤によって接続、固定される矩形状の半導体素子としてのＦＥＴ素子１４（電界効果トランジスタ：ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ）が設けられている。   In addition, an FET element 14 (field effect transistor: FIELD EFFECT TRANSISTOR) as a rectangular semiconductor element connected to and fixed to the support portion 16 by soldering or a conductive adhesive is provided inside the opening portion 28. ing.

詳細には、開口部２８を構成する縁辺２８Ａと、ＦＥＴ素子１４の端辺１４Ａが対向するようにＦＥＴ素子１４が配置されている。   Specifically, the FET element 14 is disposed so that the edge 28 </ b> A constituting the opening 28 and the end 14 </ b> A of the FET element 14 face each other.

さらに、樹脂基板２２には、電気部品３２が実装されている。電気部品３２は、樹脂基板２２に備えられた制御回路素子に半田付けにより電気的に接続されている。   Furthermore, an electrical component 32 is mounted on the resin substrate 22. The electrical component 32 is electrically connected to the control circuit element provided on the resin substrate 22 by soldering.

なお、半田付けの代わりに、銀ペースト等による導電性の接着剤を用いることで、電気部品３２が樹脂基板２２に備えられた制御回路素子と電気的に接続されても良い。   The electrical component 32 may be electrically connected to the control circuit element provided on the resin substrate 22 by using a conductive adhesive such as silver paste instead of soldering.

また、リードフレーム１２のリード１８と、樹脂基板２２の導電部２４及びＦＥＴ素子１４とは、アルミニウム又は金を用いた細線状のボンディングワイヤ３４により電気的に接続されている。なお、このボンディングワイヤ３４は、ワイヤボンディング工法により配線されている。   In addition, the lead 18 of the lead frame 12, the conductive portion 24 of the resin substrate 22, and the FET element 14 are electrically connected by a thin wire bonding wire 34 using aluminum or gold. The bonding wire 34 is wired by a wire bonding method.

同様に、ＦＥＴ素子１４と樹脂基板２２の導電部２４とは、アルミニウム又は金を用いた細線状のボンディングワイヤ３６により電気的に接続されている。詳細には、ＦＥＴ素子１４の端辺１４Ａと樹脂基板２２の開口部２８を構成する縁辺２８Ａを跨ぐように、ボンディングワイヤ３６が配置されている。   Similarly, the FET element 14 and the conductive portion 24 of the resin substrate 22 are electrically connected by a thin wire bonding wire 36 using aluminum or gold. Specifically, the bonding wire 36 is disposed so as to straddle the end side 14 </ b> A of the FET element 14 and the edge side 28 </ b> A constituting the opening 28 of the resin substrate 22.

そして、リードフレーム１２の支持部１６に接続、固定された樹脂基板２２、及びＦＥＴ素子１４、さらに、樹脂基板２２に半田付けされた電気部品３２、また、各部品を電気的に接続するボンディングワイヤ３４、ボンディングワイヤ３６は、その全体がモールド成形されることによってモールド樹脂４０により封止されている。   The resin substrate 22 and the FET element 14 connected to and fixed to the support portion 16 of the lead frame 12, the electrical component 32 soldered to the resin substrate 22, and the bonding wire for electrically connecting the components. 34 and the bonding wire 36 are sealed with a mold resin 40 by molding the whole.

なお、リードフレーム１２のリード１８は、モールド樹脂４０の外部に突出されて外部の装置と接続可能となっている。   The lead 18 of the lead frame 12 protrudes outside the mold resin 40 and can be connected to an external device.

次に、本発明の第１実施形態に係る樹脂封止型半導体装置１０の作用及び効果について説明する。   Next, operations and effects of the resin-encapsulated semiconductor device 10 according to the first embodiment of the present invention will be described.

前述したように、従来使用されていたセラミック基板ではなく、樹脂材料により成形された樹脂基板２２を用いることで、樹脂基板２２の形状の自由度が高くなり、樹脂基板２２に開口部２８を設けることができる。   As described above, by using the resin substrate 22 formed of a resin material instead of the ceramic substrate conventionally used, the degree of freedom of the shape of the resin substrate 22 is increased, and the opening 28 is provided in the resin substrate 22. be able to.

さらに、開口部２８の周囲に導電部２４を設け、また、開口部２８の内側にＦＥＴ素子１４を配置することで、ＦＥＴ素子１４の周囲に導電部２４を配置することができ、これにより、導電部２４とＦＥＴ素子１４を接続するボンディングワイヤ３６を短くすることができる。   Furthermore, by providing the conductive portion 24 around the opening 28 and arranging the FET element 14 inside the opening 28, the conductive portion 24 can be arranged around the FET element 14. The bonding wire 36 connecting the conductive portion 24 and the FET element 14 can be shortened.

また、樹脂基板２２の形状の自由度が高くなることで、リード１８の近傍にも、導電部２４を配置（図２参照）することができ、導電部２４とリード１８を接続するボンディングワイヤ３４を短くすることができる。   Further, since the degree of freedom of the shape of the resin substrate 22 is increased, the conductive portion 24 can be disposed in the vicinity of the lead 18 (see FIG. 2), and the bonding wire 34 that connects the conductive portion 24 and the lead 18 is provided. Can be shortened.

また、ボンディングワイヤ３６が短くなることで、モールド樹脂４０による封止時に、樹脂流れによりボンディングワイヤ３６がショートするのを抑制することができる。   In addition, since the bonding wire 36 is shortened, it is possible to prevent the bonding wire 36 from being short-circuited by the resin flow during sealing with the mold resin 40.

さらに、従来のように、リードフレームの支持部の上にセラミック基板を固定し、このセラミック基板の上にＦＥＴ素子１４を半田付けする構造と比較すると、高価なセラミック基板を廃止することができる。   Further, as compared with the conventional structure in which the ceramic substrate is fixed on the support portion of the lead frame and the FET element 14 is soldered on the ceramic substrate, the expensive ceramic substrate can be eliminated.

また、ＦＥＴ素子１４を断熱性の高いセラミック基板を介して支持部に載せるのではなく、直接、支持部１６に載せることができるため、ＦＥＴ素子１４が発生する熱を効率よく支持部１６へ逃がすことができる。   Further, since the FET element 14 can be directly placed on the support portion 16 instead of being placed on the support portion via a ceramic substrate having high heat insulating properties, the heat generated by the FET element 14 is efficiently released to the support portion 16. be able to.

次に本発明の第２実施形態に係る樹脂封止型半導体装置５０の構成について図５、図６に従って説明する。   Next, the configuration of the resin-encapsulated semiconductor device 50 according to the second embodiment of the present invention will be described with reference to FIGS.

なお、第１実施形態と同一部材については、同一符号を付してその説明を省略する。   In addition, about the same member as 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

この実施形態では第１実施形態のように、樹脂基板５２には、開口部が設けられておらず、これに替えて、樹脂基板５２の角部には、切欠き部５４が設けられている。   In this embodiment, unlike the first embodiment, the resin substrate 52 is not provided with an opening, and instead, a notch 54 is provided at a corner of the resin substrate 52. .

詳細には、切欠き部５４は、互いに直交する縁辺５４Ａ、縁辺５４Ｂから構成されおり、縁辺５４Ａ、５４Ｂの周囲には、導電部２４の一部が配置されている。   Specifically, the cutout portion 54 includes an edge 54A and an edge 54B that are orthogonal to each other, and a part of the conductive portion 24 is disposed around the edges 54A and 54B.

さらに、ＦＥＴ素子１４の端辺１４Ａが、切欠き部５４の縁辺５４Ａ、縁辺５４Ｂと対向するように、ＦＥＴ素子１４は、切欠き部５４の内側に配置されている。   Further, the FET element 14 is arranged inside the notch 54 so that the end side 14A of the FET element 14 faces the edge 54A and the edge 54B of the notch 54.

また、縁辺５４Ａ、５４Ｂの周囲に配置された導電部２４とＦＥＴ素子１４とは、アルミニウム、又は金を用いた細線状のボンディングワイヤ５６により電気的に接続されている。   Further, the conductive portion 24 and the FET element 14 arranged around the edges 54A and 54B are electrically connected by a thin wire bonding wire 56 using aluminum or gold.

このように、樹脂基板５２に切欠き部５４を設け、ＦＥＴ素子１４の端辺１４Ａが、切欠き部５４の縁辺５４Ａ、縁辺５４Ｂと対向するように、ＦＥＴ素子１４を切欠き部５４の内側に配置することで、縁辺５４Ａ、５４Ｂの周囲に配置された導電部２４とＦＥＴ素子１４とを接続するボンディングワイヤ５６を短くすることができる。   In this way, the notch 54 is provided in the resin substrate 52, and the FET element 14 is arranged inside the notch 54 so that the end side 14A of the FET element 14 faces the edge 54A and the edge 54B of the notch 54. The bonding wire 56 for connecting the conductive portion 24 and the FET element 14 arranged around the edges 54A and 54B can be shortened.

また、樹脂基板５２の角部を切り欠くことで、不要な基板を少なくすることができ、これにより、樹脂封止型半導体装置５０を小型化することができる。   Further, by cutting away the corners of the resin substrate 52, unnecessary substrates can be reduced, and the resin-encapsulated semiconductor device 50 can be downsized.

本発明の第１実施形態に係る樹脂封止型半導体装置を示した断面図である。1 is a cross-sectional view showing a resin-encapsulated semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態に係る樹脂封止型半導体装置を示した平面図である。1 is a plan view showing a resin-encapsulated semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態に係る樹脂封止型半導体装置を示した拡大斜視図である。1 is an enlarged perspective view showing a resin-encapsulated semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態に係る樹脂封止型半導体装置を示した斜視図である。1 is a perspective view showing a resin-encapsulated semiconductor device according to a first embodiment of the present invention. 本発明の第２実施形態に係る樹脂封止型半導体装置を示した平面図である。It is the top view which showed the resin-encapsulated semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第２実施形態に係る樹脂封止型半導体装置を示した拡大斜視図である。It is the expansion perspective view which showed the resin sealing type semiconductor device which concerns on 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１０・・・樹脂封止型半導体装置、１２・・・リードフレーム、１４・・・ＦＥＴ素子（半導体素子）、１４Ａ・・・端辺、１６・・・支持部、１８・・・リード、２２・・・樹脂基板、２４・・・導電部、２８Ａ・・・縁辺、２８・・・開口部、３４・・・ボンディングワイヤ、３６・・・ボンディングワイヤ、４０・・・モールド樹脂、５０・・・樹脂封止型半導体装置、５２・・・樹脂基板、５４・・・切欠き部、５４Ａ・・・縁辺、５４Ｂ・・・縁辺、５６・・・ボンディングワイヤ DESCRIPTION OF SYMBOLS 10 ... Resin sealing type semiconductor device, 12 ... Lead frame, 14 ... FET element (semiconductor element), 14A ... End side, 16 ... Support part, 18 ... Lead, 22 ... Resin substrate, 24 ... conductive portion, 28A ... edge, 28 ... opening, 34 ... bonding wire, 36 ... bonding wire, 40 ... mold resin, 50 ... Resin-encapsulated semiconductor device 52: Resin substrate 54: Notch 54A: Edge 54B ... Edge 56: Bonding wire

Claims (2)

複数のリードと支持部を有するリードフレームと、
前記支持部に載せられ、ボンディングワイヤによって前記リードと接続される半導体素子と、
前記支持部に載せられ、前記半導体素子の少なくとも２つの端辺と対向する縁辺を備える共に、ボンディングワイヤが接続せれる導電部、及び制御回路素子が設けられた樹脂基板と、
前記樹脂基板、及び前記半導体素子を封止するモールド樹脂と、を備え、
前記樹脂基板には切欠き部が形成され、前記半導体素子が前記切欠き部に配置されることで前記半導体素子の２つの端辺と前記樹脂基板の縁辺が対向することを特徴とする樹脂封止型半導体装置。 A lead frame having a plurality of leads and a support portion;
A semiconductor element mounted on the support and connected to the lead by a bonding wire;
A resin substrate that is placed on the support and has an edge opposite to at least two ends of the semiconductor element, a conductive part to which a bonding wire is connected, and a control circuit element;
A mold resin for sealing the resin substrate and the semiconductor element ;
A notch is formed in the resin substrate, and the semiconductor element is arranged in the notch so that two end sides of the semiconductor element and an edge of the resin substrate face each other. Stop-type semiconductor device. 前記樹脂基板には開口部が形成され、前記半導体素子は前記開口部に配置されることを特徴とする請求項１に記載の樹脂封止型半導体装置。   The resin-encapsulated semiconductor device according to claim 1, wherein an opening is formed in the resin substrate, and the semiconductor element is disposed in the opening.
JP2007223725A 2007-08-30 2007-08-30 Resin-sealed semiconductor device Expired - Fee Related JP4965393B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007223725A JP4965393B2 (en) 2007-08-30 2007-08-30 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007223725A JP4965393B2 (en) 2007-08-30 2007-08-30 Resin-sealed semiconductor device

Publications (2)

Publication Number Publication Date
JP2009059759A JP2009059759A (en) 2009-03-19
JP4965393B2 true JP4965393B2 (en) 2012-07-04

Family

ID=40555271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007223725A Expired - Fee Related JP4965393B2 (en) 2007-08-30 2007-08-30 Resin-sealed semiconductor device

Country Status (1)

Country Link
JP (1) JP4965393B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024013998A1 (en) * 2022-07-15 2024-01-18 日立Astemo株式会社 Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160154A (en) * 1984-01-30 1985-08-21 Nec Kansai Ltd Hybrid integrated circuit
JPS63244747A (en) * 1987-03-31 1988-10-12 Toshiba Corp Resin sealed integrated circuit device and manufacture thereof
JP3226672B2 (en) * 1993-07-09 2001-11-05 新電元工業株式会社 Hybrid integrated circuit device
JP2003309224A (en) * 2002-04-18 2003-10-31 Hitachi Ltd Semiconductor device
JP3898156B2 (en) * 2003-06-02 2007-03-28 三菱電機株式会社 Semiconductor power module
JP4244235B2 (en) * 2006-10-10 2009-03-25 株式会社日立製作所 Electronic circuit equipment

Also Published As

Publication number Publication date
JP2009059759A (en) 2009-03-19

Similar Documents

Publication Publication Date Title
JP6193510B2 (en) Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method
JP2005051130A (en) Leadless package semiconductor device and method for manufacturing the same
JP4965393B2 (en) Resin-sealed semiconductor device
JP2008130750A (en) Semiconductor device
JP5776373B2 (en) Electronic equipment
WO2015052880A1 (en) Semiconductor device and method for producing same
JP2006203048A (en) Semiconductor chip
JP4366472B2 (en) Semiconductor device
JP2009224529A (en) Semiconductor device and its manufacturing method
JP5048627B2 (en) Lead frame and semiconductor device
JP2014103270A (en) Semiconductor module
JP4849802B2 (en) Semiconductor device
JP2005311099A (en) Semiconductor device and its manufacturing method
JP2000183275A (en) Semiconductor device
JP4353935B2 (en) Leadless package semiconductor device
JP5145596B2 (en) Semiconductor device
WO2021020456A1 (en) Semiconductor package and semiconductor device
JP2009253152A (en) Resin seal type semiconductor device
JP2009170454A (en) Mold package and structure for mounting the same
JP2006019652A (en) Semiconductor device
JP2008288493A (en) Semiconductor device
JP2007150044A (en) Semiconductor device
JP2005294871A (en) Semiconductor device
JP5261025B2 (en) Resin-sealed semiconductor device and method for manufacturing resin-sealed semiconductor device
JP2016197636A (en) Molded package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees