JP4956030B2 - Organic EL display device and driving method thereof - Google Patents
Organic EL display device and driving method thereof Download PDFInfo
- Publication number
- JP4956030B2 JP4956030B2 JP2006098009A JP2006098009A JP4956030B2 JP 4956030 B2 JP4956030 B2 JP 4956030B2 JP 2006098009 A JP2006098009 A JP 2006098009A JP 2006098009 A JP2006098009 A JP 2006098009A JP 4956030 B2 JP4956030 B2 JP 4956030B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- organic
- driving tft
- source
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000003990 capacitor Substances 0.000 claims description 8
- 229920006395 saturated elastomer Polymers 0.000 description 11
- 238000005401 electroluminescence Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 206010016275 Fear Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は有機EL(エレクトロルミネッセンス)表示装置の新規な駆動方法と、この方法の実施に好適な駆動回路に関する。 The present invention relates to a novel driving method of an organic EL (electroluminescence) display device and a driving circuit suitable for carrying out this method.
有機材料のエレクトロルミネッセンス(electro luminescence:以下ELと略記。)を利用した有機EL素子は、有機分子からなる発光層やキャリア輸送層を積層してなる有機化合物層を上部電極と下部電極との間に挟んで構成され、電極間に流れる電流によって駆動され、その輝度は流れる電流(駆動電流)にほぼ正確に比例する。有機EL素子をマトリックス状に配置して構成される有機EL表示装置は色再現性に優れ、また入力信号に対する応答性が良好なのでカラーの動画表示には特に好適である。さらに高輝度発光が可能で視野角が広いため、広範な環境下で使用出来る。有機化合物層の材料としては、真空蒸着が可能な低分子系の材料と、スピンコート法やインクジェット法による塗布が出来るオリゴマーやポリマー系の材料がある。現状では低分子系材料の使用例が多いが、今後大画面表示に好適なオリゴマーやポリマー系材料の使用例も増えると思われる。 An organic EL element using electroluminescence (hereinafter abbreviated as EL) of an organic material has an organic compound layer formed by laminating a light emitting layer made of organic molecules and a carrier transport layer between an upper electrode and a lower electrode. Is driven by a current flowing between the electrodes, and its luminance is almost exactly proportional to the flowing current (drive current). An organic EL display device configured by arranging organic EL elements in a matrix is excellent in color reproducibility and excellent in response to an input signal, and is particularly suitable for displaying a color moving image. Furthermore, it can emit light with high brightness and has a wide viewing angle, so it can be used in a wide range of environments. As a material for the organic compound layer, there are a low molecular weight material that can be vacuum-deposited and an oligomer or polymer material that can be applied by a spin coating method or an ink jet method. At present, there are many examples of using low molecular weight materials, but it is expected that there will be more examples of using oligomers and polymer materials suitable for large screen display in the future.
また画素の駆動方法としては、互いに直交する方向に伸びるストライプ状の下部電極及び上部電極の間に電流を直接流して、この間に挟まれた有機EL素子を発光させる単純マトリックス型と、各有機EL素子を駆動する薄膜トランジスタ(thin film transistor:以下TFTと略記。)やキャパシタンス等から構成される画素回路がマトリックス状に配置され、各画素に画像信号を送り、画素回路がこの信号を保持し、保持した信号に基づいて有機EL素子が発光して画像を表示するアクティブマトリックス型がある。アクティブマトリックス型は、画素間の画像信号の錯綜が少なく、大画面、高精細で画素数の多い表示装置には特に好適である。 Further, as a pixel driving method, a simple matrix type in which an organic EL element sandwiched between light is caused to flow directly between a striped lower electrode and an upper electrode extending in directions orthogonal to each other, and each organic EL Pixel circuits composed of thin film transistors (hereinafter abbreviated as TFTs) that drive the elements, capacitances, etc. are arranged in a matrix, send image signals to each pixel, and the pixel circuits hold and hold these signals There is an active matrix type in which an organic EL element emits light based on the signal and displays an image. The active matrix type is particularly suitable for a display device having a large screen, a high definition, and a large number of pixels, with little complication of image signals between pixels.
アクティブマトリックス型の駆動方式には、大別して電圧プログラミング方式と電流プログラミング方式がある。電圧プログラミング方式では、駆動TFTのゲートに画像信号となる電位を直接加えてこれを保持する。駆動TFTを流れる電流はゲートの電位により制御されるが、両者の対応関係は個々のTFTによってバラツキがあり、動作時間と共に経時変化する事も少なくない。そのため電圧プログラミング方式では、画素ごとに輝度ムラを生じたり、画像の焼き付きが生じたりし易い。一方電流プログラミング方式では、画像表示の直前に各画素の駆動TFTに画像信号となる電流を実際に流してその際のゲート電位を保持するため、電圧プログラミング方式に比べ駆動TFTの特性のバラツキや経時変化の影響を受け難い。 The active matrix drive system is roughly classified into a voltage programming system and a current programming system. In the voltage programming method, a potential serving as an image signal is directly applied to the gate of the driving TFT and held. The current flowing through the driving TFT is controlled by the potential of the gate, but the correspondence between the two varies depending on the individual TFT, and often changes over time with the operating time. Therefore, in the voltage programming method, luminance unevenness is easily generated for each pixel and image burn-in is likely to occur. On the other hand, in the current programming method, a current as an image signal is actually supplied to the driving TFT of each pixel immediately before image display and the gate potential at that time is held. Less susceptible to change.
図3は電流プログラミング方式の駆動回路の一例である。この駆動回路は、画素回路100と、第1の給電線101と、第2の給電線102と、信号線103と、信号線103に接続された信号電流源104から構成される。 FIG. 3 shows an example of a current programming drive circuit. This drive circuit includes a pixel circuit 100, a first power supply line 101, a second power supply line 102, a signal line 103, and a signal current source 104 connected to the signal line 103.
画素回路100は、一方の電極が第1の給電線101に接続された有機EL素子106と、ドレインが有機EL素子106の他方の電極に接続された駆動TFT107と、駆動TFT107のゲートソース間電圧の保持手段108と、駆動TFT107のゲートとドレインの間に設けられた第1のスイッチ109と、駆動TFT107のソースと信号線103の間に設けられた第2のスイッチ110と、駆動TFT107のソースと第2の給電線102の間に設けられた第3のスイッチ111から構成される。
The pixel circuit 100 includes an organic EL element 106 having one electrode connected to the first power supply line 101, a
プログラミング期間すなわち信号書込み期間には、第1のスイッチ109と第2のスイッチ110を閉じ、第3のスイッチ111を開いて信号電流源104から画像信号に応じた信号電流を駆動TFT107のソースに供給する。このときのソースゲート間電圧が、ソースとゲートの間に設けられた電圧保持手段(図3では容量)108に保持される。
In the programming period, that is, the signal writing period, the first switch 109 and the
画像表示期間には、第1のスイッチ109と第2のスイッチ110が開き、第3のスイッチ111が閉じる。信号書き込み期間に定められ保持されたソースゲート間電圧にしたがって駆動TFT107に電流が流れ、有機EL素子106が発光する。
During the image display period, the first switch 109 and the
図3では、駆動TFT107はpチャンネル型で、ドレイン端子が有機ELのアノードに接続されて、ドレインから有機EL素子に向けて電流を流している。駆動TFT107がnチャンネル型のときは、ソースとドレインの位置を入れ替えて、ドレイン端子を有機ELのカソードに接続し、有機EL素子からドレインに向けて電流が流れるようにしてもよい。その例が特許文献1に提案されている。 In FIG. 3, the driving TFT 107 is a p-channel type, and the drain terminal is connected to the anode of the organic EL, and a current flows from the drain toward the organic EL element. When the driving TFT 107 is an n-channel type, the positions of the source and drain may be switched, the drain terminal may be connected to the cathode of the organic EL, and current may flow from the organic EL element toward the drain. An example thereof is proposed in Patent Document 1.
画素回路100は、ガラス基板上にアモルファスシリコンやポリシリコンを用いて作られるが、特許文献2に開示のあるInGaZnO等の金属酸化物を用いることもできる。
有機EL表示装置は、携帯電話やデジタルカメラ等のモバイル機器に使用される事が多く、消費電力をできるだけ低くする必要がある。表示期間中の消費電力を低減するためには、電源電圧(図3では第1と第2の給電線間電圧)を出来るだけ低く抑える事が効果的である。 Organic EL display devices are often used in mobile devices such as mobile phones and digital cameras, and it is necessary to reduce power consumption as much as possible. In order to reduce power consumption during the display period, it is effective to keep the power supply voltage (the voltage between the first and second feeder lines in FIG. 3) as low as possible.
従来の電流プログラミング方式の画素回路は、電流プログラミング時に駆動TFTをダイオード接続し、外部から信号電流を与えることによってゲートソース間電圧を確定する。そして、この電圧を画像表示期間にも保持して信号電流と同じ電流を有機EL素子に流す。 In a conventional current programming type pixel circuit, a driving TFT is diode-connected at the time of current programming, and a gate-source voltage is determined by applying a signal current from the outside. Then, this voltage is maintained even during the image display period, and the same current as the signal current is passed through the organic EL element.
駆動TFTのゲートソース間電圧と有機EL素子に流れる電流は、有機EL素子が最大輝度で発光するときにともに最大になる。したがって、電源電圧は、最大輝度で発光するときの有機EL素子の両端電圧にそのときの駆動TFTのゲートソース間電圧を加えた電圧が最低限必要で、それ以下にはできない。 The gate-source voltage of the driving TFT and the current flowing through the organic EL element are maximized when the organic EL element emits light at the maximum luminance. Therefore, the power supply voltage needs to be a minimum voltage obtained by adding the voltage between the gate and source of the driving TFT at that time to the voltage between both ends of the organic EL element when light is emitted at the maximum luminance, and cannot be lower than that.
有機EL表示装置の消費電力をさらに低減するためには、従来の電流プログラミング方式に代わる駆動回路が必要とされている。 In order to further reduce the power consumption of the organic EL display device, a drive circuit that replaces the conventional current programming method is required.
また信号電流源の出力端の電圧も、最大輝度のときは上の電源電圧と同じになるから、信号電流源を駆動するための電源電圧もそれ以上でなければならない。省電力の観点からは信号電流源の電源電圧も低くする事が求められる。 Also, the voltage at the output terminal of the signal current source is the same as the above power supply voltage at the maximum luminance, so the power supply voltage for driving the signal current source must be higher. From the viewpoint of power saving, it is required to reduce the power supply voltage of the signal current source.
本発明は上記の諸問題を改善するためになされたものであり、消費電力が少なく、かつ正確な画像表示が行える有機EL表示装置の駆動方式及びその実施に好適な駆動回路を提供する事を目的とする。 The present invention has been made in order to improve the above-described problems, and provides a driving method for an organic EL display device that can display an accurate image with low power consumption and a driving circuit suitable for the driving method. Objective.
本発明は、第1に、
有機EL素子と、駆動TFTと、該駆動TFTのゲートソース間に設けられた容量と、各々一定電位を供給する第1、第2および第3の給電線と、信号電流源が接続された信号線とを有し、前記有機EL素子の一方の電極が前記第1の給電線に接続され、前記有機EL素子の他方の電極が前記駆動TFTのドレインに接続された有機EL表示装置の駆動方法であって、
(1) 前記駆動TFTのゲートを前記第3の給電線に接続し、かつ前記駆動TFTのソースを前記信号線に接続して、前記駆動TFTのソースドレイン間に前記信号電流を流す工程、
(2) 前記駆動TFTのゲートを前記第3の給電線から切り離して、前記信号電流を流す工程における前記容量の両端電圧を保持する工程、
(3) 前記駆動TFTのソースを前記信号線から切り離す工程、ならびに
(4) 前記駆動TFTのソースを前記第2の給電線に接続して、前記第1の給電線と第2の給電線の間に前記駆動TFTと前記有機EL素子とを通じた電流を流す工程
を有することを特徴とする。
The present invention, first,
An organic EL element, a driving TFT, a capacitor provided between the gate and source of the driving TFT, first, second and third feeders for supplying a constant potential, and a signal to which a signal current source is connected An organic EL display device, wherein one electrode of the organic EL element is connected to the first power supply line, and the other electrode of the organic EL element is connected to a drain of the driving TFT Because
(1) connecting the gate of the driving TFT to the third power supply line, connecting the source of the driving TFT to the signal line, and flowing the signal current between the source and drain of the driving TFT;
(2) The step of separating the gate of the driving TFT from the third feeder and maintaining the voltage across the capacitor in the step of flowing the signal current;
(3) a step of separating the source of the driving TFT from the signal line; and (4) connecting the source of the driving TFT to the second power supply line, and connecting the first power supply line and the second power supply line. It has a step of passing a current through the driving TFT and the organic EL element in between.
また本発明の第2は、
有機EL素子と、駆動TFTと、該駆動TFTのゲートソース間に設けられた容量と、各々一定電位を供給する第1、第2および第3の給電線と、信号電流源が接続された信号線とを有し、前記有機EL素子の一方の電極が前記第1の給電線に接続され、前記有機EL素子の他方の電極が前記駆動TFTのドレインに接続された有機EL表示装置であって、
前記駆動TFTのゲートと前記第3の給電線との間に設けられた第1のスイッチと、前記駆動TFTのソースと前記信号線との間に設けられた第2のスイッチと、前記駆動TFTのソースと前記第2の給電線との間に設けられた第3のスイッチと、前記第1ないし第3のスイッチの開閉を制御する手段とをさらに有することを特徴とする。
The second aspect of the present invention is
An organic EL element, a driving TFT, a capacitor provided between the gate and source of the driving TFT, first, second and third feeders for supplying a constant potential, and a signal to which a signal current source is connected An organic EL display device in which one electrode of the organic EL element is connected to the first power supply line and the other electrode of the organic EL element is connected to a drain of the driving TFT. ,
A first switch provided between the gate of the driving TFT and the third power supply line; a second switch provided between a source of the driving TFT and the signal line; and the driving TFT. And a second switch provided between the source and the second feeder, and means for controlling opening and closing of the first to third switches.
本発明の駆動回路によれば、有機EL素子に流れる電流を制御する駆動TFTに画像信号を書込むに際して、そのゲートに外部から予め決められた電位を加える事により、信号電流源や画像表示時の電源電圧を低くしても、駆動TFTが飽和領域で動作できる様になった。また飽和特性が不完全なTFTを用いても、画像表示期間に有機ELを流れる電流をより精度良く書込める様になった。こうして少ない電力で動作し高精度の画像表示を実現した。また回路の構成が単純で各種のTFTに対応できるため、製造が容易で大面積及び高精細の有機EL表示装置を実現に寄与する。 According to the drive circuit of the present invention, when an image signal is written to the drive TFT for controlling the current flowing through the organic EL element, a predetermined potential is applied to the gate from the outside, thereby allowing a signal current source and an image display time to be displayed. Even if the power supply voltage is lowered, the driving TFT can operate in the saturation region. Further, even when a TFT having incomplete saturation characteristics is used, the current flowing through the organic EL can be written with higher accuracy during the image display period. In this way, it operates with less power and realizes high-precision image display. In addition, since the circuit configuration is simple and compatible with various TFTs, it is easy to manufacture and contributes to the realization of a large-area and high-definition organic EL display device.
(電流プログラミング方式の回路動作)
本発明の実施態様を従来の駆動回路と比較するために、まず図3に示した従来の電流プログラミング回路とその動作を説明する。
(Circuit operation of current programming method)
In order to compare the embodiment of the present invention with a conventional driving circuit, the conventional current programming circuit shown in FIG. 3 and its operation will be described first.
図4には、図3に示した画素回路100がマトリックス状に配置された表示装置の駆動回路の全体を示す。各画素回路100の内部構造は図3に示したものであり、図4では詳細は省略されている。 FIG. 4 shows an entire drive circuit of a display device in which the pixel circuits 100 shown in FIG. 3 are arranged in a matrix. The internal structure of each pixel circuit 100 is as shown in FIG. 3, and details are omitted in FIG.
各画素回路100には、第1の給電線101と第2の給電線102が共通に接続されている。さらに同一列の画素回路100には共通の信号線103に接続される。また同一行の画素回路100には共通の走査線114が接続される。第1〜第3のスイッチ109〜111は走査線114に加えられた電位に応じて開閉が制御される。各列の信号線103には、個々に信号電流源104が接続される。 A first power supply line 101 and a second power supply line 102 are connected to each pixel circuit 100 in common. Further, the pixel circuits 100 in the same column are connected to a common signal line 103. A common scanning line 114 is connected to the pixel circuits 100 in the same row. The first to third switches 109 to 111 are controlled to be opened and closed in accordance with the potential applied to the scanning line 114. A signal current source 104 is individually connected to the signal line 103 in each column.
各信号電流源104には時系列信号として送られて来る画像信号112が同時に入力されるが、ある時点では水平シフトレジスタ113からの信号により選択された特定の列の信号電流源104のみに、その時点の画像信号112が取り込まれる。さらに水平シフトレジスタ113は各信号電流源104を順次選択し、全ての列の信号電流源104に画像信号が入力される。 Each signal current source 104 is simultaneously input with an image signal 112 sent as a time series signal, but at a certain point in time, only the signal current source 104 in a specific column selected by a signal from the horizontal shift register 113 The image signal 112 at that time is captured. Further, the horizontal shift register 113 sequentially selects each signal current source 104, and an image signal is input to the signal current sources 104 in all columns.
各信号電流源104から固有の信号電流が対応する信号線103に出力される。信号線103には同一列の画素回路100が共通に接続されているが、ある時点において、信号線103上の信号電流は垂直シフトレジスタ115から走査線114に出力された信号により選択された特定の行の画素回路100のみに入力される。この間同一列のその他の行に属する画素回路100は、信号線103から電気的に切り離されている。さらに垂直シフトレジスタ114により各画素回路100が垂直方向に順次選択され、全ての行の画素回路100に信号電流が入力される。 Each signal current source 104 outputs a unique signal current to the corresponding signal line 103. The pixel circuits 100 in the same column are commonly connected to the signal line 103, but at a certain point in time, the signal current on the signal line 103 is specified by the signal output from the vertical shift register 115 to the scanning line 114. It is input only to the pixel circuits 100 in this row. During this period, the pixel circuits 100 belonging to other rows in the same column are electrically disconnected from the signal line 103. Further, the pixel circuits 100 are sequentially selected in the vertical direction by the vertical shift register 114, and a signal current is input to the pixel circuits 100 in all rows.
図5は、図3及び図4の回路の動作を説明するための、各スイッチの動作シーケンスを示すチャートである。500と501は各々1フレーム期間を示す。毎秒30フレームを表示する場合、1フレーム期間は33msecとなる。図5の期間500では高輝度の表示、期間501では低輝度の表示を行うものとする。1つのフレーム期間は、信号書込み期間502と、画像表示期間503を含んでいる。 FIG. 5 is a chart showing an operation sequence of each switch for explaining the operation of the circuits of FIGS. 3 and 4. Each of 500 and 501 represents one frame period. When displaying 30 frames per second, one frame period is 33 msec. In the period 500 in FIG. 5, display with high luminance is performed, and in period 501, display with low luminance is performed. One frame period includes a signal writing period 502 and an image display period 503.
504〜506は第1〜3のスイッチの動作シーケンスを示す。ここで504〜506の高低はゲート電圧の高低を具体的に示すものではなく、単に高=開(on)と低=閉(off)の区別を示すものとする。 Reference numerals 504 to 506 denote operation sequences of the first to third switches. Here, the level of 504 to 506 does not specifically indicate the level of the gate voltage, but merely indicates the distinction between high = open (on) and low = close (off).
またこの時の駆動TFTのゲートソース間電圧及び駆動電流変化の様子を507及び508で示す。ここで、507の点線がソース電位、実線がゲート電位を示す。駆動TFT107のチャンネル導電型をpチャンネルとしたので、ゲート電位がソース電位より閾値電圧以上に低くなるとソースからドレインに向けて駆動電流508が流れる。
The state of the gate-source voltage of the driving TFT and the change of the driving current at this time are indicated by
図6は図3の回路の動作点がどの様に決まるかを、(a)は最大輝度の表示、(b)は低輝度の表示の場合について示したものである。横軸600は電圧を示し、縦軸601は電流を示す。図6中には複数の電圧電流関係が記されており、電圧軸600はソース電位と基準にしたドレイン電位を表す。ただしドレイン電位が負の方向に大きくなる方向を正の向きに取ってある。原点がソース電位で、右に行くにつれて電位が低くなると考えてもよい。電流は第1給電線に流れ込む方向を正とする。 6A and 6B show how the operating point of the circuit shown in FIG. 3 is determined. FIG. 6A shows the case of the maximum luminance display and FIG. 6B shows the case of the low luminance display. The horizontal axis 600 indicates voltage, and the vertical axis 601 indicates current. In FIG. 6, a plurality of voltage-current relationships are shown, and the voltage axis 600 represents the source potential and the reference drain potential. However, the direction in which the drain potential increases in the negative direction is taken as the positive direction. It may be considered that the origin is the source potential and the potential decreases as going to the right. The direction in which the current flows into the first feeder is positive.
以下、図6(a)の信号電流604が最大の場合について説明するが、図6(b)も同じように説明される。
曲線602はゲートソース間電圧を一定にしたときの駆動TFT107のドレイン電流を示す。ドレイン電位が負の方向に大きくなる、つまりソースドレイン間電圧が大きくなるにつれて、ドレイン電流も大きくなるが、ソースドレイン間電圧が一定の電圧613(これを飽和ドレイン電圧という)以上になるとドレイン電流はほぼ一定になる。図6では駆動TFT107は、飽和ドレイン電圧以上でドレイン電流が完全に一定となる飽和特性を持つものと仮定している。
Hereinafter, the case where the signal current 604 in FIG. 6A is maximum will be described, but FIG. 6B is also described in the same manner.
A curve 602 shows the drain current of the driving
点線603は、駆動TFT107のドレインとゲートが短絡された(ダイオード接続された)状態でのソースドレイン間電圧とドレイン電流の関係を示す。
A dotted line 603 indicates the relationship between the source-drain voltage and the drain current in a state where the drain and gate of the driving
ドレイン電流が一定になる飽和領域では、チャンネルのドレイン端でドレイン電位がチャンネル電位より低くなり、PN接合が逆バイアスになったいわゆるピンチオフ状態が生じている。飽和ドレイン電圧613は、ピンチオフ開始電圧、すなわちドレイン端のチャンネル電位とドレイン電位が等しくなるときのドレイン電圧である。ゲート電位はチャンネル電位に対して閾値電圧分だけ低いので、このドレイン電流特性602を与えるソースゲート間電圧は飽和ドレイン電圧613よりも閾値電圧分だけ大きい。したがって、TFTをダイオード接続したときのドレイン電圧は飽和ドレイン電圧612よりも閾値電圧だけ高くなる。これが第1の動作点605である。 In a saturation region where the drain current is constant, a so-called pinch-off state occurs in which the drain potential is lower than the channel potential at the drain end of the channel and the PN junction is reverse biased. The saturated drain voltage 613 is a pinch-off start voltage, that is, a drain voltage when the channel potential at the drain end is equal to the drain potential. Since the gate potential is lower than the channel potential by the threshold voltage, the source-gate voltage providing the drain current characteristic 602 is higher than the saturation drain voltage 613 by the threshold voltage. Therefore, the drain voltage when the TFT is diode-connected is higher than the saturation drain voltage 612 by the threshold voltage. This is the first operating point 605.
図6の611は有機EL素子の2つの電極間の電圧と電流の関係をあらわしている。電流がゼロになるのは有機EL素子の両電極間電圧が0のときであるから、このときの横軸の位置すなわちソース電位を基準にしたドレイン電位は、第1給電線の電位に等しい。有機EL素子の両電極間電圧が大きくなるにつれて有機ELを流れる電流が増すが、これはドレイン電位が第1給電線電位から高くなる方向に相当し、図6では、ドレイン電位が負の向きに動くにつれて有機EL素子電流が大きくなっている。 Reference numeral 611 in FIG. 6 represents the relationship between the voltage and current between the two electrodes of the organic EL element. Since the current becomes zero when the voltage between both electrodes of the organic EL element is zero, the position on the horizontal axis, that is, the drain potential with reference to the source potential is equal to the potential of the first feeder line. As the voltage between the electrodes of the organic EL element increases, the current flowing through the organic EL increases. This corresponds to the direction in which the drain potential increases from the first power supply line potential. In FIG. The organic EL element current increases as it moves.
信号書込み期間502においては、図3の回路の第1のスイッチ109と第2のスイッチ110は閉じており、第3のスイッチ111は開いているので、駆動TFT107の特性は点線603で表される。このとき、図6で水平のライン表される信号電流604が信号電流源から駆動TFT107のソースに入り、ドレイン電流として流れるので、図6のダイオード接続時の特性曲線(点線603)と信号電流604の交点でドレイン電位が定まる。この点605を第1の動作点と呼ぶ。さらに駆動TFT107と直列に接続された有機EL素子106にも同じ駆動電流が流れるため、このときの有機EL特性は曲線607に示されるように第1の動作点605を通る。また有機EL素子106の電極間電圧は608で表される。
In the signal writing period 502, the first switch 109 and the
駆動TFT107のゲート電位は、第1の動作点605を通るドレイン電流特性曲線602のソースゲート間電圧によって定まる。このソースゲート間電圧は、ソースとゲートの間に設けられた容量108の電荷を定める。
The gate potential of the driving
また、信号書込み期間502における信号電流源104の出力端子から第1給電線までの電圧降下は、駆動TFTのソースドレイン間電圧606と、有機EL両端電圧608の和であるから、図6の矢印609で表される大きさになる。これはまた第1給電線電位に対する信号電流源104の出力端電圧である。 Further, since the voltage drop from the output terminal of the signal current source 104 to the first power supply line in the signal writing period 502 is the sum of the source-drain voltage 606 of the driving TFT and the organic EL both-ends voltage 608, the arrow in FIG. The size is represented by 609. This is also the output terminal voltage of the signal current source 104 with respect to the first feeder line potential.
画像表示期間503においては、第1のスイッチ109と第2のスイッチ110が開き、第3のスイッチ111が閉じる。駆動TFT107のソース電位は第2の給電線102の電位となる。第1スイッチが開くので、容量108は信号書き込み期間に定められた電荷を保持し、駆動TFT107のソースゲート間電圧も保持される。
In the image display period 503, the first switch 109 and the
したがって、図6の曲線602で表される駆動TFT107のドレイン電流特性は、信号書き込み期間502と画像表示期間503とで変化はなく、同じ曲線で表される。
Therefore, the drain current characteristic of the driving
駆動TFT107のダイオード接続は解消されているので、ドレイン電圧はダイオード接続時の特性603によっては決まらない。その代わりに、ソース電位が第2給電線電位に固定されているために、有機ELの電流電圧特性611の電流ゼロの位置が、第1給電線と第2給電線間の電圧(図6の矢印610の大きさ)で決まっており、動作点は、この固定された有機EL素子の特性611と、駆動TFTのドレイン電流特性602との交点(以下、第2の動作点612という)で定まる。
Since the diode connection of the driving
駆動TFT107が完全な飽和特性を持つ場合は、第1と第2の給電線の間の電圧(以下電源電圧という)を信号源電圧609以上に設定しておけば、動作点が605から612に移動しても駆動電流は変化しない。
When the driving
以上、図6(a)の信号電流604が最大の場合について説明した。信号電流を低くして図6(b)のレベルにしても、その基本的な動作は(a)と同様である。 The case where the signal current 604 in FIG. 6A is maximum has been described above. Even if the signal current is lowered to the level shown in FIG. 6B, the basic operation is the same as in FIG.
図6(b)において図中の番号は基本的に(a)と一致させ、(a)と値や形状が異なる場合は番号にダッシュ記号を付した。(b)では信号電流604’が小さく、第1の動作点605‘が低電位側に、第2の動作点611’が高電位側にあるので、動作点の移動605’→612’が(a)より大きいが、飽和特性領域内なので駆動電流に変化はない。 In FIG. 6 (b), the numbers in the figure are basically matched with (a), and when the values and shapes are different from (a), dashes are added to the numbers. In (b), since the signal current 604 ′ is small, the first operating point 605 ′ is on the low potential side and the second operating point 611 ′ is on the high potential side, the movement of the operating point 605 ′ → 612 ′ is ( Although larger than a), the drive current does not change because it is within the saturation characteristic region.
以上の説明においては、駆動TFTが図6のような完全な飽和特性を持つと仮定した。 In the above description, it is assumed that the driving TFT has perfect saturation characteristics as shown in FIG.
今後表示装置の大面積化に伴って、アモルファスシリコン、ZnOや特許文献2に開示のあるInGaZnO等の金属酸化物、ポリチオフェンやペンタセン等の有機半導体等、大面積でも製造の容易な半導体の使用が増えると考えられる。これらの半導体によるTFTでは飽和特性が不完全な場合が少なくない。また従来から広く使用されているポリシリコンのTFTでも、高精細化に伴ってチャネル長を短くすると飽和特性が不完全になり易い。
In the future, with the increase in area of display devices, the use of semiconductors that are easy to manufacture even in large areas such as amorphous silicon, ZnO, metal oxides such as InGaZnO disclosed in
駆動TFT107の飽和特性が不完全な場合を図7を用いて説明する。図6と同様に、図7(a)は最高輝度の表示、(b)は低輝度の表示の場合を示す。飽和特性が不完全なので、ドレインソース間電圧を高くして飽和電圧以上にしてもドレイン電流702、702’は一定にはならず、第1動作点705と第2動作点712では電流が異なる。これは、プログラミング時の電流と表示のときの電流が異なることを意味するから、正確な表示ができなくなる。図7(b)の場合は、動作点の移動が705’から712’と大きくなるので特に顕著である。
A case where the saturation characteristic of the driving
一般にTFTに有意のドレイン電流(Ids)を流すには、ゲートソース間電圧(Vgs)を駆動TFTの閾値電圧(Vth)以上とする必要がある。Vthは低温ポリシリコンTFTの場合、1〜3V程度である事が多い。図8はVgsを一定(但しVgs>Vth)とする条件での、飽和特性が完全なTFTのIdsのドレインソース間電圧(Vds)依存性を示したものである。
In general, in order to allow a significant drain current (Ids) to flow through a TFT, the gate-source voltage (Vgs) needs to be equal to or higher than the threshold voltage (Vth) of the driving TFT. In the case of a low-temperature polysilicon TFT, Vth is often about 1 to 3V. FIG. 8 shows the drain-source voltage (Vds) dependence of the Ids of a TFT with perfect saturation characteristics under the condition that Vgs is constant (where Vgs> Vth).
非飽和領域815(Vds≦Vgs−Vth)では、IdsはVdsに対し、一般に
Ids=k{2(Vgs−Vth)−Vds}・Vds ・・・ (式1)
に従って増加する事が知られている。ここでkはTFTの構造や使用される半導体の特性で決まる定数である。式1は、飽和ドレイン電圧813(=Vgs−Vth)で極大を持つ二次曲線であり、Idsの極大値(飽和ドレイン電流)は
Ids=k(Vgs−Vth)2 ・・・ (式2)
となる。また817はVgsを変化させた時の飽和ドレイン電圧813の軌跡を示す。飽和ドレイン電圧は高輝度の表示を行う条件下では5〜10V程度である。飽和領域816(Vds>Vgs−Vth)ではIdsは式2で与えられる一定値となり、Vgsには依存するがVdsに依存しなくなる。
In the non-saturated region 815 (Vds ≦ Vgs−Vth), Ids is generally compared to Vds. Ids = k {2 (Vgs−Vth) −Vds} · Vds (Equation 1)
It is known to increase according to. Here, k is a constant determined by the structure of the TFT and the characteristics of the semiconductor used. Expression 1 is a quadratic curve having a maximum at a saturated drain voltage 813 (= Vgs−Vth), and the maximum value of Ids (saturated drain current) is Ids = k (Vgs−Vth) 2 (Expression 2)
It becomes. Reference numeral 817 denotes a locus of the saturation drain voltage 813 when Vgs is changed. The saturated drain voltage is about 5 to 10 V under the condition of performing high luminance display. In the saturation region 816 (Vds> Vgs−Vth), Ids is a constant value given by
従って画像表示期間のIdsを所定の信号電流604に一致させるには、動作点が飽和領域816に来る様に設定すれば良い。そのために必要な最小のVdsは、飽和ドレイン電圧813の定義によりVgsよりVthだけ低くて良い。ところがダイオード接続した場合、第1のスイッチ109が閉じられVds=Vgsとなるので、Vdsとしては飽和ドレイン電圧813よりVthだけ大きい805(第1の動作点)を加えざるを得ない。従ってダイオード接続した駆動TFTの電圧電流特性は、飽和ドレイン電圧の軌跡817をVthだけ高電圧側にシフトした曲線803となる。逆にダイオード接続のままVdsを飽和ドレイン電圧813まで下げると、Vgsも低下しIdsが信号電流814より小さくなるので信号が正確に書込めない。 Therefore, in order to make the Ids of the image display period coincide with the predetermined signal current 604, the operating point may be set so as to come to the saturation region 816. The minimum Vds necessary for that purpose may be lower than Vgs by Vth according to the definition of the saturation drain voltage 813. However, in the case of diode connection, the first switch 109 is closed and Vds = Vgs. Therefore, 805 (first operating point) that is larger than the saturated drain voltage 813 by Vth must be added as Vds. Therefore, the voltage-current characteristic of the diode-connected driving TFT is a curve 803 obtained by shifting the saturation drain voltage locus 817 to the high voltage side by Vth. On the other hand, if Vds is lowered to the saturation drain voltage 813 with the diode connected, Vgs is also lowered and Ids becomes smaller than the signal current 814, so that the signal cannot be written accurately.
(改善された駆動回路の動作)
もしVgsがVdsと独立に設定できれば、Vgsを保ったままVdsを飽和ドレイン電圧813まで下げる事ができる。図6において信号電流源104が信号電流604を流すためには、信号電流源104は信号電流が流れた時の(駆動TFTのVds606+有機EL素子106の電極間の電圧降下608)に等しい電圧を出力する必要があるが、Vdsを下げられれば信号電流源104に求められる最大出力電圧を低くできる。
(Improved drive circuit operation)
If Vgs can be set independently of Vds, Vds can be lowered to the saturation drain voltage 813 while maintaining Vgs. In FIG. 6, in order for the signal current source 104 to flow the signal current 604, the signal current source 104 has a voltage equal to (the voltage drop 608 between the electrodes of the driving TFT Vds 606 and the electrode of the organic EL element 106) when the signal current flows. Although it is necessary to output, if Vds can be lowered, the maximum output voltage required for the signal current source 104 can be lowered.
以上の考え方にもとづく本発明の実施に好適な回路を図1に示す。この回路と図3の回路との違いは、駆動TFT107のゲートにドレインとは独立な電位を供給するために第3の給電線105を設けた点である。また第1のスイッチ109は駆動TFT107のゲートと第3の給電線105との間に設ける。さらに図1の回路は図5に示したシーケンスに従って動作させるものとする。図1の駆動TFT107はpチャンネルとして描いてあるが、以下で説明する実施例2(図12)で示される様に本発明の趣旨は駆動TFTがnチャンネルであっても同様に達成できる。
A circuit suitable for carrying out the present invention based on the above concept is shown in FIG. The difference between this circuit and the circuit of FIG. 3 is that a third power supply line 105 is provided to supply a potential independent of the drain to the gate of the driving
また図1の駆動回路に対応する全体図を図2に示す。図2は図4の全体図と比べ第3の給電線105が設けられている点が異なる。また図2において走査線114は各々の行に対して1種類だけが描かれているが、場合により各々の行に対して複数種の走査線が設けられ、同一行に属する画素回路がそれぞれ複数種の走査線に接続される場合もある。具体例は実施例3(図13)や、実施例4(図15)において詳述する。 An overall view corresponding to the drive circuit of FIG. 1 is shown in FIG. FIG. 2 differs from the overall view of FIG. 4 in that a third feeder 105 is provided. In FIG. 2, only one type of scanning line 114 is drawn for each row. However, in some cases, multiple types of scanning lines are provided for each row, and a plurality of pixel circuits belonging to the same row are provided. It may be connected to a kind of scanning line. Specific examples will be described in detail in Example 3 (FIG. 13) and Example 4 (FIG. 15).
図9は図1の回路の動作を、(a)高輝度表示、(b)低輝度表示の場合について示す。まず(a)の場合に即して説明を行う。図1の回路でも信号書込み期間502において、第1のスイッチ109と第2のスイッチ110は閉じており、第3のスイッチ111は開いている。駆動TFT107のゲートには第3の給電線105の電位が加えられるので、これと信号電流源104が出力する電圧との差がVgsになる。飽和領域ではTFTのIdsはVgsで決まるので、信号電流源104はIdsが信号電流904と等しくなる様な電圧を出力する。またこの時のVgsは電圧保持手段108に書込まれる。書込まれた電位は、第1のスイッチ109を開いた後は、第1〜第3の給電線の電位が変動したり、表示装置内の配線抵抗等により画素回路近傍で電位降下を起こしたりしても影響を受けない。
FIG. 9 shows the operation of the circuit of FIG. 1 for (a) high luminance display and (b) low luminance display. First, description will be made in the case of (a). In the circuit of FIG. 1 also, in the signal writing period 502, the first switch 109 and the
有機EL素子106の電極間には信号電流904に応じた電圧降下908が生じる。最大輝度の表示を行う場合、電圧降下908は典型的には3〜5V程度である。従って(信号電流源104の出力電圧909−有機EL素子の電圧降下908)が駆動TFT107のVdsとなる。但し飽和領域での動作を確保するにはVdsを飽和ドレイン電圧913より大きくする必要があり、図9ではVdsを飽和ドレイン電圧913に一致させた場合を示している。これを本発明の典型的な第1の動作点905とする。図1の回路では図3の回路と異なりVdsはVgsと独立なので、第3の給電線105の電位によりVgsを調整できる。図9の状態を実現するには、第3の給電線の電位を、第1の給電線101の電位から、(有機EL素子の電圧降下−駆動TFTの閾値電圧)だけ第2の給電線の電位に近い値とする。
A voltage drop 908 corresponding to the signal current 904 occurs between the electrodes of the organic EL element 106. When displaying the maximum brightness, the voltage drop 908 is typically about 3 to 5V. Therefore, (the output voltage 909 of the signal current source 104 -the voltage drop 908 of the organic EL element) becomes Vds of the driving
また信号電流904が大きいほど対応する飽和ドレイン電圧は大きくなるので、想定しておくべき最大の飽和ドレイン電圧は想定すべき最大の信号電流に対応した値である。図9(a)の904を想定すべき最大の信号電流とすると、(駆動TFT飽和ドレイン電圧+有機EL素子での電圧降下)である909が信号電流源104の出力端電圧として想定すべき最大値となる。この値は図3に示す従来の電流プログラミング回路の第1の動作点605より駆動TFT107の閾値電圧Vthだけ低いので、本発明により、信号電流源104の出力端の最大電圧を従来より駆動TFTの閾値電圧Vthだけ低くできる。
Since the corresponding saturation drain voltage increases as the signal current 904 increases, the maximum saturation drain voltage to be assumed is a value corresponding to the maximum signal current to be assumed. Assuming that 904 in FIG. 9A is the maximum signal current to be assumed, 909 which is (driving TFT saturation drain voltage + voltage drop in the organic EL element) is the maximum to be assumed as the output terminal voltage of the signal current source 104. Value. Since this value is lower than the first operating point 605 of the conventional current programming circuit shown in FIG. 3 by the threshold voltage Vth of the driving
例えば駆動TFTの飽和ドレイン電圧=6V、閾値電圧=2V、有機EL素子での電圧降下=4Vの場合、従来なら信号電流源は最大12Vを出力する必要があったが、本発明の典型例では10Vで良い事になる。但し第1の動作点は、飽和ドレイン電圧905と図6での第1の動作点605の間に設定しても改善効果があり、有機EL素子の特性変動を吸収する等の目的からこの中の適当な点に設定しても良い。即ち出力端電圧の最大値を、最大の信号電流が流れた場合の(駆動TFT飽和ドレイン電圧+有機EL素子での電圧降下)以上かつ(駆動TFT飽和ドレイン電圧+有機EL素子での電圧降下+閾値電圧)未満とすれば良い。これに対応して、第3の給電線の電位は、最大の信号電流が流れた場合の(有機EL素子での電圧降下−駆動TFTの閾値電圧)以上かつ(有機EL素子の電圧降下)未満とすれば良い。 For example, when the saturation drain voltage of the driving TFT = 6V, the threshold voltage = 2V, and the voltage drop at the organic EL element = 4V, the signal current source conventionally needs to output 12 V at the maximum, but in the typical example of the present invention, 10V is good. However, even if the first operating point is set between the saturated drain voltage 905 and the first operating point 605 in FIG. 6, there is an improvement effect, and this is included for the purpose of absorbing the characteristic variation of the organic EL element. It may be set to an appropriate point. That is, the maximum value of the output terminal voltage is not less than (driving TFT saturated drain voltage + voltage drop at the organic EL element) when the maximum signal current flows and (driving TFT saturated drain voltage + voltage drop at the organic EL element + It may be less than the threshold voltage. Correspondingly, the potential of the third feeder line is not less than (voltage drop in the organic EL element−threshold voltage of the driving TFT) and less than (voltage drop of the organic EL element) when the maximum signal current flows. What should I do?
また画像表示時に電源電圧910を909と一致させると、画像表示時の消費電力を低減できる。またこうすると最大輝度表示の場合(a)には画像表示期間の第2の動作点912が905と一致し動作点の移動が起こらなくなる。低輝度表示の場合(b)は905’から912’への動作点の移動が残るが、移動量は図6(b)に示す従来の605’から612’への移動より小さくなる。従って図10に示す様に駆動TFTの飽和特性が不完全な場合でも、最高輝度の表示(a)では動作点は1005と1012が一致し移動が起こらず駆動電流は信号電流1004に一致する。低輝度の表示(b)でも1005’から1012’への動作点の移動は、従来の電流プログラミング方式の図7の705’から712’への移動より少なく、駆動電流の誤差が減少し、飽和特性が不完全な駆動TFTを用いた場合の画像表示の精度が改善される。 Further, when the power supply voltage 910 is matched with 909 during image display, power consumption during image display can be reduced. In this case, in the case of the maximum luminance display (a), the second operating point 912 of the image display period coincides with 905, and the operating point does not move. In the case of the low luminance display (b), the movement of the operating point from 905 'to 912' remains, but the movement amount becomes smaller than the conventional movement from 605 'to 612' shown in FIG. 6 (b). Therefore, even when the saturation characteristics of the driving TFT are incomplete as shown in FIG. 10, the operating point 1005 and 1012 coincide with each other in the display with the highest luminance (a), and no movement occurs, and the driving current coincides with the signal current 1004. Even in the low-brightness display (b), the movement of the operating point from 1005 ′ to 1012 ′ is less than the movement from 705 ′ to 712 ′ in FIG. 7 of the conventional current programming method, and the drive current error is reduced and saturated. The accuracy of image display is improved when a driving TFT having incomplete characteristics is used.
このように、プログラミング時のゲート電圧を信号電流によらず固定電位とし、その状態でゲートを固定電圧電源から切離すことにより、プログラミング時のゲートソース間電圧を保持する。表示に際しては、ソース端子を信号電流源から第2給電線の固定電源電圧に切替えることにより、ゲートソース間電圧に応じた電流がソースからドレイン端子に流れ、有機EL素子を駆動することができる。この方法によれば、第2給電線の固定電位は、信号電流が変化する範囲での最大信号電流にたいして、そのときのTFTの飽和ドレイン電圧に有機ELの両端電圧を加えた電圧として設定できる。この電源電圧は、電流プログラミング時にTFTをダイオード接続する従来の駆動方法に比べて閾値電圧の値だけ低くなり、その結果消費電力が低減される。 In this way, the gate voltage at the time of programming is set to a fixed potential regardless of the signal current, and the gate-source voltage at the time of programming is held by disconnecting the gate from the fixed voltage power source in this state. At the time of display, by switching the source terminal from the signal current source to the fixed power supply voltage of the second feeder line, a current corresponding to the gate-source voltage flows from the source to the drain terminal, and the organic EL element can be driven. According to this method, the fixed potential of the second feeder line can be set as a voltage obtained by adding the voltage across the organic EL to the saturation drain voltage of the TFT at that time with respect to the maximum signal current in the range in which the signal current changes. This power supply voltage is lowered by a threshold voltage value as compared with the conventional driving method in which the TFT is diode-connected during current programming, and as a result, power consumption is reduced.
本発明の回路を低温ポリシリコンのCMOSで実現した例を図11に示す。駆動回路を基板側に設け有機EL素子106をその上に積層するタイプの表示装置の場合、駆動TFT107のドレインを画素電極として有機EL素子106のアノードとコンタクトさせ、第1の給電線101としては最表面に金属や透明導電膜等を全面に形成すれば良く製造が容易である。またこの順序で形成した場合には有機EL素子106が良好なキャリア注入特性を示す事が知られており有機EL素子での電圧降下が下がるので、さらに信号電流源の最大出力電圧や電源電圧を低くできる。
FIG. 11 shows an example in which the circuit of the present invention is realized by a low-temperature polysilicon CMOS. In the case of a display device in which a drive circuit is provided on the substrate side and an organic EL element 106 is stacked thereon, the drain of the
駆動TFTはpチャンネルのTFT、第1のスイッチ109と第2のスイッチ110としてはpチャンネルのTFT、第3のスイッチ111としてはnチャンネルのTFTを使用する。また各TFTのゲートは共通の走査線114に接続する。走査線114に垂直シフトレジスタ115から低レベルの信号を加えると第1のスイッチ109と第2のスイッチ110は閉じ、第3のスイッチ111は開く。また高レベルの信号を加えると全てのスイッチの動作が反転するので、一本の走査線114だけで図5に示したシーケンスが実現できる。
The driving TFT is a p-channel TFT, the first switch 109 and the
低温ポリシリコンのCMOSで本発明の回路を実現した別の例を図12に示す。ここでは駆動TFT107のドレインを画素電極として有機EL素子106のカソードとコンタクトさせ、第1の給電線101としては最表面に金属や透明導電膜等を全面に形成すれば良く製造が容易である。
FIG. 12 shows another example in which the circuit of the present invention is realized by a low-temperature polysilicon CMOS. Here, the drain of the driving
駆動TFT、第1のスイッチ109と第2のスイッチ110としてはnチャンネルのTFT、第3のスイッチ111としてはpチャンネルのTFTを使用する。また各TFTのゲートは共通の走査線114に接続する。走査線114に垂直シフトレジスタ115より高レベルの信号を加えると第1のスイッチ109と第2のスイッチ110は閉じ、第3のスイッチ111は開く。また低レベルの信号を加えると全てのスイッチの動作が反転するので、一本の走査線114だけで図5に示したシーケンスが実現できる。
As the driving TFT, the first switch 109 and the
実施例1及び2の回路は、USP6,229,506に開示されている様な従来の電流プログラミング方式の回路に比べ、第3の給電線105が増えているものの、TFT等の回路要素の個数は全く増えておらず製造は容易であり、実用的な回路と言える。 In the circuits of the first and second embodiments, the number of circuit elements such as TFTs is increased, although the number of the third feeder lines 105 is increased as compared with the conventional current programming circuit disclosed in US Pat. No. 6,229,506. It is easy to manufacture and can be said to be a practical circuit.
図1の回路において、電圧保持手段108としてはキャパシタンスが広く使用される。図5のシーケンスにおいて、信号書込み期間502中には、第1のスイッチ109が閉じているので、電圧保持手段108に電流が流れ込み、駆動TFTのドレインソース間に信号電流を適正に流すためのゲートソース間電圧が書込まれる。書込まれた電位は画像表示期間503確実に保持されている必要がある。 In the circuit of FIG. 1, capacitance is widely used as the voltage holding means 108. In the sequence of FIG. 5, since the first switch 109 is closed during the signal writing period 502, a current flows into the voltage holding means 108, and a gate for properly flowing the signal current between the drain and source of the driving TFT. The source-to-source voltage is written. The written potential needs to be held reliably in the image display period 503.
画像表示期間503には第1のスイッチ109が開くため書込まれた電位は通常変化しないが、第1のスイッチ109が開く前に第3スイッチ111が閉じ駆動TFT107のソースが第2の給電線102に接続されると、その間電圧保持手段108に電流が流れ込み、正しく書込まれた電位が変動する恐れがある。第1のスイッチ109と第3のスイッチ111とでは、図11に示す様にチャンネルの導電型等仕様が異なる場合が多く状態遷移に要する期間が異なる。また第2の給電線102と第3の給電線105とは配線容量が異なるため、スイッチの切り替えが理想的に行われない場合も想定される。
In the image display period 503, since the first switch 109 is opened, the written potential does not normally change. However, before the first switch 109 is opened, the third switch 111 is closed and the source of the driving
この様な恐れを完全に排除し、信号書込み期間502から画像表示期間503への切り換えを、確実に行うための回路の例を図13に示す。図13は図11の回路を基本としておりTFT等の回路要素は図11と同じであるが、第1のスイッチ109の走査線117を、第2のスイッチ110や第3のスイッチ111の走査線116と独立させている。このため、図14の様に信号書込み期間502から画像表示期間503への切り換え第1のスイッチ109の切り換え504’を、第2のスイッチ110の切り換え505や第3のスイッチ111の切り換え506より、有意の期間△tだけ先行出来る。これにより電圧保持手段108に誤った電流が流れ込むのを防止し、画像表示期間503に正しい駆動電流が流れる事を保証する。
FIG. 13 shows an example of a circuit for completely eliminating such fears and surely switching from the signal writing period 502 to the image display period 503. FIG. 13 is based on the circuit of FIG. 11 and the circuit elements such as TFTs are the same as those of FIG. 11, but the scanning line 117 of the first switch 109 is replaced with the scanning line of the
図11〜13に示した回路の様にCMOSを利用すれば、一本の走査線からの信号によって複数のスイッチを逆の位相で駆動できるメリットがある反面、ポリシリコンの場合には製造プロセスが複雑化する。さらにアモルファルシリコン、ZnOやInGaZnO等の金属酸化物半導体の様にnチャンネルのTFTしか良好な特性が得られない場合や、有機半導体の様にpチャンネルのTFTしか良好な特性が得られない場合には対応できない。 If CMOS is used like the circuits shown in FIGS. 11 to 13, there is a merit that a plurality of switches can be driven in reverse phases by a signal from one scanning line, but in the case of polysilicon, the manufacturing process is To be complicated. Furthermore, when only n-channel TFTs can provide good characteristics, such as metal oxide semiconductors such as amorphous silicon, ZnO, and InGaZnO, and when only p-channel TFTs can provide good characteristics, such as organic semiconductors Can not respond.
図15には、駆動TFT107や第1のスイッチ109〜第3のスイッチ111を全てpチャンネルのTFTで構成した例を示す。ここでは第1のスイッチ109と第2のスイッチ110のゲートは第1の走査線118に接続される。一方第3のスイッチ111のゲートは別に第2の走査線119に接続される。従って走査線118と走査線119に逆位相の信号を加える事によって、図5に示したシーケンスを実現できる。
FIG. 15 shows an example in which the driving
さらに図16に示した様に、第1の走査線118の信号を、第2の走査線119の切り換えより有意の時間△tだけ先立って切り換える事により、図13に示した実施例3の回路と同様に電圧保持手段108に書込まれた信号を正確に保持する効果が得られる。 Further, as shown in FIG. 16, the signal of the first scanning line 118 is switched prior to the switching of the second scanning line 119 by a significant time Δt, whereby the circuit of the third embodiment shown in FIG. In the same manner as described above, the effect of accurately holding the signal written in the voltage holding means 108 can be obtained.
100 画素回路
101、102、105 給電線
103 信号線
104 信号電流源
106 有機EL素子
107 駆動TFT
108 電圧保持手段
109、110,111 スイッチ
114 走査線
100 pixel circuit 101, 102, 105 feeder line 103 signal line 104 signal current source 106
108 Voltage holding means 109, 110, 111 Switch 114 Scan line
Claims (3)
(1) 前記駆動TFTのゲートを前記第3の給電線に接続し、かつ前記駆動TFTのソースを前記信号線に接続して、前記駆動TFTのソースドレイン間に信号電流を流す工程、
(2) 前記駆動TFTのゲートを前記第3の給電線から切り離して、前記信号電流を流す工程における前記容量の両端電圧を保持する工程、
(3) 前記駆動TFTのソースを前記信号線から切り離す工程、ならびに
(4) 前記駆動TFTのソースを前記第2の給電線に接続して、前記第1の給電線と第2の給電線の間に前記駆動TFTと前記有機EL素子とを通じた電流を流す工程
を有し、
前記第1と第3の給電線間の電圧を、前記信号電流源が前記有機EL表示装置の輝度を最大にする信号電流を前記信号線に供給したときの、(前記有機EL素子の両電極間の電圧+前記駆動TFTの閾値電圧))以上(前記有機EL素子の両電極間の電圧)未満とする有機EL表示装置の駆動方法。 An organic EL element; a p-channel type driving TFT; a capacitor provided between the gate and source of the driving TFT; first, second and third feeders each supplying a constant potential; and a signal current source. An organic EL display having a connected signal line, one electrode of the organic EL element connected to the first power supply line, and the other electrode of the organic EL element connected to a drain of the driving TFT A method for driving an apparatus, comprising:
(1) connecting the gate of the driving TFT to the third power supply line, connecting the source of the driving TFT to the signal line, and causing a signal current to flow between the source and drain of the driving TFT;
(2) The step of separating the gate of the driving TFT from the third feeder and maintaining the voltage across the capacitor in the step of flowing the signal current;
(3) a step of separating the source of the driving TFT from the signal line; and (4) connecting the source of the driving TFT to the second power supply line, and connecting the first power supply line and the second power supply line. a step of passing a current through said drive TFT and the organic EL element possess between,
The voltage between the first and third feeder lines is determined when the signal current source supplies a signal current that maximizes the luminance of the organic EL display device to the signal line (both electrodes of the organic EL element). The voltage between the electrodes + the threshold voltage of the driving TFT))) or higher (the voltage between both electrodes of the organic EL element) is less than (the voltage between the two electrodes of the organic EL element) .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006098009A JP4956030B2 (en) | 2006-03-31 | 2006-03-31 | Organic EL display device and driving method thereof |
US11/693,931 US7616179B2 (en) | 2006-03-31 | 2007-03-30 | Organic EL display apparatus and driving method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006098009A JP4956030B2 (en) | 2006-03-31 | 2006-03-31 | Organic EL display device and driving method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007271971A JP2007271971A (en) | 2007-10-18 |
JP2007271971A5 JP2007271971A5 (en) | 2009-04-23 |
JP4956030B2 true JP4956030B2 (en) | 2012-06-20 |
Family
ID=38674815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006098009A Expired - Fee Related JP4956030B2 (en) | 2006-03-31 | 2006-03-31 | Organic EL display device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4956030B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102081795B1 (en) | 2009-10-16 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Liquid crystal display device and electronic apparatus having the same |
KR102433801B1 (en) * | 2009-11-13 | 2022-08-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and electronic device including the same |
CN104835474B (en) * | 2015-06-02 | 2017-04-05 | 京东方科技集团股份有限公司 | Voltage output device, gate driver circuit and display device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4603233B2 (en) * | 2001-08-29 | 2010-12-22 | 日本電気株式会社 | Current load element drive circuit |
JP4230746B2 (en) * | 2002-09-30 | 2009-02-25 | パイオニア株式会社 | Display device and display panel driving method |
-
2006
- 2006-03-31 JP JP2006098009A patent/JP4956030B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007271971A (en) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12051367B2 (en) | Pixel circuit and display device | |
US10991303B2 (en) | Pixel circuit and driving method thereof, display device | |
CN108074534B (en) | Pixel circuit and electroluminescent display comprising same | |
CN101667391B (en) | Pixel circuit, light emitting display device and driving method thereof | |
JP4737221B2 (en) | Display device | |
US7884785B2 (en) | Active matrix display apparatus and electronic apparatus | |
KR101461689B1 (en) | Image display device | |
US20060256058A1 (en) | Pixel circuit, display device method for controlling pixel circuit | |
EP2009618A2 (en) | Pixel, organic light emitting display and associated methods | |
US8305309B2 (en) | Display device with power source supply scan circuits and driving method thereof | |
US7616179B2 (en) | Organic EL display apparatus and driving method therefor | |
US20070229417A1 (en) | Flexible Display Device | |
US20090102829A1 (en) | Pixel circuit and image display apparatus having the pixel circuit | |
US11139804B2 (en) | Circuit including flip-flop and control element | |
US20190073953A1 (en) | Oled pixel driving circuit and pixel driving method | |
JP5028207B2 (en) | Image display device and driving method of image display device | |
US7319447B2 (en) | Pixel driving circuit and method for use in active matrix electron luminescent display | |
JP4956030B2 (en) | Organic EL display device and driving method thereof | |
US20050212448A1 (en) | Organic EL display and active matrix substrate | |
CN112992075A (en) | Pixel driving circuit, pixel driving method, pixel structure and display device | |
US7663579B2 (en) | Organic electroluminescence display device | |
JP2005215102A (en) | Pixel circuit, display apparatus, and driving method for same | |
JP2004246349A (en) | Organic el display and active matrix substrate | |
US7573442B2 (en) | Display, active matrix substrate, and driving method | |
JP4956031B2 (en) | Drive method and drive circuit for organic EL display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4956030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |