JP4954202B2 - ミリメートル波用途の電力増幅器の実施のための回路及び方法 - Google Patents

Description

本発明は一般に、ミリメートル波用途の電力増幅器の実施のための回路及び方法に関する。より詳細には、ミリメートル波周波数でバイポーラ接合トランジスタを能動スイッチング・デバイスとして用いる、高効率ＲＦ（ラジオ周波数）スイッチ・モード電力増幅器の実施のための、回路及び方法に関する。

一般に、ＲＦ電力増幅器は、Ａ級、Ｂ級、Ｃ級、Ｄ級、及びＦ級、またはそれらのハイブリッド（例えば、Ａ／Ｂ級、Ｅ／Ｆ級など）と通常呼ばれる種々の級の１つに従って設計される。電力増幅器のこれらの異なる級は、動作方法（線形モード、スイッチ・モード）、効率、出力インピーダンス及び電力出力能に関して異なっている。高効率の電力増幅器設計が必要とされる用途のためには、線形モードのＡ級、Ｂ級又はＡＢ級電力増幅器設計とは対照的に、スイッチ・モードのＤ級、Ｅ級又はＦ級の電力増幅器が典型的に実装される。実際、スイッチ・モードの電力増幅器設計では、能動デバイスを制御された電流源ではなくスイッチとして動作させることによって高効率が得られ、スイッチング・デバイスを横切る電圧及び電流波形間の重なりを最小化又は排除して、これにより電力散逸を低減する（「ゼロ電圧スイッチング」と呼ばれる）ために、種々の同調方法を実行することができる。高効率電力増幅器は、典型的には、例えば、電力消費を低減するためにゼロ電圧スイッチングが必要とされる電源コンバータ及び電源調整器回路のような用途において用いられる。

高効率スイッチ・モード電力増幅器について、達成可能な最も高い動作周波数は、例えば、実装されるスイッチング・デバイスの種類といった種々の要因によって制限される。高周波数でＥ級動作を与える電力増幅器は、典型的には、ＭＥＳＦＥＴ、ＨＥＭＴ、又はＭＯＳＦＥＴスイッチング・デバイスを使用する。例えば、１０ＧＨｚで動作するＥ級増幅器はＧａＡｓ ＭＥＳＦＥＴスイッチング・デバイスを用いることが知られているが、１０ＧＨｚを超えるＥ級増幅器周波数の存在は知られていない。実際、バイポーラ・トランジスタを用いるＥ級増幅器は一般に、もっと低い動作周波数に制限されており、ミリメートル波周波数で動作するバイポーラ電力増幅器は、典型的には、Ａ級又はＡ／Ｂ級動作モードを用いて設計されている。

本発明の例示的な実施形態は一般に、ミリメートル波周波数において能動スイッチング・デバイスとしてＢＪＴ（バイポーラ接合型トランジスタ）を用いる高効率スイッチングモード電力増幅器を実施するための回路及び方法を含む。より詳細には、本発明の例示的な実施形態は、ＢＪＴスイッチング・デバイスを備えた電力増幅器を駆動して、ミリメートル波周波数（例えば、６０ＧＨｚ）で高効率スイッチ・モード（例えば、Ｅ級）動作を達成するための、回路及び方法を含む。

本発明の１つの例示的な実施形態において、電力増幅器回路は、ＢＪＴ（バイポーラ接合型トランジスタ）を含む能動スイッチ・デバイスと、ＢＪＴのベースに結合し、能動スイッチをスイッチ・モード動作のために駆動する入力ネットワークとを含む。入力ネットワークは、受動又は能動ドライバネットワークを含むことができ、本発明の例示的な実施形態による最適な駆動条件を与えるように設計される。

例えば、１つの例示的な実施形態において、入力ネットワークは、能動スイッチ・デバイスのベースから見て約７オームから約１５オームまでの範囲の有効入力インピーダンスを提示するように設計される。他の例示的な実施形態において、最適駆動条件は、能動スイッチ・デバイスのベースに負のピーク・ベース電流が正のピーク・ベース電流を超える非対称駆動電流を与えるように設計された、入力ネットワークを含む。

さらに他の例示的な実施形態において、最適駆動条件は、ベース電圧が約４００ｍＶｐｐ（ミリボルト・ピーク・ツー・ピーク）を超えない振れを有するようにさせる非対称駆動ベース電流を能動スイッチ・デバイスに与えるように設計された、入力ネットワークを含む。この非対称ベース電流は、正のピーク電圧振幅よりも大きい負のピーク電圧振幅を有する。

本発明による例示的な増幅器設計は、１０ＧＨｚ以上の基本周波数で動作しながら、１５％以上の電力付加効率で＋１０ｄＢｍ以上の出力電力を与えることができる。

本発明のこれら及び他の例示的な実施形態、特徴及び利点は、添付の図面と組み合わせて読むべき以下の例示的な実施形態の詳細な説明に記載され、或いはこれらから明らかとなる。

以下、詳細に説明される本発明の例示的な実施形態は、一般に、ミリメートル波周波数においてＢＪＴ能動スイッチング・デバイスを用いる高効率なスイッチ・モード電力増幅器を実施するための回路及び方法を含み、より具体的には、ＢＪＴスイッチング・デバイスを備えた電力増幅器を駆動して、ミリメートル波周波数（例えば、６０ＧＨｚ）で高効率スイッチ・モード（例えば、Ｅ級）動作を達成するための、回路及び方法を含む。例証の目的で、以下の例示的な構造、シミュレーション、及び回路設計の説明は、６０ＧＨｚのようなミリメートル波周波数において高効率に動作可能なシリコン−ゲルマニウム（ＳｉＧｅ）バイポーラ・プロセス技術に基づいたＥ級電力増幅器に特に関連して成される。しかしながら、本明細書に記載される本発明の原理は、一般に、ＢＪＴがスイッチとして用いられ、その最大動作周波数付近で、すなわちｆ_Ｔ又はｆ_ＭＡＸの約１０％以上の周波数で動作する、すべての級のスイッチ・モード電力増幅器設計に適用されることが認識されるべきである。これは他のプロセス技術で製造されたＢＪＴを用いて設計される増幅器を含み、ＧａＡｓ及びＩｎＰのようなＩＩＩ−Ｖ族半導体材料に基づくものが挙げられる。

本発明によるスイッチ・モード電力増幅器設計は、例えば、ワイヤレス・ローカル・エリア・ネットワーク（ＷＬＡＮ）用途のためのポータブル装置で使用するための、高集積された低コストのミリメートル波ラジオ・トランシーバ・イン・シリコン(radio transceivers in silicon)を構築するために用いることができることが認識されるべきである。実際、このような用途のためには、ポータブル装置が電池で動作するという厳しい要件が、結果として、高効率電力増幅器に対する強い必要性をもたらし、その一方で、コストの制約から外部コンポーネント又はＩＩＩ−Ｖ族半導体材料の使用は排除されている。ＳｉＧｅのＢＪＴによるＡ級又はＡＢ級の動作を用いて設計された既存のミリメートル波電力増幅器は、＋１０ｄＢｍの範囲の出力電力について３−１０％の電力付加効率（ＰＡＥ）を達成している。

しかしながら、以下に説明する例示的な回路及び方法は、もっと高い効率のスイッチ・モードのＳｉＧｅ ＢＪＴ電力増幅器を提供することが認識されるべきである。例えば、本発明の例示的な実施形態による回路及び方法は、＋１０ｄＢｍ以上の出力電力及び１５％以上のＰＡＥの、２段、シングル・エンド及び／又は差動のＥ級電力増幅器を提供する。これらの例示的な設計は、ＩＢＭ（インターナショナル・ビジネス・マシーンズ）コーポレイションのＢｉＣＭＯＳ８ＨＰ加工技術を用いて製作することができる。

ここで図１を参照すると、概略的な回路図は、ミリメートル波周波数で高効率のスイッチ・モード動作を与えるための、本発明の例示的な回路及び方法を用いて設計されることができるＥ級電力増幅器（１０）の一般構造を示す。電力増幅器（１０）は、能動スイッチ・デバイスＴ１を含み、これはＢＪＴ（バイポーラ接合型トランジスタ）として実装される。トランジスタＴ１のベース端子は、ＲＦチョーク（１１）を介してベースバイアス電圧Ｖ_ｂに接続し、トランジスタＴ１のコレクタ端子はＲＦチョーク（１２）を介してＶＣＣ電源に接続する。入力信号Ｐ_ＩＮは、インピーダンスＲ_ｓ（これは、トランジスタＴ１から電源の方を見たときに見えるインピーダンスを表す）を介してＴ１のベース端子に印加される。出力整合ネットワーク（１３）は、分路コンデンサＣ_ｓ、直列インダクタＬ_１及び直列コンデンサＣ_１を含み、トランジスタＴ１のコレクタ端子と負荷Ｒ_Ｌとの間に接続される。直列同調Ｌ_１Ｃ_１回路は、ＤＣ信号及びＰ_ＩＮの基本動作周波数の高調波周波数をブロックするように設計されている。

一般に、Ｅ級電力増幅器（１０）は、トランジスタＴ１がスイッチとして機能するように設計され、出力整合ネットワーク（１３）は、スイッチＴ１を横切る電圧及び電流間の重なりを最小化することによって性能を最適化するように設計される。より詳細には、例として、図２（Ａ）及び図２（Ｂ）は、コレクタ効率が１００％の理想的条件下での図１のトランジスタＴ１のコレクタ電圧及び電流の波形を示すタイミング図である。具体的には、ｔ１〜ｔ２の周期中はトランジスタＴ１は「オフ」状態であり、トランジスタＴ１を通る電流（図２（Ａ））は０であり、コレクタ電圧は高い（図２（Ｂ））。この周期中は、トランジスタＴ１は開スイッチとして動作する。次に、ｔ２〜ｔ３の間は、Ｔ１は「オン」状態であり、コレクタ電圧は低く（ほとんどゼロ）（図２（Ｂ））、高電流（図２（Ａ））がスイッチＴ１を通じて流れる。この周期中、トランジスタは低抵抗閉スイッチとして動作する。これらの理想的条件下で、ＶＩ積（スイッチＴ１による瞬時電力散逸）は、入力電力の全周期を通じて最小化される。

しかしながら、実際のトランジスタを備えた現実的な電力増幅器回路においては、最適なスイッチング遷移を実現するために考慮に入れなければならない、いくつかの電力損失原因及び他の実際的な考慮点がある。例えば、電力損失の１つの原因は、トランジスタ飽和電圧Ｖ_ｓａｔであり、これは、コレクタ電圧が下方に振れている間に現実に得られることがある最小コレクタ電圧である。実際、電流がトランジスタＴ１を通って流れている間の非ゼロのＶ_ｓａｔの結果として、トランジスタＴ１における電力の散逸がもたらされる。

さらに、トランジスタの「オン」状態の抵抗及びオン−オフ遷移時間は、電力損失の他の重大な原因である。例えば、非ゼロのオン−オフ転移時間、又は「ターンオフ」時間」ｔ_ｆは、コレクタ電圧及び電流の波形の重なりを引き起こすことになり、その結果、トランジスタ電力散逸がもたらされる。

ミリメートル波周波数において、トランジスタＴ１がｆ_Ｔ（最大動作周波数）の約１０％で動作する場合、ターンオフ時間ｔ_ｆ及びｔ_ｆとＶ_ｓａｔとの相互作用は、特に重要である。トランジスタＴ１が、ハードにターンオンされ、飽和へと深く駆動される場合、Ｖ_ｓａｔは最小化されるが、ターンオフ時間は増加する。スイッチのターンオフ時間の関数としてのコレクタ効率ηは以下のように規定され、

ここで、Ｔは基本周波数の周期である。

図３は、コレクタ効率ηを、周波数（１／Ｔ）を６０ＧＨｚとして、上式（１）に基づいてターンオフ時間（ピコ秒）の関数として示す例示的なグラフである。図３に示されるように、コレクタ効率は、ターンオフ時間が増大するにつれて顕著に低下する。コレクタ効率を最適化するためには、Ｖ_ｓａｔの最小化とターンオフ時間の最小化との間で幾らかの妥協に至る必要があり、これらの両者がコレクタ回路における電力損失に寄与することになる。

他の可能性のある電力散逸の原因、それゆえ効率の低下の原因は、スイッチ・デバイスＴ１を駆動するために実装されている前置増幅器（又はドライバ回路）において消費される電力である。スイッチにおいて散逸する電力（Ｐ_ＤＣ）及び前置増幅器において散逸する電力（Ｐ_ＤＲ）は以下のように表される。

例として、図４は、ＰＡＥを、上式（２）に基づいて、増幅器コアにおける３つの異なる効率（７０％、６０％及び５０％）について、出力電圧１０ｄＢｍ及び総電力利得１０ｄＢ（ドライバ＋Ｅ級コア）と仮定して、前置増幅器（ドライバ）電力消費の関数として示したグラフである。図４に示されるように、ＰＡＥ効率は、前置増幅器電力が増大するにつれて顕著に低下する。

上記の点を考慮して、本発明の例示的な実施形態は、能動スイッチング・デバイスＴ１を、非ゼロのＶ_ｓａｔ及び非ゼロのターンオフ時間に起因する複合的な電力損失を最小化するような時間にわたってＴ１を「オン」状態に維持するように駆動するための、及びスイッチ電圧をトランジスタＴ１の電力散逸を最小化するような方式でゼロに駆動する（トランジスタを「オフ」にする）ための、回路及び方法を含む。ＩＢＭのＢｉＣＭＯＳ８ＨＰ ＳｉＧｅ技術を用いて実装され、出力電力＋１０ｄＢｍとして設計された（図１に示されるような）シングル・エンドＥ級増幅器に対して、ミリメートル波周波数においてバイポーラ電力増幅器の高効率なＥ級動作を達成するための種々の最適駆動条件が決定されている。

より詳細には、本発明の１つの例示的な実施形態において、入力ネットワーク（受動インピーダンス変成器又は能動ドライバ回路）は、能動スイッチＴ１のベースから見て約７オームから約１５オームまでの範囲の実数入力インピーダンスを提示するように設計される（これは図１中でＲ_ｓとして示される）。他の例示的な実施形態において、最適駆動条件は、能動スイッチＴ１のベースに、負のピーク・ベース電流が正のピーク・ベース電流を超える非対称駆動電流を与えるように設計された入力ネットワークを含む。さらに他の例示的な実施形態において、最適駆動条件は、ベース電圧の振れが約４００ｍＶｐｐ（ミリボルト・ピーク・ツー・ピーク）を超えないようにさせるような非対称駆動ベース電流をトランジスタＴ１に与えるように設計された入力ネットワークを含む。

他の例示的な実施形態において、例示的な電源インピーダンスは、電力設計の増大に伴ってスケーリングされることになる。具体的には、電力増幅器がより高い電力出力までスケーリングされる場合、スイッチング・トランジスタＴ１はサイズが大きくなり、且つ必要とされるベース電流駆動は増大することになる。ベース電圧の振れが４００ｍＶｐｐを超えないようにさせながら、より高いベース電流を与えるためには、最適な電源インピーダンスは低減されることになる（すなわち、電源インピーダンスはオームの法則に従って比例的にスケーリングされることになる）。この方式において、最適電源インピーダンスは、Ｅ級増幅器の電力出力に従ってスケーリングされることになる。

種々のコンピュータ・シミュレーションを行って、上記のように例示的な最適駆動条件を確認した。例えば、周波数６０Ｈｚについて、電源インピーダンスＲ_Ｓを１０オーム及び３０オームに設定し、Ｃｓを既知の理想化された設計等式に従って約５０ｐＦの値を有するものとして決定し、出力整合成分Ｌ_１及びＣ_１をトランジスタＴ１から見た出力負荷Ｚ_Ｌが１０オームとなるように調整して、図１のＥ級増幅器回路に対してコンピュータ・シミュレーションを行った。このようなシミュレーションの結果を、図５〜図８及び図９（Ａ）〜図９（Ｂ）に示す。

図５〜図８は、１０オーム及び３０オームの異なる電源インピーダンス（Ｚｓ）を有するＥ級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフを図示する。具体的には、図５は、１０オーム及び３０オームのＺｓについて、シミュレーションされたコレクタ効率及び電力付加効率（ＰＡＥ）を電源電力レベル設定に対してグラフとして示す。図６は、１０オーム及び３０オームのＺｓについて、電力利得を出力電力レベルに対してグラフとして示す。
図７は、１０オーム及び３０オームのＺｓについて、電力利得を電源電力レベル設定に対してグラフとして示す。図８は、１０オーム及び３０オームのＺｓについて、電力出力を電源電力レベル設定に対してグラフとして示す。図８の直線は、外挿された小信号利得であり、シミュレーションされた利得がこの直線と交差するところが、出力換算１ｄＢ圧縮点を表す。

集合的に、図５〜図８は、３０オームの高い電源インピーダンスＲｓほど、同じ電力変換器利得及びコレクタ効率を達成するのに高い入力電力レベルが必要とされることを示す。従って、前のドライバ段によって消費される電力を考慮に入れた場合、１０オームの低い電源インピーダンスの方が、より優れたＰＡＥを提供する。実際、図５〜図８において、電源インピーダンスが１０オームの場合に、より低い電源電力レベルでピークの効率及び電力利得が生じることがわかる。

図５でプロットされているＰＡＥは電源（Ｐ_ＩＮ）からの電力のみに基づいており、ドライバ回路はシミュレーションされていないため、ドライバ回路における電力消費には基づいていない。より低い入力電力でピークの効率及び電力利得が達成されることは、ドライバ段におけるより低い電力消費をもたらし、従って、より良好な全体としてのＰＡＥをもたらすことになるため、有利である。

さらに、図９（Ａ）及び図９（Ｂ）は、それぞれ３０オーム及び１０オームの電源インピーダンスＲＳについて得られた、シミュレーションされたベース電圧波形を示す図である。図９（Ａ）において、３０オームの電源インピーダンスについては、得られたベース電圧波形はサイクル毎の振幅の変動を有しており、これはトランジスタＴ１が各サイクルで完全にターンオフしていないことを示唆している。図９（Ｂ）に示されるように、より低い電源インピーダンスＲＳの１０オームでは、一定の振幅変動のベース電圧波形が得られ、これは、低い電源インピーダンスがＴ１のベースにおける小数担体の電荷の完全な放電を可能にし、これが安定なスイッチング挙動を保証する、本発明の例示的な駆動条件を確証する。

図１０は、本発明の例示的な実施形態による、オンチップ伝送線路入力及び出力整合ネットワークを含むＥ級増幅器（１００）の概略的な回路図である。Ｅ級増幅器（１００）は、図１の直列の出力インダクタＬ_１、ＲＦチョーク（１２）及び分路コンデンサＣ_ｓが、それぞれ、オンチップ伝送線路であるＴＬ＿Ｃ（１０１）、ＴＬ＿ＯＵＴ（１０２）、及びＯＳ＿ＯＵＴ（１０３）によって形成された実際的な出力インピーダンス変成成分で置き換えられている以外は図１と同様である。伝送線路ＴＬ＿Ｃ（１０１）は動作周波数（例えば６０ＧＨｚ）において高いインピーダンスを有するように設計されており、ＲＦチョーク（１２）の代わりをする。伝送線路ＴＬ＿ＯＵＴ（１０２）は電気的に短い長さの伝送線路であり、ＯＳ＿ＯＵＴ（１０３）は開放スタブ伝送線路である。この伝送線路の組み合わせは、負荷インピーダンス（例えば、ＲＬ＝５０オーム）を、目的の周波数（例えば６０ＧＨｚ）におけるＥ級動作のために最適な、コレクタＴ１から見たインピーダンス（例えばＺＬ）に変換する。

さらに、電力増幅器（１００）は、ベースＲＦチョーク（１１）として機能するオンチップ伝送線路ＴＬ＿Ｂ（１０４）と、入力インピーダンス整合として働くオンチップ伝送線路ＴＬ＿ＩＮ（１０５）及びＯＳ＿ＩＮ（１０６）とを含む。５０オームの抵抗器（１０７）は、５０オームの特性インピーダンスを有する典型的なオンチップ・マイクロストリップ伝送線路を表す。

種々のシミュレーションを図１０の例示的な回路を用いて行い、いくつかの入力インピーダンス整合方法を比較した。１つの方法において、入力伝送線路ＴＬ＿ＩＮ（１０５）及び開放スタブＯＳ＿ＩＮ（１０６）は、トランジスタＴ１のベースから電源Ｐ_ＩＮに向かって見て、約７オームから約１０オームまでの実数電源インピーダンスを与えるような大きさとされた。

図１１〜図１４は、図１０の回路についてのシミュレーション結果を示すグラフであり。ここで入力整合ネットワークは、低い実数インピーダンス（約７オームから約１０オームまで）がベースから電源に向かって見られる（図１０中Ｚ_ｓとして示される）ように設計されている。入力電力＋５ｄＢｍにおいて、２４％のピークＰＡＥ及び５．７ｄＢのピーク電力利得が得られる。詳細には、図１１は、７オーム及び１０オームに等しいＺ_ｓについて、ＰＡＥを電源電力レベル設定に対してグラフとして示す。図１２は、７オーム及び１０オームに等しいＺ_ｓについて、コレクタ効率を電源電力レベル設定に対してグラフとして示す。図１３は、７オーム及び１０オームに等しいＺ_ｓについて、電力利得を電源電力レベル設定に対してグラフとして示す。図１４は、７オーム及び１０オームに等しいＺ_ｓについて、出力電力を電源電力レベル設定に対してグラフとして示す。図１４の直線は小信号利得の外挿であり、シミュレーションされた利得がこの直線と交差するところが出力換算１ｄＢ圧縮点である。

他のインピーダンス整合方法において、図１０の入力伝送線路ＴＬ＿ＩＮ（１０５）及び開放スタブＯＳ＿ＩＮ（１０６）は、電源とトランジスタＴ１のベースとの間の共役整合（それゆえ最大電力伝達）を与えるような大きさとされた。このインピーダンス整合方法は、マイクロ波Ｅ級増幅器の実装及び他の級のミリメートル波電力増幅器のために一般に用いられる。

図１５〜図１８は、図１０の回路についてのシミュレーション結果の例示的なグラフであり、ここで入力整合ネットワークは、電源とスイッチ・デバイス（例えば、トランジスタ・ベース）との間の共役整合を与えるように設計されている。入力電力＋７ｄＢｍにおいて、１４％のピークＰＡＥ及び２．７ｄＢのピーク電力利得が得られる。具体的には、図１５は、ＰＡＥを電源電力レベル設定に対してグラフとして示し、図１６はコレクタ効率を電源電力レベル設定に対してグラフとして示し、図１７は電力利得を電源電力レベル設定に対してグラフとして示し、図１８は出力電力を電源電力レベル設定に対してグラフとして示す。

図１１〜図１４と図１５〜図１８のシミュレーション結果を比較することによって、本発明の例示的な実施形態によれば、入力整合回路が約７オームから約１０オームまでの低い実数インピーダンスを与える場合の方が、共役整合に比べて改善された性能が得られることがわかる。これらのシミュレーション結果は、図１及び図１０の例示的な電力増幅器で、例えば、バイポーラ・スイッチング・トランジスタＴ１のベースが、低い実数インピーダンスを与える受動インピーダンス変成器によって駆動される場合に、より効率の高いＥ級動作を得ることができることを例証している。換言すれば、本発明の例示的な実施形態によれば、Ｅ級増幅器回路のための入力ネットワーク（これは入力伝送線路及び開放スタブが実装されている）は、好ましくは、ベースから電源に向かって見て低い実数インピーダンスを与えるように設計され、これは入力ネットワークが最適な電力伝達を与えるように設計されている従来法とは対照的である。本発明の例示的な実施形態において、入力ネットワークは、５０オーム（１０７）から、約７オームから約１０オームへのインピーダンス変成器として機能する。

図１９（Ａ）〜図１９（Ｃ）及び図２０（Ａ）〜図２０（Ｂ）は、７−１０オームの低い実数インピーダンスを与えるように設計された入力整合回路を用いて、６０ＧＨｚで図１０の例示的なＥ級増幅器回路（１００）について得られた、他のシミュレーション結果をグラフとして示した図である。より詳細には、図１９（Ａ）、図１９（Ｂ）、及び図１９（Ｃ）は、図１０の例示的なＥ級電力増幅器回路のコレクタ電流、コレクタ電圧、及び負荷電圧の波形をそれぞれ示す。図１９（Ａ）及び図１９（Ｂ）は、コレクタ電圧及び電流についての望ましい重なりのない特性を示す。高い動作周波数（６０ＧＨｚ）のせいで、Ｖ_ｓａｔは５００ｍＶを下回らないが、依然として十分に速いターンオフ時間を維持している。

さらに、図２０（Ａ）及び図２０（Ｂ）は、図１０の例示的なＥ級電力増幅器回路（１００）について、スイッチング・トランジスタＴ１のベース電圧及びベース電流の波形をそれぞれ示す。例示的な最適駆動条件のためのベース電流は実際に非対称であり、負の電流ピークが４．３ｍＡであり、正の電流ピークが３．９ｍＡであることに留意すべきである。この非対称性は、トランジスタＴ１をターンオフするためにベースから過剰の少数担体電荷を除去する必要があることに起因する。ベース電圧の振れは、約３４０ｍＶｐｐであることが示されている。

本発明の他の例示的な実施形態において、Ｅ級電力増幅器に対する入力ネットワークは、能動ドライバ段又は前置増幅器を用いて実装されることができ、例えば１０ｄＢの増大された電力利得を与えることができる。図２1は、Ｅ級電力増幅器（２０３）を駆動するために能動ドライバ段（２０１）を実装する従来の増幅器（２００）の概略的な回路図である。従来のドライバ回路（２０１）は、共通エミッタ段（Ｓ１）と、それに続いて二重エミッタフォロワ（Ｓ２）を含み、これは典型的には、１００ＧＨｚまでで動作する高速デジタル回路で用いられる。その低出力インピーダンスのために、図２1の回路（２０１）は最初は前置増幅器の優れた候補と考えられていた。図２1の例示的な回路に対して、コンピュータ・シミュレーションを行った。

シミュレーションの結果は、従来のドライバ（２００）回路の使用は所望の結果を生じないことを示した。具体的には、シミュレーション結果は、良好な電圧利得（＞１０ｄＢ）が達成されることを例証した。しかしながら、このシミュレーションから、電力バイポーラ・トランジスタＴ１のベースへと電流をプッシュする際及びベースからの電流をプルする際の大信号出力インピーダンスにおける差が、効率の低下をもたらし、不安定な挙動を生じることが例証された。この問題は、電流がペースへとプッシュされる際にはドライバ出力インピーダンスは低いが、電流がベースからプルされる際にはドライバ出力インピーダンスがより高いという事実に起因し、これは、例えば図２０（Ａ）及び図２０（Ｂ）に示されるような好ましい非対称ベース電流波形を生じるために必要とされる条件とは正反対である。これらの結果から、電流源又は抵抗器プルダウンのいずれかを有するエミッタ・フォロワ・ドライバ段は、ミリメートル波周波数のためのＥ級ドライバ段としての実装には次善の策であることが例証された。

図２２は、本発明の例示的な実施形態による２段電力増幅器回路（３００）を示す概略的な回路図である。一般に、例示的な２段電力増幅器回路（３００）は、Ｅ級電力増幅器回路（３０２）に連結した前置増幅器回路（３０１）を含む。一般に、前置増幅器回路（３０１）は、共通エミッタ・トランジスタＴ２、負荷伝送線路ＴＬ＿ＣＰ（３０３）、ベース・バイアス・チョーク（３０４）、及び抵抗器Ｒｂを含む共通エミッタ・ドライバ・フレームワークと、入力伝送線路ＴＬ＿ＩＮ（３０５）と、開放スタブＯＳ＿ＩＮ（３０６）とを含み、これらは、５０オームの伝送線路（３０７）を介して電源（Ｐ_ＩＮ）に接続している。

例示的な前置増幅器回路（３０１）は、上述のようなＥ級電力増幅器のための例示的な最適駆動条件に従って設計される。共通エミッタ段のための負荷伝送線路（３０３）は、最適な電力伝達のための段間整合を達成するようにも、電力増幅器の入力静電容量（Ｃｉｎで表す）を有する高インピーダンス共振タンクを形成するようにも選択されない（この後者の選択肢は比較的高い電圧利得をもたらす）。これらの２つのアプローチは、電流源又は抵抗器プルダウンを備えたエミッタフォロワの使用と同様に、Ｅ級電力増幅器の不十分な動作（そしてときには、不安定でさえある）を生じることが見いだされた。

本発明の例示的な実施形態によれば、Ｅ級電力増幅器（３０２）は、電圧の振れが４００ｍＶｐｐを超えるようにさせることなく、（図２０に示されたような）非対称な電流の振れによって駆動される。これは、小さい出力インピーダンス及び十分な電流能力を有するドライバを通じて得ることができる。共通エミッタ増幅器は、並列出力インピーダンスとの相互インダクタンスによって表すことができ、直列出力インピーダンスを有する電圧増幅器のテブナンの等価回路を有する。この実装において、負荷ＴＬ＿ＣＰ（３０３）は、Ｚｓが低い実数インピーダンスに可能な限り近くなるような大きさとされる。例えば、１つの例示的な実施形態において、達成されたＺｓは、１０オームに直列誘導成分を加えたものに対応する。Ｔ２のコレクタにおける寄生容量のために、ＴＬ＿ＣＰ（３０３）がより低い誘導成分を有するＺｓを達成するような大きさとされる場合、より高い抵抗成分が得られる。前置増幅器の出力インピーダンスは動的に変化するため、Ｓパラメータ解析によって求められる出力インピーダンスが最も優れた近似とみなされることに留意すべきである。

抵抗器ＲｂがトランジスタＴ１及びＴ２のベース・ノードに接続されて、バイアス・ネットワーク内に抵抗損失を与え、これはそうしなければ、低周波数（約１０ＧＨｚ）で共振を示す場合がある。この方法で、（Ｓパラメータ特性評価を通じて）無条件安定が得られる。

図２２の例示的な２段電力増幅器回路（３００）のコンピュータ・シミュレーションを行った。図２３（Ａ）及び図２３（Ｂ）は、図２２のスイッチング・トランジスタＴ１についてシミュレーションされたベース電圧及びベース電流の波形をグラフとして示す。スイッチング・トランジスタＴ１についてのベース電流波形（図２３（Ｂ））は、図１０の例示的な回路についての受動インピーダンス変成を有する設計において得られたベース電流インピーダンス（図２０（Ｂ））のシミュレーション結果と同様であることに留意すべきである。能動ドライバ（前置増幅器）が実装された場合の方が、増大した出力インピーダンスのせいで、受動インピーダンス変成器ネットワークが用いられる場合（図１０）に得られるより小さい出力インピーダンスと比べて、より大きい電圧の振れが得られるが、それでも電圧の振れは依然として望ましい最適条件である４００ｍＶｐｐを下回る。

図２４〜図２７は、図２２の例示的な２段増幅器についてのシミュレーション結果の例示的なグラフである。詳細には、図２４は、ＰＡＥを電源電力レベル設定に対してグラフとして示し、図２５は、コレクタ効率を電源電力レベル設定に対してグラフとして示し、図２６は、電力利得を電源電力レベル設定に対してグラフとして示し、図２７は、出力電力を電源電力レベル設定に対してグラフとして示す。図２４〜図２７の例示的なグラフ図に示されるように、この例示的な設計は、６０ＧＨｚにおいて、＋２ｄＢｍの入力電力で１６％のＰＡＥを達成し、１０ｄＢの電力利得で＋１０ｄＢｍの出力電力及びＰＡＥ＞１５％を達成する。

受動及び能動（前置増幅器）回路（それぞれ図１０及び図２２）の両方に対するシミュレーション結果は、（図２０（Ａ）〜図２０（Ｂ）及び図２３（Ａ）〜図２３（Ｂ）から各々、収集されるように）同様の電流及び電圧過渡波形の下で最も高い効率が得られることを示す。

本発明の別の例示的な実施形態において、例示的な２段増幅器回路（３００）は、差動動作及びより高い電力出力のために拡張することができる。図２８は、本発明の例示的な実施形態による平衡差動スイッチ・モード電力増幅器回路の概略的な回路図である。具体的には、図２８は、第１のドライバ回路（３０１）及びＥ級電力増幅器回路（３０２）（図２２に示されているような構造を有する）、並びに、図２８に示されているように接地線Ｇに関して各々ドライバ回路（３０１）及びＥ級増幅器回路（３０２）の鏡像である第２のドライバ回路（３０１Ａ）及びＥ級電力増幅器回路（３０２Ａ）を含む差動増幅器回路（４００）を概略的に図示する。換言すれば、図２２の例示的回路が複製され、差動電源（この場合は、１００Ωの差動）から駆動され、電力を差動負荷に供給する。差動入力電源及び差動負荷に対する接地接続は、随意に省略することができる。この例示的な設計は３ｄＢを超える出力電力を与えるこが、それ以外の動作は、図２２の回路と実質的に同一である。

図２９は、本発明のさらに他の例示的な実施形態による平衡差動電力増幅器（５００）の概略的な回路図である。差動増幅器回路（５００）は、ドライバ回路が、駆動電流をバイポーラ・スイッチング・トランジスタに供給してより高い電力出力を可能にするためのトーテムポール・ドライバを含むこと以外は、図２８の例示的な差動電力増幅器回路（４００）と同様である。

より詳細には、図２９に示されるように、駆動回路（３０１）及び（３０１Ａ）の負荷伝送線路ＴＬ＿ＣＰがバイポーラ・トランジスタＴ３で置き換えられ、これは各々のトランジスタＴ２と位相をずらして駆動され、能動的なプルアップ及びプルダウンの両方を与える。トランジスタＴ３は、回路（５０１）及び（５０１Ａ）によって駆動され、これは、Ｑ３に対するバイアス、随意のＤＣレベルシフト、及び随意のインピーダンス整合を与える。各トランジスタ・ペアＴ２及びＴ３は、異なるＤＣ零入力電流において、随意のバイアスＲＦチョーク又は定電流源（図２９には図示せず）の使用によって、バイアスをかけられることができる。従って、スイッチング・トランジスタＴ１のベースに供給されるプルアップ及びプルダウン電流及びインピーダンスは、独立して設定することができる。さらに、Ｔ２及びＴ３を通る信号経路における利得は、Ｔ２（ＯＳ＿ＩＮ及びＴＬ＿ＩＮ）及びＴ３（ＳＵＢＣＫＴ１）に対するインピーダンス整合回路において成される調整によって、独立して設定されることができる。

従って、図２９の例示的回路は、トランジスタＴ１のベースを、例えば、図２０及び図２３に示されるようなトランジスタＴ１に対する非対称ベース電流、トランジスタＴ１に対する４００ｍＶｐｐを超えないベース電圧の振れ、及び最適ベース電圧の振れを生じるトランジスタＴ１のベースから見た低い電源インピーダンスＺｓといった、最適駆動条件で駆動するように設計することができる。

他の例示的な設計は、図２９に対する拡張を含み、これは当業者が容易に想到することができる。例えば、トーテムポール・ドライバ・トランジスタＴ２及びＴ３の前に、基本的な機能を変更することなくＴ２及びＴ３に適切な駆動信号を与える他の差動回路（例えば、トランジスタの差動増幅器ペア又は変圧器）を置くことができる。

例示的な実施形態を添付の図面を参照しながら記載してきたが、本発明はこれらの例示的な実施形態に限定されるものではなく、本発明の範囲及び精神から逸脱することなく、当業者によって種々の他の変更及び改変を達成し得ることを理解すべきである。このような変更及び改変のすべては、添付の特許請求の範囲によって定義される本発明の範囲内に含まれることが意図される。

ミリメートル波周波数で高効率のスイッチ・モード動作を与えるための、本発明の例示的な回路及び方法を用いて設計されることができるＥ級電力増幅器の一般的構成を示す概略図である。 （Ａ）は、ゼロ電圧スイッチングを提供するための、図１のＥ級電力増幅器の最適電流波形を示す、例示的なタイミング図である。（Ｂ）は、ゼロ電圧スイッチングを提供するための、図１のＥ級電力増幅器の最適電圧波形を示す、例示的なタイミング図である。 Ｅ級電力増幅器について、コレクタ効率をトランジスタのターンオフ時間の関数として示す例示的なグラフである。 Ｅ級電力増幅器の電力付加効率（ＰＡＥ）を、増幅器コアにおける３つの異なる効率（７０％から５０％まで）について、出力電力＋１０ｄＢｍ、及び総（ドライバ＋Ｅ級コア）電力利得１０ｄＢと仮定して、前置増幅器（ドライバ）の電力消費の関数として示した例示的なグラフである。 １０オーム及び３０オームの異なる電源インピーダンス（Ｚｓ）を有するＥ級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフである。 １０オーム及び３０オームの異なる電源インピーダンス（Ｚｓ）を有するＥ級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフである。 １０オーム及び３０オームの異なる電源インピーダンス（Ｚｓ）を有するＥ級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフである。 １０オーム及び３０オームの異なる電源インピーダンス（Ｚｓ）を有するＥ級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフである。 （Ａ）は、３０オームの電源インピーダンスを有するＥ級増幅器のシミュレーションされたベース電圧を示す例示的なグラフである。（Ｂ）は、１０オームの電源インピーダンスを有するＥ級増幅器のシミュレーションされたベース電圧を示す例示的なグラフである。 本発明の例示的な実施形態による、オンチップ伝送線路入力及び出力整合ネットワークを含むＥ級増幅器回路の概略的な回路図である。 入力整合ネットワークは、低い実数インピーダンス（約７オームから約１０オームまで）がベースから電源方向に見られる（図１０中Ｚｓとして示される）ように設計された、図１０の回路についてのシミュレーション結果の例示的なグラフである。 入力整合ネットワークは、低い実数インピーダンス（約７オームから約１０オームまで）がベースから電源方向に見られる（図１０中Ｚｓとして示される）ように設計された、図１０の回路についてのシミュレーション結果の例示的なグラフである。 入力整合ネットワークは、低い実数インピーダンス（約７オームから約１０オームまで）がベースから電源方向に見られる（図１０中Ｚｓとして示される）ように設計された、図１０の回路についてのシミュレーション結果の例示的なグラフである。 入力整合ネットワークは、低い実数インピーダンス（約７オームから約１０オームまで）がベースから電源方向に見られる（図１０中Ｚｓとして示される）ように設計された、図１０の回路についてのシミュレーション結果の例示的なグラフである。 入力整合ネットワークが電源とスイッチ・デバイス（例えばトランジスタ・ベース）との間の共役整合を与えるように設計された、図１０の回路についてのシミュレーション結果の例示的なグラフである。 入力整合ネットワークが電源とスイッチ・デバイス（例えばトランジスタ・ベース）との間の共役整合を与えるように設計された、図１０の回路についてのシミュレーション結果の例示的なグラフである。 入力整合ネットワークが電源とスイッチ・デバイス（例えばトランジスタ・ベース）との間の共役整合を与えるように設計された、図１０の回路についてのシミュレーション結果の例示的なグラフである。 入力整合ネットワークが電源とスイッチ・デバイス（例えばトランジスタベース）との間の共役整合を与えるように設計された、図１０の回路についてのシミュレーション結果の例示的なグラフである。 （Ａ）は、約７オームから約１０オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図１０の回路についての、コレクタ電流を示す例示的なグラフである。（Ｂ）は、約７オームから約１０オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図１０の回路についての、コレクタ電圧を示す例示的なグラフである。（Ｃ）は、約７オームから約１０オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図１０の回路についての、負荷電圧波形を示す例示的なグラフである。 （Ａ）は、約７オームから約１０オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図１０の回路についての、ベース電圧波形を示す例示的なグラフである。（Ｂ）は、約７オームから約１０オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図１０の回路についての、ベース電流波形を示す例示的なグラフである。 Ｅ級電力増幅器のための従来のドライバ回路の概略的な回路図である。 本発明の例示的な実施形態による２段電力増幅器回路の概略的な回路図である。 （Ａ）は、図２２の例示的なＥ級スイッチング・トランジスタＴ１についての、ベース電圧波形を示す例示的なグラフである。（Ｂ）は、図２２の例示的なＥ級スイッチング・トランジスタＴ１についての、ベース電流波形を示す例示的なグラフである。 図２２の例示的な２段増幅器についてのシミュレーション結果の例示的なグラフである。 図２２の例示的な２段増幅器についてのシミュレーション結果の例示的なグラフである。 図２２の例示的な２段増幅器についてのシミュレーション結果の例示的なグラフである。 図２２の例示的な２段増幅器についてのシミュレーション結果の例示的なグラフである。 本発明の例示的な実施形態による平衡差動スイッチ・モード電力増幅器回路の概略的な回路図である。 本発明の他の例示的な実施形態による平衡差動スイッチ・モード電力増幅器回路の概略的な回路図である。

符号の説明

１０、１００、２００：電力増幅器
１１、１２、３０４：ＲＦチョーク
１３：出力整合ネットワーク
１０１、１０２、１０４、１０５、３０３、３０５：伝送線路
１０３、１０６、３０６：開放スタブ
１０７、３０７：抵抗器
３００：２段電力増幅器
３０１、３０１Ａ：前置増幅器回路（ドライバ回路）
３０２、３０２Ａ：Ｅ級電力増幅器
４００：差動増幅器回路
５００：平衡差動増幅器回路
５０１、５０１Ａ：回路

Claims (11)

1. ベースとエミッタとコレクタとを有し、ＢｉＣＭＯＳ８ＨＰ加工技術を用いて製作されたＢＪＴ（バイポーラ接合型トランジスタ）を含む能動スイッチ・デバイスと、
   前記ＢＪＴのベースに結合し、前記能動スイッチ・デバイスをスイッチ・モード動作のために駆動する入力ネットワークと、
   を含む、電力増幅器回路であって、
   前記入力ネットワークが、伝送線路の組み合わせにより形成される受動インピーダンス変成ネットワークを含み、前記受動インピーダンス変成ネットワークが、５０オームのインピーダンスを有する伝送線路を介して入力信号源に接続されており、正のピーク振幅よりも大きい負のピーク振幅を有する非対称ベース電流及び４００ｍＶｐｐ（ミリボルト・ピーク・ツー・ピーク）を越えない振れを有するベース電圧を生じるように、ＢＪＴのベースから前記入力信号源に向かって見て７オームから１０オームまでの入力インピーダンスＺｓを与える、電力増幅器回路。
2. 前記電力増幅器回路が、差動電力増幅器回路である、請求項１に記載の電力増幅器回路。
3. 前記入力ネットワークが、能動ドライバ段を含む、請求項１に記載の電力増幅器回路。
4. 前記能動ドライバ段が、共通エミッタ前置増幅器回路を含む、請求項３に記載の電力増幅器回路。
5. 前記電力増幅器回路が、差動電力増幅器である、請求項３に記載の電力増幅器回路。
6. トーテムポール回路を含む、請求項５に記載の電力増幅器回路
7. 増幅器回路の第１段にＡＣ信号を入力するステップと、
   ５０オームのインピーダンスを有する伝送線路を介して入力信号源に接続される受動インピーダンス変成器であって、ＢｉＣＭＯＳ８ＨＰ加工技術を用いて製作されたＢＪＴ（バイポーラ接合トランジスタ）のベースから前記入力信号源に向かって見て７オームから１０オームまでの入力インピーダンスＺｓを与える、伝送線路の組み合わせにより形成される前記受動インピーダンス変成器を含む第１段から、スイッチ・モードで動作する、ベースとエミッタとコレクタとを有する前記ＢＪＴを含む第２段へとＡＣ信号を出力するステップと、
   前記第１段からのＡＣ信号出力を用いて前記ＢＪＴを駆動するステップであって、正のピーク振幅よりも大きい負のピーク振幅を有する非対称ベース電流をＢＪＴのベースに印加して、４００ｍＶｐｐ（ミリボルト・ピーク・ツー・ピーク）を超えない振れを有するベース電圧を与えることを含むステップと、
   を含む、信号を増幅するための方法。
8. 前記第１段において入力ＡＣ信号を増幅するステップと、増幅されたＡＣ信号を第２段に出力するステップとを含む、請求項７に記載の方法。
9. ＢＪＴのコレクタにおいて生成されたＡＣ信号をフィルタリングするステップと、前記フィルタリングされた信号を前記第２段から出力するステップとをさらに含む、請求項７に記載の方法。
10. ＡＣ信号を第１段に入力するステップが、ＡＣ信号を差動入力端子に入力することを含む、請求項７に記載の方法。
11. 共通エミッタ増幅器と、５０オームのインピーダンスを有する伝送線路を介して入力信号源に接続される受動インピーダンス変成器であって、ＢｉＣＭＯＳ８ＨＰ加工技術を用いて製作されたＢＪＴ（バイポーラ接合トランジスタ）のベースから前記入力信号源に向かって見て７オームから１０オームまでの入力インピーダンスＺｓを与える、伝送線路の組み合わせにより形成される前記受動インピーダンス変成器とを含む第１段と、
    前記第１段の出力に結合した第２段であって、スイッチ・モードで動作する、ベースとエミッタとコレクタとを有する前記ＢＪＴを含む、第２段と、
    を含む、電力増幅器回路であって、
    前記第１段出力が前記第２段への信号を駆動して、正のピーク振幅よりも大きい負のピーク振幅を有する非対称ベース電流及び４００ｍＶｐｐを超えない電圧の振れを有するベース電圧で前記ＢＪＴを駆動する、
    電力増幅器回路。

Images