JP4952728B2 - Multilayer capacitor and multilayer capacitor manufacturing method - Google Patents
Multilayer capacitor and multilayer capacitor manufacturing method Download PDFInfo
- Publication number
- JP4952728B2 JP4952728B2 JP2009030294A JP2009030294A JP4952728B2 JP 4952728 B2 JP4952728 B2 JP 4952728B2 JP 2009030294 A JP2009030294 A JP 2009030294A JP 2009030294 A JP2009030294 A JP 2009030294A JP 4952728 B2 JP4952728 B2 JP 4952728B2
- Authority
- JP
- Japan
- Prior art keywords
- connection surface
- element body
- multilayer capacitor
- terminal
- flat plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 57
- 229910000679 solder Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 12
- 238000003825 pressing Methods 0.000 claims description 12
- 238000005452 bending Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層コンデンサ及び積層コンデンサの製造方法に関する。 The present invention relates to a multilayer capacitor and a method for manufacturing the multilayer capacitor.
従来、誘電体層を複数積層してなる素体と、素体内に形成された複数の内部電極と、素体の両端面を覆うように形成された一対の端子電極とを備えた積層コンデンサがある。積層コンデンサに電圧を印加した場合、電歪効果によって素体に印加電圧に応じた大きさの機械的歪みが生じる。特に交流電圧を印加したときには、この機械的歪みによって積層コンデンサに振動(電歪振動)が発生する。そのため、積層コンデンサを基板に実装し、交流電圧を印加すると、電歪振動が基板に伝播して、いわゆる音鳴きが発生することがある。 2. Description of the Related Art Conventionally, a multilayer capacitor including an element body formed by laminating a plurality of dielectric layers, a plurality of internal electrodes formed in the element body, and a pair of terminal electrodes formed so as to cover both end faces of the element body is there. When a voltage is applied to the multilayer capacitor, mechanical distortion having a magnitude corresponding to the applied voltage is generated in the element body due to the electrostrictive effect. In particular, when an AC voltage is applied, vibration (electrostrictive vibration) is generated in the multilayer capacitor due to this mechanical strain. Therefore, when a multilayer capacitor is mounted on a substrate and an AC voltage is applied, electrostrictive vibration propagates to the substrate, and so-called noise may occur.
上述したように、金属端子の撓みを利用した電歪振動の吸収は、積層コンデンサの音鳴きの発生の防止に有効であると考えられる。そこで、このような金属端子を備えた積層コンデンサの構成を更に工夫し、電歪振動の吸収性能を強化することや、基板への実装しやすさを向上させることが重要となる。 As described above, it is considered that the absorption of electrostrictive vibration using the bending of the metal terminal is effective in preventing the generation of noise from the multilayer capacitor. Therefore, it is important to further devise the configuration of the multilayer capacitor provided with such metal terminals to enhance the electrostrictive vibration absorption performance and to improve the ease of mounting on a substrate.
ここで、例えば特許文献2に記載の積層コンデンサでは、素体の下部で金属端子の脚部を起立させると共に、脚部の先端部分を素体の外側に折り返した構造が開示されている。しかしながら、この特許文献2の構造では、積層コンデンサをはんだリフローで実装基板に接続する際、素体の下部における金属端子の起立面の内側にはんだフィレットを形成することとなり、はんだフィレットの形成向きが素体の内向きに制約される。
Here, for example, in the multilayer capacitor described in
はんだフィレットを素体の内向きに形成する場合、実装基板上での積層コンデンサの実装密度の点では有利になるが、はんだフィレットの状態を外部から視認しにくく、接続の歩留まりが十分に得られなくなるおそれがある。これに対し、はんだフィレットを素体の外向きに形成する構造では、はんだフィレットの状態を外部から視認しやすくなるが、実装基板上での積層コンデンサの実装密度の点では不利になる。したがって、要求される仕様に応じてはんだフィレットの形成向きを選択できるような金属端子の構成が望まれている。 When the solder fillet is formed inward of the element body, it is advantageous in terms of the mounting density of the multilayer capacitor on the mounting board, but it is difficult to see the state of the solder fillet from the outside, and a sufficient connection yield can be obtained. There is a risk of disappearing. On the other hand, the structure in which the solder fillet is formed outward of the element body makes it easy to visually recognize the state of the solder fillet from the outside, but it is disadvantageous in terms of the mounting density of the multilayer capacitor on the mounting board. Accordingly, there is a demand for a metal terminal configuration that can select the solder fillet formation direction according to the required specifications.
本発明は、上記課題の解決のためになされたものであり、音鳴きの発生を防止できると共に、はんだフィレットの形成向きを選択的に設定できる積層コンデンサ、及びこのような積層コンデンサを簡単な手順で作製できる積層コンデンサの製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and can prevent the generation of sound and can selectively set the formation direction of a solder fillet, and a simple procedure for such a multilayer capacitor. An object of the present invention is to provide a method for manufacturing a multilayer capacitor that can be manufactured by the following method.
上記課題の解決のため、本発明に係る積層コンデンサは、誘電体層を複数積層してなる素体と、素体の端面を覆うように形成された端子電極と、素体の周りに設けられた金属端子と、を備えた積層コンデンサであって、金属端子は、素体の端面側で端子電極に接続された端子接続面と、素体の底面から所定距離だけ離間した状態で、端子接続面よりも素体の中央側に配置された基板接続面と、基板接続面よりも素体の中央側で素体の底面を支持する素体支持面と、基板接続面から起立して基板接続面と端子接続面とを連結する第1の連結面と、基板接続面から起立して基板接続面と素体支持面とを連結する第2の連結面と、を有し、基板接続面、素体支持面、及び第2の連結面によって形成される段部が、誘電体層の積層方向から見て素体と重なる領域に位置していることを特徴としている。 In order to solve the above problems, the multilayer capacitor according to the present invention is provided with an element body formed by laminating a plurality of dielectric layers, a terminal electrode formed so as to cover an end surface of the element body, and a periphery of the element body. A metal terminal, wherein the metal terminal is connected to the terminal connection surface connected to the terminal electrode on the end face side of the element body, and the terminal connection in a state separated from the bottom surface of the element body by a predetermined distance. The substrate connection surface arranged on the center side of the element body from the surface, the element support surface supporting the bottom surface of the element body on the center side of the element body from the substrate connection surface, and the substrate connection standing from the substrate connection surface A first connection surface that connects the surface and the terminal connection surface, and a second connection surface that stands up from the substrate connection surface and connects the substrate connection surface and the element support surface, The step portion formed by the element body support surface and the second connecting surface is the element body as viewed from the stacking direction of the dielectric layers. It is characterized by being located in a region to be.
この積層コンデンサでは、素体の周りに設けられた金属端子により、電圧印加時の積層コンデンサに電歪振動が発生した場合であっても、金属端子の連結面が撓むことによって電歪振動が緩和され、音鳴きの発生を防止できる。また、この積層コンデンサでは、リフローで実装基板に接続する際のはんだフィレットの形成位置として、基板接続面から起立する第1の連結面及び第2の連結面を選択できるので、要求される仕様に応じてはんだフィレットの形成向きを選択的に設定できる。はんだフィレットを第1の連結面に素体外向きに形成した場合、はんだフィレットの状態を外部から視認しやすく、接続の歩留まりを確保できる。一方、はんだフィレットを第2の連結面に素体内向きに形成した場合、基板接続面、素体支持面、及び第2の連結面によって形成される段部が、誘電体層の積層方向から見て素体と重なる領域に位置しているので、はんだフィレットが素体からはみ出ず、実装基板上での実装密度を向上できる。 In this multilayer capacitor, even when electrostrictive vibration is generated in the multilayer capacitor during voltage application due to the metal terminals provided around the element body, the electrostrictive vibration is caused by the bending of the connecting surface of the metal terminals. It is mitigated and can prevent the generation of noise. Further, in this multilayer capacitor, the first connection surface and the second connection surface that stand up from the substrate connection surface can be selected as the formation position of the solder fillet when connecting to the mounting substrate by reflow, so that the required specifications are achieved. Accordingly, the solder fillet forming direction can be selectively set. When the solder fillet is formed on the first connecting surface so as to face the element body, the state of the solder fillet can be easily seen from the outside, and the connection yield can be secured. On the other hand, when the solder fillet is formed on the second connection surface facing the element body, the step formed by the substrate connection surface, the element support surface, and the second connection surface is viewed from the stacking direction of the dielectric layers. Since the solder fillet does not protrude from the element body, the mounting density on the mounting substrate can be improved.
また、第1の連結面に切抜部が形成されていることが好ましい。この場合、連結面の撓みやすさが一層確保される。 Moreover, it is preferable that the cutout part is formed in the 1st connection surface. In this case, the ease of bending of the connecting surface is further ensured.
また、第1の連結面が誘電体層の積層方向から見て素体と重なる領域に位置していることが好ましい。こうすると、はんだフィレットを第1の連結面に素体外向きに形成した場合であっても、はんだフィレットが素体からはみ出にくくなり、実装基板上での実装密度を向上できる。 Moreover, it is preferable that the 1st connection surface is located in the area | region which overlaps with an element body seeing from the lamination direction of a dielectric material layer. In this case, even when the solder fillet is formed on the first connecting surface so as to face outward from the element body, the solder fillet hardly protrudes from the element body, and the mounting density on the mounting substrate can be improved.
また、金属端子の高さは、素体の高さ以下であることが好ましい。この場合、積層コンデンサの低背化が図られる。 Moreover, it is preferable that the height of a metal terminal is below the height of an element | base_body. In this case, the multilayer capacitor can be reduced in height.
また、金属端子は、誘電体層の積層方向から見て重なり部分を有していないことが好ましい。この場合、例えばリードフレームを一方向にプレスすることで、簡単に金属端子を形成することが可能となる。 Moreover, it is preferable that the metal terminal does not have an overlapping portion when viewed from the stacking direction of the dielectric layers. In this case, for example, the metal terminal can be easily formed by pressing the lead frame in one direction.
また、本発明に係る積層コンデンサの製造方法は、上述した積層コンデンサの製造方法であって、金属端子に相当する少なくとも一対の平板部分が互いに対向するようにパターン形成され、当該平板部分がフレーム連結部によって外枠に連結されたリードフレームを用意する工程と、平板部分をそれぞれ一方向にプレスして屈曲させ、端子接続面、基板接続面、素体支持面、第1の連結面、及び第2の連結面を形成する工程と、素体支持面に素体を載置した後、端子電極と端子接続面とを接続する工程と、平板部分からフレーム連結部を切り離す工程と、を備えたことを特徴としている。 The multilayer capacitor manufacturing method according to the present invention is the above-described multilayer capacitor manufacturing method, wherein at least a pair of flat plate portions corresponding to metal terminals are patterned so as to face each other, and the flat plate portions are frame-connected. A step of preparing a lead frame connected to the outer frame by the portion, and pressing and bending each of the flat plate portions in one direction, and connecting the terminal connection surface, the substrate connection surface, the element support surface, the first connection surface, and the first And a step of connecting the terminal electrode and the terminal connection surface, and a step of separating the frame connecting portion from the flat plate portion. It is characterized by that.
この積層コンデンサの製造方法では、リードフレームの平板部分を一方向にプレスするだけの簡単な手順で、端子接続面、基板接続面、素体支持面、第1の連結面、及び第2の連結面を一度に形成することができる。また、素体支持面に素体を載置することにより、端子電極と端子接続面とを簡単に接続できると共に、基板接続面、素体支持面、及び第2の連結面によって形成される段部を、誘電体層の積層方向から見て素体と重なる領域に位置させることができる。 In this multilayer capacitor manufacturing method, the terminal connection surface, the substrate connection surface, the element support surface, the first connection surface, and the second connection are performed by a simple procedure of pressing the flat portion of the lead frame in one direction. Surfaces can be formed at once. Further, by placing the element body on the element support surface, the terminal electrode and the terminal connection surface can be easily connected, and the step formed by the substrate connection surface, the element support surface, and the second connection surface. The portion can be positioned in a region overlapping the element body when viewed from the stacking direction of the dielectric layers.
また、フレーム連結部は、平板部分における端子接続面相当部側と外枠とを連結していることが好ましい。この場合、平板部分のプレスの前後で端子接続面の位置の変動が抑制されるので、素体支持面に素体を載置する際の端子電極と端子接続面との位置ずれを抑制できる。 Moreover, it is preferable that the flame | frame connection part has connected the terminal connection surface equivalent part side and outer frame in a flat plate part. In this case, since the fluctuation of the position of the terminal connection surface is suppressed before and after pressing the flat plate portion, it is possible to suppress the positional deviation between the terminal electrode and the terminal connection surface when placing the element body on the element support surface.
また、平板部分において、フレーム連結部との連結部分にプレスによって屈曲しない余白部分が設けられていることが好ましい。こうすると、平板部分からフレーム連結部を切り離す際に多少の切断ずれが生じたとしても、端子電極へのダメージを回避できる。 Moreover, it is preferable that the blank part which is not bent by a press is provided in the connection part with a flame | frame connection part in a flat plate part. In this case, even if some cutting deviation occurs when the frame connecting portion is separated from the flat plate portion, damage to the terminal electrode can be avoided.
また、フレーム連結部は、平板部分における素体支持面相当部側と外枠とを連結していることが好ましい。この場合、平板部分のプレスの前後で素体支持面の位置の変動が抑制されるので、プレスによる平板部分間のピッチばらつきを抑えられる。 Moreover, it is preferable that the frame connection part has connected the element body support surface equivalent part side in a flat plate part, and the outer frame. In this case, fluctuations in the position of the element support surface before and after the pressing of the flat plate portion are suppressed, so that variations in pitch between the flat plate portions due to pressing can be suppressed.
また、リードフレームの表面にはんだめっきが施されていることが好ましい。この場合、素体支持面に素体を載置した後、加熱処理によって簡単に端子電極と端子接続面とを接続できる。 Moreover, it is preferable that the surface of the lead frame is subjected to solder plating. In this case, after placing the element body on the element support surface, the terminal electrode and the terminal connection surface can be easily connected by heat treatment.
本発明に係る積層コンデンサによれば、音鳴きの発生を防止できると共に、はんだフィレットの形成向きを選択的に設定できる。また、本発明に係る積層コンデンサの製造方法によれば、このような積層コンデンサを簡単な手順で作製できる。 According to the multilayer capacitor in accordance with the present invention, it is possible to prevent the generation of noise and to selectively set the formation direction of the solder fillet. In addition, according to the multilayer capacitor manufacturing method of the present invention, such a multilayer capacitor can be manufactured by a simple procedure.
以下、図面を参照しながら、本発明に係る積層コンデンサ及び積層コンデンサの製造方法の好適な実施形態について詳細に説明する。 Hereinafter, preferred embodiments of a multilayer capacitor and a method for manufacturing a multilayer capacitor according to the present invention will be described in detail with reference to the drawings.
図1は、本発明に係る積層コンデンサの一実施形態を示す斜視図である。また、図2は、図1の側面図である。 FIG. 1 is a perspective view showing an embodiment of the multilayer capacitor according to the present invention. FIG. 2 is a side view of FIG.
図1及び図2に示すように、積層コンデンサ1は、例えば2012タイプ(長さ2.0mm、幅1.2mm、高さ1.0mm)の積層セラミックコンデンサであり、誘電体層2を複数積層してなる略直方体形状の素体3と、素体3の長手方向の端面3a,3aを覆うように形成された一対の端子電極4,4と、素体3の周りに設けられた一対の金属端子5,5とを備えている。
As shown in FIGS. 1 and 2, the
素体3を構成する誘電体層2は、例えばBaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系といった誘電体セラミックを含むセラミックグリーンシートの積層体を焼結することによって形成されている。素体3では、各誘電体層2は、互いの境界が視認できない程度に一体化されている。
The
素体3の内部には、図示しない第1の内部電極及び第2の内部電極が設けられている。第1の内部電極及び第2の内部電極は、例えばNiを含む導電性ペーストを印刷等によってセラミックグリーンシートにパターン形成し、当該パターンがセラミックグリーンシートと共に焼結されることによって形成されている。
Inside the
第1の内部電極と第2の内部電極とは、少なくともグリーンシート1層分に相当する誘電体層2を挟むようにして積層方向に交互に配置されている。また、第1の内部電極の端部は、素体における長手方向の端面3aの一方まで伸び、第2の内部電極の端部は、素体における長手方向の端面3aの他方まで延びている。
The first internal electrode and the second internal electrode are alternately arranged in the stacking direction so as to sandwich at least the
第1の内部電極と第2の内部電極とによって挟まれる素体領域は、積層コンデンサ1における静電容量を実質的に発生させる部分である。この素体領域は、電歪効果によって機械的歪みが生じる領域でもある。すなわち、素体領域は、第1の内部電極と第2の内部電極との間に電圧が印加されると、素体3の積層方向に膨張し、素体3の対向する側面を結ぶ方向に収縮する。
The element region sandwiched between the first internal electrode and the second internal electrode is a portion that substantially generates a capacitance in the
端子電極4は、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体3の端面3a,3aにそれぞれ付与し、これを焼き付けることによって形成される。焼き付けられた端子電極4の表面には、必要に応じてめっき層が形成される。導電性ペーストの付与には、例えば浸漬法を用いることができる。
The
次に、金属端子5について説明する。金属端子5は、素体3と略等幅の板状をなし、端子電極4への接続端となる端子接続面11と、実装基板Kへの接続端となる基板接続面12と、素体3の底面3bを支持する素体支持面13と、端子接続面11と基板接続面12とを連結する第1の連結面14と、基板接続面12と素体支持面13とを連結する第2の連結面15と、端子接続面11の先端に設けられたフランジ面16とを備えている。
Next, the
端子接続面11は、素体3の端面3aにおける下縁部に沿って延在し、例えばはんだめっきの加熱処理によって端子電極4に接合されている。また、基板接続面12は、素体3の底面3bから所定距離だけ離間した状態で、素体3の底面3bにおける長手方向の縁部に対応して延在している。素体支持面13は、基板接続面12よりも素体3の中央側に配置され、素体3の底面3bに当接している。
The
第1の連結面14は、基板接続面12に対して略直角に起立し、基板接続面12における素体外側の端部と、端子接続面11の下端部とを連結している。この第1の連結面14の中央部分には、矩形の切抜部17が形成されている。切抜部17は、第1の連結面14の素体3の幅方向に延在している。この切抜部17により、第1の連結面14の面積が小さくされており、撓みやすさが確保されている。また、第1の連結面14の外側には、切抜部17を挟んで2箇所にはんだフィレット18が形成されている。これにより、積層コンデンサ1は、基板接続面12をランド電極(不図示)に当接させた状態で、実装基板Kに接続されている。
The first connecting
一方、第2の連結面15は、第1の連結面14と同様に基板接続面12に対して略直角に起立している。第2の連結面15は、基板接続面12における素体内側の端部と、素体支持面13における素体外側の端部とを連結することによって段部19を形成している。この段部19は、積層コンデンサ1を誘電体層2の積層方向から見た場合に、素体3と重なる領域内に位置しており、実装状態において積層コンデンサ1と実装基板Kとに挟まれる空間内に位置している。
On the other hand, the
また、フランジ面16は、端子接続面11の先端から素体3の外側に向かって略直角に突出している。フランジ面16の突出幅は、例えば0.3mm程度となっており、後述する積層コンデンサ1の製造工程において、金属端子5をリードフレーム21(図3参照)から切り離す際の端子電極4の保護部材として機能する。
Further, the
このような金属端子5において、端子接続面11、基板接続面12、素体支持面13、第1の連結面14、第2の連結面15、及びフランジ面16は、素体3における誘電体層2の積層方向から見て重なり部分を有しておらず、リードフレーム21を一方向にプレスするだけの簡単な手順で金属端子5を形成することを可能にしている。また、金属端子5において、基板接続面12の位置からフランジ面16の位置までの高さは、素体3の高さよりも小さくなっている。これにより、積層コンデンサ1の低背化が図られている。
In such a
次に、上述した積層コンデンサ1の製造工程について説明する。
Next, the manufacturing process of the
まず、図3(a)に示すように、リードフレーム21を用意する。リードフレーム21には、例えば金属板の打ち抜き加工により、金属端子5に相当する一対の平板部分22,22が互いに対向するように所定のピッチでパターン形成されている。また、リードフレーム21の表面には、予めはんだめっきが施されている。
First, as shown in FIG. 3A, a
平板部分22は、先端側から順に、素体支持面相当部23、第2の連結面相当部24、基板接続面相当部25、第1の連結面相当部26、端子接続面相当部27となっている。第1の連結面相当部26には、切抜部17に相当する矩形の孔部28が予め設けられている。平板部分22における端子接続面相当部27側の縁部からは、帯状のフレーム連結部29が延びており、これにより、平板部分22は、リードフレーム21の外枠30に連結されている。
The
次に、所定の治具を用いることにより、平板部分22をそれぞれ一方向にプレスして屈曲させ、図3(b)に示すように、端子接続面11、基板接続面12、素体支持面13、第1の連結面14、及び第2の連結面15を同時に形成する。このとき、平板部分22において、フレーム連結部29との連結部分に、プレスによって屈曲しない余白部分31を設けておく。
Next, by using a predetermined jig, the
平板部分22のプレスを行った後、図4(a)に示すように、端子接続面11が素体3の端面3aに沿って端子電極4を位置合わせしながら素体3を端子接続面11に載置する。そして、端子接続面11に加熱処理を行うことによってはんだめっきを溶融させ、図4(b)に示すように、端子電極4と端子接続面11とを接続する。この後、ブレード等でフレーム連結部29の先端を切断し、平板部分22をフレーム連結部29から切り離すと、図1及び図2に示した積層コンデンサ1が完成する。
After pressing the
フレーム連結部29の先端の切断の際、余白部分31がそのまま金属端子5のフランジ面16となる。これにより、平板部分22からフレーム連結部29を切り離す際に多少の切断ずれが生じたとしても、端子電極4へのダメージを回避できる。積層コンデンサ1と実装基板Kとの接続にあたっては、例えばクリームハンダのリフローによって、基板接続面12から起立する第1の連結面14の外側にはんだフィレット18を素体外向きに形成し、実装基板Kのランド電極と基板接続面12とを接合すればよい。
When cutting the front end of the
また、はんだフィレット18は、図5に示すように、基板接続面12から起立する第2の連結面15の内側に素体内向きに形成してもよい。この場合、基板接続面12、素体支持面13、及び第2の連結面15によって形成される段部19が、誘電体層2の積層方向から見て素体3と重なる領域に位置しているので、素体からはみ出ないようにはんだフィレット18を形成できる。はんだフィレット18を第1の連結面14及び第2の連結面15のいずれに形成するかは、仕様に応じて適宜選択すればよい。
Further, as shown in FIG. 5, the
以上説明したように、積層コンデンサ1では、素体3の周りに設けられた金属端子5により、電圧印加時の積層コンデンサ1に電歪振動が発生した場合であっても、金属端子5の第1の連結面14及び第2の連結面15が撓むことによって電歪振動が緩和され、音鳴きの発生を防止できる。積層コンデンサ1では、第1の連結面14において、素体3の幅方向に延在する切抜部17が形成されており、撓みやすさが十分に確保されている。
As described above, in the
また、この積層コンデンサ1では、リフローで実装基板に接続する際のはんだフィレット18の形成位置として、基板接続面12から起立する第1の連結面14及び第2の連結面15を選択できるので、要求される仕様に応じてはんだフィレット18の形成向きを選択的に設定できる。図1に示したように、はんだフィレット18を第1の連結面14に素体外向きに形成した場合、はんだフィレット18の状態を外部から視認しやすく、接続の歩留まりを確保できる。
Further, in this
一方、図5に示したように、はんだフィレット18を第2の連結面15に素体内向きに形成した場合、基板接続面12、素体支持面13、及び第2の連結面15によって形成される段部19が、誘電体層2の積層方向から見て素体3と重なる領域に位置しているので、はんだフィレット18が素体からはみ出ず、実装基板K上での実装密度を向上できる。
On the other hand, as shown in FIG. 5, when the
なお、積層コンデンサ1では、はんだフィレット18を第1の連結面14及び第2の連結面15の一方に形成した場合であっても、はんだフィレット18を形成しない第1の連結面14及び第2の連結面15の他方がフリーとなるので、撓みやすさが担保される。
In the
また、この積層コンデンサの製造方法では、リードフレーム21の平板部分22を一方向にプレスするだけの簡単な手順で、端子接続面11、基板接続面12、素体支持面13、第1の連結面14、及び第2の連結面15を同時に形成できる。リードフレーム21の表面には、はんだめっきが施されているので、素体支持面13に素体3を載置して加熱処理を行うことで端子電極4と端子接続面11とを簡単に接続でき、同時に、段部19が誘電体層2の積層方向から見て素体3と重なる領域内に配置される。
Further, in this multilayer capacitor manufacturing method, the
また、リードフレーム21において、フレーム連結部29は、平板部分22における端子接続面相当部27側と外枠30とを連結している。このため、平板部分22のプレスの前後で端子接続面11の位置の変動が抑制されるので(図3参照)、端子接続面11に素体3を載置する際の端子電極4と端子接続面11との位置ずれを抑制できる。
In the
本発明は、上記実施形態に限られるものではない。例えば上述した実施形態では、矩形の切抜部17が第1の連結面14の中央部分において素体3の幅方向に延在しているが、図6に示す積層コンデンサ41のように、金属端子45において、第1の連結面44の中央部分のみが残るように、第1の連結面44における素体3の幅方向の両縁部から中央側にかけて一対の矩形の切抜部47を形成してもよい。このような構成によっても、第1の連結面44の撓みやすさが確保される。
The present invention is not limited to the above embodiment. For example, in the above-described embodiment, the
また、上述した実施形態では、第1の連結面14は、基板接続面12における素体外側の端部と、端子接続面11の下端部とを連結しているが、図7に示す積層コンデンサ51のように、端子接続面11の下端部から素体3の底面3bに沿って張り出す張出面11aを金属端子55に形成し、基板接続面12における素体外側の端部と、張出面11aにおける素体中央側の端部とを第1の連結面14によって連結させてもよい。
In the above-described embodiment, the first connecting
この場合、段部19と同様に、第1の連結面14が誘電体層2の積層方向から見て素体と重なる領域に位置することとなる。これにより、はんだフィレット18を第1の連結面14の外側に素体外向きに形成した場合であっても、はんだフィレット18が素体3からはみ出にくくなり、実装基板上での実装密度を向上できる。
In this case, similarly to the
また、上述した実施形態では、積層コンデンサの製造工程において、平板部分22における端子接続面相当部27側と外枠30とをフレーム連結部29で連結しているが、例えば図8(a)に示すリードフレーム61のように、平板部分22における素体支持面相当部23側と外枠30とフレーム連結部69で連結してもよい。この場合、図8(b)に示すように、プレスの前後で素体支持面13の位置の変動が抑制されるので、プレスによる平板部分22,22間のピッチばらつきを抑えられる。この構成は、プレス方向に対する平板部分22の長さが長い場合に特に有意となる。
In the above-described embodiment, in the manufacturing process of the multilayer capacitor, the terminal connection surface
また、例えば図9(a)に示すリードフレーム71のように、平板部分22における素体支持面相当部23、第2の連結面相当部24、基板接続面相当部25、第1の連結面相当部26、端子接続面相当部27の向きをリードフレーム21の場合と直交させ、基板接続面相当部25と外枠30とフレーム連結部79で連結してもよい。この場合であっても、図13(b)に示すように、リードフレーム71の平板部分22をプレスするだけの簡単な手順で、端子接続面11、基板接続面12、素体支持面13、第1の連結面14、及び第2の連結面15を一度に形成することができる。
Also, for example, as in the
1,41,51…積層コンデンサ、2…誘電体層、3…素体、3a…端面、3b…底面、4…端子電極、5,45,55…金属端子、11…端子接続面、12…基板接続面、13…素体支持面、14,44…第1の連結面、15…第2の連結面、17,47…切抜部、19…段部、21,61,71…リードフレーム、22…平板部分、23…素体支持面相当部、27…端子接続面相当部、29,69,79…フレーム連結部、30…外枠、31…余白部分。
DESCRIPTION OF
Claims (10)
前記素体の端面を覆うように形成された端子電極と、
前記素体の周りに設けられた金属端子と、を備えた積層コンデンサであって、
前記金属端子は、
前記素体の端面側で前記端子電極に接続された端子接続面と、
前記素体の底面から所定距離だけ離間した状態で、前記端子接続面よりも前記素体の中央側に配置された基板接続面と、
前記基板接続面よりも前記素体の中央側で前記素体の底面を支持する素体支持面と、
前記基板接続面から起立して前記基板接続面と前記端子接続面とを連結する第1の連結面と、
前記基板接続面から起立して前記基板接続面と前記素体支持面とを連結する第2の連結面と、を有し、
前記基板接続面、前記素体支持面、及び前記第2の連結面によって形成される段部が、前記誘電体層の積層方向から見て前記素体と重なる領域に位置し、
前記第1の連結面と前記第2の連結面とは、互いに対向すると共に、前記第1の連結面の幅は、端子接続面の幅よりも小さくなっていることを特徴とする積層コンデンサ。 An element body formed by laminating a plurality of dielectric layers;
A terminal electrode formed so as to cover an end face of the element body;
A multilayer capacitor including a metal terminal provided around the element body,
The metal terminal is
A terminal connection surface connected to the terminal electrode on the end surface side of the element body;
In a state of being separated from the bottom surface of the element body by a predetermined distance, a board connection surface disposed on the center side of the element body from the terminal connection surface;
An element body support surface that supports the bottom surface of the element body on the center side of the element body from the substrate connection surface;
A first connection surface that stands up from the substrate connection surface and connects the substrate connection surface and the terminal connection surface;
A second connection surface that stands up from the substrate connection surface and connects the substrate connection surface and the element support surface;
The step portion formed by the substrate connection surface, the element body support surface, and the second connection surface is located in a region overlapping the element body when viewed from the stacking direction of the dielectric layer ,
The multilayer capacitor is characterized in that the first connection surface and the second connection surface face each other, and the width of the first connection surface is smaller than the width of the terminal connection surface .
前記金属端子に相当する少なくとも一対の平板部分が互いに対向するようにパターン形成され、当該平板部分がフレーム連結部によって外枠に連結されたリードフレームを用意する工程と、
前記平板部分をそれぞれ一方向にプレスして屈曲させ、前記端子接続面、前記基板接続面、前記素体支持面、前記第1の連結面、及び前記第2の連結面を形成する工程と、
前記素体支持面に前記素体を載置した後、前記端子電極と前記端子接続面とを接続する工程と、
前記平板部分から前記フレーム連結部を切り離す工程と、を備えたことを特徴とする積層コンデンサの製造方法。 A method for manufacturing a multilayer capacitor according to any one of claims 1 to 5,
Preparing a lead frame in which at least a pair of flat plate portions corresponding to the metal terminals are patterned so as to face each other, and the flat plate portions are connected to an outer frame by a frame connecting portion;
Forming the terminal connection surface, the substrate connection surface, the element body support surface, the first connection surface, and the second connection surface by pressing and bending each of the flat plate portions in one direction;
After placing the element body on the element support surface, connecting the terminal electrode and the terminal connection surface;
And a step of separating the frame connecting portion from the flat plate portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030294A JP4952728B2 (en) | 2009-02-12 | 2009-02-12 | Multilayer capacitor and multilayer capacitor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030294A JP4952728B2 (en) | 2009-02-12 | 2009-02-12 | Multilayer capacitor and multilayer capacitor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010186884A JP2010186884A (en) | 2010-08-26 |
JP4952728B2 true JP4952728B2 (en) | 2012-06-13 |
Family
ID=42767354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009030294A Active JP4952728B2 (en) | 2009-02-12 | 2009-02-12 | Multilayer capacitor and multilayer capacitor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4952728B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5637170B2 (en) * | 2012-04-19 | 2014-12-10 | 株式会社村田製作所 | Multilayer ceramic electronic component and its mounting structure |
JP5673595B2 (en) * | 2012-04-19 | 2015-02-18 | 株式会社村田製作所 | Multilayer ceramic electronic component and its mounting structure |
JP5700721B2 (en) | 2012-08-30 | 2015-04-15 | 太陽誘電株式会社 | Electronic components with terminal board |
KR20150133002A (en) * | 2014-05-19 | 2015-11-27 | 삼성전기주식회사 | Multi-layered ceramic capacitor, multi-layered ceramic capacitor assembly and board having the same mounted thereon |
KR102471341B1 (en) | 2017-06-30 | 2022-11-28 | 삼성전기주식회사 | Electronic component and board having the same mounted thereon |
KR102494331B1 (en) | 2017-10-24 | 2023-02-02 | 삼성전기주식회사 | Multilayered electronic component and board having the same mounted thereon |
KR20240136676A (en) * | 2023-03-07 | 2024-09-19 | 삼성전기주식회사 | Electronic component |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021675A (en) * | 1998-06-30 | 2000-01-21 | Murata Mfg Co Ltd | Lead frame and electronic component manufacturing method using the frame |
JP2001189233A (en) * | 1999-12-28 | 2001-07-10 | Murata Mfg Co Ltd | Layered capacitor |
JP3847265B2 (en) * | 2003-03-20 | 2006-11-22 | Tdk株式会社 | Electronic components |
JP3883528B2 (en) * | 2003-08-19 | 2007-02-21 | Tdk株式会社 | Electronic components |
JP2007329411A (en) * | 2006-06-09 | 2007-12-20 | Sumida Corporation | Surface-mount circuit components with solder pieces |
-
2009
- 2009-02-12 JP JP2009030294A patent/JP4952728B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010186884A (en) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4862900B2 (en) | Multilayer capacitor and multilayer capacitor manufacturing method | |
JP4867999B2 (en) | Multilayer capacitor | |
JP4952728B2 (en) | Multilayer capacitor and multilayer capacitor manufacturing method | |
JP4492540B2 (en) | Multilayer coil component and manufacturing method thereof | |
JP4059181B2 (en) | Manufacturing method of multi-terminal type multilayer ceramic electronic components | |
US9460853B2 (en) | Monolithic ceramic electronic component | |
JP2017175105A (en) | Capacitor and manufacturing method for the same | |
JP6273672B2 (en) | Multilayer feedthrough capacitor | |
JP4618362B2 (en) | Manufacturing method of multilayer capacitor | |
JP5251834B2 (en) | Multilayer capacitor | |
JP2014229869A (en) | Ceramic electronic component | |
JP2020004950A (en) | Laminated electronic component and mounting board thereof | |
JP4209879B2 (en) | Manufacturing method of multilayer capacitor | |
JP4287807B2 (en) | Multilayer capacitor | |
JP4837275B2 (en) | Multilayer capacitor mounting structure | |
JP4618361B2 (en) | Manufacturing method of multilayer capacitor | |
JP4975668B2 (en) | Multilayer capacitor and its mounting structure | |
JP4816708B2 (en) | Manufacturing method of multilayer capacitor | |
JP4539489B2 (en) | Manufacturing method of multilayer capacitor | |
JP4623987B2 (en) | Capacitor and its mounting structure | |
JP2019062023A (en) | Electronic component device | |
JP2006245026A (en) | Multilayer piezoelectric element | |
JP2006100680A (en) | Electronic device package, manufacturing method thereof, and piezoelectric device | |
JP5857871B2 (en) | Multilayer capacitor | |
JP2002359102A (en) | Laminated chip thermistor and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4952728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |