JP4951868B2 - Thin film transistor manufacturing method - Google Patents
Thin film transistor manufacturing method Download PDFInfo
- Publication number
- JP4951868B2 JP4951868B2 JP2005078714A JP2005078714A JP4951868B2 JP 4951868 B2 JP4951868 B2 JP 4951868B2 JP 2005078714 A JP2005078714 A JP 2005078714A JP 2005078714 A JP2005078714 A JP 2005078714A JP 4951868 B2 JP4951868 B2 JP 4951868B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- insulating film
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタ及びその製造方法に関するものである。 The present invention relates to a thin film transistor and a method for manufacturing the same.
近年、電子ペーパーやRFIDタグ等の普及が注目され、その低価格化が求められている。これらにはトランジスタが必要である。しかし、現在のトランジスタ製造プロセスでは真空プロセスとフォトプロセスが必要であり、その製造コストは高い。このため、これらを現実のものとするには、従来のトランジスタよりも安価かつ大量に生産する必要がある。またフレキシブル基材上にトランジスタを形成することも求められている。 In recent years, the spread of electronic paper, RFID tags, and the like has attracted attention, and a reduction in the price has been demanded. These require transistors. However, the current transistor manufacturing process requires a vacuum process and a photo process, and its manufacturing cost is high. Therefore, in order to make them real, it is necessary to produce them at a lower cost and in a larger amount than conventional transistors. There is also a demand for forming a transistor on a flexible substrate.
このため印刷法を用いたトランジスタ、特に有機トランジスタが注目されている(例えば特許文献1参照)。この方法が注目されているのは、以下の理由による。 For this reason, a transistor using a printing method, particularly an organic transistor, has attracted attention (for example, see Patent Document 1). This method is attracting attention for the following reasons.
まず、低温での加工が可能であるので基材に樹脂フィルムを用いることが可能である。また、半導体が有機物であるので、これを溶媒に溶解した溶液を印刷インキと同様に用いた印刷法での加工が可能である。このため基材として樹脂フィルムを用い、これをロール状で製造装置に供給する、いわゆるロール・トゥ・ロールプロセスでの印刷法による製造が可能である。したがって、トランジスタを安価かつ大量に製造できる。 First, since processing at a low temperature is possible, it is possible to use a resin film as a substrate. Further, since the semiconductor is an organic substance, it can be processed by a printing method using a solution obtained by dissolving the semiconductor in a solvent in the same manner as the printing ink. For this reason, a resin film is used as a base material, and this can be manufactured by a printing method in a so-called roll-to-roll process in which the film is supplied in a roll form to a manufacturing apparatus. Therefore, a large number of transistors can be manufactured at low cost.
半導体として有機物を用いた薄膜トランジスタの製法として、ゲート絶縁膜については、基板としてシリコンを用い、その熱酸化膜をゲート絶縁膜として用いた報告が多く、少数の溶液プロセスによりゲート絶縁膜を用いた例でもその方法はスピンコートについてのものが多い。その理由は、スピンコートでは、ゲート絶縁膜として必要な1マイクロメートル程度あるいはそれ以下の厚さの薄膜を容易に得ることが可能だからである。 As a method of manufacturing a thin film transistor using an organic substance as a semiconductor, there are many reports using a silicon as a substrate and a thermal oxide film as a gate insulating film for a gate insulating film, and an example using a gate insulating film by a small number of solution processes. However, there are many methods for spin coating. The reason is that in spin coating, it is possible to easily obtain a thin film having a thickness of about 1 micrometer or less necessary as a gate insulating film.
しかし、スピンコートではロール・トゥ・ロールプロセスへの適用は困難であり、それ以外の方法でゲート絶縁膜を形成することが必要となる。ただしこの場合、以下のような制約事項がある。 However, spin coating is difficult to apply to a roll-to-roll process, and it is necessary to form a gate insulating film by other methods. However, in this case, there are the following restrictions.
すなわち、電極形成を印刷法で行おうとすると、現状ではスクリーン印刷法が最適であるが、その場合、電極材料の導電性および断線を回避するといった実用上の観点から、通常その厚さは10から20ミクロンとすることが求められる。 That is, when the electrode is formed by the printing method, the screen printing method is optimal at present, but in that case, from the practical viewpoint of avoiding the conductivity and disconnection of the electrode material, the thickness is usually from 10 It is required to be 20 microns.
したがってこのような場合、すなわちゲート電極を所定の基材にスクリーン印刷で形成した場合、その表面にゲート絶縁膜をピンホールなく均一な膜厚で形成する必要があるが、ゲート電極の膜厚が厚いことによる基板表面の凹凸に追従するためには、ゲート絶縁膜の厚さをゲート電極と同程度にする必要がある。 Therefore, in this case, that is, when the gate electrode is formed on a predetermined substrate by screen printing, it is necessary to form a gate insulating film on the surface with a uniform film thickness without a pinhole. In order to follow the unevenness of the substrate surface due to the thickness, the thickness of the gate insulating film needs to be the same as that of the gate electrode.
しかし、この場合ゲート絶縁膜が厚くなりすぎるため、実際に薄膜トランジスタを構成できたとしても、それを動作させるためのゲート電圧が非常に高くなるため、現実的には利用が困難である。 However, in this case, since the gate insulating film becomes too thick, even if the thin film transistor can be actually formed, the gate voltage for operating the thin film transistor becomes very high, so that it is practically difficult to use.
これを回避する手段のひとつとして、ゲート絶縁膜としてあらかじめ製膜された樹脂フィルムを用いることが考えられる。 As one means for avoiding this, it is conceivable to use a resin film formed in advance as a gate insulating film.
そして実際にその手段で有機トランジスタを作製した研究報告として、非特許文献1、2などが挙げられる。 Non-patent documents 1 and 2 can be cited as research reports on actually producing organic transistors by that means.
しかし、これらの研究においても半導体や電極については真空プロセスやフォトプロセスを用いており、結果的には高コストのトランジスタ作製プロセスとなっている。また、具体的なロール・トゥ・ロールプロセスについての言及はされていない。 However, in these studies, vacuum processes and photo processes are used for semiconductors and electrodes, resulting in a high-cost transistor manufacturing process. There is no mention of a specific roll-to-roll process.
また一方で、ゲート絶縁膜の比誘電率によりゲート絶縁膜上に形成される半導体膜の形態が異なり、得られるトランジスタ特性が異なることが指摘されている(非特許文献3)。 On the other hand, it has been pointed out that the form of the semiconductor film formed on the gate insulating film differs depending on the relative dielectric constant of the gate insulating film, and the transistor characteristics obtained are different (Non-Patent Document 3).
非特許文献3によれば、ゲート絶縁膜の比誘電率が高い場合、半導体膜との界面においてゲート絶縁膜の極性の影響により、半導体膜中のキャリヤの局在化が起こるためとされている。 According to Non-Patent Document 3, when the relative dielectric constant of the gate insulating film is high, carriers are localized in the semiconductor film due to the influence of the polarity of the gate insulating film at the interface with the semiconductor film. .
ゲート絶縁膜として樹脂フィルムを用いる場合、コストおよび熱安定性などの問題から主としてポリエステルフィルムを用いるが、この場合比誘電率が3程度となり半導体膜中のキャリヤは局在化され、得られるキャリヤ移動度は低くなる。
本発明はそのような問題点に鑑みてなされたものであり、安価で、高い絶縁性を持つ絶縁膜を用い、トランジスタ特性を向上させた、薄膜トランジスタおよびその製造方法を提供することを課題とする。 The present invention has been made in view of such problems, and it is an object of the present invention to provide a thin film transistor and a method of manufacturing the same, which are inexpensive and have an improved insulating property using an insulating film having high insulating properties. .
請求項1記載の発明は、少なくともウェブ状の第1のゲート絶縁膜を巻き出す工程、巻き出された第1のゲート絶縁膜の片面にゲート電極、他方の面に第2のゲート絶縁膜を製膜した後に、ソース電極およびドレイン電極を形成し、しかる後に、半導体膜を形成する工程、ゲート電極、第2のゲート絶縁膜、ソース電極、ドレイン電極、半導体膜の形成された樹脂フィルムを巻き取る工程を有することを特徴とする薄膜トランジスタの製造方法としたものである。
The invention of claim 1 wherein the step of unwinding at least a web-shaped first gate insulation film, unwound first sided gate electrode of the gate insulating film, a second gate insulating film on the other surface After forming the film, the source electrode and the drain electrode are formed, and then the step of forming the semiconductor film , the gate electrode, the second gate insulating film, the source electrode, the drain electrode, and the resin film on which the semiconductor film is formed are wound. The present invention provides a method for manufacturing a thin film transistor characterized by having a step of taking.
請求項2記載の発明は、前記第2のゲート絶縁膜がグラビア印刷により形成されることを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法としたものである。
According to a second aspect of the present invention, there is provided the thin film transistor manufacturing method according to the first or second aspect, wherein the second gate insulating film is formed by gravure printing .
請求項3記載の発明は、前記第1のゲート絶縁膜が厚さ0.1から2ミクロンのポリエチレンテレフタレートもしくはポリエチレンナフタレートであることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法としたものである。 The invention according to claim 3 is characterized in that the first gate insulating film is polyethylene terephthalate or polyethylene naphthalate having a thickness of 0.1 to 2 microns. It is what.
以上説明したように、本発明によれば第1のゲート絶縁膜として樹脂フィルムを用い、該樹脂フィルムの片方の面、すなわち半導体膜を形成する面に第2のゲート絶縁膜として該第1のゲート絶縁膜よりも比誘電率の低い層を設けることにより、安価で高い絶縁性を保ち且つ高いトランジスタ特性をもつ薄膜トランジスタ及びその製造方法とすることが出来る。 As described above, according to the present invention, a resin film is used as the first gate insulating film, and the first gate insulating film is formed on one surface of the resin film, that is, the surface on which the semiconductor film is formed. By providing a layer having a relative dielectric constant lower than that of the gate insulating film, a thin film transistor having high transistor characteristics while maintaining high insulation can be obtained, and a method for manufacturing the thin film transistor.
本発明の実施形態における第1のゲート絶縁膜に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリエチレンナフタレート(PEN)などのポリエステル、ポリイミド、ポリエチレン、ポリプロピレン、ポリエーテルスルホン、ポリカーボネートなどがある。但し、前述のようにコストや熱安定性を考慮するとPETやPENなどのポリエステルが望ましい。 The material used for the first gate insulating film in the embodiment of the present invention is not particularly limited. Examples of commonly used materials include polyesters such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyimide, and polyethylene. , Polypropylene, polyethersulfone, polycarbonate and the like. However, polyesters such as PET and PEN are desirable in consideration of cost and thermal stability as described above.
また、前記第1のゲート絶縁膜の厚さは0.1から2ミクロンの範囲内であることが望ましい。2ミクロンを超えるとトランジスタを動作させる場合のゲート電圧が高くなり、0.1ミクロン以下であるとフィルムとしての強度が保てなくなるからである。 The first gate insulating film preferably has a thickness in the range of 0.1 to 2 microns. If it exceeds 2 microns, the gate voltage for operating the transistor increases, and if it is 0.1 microns or less, the strength as a film cannot be maintained.
本発明の実施形態における第2のゲート絶縁膜に用いられる材料は第1のゲート絶縁膜に用いられる樹脂フィルムよりも比誘電率が低い材料であれば特に限定されるものではないが、比誘電率が1.5より小さい材料は現状では入手困難であり、また第1のゲート絶縁膜よりも比誘電率を低くすること、および半導体膜との界面における半導体膜中のキャリヤの局在化を抑えるためには2.5以下が望ましい。また、比誘電率を下げる方法として、空気を内包した多孔質材料が用いられることもある。一般に用いられる材料として、フッ素樹脂やパーフロロ環状重合体、フッ素化ポリイミドなどのフッ素化樹脂、ポリフェニレンオキシド樹脂、非晶性ポリオレフィン樹脂、シンジオタクチックポリスチレンなどがあるが、耐熱性や耐溶剤性、溶液からの塗布法による製膜を考慮するとパーフロロ環状重合体が望ましい。また、第2のゲート絶縁膜の形成方法としては蒸着やスパッタなどの乾式製膜法やグラビア印刷やダイコートなどの湿式製膜法など、公知の方法を用いることが出来る。 The material used for the second gate insulating film in the embodiment of the present invention is not particularly limited as long as it has a lower dielectric constant than the resin film used for the first gate insulating film. A material having a ratio of less than 1.5 is difficult to obtain at present, and the dielectric constant is made lower than that of the first gate insulating film, and carriers in the semiconductor film are localized at the interface with the semiconductor film. In order to suppress it, 2.5 or less is desirable. In addition, as a method for reducing the relative permittivity, a porous material containing air may be used. Commonly used materials include fluorinated resins, perfluorocyclic polymers, fluorinated resins such as fluorinated polyimide, polyphenylene oxide resins, amorphous polyolefin resins, and syndiotactic polystyrene. In view of the film formation by coating method, perfluoro cyclic polymer is desirable. As the method for forming the second gate insulating film, a known method such as a dry film forming method such as vapor deposition or sputtering, or a wet film forming method such as gravure printing or die coating can be used.
前記第2のゲート絶縁膜の厚さは1ミクロン以下であることが望ましい。前述のようにゲート絶縁膜の合計の厚さが厚いとトランジスタを動作させる場合のゲート電圧が高くなるためである。また、第2のゲート絶縁膜は第1のゲート絶縁膜の表面を覆っていれば良く、そのため単分子膜以上の厚さであれば良い。 The thickness of the second gate insulating film is preferably 1 micron or less. This is because, as described above, when the total thickness of the gate insulating film is thick, the gate voltage when the transistor is operated becomes high. In addition, the second gate insulating film only needs to cover the surface of the first gate insulating film, and thus may have a thickness equal to or greater than that of the monomolecular film.
本発明の実施形態において、電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀やカーボン、ニッケルなどの金属粒子を導電材料として用いた厚膜ペーストなどがあるが、コストを勘案し印刷法で電極を形成することを考慮すると金属コロイド粒子を分散させた溶液若しくは金属粒子を導電材料として用いた厚膜ペーストなどが望ましい。また、電極の形成方法としては、蒸着やスパッタなどの製膜法やグラビア印刷やスクリーン印刷、インクジェットなどの塗布法など、公知の方法を用いることが出来る。 In the embodiment of the present invention, the material used as the electrode material is not particularly limited, but generally used materials include metals such as gold, platinum, nickel, and indium tin oxide, or thin films of oxide or poly ( Ethylenedioxythiophene) / polystyrene sulfonate (PEDOT / PSS), conductive polymer such as polyaniline, metal colloidal particles such as gold, silver, nickel, or metal particles such as silver, carbon, nickel, etc. The thick film paste using a solution in which metal colloidal particles are dispersed or the metal particles as a conductive material is preferable in consideration of forming electrodes by a printing method in consideration of cost. In addition, as a method for forming the electrode, a known method such as a film forming method such as vapor deposition or sputtering, or a coating method such as gravure printing, screen printing, or inkjet can be used.
本発明の実施形態において、半導体として用いられる材料は特に限定されるものではないが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。即ち、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いることができる。さらに半導体層としては、InGaZnO系、InGaO系、ZnGaO系、InZnO系、ZnO、SnO2等の酸化物半導体が使用可能である。 In the embodiment of the present invention, a material used as a semiconductor is not particularly limited, but it is desirable to use an organic semiconductor to which a printing method can be applied in consideration of cost reduction, flexibility, and area increase. That is, high molecular organic semiconductor materials such as polythiophene, polyallylamine, fluorenebithiophene copolymers, and derivatives thereof, and low molecular organic semiconductor materials such as pentacene, tetracene, copper phthalocyanine, perylene, and derivatives thereof. Can be used. Carbon compounds such as carbon nanotubes or fullerenes, semiconductor nanoparticle dispersions, and the like can also be used as semiconductor materials. Furthermore, as the semiconductor layer, an oxide semiconductor such as InGaZnO-based, InGaO-based, ZnGaO-based, InZnO-based, ZnO, or SnO 2 can be used.
有機半導体の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることが出来る。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したインクジェット法若しくはグラビア印刷を用いることが望ましい。 As a method for printing the organic semiconductor, known methods such as gravure printing, offset printing, screen printing, and inkjet method can be used. In general, since the organic semiconductor has a low solubility in a solvent, it is desirable to use an inkjet method or gravure printing suitable for printing a low viscosity solution.
また、本発明の薄膜トランジスタにはさらに支持基材を貼り合わせることが出来る。このような支持基材としては、ポリエステル、ポリイミド、ポリエチレン、ポリプロピレン
、ポリエーテルスルホン、ポリカーボネートなどの樹脂フィルムを用いることが出来るが、コストおよび熱安定性を考慮するとポリエステルフィルムが最良である。
In addition, a supporting substrate can be further bonded to the thin film transistor of the present invention. As such a supporting base material, a resin film such as polyester, polyimide, polyethylene, polypropylene, polyethersulfone, and polycarbonate can be used, but a polyester film is the best in consideration of cost and thermal stability.
本発明の薄膜トランジスタは、第1のゲート絶縁膜としての樹脂フィルムを基材としてゲート電極、第2のゲート絶縁膜、ソース電極、ドレイン電極、半導体膜を上述したような方法で形成するものである。また、本発明では図1に示すようにウェブ状の樹脂フィルムを巻き出し、片面にゲート電極、他方の面に第2のゲート絶縁膜、ソース電極、ドレイン電極、半導体膜を形成された樹脂フィルムを巻き取るいわゆるロール・トゥ・ロール法を用いて製造することが出来る。 In the thin film transistor of the present invention, a gate electrode, a second gate insulating film, a source electrode, a drain electrode, and a semiconductor film are formed by the above-described method using a resin film as a first gate insulating film as a base material. . Further, in the present invention, as shown in FIG. 1, a web-like resin film is unwound, and a gate electrode is formed on one surface, and a second gate insulating film, source electrode, drain electrode, and semiconductor film are formed on the other surface. Can be manufactured using a so-called roll-to-roll method.
さらに、図3に示すようにロール・トゥ・ロール法により樹脂フィルム上にゲート電極、第2のゲート絶縁膜、ソース電極、ドレイン電極、半導体膜を形成する際、樹脂フィルムに剥離可能な弱粘着性の粘着層を有する支持体を貼り合わせ、形成後に剥離することも出来る。 Furthermore, as shown in FIG. 3, when forming a gate electrode, a second gate insulating film, a source electrode, a drain electrode, and a semiconductor film on a resin film by a roll-to-roll method, weak adhesion that can be peeled off to the resin film A support having an adhesive layer can be bonded and peeled off after formation.
また、図5に示すようにウェブ状の樹脂フィルムを巻き出し、片面に第2のゲート絶縁膜、ソース電極、ドレイン電極、半導体膜を形成し、他方の面に予め他の支持基材上に設けたゲート電極と対向して貼り合わせることによりゲート電極を形成することもできる。 Further, as shown in FIG. 5, a web-like resin film is unwound, a second gate insulating film, a source electrode, a drain electrode, and a semiconductor film are formed on one surface, and the other surface is previously placed on another supporting substrate. The gate electrode can also be formed by being attached to face the provided gate electrode.
以下、実施例を基に具体的に説明する。 Hereinafter, specific description will be given based on examples.
図1に示すように、第1のゲート絶縁膜11として厚さ1.2ミクロンのPENフィルム(帝人デュポン製テオネックスQ70、比誘電率2.9)を用い、ゲート電極13として銀およびカーボンを導電材料とする厚膜ペースト(アサヒ化学研究所製)を用いてスクリーン印刷機20により印刷、150℃で30分乾燥機23で乾燥して形成した。続いて密着性向上のための前処理として第1のゲート絶縁膜を酸素プラズマ処理し、第2のゲート絶縁膜12としてパーフロロ環状重合体(旭硝子製サイトップ、比誘電率2.1)をフッ素系溶媒(旭硝子製CT−Solv.180)に溶解させた溶液(CTX−805A)をダイコーター21により製膜、100℃で30分乾燥機23で乾燥して膜厚0.4ミクロンで形成した。密着性向上のために第2のゲート絶縁膜上にアルゴンプラズマ処理を施し、ソース電極、ドレイン電極14として銀およびカーボンを導電材料とする厚膜ペースト(アサヒ化学研究所製)を用いてスクリーン印刷機20により印刷、150℃で30分乾燥機23で乾燥して形成した。しかる後、半導体膜15としてポリ(3−ヘキシルチオフェン)(シグマアルドリッチジャパン製)のアニソール溶液をインクジェット装置22で印刷、100℃で乾燥機23で乾燥して形成した。この結果、図2に示すような第1のゲート絶縁膜として樹脂フィルムを用い、片面にゲート電極、他方の面に第1のゲート絶縁膜より比誘電率の低い第2のゲート絶縁膜、ソース電極、ドレイン電極、半導体膜を形成した薄膜トランジスタ10を形成することが出来た。 As shown in FIG. 1, a PEN film having a thickness of 1.2 microns (Teonex Q70 manufactured by Teijin DuPont, relative dielectric constant 2.9) is used as the first gate insulating film 11, and silver and carbon are conductive as the gate electrode 13. Using a thick film paste (manufactured by Asahi Chemical Research Laboratories) as a material, printing was performed with a screen printer 20 and drying was performed with a dryer 23 at 150 ° C. for 30 minutes. Subsequently, as a pretreatment for improving adhesion, the first gate insulating film is treated with oxygen plasma, and the second gate insulating film 12 is a perfluoro cyclic polymer (Cytop, manufactured by Asahi Glass Co., Ltd., having a relative dielectric constant of 2.1). A solution (CTX-805A) dissolved in a system solvent (Asahi Glass Co., Ltd. CT-Solv.180) was formed into a film with a die coater 21 and dried with a dryer 23 at 100 ° C. for 30 minutes to form a film thickness of 0.4 microns. . Argon plasma treatment is performed on the second gate insulating film to improve adhesion and screen printing is performed using a thick film paste (manufactured by Asahi Chemical Research Laboratories) using silver and carbon as the conductive material for the source and drain electrodes 14. It was formed by printing with a machine 20 and drying with a dryer 23 at 150 ° C. for 30 minutes. Thereafter, an anisole solution of poly (3-hexylthiophene) (manufactured by Sigma-Aldrich Japan) was printed as the semiconductor film 15 with the ink jet device 22 and dried at 100 ° C. with the dryer 23. As a result, a resin film is used as the first gate insulating film as shown in FIG. 2, the gate electrode on one side, the second gate insulating film having a lower relative dielectric constant than the first gate insulating film on the other side, and the source A thin film transistor 10 in which an electrode, a drain electrode, and a semiconductor film were formed could be formed.
図3に示すように、第1のゲート絶縁膜11として厚さ1.2ミクロンのPENフィルム(帝人デュポン製テオネックスQ70、比誘電率2.9)を用い、支持基材として厚さ100ミクロンのPET上に熱発泡粘着層が形成された再剥離粘着フィルム16(ソマール製PS213−TE)とラミネーター24で貼り合わせた。ゲート電極13として銀およびカーボンを導電材料とする厚膜ペースト(アサヒ化学研究所製)を用いてスクリーン印刷機20により印刷、150℃で30分乾燥機23で乾燥して形成すると同時に、150℃で熱発泡粘着層が発泡した支持基材を剥がした。続いて支持基材として粘着フィルム17(日東電工製TP300)をラミネーター24で貼り合わせた後、密着性向上のための前処理として第1のゲート絶縁膜を酸素プラズマ処理し、第2のゲート絶縁膜12とし
てパーフロロ環状重合体(旭硝子製サイトップ、比誘電率2.1)をフッ素系溶媒(旭硝子製CT−Solv.180)に溶解させた溶液(CTX−805A)をダイコーター21により製膜、100℃で30分乾燥機23で乾燥して膜厚0.4ミクロンで形成した。密着性向上のために第2のゲート絶縁膜上にアルゴンプラズマ処理を施し、ソース電極、ドレイン電極14として銀およびカーボンを導電材料とする厚膜ペースト(アサヒ化学研究所製)を用いてスクリーン印刷機20により印刷、150℃で30分乾燥機23で乾燥して形成した。しかる後、半導体膜15としてポリ(3−ヘキシルチオフェン)(シグマアルドリッチジャパン製)のアニソール溶液をインクジェット装置22で印刷、100℃で乾燥機23で乾燥して形成した。この結果、図4に示すような粘着フィルムを支持基材上に第1のゲート絶縁膜として樹脂フィルムを用い、片面にゲート電極、他方の面に第1のゲート絶縁膜より比誘電率の低い第2のゲート絶縁膜、ソース電極、ドレイン電極、半導体膜を形成した薄膜トランジスタを形成することが出来た。
As shown in FIG. 3, a PEN film having a thickness of 1.2 microns (Teonex Q70 manufactured by Teijin DuPont, relative dielectric constant 2.9) is used as the first gate insulating film 11, and a supporting substrate having a thickness of 100 microns is used. A re-peeling adhesive film 16 (PSamar-made by Somar) with a thermal foaming adhesive layer formed on PET and a laminator 24 were attached. The gate electrode 13 is formed by using a thick film paste (manufactured by Asahi Chemical Research Laboratories) using silver and carbon as a conductive material, printed by a screen printer 20, dried by a dryer 23 at 150 ° C. for 30 minutes, Then, the support base material with the foamed heat foaming adhesive layer was peeled off. Subsequently, an adhesive film 17 (TP300 manufactured by Nitto Denko) as a supporting base material is pasted together with a laminator 24, and then the first gate insulating film is subjected to oxygen plasma treatment as a pretreatment for improving adhesion, thereby providing a second gate insulation. A film (CTX-805A) in which a perfluorocyclic polymer (Cytop from Asahi Glass Co., relative dielectric constant of 2.1) is dissolved in a fluorine-based solvent (CT-Solv. 180 manufactured by Asahi Glass Co., Ltd.) is formed into a film by the die coater 21 The film was dried with a dryer 23 at 100 ° C. for 30 minutes to form a film having a thickness of 0.4 microns. Argon plasma treatment is performed on the second gate insulating film to improve adhesion and screen printing is performed using a thick film paste (manufactured by Asahi Chemical Research Laboratories) using silver and carbon as the conductive material for the source and drain electrodes 14. It was formed by printing with a machine 20 and drying with a dryer 23 at 150 ° C. for 30 minutes. Thereafter, an anisole solution of poly (3-hexylthiophene) (manufactured by Sigma-Aldrich Japan) was printed as the semiconductor film 15 with the ink jet device 22 and dried at 100 ° C. with the dryer 23. As a result, a pressure sensitive adhesive film as shown in FIG. 4 is used as a first gate insulating film on a supporting substrate, a gate electrode on one side, and a relative dielectric constant lower than that of the first gate insulating film on the other side. A thin film transistor in which the second gate insulating film, the source electrode, the drain electrode, and the semiconductor film were formed could be formed.
図5に示すように、第1のゲート絶縁膜11として厚さ1.2ミクロンのPENフィルム(帝人デュポン製テオネックスQ70、比誘電率2.9)を用い、続いて密着性向上のための前処理として第1のゲート絶縁膜を酸素プラズマ処理し、第2のゲート絶縁膜12としてパーフロロ環状重合体(旭硝子製サイトップ、比誘電率2.1)をフッ素系溶媒(旭硝子製CT−Solv.180)に溶解させた溶液(CTX−805A)をダイコーター21により製膜、100℃で30分乾燥機23で乾燥して膜厚0.4ミクロンで形成した。密着性向上のために第2のゲート絶縁膜上にアルゴンプラズマ処理を施し、ソース電極、ドレイン電極14として銀およびカーボンを導電材料とする厚膜ペースト(アサヒ化学研究所製)を用いてスクリーン印刷機20により印刷、150℃で30分乾燥機23で乾燥して形成した。しかる後、半導体膜15としてポリ(3−ヘキシルチオフェン)(シグマアルドリッチジャパン製)のアニソール溶液をインクジェット装置22で印刷、100℃で乾燥機23で乾燥して形成した。一方で、支持基材18として厚さ125ミクロンのPENフィルム(帝人デュポン製テオネックスQ51)を用い、ゲート電極13として銀およびカーボンを導電材料とする厚膜ペースト(アサヒ化学研究所製)を用いてスクリーン印刷機20により印刷、150℃で30分乾燥機23で乾燥して形成した。続いて接着剤19として不飽和ポリエステル(東洋紡製バイロン300)をグラビア印刷機25で0.2ミクロン塗布し、80℃で20分乾燥させた。しかる後、第1のゲート絶縁膜上に形成したソース電極、ドレイン電極と支持基材上のゲート電極を対向させてラミネーターで貼り合わせた。この結果、図6に示すような予め他の支持基材上に形成したゲート電極と、第1のゲート絶縁膜上に形成した第2のゲート絶縁膜、ソース電極、ドレイン電極、半導体膜とを貼り合わせる事により薄膜トランジスタを作製することが出来た。 As shown in FIG. 5, a PEN film having a thickness of 1.2 microns (Teonex Q70 manufactured by Teijin DuPont, relative dielectric constant 2.9) is used as the first gate insulating film 11, and then, the first gate insulating film 11 is used to improve adhesion. As the treatment, the first gate insulating film was subjected to oxygen plasma treatment, and as the second gate insulating film 12, a perfluorocyclic polymer (Cytop manufactured by Asahi Glass Co., relative dielectric constant 2.1) was used as a fluorine-based solvent (CT-Solv. Manufactured by Asahi Glass Co., Ltd.). The solution (CTX-805A) dissolved in 180) was formed into a film with a die coater 21 and dried with a dryer 23 at 100 ° C. for 30 minutes to form a film having a thickness of 0.4 microns. Argon plasma treatment is performed on the second gate insulating film to improve adhesion and screen printing is performed using a thick film paste (manufactured by Asahi Chemical Research Laboratories) using silver and carbon as the conductive material for the source and drain electrodes 14. It was formed by printing with a machine 20 and drying with a dryer 23 at 150 ° C. for 30 minutes. Thereafter, an anisole solution of poly (3-hexylthiophene) (manufactured by Sigma-Aldrich Japan) was printed as the semiconductor film 15 with the ink jet device 22 and dried at 100 ° C. with the dryer 23. On the other hand, a 125 micron thick PEN film (Teonex Q51 made by Teijin DuPont) is used as the support substrate 18, and a thick film paste (made by Asahi Chemical Research Laboratories) using silver and carbon as the conductive material is used as the gate electrode 13. It was formed by printing with a screen printer 20 and drying with a dryer 23 at 150 ° C. for 30 minutes. Subsequently, 0.2 μm of unsaturated polyester (Byron 300 manufactured by Toyobo Co., Ltd.) was applied as an adhesive 19 with a gravure printing machine 25 and dried at 80 ° C. for 20 minutes. Thereafter, the source electrode and the drain electrode formed on the first gate insulating film and the gate electrode on the supporting base material were made to face each other with a laminator. As a result, a gate electrode previously formed on another supporting substrate as shown in FIG. 6 and a second gate insulating film, source electrode, drain electrode, and semiconductor film formed on the first gate insulating film are obtained. A thin film transistor could be fabricated by pasting together.
10…薄膜トランジスタ
11…第1のゲート絶縁膜
12…第2のゲート絶縁膜
13…ゲート電極
14…ソース電極、ドレイン電極
15…半導体膜
16…再剥離粘着フィルム
17…粘着フィルム
18…支持基材
19…接着剤
20…スクリーン印刷機
21…ダイコーター
22…インクジェット装置
23…乾燥機
24…ラミネーター
25…グラビア印刷機
DESCRIPTION OF SYMBOLS 10 ... Thin-film transistor 11 ... 1st gate insulating film 12 ... 2nd gate insulating film 13 ... Gate electrode 14 ... Source electrode, drain electrode 15 ... Semiconductor film 16 ... Re-peeling adhesive film 17 ... Adhesive film 18 ... Support base material 19 ... Adhesive 20 ... Screen printer 21 ... Die coater 22 ... Inkjet device 23 ... Dryer 24 ... Laminator 25 ... Gravure printer
Claims (3)
3. The method of manufacturing a thin film transistor according to claim 1, wherein the first gate insulating film is polyethylene terephthalate or polyethylene naphthalate having a thickness of 0.1 to 2 microns.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005078714A JP4951868B2 (en) | 2005-03-18 | 2005-03-18 | Thin film transistor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005078714A JP4951868B2 (en) | 2005-03-18 | 2005-03-18 | Thin film transistor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261493A JP2006261493A (en) | 2006-09-28 |
JP4951868B2 true JP4951868B2 (en) | 2012-06-13 |
Family
ID=37100375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005078714A Expired - Fee Related JP4951868B2 (en) | 2005-03-18 | 2005-03-18 | Thin film transistor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4951868B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101707260B1 (en) * | 2009-09-24 | 2017-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
CN104507685B (en) * | 2012-08-06 | 2017-06-09 | 株式会社尼康 | Transfer device and substrate board treatment |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003034502A1 (en) * | 2001-10-11 | 2003-04-24 | Koninklijke Philips Electronics N.V. | Thin film transistor device and method of manufacturing same |
EP2204861A1 (en) * | 2001-12-19 | 2010-07-07 | Merck Patent GmbH | Organic field effect transistor with an organic dielectric |
JP2003234473A (en) * | 2002-02-06 | 2003-08-22 | Canon Inc | Method for manufacturing organic semiconductor element |
US7741116B2 (en) * | 2002-03-06 | 2010-06-22 | University Of Cincinnati | Surgical device for skin therapy or testing |
JP2004055649A (en) * | 2002-07-17 | 2004-02-19 | Konica Minolta Holdings Inc | Organic thin-film transistor and method of manufacturing the same |
JP2004273514A (en) * | 2003-03-05 | 2004-09-30 | Konica Minolta Holdings Inc | Organic thin film transistor and its manufacturing method |
JP4124455B2 (en) * | 2003-06-24 | 2008-07-23 | 株式会社リコー | Wiring transfer sheet, wiring board, and transistor manufacturing method |
KR100995451B1 (en) * | 2003-07-03 | 2010-11-18 | 삼성전자주식회사 | Organic Thin Film Transistor comprising Gate Insulator having Multi-layered Structure |
JP4729843B2 (en) * | 2003-10-15 | 2011-07-20 | 凸版印刷株式会社 | Thin film transistor manufacturing method |
JP2006073774A (en) * | 2004-09-02 | 2006-03-16 | Matsushita Electric Ind Co Ltd | Thin film transistor and its manufacturing method |
-
2005
- 2005-03-18 JP JP2005078714A patent/JP4951868B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006261493A (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8481993B2 (en) | Semiconductor composite film, method for forming semiconductor composite film, thin film transistor, method for manufacturing thin film transistor, and electronic apparatus | |
JP2006186294A (en) | Thin film transistor and its manufacturing method | |
WO2007026778A1 (en) | Transistor, organic semiconductor device, and method for manufacture of the transistor or device | |
JP5598410B2 (en) | Organic semiconductor device manufacturing method and organic semiconductor device | |
JP2006013433A (en) | Thin-film transistor | |
US20110117695A1 (en) | Fabrication method of organic thin-film transistors | |
JP4729843B2 (en) | Thin film transistor manufacturing method | |
JP2007273594A (en) | Field-effect transistor | |
US20200266353A1 (en) | Organic thin film transistor, and fabricating method thereof | |
JP4951868B2 (en) | Thin film transistor manufacturing method | |
JP5760360B2 (en) | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR | |
JP4443944B2 (en) | Transistor and manufacturing method thereof | |
JP2009239033A (en) | Method of manufacturing organic thin-film transistor and/or organic thin-film transistor array, organic thin-film transistor, and organic thin-film transistor array | |
JP5532553B2 (en) | Thin film transistor, thin film transistor manufacturing method, thin film transistor array, and image display device | |
JP5891625B2 (en) | Organic semiconductor device manufacturing method and organic semiconductor device | |
Mishra et al. | Completely printed flexible carbon nanotube based transistor using poly-vinyl alcohol (PVA) as gate dielectric via aerosol jet printing | |
JP2012209465A (en) | Manufacturing method of field effect transistor and manufacturing apparatus used therefor | |
JP2016163029A (en) | Thin film transistor array, thin film transistor array manufacturing method and pixel display device | |
JP5098159B2 (en) | Thin film transistor manufacturing method | |
JP2007234974A (en) | Organic thin film transistor | |
Itoh et al. | Fabrication of Polymer-Based Transistors with Carbon Nanotube Source Drain Electrodes Using Softlithography Techniques | |
JP2006186293A (en) | Method of manufacturing thin film transistor | |
JP2007134547A (en) | Transistor and its manufacturing method | |
JP6303358B2 (en) | Thin film transistor | |
JP5254540B2 (en) | Transistor, organic semiconductor device, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |