Nothing Special   »   [go: up one dir, main page]

JP4945726B2 - 薄膜装置の製造方法 - Google Patents

薄膜装置の製造方法 Download PDF

Info

Publication number
JP4945726B2
JP4945726B2 JP2004321812A JP2004321812A JP4945726B2 JP 4945726 B2 JP4945726 B2 JP 4945726B2 JP 2004321812 A JP2004321812 A JP 2004321812A JP 2004321812 A JP2004321812 A JP 2004321812A JP 4945726 B2 JP4945726 B2 JP 4945726B2
Authority
JP
Japan
Prior art keywords
layer
transfer
peeling
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004321812A
Other languages
English (en)
Other versions
JP2006135051A (ja
Inventor
泰明 小平
光敏 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004321812A priority Critical patent/JP4945726B2/ja
Publication of JP2006135051A publication Critical patent/JP2006135051A/ja
Application granted granted Critical
Publication of JP4945726B2 publication Critical patent/JP4945726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、薄膜装置の基板間転写技術を使用した薄膜装置の製造方法における帯電防止に関する。
液晶表示装置(LCD)、電界発光(エレクトロルミネッセンス:EL)表示装置のような半導体応用装置では、変形や落下による壊れ防止、柔軟性、軽量化等の理由などにより下地基板にプラスチック基板を使用することが望ましい場合がある。しかし、プラスチック基板は、半導体装置製造で必要とされる高温プロセスに対する耐熱性が無いため、プラスチック基板上に通常の半導体製造プロセスによって半導体装置を形成することができない。
従来、プラスチック基板上に半導体装置を形成するための技術として、薄膜半導体装置を耐熱の製造元基板上に形成した後、該基板から薄膜半導体装置が形成されている素子形成層(被転写層)を剥離し、これを第2転写基板であるプラスチック基板に貼り付けることによって半導体応用装置を製造する転写技術があった。これらの転写技術は、例えば、特開平10−125929号公報、特開平10−125930号公報、特開平10−125931号公報に、「剥離方法」等として詳細に説明されている。
特開平10−125929号公報 特開平10−125930号公報 特開平10−125931号公報
しかしながら、上記転写技術では、製造工程において電荷が剥離層の層内または界面等に留まることがあった。薄膜素子に近接した剥離層に電荷が蓄積されていると、半導体膜の性能を悪化させる場合があった。
そこで、本発明は、転写技術を利用した薄膜装置の製造工程で蓄積される電荷を効果的に除去しうる薄膜装置の製造方法を提供することを目的とする。
上記課題を解決するために、第1の発明の薄膜装置の製造方法は、転写元基板上に、導電性を有する第1剥離層を形成する工程と、第1剥離層上に薄膜素子を含む被転写層を形成する工程と、第1剥離層へ電気的に接続可能に開口部を形成する工程と、開口部に放電用端子を接触させることにより第1剥離層に蓄積された電荷を除去する工程と、被転写層を第1転写基板に接合する工程と、第1剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより転写元基板を剥離する工程と、を備えることを特徴とする。
上記工程において、薄膜素子を含む被転写層を形成する場合等に、第1剥離層に電荷を生じてしまう。しかし、本工程によれば、被転写層を形成する際に、第1剥離層に電気的な接触を確保しうる開口部が設けられるので、必要に応じてこの開口部を通して第1剥離層に電気的な接続を確保して電荷を取り除くことが可能である。したがって、製造工程等において第1剥離層に生じた電荷を効果的に除去することが可能である。特に電荷を除去する工程を含み、被転写層形成過程で生じた電荷をその場で取り去ることが可能であるため、薄膜素子を電荷による悪影響から効果的に守ることができる。
なお、前記開口部は、第1剥離層に電気的に接続可能な開口を設けることが可能な方法総てを含み、例えば、下地となる層を形成後に大きめに開口部を形成し、その後層形成を重ねながら第1剥離層を露出した状態を確保する方法、被転写層を形成後に所定の位置に孔形成工程により開口させて設ける方法を含む。
また、第1剥離層からの電荷の除去は、被剥離層形成後に行う必要はなく、剥離層形成直後や被転写層の形成の間に適宜実行させることを含む。
ここで、本発明において「転写元基板」はガラス基板等、薄膜素子の製造工程の高温プロセスに耐性のある基板が好ましく、一方「転写基板」は、そのような耐性に対する制限が不要な多様な材料が適用可能である。例えば転写基板として、可撓性を有するプラスチック基板、安価なガラスやセラミックなどの基板が使用可能である。
また本発明において、「剥離層」は、光の照射によって原子間又は分子間の結合力が消失又は減少する材料で形成されていることが好ましい。このような性質を有していれば、光の照射によって容易に物理的な結合力を消滅又は減少させ、剥離作業を簡単にできるからである。このような材料としては、アモルファスシリコンを含むことが好ましい。アモルファスシリコンによれば、上記特性を有し、容易に転写元基板から剥離するからである。
本発明において、「薄膜素子」というときは、被転写層に含まれる個々のデバイスを示し、「薄膜装置」というときは、基板上に形成された薄膜素子の集合全体をいう。
第2の発明の薄膜装置の製造方法は、転写元基板上に、導電性を有する第1剥離層を形成する工程と、第1剥離層上に薄膜素子を含む被転写層を形成する工程と、第1剥離層へ電気的に接続可能に開口部を形成する工程と、開口部に開口部の開口端を含めて第1剥離層へ電気的に接続する導電層を形成する工程と、開口部に放電用端子を接触させることにより第1剥離層に蓄積された電荷を除去する工程と、被転写層を第1転写基板に接合する工程と、第1剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより転写元基板を剥離する工程と、を備えることを特徴とする。
上記工程において、薄膜素子を含む被転写層を形成する場合等に、第1剥離層に電荷を生じてしまう。しかし、本工程によれば、被転写層を形成する際に、第1剥離層に電気的な接触を確保しうる開口部が設けられ、さらに開口部に導電層が設けられるので、必要に応じて導電層に電気的な接続を確保して電荷を取り除くことが可能である。したがって、製造工程等において第1剥離層に生じた電荷を効果的に除去することが可能である。特に電荷を除去する工程を含み、被転写層形成過程で生じた電荷をその場で取り去ることが可能であるため、薄膜素子を電荷による悪影響から効果的に守ることができる。
特に本第2の発明によれば、開口端にまで導電層が形成されているため、被転写層の表面に現れている導電層に接触するのみで第1剥離層の電荷を放出可能となり、さらに電荷除去作業が容易である。なお、第1剥離層からの電荷の除去は、被剥離層形成後に行う必要はなく、剥離層形成直後や被転写層の形成の間に適宜実行させることを含む。
ここで、第1転写基板に接合する工程では、第2剥離層を介して第1転写基板を接合するものであり、転写元基板を剥離する工程の後に、さらに、剥離された転写元基板に代えて第2転写基板を接合する工程と、前記第2剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより第1転写基板を剥離する工程とを備えることは好ましい。この工程によれば、第1転写基板に接合後、さらに第2転写基板に転写されるので、被転写層の上下関係を転写元基板上に製造時のとおりに戻すことができる。このため、例えば薄膜素子が薄膜トランジスタであるような場合に電気的な接続を容易に確保できる。
ここで、転写元基板を剥離する工程の後に、さらに、第1剥離層に放電用端子を接触させることにより第1剥離層に蓄積された電荷を除去する工程を備えることは好ましい。剥離層に剥離を生じさせるためにエネルギを付与する際、そのエネルギによって原子が励起され電荷が生じ易くなっている。この工程によれば、剥離後に第1剥離層に電気的に放電可能に接続されるので、薄膜素子に影響を与える前に効果的に電荷を除去することが可能である。
ここで、例えば薄膜素子は、配線膜、電極、または半導体装置のいずれか1以上を含む。被転写層に含まれ、基板外と電気的な接続を要するものとしてこれらが考えられるからである。
本発明の薄膜装置の製造方法を用いて製造された薄膜トランジスタは、電気光学装置に用いることができる。ここで、「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学装置を備えた装置一般をいい、例えば電気光学装置として、EL(エレクトロルミネッセンス)装置の他、液晶表示装置、電気泳動装置、電界の印加により発生した電子を発光板に当てて発光させる電子放出装置を備えたものをも含む。
また本発明は、本発明の薄膜装置の製造方法を用いて製造された薄膜トランジスタは、電子機器に用いることもできる。「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、上記電気光学装置を含むテレビジョン装置、ロールアップ形テレビジョン装置、パーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、ICカード、宣伝公告用ディスプレイ等が含まれる。
次に図面を参照しながら、本発明の最良の実施の形態を説明する。以下の各実施形態は本発明の単なる例示に過ぎず、本発明の範囲を制限するものではない。各本実施形態は、薄膜素子として薄膜トランジスタを製造する場合に関する。
(実施形態1)
本発明の実施形態1は、第1の発明に係り、剥離層の電荷を放出するための開口部を設ける製造方法に関する。以下、図1及び図2を参照して、本実施形態1における薄膜装置の製造方法を説明する。これらの図は、製造工程断面図の模式図である。本実施形態1の製造工程としては以下の各工程を備える。
1)転写元基板上に、導電性を有し、所定のエネルギ付与によって剥離する第1剥離層を形成する工程(図1(a));
2)第1剥離層へ電気的に接続可能に開口部を形成する工程(図1(b));
3)第1剥離層上に薄膜素子を含む被転写層を形成する工程(図1(c));
4)開口部に放電用端子を接触させることにより第1剥離層に蓄積された電荷を除去する工程(図1(d));
5)被転写層を第2剥離層を介して第1転写基板に接合する工程(図1(e));
6)第1剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより転写元基板を剥離する工程(図2(a));
7)剥離された転写元基板に代えて第2転写基板を接合する工程(図2(b));及び
8)第2剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより第1転写基板を剥離する工程(図2(c)(d))。
<1:第1剥離層形成工程>
図1(a)に示すように、転写元基板100上に第1剥離層102を介して被転写層110の最下層である下地層104が形成される。
転写元基板(製造元基板)100としては、薄膜トランジスタを製造するための高温プロセスに十分耐えられる基板、例えば、1000℃程度に耐える石英ガラス党の透光性耐熱基板が利用可能である。転写元基板100には、石英ガラスの他、ソーダガラス、コーニング7059、日本電気ガラスOA―2等の耐熱性ガラス等を使用可能である。転写元基板100の厚みは、最終製品に用いられるものではないため大きな制限要素はないが、0.1mm〜0.5mm程度であることが好ましく、0.5mm〜1.5mmであることがより好ましい。転写元基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると、転写元基板の透過率が低い場合に照射光の減衰を招く。ただし、転写元基板の照射光の透過率が高い場合には、上記上限値を越えてその厚みを厚くすることができる。
第1剥離層102は、所定のエネルギ付与によって剥離する特性を有するものである。剥離する特性とは、レーザ光等の照射光により当該層内や界面において剥離(「層内剥離」または「界面剥離」ともいう)を生ずる性質である。すなわち、一定の強度の光を照射することにより、第1剥離層102を構成する材料の原子または分子における原子間または分子間の結合力が消失しまたは減少し、アブレーション(ablation)等を生じ、剥離を起こすものである。また、光の照射により、第1剥離層102から気体が放出され、分離に至る場合もある。第1剥離層102に含有されていた成分が気体となって放出され分離に至る場合と、第1剥離層102が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
このような特性を備える第1剥離層102に適する組成としては、例えば、アモルファス(非晶質)シリコン(a−Si)を使用することができる。このアモルファスシリコン中には、水素(H)が含有されていてもよい。水素の含有量は、2at%程度以上であることが好ましく、2〜20at%であることがさらに好ましい。水素が含有されていると、光の照射により水素が放出されることにより第1剥離層102に内圧が発生し、これが剥離を促進する。水素の含有量は、成膜条件、例えば、CVD法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入する光のパワー等の条件を適宜設定することによって調整する。
その他、第1剥離層102の材料としては、酸化ケイ素若しくはケイ酸化合物や酸化チタン若しくはチタン酸化合物等の各種酸化物セラミックス、または誘電体あるいは半導体、窒化ケイ素、窒化アルミ、窒化チタン等の窒化物セラミックス、各種有機高分子材料、各種金属が利用可能である。
第1剥離層102の厚さとしては、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、40nm〜1μm程度であるのがさらに好ましい。第1剥離層102の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生ずるからである。また第1剥離層102の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、また、剥離後に第1剥離層102をパターニングするのに時間を要したりするからである。
第1剥離層102の形成方法は、均一な厚みで剥離層を形成可能な方法であればよく、第1剥離層102の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCCVD、低圧CVD、ECR―CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンプレーティング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット(LB)法、スピンコート、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。また、第1剥離層102をゾルーゲル(sol-gel)法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
下地層104は、薄膜素子の土台となる基礎層を構成するものであり、例えば製造時または使用時において被転写層を物理的または化学的に保護する保護層、絶縁層、被転写層へのまたは被転写層からの成分の移行(マイグレーション)を阻止するバリア層、反射層としての機能のうち少なくとも一つを発揮するものである。
下地層104の組成は、その目的に応じて適宜選択されるが、複数層化するのがより好ましい。本実施形態のように、非晶質シリコンで構成された剥離層と被転写層との間に形成される場合には、SiO2等の酸化珪素が挙げられる。その他、各種金属が挙げられる。下地層104の厚みは、その形成目的に応じて適宜決定される。通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。下地層が薄すぎると、上記保護層等の機能を果たすことができず、下地層が厚すぎると全体が厚膜化してしまうからである。下地層104の形成方法としては、第1剥離層102で説明した各種の方法が適用可能であるが、ここではCVD法によってシリコン酸化膜を堆積する。なお下地層は、一層で形成する他、同一または異なる組成を有する複数の材料を用いて二層以上形成することもできる。
<2:開口部形成工程>
図1(b)に示すように、第1剥離層102へ電気的に接続可能に開口部を形成する。ここでは、被転写層110の下地層104に大きめの開口部を先行して設け、後の薄膜素子の形成後にもある程度の径で開口が維持できるようにする。
このため下地層104に形成する開口部200の径は、後のゲート絶縁膜106や層間絶縁膜108が開口部側壁に積層されても底面部にある程度の径を確保できる程度にする。この開口部200は、後の工程で実施する放電処理において放電用端子が挿入できる程度の大きさがあればよい。
開口部200の形成方法は、通常の薄膜技術において開口を設ける際に利用可能な技術、例えばレーザビームによる開口形成等が利用可能である。また、全体にマスクを掛け開口部のみにドライエッチングを施して、下地層104の厚みかそれを若干超える程度でエッチングを停止させる処理、剥離層の材料に対するよりも下地層の材料に対する方が、エッチングレートが高い選択性のある溶液を用いたウェットエッチングを利用することも可能である。いずれの方法を利用するにしても、開口部200を介して第1剥離層102が露出するように形成しておく。
なお、開口部200の形成は、上記したように、下地層104を形成した段階で大きめに設けるほか、後述の被転写層110を完成後に上記方法を利用して、一時に開口させてもよい。また、被転写層110の各層の形成の中途の段階で1回以上開口部形成を実施してもよい。従って、開口部形成が被転写層形成に先行することもありうるし、被転写層形成が開口部形成に先行することもありうるし、さらに開口部形成と被転写層形成とが併行して実施されることもありうる。
開口部200の形成を最初に行う場合には、後工程で形成される層が開口部200の底部にも蓄積されることがあるので、被転写層形成工程における層蓄積時に開口部200をマスクしたり、被転写層形成後に再び第1剥離層102を露出させるように底部に蓄積された層の除去処理を実施したりすることが好ましい。
<3:被転写層形成工程>
図1(c)に示すように、下地層104上に薄膜素子を形成して、被転写層110を完成させる。被転写層110は、薄膜素子が含まれる素子形成層そのものとなっている。本実施形態では、薄膜素子として薄膜トランジスタ(TFT)を形成する場合を例示する。
図1(c)には、薄膜トランジスタT1及びT2を含む被転写層110の拡大断面図が示されている。図では、二つの薄膜トランジスタのみを図示してあるが、この他、薄膜素子としては、画素電極、接続パッド、抵抗、キャパシタ等の受動部品を含んでもよい。
薄膜トランジスタT1及びT2は、ソース103s、ドレイン103d、チャネル103cからなる半導体膜103、ゲート絶縁膜106、ゲート電極105、層間絶縁膜108、配線層107s・107dを備えて構成されている。この薄膜トランジスタは通常の薄膜半導体製造技術を適用して製造される。その概要を以下例示する。
半導体膜103は、公知の半導体薄膜形成技術を用いて形成される。例えば、下地層104上に、CVD法によってシリコンを堆積させることにより、シリコン膜が形成される。次いで、シリコン膜を薄膜トランジスタT1やT2のためのトランジスタ領域の形状にパターニングすることにより半導体膜103が形成される。
半導体膜103が形成されたら、それをトランジスタ領域とする薄膜トランジスタを形成する。まず、シリコンをCVD法で堆積し酸化させることによって、または酸化珪素等を直接堆積することによってゲート絶縁膜106が形成される。次いで、半導体膜103にチャネル103c用のイオン注入を行う。次に、タンタルなどの金属膜を堆積するか、CVD法によって不純物を高濃度拡散したポリシリコンを堆積し、パターニングを行うことにより、ゲート電極105が形成される。次に、ゲート電極105をマスクとして半導体膜103のソース103s・ドレイン103d領域上に高濃度不純物注入を行うことにより、自己整合的にソース103s・ドレイン103dが形成される。次いで、不純物活性化の熱処理を行い、CVD法等によってシリコン酸化膜を堆積することによって、層間絶縁膜108が形成される。層間絶縁膜108にソース103s・ドレイン103dまで達するコンタクトホールが設けられる。そして、不純物を高濃度で注入したポリシリコンをCVD法で、あるいは金属膜をスパッタ法で堆積することにより、これらをパターニングして配線層107s・107dが形成される。
このようにして薄膜トランジスタT1及びT2を薄膜素子として含む被転写層(素子形成層)110が形成される。薄膜トランジスタの形成方法は上記に限らず、公知の薄膜半導体製造技術を適用することが可能である。
なお、上記実施形態では被転写層110は薄膜素子を含む薄膜であったが、被転写層は薄膜に限定されず、塗布膜やシートのような厚膜であってもよい。
<4:放電工程>
図1(d)に示すように、開口部200に放電用端子Lを接触させることにより第1剥離層102に蓄積された電荷を除去する。薄膜トランジスタ等の薄膜素子の形成工程では、熱処理、スパッタ処理、エッチング処理等を繰り返すため、エネルギが供給され、設置されていない導電性膜である第1剥離層102に電荷が蓄積されることがある。この電荷が残留していると薄膜トランジスタのバックゲートに制御不可能な所定電位が印加されることになって設計どおりのしきい値電圧を呈しないことになったり、高すぎる電荷のために薄膜トランジスタの特性にその他の影響を与えたりする可能性がある。そのため、ここでは被転写層110の形成が完了した段階で、一旦この第1剥離層102に蓄積された電荷を放出させるのである。
図1(d)に示すように、電気的に接地処理された、放電用端子(針)Lを開口部200から挿入して、露出している第1剥離層102に接触させる。放電用端子Lは開口部200から挿入可能な形状をしていればよく、特に先鋭化させておく必要はない。ただし、ある程度尖らせておけば、開口部200の底部に被転写層形成時の層や異物が堆積していた場合でもそれを貫いて第1剥離層102にまで先端を届かせることができる。
放電用端子Lが第1剥離層102に達した時に、第1剥離層に蓄積されていた電荷は電気的に低インピーダンスである放電用端子Lから接地端に移動し、第1剥離層の帯電が解除される。
<5:第1転写基板接合工程>
図1(e)に示すように、次に被転写層110が第2剥離層114を介して第1転写基板116に接合される。
まず、第1転写基板116上に、所定のエネルギ付与によって剥離する第2剥離層114が形成される。本実施形態では、第1転写基板116は、最終基板として製品に搭載されるものではないため、転写元基板100と同様の材料を利用可能である。但し、第1転写基板116を製品に搭載する最終基板としてもよく、その場合には、後に説明する第2転写基板120のように、最終製品の仕様に適合したものを利用する。第1転写基板116を最終基板とする場合には、第2剥離層114の代わりに、永久接着剤を利用する。第2剥離層114の組成、形成方法、厚みについては、第1剥離層102と同様である。
次いで、第1転写基板116上に形成された第2剥離層114と被転写層110とが接着層112を介して接合される。接着層112は、被転写層110上に、または、第2剥離層114上に、接着剤をスピンコートなどによって塗布することにより形成される。接着層112に利用される接着剤としては、例えば、反応硬化型接着剤、熱硬化型接着剤、光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が使用可能である。組成としては、エポキシ系、アクリレート系、シリコーン系、等適宜に選択される。接着層112の厚みは、後に取り除く場合にはなるべく薄くなるよう、接着剤の使用量を極力抑えた方が好ましい。また、接着層112をいわゆる保護層として用い、除去することなく最終製品にも搭載する場合には、十分な保護機能が果たせるような厚みにする。
<6:転写元基板剥離工程>
図2(a)に示すように、第1剥離層102にエネルギを付与し第1剥離層102に界面剥離及び/又は層内剥離を生じさせることにより転写元基板100が被転写層110から剥離される。
エネルギの付与としてはレーザ光の照射によることが好ましい。レーザ光としては、第1剥離層102に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよいが、特にエキシマレーザは、短波長域で高エネルギを出力し、極めて短時間で剥離層にアブレーションを生じさせることができるため好ましい。レーザ光のエネルギ密度は、エキシマレーザの場合、10〜5000mJ/cm2程度とするのが好ましく、特に100〜5299mJ/cm2程度とするのがより好ましい。照射時間は、1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。エネルギ密度が低いか照射時間が短いと、十分なアブレーションが生ぜず、エネルギ密度が高いか照射時間が長いと、第1剥離層102や下地層104を透過した照射光により、半導体膜103へ悪影響を及ぼすことがあるからである。
レーザ光の照射は、その強度が剥離層全体で均一となるように照射するのが好ましい。光の照射方向は、剥離層に対し垂直な方向に限らず、剥離層に対し所定角傾斜した方向であってもよい。また、剥離層の面積が照射光一回の照射面積より大きい場合には、剥離層全領域に対し、複数回に分け光を照射してもよい。また、同一箇所に複数回照射してもよい。また、異なる種類、異なる波長(波長域)の光を同一領域または異なる領域に複数回照射してもよい。
ここで、図示しないが、転写元基板を剥離する工程の後に、さらに、転写元基板100の剥離で露出した第1剥離層102に放電用端子を接触させてもよい。レーザ光等のエネルギ付与により、再び第1剥離層102の構成原子は励起され電荷が層内や界面に蓄積される場合がある。この電荷が放出されることなく残留すると、薄膜素子の特性を劣化させる。そこで、この第1剥離層102から放電させるのである。この放電は、上記したように被転写層110側からは開口部200に放電用端子Lを接触させることで行える。また露出した第1剥離層102に直接このような放電用端子を接触させてもよい。
<7:第2転写基板への接着工程>
図2(b)に示すように、剥離された転写元基板100に代えて第2転写基板120が接合される。
第2転写基板120は最終製品に搭載される永久基板として用いられるものであり、転写元基板100に比べ、耐熱性や耐蝕性が比較的劣るものであっても利用可能である。また、用途に応じ、剛性が低く、可撓性、弾性を有するものであってもよい。このような材料として、各種合成樹脂が挙げられる。合成樹脂としては、熱可塑性樹脂、熱効果性樹脂のいずれでもよく、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体等、その他のものが適用可能である。なお、ガラス材としては、例えば、石英ガラス、ケイ酸アルカリガラス、ソーダ石灰ガラス、その他のものが使用可能である。
なお、第2転写基板120としては、単一材料からなる基板の他に、それ自体独立したデバイスを構成するものや、例えば、カラーフィルタ、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成する部材を用いてもよい。これは第1転写基板116を最終基板とする場合にも同様に当てはまる。
第2転写基板120は接着層122を介して接着される。接着層122としては、永久接着剤であることが好ましい。永久接着剤であれば、第2転写基板に半永久的に接着可能だからである。半永久的に接着可能な接着剤として、例えば、エポキシ系、アクリレート系等が利用可能である。この接着層122は、できるだけ薄い方が好ましく、被転写層110や第1剥離層102、第2転写基板120との親和性が良いものを選択する。
<8:第1転写基板分離工程>
図2(c)に示すように、第2転写基板120へ被転写層110が接着されたら、被転写層110から第1転写基板116が分離される。具体的には、第2剥離層114にエネルギを付与して第2剥離層114に界面剥離及び/又は層内剥離を生じさせることにより第1転写基板116が被転写層110から剥離される。エネルギの付与はレーザ光によることが好ましい点及びその照射態様については、第1剥離層102における場合と同様である。
図2(d)に示すように、接着層112を除去する場合には、接着剤の性質に応じた溶剤等を用いて接着層112を除去し、第2転写基板120の両面に接着層122を介して一つの被転写層110が設けられた薄膜装置とする。但し、最終製品において、接着層112を保護膜として機能させる場合には、図2(c)に示すように第1転写基板116が剥離された段階で薄膜装置が完成となる。
なお、上記実施形態1では、第1転写基板116と接着層112とを第2剥離層114を介して接合していたが、接着層112に直接第1転写基板116を接合してもよい。この場合、接着層112を構成する接着剤として、熱可塑性、光可塑性のものとし、仮接着後に再び軟化させる等して、第1転写基板116を剥離させやすいものを選択する。
以上、本実施形態1の製造方法によれば、被転写層110を形成する際に、第1剥離層102に電気的な接続を確保しうるように開口部200が設けられるので、この開口部200を通して随時、第1剥離層102に蓄積された電荷を取り除くことが可能である。したがって、製造工程等において第1剥離層に生じた電荷を効果的に除去することが可能であり、薄膜素子の特性に影響を与えることを防止可能である。
また、本実施形態1の製造方法によれば、下地層104の形成後に大きめに開口部200を形成し、その後層形成を重ねながら第1剥離層を露出した状態を確保したので、被転写層形成過程で生じた電荷をその都度必要に応じてその場で取り去ることが可能であり、薄膜素子を電荷による悪影響から効果的に守ることができる。
また、本実施形態1の製造方法によれば、被転写層110は、第1転写基板116に接合後、さらに第2転写基板120に転写されるので、被転写層の上下関係を転写元基板上に製造時のとおりに戻すことができる。このため、例えば薄膜素子が薄膜トランジスタであるような場合に電気的な接続を容易に確保できる。
また、転写元基板の剥離後に、さらに第1剥離層102に放電用端子を接触させる場合には、剥離工程で生じた電荷を放電することができ、薄膜素子に影響を与える前に効果的に電荷を除去することが可能である。
また、本実施形態1の製造方法によれば、第2転写基板120へは転写技術により被転写層が転写されるので、第2転写基板自体が被転写層の製造工程における高温プロセス等に対し必ずしも耐熱性・耐蝕性を有しなくてもよく、例えばプラスチック基板等に高温プロセスで製造される薄膜素子を設けることが可能である。
また、本実施形態1の製造方法によれば、第1転写基板116が第2剥離層114を介して接合されているので、レーザ光の照射により容易に第1転写基板116を分離することが可能である。
また、本実施形態1の製造方法によれば、極薄の接着層122を介して被転写層110を第2転写基板120に接着するので、薄膜装置が厚膜化することを抑制可能である。
(実施形態2)
本発明の実施形態2は、第2の発明に係り、剥離層の電荷を放出するための開口部に導電層をさらに設ける製造方法に関する。以下、図3及び図4を参照して、本実施形態2における薄膜装置の製造方法を説明する。これらの図は、製造工程断面図の模式図である。本実施形態1の製造工程としては以下の各工程を備える。
1)転写元基板上に、導電性を有し、所定のエネルギ付与によって剥離する第1剥離層を形成する工程(図3(a));
2)第1剥離層へ電気的に接続可能に開口部を形成する工程(図3(b));
3)第1剥離層上に薄膜素子を含む被転写層を形成する工程(図3(c));
4)開口部に開口部の開口端を含めて第1剥離層へ電気的に接続する導電層を形成する工程(図3(c));
5)開口部に放電用端子を接触させることにより第1剥離層に蓄積された電荷を除去する工程(図3(d));
6)被転写層を第1転写基板に接合する工程(図3(e));
7)第1剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより転写元基板を剥離する工程(図4(a));
8)剥離された転写元基板に代えて第2転写基板を接合する工程(図4(b));及び
9)第2剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより第1転写基板を剥離する工程(図4(c)(d))。
上記工程のうち、導電層を形成する工程以外はほぼ前記実施形態1と同様であるため、説明を大幅に省略し、相違点を中心に説明する。図3(c)に示す被転写層形成工程までは、上記実施形態1と同様にして処理する。
図3(c)に示すように、被転写層110が形成された後、開口部200に導電性を有する導電層210が形成される。この導電層210は、開口部200の開口端を覆うようにして開口部200の側壁から底部に及び、第1剥離層102と電気的に接触するように構成される。導電層210の材料は、例えば同一の層に形成される配線層107と同様の金属材料を形成することが好ましい。層間絶縁膜108上に形成される導電性の金属層として全く同一工程でフォトリソグラフィ法により形成できるため、工程を増やすことなく実施可能だからである。
但し、配線層107と同じ工程とする他、別途インクジェット法等により金属材料を開口部200内部に充填する方法、公知のビア(via)形成方法等を利用してもよい。
上記工程によって、被転写層110上に導電層210の一部が少なくとも露出することになる。このため、次の電荷除去工程(図4(e))において、この導電層210に放電用端子Lを接触させるだけで第1剥離層102と電気的な接続が行え、第1剥離層102に蓄積された電荷の除去が行える。したがって、放電用端子として、必ずしも開口部200の奥に挿入可能なものでなくてもよい。また、上部から挿入しなければならないものでもなく、例えば図3(d)に示すように、横方向から開口端の導電層210に接触しさえすればよい。
その後の工程(図3(e)〜図4(d))については、実施形態1と全く同様である。
以上、本実施形態2によれば、被転写層110を形成する際に、第1剥離層102に電気的な接触を確保しうる開口部200が設けられ、さらに開口部200に導電層210が設けられるので、導電層210を介して第1剥離層102に生じた電荷を効果的に除去することが可能である。
特に本実施形態2によれば、開口部200の開口端にまで導電層210が形成されているため、被転写層110の表面に現れている導電層210に接触するのみで第1剥離層の電荷を放出可能となり、さらに電荷除去作業が容易である。
また、導電層210に電位を設定可能に回路を形成することにより、薄膜素子、ここでは薄膜トランジスタのバックゲート電圧を接地電位に維持したり、あるいは特定の電位に制御したりができることになり好ましい。
(実施形態3)
本発明の実施形態3は、本発明の薄膜装置の製造方法で製造された薄膜素子を備える電気光学装置の例示に関する。図5に、上記薄膜装置の製造方法を利用して製造される薄膜トランジスタを備えた電気光学装置1の回路図を示す。
図5に示すように、本電気光学装置1は、各画素Gが、上記薄膜トランジスタT1〜T4、それらに電気的に接続された有機電界発光素子OLED、コンデンサCを備えて構成され、それらが行方向に配線される走査線Vgp及び行選択線Vsel、列方向に配線される電源線Vdd及びデータ線Idataでマトリクス状に接続されて構成されている。走査ドライバ2からは走査線Vgpに走査制御信号、行選択線Vselに行選択信号が供給されるようになっている。電流ドライバ3からは電源線Vddに電源電圧が供給され、データ線Idataにデータ信号が供給されるようになっている。電気光学装置1は、走査線Vgpとデータ線Idataがともに選択状態となると、電源線Vddからの電流が有機電界発光素子OLED経由で流れるようになっている。
当該電気光学装置1は、上記製造方法により、形成されたものである。
すなわち、被転写層110として、走査ドライバ2と電流ドライバ3、並びにこれらのドライバからマトリクス状に、走査線Vgp及び行選択線Vsel、電源線Vdd及びデータ線Idataが形成され、これら配線で囲まれる画素Gの各々には、薄膜トランジスタT1〜T4とコンデンサCが形成される。
一方、第2転写基板120としては透明基板を用い、片面に有機電界発光素子OLEDとカラーフィルタとが形成される。
この第2転写基板120に被転写層110を転写し、転写後に第2転写基板120に設けられた有機電界発光素子OLEDと薄膜トランジスタとを電気的に接続させることにより、電気光学装置1を完成させることができる。
本実施形態3によれば、本発明の転写方法を利用して電気光学装置を製造したので、特性の劣化の少ない薄膜トランジスタを備える電気光学装置を提供可能である。
(実施形態4)
本発明の実施形態4は、本発明の薄膜装置の製造方法で製造された薄膜装置を備える電子機器の例示に関する。
図6(a)及び図6(b)に、図5に示すような電気光学装置を備えた電子機器の例を示す。図6(a)は、テレビジョン装置300に適用した例であり、当該電子機器は、本発明に係る電気光学装置1を含んで構成されている。図6(b)はロールアップ形テレビジョン装置310に本発明に係る電気光学装置1を含んで構成されている。図6(b)に示すロールアップ形テレビジョン装置310は、全体が可撓性を有することを要するため、最終基板がプラスチック基板等の弾性の高い素材であることを要する。
なお、上記電気光学装置や電子機器の構造は単なる例示であり、本発明の薄膜装置の製造方法によって転写され製造された薄膜素子を用いるものに広く適用することが可能である。
本発明における薄膜装置の製造方法は、上記した実施形態に限定されることなく種々に変更して利用することが可能である。例えば薄膜素子としては、薄膜トランジスタのみならず、配線や電極を含めることができる。
また、電気光学装置としては、電界発光装置のみならず、液晶表示装置、電気泳動装置、電子放出装置等、表示に係る素子の形態に限定されず、種々に応用することが可能である。
また、電子機器としては、上記構成に限定されず、例えば、パーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、ICカード、宣伝公告用ディスプレイ等に適用することが可能である。
本実施形態1における薄膜装置の製造工程断面図(その1) 本実施形態1における薄膜装置の製造工程断面図(その2) 本実施形態2における薄膜装置の製造工程断面図(その1) 本実施形態2における薄膜装置の製造工程断面図(その2) 実施形態3の電気光学装置の回路図 実施形態4の電子機器の適用例
符号の説明
L レーザ光(エネルギ)、N 放電用端子、1 電気光学装置、2 走査ドライバ、3 電流ドライバ、100 転写元(製造元)基板、102 第1剥離層、103 半導体膜、103c チャネル、103s ソース、103d ドレイン、104 下地層、105 ゲート電極、106 ゲート絶縁膜、107s・107d 配線層、108 層間絶縁膜、110 被転写層(素子形成層)、112 接着層、114 第2剥離層、116 第1転写基板、120 第2転写基板(永久基板)、122 接着層、200 開口部、210 導電層

Claims (5)

  1. 転写元基板上に、導電性を有する第1剥離層を形成する工程と、
    前記第1剥離層上に薄膜素子を含む被転写層を形成する工程と、
    前記第1剥離層へ電気的に接続可能に開口部を形成する工程と、
    前記開口部に放電用端子を接触させることにより前記第1剥離層に蓄積された電荷を除去する工程と、
    前記被転写層を第1転写基板に接合する工程と、
    前記第1剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより前記転写元基板を剥離する工程と、を備えることを特徴とする薄膜装置の製造方法。
  2. 転写元基板上に、導電性を有する第1剥離層を形成する工程と、
    前記第1剥離層上に薄膜素子を含む被転写層を形成する工程と、
    前記第1剥離層へ電気的に接続可能に開口部を形成する工程と、
    前記開口部に当該開口部の開口端を含めて前記第1剥離層へ電気的に接続する導電層を形成する工程と、
    前記開口部に放電用端子を接触させることにより前記第1剥離層に蓄積された電荷を除去する工程と、
    前記被転写層を第1転写基板に接合する工程と、
    前記第1剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより前記転写元基板を剥離する工程と、を備えることを特徴とする薄膜装置の製造方法。
  3. 前記第1転写基板に接合する工程では、
    第2剥離層を介して前記第1転写基板を接合するものであり、
    前記転写元基板を剥離する工程の後に、さらに、
    剥離された前記転写元基板に代えて第2転写基板を接合する工程と、
    前記第2剥離層にエネルギを付与して界面剥離及び/又は層内剥離を生じさせることにより前記第1転写基板を剥離する工程と、を備える、請求項1または2に記載の薄膜装置の製造方法。
  4. 前記転写元基板を剥離する工程の後に、さらに、
    前記第1剥離層に放電用端子を接触させることにより前記第1剥離層に蓄積された電荷を除去する工程を備える、請求項1乃至のいずれかに記載の薄膜装置の製造方法。
  5. 前記薄膜素子は、配線膜、電極、または半導体装置のいずれか1以上を含む、請求項1乃至のいずれかに記載の薄膜装置の製造方法。
JP2004321812A 2004-11-05 2004-11-05 薄膜装置の製造方法 Expired - Fee Related JP4945726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004321812A JP4945726B2 (ja) 2004-11-05 2004-11-05 薄膜装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004321812A JP4945726B2 (ja) 2004-11-05 2004-11-05 薄膜装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006135051A JP2006135051A (ja) 2006-05-25
JP4945726B2 true JP4945726B2 (ja) 2012-06-06

Family

ID=36728335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004321812A Expired - Fee Related JP4945726B2 (ja) 2004-11-05 2004-11-05 薄膜装置の製造方法

Country Status (1)

Country Link
JP (1) JP4945726B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI450387B (zh) * 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP4301302B2 (ja) 2007-02-06 2009-07-22 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法及び電子機器
JP5581599B2 (ja) * 2009-03-05 2014-09-03 セイコーエプソン株式会社 薄膜装置、およびその製造方法、並びに電気光学装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4478268B2 (ja) * 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
JP4019305B2 (ja) * 2001-07-13 2007-12-12 セイコーエプソン株式会社 薄膜装置の製造方法
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器

Also Published As

Publication number Publication date
JP2006135051A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US7968388B2 (en) Thin-film device, method for manufacturing thin-film device, and display
KR101028393B1 (ko) 반도체 장치
US8227294B2 (en) Manufacturing method of semiconductor device
CN1797717B (zh) 绝缘膜以及半导体器件的制造方法
US7582904B2 (en) Semiconductor device, display device and method for manufacturing thereof, and television device
CN100378564C (zh) 电光学装置的制造方法、用其制造的电光学装置和电子仪器
US7253087B2 (en) Method of producing thin-film device, electro-optical device, and electronic apparatus
JP2003142666A (ja) 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器
CN100420002C (zh) 膜图案的形成法、有源矩阵基板、电光装置、电子仪器
CN101226954A (zh) 有机发光显示器
US20080096329A1 (en) Method of manufacturing thin film device, electro-optic device, and electronic instrument
JP4019305B2 (ja) 薄膜装置の製造方法
JP4378672B2 (ja) 回路基板の製造方法
JP2004158701A (ja) 素子チップ実装用のバンプ構造及びその形成方法
JP4945726B2 (ja) 薄膜装置の製造方法
JP2009076852A (ja) 薄膜素子、薄膜素子の製造方法、及び表示装置
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP2004349539A (ja) 積層体の剥離方法、積層体の製造方法、電気光学装置及び電子機器
JP4940402B2 (ja) 薄膜装置の製造方法
JP4682645B2 (ja) 半導体装置の製造方法及び電子機器
TWI336498B (en) Method of forming metal wiring and method of manufacturing active matrix substrate
CN100592478C (zh) 薄膜晶体管、显示器件和液晶显示器件、及其制造方法
JP5581599B2 (ja) 薄膜装置、およびその製造方法、並びに電気光学装置
JP4482931B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4945726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees