JP4944562B2

JP4944562B2 - スイッチング電源装置

Info

Publication number: JP4944562B2
Application number: JP2006283718A
Authority: JP
Inventors: 宏光水川; 芳文黒木
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-10-18
Filing date: 2006-10-18
Publication date: 2012-06-06
Anticipated expiration: 2026-10-18
Also published as: JP2008104274A

Description

本発明は、位相制御可能なスイッチング電源装置に関するものであり、位相制御式の調光器により位相制御された交流電圧を入力してＬＥＤモジュールを調光制御する用途などに利用されるものである。

図６は位相制御可能なＬＥＤ点灯装置の回路図である。電源装置１の交流入力端子間には、交流電源４と位相制御式の調光器３の直列回路が接続されている。位相制御式の調光器３は、トライアックのような位相制御素子３１と、この位相制御素子３１をゼロクロス点から所定の位相角で点弧させる位相制御回路３２と、点弧位相角を可変制御する調光操作部３３を備えている。位相制御素子３１は、半サイクル中の所定の点弧位相角で点弧した後は、その半サイクルが終了するまで、所定の位相角にわたり導通し続ける。本明細書では、半サイクルの開始から位相制御素子３１が点弧するまでを点弧位相角と呼び、位相制御素子３１が点弧してから半サイクルが終了するまでの導通期間（オン期間）を導通位相角と呼ぶことにする。

電源装置１は位相制御された交流電圧の導通位相角に応じた大きさの直流電流を直流出力端子間に出力する。直流出力端子間には例えばＬＥＤモジュール２が接続されている。ＬＥＤモジュール２は複数のＬＥＤを直列接続したモジュールであり、電源装置１から出力される直流電流が位相制御式の調光器３により可変制御されることにより、ＬＥＤモジュール２の出力光が調光される。

この位相制御可能なＬＥＤ点灯装置の従来例として、特許文献１（特開２００４−２７３２６７号公報）には、交流電源に直列に接続され位相制御調光器によって導通位相角が制御される位相制御素子と、入力端子間に交流電源及び位相制御素子の直列回路が接続され、交流電圧を整流して脈流直流電圧に変換する整流回路と、整流回路の出力を平滑する平滑コンデンサと、平滑コンデンサにより平滑された直流電圧をスイッチング素子でスイッチングすることによって所望の電圧値の直流電圧に降圧する直流電源回路と、直流電源回路の出力を電源として複数のＬＥＤを点灯させるＬＥＤ点灯回路とを備え、直流電源回路の出力を複数のＬＥＤのオン電圧と略同じ電圧とし、位相制御素子によって位相制御された交流電圧を検出することで位相制御素子のオン期間を検出する検出手段と、検出手段の検出結果をもとに位相制御素子のオフ期間に前記直流電源回路からＬＥＤ点灯回路への電流供給を遮断する遮断手段とを設けて成るＬＥＤ点灯装置が開示されている。

この特許文献１によれば、前記直流電源回路として、絶縁トランスを用いて構成した１石式のスイッチング電源を用いることが提案されている。特許文献１の直流電源回路は、スイッチング素子としてＩＰＤ（インテリジェントパワーデバイス）を用いており、制御用電源はＩＰＤの動作で確保することができた。

特許文献２（特開平３−３２３５６号公報）には、交流電源を整流した直流電圧を電力変換して平滑コンデンサを充電するチョッパ回路を備えるスイッチング電源装置において、前記チョッパ回路のインダクタンス素子に２次巻線を設け、前記チョッパ回路のスイッチングを制御する制御回路の駆動用電源を前記チョッパ回路のインダクタンス素子に設けた２次巻線から得るようにした制御用電源回路の構成が開示されている。また、この特許文献２では、電源投入からチョッパ回路が起動するまでの間、交流電源を整流した直流電圧から限流要素を介して前記制御回路に起動用電源を供給し、チョッパ回路の起動後にはリレーあるいはコンデンサを用いて起動用電源を遮断することが提案されている。

なお、特許文献３（特開平２−２７６４７６号公報）には、ツェナーダイオードとトランジスタとバイアス抵抗を用いた遮断回路により、起動用電源を遮断する構成が開示されている。
特開２００４−２７３２６７号公報特開平３−３２３５６号公報特開平２−２７６４７６号公報

特許文献１の直流電源回路として、制御用電源回路を別途必要とする回路構成を用いる場合、特許文献２または３のように、電源投入後、直流電源回路がスイッチング動作を開始するまでは、交流電源を整流した直流電圧から制御回路に起動用電源を供給し、直流電源回路がスイッチング動作を開始した後は、そのスイッチング動作による帰還電流を用いて制御用電源を供給し、起動用電源は遮断して効率を高めることが考えられる。

ところが、位相制御の導通位相角が狭くなって、出力電力が小さくなると、スイッチング動作による帰還電流が不足して制御用電源を確保できない場合がある。このような場合に、起動用電源から制御回路に電流を供給することも考えられるが、効率が悪くなるという問題がある。

そこで、出力電力が小さいときにもスイッチング動作による帰還電流が不足しないように、制御用電源を確保するための２次巻線のターン数を増やすことも考えられるが、それでは出力電力が大きいときにスイッチング動作による帰還電流が過剰となり、電力ロスが発生するから、やはり効率が悪くなるという問題がある。

本発明はこのような点に鑑みてなされたものであり、交流電圧を整流平滑した直流電圧をスイッチング回路により電力変換するスイッチング電源装置において、スイッチング回路の出力電力が広範囲に変化しても、効率良く制御用電源を確保することを課題とする。

請求項１の発明にあっては、上記の課題を解決するために、図１〜図３に示すように、交流入力端子ＣＯＮ１に接続された整流平滑回路１２と、前記整流平滑回路１２の直流出力端に接続されたスイッチング回路と、前記交流入力端子ＣＯＮ１間に供給される位相制御された交流電圧の導通位相角を検出する位相検出回路１６と、この位相検出回路１６の検出出力に基づいて前記スイッチング回路のスイッチング素子Ｑ８（図３参照）を制御する制御回路ＩＣ１と、前記制御回路ＩＣ１に電源電圧Ｖｃｃを供給する制御用電源回路とを備えるスイッチング電源装置であって、前記制御用電源回路は、少なくとも前記スイッチング回路の最大出力時には前記スイッチング回路中の第１の２次巻線ｎ４から制御用電源電圧Ｖｃｃを供給する第１の制御用電源回路（ダイオードＤ７１）と、最大出力時よりも出力が小さく、第１の２次巻線ｎ４から制御用電源電圧Ｖｃｃを確保できないときに前記スイッチング回路中の第２の２次巻線ｎ３から制御用電源電圧Ｖｃｃを供給する第２の制御用電源回路１４と、前記スイッチング回路の停止時及び第２の２次巻線ｎ３から制御用電源電圧Ｖｃｃを確保できないときに前記整流平滑回路１２の直流出力端から制御用電源電圧Ｖｃｃを供給する第３の制御用電源回路１５とから構成され、前記制御回路ＩＣ１が第１の制御用電源回路から制御用電源電圧を供給されるのは少なくとも前記交流入力端子ＣＯＮ１間に供給される交流電圧が位相制御されていないときであり、前記制御回路ＩＣ１が第２の制御用電源回路１４から制御用電源電圧を供給されるのは第１の制御用電源回路から制御用電源電圧を供給されるときに比べると前記スイッチング回路の出力電圧が低下するほどに前記交流入力端子ＣＯＮ１間に供給される交流電圧が位相制御されているときであり、前記制御回路ＩＣ１が第３の制御用電源回路１５から制御用電源電圧を供給されるのは電源投入直後及び第２の制御用電源回路１４から制御用電源電圧を供給されるときに比べると前記整流平滑回路１２の直流出力電圧が低下するほどに前記位相制御された交流電圧の導通位相角が狭いときであることを特徴とするものである。

請求項２の発明は、請求項１の発明において、前記スイッチング回路は、前記整流平滑回路１２の直流出力端に前記スイッチング素子Ｑ８（図３参照）を介してトランスＴ１の１次巻線ｎ１，ｎ２を接続し、前記トランスＴ１の主たる２次巻線ｎ５（図２参照）の出力を前記スイッチング素子Ｑ８のオフ時に整流平滑して直流電力を出力するフライバック型のＤＣ−ＤＣコンバータ回路であり、前記第１及び第２の２次巻線ｎ４，ｎ３は前記トランスＴ１の補助出力巻線であり、第１の２次巻線ｎ４は前記スイッチング素子Ｑ８のオフ時に制御用電源電圧Ｖｃｃを供給するフライバック巻線、第２の２次巻線ｎ３は前記スイッチング素子Ｑ８のオン時に制御用電源電圧Ｖｃｃを供給するフィードフォワード巻線としたことを特徴とする。

請求項３の発明は、請求項２の発明において、第１の２次巻線ｎ４は、前記スイッチング素子Ｑ８のオフ時に前記トランスＴ１が電磁エネルギーの放出を完了したタイミングを検出して前記スイッチング素子Ｑ８を再度オンさせる信号を前記制御回路ＩＣ１に入力するゼロクロス検出用巻線を兼ねていることを特徴とする。

請求項４の発明は、請求項２または３の発明において、第１の２次巻線ｎ４は、前記ＤＣ−ＤＣコンバータ回路の出力電圧が過大であることを検出する過電圧検出用巻線を兼ねており、前記制御回路ＩＣ１は第１の制御用電源回路（ダイオードＤ７１）から供給される制御用電源電圧Ｖｃｃが過大であるときに前記スイッチング素子Ｑ８の動作を停止させる過電圧保護回路（図３のコンパレータ５５とラッチ回路５６）を含むことを特徴とする。

請求項５の発明は、請求項１〜４のいずれかの発明において、第２の制御用電源回路１４は第１の２次巻線ｎ４から制御用電源電圧Ｖｃｃを確保できるときに第２の２次巻線ｎ３からの制御用電源電圧Ｖｃｃの供給を遮断する第１の遮断回路（トランジスタＱ４、ツェナーダイオードＺＤ１、バイアス抵抗Ｒ９）を含み、第３の制御用電源回路１５は第２の２次巻線ｎ３から制御用電源電圧Ｖｃｃを確保できるときに前記整流平滑回路１２の直流出力端（平滑コンデンサＣ２）からの制御用電源電圧Ｖｃｃの供給を遮断する第２の遮断回路（トランジスタＱ１０、ツェナーダイオードＺＤ４、バイアス抵抗Ｒ４４、Ｒ５２）を含むことを特徴とする。

請求項１の発明によれば、スイッチング回路の出力が広い範囲で変化しても、制御回路の制御用電源電圧を安定して且つ効率良く確保できる効果がある。

請求項２の発明によれば、第１の２次巻線はフライバック巻線、第２の２次巻線はフィードフォワード巻線としたので、出力が大きいときには出力電圧を反映した誘起電圧、出力が小さいときには入力電圧を反映した誘起電圧を利用して効率良く制御用電源電圧を確保できる利点がある。

請求項３の発明によれば、第１の２次巻線がフライバック巻線であることを有効に利用して、トランスの電磁エネルギー放出の完了タイミングを検出する用途にも兼用したので、簡単な回路構成で効率の良い動作を実現できる利点がある。

請求項４の発明によれば、第１の２次巻線がフライバック巻線であることを有効に利用して、ＤＣ−ＤＣコンバータ回路の２次電圧の異常上昇を検出する用途にも兼用したので、簡単な回路構成で安全な動作を実現できる利点がある。

請求項５の発明によれば、第２及び第３の制御用電源回路のそれぞれに、必要なとき以外は電流供給を遮断する遮断回路を設けたので、効率の良い動作を実現できる利点がある。

本発明の実施形態１の詳細な回路構成を図１〜図３に示す。図１は１次側の回路構成、図２は２次側の回路構成、図３はスイッチング素子と制御回路を内蔵した集積回路ＩＣ１（新電元ＭＲ１７２２）の内部構成を示している。

図１に示す１次側回路と図２に示す２次側回路は、トランスＴ１の部分で電磁的に結合されており、フォトカプラＰＣ１，ＰＣ２の部分で光学的に結合されており、雑音防止用コンデンサＣ３，Ｃ４の部分で高周波的に結合されている。したがって、１次側グランドラインＧ１と２次側グランドラインＧ２は直流的には絶縁されている。フォトカプラＰＣ１は２次側の出力制御回路２２から１次側の制御用集積回路ＩＣ１にフィードバック制御信号を帰還させるための絶縁素子であり、フォトカプラＰＣ２は１次側の位相検出回路１６により検出された導通位相角を２次側の演算回路２１に伝達するための絶縁素子である。

１次側回路には入力コネクタＣＯＮ１を備え、２次側回路には出力コネクタＣＯＮ２を備えている。入力コネクタＣＯＮ１には、図６に示すように、交流電源４と位相制御素子３１の直列回路が接続され、位相制御された交流電圧が印加される。出力コネクタＣＯＮ２には、ＬＥＤモジュール２のような直流負荷が接続され、位相制御された交流電圧の導通位相角に応じた直流電流が出力される。

入力コネクタＣＯＮ１には、フィルタ回路１１を介して整流平滑回路１２における全波整流器ＤＢの交流入力端子が接続されている。全波整流器ＤＢの直流出力端子には突入電流防止回路１３を介して平滑コンデンサＣ２が接続されている。平滑コンデンサＣ２には平滑化された直流電圧Ｖｄｃが得られる。

突入電流防止回路１３は、サーミスタＰＴＨとサイリスタＱ５の並列回路を備え、電源投入直後はサーミスタＰＴＨを介して平滑コンデンサＣ２が充電されることにより突入電流が防止される。トランスＴ１の１次巻線ｎ１，ｎ２の励磁が開始されると、１次巻線ｎ１の電圧によりダイオードＤ８、抵抗Ｒ２１，Ｒ４３，Ｒ４２を介してコンデンサＣ１７が充電され、サイリスタＱ５が導通する。これにより通常動作中にはサーミスタＰＴＨによる電力ロスは生じない。

フィルタ回路１１はラインフィルタＬＦ１と雑音防止用コンデンサＣ１を備えると共に、過電圧防止用の非線形抵抗素子ＺＮＲ、過電流遮断用のフューズＦＳを備えている。本回路では、雑音防止用コンデンサＣ１に流れる進相電流が交流電源４と直列接続された位相制御素子３１の消弧を妨げないように、交流電圧のゼロクロス付近で雑音防止用コンデンサＣ１を抵抗により短絡せしめる位相補正回路１７が設けられている。また、位相制御された交流電圧の導通位相角を検出するために位相検出回路１６が設けられている。位相補正回路１７と位相検出回路１６の詳細な構成及び動作については後述する。

平滑コンデンサＣ２の直流電圧Ｖｄｃは、トランスＴ１と制御用集積回路ＩＣ１を用いたＤＣ−ＤＣコンバータにより電圧変換され、２次側回路（図２）の平滑コンデンサＣ５に直流出力電圧Ｖｏｕｔが得られる。このＤＣ−ＤＣコンバータは、平滑コンデンサＣ２からトランスＴ１の１次巻線ｎ１，ｎ２に供給される１次電流を高周波で断続し、１次電流が流れている期間にトランスＴ１に電磁エネルギーを蓄積し、１次電流が遮断されている期間にトランスＴ１の２次巻線ｎ５に得られる逆起電圧によりダイオードＤ１を介して平滑コンデンサＣ５を充電する、いわゆるフライバック型のＤＣ−ＤＣコンバータである。

以下、フライバック型のＤＣ−ＤＣコンバータの回路構成及び動作について詳述する。平滑コンデンサＣ２の正極はトランスＴ１の１次巻線ｎ１，ｎ２を介して集積回路ＩＣ１のドレイン端子（５番ピン）に接続されている。集積回路ＩＣ１のドレイン端子（５番ピン）とグランド端子（３番ピン）には、図３に示すように、ＭＯＳＦＥＴよりなるスイッチング素子Ｑ８のドレイン端子とソース端子がそれぞれ接続されている。平滑コンデンサＣ２の負極は１次側回路のグランドラインＧ１に接続されている。

スイッチング素子Ｑ８は集積回路ＩＣ１に内蔵された制御回路により高周波でＯＮ・ＯＦＦ駆動される。スイッチング素子Ｑ８がＯＮすると、平滑コンデンサＣ２の正極からトランスＴ１の１次巻線ｎ１，ｎ２、スイッチング素子Ｑ８のドレイン端子・ソース端子、１次側グランドラインＧ１、平滑コンデンサＣ２の負極の経路で１次電流が流れる。この１次電流は直線的に増加して行き、トランスＴ１に電磁エネルギーが蓄積される。

スイッチング素子Ｑ８のＯＮ幅は集積回路ＩＣ１内部のコンパレータ５１によりＯＮ幅タイマ５２の電圧とフィードバック端子（２番ピン）の電圧を比較することにより決定され、コンパレータ５１の出力によりラッチ回路５３がリセットされると、スイッチング素子Ｑ８はＯＦＦされる。

スイッチング素子Ｑ８がＯＦＦすると、トランスＴ１に蓄積された電磁エネルギーが放出され、２次巻線ｎ５に誘起される逆起電圧によりダイオードＤ１を介して２次側回路の平滑コンデンサＣ５が充電される。また、このとき、２次巻線ｎ４に誘起される逆起電圧によりダイオードＤ７１を介して制御用電源電圧Ｖｃｃを供給するための平滑コンデンサＣ２３が充電される。

スイッチング素子Ｑ８がＯＦＦしている期間に、トランスＴ１の２次電流は直線的に減少して行き、トランスＴ１に蓄積された電磁エネルギーの放出が完了すると、２次巻線ｎ４の誘起電圧が消失する。２次巻線ｎ４の誘起電圧は抵抗Ｒ２２を介して集積回路ＩＣ１のゼロクロス検出端子（１番ピン）に入力されている。同端子とグランド間のコンデンサＣ２２は誤動作防止用のコンデンサである。集積回路ＩＣ１のゼロクロス検出端子（１番ピン）には、図３に示すように、ゼロ電流検出回路５４が接続されており、トランスＴ１の２次電流の消失が検出されると、ラッチ回路５３をセットして、スイッチング素子Ｑ８を再びＯＮさせる。

このように、本回路のＤＣ−ＤＣコンバータは、いわゆる境界モードで動作するので、電力変換効率が高くなる。また、部分共振用のコンデンサＣ２０をドレイン端子（５番ピン）とグランド端子（３番ピン）の間に並列接続し、スイッチング素子Ｑ８のドレイン・ソース間電圧が略ゼロとなるタイミングでスイッチング素子Ｑ８がＯＮするように定数設定しているので、スイッチング損失の低減による高効率化を実現している。

なお、２次巻線ｎ３，ｎ４は２次巻線でありながら１次側回路に接続されているが、本明細書では、トランスＴ１の１次巻線、２次巻線とはそれぞれ入力巻線、出力巻線のことを意味するものとし、１次側回路、２次側回路というときは入力コネクタＣＯＮ１側のグランドラインＧ１に接続されている回路を１次側回路、出力コネクタＣＯＮ２側のグランドラインＧ２に接続されている回路を２次側回路と呼ぶことにする。

集積回路ＩＣ１の電源端子（４番ピン）には、平滑コンデンサＣ２３から制御用電源電圧Ｖｃｃが供給されている。この平滑コンデンサＣ２３に制御用電源電圧Ｖｃｃを供給するための制御用電源回路は３種類設けられており、そのうち、第１の制御用電源回路は、上述のダイオードＤ７１を介して２次巻線ｎ４の出力により平滑コンデンサＣ２３を充電する回路である。平滑コンデンサＣ２３は電解コンデンサであり、これに並列接続されたコンデンサＣ２１は、２次巻線ｎ４からダイオードＤ７１を介する高周波電流をバイパスするための小容量のコンデンサである。ＤＣ−ＤＣコンバータの出力が大きい時にはトランスＴ１に蓄積される電磁エネルギーが大きくなるので、２次巻線ｎ４の誘起電圧も高くなる。したがって、負荷であるＬＥＤモジュール２の全点灯時には、第１の制御用電源回路により制御用電源電圧Ｖｃｃが供給される。

第２の制御用電源回路１４は、２次巻線ｎ３の出力によりダイオードＤ５、トランジスタＱ４、ダイオードＤ７を介して平滑コンデンサＣ２３を充電する回路である。２次巻線ｎ３のターン数は２次巻線ｎ４よりも多く設定されており、誘起電圧は大きい。また、２次巻線ｎ３に直列接続されたダイオードＤ５はトランスＴ１に１次電流が流れている期間に導通する極性となるように接続されており、２次巻線ｎ４がフライバック巻線として機能するのに対して、２次巻線ｎ３はフィードフォワード巻線として機能する。ここで、フライバック巻線である２次巻線ｎ４は、２次側回路の出力電圧Ｖｏｕｔを反映した電圧で平滑コンデンサＣ２３を充電するのに対して、フィードフォワード巻線である２次巻線ｎ３は、１次側回路の入力電圧Ｖｄｃ（平滑コンデンサＣ２の充電電圧）を反映した電圧で平滑コンデンサＣ２３を充電することができる。したがって、負荷であるＬＥＤモジュール２の調光点灯時に、フライバック巻線である２次巻線ｎ４による平滑コンデンサＣ２３の充電電圧が低下しても、フィードフォワード巻線である２次巻線ｎ３から平滑コンデンサＣ２３を充電することで制御用電源電圧Ｖｃｃを供給できる。

第２の制御用電源回路１４は２次巻線ｎ４から制御用電源電圧を確保できる間は２次巻線ｎ３からの制御用電源電圧の供給を遮断する遮断回路を備えている。この遮断回路は、トランジスタＱ４とツェナーダイオードＺＤ１とバイアス抵抗Ｒ９を含んで構成されており、ダイオードＤ７１を介して２次巻線ｎ４から充電される平滑コンデンサＣ２３の電圧ＶｃｃがツェナーダイオードＺＤ１のツェナー電圧よりも高いときにはトランジスタＱ４のベース・エミッタ間が逆バイアスされることによりトランジスタＱ４が遮断状態となり、第２の制御用電源回路１４による平滑コンデンサＣ２３の充電は阻止される。一方、平滑コンデンサＣ２３の電圧ＶｃｃがツェナーダイオードＺＤ１のツェナー電圧よりも低くなり、トランジスタＱ４のベース・エミッタ間とダイオードＤ７が順バイアスされると、トランジスタＱ４は導通状態となり、２次巻線ｎ３からダイオードＤ５、トランジスタＱ４、ダイオードＤ７を介して平滑コンデンサＣ２３が充電される。なお、コンデンサＣ２９は２次巻線ｎ３からダイオードＤ５を介する高周波電流をバイパスするための小容量のコンデンサである。

このように、負荷であるＬＥＤモジュール２の調光点灯時には、第２の制御用電源回路１４により制御用電源電圧が供給されるものであるが、さらに調光が深くなり、位相制御された交流電圧の導通位相角が狭くなると、平滑コンデンサＣ２の直流電圧Ｖｄｃが低下して行く。そうなると、フィードフォワード巻線である２次巻線ｎ３は１次側回路の入力電圧Ｖｄｃを反映した電圧により平滑コンデンサＣ２３を充電するので、第２の制御用電源回路１４でも制御用電源電圧Ｖｃｃを十分に供給できない場合がある。

そこで、本回路では、整流平滑回路１２の直流出力端から制御用電源電圧を供給する第３の制御用電源回路１５を設けている。この第３の制御用電源回路１５は、フィードフォワード巻線である２次巻線ｎ３から制御用電源電圧を確保できる間は、整流平滑回路１２の直流出力端からの制御用電源電圧の供給を遮断する遮断回路を備えている。この遮断回路は、トランジスタＱ１０とツェナーダイオードＺＤ４とバイアス抵抗Ｒ４４，Ｒ５２を含んで構成されており、ツェナーダイオードＺＤ４のツェナー電圧は、第２の制御用電源回路１４のツェナーダイオードＺＤ１のツェナー電圧よりも低く設定されている。第２の制御用電源回路１４から制御用電源電圧Ｖｃｃが供給されている期間中は、トランジスタＱ１０のベース・エミッタ間が逆バイアスされることによりトランジスタＱ１０が遮断状態となり、第３の制御用電源回路１５による平滑コンデンサＣ２３の充電は阻止される。一方、平滑コンデンサＣ２３の電圧ＶｃｃがツェナーダイオードＺＤ４のツェナー電圧よりも低くなり、トランジスタＱ１０のベース・エミッタ間とダイオードＤ２が順バイアスされると、トランジスタＱ１０は不飽和の導通状態となり、整流平滑回路１２の平滑コンデンサＣ２からトランジスタＱ１０のコレクタ・エミッタ間抵抗を介して平滑コンデンサＣ２３が充電される。位相制御された交流電圧の導通位相角が変化すると、整流平滑回路１２の平滑コンデンサＣ２の直流電圧Ｖｄｃは大きく変動するが、トランジスタＱ１０のコレクタ・エミッタ間抵抗により直流電圧Ｖｄｃと制御用電源電圧Ｖｃｃとの電圧差が吸収されることにより、ツェナーダイオードＺＤ４のツェナー電圧を基準として安定化された制御用電源電圧Ｖｃｃが供給される。

なお、第３の制御用電源回路１５は電源投入直後の動作開始時に制御用集積回路ＩＣ１に初期電源電圧を供給するためにも用いられる。すなわち、制御用集積回路ＩＣ１が動作を開始する前は、トランスＴ１に入力電流が流れていないので、第１の制御用電源回路（ダイオードＤ７１）や第２の制御用電源回路１４は制御用電源電圧Ｖｃｃを供給できない。この場合、第３の制御用電源回路１５が初期電源電圧を供給することにより制御用集積回路ＩＣ１が発振動作を開始し、トランスＴ１に入力電流が流れることにより第２の制御用電源回路１４が電源供給を開始する。これにより、第３の制御用電源回路１５が遮断状態となり、さらに第１の制御用電源回路（ダイオードＤ７１）が電源供給を開始すると、第２の制御用電源回路１４が遮断状態となる。

また、第３の制御用電源回路１５は、無負荷検出による保護動作後に制御用集積回路ＩＣ１を動作停止状態に保持しておくためのラッチ用電源としても用いられる。この無負荷検出による保護動作については、後述の定電流制御と関連して後述することとし、定電流制御のもとになる位相制御された交流電圧の導通位相角の検出について先に説明する。

図４は位相検出回路１６の動作説明のための波形図であり、（ａ）は入力コネクタＣＯＮ１に供給される位相制御された交流電圧の波形、（ｂ）は位相検出回路１６の検出電圧Ｖｏの波形である。図中、ｔ１〜ｔ４のサイクルでは、位相制御素子３１の導通開始タイミングが早く、導通している期間が長い。一方、ｔ４〜ｔ７のサイクルでは、位相制御素子３１の導通開始タイミングが遅く、導通している期間が短い。ここで、導通している期間（ｔ２〜ｔ３、ｔ５〜ｔ６）の占める位相角を上述のように導通位相角と呼ぶことにすると、導通位相角が大きいほど負荷電流が大きくなるように制御されるものとする。

この位相検出回路１６は、位相制御された交流電圧の一方の半波について導通位相角を検出しており、他方の半波については導通位相角を検出しない。これは、位相検出回路１６の後段にマイクロコンピュータＩＣ４を含む高精度な演算回路２１（図２参照）を配置したことと関連しており、この前提において、正負両方の半波についてそれぞれ導通位相角を検出すると、光出力が交流電圧の半波ごとに細かく変動して、特に低出力時において、光出力のちらつきを生じさせる原因となっていた。このようにマイクロコンピュータＩＣ４を含む高精度な演算回路２１を用いると、光出力を最大出力に対して５〜１００％の範囲で例えば２５６段階に調節することが可能となる。ところが、特に光出力が低い領域では、１段階の調光レベルの相違でも人間の目に知覚されやすく、導通位相角の検出値が正負の半サイクルごとに変動すると、交流電圧の半周期ごとに光出力がちらつくことになる。

本来ならば、位相制御された交流電圧の導通位相角は正負の各半サイクルについて均等となるように制御されるはずであるが、位相制御回路３２の電気特性や位相制御素子３１の感度の問題で正負の導通位相角が厳密には一致しない場合がある。もちろんマイクロコンピュータＩＣ４の平均化処理により複数回の検出値を平均化することも考えられるが、それでは調光操作により導通位相角が変更されたときにも平均化されることになり、制御の遅れを生じさせる恐れがある。そこで、本回路では、位相制御された交流電圧の一方の半波について導通位相角を検出し、他方の半波については同じ導通位相角であるものとして、次に導通位相角が検出されるまでマイクロコンピュータＩＣ４が同じ検出値を保持し続けるように制御することで、光出力のちらつきを防止している。

位相検出回路１６は導通位相角を高精度に検出するために、電圧検出精度の高いリセット用ＩＣ（ローム製ＢＤ４９４３Ｇ）よりなる電圧検出回路ＩＣ５を用いている。この電圧検出回路ＩＣ５は、電圧入力端子ＶＤＤ（２番ピン）とグランド端子（３番ピン）の間に印加される電圧が基準電圧以上になると、出力端子Ｖｏ（１番ピン）がＨレベルとなり、基準電圧未満になると、出力端子Ｖｏ（１番ピン）がＬレベルとなるように動作する。

全波整流器ＤＢの一方の交流入力端子には、ダイオードＤ９のアノードが接続されており、ダイオードＤ９のカソードには抵抗Ｒ１５、Ｒ１８、Ｒ１９の直列回路よりなる抵抗分圧回路が接続され、この抵抗分圧回路は１次側回路のグランドラインＧ１を介して全波整流器ＤＢの負極側の直流出力端子に接続されている。抵抗Ｒ１９には過電圧防止用のツェナーダイオードＺＤ２と雑音防止用のコンデンサＣ１１が並列接続されている。ダイオードＤ９の順方向の極性に交流電圧が印加されると、抵抗Ｒ１９に入力交流電圧を分圧した電圧が印加され、電圧検出回路ＩＣ５の基準電圧以上の期間では、出力端子ＶｏがＨレベルとなり、ＭＯＳＦＥＴよりなるスイッチング素子Ｑ２がＯＮとなる。この期間にのみ、制御用電源電圧ＶｃｃからフォトカプラＰＣ２の発光素子、抵抗Ｒ３３、スイッチング素子Ｑ２を介して電流が流れて、フォトカプラＰＣ２の受光素子が導通する。したがって、２次側回路に導通位相角に応じたパルス幅の矩形波信号を伝達することができる。

次に、２次側回路では、フォトカプラＰＣ２の受光素子と抵抗Ｒ５３の直列回路を２次側の制御用電源電圧Ｖｄｄと２次側のグランドラインＧ２の間に接続している。フォトカプラＰＣ２の受光素子と抵抗Ｒ５３の接続点は、演算回路２１を構成するマイクロコンピュータＩＣ４（ＮＥＣ製μＰＤ７８Ｆ９２１２）の入力ポートである端子ＴＩＯ１０（１６番ピン）に接続されている。フォトカプラＰＣ２の受光素子が導通している間、マイクロコンピュータＩＣ４の端子ＴＩＯ１０はＬレベルとなるので、このＬレベルである時間を計測することにより導通位相角を計測することができる。このマイクロコンピュータＩＣ４は、計測された導通位相角に応じて、ＬＥＤモジュール２への出力電流を決定するメモリテーブルを有しており、メモリテーブルから読み出された出力電流の設定値を出力制御回路２２に与えるべく、端子ＴＯＨ１（１番ピン）にＰＷＭ信号を出力する。このＰＷＭ信号は例えば１ｋＨｚ程度の矩形波電圧信号であり、出力制御回路２２のスイッチング素子Ｑ６を出力電流の設定値に応じたデューティ比でＯＮ・ＯＦＦさせることで、コンデンサＣ１８を充放電し、コンデンサＣ１８のアナログ電位として出力電流の目標値を与えるものである。なお、マイクロコンピュータＩＣ４の電源端子（５番ピン）とグランド端子（４番ピン）の間には、２次側の制御用電源電圧Ｖｄｄが供給されている。

出力制御回路２２は、定電流制御用の集積回路ＩＣ３（新日本無線ＮＪＭ２１４６）を備えている。集積回路ＩＣ３の電源端子（８番ピン）とグランド端子（４番ピン）の間には、２次側の制御用電源電圧Ｖｄｄが供給されている。この集積回路ＩＣ３は、２−３番ピン間と５−６番ピン間をそれぞれ差動入力とする２個のオペアンプを内蔵しており、前者に電流検出回路２３の検出値を与えて定電流制御すると共に、後者に電圧検出回路２４の検出値を与えて過電圧検出している。集積回路ＩＣ３は内部に基準電圧発生回路を備え、７番ピンから基準電圧が出力されており、スイッチング素子Ｑ６がＯＦＦのときには抵抗Ｒ４、Ｒ５６を介してコンデンサＣ１８が充電される。スイッチング素子Ｑ６がＯＮのときには、抵抗Ｒ２３，Ｒ１１の直列回路と抵抗Ｒ５６の並列回路によりコンデンサＣ１８が放電される。この時定数回路により、集積回路ＩＣ３の入力端子（２番ピン）には定電流制御の目標値が入力される。

集積回路ＩＣ３に内蔵された２個のオペアンプのうち、定電流制御用のオペアンプの一対の入力端子は２番ピンと３番ピン、出力端子は１番ピンに接続されている。集積回路ＩＣ３の入力端子（３番ピン）には、入力抵抗Ｒ１３を介して電流検出回路２３の検出値が入力されており、集積回路ＩＣ３の出力端子（１番ピン）との間には帰還インピーダンスとして抵抗Ｒ６とコンデンサＣ２７の直列回路が接続されている。電流検出回路２３は出力コネクタＣＯＮ２とグランドラインＧ２の間に直列に挿入された電流検出抵抗Ｒ３５であり、平滑コンデンサＣ５から出力コネクタＣＯＮ２を介して外部のＬＥＤモジュール２に出力される電流に応じた電圧を生成する。

なお、電圧検出回路２４は抵抗Ｒ３９，Ｒ４０，Ｒ４１の直列回路よりなる分圧回路を備え、分圧された電圧は集積回路ＩＣ３の５−６番ピン間のオペアンプにより７番ピンの基準電圧と比較され、出力電圧Ｖｏｕｔが過大になると出力を抑制する方向に制御される。電圧検出回路２４の分圧比はトランジスタＱ７により切換可能であり、演算回路２１のマイクロコンピュータＩＣ４の出力ポート（１４番ピン）によりトランジスタＱ７をＯＮ状態またはＯＦＦ状態に切り換えることで、出力電圧Ｖｏｕｔの設定を変更可能となっている。

集積回路ＩＣ３の２−３番ピン間のオペアンプは、コンデンサＣ１８に設定される定電流制御の目標値と電流検出回路２３の検出値とが一致する方向に集積回路ＩＣ３の出力端子（１番ピン）の電位を可変制御する。これにより、集積回路ＩＣ３の出力端子（１番ピン）の電位に応じて、２次側回路の制御用電源電圧Ｖｄｄから抵抗Ｒ１７を介してフォトカプラＰＣ１の発光素子に電流が流れて、その電流値に応じてフォトカプラＰＣ１の受光素子の抵抗値が変化する。

１次側回路では、フォトカプラＰＣ１の受光素子は制御用集積回路ＩＣ１のフィードバック端子（２番ピン）に接続されており、図３に示すように、内蔵の定電流源から２番ピンを介して電流が流出することにより、抵抗Ｒ２９、コンデンサＣ２４、フォトカプラＰＣ１の受光素子の並列回路には制御目標となる電圧値が生成される。この電圧値に応じて制御用集積回路ＩＣ１はスイッチング素子Ｑ８のＯＮ幅を可変制御する。これにより、電流検出回路２３により検出される出力電流が交流電圧の導通位相角に応じて決定される一定電流となるように制御されるものである。

ところで、出力コネクタＣＯＮ２の接触不良や配線の断線によりＬＥＤモジュール２が外れることがある。また、ＬＥＤモジュール２は複数個のＬＥＤの直列回路を内蔵しているので、いずれかのＬＥＤが故障してリード線の断線等が生じることがある。すると、電流検出回路２３の検出値はゼロとなるが、出力電流を目標値に収束せしめるように制御しているので、制御用集積回路ＩＣ１は内蔵のスイッチング素子Ｑ８のＯＮ幅を増大させる方向に制御され、ＤＣ−ＤＣコンバータの出力コンデンサである平滑コンデンサＣ５の電圧は異常昇圧することになる。

このような無負荷状態による異常昇圧状態が継続することを防止するために、本回路では、制御用集積回路ＩＣ１の過電圧保護回路を利用している。上述のように、制御用集積回路ＩＣ１は、フライバック巻線である２次巻線ｎ４から制御用電源電圧Ｖｃｃを供給されているので、２次側回路の出力コンデンサである平滑コンデンサＣ５の電圧が異常昇圧するようなことがあれば、その電圧上昇を反映して、２次巻線ｎ４の電圧も上昇することになり、結果的に、制御用電源電圧Ｖｃｃが上昇する。図３に示すように、集積回路ＩＣ１に内蔵された過電圧保護回路のコンパレータ５５は４番ピンの制御用電源電圧Ｖｃｃと過電圧保護用の基準電圧Ｖ_OVPとを比較しており、制御用電源電圧Ｖｃｃが過電圧保護用の基準電圧Ｖ_OVPを越えると、コンパレータ５５の出力がＨレベルとなる。これにより、ＯＲゲートを介してラッチ回路５６がセットされ、そのＱ出力を反転回路５７により反転した信号によりゲート５８を閉じることによりスイッチング素子Ｑ８をＯＦＦ状態に保持することができる。

ラッチ解除用のコンパレータ５９は制御用電源電圧Ｖｃｃと基準電圧Ｖ_ULを比較しており、制御用電源電圧Ｖｃｃが基準電圧Ｖ_UL以下になると、コンパレータ５９の出力がＨレベルとなり、ラッチ回路５６がリセットされ、過電圧保護のラッチが解除される。

本回路では、過電圧保護回路によりラッチ回路５６がセットされた後、制御用電源電圧Ｖｃｃが基準電圧Ｖ_ULよりも高く保持されるように、第３の制御用電源回路１５のツェナーダイオードＺＤ４のツェナー電圧を設定している。すなわち、過電圧保護回路によりラッチ回路５６がセットされて、ＤＣ−ＤＣコンバータの発振が停止されると、第１の制御用電源回路（ダイオードＤ７１）と第２の制御用電源回路１４による電源供給は停止されるので、過電圧となっていた制御用電源電圧Ｖｃｃは低下して行く。このとき、第３の制御用電源回路１５の出力電圧が低過ぎると、制御用電源電圧Ｖｃｃが基準電圧Ｖ_UL以下になった時点で発振動作が再開することになり、発振停止と発振再開を繰り返すことになる。これを防止するために、本回路では、第３の制御用電源回路１５の電圧をラッチ解除の基準電圧Ｖ_ULよりも高く設定しておくことで、電源投入期間中は発振停止が解除されないようにしている。

従来の蛍光灯用のインバータ回路であれば、蛍光灯が外れたりフィラメントが断線したときには、無負荷状態を検出してインバータ回路の発振動作を停止させ、ユーザーが蛍光灯を交換すると、自動的にインバータ回路の発振動作を再開させていた。これにより電源の再投入操作を不要とし、ユーザーの使い勝手を改善していた。しかしながら、ＬＥＤモジュールは蛍光灯に比べると寿命時間が圧倒的に長いので、ユーザーがＬＥＤモジュールを交換するような場合は想定していない。仮にＬＥＤモジュールが故障するようなことがあっても、修理業者が交流電源を切ってから交換作業を行うことになるので、本回路では交流電源を切るまで過電圧保護のラッチが解除されないようにしている。

なお、過電圧保護のラッチが解除されるのに要する時間は、交流電源を切ってから平滑コンデンサＣ２が放電され、これにより平滑コンデンサＣ２３の充電電圧が基準電圧Ｖ_UL以下になるまでの時間であるが、ＬＥＤモジュールの交換に要する時間よりは短いと考えられるので、実使用上の問題は生じない。

次に、本回路の特徴である位相補正回路１７について説明する。この位相補正回路１７は、雑音防止用コンデンサＣ１に流れる進相電流が交流電源４と直列接続された位相制御素子３１の消弧を妨げないように、交流電圧のゼロクロス付近で雑音防止用コンデンサＣ１を抵抗により短絡せしめる回路である。図１に示すように、フィルタ回路１１には、入力コネクタＣＯＮ１と並列に雑音防止用コンデンサＣ１が接続されている。このコンデンサＣ１には常に進相の無効電流が流れているが、小容量のコンデンサであるので、仮に、有効電流である抵抗負荷への電流が常に流れていれば、無効電流の影響は無視できる。そこで、コンデンサＣ１と並列に抵抗負荷を並列接続することが考えられるが、それでは、抵抗負荷による電力損失が常に生じることになり、効率が低下することになる。

全波整流器ＤＢに引き込まれる電流が常に流れていれば、抵抗負荷の代わりになると考えられるが、本回路では平滑コンデンサＣ２によるコンデンサ入力型の平滑回路を用いているので、位相制御された交流電圧のピーク付近でしか入力電流は流れない。そうすると、交流電圧のゼロクロス付近では雑音防止用コンデンサＣ１に流れる進相電流が支配的となり、交流電圧の半サイクルが終了したときには既に次の半サイクルの進相電流が流れ始めている。この進相電流が位相制御素子の保持電流を超えていると、位相制御素子が消弧できないことがあり、その場合、次の半サイクルの全期間にわたり位相制御素子が導通することになるので、調光出力時に光出力が急増することになる。

そこで、本回路では、位相制御された交流入力電圧が設定電圧より小さくなると、全波整流器ＤＢの交流入力端子間を抵抗にて短絡せしめるように構成している。このようにすれば、位相制御された交流入力電圧が設定電圧より高い期間では抵抗負荷が接続されないので、電力損失を少なくすることができ、回路効率を高めることができ、また、コンデンサＣ１に流れる進相電流が問題となる半サイクルの終わりの期間では必ず抵抗負荷がコンデンサＣ１と並列に接続されているので、位相制御素子３１を確実に消弧することができる。

位相補正回路１７は、ダイオードＤ３，Ｄ４と全波整流器ＤＢの負極側ダイオード（図示せず）を介して、スイッチング素子Ｑ１と抵抗Ｒ１，Ｒ２５，Ｒ２７の直列回路をフィルタ回路１１の出力端に接続したものであり、交流電圧のゼロクロス付近でもスイッチング素子Ｑ１をＯＮし続けることができるように、制御用電源電圧Ｖｃｃからゲートバイアス電圧を供給する抵抗Ｒ１０を設けている。また、スイッチング素子Ｑ１をＯＦＦ制御するためのトランジスタＱ３及びゲート電荷放電用抵抗Ｒ５１を備えると共に、トランジスタＱ３をＯＮ制御するためのツェナーダイオードＺＤ５と抵抗Ｒ７，Ｒ８，Ｒ１６を備えている。

図５は位相補正回路１７の動作説明図であり、（ａ）は全波整流器ＤＢの出力電圧、（ｂ）はトランジスタＱ３のＯＮ／ＯＦＦ状態、（ｃ）はスイッチング素子Ｑ１のＯＮ／ＯＦＦ状態、（ｄ）は抵抗Ｒ１の電流である。ここではダイオードＤ３，Ｄ４と全波整流器ＤＢの電圧降下を無視して概念的に説明すると、全波整流器ＤＢの出力電圧がツェナーダイオードＺＤ５のツェナー電圧Ｖ_ZD5＋トランジスタＱ３のベース・エミッタ間オン電圧Ｖ_BE3を越えると、トランジスタＱ３がＯＮとなり、スイッチング素子Ｑ１がＯＦＦとなる。この期間では、抵抗Ｒ１，Ｒ２５，Ｒ２７は全波整流器ＤＢの交流入力端子から切り離されるので、抵抗による電力ロスは生じない。

一方、全波整流器ＤＢの出力電圧がツェナーダイオードＺＤ５のツェナー電圧Ｖ_ZD5＋トランジスタＱ３のベース・エミッタ間オン電圧Ｖ_BE3よりも低くなると、トランジスタＱ３がＯＦＦとなり、スイッチング素子Ｑ１がＯＮとなる。交流電圧のゼロクロス付近では全波整流器ＤＢの交流入力端子側にはスイッチング素子Ｑ１のＯＮ状態を維持するための電源が得られないが、本回路では、ＤＣ−ＤＣコンバータの制御用電源電圧Ｖｃｃを活用することでスイッチング素子Ｑ１のＯＮ状態を維持している。したがって、雑音防止用コンデンサＣ１の進相電流が問題となる交流電圧のゼロクロス付近では、スイッチング素子Ｑ１をＯＮさせて、全波整流器ＤＢの交流入力端子間を抵抗Ｒ１，Ｒ２５，Ｒ２７の直列回路を介して短絡せしめることにより、進相電流を打ち消して、位相制御素子３１を確実に消弧せしめることができる。

なお、抵抗Ｒ１，Ｒ２５，Ｒ２７に流れる有効電流とコンデンサＣ１に流れる無効電流の合計がゼロクロス付近において、位相制御素子３１の保持電流を下回るように設定する必要があるので、電源と並列に接続される抵抗としては比較的に低い抵抗値に設定する必要があるが、本回路では、交流電圧が低い期間にのみ接続されるので、電力ロスは大きくならない。試作機では、雑音防止用コンデンサＣ１の容量が０．０１μＦであるとき、抵抗Ｒ１，Ｒ２５，Ｒ２７として、４．３ｋΩ×３を用いることで問題なく動作することが確認できた。

最後に、２次側回路の制御用電源回路について説明する。２次側回路では、マイクロコンピュータＩＣ４を含む高精度な演算回路２１を有するうえに、フォトカプラＰＣ１によるアナログ信号の伝送にも高精度の電源電圧を必要とするので、三端子レギュレータＩＣ２により安定な制御用電源電圧Ｖｄｄを生成している。三端子レギュレータＩＣ２の入力側の平滑用コンデンサＣ２６は、第４の制御用電源回路２５または第５の制御用電源回路２６により充電される。第４の制御用電源回路２５はトランスＴ１のフィードフォワード巻線である２次巻線ｎ６から抵抗Ｒ３１とダイオードＤ６１を介して平滑コンデンサＣ２６を充電する回路であり、ＬＥＤモジュール２の全点灯時ならびに比較的出力の大きい調光時に用いられる。第５の制御用電源回路２６はＤＣ−ＤＣコンバータの出力コンデンサである平滑コンデンサＣ５の充電電圧からトランジスタＱ９とダイオードＤ６を介して平滑コンデンサＣ２６を充電する回路であり、比較的出力の小さい調光時に用いられる。

第５の制御用電源回路２６は、第４の制御用電源回路２５により平滑コンデンサＣ２６の充電電流を十分に確保できる期間にはダイオードＤ６を介する電流の供給を遮断する遮断回路を含む。この遮断回路は、ツェナーダイオードＺＤ３とトランジスタＱ９とバイアス抵抗Ｒ５を含み、平滑コンデンサＣ２６の充電電圧がツェナーダイオードＺＤ３のツェナー電圧よりも高いときには、トランジスタＱ９のベース・エミッタ間が逆バイアスされることによりトランジスタＱ９は遮断状態となる。また、平滑コンデンサＣ２６の充電電圧がツェナーダイオードＺＤ３のツェナー電圧よりも低くなり、トランジスタＱ９のベース・エミッタ間とダイオードＤ６が順バイアスされると、トランジスタＱ９は不飽和の導通状態となり、そのコレクタ・エミッタ間の抵抗を介して平滑コンデンサＣ５から平滑コンデンサＣ２６に充電電流が流れる。

なお、本回路の電源装置１はＬＥＤモジュール２と共に照明器具の筐体内に収納しても良いし、照明器具の筐体内にはＬＥＤモジュール２のみを収納し、電源装置１は器具本体とは別に外付けとしても良い。

本発明の実施形態１の１次側の構成を示す回路図である。本発明の実施形態１の２次側の構成を示す回路図である。本発明の実施形態１に用いる集積回路の内部構成を示す回路図である。本発明の実施形態１の位相検出回路の動作説明のための波形図である。本発明の実施形態１の位相補正回路の動作説明のための波形図である。本発明の実施形態１の使用状態を示す回路図である。

符号の説明

ＣＯＮ１交流入力コネクタ
Ｑ８スイッチング素子
ＩＣ１制御用集積回路
Ｖｃｃ制御用電源電圧
Ｄ７１ダイオード（第１の制御用電源回路）
１２整流平滑回路
１４第２の制御用電源回路
１５第３の制御用電源回路
Ｔ１トランス
ｎ４フライバック巻線（第１の２次巻線）
ｎ３フィードフォワード巻線（第２の２次巻線）

Claims

交流入力端子に接続された整流平滑回路と、前記整流平滑回路の直流出力端に接続されたスイッチング回路と、前記交流入力端子間に供給される位相制御された交流電圧の導通位相角を検出する位相検出回路と、この位相検出回路の検出出力に基づいて前記スイッチング回路のスイッチング素子を制御する制御回路と、前記制御回路に電源電圧を供給する制御用電源回路とを備えるスイッチング電源装置であって、
前記制御用電源回路は、
少なくとも前記スイッチング回路の最大出力時には前記スイッチング回路中の第１の２次巻線から制御用電源電圧を供給する第１の制御用電源回路と、
最大出力時よりも出力が小さく、第１の２次巻線から制御用電源電圧を確保できないときに前記スイッチング回路中の第２の２次巻線から制御用電源電圧を供給する第２の制御用電源回路と、
前記スイッチング回路の停止時及び第２の２次巻線から制御用電源電圧を確保できないときに前記整流平滑回路の直流出力端から制御用電源電圧を供給する第３の制御用電源回路とから構成され、
前記制御回路が第１の制御用電源回路から制御用電源電圧を供給されるのは少なくとも前記交流入力端子間に供給される交流電圧が位相制御されていないときであり、前記制御回路が第２の制御用電源回路から制御用電源電圧を供給されるのは第１の制御用電源回路から制御用電源電圧を供給されるときに比べると前記スイッチング回路の出力電圧が低下するほどに前記交流入力端子間に供給される交流電圧が位相制御されているときであり、前記制御回路が第３の制御用電源回路から制御用電源電圧を供給されるのは電源投入直後及び第２の制御用電源回路から制御用電源電圧を供給されるときに比べると前記整流平滑回路の直流出力電圧が低下するほどに前記位相制御された交流電圧の導通位相角が狭いときであることを特徴とするスイッチング電源装置。
前記スイッチング回路は、前記整流平滑回路の直流出力端に前記スイッチング素子を介してトランスの１次巻線を接続し、前記トランスの主たる２次巻線出力を前記スイッチング素子のオフ時に整流平滑して直流電力を出力するフライバック型のＤＣ−ＤＣコンバータ回路であり、前記第１及び第２の２次巻線は前記トランスの補助出力巻線であり、第１の２次巻線は前記スイッチング素子のオフ時に制御用電源電圧を供給するフライバック巻線、第２の２次巻線は前記スイッチング素子のオン時に制御用電源電圧を供給するフィードフォワード巻線としたことを特徴とする請求項１記載のスイッチング電源装置。
第１の２次巻線は、前記スイッチング素子のオフ時に前記トランスが電磁エネルギーの放出を完了したタイミングを検出して前記スイッチング素子を再度オンさせる信号を前記制御回路に入力するゼロクロス検出用巻線を兼ねていることを特徴とする請求項２記載のスイッチング電源装置。
第１の２次巻線は、前記ＤＣ−ＤＣコンバータ回路の出力電圧が過大であることを検出する過電圧検出用巻線を兼ねており、前記制御回路は第１の制御用電源回路から供給される制御用電源電圧が過大であるときに前記スイッチング素子の動作を停止させる過電圧保護回路を含むことを特徴とする請求項２または３のいずれかに記載のスイッチング電源装置。
第２の制御用電源回路は第１の２次巻線から制御用電源電圧を確保できるときに第２の２次巻線からの制御用電源電圧の供給を遮断する第１の遮断回路を含み、第３の制御用電源回路は第２の２次巻線から制御用電源電圧を確保できるときに前記整流平滑回路の直流出力端からの制御用電源電圧の供給を遮断する第２の遮断回路を含むことを特徴とする請求項１〜４のいずれかに記載のスイッチング電源装置。