Nothing Special   »   [go: up one dir, main page]

JP4831853B2 - Capacitively coupled parallel plate plasma etching apparatus and plasma etching method using the same - Google Patents

Capacitively coupled parallel plate plasma etching apparatus and plasma etching method using the same Download PDF

Info

Publication number
JP4831853B2
JP4831853B2 JP12969699A JP12969699A JP4831853B2 JP 4831853 B2 JP4831853 B2 JP 4831853B2 JP 12969699 A JP12969699 A JP 12969699A JP 12969699 A JP12969699 A JP 12969699A JP 4831853 B2 JP4831853 B2 JP 4831853B2
Authority
JP
Japan
Prior art keywords
electrode
upper electrode
plasma etching
high frequency
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12969699A
Other languages
Japanese (ja)
Other versions
JP2000323460A (en
JP2000323460A5 (en
Inventor
圭三 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP12969699A priority Critical patent/JP4831853B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR20017014080A priority patent/KR100880767B1/en
Priority to DE60043505T priority patent/DE60043505D1/en
Priority to PCT/JP2000/002770 priority patent/WO2000068985A1/en
Priority to EP00922892A priority patent/EP1193746B1/en
Priority to US09/959,745 priority patent/US7537672B1/en
Priority to KR1020057007269A priority patent/KR100748798B1/en
Priority to TW089108548A priority patent/TW462092B/en
Publication of JP2000323460A publication Critical patent/JP2000323460A/en
Priority to US10/984,943 priority patent/US20050061445A1/en
Publication of JP2000323460A5 publication Critical patent/JP2000323460A5/ja
Priority to US12/195,842 priority patent/US8080126B2/en
Priority to US12/879,926 priority patent/US20100326601A1/en
Application granted granted Critical
Publication of JP4831853B2 publication Critical patent/JP4831853B2/en
Priority to US13/728,634 priority patent/US20130112666A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体基板等の基板にプラズマエッチング処理を施す容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法に関する。
【0002】
【従来の技術】
例えば半導体デバイスの製造プロセスにおいては、被処理基板である半導体ウエハに回路を形成するためにプラズマエッチング処理が採用されている。プラズマエッチング処理を行う装置としては、種々のものが用いられているが、その中でも容量結合型平行平板プラズマエッチング装置が主流である。
【0003】
容量結合型平行平板プラズマエッチング装置は、チャンバー内に一対の平行平板電極(上部および下部電極)を配置し、処理ガスをチャンバー内に導入するとともに、電極の一方に高周波を印加して電極間に高周波電界を形成し、この高周波電界により処理ガスのプラズマを形成して半導体ウエハに対してプラズマエッチング処理を施す。
【0004】
このような容量結合型平行平板プラズマエッチング装置により半導体ウエハ上の膜、例えば酸化膜をエッチングする場合には、チャンバー内を中圧にして、中密度プラズマを形成することにより、最適ラジカル制御が可能であり、それによって適切なプラズマ状態を得ることができ、高い選択比で、安定性および再現性の高いエッチングを実現している。
【0005】
しかしながら、近年、USLIにおけるデザインルールの微細化がますます進み、ホール形状のアスペクト比もより高いものが要求されており、酸化膜のエッチング等において従来の条件では必ずしも十分とはいえなくなりつつある。
【0006】
そこで、印加する高周波電力の周波数を上昇させ、良好なプラズマの解離状態を維持しつつ、高密度プラズマを形成することが試みられている。これにより、より低圧の条件下で適切なプラズマを形成することができるので、さらなるデザインルールの微細化に適切に対応することが可能となると考えられている。
【0007】
【発明が解決しようとする課題】
ところで、本発明者の検討結果によれば、このようにプラズマを高密度化するとプラズマの非線形性の特性が顕著に現れ、プラズマからの反射波の高調波が増加し、電極径がφ250〜φ300の場合には、このような高調波により電極表面に定在波が生成され、電極表面の電界分布が不均一になることが判明した。
【0008】
このように電界分布が不均一になるとプラズマ密度が不均一となり、結果としてエッチングレート分布が不均一となるため、上記電界分布不均一の原因を取り除いてエッチングレート分布を均一にすることが必要となる。
【0009】
しかしながら、従来、このような高密度プラズマを用いた場合の問題点が必ずしも明確に認識されていたわけではなく、上記のような電界分布不均一を解消しようとする試みは未だ十分にはなされていない。
【0010】
本発明はかかる事情に鑑みてなされたものであって、より微細化に対応可能な高密度プラズマを用いたプラズマエッチング処理において、電極表面における電界分布の不均一を小さくしてプラズマ密度を均一化することが可能であり、エッチングレート分布が均一な容量結合型平行平板プラズマエッチング装置およびプラズマエッチング方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明は、被処理基板が収容されるチャンバーと、
チャンバー内に相対向するように平行に設けられた上部電極および下部電極と、
前記上部電極に27MHz以上の周波数の高周波を印加する高周波印加手段と、
前記上部電極に直流電圧を印加する直流電圧印加手段と、
前記下部電極に100kHz〜10MHzの高周波を印加する高周波印加手段と、
前記チャンバー内を所定の減圧状態に維持する排気手段と、
前記チャンバー内に処理ガスを導入する処理ガス導入手段と
を具備し、
前記下部電極に被処理基板を支持させた状態で、前記上部電極および下部電極間に高周波電界を形成することにより処理ガスのプラズマを形成し、かつ前記上部電極に前記直流電圧印加手段からの直流電圧を印加することにより、前記上部電極表面の自己バイアス電圧を上昇させ、このプラズマにより被処理基板にプラズマエッチング処理を施すことを特徴とする容量結合型平行平板プラズマエッチング装置を提供する。
【0015】
本発明はさらにまた、被処理基板が収容されるチャンバーと、
チャンバー内に相対向するように平行に設けられた上部電極および下部電極と、
前記上部電極に27MHz以上の周波数の高周波を印加する高周波印加手段と、
前記下部電極に100kHz〜10MHzの高周波を印加する高周波印加手段と、
前記上部電極に直流電圧を印加する直流電圧印加手段と、
前記チャンバー内を所定の減圧状態に維持する排気手段と、
前記チャンバー内に処理ガスを導入する処理ガス導入手段と
を具備した容量結合型平行平板プラズマエッチング装置を用いてプラズマエッチングを行うプラズマエッチング方法であって、
前記下部電極に被処理基板を支持させた状態で、前記上部電極および下部電極間に高周波電界を形成することにより処理ガスのプラズマを形成するとともに、前記上部電極に前記直流電圧印加手段からの直流電圧を印加して前記上部電極表面の自己バイアス電圧を上昇させ、被処理基板にプラズマエッチング処理を施すことを特徴とするプラズマエッチング方法を提供する。
【0017】
上述したように、プラズマからの高調波が上部電極(第1の電極)の面内に定在波を形成するため、上部電極表面の電界分布が不均一となる。そのため上部電極のプラズマシースが電極中央部で薄くなるとともに、電極表面の自己バイアス電圧が不均一になる。つまり、定在波は電極の中央で振幅が大きくなるから、定在波が上部電極の電界分布に影響を及ぼし、上部電極近傍のプラズマに寄与することにより、上部電極中央部のシースが端部に比較して薄くなる。このとき、上部電極に印加する周波数が比較的低い場合、つまり27MHz未満の場合には、自己バイアス電圧(Vdc)が大きく、プラズマシースが厚いので、定在波がプラズマの均一性に与える影響は小さい。また、高周波の波長が大きく、高調波の波長も大きいので、プラズマ処理に影響を与える定在波が発生しにくい。
ところが、上部電極に印加する高周波の周波数が27MHz以上と高くなると、電極表面の自己バイアス電圧(Vdc)も小さくなり、その結果プラズマシースの全体の厚さが薄くなるため、定在波により自己バイアス電圧(Vdc)の不均一に起因して電極中央部のプラズマシースがさらに薄くなることによって、プラズマシース厚の変化の割合が大きくなり、プラズマの均一性が悪くなる。
これに対して、本発明においては、第1の電極に27MHz以上の周波数の高周波を印加するとともに、この第1の電極にさらに直流電圧を印加するので、その直流電圧分だけ自己バイアス電圧(Vdc)が上昇して、プラズマシースが厚くなり、自己バイアス電圧(Vdc)の不均一によるプラズマシースの不均一の程度も小さくすることができる。このため、プラズマ密度を均一化することができ、エッチングレート分布を均一にすることができる
【0018】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施形態について説明する。
図1は本発明の第1の実施形態に係るエッチング処理装置を模式的に示す断面図である。このエッチング処理装置1は、電極板が上下平行に対向し、一方にプラズマ形成用電源が接続された容量型平行平板エッチング装置として構成されている。
【0019】
このプラズマエッチング装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる円筒形状に成形されたチャンバー2を有しており、このチャンバー2は接地されている。前記チャンバー2内の底部にはセラミックなどの絶縁板3を介して、被処理体、例えば半導体ウエハ(以下「ウエハ」という)Wを載置するための略円柱状のサセプタ支持台4が設けられており、さらにこのサセプタ支持台4の上には、下部電極を構成するサセプタ5が設けられている。このサセプタ5には後述の60MHzの高周波を通すためのハイパスフィルター(HPF)6が接続されている。
【0020】
前記サセプタ支持台4の内部には、冷媒室7が設けられており、この冷媒室7には、例えば液体窒素などの冷媒が冷媒導入管8を介して導入されて循環し、その冷熱が前記サセプタ5を介して前記ウエハWに対して伝熱され、これによりウエハWの処理面が所望の温度に制御される。
【0021】
前記サセプタ5は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12が介在されており、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、例えばクーロン力によってウエハWを静電吸着する。
【0022】
そして、前記絶縁板3、サセプタ支持台4、サセプタ5、さらには前記静電チャック11には、被処理体であるウエハWの裏面に、伝熱媒体、例えばHeガスなどを供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5の冷熱がウエハWに伝達されウエハWが所定の温度に維持されるようになっている。
【0023】
前記サセプタ5の上端周縁部には、静電チャック11上に載置されたウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15はシリコンなどの導電性材料からなっており、これによりエッチングの均一性が向上される。
【0024】
前記サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材25を介して、チャンバー2の上部に支持されており、サセプタ5との対向面を構成し、多数の吐出孔24を有する電極板23と、この電極板23を支持し、導電性材料、例えば表面がアルマイト処理されたアルミニウムからなる水冷構造の電極支持体22とによって構成されている。なお、下部電極であるサセプタ5と上部電極21とは、例えば10〜60mm程度離間している。
【0025】
前記上部電極21における電極支持体22にはガス導入口26が設けられ、このガス導入口26には、ガス供給管27が接続されており、さらにこのガス供給管27には、バルブ28、およびマスフローコントローラ29を介して、処理ガス供給源30が接続されている。処理ガス供給源30から、エッチングのための処理ガスが供給される。
【0026】
処理ガスとしては、従来用いられている種々のものを採用することができ、例えばフロロカーボンガス(C)やハイドロフロロカーボンガス(C)のようなハロゲン元素を含有するガスを好適に用いることができる。他にAr、He等の希ガスやNを添加してもよい。
【0027】
前記チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー2の側壁にはゲートバルブ32が設けられており、このゲートバルブ32を開にした状態でウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。
【0028】
上部電極21には、整合器41を介してプラズマ形成用の高周波電源40が接続されている。この高周波電源40は、27MHz以上の高い周波数を有しており、このように高い周波数を印加することによりチャンバー2内に好ましい解離状態でかつ高密度のプラズマを形成することができ、低圧条件下のプラズマ処理が可能となる。この例では、高周波電源40として60MHzのものを用いている。また、上部電極21には、直流のみを通すローパスフィルター(LPF)44を介して上部電極21の自己バイアス電圧(Vdc)を上昇させるための直流電源43が接続されている。また、整合器41内には直列にコンデンサ(図示せず)が設けられているので、高周波電源40と直流電源43とが衝突することはない。
【0029】
下部電極としてのサセプタ5には、イオン引き込み用の高周波電源50が接続されており、その給電線には整合器51が介在されている。この第2の高周波電源50は100kHz〜10MHzの範囲の周波数を有しており、このような範囲の周波数を印加することにより、被処理体であるウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。この例では、2MHzのものを用いている。
【0030】
次に、以上のように構成されるプラズマエッチング装置1における処理動作について説明する。
まず、被処理体であるウエハWは、ゲートバルブ32が開放された後、図示しないロードロック室からチャンバー2内へと搬入され、静電チャック11上に載置される。そして、高圧直流電源13から直流電圧が印加されることによって、ウエハWが静電チャック11上に静電吸着される。次いで、ゲートバルブ32が閉じられ、排気装置35によって、チャンバー2内が所定の真空度まで真空引きされる。
【0031】
その後、バルブ28が開放されて、処理ガス供給源30から処理ガスがマスフローコントローラ29によってその流量が調整されつつ、処理ガス供給管27、ガス導入口26を通って上部電極21の内部へ導入され、さらに電極板23の吐出孔24を通って、図1の矢印に示すように、ウエハWに対して均一に吐出され、チャンバー2内の圧力が所定の値に維持される。
【0032】
そして、その後、高周波電源40から27MHz以上、例えば60MHzの高周波が上部電極21に印加される。これにより、上部電極21と下部電極としてのサセプタ5との間に高周波電界が生じ、処理ガスが解離してプラズマ化し、このプラズマにより、ウエハWに対してエッチング処理が施される。
【0033】
他方、高周波電源50からは、100kHz〜10MHz、例えば2MHzの高周波が下部電極であるサセプタ5に印加される。これにより、プラズマ中のイオンがサセプタ5側へ引き込まれ、イオンアシストによりエッチングの異方性が高められる。
【0034】
このように、上部電極21に印加する高周波の周波数を27MHz以上とすることにより、プラズマ密度を上げることができるが、これだけでは、プラズマからの反射波の高調波により電極板23下面に定在波が生成されることによって、電極板23下面での電界の不均一が生じる。
【0035】
すなわち、高周波電源40のみの場合には、プラズマからの高調波が上部電極21の表面に定在波を形成するため、上部電極表面の電界分布が不均一となる。上部電極に印加する高周波の周波数が27MHz以上と高くなると、電極表面の自己バイアス電圧(Vdc)も小さくなり、その結果、図2の(a)に示すように、上部電極21のプラズマシースSの全体の厚さが薄くなるため、定在波による電界分布の不均一に起因して電極中央部のプラズマシースがさらに薄くなることによって、プラズマシース厚の変化の割合が大きくなるとともに、電極表面の自己バイアス電圧が不均一となる。この結果、プラズマの均一性が悪くなる。
【0036】
これに対して、上述のように上部電極21に対して、高周波電源40から27MHzより高い周波数の高周波を印加するとともに、直流電源43から直流電圧を印加することにより、図2の(b)に示すように、その直流電圧分だけ自己バイアス電圧(Vdc)が上昇して、その寄与分Sにより、より厚いプラズマシースS’が形成され、自己バイアス電圧(Vdc)の不均一およびプラズマシースの不均一の程度も小さくすることができる。このため、プラズマ密度を均一化することができ、エッチングレート分布を均一にすることができる。
【0037】
例えば、高周波電源40から電極21へ、60MHz、1kWの高周波電力が印加された場合には、Vdc=−100V程度であり、Vdcのばらつきを±10V程度とすると、ばらつきの割合は±10%とかなり大きくなって、プラズマの均一性が低くなる。
【0038】
しかし、直流電源43から、例えば−400Vを印加した場合、全体のVdcは−(100+400)V±10Vとなり、Vdcのばらつきの割合は±2%となってVdcの均一性が向上する。その結果、プラズマの均一性も改善される。
【0039】
次に、本発明の第2の実施形態について説明する。図3は本発明の第2の実施形態に係るプラズマエッチング装置を模式的に示す断面図である。このプラズマエッチング装置1’も、第1の実施形態と同様、電極板が上下平行に対向し、一方にプラズマ形成用電源が接続された容量型平行平板エッチング装置として構成されており、図3において、図1と同じものには基本的に同じ符号を付して説明を省略する。
【0040】
本実施形態においては、第1の実施形態とは異なり、上部電極21に2つの高周波電源を接続する。すなわち、ハイパスフィルター(HPF)62、整合器61を介してプラズマ形成用の第1の高周波電源60を接続し、さらにローパスフィルター65、整合器64を介して第2の高周波電源63を接続する。
【0041】
第1の高周波電源60は、27MHz以上の高い周波数を有しており、このように高い周波数を印加することによりチャンバー2内に好ましい解離状態でかつ高密度のプラズマを形成することができ、低圧条件下のプラズマ処理が可能となる。この例では、第1の高周波電源60として60MHzのものを用いている。
【0042】
第2の高周波電源63は、第1の高周波電源60の周波数よりも低い周波数であり、好適には2〜10MHzとされ、この例では2MHzのものを用いている。第2の高周波電源63は、このように第1の高周波電源60よりも周波数が低いことから、上部電極21の自己バイアス電圧(Vdc)を上昇させる機能を有している。
【0043】
なお、ハイパスフィルター(HPF)62は第2の高周波電源63の周波数以下の周波数をカットするためのものであり、ローパスフィルター(LPF)65は第1の高周波電源60の周波数以上の周波数をカットするものである。
【0044】
このように構成されるプラズマエッチング装置1’においては、基本的に第1の実施形態に係るプラズマエッチング装置1と同様にエッチング処理が行われる。この場合に、第1の実施形態と同様、上部電極21に印加する高周波の周波数を27MHz以上とすることにより、プラズマ密度を上げることができるが、これだけでは、プラズマからの反射波の高調波により電極板23下面に定在波が生成されることによって、電極板23下面での電界の不均一が生じる。
【0045】
そこで、本実施形態では直流電源から直流電圧を印加する代わりに、第2の高周波電源63から第1の高周波電源60よりも低い周波数の高周波を上部電極21に印加する。第2の高周波電源63から印加される高周波による自己バイアス電圧は、第1の高周波電源60から印加される高周波による自己バイアス電圧よりも大きいため、第1および第2の高周波電源60,63からの高周波が重畳されることにより、第1の高周波電源60からのみ高周波を印加する場合よりも極めて高い自己バイアス電圧(Vdc)を得ることができ、その寄与分により、図2の(b)の場合と同様に、より厚いプラズマシースが形成され、自己バイアス電圧(Vdc)の不均一およびプラズマシースの不均一の程度を小さくすることができる。このため、プラズマ密度を均一化することができ、エッチングレート分布を均一にすることができる。
【0046】
例えば、第1の高周波電源60から電極21へ、60MHz、1kWの高周波電力が印加された場合には、Vdc=−100V程度であり、Vdcのばらつきを±10V程度とすると、ばらつきの割合は±10%とかなり大きくなって、プラズマの均一性が低くなる。
【0047】
しかし、第2の高周波電源63から電極21へ、例えば2MHz、500Wの高周波電力を重畳させた場合には、第2の高周波電源63によるVdcは−400V程度となり、全体のVdcは−(100+400)V±10Vとなり、Vdcのばらつきの割合は±2%となってVdcの均一性が向上する。その結果、プラズマの均一性も改善される。
【0048】
なお、本発明は上記実施の形態に限定されることなく、種々変形可能である。例えば、上記実施の形態では、上下電極に高周波を印加したが、上部電極のみに高周波を印加するタイプであってもよい。また、被処理基板として半導体ウエハを用い、ウエハ上の酸化膜にエッチングを施す場合について説明したが、これに限らず、酸化膜以外の絶縁膜やポリシリコン等、他のエッチングにも適用することができる。さらに、ウエハに限らず処理対象としては液晶表示装置(LCD)基板等の他の基板であってもよい。
【0049】
【発明の効果】
以上説明したように、本発明によれば、第1の電極に27MHzより高い周波数の高周波を印加するとともに、この第1の電極にさらに直流電圧を印加するので、その直流電圧分だけ自己バイアス電圧(Vdc)が上昇して、プラズマシースが厚くなり、自己バイアス電圧(Vdc)の不均一によるプラズマシースの不均一の程度も小さくすることができる。このため、プラズマ密度を均一化することができ、エッチングレート分布を均一にすることができる。
【0050】
また、第1の電極に第1の高周波印加手段から27MHzより高い周波数の高周波を印加するとともに、この第1の電極に第2の高周波印加手段から第1の高周波印加手段の周波数よりも低い周波数の高周波を印加する場合には、第2の高周波印加手段から印加される高周波による自己バイアス電圧は、第1の高周波印加手段から印加される高周波による自己バイアス電圧よりも大きいため、これらが重畳されることにより、第1の高周波印加手段から印加された高周波のみの場合よりも極めて大きい自己バイアス電圧(Vdc)を得ることができ、プラズマシースが厚くなり、定在波による自己バイアス電圧(Vdc)の不均一によるプラズマシースの不均一の程度を小さくすることができる。このため、プラズマ密度を均一化することができ、エッチングレート分布を均一にすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るプラズマエッチング装置を示す断面図。
【図2】本発明の原理を説明するための模式図。
【図3】本発明の第2の実施形態に係るプラズマエッチング装置を示す断面図。
【符号の説明】
1,1’;エッチング装置
2;チャンバー
5;サセプタ(第2の電極)
6,62;ハイパスフィルタ
21;上部電極(第1の電極)
30;処理ガス供給源
35;排気装置
40,50,60,63;高周波電源
41,51,61,64;整合器
43;直流電源
44,65;ローパスフィルタ
S,S’;プラズマシース
W;半導体ウエハ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a capacitively coupled parallel plate plasma etching apparatus for performing plasma etching processing on a substrate such as a semiconductor substrate and a plasma etching method using the same .
[0002]
[Prior art]
For example, in a semiconductor device manufacturing process, a plasma etching process is employed to form a circuit on a semiconductor wafer that is a substrate to be processed. Various apparatuses are used as the plasma etching process. Among them, a capacitively coupled parallel plate plasma etching apparatus is the mainstream.
[0003]
In the capacitively coupled parallel plate plasma etching apparatus, a pair of parallel plate electrodes (upper and lower electrodes) are disposed in a chamber, a processing gas is introduced into the chamber, and a high frequency is applied to one of the electrodes to provide a gap between the electrodes. A high frequency electric field is formed, plasma of a processing gas is formed by the high frequency electric field, and a plasma etching process is performed on the semiconductor wafer.
[0004]
When etching a film on a semiconductor wafer, such as an oxide film, using such a capacitively coupled parallel plate plasma etching apparatus, optimum radical control is possible by forming a medium density plasma with a medium pressure inside the chamber. Thus, an appropriate plasma state can be obtained, and etching with high stability and reproducibility is realized with a high selection ratio.
[0005]
However, in recent years, design rules in USLI have been further miniaturized, and a higher hole shape aspect ratio has been demanded, and conventional conditions for oxide film etching and the like are not necessarily sufficient.
[0006]
Thus, attempts have been made to form high-density plasma while increasing the frequency of the applied high-frequency power and maintaining a good plasma dissociation state. This makes it possible to form an appropriate plasma under a lower pressure condition, and is considered to be able to appropriately cope with further miniaturization of design rules.
[0007]
[Problems to be solved by the invention]
By the way, according to the examination results of the present inventors, when the plasma is densified in this way, the non-linear characteristic of the plasma appears remarkably, the harmonics of the reflected wave from the plasma increase, and the electrode diameter is φ250 to φ300. In this case, it has been found that a standing wave is generated on the electrode surface by such a harmonic, and the electric field distribution on the electrode surface becomes non-uniform.
[0008]
If the electric field distribution becomes non-uniform in this way, the plasma density becomes non-uniform, resulting in non-uniform etching rate distribution. Therefore, it is necessary to remove the cause of the non-uniform electric field distribution and make the etching rate distribution uniform. Become.
[0009]
However, in the past, the problems in the case of using such high-density plasma have not always been clearly recognized, and no attempt has been made yet to solve the above-described non-uniform electric field distribution. .
[0010]
The present invention has been made in view of such circumstances, and in plasma etching processing using high-density plasma that can cope with further miniaturization, the plasma density is made uniform by reducing non-uniformity of the electric field distribution on the electrode surface. An object of the present invention is to provide a capacitively coupled parallel plate plasma etching apparatus and a plasma etching method in which the etching rate distribution is uniform.
[0011]
[Means for Solving the Problems]
In order to solve the above problems, the present invention includes a chamber in which a substrate to be processed is accommodated,
An upper electrode and a lower electrode provided in parallel to face each other in the chamber;
High frequency applying means for applying a high frequency of 27 MHz or higher to the upper electrode;
DC voltage application means for applying a DC voltage to the upper electrode;
High frequency applying means for applying a high frequency of 100 kHz to 10 MHz to the lower electrode;
An exhaust means for maintaining the inside of the chamber at a predetermined reduced pressure state;
A processing gas introduction means for introducing a processing gas into the chamber;
A plasma of a processing gas is formed by forming a high-frequency electric field between the upper electrode and the lower electrode while the substrate to be processed is supported on the lower electrode, and a direct current from the DC voltage applying means is formed on the upper electrode. A capacitively coupled parallel plate plasma etching apparatus is provided in which a self-bias voltage on the surface of the upper electrode is increased by applying a voltage, and a plasma etching process is performed on the substrate to be processed by the plasma.
[0015]
The present invention further includes a chamber that accommodates a substrate to be processed;
An upper electrode and a lower electrode provided in parallel to face each other in the chamber;
High frequency applying means for applying a high frequency of 27 MHz or higher to the upper electrode;
High frequency applying means for applying a high frequency of 100 kHz to 10 MHz to the lower electrode;
DC voltage application means for applying a DC voltage to the upper electrode;
An exhaust means for maintaining the inside of the chamber at a predetermined reduced pressure state;
A plasma etching method for performing plasma etching using a capacitively coupled parallel plate plasma etching apparatus provided with a processing gas introducing means for introducing a processing gas into the chamber,
A plasma of a processing gas is formed by forming a high frequency electric field between the upper electrode and the lower electrode while the substrate to be processed is supported on the lower electrode, and a direct current from the DC voltage applying means is applied to the upper electrode. A plasma etching method is provided in which a voltage is applied to increase a self-bias voltage on the surface of the upper electrode, and a plasma etching process is performed on a substrate to be processed.
[0017]
As described above, the harmonics from the plasma form a standing wave in the plane of the upper electrode (first electrode), so that the electric field distribution on the upper electrode surface becomes non-uniform. As a result, the plasma sheath of the upper electrode becomes thinner at the center of the electrode, and the self-bias voltage on the electrode surface becomes non-uniform. In other words, since the standing wave has a larger amplitude at the center of the electrode, the standing wave affects the electric field distribution of the upper electrode and contributes to the plasma near the upper electrode. Thinner than At this time, if the frequency applied to the upper electrode is relatively low, that is, less than 27 MHz, the self-bias voltage (V dc ) is large and the plasma sheath is thick, so that the standing wave has an effect on the plasma uniformity. Is small. Further, since the wavelength of the high frequency is large and the wavelength of the harmonic is also large, a standing wave that affects the plasma processing is hardly generated.
However, when the frequency of the high frequency applied to the upper electrode is increased to 27 MHz or higher, the self-bias voltage (V dc ) on the electrode surface also decreases, and as a result, the entire thickness of the plasma sheath decreases, so that the self wave is generated by the standing wave When the plasma sheath at the center of the electrode is further thinned due to the nonuniformity of the bias voltage (V dc ), the rate of change of the plasma sheath thickness is increased, and the uniformity of the plasma is deteriorated.
In contrast, in the present invention, a high frequency of 27 MHz or higher is applied to the first electrode, and a DC voltage is further applied to the first electrode, so that the self-bias voltage (V dc ) increases, the plasma sheath becomes thicker, and the degree of nonuniformity of the plasma sheath due to nonuniformity of the self-bias voltage ( Vdc ) can be reduced. Therefore, the plasma density can be made uniform and the etching rate distribution can be made uniform .
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a sectional view schematically showing an etching processing apparatus according to the first embodiment of the present invention. This etching processing apparatus 1 is configured as a capacitive parallel plate etching apparatus in which electrode plates face each other in parallel in the vertical direction, and a plasma forming power source is connected to one of them.
[0019]
The plasma etching apparatus 1 has a chamber 2 formed into a cylindrical shape made of aluminum, for example, whose surface is anodized (anodized), and the chamber 2 is grounded. A substantially cylindrical susceptor support 4 for placing an object to be processed, for example, a semiconductor wafer (hereinafter referred to as “wafer”) W, is provided at the bottom of the chamber 2 via an insulating plate 3 such as ceramic. Further, a susceptor 5 constituting a lower electrode is provided on the susceptor support 4. The susceptor 5 is connected to a high pass filter (HPF) 6 for passing a high frequency of 60 MHz described later.
[0020]
A refrigerant chamber 7 is provided inside the susceptor support 4, and a refrigerant such as liquid nitrogen is introduced into the refrigerant chamber 7 through a refrigerant introduction pipe 8 and circulated, and the cold heat is Heat is transferred to the wafer W via the susceptor 5, whereby the processing surface of the wafer W is controlled to a desired temperature.
[0021]
The susceptor 5 is formed in a disc shape having a convex upper center portion, and an electrostatic chuck 11 having substantially the same shape as the wafer W is provided thereon. In the electrostatic chuck 11, an electrode 12 is interposed between insulating materials, and a DC voltage of, for example, 1.5 kV is applied from a DC power source 13 connected to the electrode 12. Electrostatic adsorption.
[0022]
The insulating plate 3, the susceptor support 4, the susceptor 5 and the electrostatic chuck 11 are supplied with a gas for supplying a heat transfer medium, for example, He gas, to the back surface of the wafer W, which is an object to be processed. A passage 14 is formed, and the cold heat of the susceptor 5 is transmitted to the wafer W through the heat transfer medium so that the wafer W is maintained at a predetermined temperature.
[0023]
An annular focus ring 15 is disposed at the upper peripheral edge of the susceptor 5 so as to surround the wafer W placed on the electrostatic chuck 11. The focus ring 15 is made of a conductive material such as silicon, which improves the etching uniformity.
[0024]
An upper electrode 21 is provided above the susceptor 5 so as to face the susceptor 5 in parallel. The upper electrode 21 is supported on the upper portion of the chamber 2 via an insulating material 25, constitutes an opposing surface to the susceptor 5, and has an electrode plate 23 having a number of discharge holes 24, and the electrode plate 23. The electrode support 22 has a water-cooling structure made of a conductive material, for example, aluminum whose surface is anodized. In addition, the susceptor 5 which is a lower electrode and the upper electrode 21 are separated from each other by about 10 to 60 mm, for example.
[0025]
A gas inlet 26 is provided in the electrode support 22 in the upper electrode 21, and a gas supply pipe 27 is connected to the gas inlet 26. Further, the gas supply pipe 27 includes a valve 28, and A processing gas supply source 30 is connected via the mass flow controller 29. A processing gas for etching is supplied from the processing gas supply source 30.
[0026]
Various conventionally used gases can be employed as the processing gas, for example, a gas containing a halogen element such as a fluorocarbon gas (C x F y ) or a hydrofluorocarbon gas (C p H q F r ). Can be suitably used. In addition, a rare gas such as Ar or He or N 2 may be added.
[0027]
An exhaust pipe 31 is connected to the bottom of the chamber 2, and an exhaust device 35 is connected to the exhaust pipe 31. The exhaust device 35 includes a vacuum pump such as a turbo molecular pump, and is configured so that the inside of the chamber 2 can be evacuated to a predetermined reduced pressure atmosphere, for example, a predetermined pressure of 1 Pa or less. Further, a gate valve 32 is provided on the side wall of the chamber 2, and the wafer W is transported between adjacent load lock chambers (not shown) with the gate valve 32 opened. ing.
[0028]
The upper electrode 21 is connected to a high-frequency power source 40 for plasma formation via a matching unit 41. The high-frequency power source 40 has a high frequency of 27 MHz or more, and by applying such a high frequency, a high-density plasma can be formed in a preferable dissociated state in the chamber 2 under low pressure conditions. Plasma processing becomes possible. In this example, a high frequency power supply 40 of 60 MHz is used. The upper electrode 21 is connected to a DC power source 43 for increasing the self-bias voltage (V dc ) of the upper electrode 21 through a low-pass filter (LPF) 44 that passes only DC. In addition, since a capacitor (not shown) is provided in series in the matching unit 41, the high frequency power supply 40 and the DC power supply 43 do not collide.
[0029]
A susceptor 5 as a lower electrode is connected to a high frequency power supply 50 for ion attraction, and a matching unit 51 is interposed in the power supply line. The second high-frequency power supply 50 has a frequency in the range of 100 kHz to 10 MHz. By applying a frequency in such a range, the second high-frequency power supply 50 is appropriate without damaging the wafer W that is the object to be processed. An ionic effect can be provided. In this example, a 2 MHz one is used.
[0030]
Next, the processing operation in the plasma etching apparatus 1 configured as described above will be described.
First, after the gate valve 32 is opened, the wafer W that is an object to be processed is loaded into the chamber 2 from a load lock chamber (not shown) and placed on the electrostatic chuck 11. The wafer W is electrostatically adsorbed on the electrostatic chuck 11 by applying a DC voltage from the high-voltage DC power supply 13. Next, the gate valve 32 is closed, and the inside of the chamber 2 is evacuated to a predetermined degree of vacuum by the exhaust device 35.
[0031]
Thereafter, the valve 28 is opened, and the processing gas from the processing gas supply source 30 is introduced into the upper electrode 21 through the processing gas supply pipe 27 and the gas inlet 26 while its flow rate is adjusted by the mass flow controller 29. Further, as shown by an arrow in FIG. 1 through the discharge hole 24 of the electrode plate 23, the wafer W is uniformly discharged, and the pressure in the chamber 2 is maintained at a predetermined value.
[0032]
Thereafter, a high frequency of 27 MHz or higher, for example, 60 MHz, is applied to the upper electrode 21 from the high frequency power supply 40. As a result, a high-frequency electric field is generated between the upper electrode 21 and the susceptor 5 as the lower electrode, the processing gas is dissociated into plasma, and the wafer W is etched by this plasma.
[0033]
On the other hand, a high frequency of 100 kHz to 10 MHz, for example, 2 MHz is applied from the high frequency power supply 50 to the susceptor 5 that is the lower electrode. Thereby, ions in the plasma are drawn to the susceptor 5 side, and the anisotropy of etching is enhanced by ion assist.
[0034]
Thus, the plasma density can be increased by setting the frequency of the high frequency applied to the upper electrode 21 to 27 MHz or more. However, with this alone, the standing wave is generated on the lower surface of the electrode plate 23 by the harmonics of the reflected wave from the plasma. Is generated, the non-uniformity of the electric field on the lower surface of the electrode plate 23 occurs.
[0035]
That is, in the case of only the high frequency power supply 40, the harmonics from the plasma form a standing wave on the surface of the upper electrode 21, so that the electric field distribution on the upper electrode surface becomes non-uniform. When the frequency of the high frequency applied to the upper electrode is increased to 27 MHz or higher, the self-bias voltage (V dc ) on the electrode surface also decreases, and as a result, as shown in FIG. Since the overall thickness of the electrode sheath is reduced, the plasma sheath at the center of the electrode is further thinned due to the non-uniformity of the electric field distribution due to standing waves, so that the rate of change in the plasma sheath thickness increases and the electrode surface The self-bias voltage is non-uniform. As a result, the plasma uniformity deteriorates.
[0036]
On the other hand, as described above, a high frequency with a frequency higher than 27 MHz is applied to the upper electrode 21 from the high frequency power source 40 and a direct current voltage is applied from the direct current power source 43, thereby FIG. As shown in the figure, the self-bias voltage (V dc ) increases by the DC voltage, and the contribution S 1 forms a thicker plasma sheath S ′, resulting in non-uniform self-bias voltage (V dc ) and plasma. The degree of non-uniformity of the sheath can also be reduced. Therefore, the plasma density can be made uniform and the etching rate distribution can be made uniform.
[0037]
For example, when high frequency power of 60 MHz and 1 kW is applied from the high frequency power supply 40 to the electrode 21, V dc = about −100 V, and when the variation of V dc is about ± 10 V, the variation ratio is ± 10. %, The uniformity of the plasma is lowered.
[0038]
However, when −400 V, for example, is applied from the DC power supply 43, the overall V dc is − (100 + 400) V ± 10 V, and the variation rate of V dc is ± 2%, improving the uniformity of V dc. . As a result, plasma uniformity is also improved.
[0039]
Next, a second embodiment of the present invention will be described. FIG. 3 is a cross-sectional view schematically showing a plasma etching apparatus according to the second embodiment of the present invention. As in the first embodiment, this plasma etching apparatus 1 ′ is also configured as a capacitive parallel plate etching apparatus in which the electrode plates face each other in parallel in the vertical direction and a plasma forming power source is connected to one of them, as shown in FIG. 1 that are basically the same as those in FIG.
[0040]
In the present embodiment, unlike the first embodiment, two high-frequency power sources are connected to the upper electrode 21. That is, a first high-frequency power source 60 for plasma formation is connected through a high-pass filter (HPF) 62 and a matching unit 61, and a second high-frequency power source 63 is connected through a low-pass filter 65 and a matching unit 64.
[0041]
The first high-frequency power source 60 has a high frequency of 27 MHz or higher. By applying such a high frequency, a high-density plasma can be formed in a preferable dissociated state in the chamber 2, and a low-pressure Plasma processing under conditions is possible. In this example, 60 MHz is used as the first high frequency power supply 60.
[0042]
The second high-frequency power source 63 has a frequency lower than that of the first high-frequency power source 60 and is preferably 2 to 10 MHz. In this example, a 2 MHz power source is used. Since the second high frequency power supply 63 has a frequency lower than that of the first high frequency power supply 60 as described above, it has a function of increasing the self-bias voltage (V dc ) of the upper electrode 21.
[0043]
The high-pass filter (HPF) 62 is for cutting frequencies below the frequency of the second high-frequency power source 63, and the low-pass filter (LPF) 65 is for cutting frequencies above the frequency of the first high-frequency power source 60. Is.
[0044]
In the plasma etching apparatus 1 ′ configured as described above, the etching process is basically performed in the same manner as the plasma etching apparatus 1 according to the first embodiment. In this case, as in the first embodiment, the plasma density can be increased by setting the frequency of the high frequency applied to the upper electrode 21 to 27 MHz or more. However, this is only caused by harmonics of reflected waves from the plasma. Generation of a standing wave on the lower surface of the electrode plate 23 causes non-uniformity of the electric field on the lower surface of the electrode plate 23.
[0045]
Therefore, in this embodiment, instead of applying a DC voltage from the DC power supply, a high frequency having a frequency lower than that of the first high frequency power supply 60 is applied from the second high frequency power supply 63 to the upper electrode 21. Since the self-bias voltage due to the high frequency applied from the second high-frequency power source 63 is larger than the self-bias voltage due to the high frequency applied from the first high-frequency power source 60, the self-bias voltage from the first and second high-frequency power sources 60 and 63 By superimposing the high frequency, it is possible to obtain an extremely high self-bias voltage (V dc ) compared to the case where the high frequency is applied only from the first high frequency power supply 60, and the contribution of FIG. As in the case, a thicker plasma sheath is formed, and the degree of non-uniformity of the self-bias voltage (V dc ) and of the plasma sheath can be reduced. Therefore, the plasma density can be made uniform and the etching rate distribution can be made uniform.
[0046]
For example, when high frequency power of 60 MHz and 1 kW is applied from the first high frequency power supply 60 to the electrode 21, when V dc = −100 V and the variation of V dc is about ± 10 V, the variation ratio Becomes considerably large as ± 10%, and the uniformity of the plasma is lowered.
[0047]
However, when high frequency power of 2 MHz and 500 W, for example, is superimposed from the second high frequency power supply 63 to the electrode 21, V dc by the second high frequency power supply 63 is about −400 V, and the overall V dc is − ( 100 + 400) V ± 10V, and the variation rate of V dc is ± 2%, and the uniformity of V dc is improved. As a result, plasma uniformity is also improved.
[0048]
The present invention is not limited to the above-described embodiment, and various modifications can be made. For example, in the above embodiment, a high frequency is applied to the upper and lower electrodes, but a type in which a high frequency is applied only to the upper electrode may be used. Moreover, although the case where a semiconductor wafer is used as the substrate to be processed and the oxide film on the wafer is etched has been described, the present invention is not limited to this, and the present invention is applicable to other etching such as an insulating film other than the oxide film and polysilicon. Can do. Furthermore, the processing target is not limited to the wafer, but may be another substrate such as a liquid crystal display (LCD) substrate.
[0049]
【The invention's effect】
As described above, according to the present invention, a high frequency having a frequency higher than 27 MHz is applied to the first electrode, and a DC voltage is further applied to the first electrode. (V dc ) increases, the plasma sheath becomes thicker, and the degree of non-uniformity of the plasma sheath due to non-uniformity of the self-bias voltage (V dc ) can be reduced. Therefore, the plasma density can be made uniform and the etching rate distribution can be made uniform.
[0050]
Further, a high frequency having a frequency higher than 27 MHz is applied to the first electrode from the first high frequency applying means, and a frequency lower than the frequency of the first high frequency applying means from the second high frequency applying means is applied to the first electrode. In the case of applying a high frequency, the self-bias voltage due to the high frequency applied from the second high-frequency applying means is larger than the self-bias voltage due to the high frequency applied from the first high-frequency applying means. Thus, it is possible to obtain a self-bias voltage (V dc ) that is much higher than that of only the high frequency applied from the first high-frequency applying means, the plasma sheath becomes thick, and the self-bias voltage (V The degree of non-uniformity of the plasma sheath due to non-uniformity of dc ) can be reduced. Therefore, the plasma density can be made uniform and the etching rate distribution can be made uniform.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a plasma etching apparatus according to a first embodiment of the present invention.
FIG. 2 is a schematic diagram for explaining the principle of the present invention.
FIG. 3 is a sectional view showing a plasma etching apparatus according to a second embodiment of the present invention.
[Explanation of symbols]
1, 1 '; Etching apparatus 2; Chamber 5; Susceptor (second electrode)
6, 62; high-pass filter 21; upper electrode (first electrode)
30; Processing gas supply source 35; Exhaust device 40, 50, 60, 63; High frequency power source 41, 51, 61, 64; Matching unit 43; DC power source 44, 65; Low-pass filter S, S '; Wafer

Claims (8)

被処理基板が収容されるチャンバーと、
チャンバー内に相対向するように平行に設けられた上部電極および下部電極と、
前記上部電極に27MHz以上の周波数の高周波を印加する高周波印加手段と、
前記上部電極に直流電圧を印加する直流電圧印加手段と、
前記下部電極に100kHz〜10MHzの高周波を印加する高周波印加手段と、
前記チャンバー内を所定の減圧状態に維持する排気手段と、
前記チャンバー内に処理ガスを導入する処理ガス導入手段と
を具備し、
前記下部電極に被処理基板を支持させた状態で、前記上部電極および下部電極間に高周波電界を形成することにより処理ガスのプラズマを形成し、かつ前記上部電極に前記直流電圧印加手段からの直流電圧を印加することにより、前記上部電極表面の自己バイアス電圧を上昇させ、このプラズマにより被処理基板にプラズマエッチング処理を施すことを特徴とする容量結合型平行平板プラズマエッチング装置。
A chamber that accommodates a substrate to be processed;
An upper electrode and a lower electrode provided in parallel to face each other in the chamber;
High frequency applying means for applying a high frequency of 27 MHz or higher to the upper electrode;
DC voltage application means for applying a DC voltage to the upper electrode;
High frequency applying means for applying a high frequency of 100 kHz to 10 MHz to the lower electrode;
An exhaust means for maintaining the inside of the chamber at a predetermined reduced pressure state;
A processing gas introduction means for introducing a processing gas into the chamber;
A plasma of a processing gas is formed by forming a high-frequency electric field between the upper electrode and the lower electrode while the substrate to be processed is supported on the lower electrode, and a direct current from the DC voltage applying means is formed on the upper electrode. A capacitively coupled parallel plate plasma etching apparatus characterized in that a self-bias voltage on the surface of the upper electrode is increased by applying a voltage, and a plasma etching process is performed on the substrate to be processed by this plasma.
被処理基板が収容されるチャンバーと、
チャンバー内に相対向するように平行に設けられた上部電極および下部電極と、
前記上部電極に27MHz以上の周波数の高周波を印加する高周波印加手段と、
前記下部電極に100kHz〜10MHzの高周波を印加する高周波印加手段と、
前記上部電極に直流電圧を印加する直流電圧印加手段と、
前記チャンバー内を所定の減圧状態に維持する排気手段と、
前記チャンバー内に処理ガスを導入する処理ガス導入手段と
を具備した容量結合型平行平板プラズマエッチング装置を用いてプラズマエッチングを行うプラズマエッチング方法であって、
前記下部電極に被処理基板を支持させた状態で、前記上部電極および下部電極間に高周波電界を形成することにより処理ガスのプラズマを形成するとともに、前記上部電極に前記直流電圧印加手段からの直流電圧を印加して前記上部電極表面の自己バイアス電圧を上昇させ、被処理基板にプラズマエッチング処理を施すことを特徴とするプラズマエッチング方法。
A chamber that accommodates a substrate to be processed;
An upper electrode and a lower electrode provided in parallel to face each other in the chamber;
High frequency applying means for applying a high frequency of 27 MHz or higher to the upper electrode;
High frequency applying means for applying a high frequency of 100 kHz to 10 MHz to the lower electrode;
DC voltage application means for applying a DC voltage to the upper electrode;
An exhaust means for maintaining the inside of the chamber at a predetermined reduced pressure state;
A plasma etching method for performing plasma etching using a capacitively coupled parallel plate plasma etching apparatus provided with a processing gas introducing means for introducing a processing gas into the chamber,
A plasma of a processing gas is formed by forming a high frequency electric field between the upper electrode and the lower electrode while the substrate to be processed is supported on the lower electrode, and a direct current from the DC voltage applying means is applied to the upper electrode. A plasma etching method comprising applying a voltage to increase a self-bias voltage on the surface of the upper electrode and subjecting a substrate to be processed to plasma etching.
前記上部電極と前記直流電圧印加手段との間に、ローパスフィルタを設けたことを特徴とする請求項1に記載の容量結合型平行平板プラズマエッチング装置。2. The capacitively coupled parallel plate plasma etching apparatus according to claim 1, wherein a low pass filter is provided between the upper electrode and the DC voltage applying means. 前記上部電極は、前記下部電極との対向面を構成する電極板と、この電極板を支持する電極支持体とによって構成されていることを特徴とする請求項1又は請求項3に記載の容量結合型平行平板プラズマエッチング装置。The upper electrode includes an electrode plate constituting the opposing surfaces of the lower electrode, the capacitance according to claim 1 or claim 3, characterized in that it is constituted by an electrode support for supporting the electrode plate Combined parallel plate plasma etching system. 前記電極板は複数の吐出孔を有し、前記処理ガスは前記複数の吐出孔を通って、前記上部電極と前記下部電極間に吐出されることを特徴とする請求項4に記載の容量結合型平行平板プラズマエッチング装置。The capacitive coupling according to claim 4 , wherein the electrode plate has a plurality of discharge holes, and the processing gas is discharged between the upper electrode and the lower electrode through the plurality of discharge holes. Mold parallel plate plasma etching equipment. 前記上部電極と前記直流電圧印加手段との間に、ローパスフィルタを設けることを特徴とする請求項2に記載のプラズマエッチング方法。The plasma etching method according to claim 2 , wherein a low pass filter is provided between the upper electrode and the DC voltage application unit. 前記上部電極は、前記下部電極との対向面を構成する電極板と、この電極板を支持する電極支持体とによって構成されていることを特徴とする請求項2又は請求項6に記載のプラズマエッチング方法。The said upper electrode is comprised by the electrode plate which comprises the opposing surface with the said lower electrode, and the electrode support body which supports this electrode plate, The plasma of Claim 2 or Claim 6 characterized by the above-mentioned. Etching method. 前記電極板は複数の吐出孔を有し、前記処理ガスは前記複数の吐出孔を通って、前記被処理基板に吐出されることを特徴とする請求項7に記載のプラズマエッチング方法。The plasma etching method according to claim 7 , wherein the electrode plate has a plurality of discharge holes, and the processing gas is discharged to the substrate to be processed through the plurality of discharge holes.
JP12969699A 1999-05-06 1999-05-11 Capacitively coupled parallel plate plasma etching apparatus and plasma etching method using the same Expired - Lifetime JP4831853B2 (en)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP12969699A JP4831853B2 (en) 1999-05-11 1999-05-11 Capacitively coupled parallel plate plasma etching apparatus and plasma etching method using the same
KR1020057007269A KR100748798B1 (en) 1999-05-06 2000-04-27 Plasma etching apparatus
DE60043505T DE60043505D1 (en) 1999-05-06 2000-04-27 APPARATUS FOR PLASMA TREATMENT
PCT/JP2000/002770 WO2000068985A1 (en) 1999-05-06 2000-04-27 Apparatus for plasma processing
EP00922892A EP1193746B1 (en) 1999-05-06 2000-04-27 Apparatus for plasma processing
US09/959,745 US7537672B1 (en) 1999-05-06 2000-04-27 Apparatus for plasma processing
KR20017014080A KR100880767B1 (en) 1999-05-06 2000-04-27 Plasma processing equipment
TW089108548A TW462092B (en) 1999-05-06 2000-05-04 Plasma processing system
US10/984,943 US20050061445A1 (en) 1999-05-06 2004-11-10 Plasma processing apparatus
US12/195,842 US8080126B2 (en) 1999-05-06 2008-08-21 Plasma processing apparatus
US12/879,926 US20100326601A1 (en) 1999-05-06 2010-09-10 Plasma processing apparatus
US13/728,634 US20130112666A1 (en) 1999-05-06 2012-12-27 Plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12969699A JP4831853B2 (en) 1999-05-11 1999-05-11 Capacitively coupled parallel plate plasma etching apparatus and plasma etching method using the same

Publications (3)

Publication Number Publication Date
JP2000323460A JP2000323460A (en) 2000-11-24
JP2000323460A5 JP2000323460A5 (en) 2006-06-22
JP4831853B2 true JP4831853B2 (en) 2011-12-07

Family

ID=15015944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12969699A Expired - Lifetime JP4831853B2 (en) 1999-05-06 1999-05-11 Capacitively coupled parallel plate plasma etching apparatus and plasma etching method using the same

Country Status (1)

Country Link
JP (1) JP4831853B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529539B2 (en) 2004-06-21 2020-01-07 Tokyo Electron Limited Plasma processing apparatus and method
US10546727B2 (en) 2004-06-21 2020-01-28 Tokyo Electron Limited Plasma processing apparatus and method
US20220122809A1 (en) * 2020-10-20 2022-04-21 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764248B1 (en) * 2001-06-15 2007-10-05 동경 엘렉트론 주식회사 Dry-etching method
JP4482308B2 (en) 2002-11-26 2010-06-16 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
JP4753276B2 (en) 2002-11-26 2011-08-24 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
US7405521B2 (en) * 2003-08-22 2008-07-29 Lam Research Corporation Multiple frequency plasma processor method and apparatus
US7169256B2 (en) * 2004-05-28 2007-01-30 Lam Research Corporation Plasma processor with electrode responsive to multiple RF frequencies
JP4672455B2 (en) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 Plasma etching apparatus, plasma etching method, and computer-readable storage medium
TWI447802B (en) * 2004-06-21 2014-08-01 Tokyo Electron Ltd A plasma processing apparatus, a plasma processing method, and a computer-readable recording medium
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
JP5036143B2 (en) * 2004-06-21 2012-09-26 東京エレクトロン株式会社 Plasma processing apparatus, plasma processing method, and computer-readable storage medium
JP4523352B2 (en) * 2004-07-20 2010-08-11 株式会社日立ハイテクノロジーズ Plasma processing equipment
JP4699127B2 (en) * 2004-07-30 2011-06-08 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
US20060037704A1 (en) 2004-07-30 2006-02-23 Tokyo Electron Limited Plasma Processing apparatus and method
JP4515950B2 (en) * 2005-03-31 2010-08-04 東京エレクトロン株式会社 Plasma processing apparatus, plasma processing method, and computer storage medium
JP4704087B2 (en) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
US7993489B2 (en) 2005-03-31 2011-08-09 Tokyo Electron Limited Capacitive coupling plasma processing apparatus and method for using the same
US7692916B2 (en) 2005-03-31 2010-04-06 Tokyo Electron Limited Capacitive coupling plasma processing apparatus and method
JP2007234770A (en) * 2006-02-28 2007-09-13 Tokyo Electron Ltd Plasma etching method, and computer-readable recording medium
JP4827567B2 (en) * 2006-03-16 2011-11-30 東京エレクトロン株式会社 Plasma etching method and computer-readable storage medium
JP4754374B2 (en) * 2006-03-16 2011-08-24 東京エレクトロン株式会社 Plasma etching method and computer-readable storage medium
US8157953B2 (en) 2006-03-29 2012-04-17 Tokyo Electron Limited Plasma processing apparatus
JP5192209B2 (en) 2006-10-06 2013-05-08 東京エレクトロン株式会社 Plasma etching apparatus, plasma etching method, and computer-readable storage medium
KR100819020B1 (en) * 2006-11-27 2008-04-02 세메스 주식회사 Plasma processing equipment
US8262847B2 (en) 2006-12-29 2012-09-11 Lam Research Corporation Plasma-enhanced substrate processing method and apparatus
US8222156B2 (en) 2006-12-29 2012-07-17 Lam Research Corporation Method and apparatus for processing a substrate using plasma
US8360003B2 (en) 2009-07-13 2013-01-29 Applied Materials, Inc. Plasma reactor with uniform process rate distribution by improved RF ground return path
JP5312369B2 (en) * 2010-02-22 2013-10-09 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
JP5702968B2 (en) * 2010-08-11 2015-04-15 東京エレクトロン株式会社 Plasma processing apparatus and plasma control method
JP5982129B2 (en) * 2011-02-15 2016-08-31 東京エレクトロン株式会社 Electrode and plasma processing apparatus
JP5367000B2 (en) * 2011-03-24 2013-12-11 東京エレクトロン株式会社 Plasma processing equipment
KR20160028601A (en) * 2014-09-03 2016-03-14 삼성전자주식회사 Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062393B2 (en) * 1994-04-28 2000-07-10 東京エレクトロン株式会社 Plasma processing equipment
JP3559641B2 (en) * 1996-03-01 2004-09-02 キヤノン株式会社 Heating method and heating mechanism in vacuum vessel
JP3834958B2 (en) * 1997-09-30 2006-10-18 株式会社日立製作所 Plasma processing equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529539B2 (en) 2004-06-21 2020-01-07 Tokyo Electron Limited Plasma processing apparatus and method
US10546727B2 (en) 2004-06-21 2020-01-28 Tokyo Electron Limited Plasma processing apparatus and method
US20220122809A1 (en) * 2020-10-20 2022-04-21 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus
US11881380B2 (en) * 2020-10-20 2024-01-23 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus

Also Published As

Publication number Publication date
JP2000323460A (en) 2000-11-24

Similar Documents

Publication Publication Date Title
JP4831853B2 (en) Capacitively coupled parallel plate plasma etching apparatus and plasma etching method using the same
US6849154B2 (en) Plasma etching apparatus
JP4230029B2 (en) Plasma processing apparatus and etching method
JP4454781B2 (en) Plasma processing equipment
JP4454718B2 (en) Plasma processing apparatus and electrodes used therefor
JP4578651B2 (en) Plasma processing method, plasma processing apparatus, and plasma etching method
KR100319664B1 (en) Plasma Treatment Equipment
US6110287A (en) Plasma processing method and plasma processing apparatus
JP5231038B2 (en) Plasma processing apparatus, plasma processing method, and storage medium
JP3121524B2 (en) Etching equipment
JP3062393B2 (en) Plasma processing equipment
JP4467667B2 (en) Plasma processing equipment
JP4322350B2 (en) Plasma processing equipment
JP2002110650A (en) Plasma etching method and plasma etching apparatus
JP3086362B2 (en) Plasma processing equipment
JP2000223480A (en) Plasma-etching device
KR100733241B1 (en) Plasma etching equipment
JP2000082698A (en) Plasma processing apparatus
JP2005353698A (en) Etching method
JP3328625B2 (en) Plasma processing method and plasma processing apparatus
JP3192352B2 (en) Plasma processing equipment
JP4615290B2 (en) Plasma etching method
JP4583543B2 (en) Plasma processing apparatus and plasma processing method
JPH07230987A (en) Discharge plasma treating device
JPH11251301A (en) Plasma treating equipment and plasma treating method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100602

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100716

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term