JP4815765B2 - Method for manufacturing organic semiconductor device - Google Patents
Method for manufacturing organic semiconductor device Download PDFInfo
- Publication number
- JP4815765B2 JP4815765B2 JP2004221258A JP2004221258A JP4815765B2 JP 4815765 B2 JP4815765 B2 JP 4815765B2 JP 2004221258 A JP2004221258 A JP 2004221258A JP 2004221258 A JP2004221258 A JP 2004221258A JP 4815765 B2 JP4815765 B2 JP 4815765B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- organic semiconductor
- organic
- protective layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Materials For Photolithography (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置に関するものである。 The present invention relates to an organic semiconductor pattern and an organic semiconductor layer patterning method, an organic semiconductor device, a manufacturing method thereof, and a display device.
従来、様々な半導体デバイス(トランジスタやダイオードや光電変換デバイスなど)には、シリコンSiやガリウム砒素GaAsやインジウムガリウム砒素InGaAsなどの無機半導体材料が用いられてきた。 Conventionally, inorganic semiconductor materials such as silicon Si, gallium arsenide GaAs, and indium gallium arsenide InGaAs have been used for various semiconductor devices (transistors, diodes, photoelectric conversion devices, etc.).
その製造法の基本は、フォトリソグラフィとエッチングによる半導体層のパターニングである。すなわち、まず、半導体層の表面にフォトレジストを含む溶液を塗布し、溶媒を蒸発させ、フォトレジスト層を形成する。続いて、このフォトレジスト層をフォトリソグラフィによって、作製しようとする電子回路パターンに対応した形状にパターニングする。次に、このフォトレジストパターンをマスクとしたエッチングによって半導体層の不要部を除去し、電子回路パターンを形成する。 The basis of the manufacturing method is patterning of a semiconductor layer by photolithography and etching. That is, first, a solution containing a photoresist is applied to the surface of the semiconductor layer, the solvent is evaporated, and a photoresist layer is formed. Subsequently, this photoresist layer is patterned by photolithography into a shape corresponding to the electronic circuit pattern to be produced. Next, unnecessary portions of the semiconductor layer are removed by etching using the photoresist pattern as a mask, thereby forming an electronic circuit pattern.
一方、有機半導体デバイスは、無機半導体デバイスに比べて安価に大面積化が可能であり、フレキシブルなプラスチック基板上に形成でき、機械的衝撃に対して安定であることなどから、次世代の表示装置への応用などを想定した研究が活発に行われている。 Organic semiconductor devices, on the other hand, can be increased in area at a lower cost than inorganic semiconductor devices, can be formed on flexible plastic substrates, and are stable against mechanical shocks. Research that assumes application to the environment is being actively conducted.
しかしながら、ペンタセンなどの有機半導体薄膜は、成膜後に溶媒に曝されると、電気的な性質が変化しやすい。従って、無機半導体と同様に、有機半導体層にフォトレジスト溶液を塗布してフォトレジスト層を形成し、そのパターニングを行うと、フォトレジスト溶液の溶媒が有機半導体層にダメージを与えてしまい、有機半導体層中のリーク電流が増加したり、有機半導体層における移動度が低下したりするという問題が生じる。 However, when an organic semiconductor thin film such as pentacene is exposed to a solvent after film formation, its electrical properties are likely to change. Therefore, like an inorganic semiconductor, when a photoresist solution is applied to an organic semiconductor layer to form a photoresist layer and patterned, the solvent of the photoresist solution damages the organic semiconductor layer, and the organic semiconductor There arises a problem that the leakage current in the layer increases or the mobility in the organic semiconductor layer decreases.
そこで、後述の特許文献1では、有機半導体材料などからなる有機薄膜の上に保護層を設け、この保護層の上にフォトレジスト層を形成してパターニングする、有機薄膜のパターニング方法が提案されている。
Therefore, in
図9は、特許文献1に開示されている有機薄膜のパターニング方法を示すフロー図である。
FIG. 9 is a flowchart showing the organic thin film patterning method disclosed in
この方法では、まず、図9(a)に示すように、通常の方法で基板101の上にペンタセンなどの有機半導体材料からなる薄膜102を形成した後、この有機薄膜102の上に保護材料からなる保護層103を積層して形成する。保護材料としては、溶媒等に対して化学的に安定で、溶媒等が有機薄膜102に侵入するのを阻止できるものであれば何でもよいが、パリレン、とりわけパリレン−Nが最も好ましいと記載されている。
In this method, first, as shown in FIG. 9A, a
次に、図9(b)と(c)に示すように、通常の方法でフォトレジスト層104を形成した後、フォトリソグラフィによって所定の形状を有するレジストパターン105を形成する。
Next, as shown in FIGS. 9B and 9C, after a photoresist layer 104 is formed by a normal method, a
次に、図9(d)に示すように、レジストパターン105をマスクとして保護層103をエッチングし、続いて、レジストパターン105とパターニングされた保護層106とをマスクとして有機薄膜102をエッチングする。パターニング終了後、レジストパターン105を除去する。レジストパターン105は除去せず、そのまま残しておいてもよい。このようにして得た有機薄膜パターン107には、引き続き、有機薄膜トランジスタなどを作製するための加工を施す。
Next, as shown in FIG. 9D, the
また、後述の特許文献2には、有機半導体層に直接フォトレジストによるマスクを形成し、このフォトレジストをパターニング後も残したままにした有機FET(電界効果トランジスタ)が示されている。
Further,
図10は、特許文献2に示されている、液晶表示装置の画素トランジスタとして形成された有機FETの断面図である。
FIG. 10 is a cross-sectional view of an organic FET formed as a pixel transistor of a liquid crystal display device disclosed in
この有機FET110では、絶縁基板111の上にゲート電極112が形成され、その上にゲート絶縁層113が形成されている。このゲート絶縁層113に接してドレイン電極114とソース電極115とが形成され、ドレイン電極114とソース電極115との間には、一部がドレイン電極114とソース電極115の上に重なりながら、テトラチオテトラセンからなる有機半導体層116が形成され、これらによって有機FET110が構成されている。
In this organic FET 110, a gate electrode 112 is formed on an insulating substrate 111, and a
有機FET110の右側には、ゲート絶縁層113に接して画素電極119が設けられており、ソース電極115は画素電極119に接続されている。有機FET110は、画素電極119に印加する駆動電圧のオン、オフによって、図示を省略した液晶表示素子の動作を制御する。
A pixel electrode 119 is provided on the right side of the organic FET 110 in contact with the
上記のようにパターニングされた有機半導体層116は、蒸着法によって全面に被着された有機半導体層から、有機半導体層116の形状に対応してパターニングされたレジスト117をマスクとするエッチングによって形成される。この際、レジスト117の材料として感光性のベンゾシクロブテン(BCB)が用いられ、レジスト117は、エッチング工程後も除去されず、有機半導体層116の上に残される。さらに、BCB層が保護物質層118として、有機FET110全体を包み込むように形成される。
The organic semiconductor layer 116 patterned as described above is formed by etching using an organic semiconductor layer deposited on the entire surface by vapor deposition as a mask with a
特許文献2には、BCBからなるレジスト117を形成する際の溶媒などについての記載がなく、有機半導体層116の上に直接レジスト117を形成することによる有機半導体層116のダメージの有無については記載されていない。また、レジスト117を除去せず残すことによって、レジスト117を除去する際に生じる有機半導体層116へのダメージを未然に防止できると記載されている。
特許文献1では、保護層を形成する保護材料に関して、フォトレジストの溶媒等に対して化学的に安定で、溶媒等が有機薄膜102に侵入するのを阻止できるものという一般的な記載と、パリレン、とりわけパリレン−Nが最も好ましいという記載があるのみである。例えば、なぜパリレン−Nが最適なのか、言い換えれば、どのような条件を満たしているものが保護材料としてより望ましいのか、具体的に示す記載がない。このため、特許文献1の発明の課題は、特許文献1の発明によって必ずしも完全に解決されたとは言えない。その理由は次の通りである。
In
最適とされているパリレンからなる保護層を形成するためには、少なくとも、パリレンダイマーを蒸発させる工程を行う蒸発帯、パリレンダイマーを分解する工程を行う熱分解帯、基板に送り込むパリレン蒸気を調整する工程を行う後熱分解帯、およびパリレンモノマーを基板に堆積させ、重合させ、パリレンポリマーを形成させる工程を行う蒸着帯を備えた特殊な真空蒸着装置が必要になる。また、成熟した半導体製造技術とは異なり、上記の各工程の温度や圧力などの条件を最適化してパリレンポリマーを作製する技術が確立され、広く普及しているとは言い難い(特表2002−505803号公報参照。)。 In order to form the optimal protective layer made of parylene, at least the evaporation zone for performing the process of evaporating the parylene dimer, the thermal decomposition zone for performing the process of decomposing the parylene dimer, and the parylene vapor fed to the substrate are adjusted. After the process is performed, a special vacuum deposition apparatus having a pyrolysis zone and a deposition zone for performing a process of depositing and polymerizing a parylene monomer on a substrate and forming a parylene polymer is required. Further, unlike mature semiconductor manufacturing technology, a technology for producing a parylene polymer by optimizing conditions such as temperature and pressure in each of the above processes has been established, and it is difficult to say that it is widely used (Special Table 2002). 505803).
すなわち、現状は、特許文献1の発明を利用したいと考えた利用者の多くが、保護材料としてパリレンを用い得る状態にはない。そこで、パリレン以外の保護材料を用いて特許文献1の発明と同様の効果を得ようとした場合、保護材料を選定するために参考にできることがらは、特許文献1に何も記載されていない。
That is, at present, many users who want to use the invention of
また、パターニング後のフォトレジストの扱いに関しても同様である。特許文献1には、図1に、パターニング終了後、レジストパターン105を除去する例が示されているものの、他方には、レジストパターン105を除去せず、残しておいてもよいという主旨の記載もある。それぞれの場合の得失に関する記載がないため、パターニング後のフォトレジストの扱いに関して、参考にできることがらを特許文献1から得ることはできない。
The same applies to the handling of the photoresist after patterning.
特許文献2には、蒸着法によって形成されたテトラチオテトラセンからなる有機半導体層116に、直接、ベンゾシクロブテンからなるフォトレジスト117をマスクとして設けた例が示されている。しかしながら、既述したように、有機半導体層116の上にフォトレジスト117を形成することによる有機半導体層116のダメージの有無については、記載されていないため不明である。
仮に、有機半導体層116のダメージが許容できるほど小さいとしても、ベンゾシクロブテンからなるレジスト117を形成する際に用いられた溶媒についての記載がないため、その原因が、用いられた溶媒によるものなのか、ベンゾシクロブテンに特別なことであるのか、蒸着法によって形成されたテトラチオテトラセンに特別なことであるのか、あるいはこれらのいずれかの組み合わせによるものなのか、判断できない。
Even if the damage to the organic semiconductor layer 116 is acceptable, there is no description about the solvent used in forming the
その原因がいずれであるにせよ、有機半導体層の上に直接フォトレジストを形成しても有意のダメージが有機半導体層に生じないということは例外的なことであって、一般的な有機半導体層やフォトレジストを用いた場合について言えることではない。 Whatever the cause, it is an exception that even if a photoresist is formed directly on the organic semiconductor layer, no significant damage is caused to the organic semiconductor layer. This is not true for the case of using a photoresist.
本発明は、このような状況に鑑みてなされたものであって、その目的は、パリレンなどの特殊な保護材料を用いず、一般的な有機半導体層やフォトレジストに適用でき、パターニングによる有機半導体層の性能低下を抑制できる、有機半導体層のパターニング方法及び有機半導体装置の製造方法を提供し、更にこの方法に基づいて作製された有機半導体パターン及び有機半導体装置、並びに表示装置を提供することにある。 The present invention has been made in view of such a situation, and the object thereof can be applied to a general organic semiconductor layer or a photoresist without using a special protective material such as parylene, and an organic semiconductor by patterning. To provide a method for patterning an organic semiconductor layer and a method for manufacturing an organic semiconductor device capable of suppressing degradation of the performance of the layer, and to provide an organic semiconductor pattern, an organic semiconductor device, and a display device manufactured based on this method is there.
即ち、本発明は、有機半導体層を形成する工程と、前記有機半導体層をマスク層から保護する保護層を前記有機半導体層に積層して形成する工程と、所定のパターンを有する前記マスク層を前記保護層に積層して形成する工程と、前記マスク層をマスクとするエッチングによって前記保護層、更には前記有機半導体層を同一形状にパターニングする工程とを有する、有機半導体層のパターニング方法において、
前記マスク層とは材質が異なり、かつ、親水性を有する有機高分子化合物又は絶縁性 無機化合物によって前記保護層を形成する
ことを特徴とする、有機半導体層のパターニング方法に係わり、また、
有機半導体層を形成する工程と、前記有機半導体層をマスク層から保護する保護層を前記有機半導体層に積層して形成する工程と、所定のパターンを有する前記マスク層を前記保護層に積層して形成する工程と、前記マスク層をマスクとするエッチングによって前記保護層、更には前記有機半導体層を同一形状にパターニングする工程とを有する、有機半導体装置の製造方法において、
前記マスク層とは材質が異なり、かつ、親水性を有する有機高分子化合物又は絶縁性 無機化合物によって前記保護層を形成し、
前記パターニングの後も前記保護層と前記マスク層とを残す
ことを特徴とする、有機半導体装置の製造方法に係わるものである。
That is, the present invention includes a step of forming an organic semiconductor layer, a step of stacking and forming a protective layer for protecting the organic semiconductor layer from the mask layer on the organic semiconductor layer, and the mask layer having a predetermined pattern. In the method for patterning an organic semiconductor layer, the method includes a step of laminating and forming the protective layer, and a step of patterning the protective layer and further the organic semiconductor layer in the same shape by etching using the mask layer as a mask.
The mask layer is formed of a material different from the mask layer, and the protective layer is formed of a hydrophilic organic polymer compound or an insulating inorganic compound.
A step of forming an organic semiconductor layer, a step of stacking a protective layer for protecting the organic semiconductor layer from the mask layer on the organic semiconductor layer, and a step of stacking the mask layer having a predetermined pattern on the protective layer. And forming the protective layer by etching using the mask layer as a mask, and further patterning the organic semiconductor layer in the same shape.
The protective layer is formed of an organic polymer compound or an insulating inorganic compound having a different material from the mask layer and having hydrophilicity,
The present invention relates to a method for manufacturing an organic semiconductor device, wherein the protective layer and the mask layer are left after the patterning.
更に、有機半導体層と、マスク層とは材質が異なり、かつ、親水性を有する有機高分子化合物又は絶縁性無機化合物からなる保護層と、前記マスク層とがこの順に同一パターンに積層されてなる有機半導体パターンに係わり、また、有機半導体層と、マスク層とは材質が異なり、かつ、親水性を有する有機高分子化合物又は絶縁性無機化合物からなる保護層と、前記マスク層とがこの順に同一パターンに積層されてなる有機半導体装置に係わり、また、少なくともチャネル部を構成する有機半導体層と、マスク層とは材質が異なり、かつ、親水性を有する有機高分子化合物又は絶縁性無機化合物からなる保護層と、前記マスク層とがこの順に同一パターンに積層され、前記チャネル部に接してソース及びドレイン電極を有する有機電界効果トランジスタを駆動部として有する表示装置に係わるものである。 Furthermore, the organic semiconductor layer and the mask layer are made of different materials, and the protective layer made of a hydrophilic organic polymer compound or insulating inorganic compound and the mask layer are laminated in the same pattern in this order. It relates to an organic semiconductor pattern, and the organic semiconductor layer and the mask layer are made of different materials, and the protective layer made of a hydrophilic organic polymer compound or insulating inorganic compound and the mask layer are the same in this order. The present invention relates to an organic semiconductor device stacked in a pattern, and at least the organic semiconductor layer constituting the channel portion and the mask layer are made of different materials and are made of a hydrophilic organic polymer compound or insulating inorganic compound. A protective layer and the mask layer are laminated in the same pattern in this order, and an organic field effect transistor having source and drain electrodes in contact with the channel portion. Those related to the display device having the Njisuta as a drive unit.
本発明の有機半導体装置は、有機半導体層と保護層とマスク層とがこの順に積層された積層構造を有し、前記有機半導体層は前記マスク層を形成する際の溶媒等から前記保護層によって隔離されている。しかも、第1の特徴として、前記保護層を形成する材料として、親水性を有する有機高分子化合物又は絶縁性無機化合物を選択しているので、前記保護層は前記マスク層を形成する際に用いられる有機溶媒と親和せず、自身がこの有機溶媒に対して安定であるばかりでなく、有機溶媒が前記有機半導体層へ侵入するのを阻止することができる。更に、前記保護層は、前記有機半導体層が親和しない水などの極性溶媒を用いて形成するか、又は、例えば化学気相成長法(CVD)などの、溶媒を用いない方法で形成することができるので、前記保護層を形成する際の溶媒による前記有機半導体のダメージを抑えたり、なくしたりすることができる。 The organic semiconductor device of the present invention has a laminated structure in which an organic semiconductor layer, a protective layer, and a mask layer are laminated in this order, and the organic semiconductor layer is formed by the protective layer from a solvent or the like when forming the mask layer. Isolated. In addition, as a first feature, a hydrophilic organic polymer compound or an insulating inorganic compound is selected as a material for forming the protective layer. Therefore, the protective layer is used when forming the mask layer. In addition to being stable to the organic solvent, the organic solvent can prevent the organic solvent from entering the organic semiconductor layer. Further, the protective layer may be formed using a polar solvent such as water that is not compatible with the organic semiconductor layer, or may be formed by a method that does not use a solvent, such as chemical vapor deposition (CVD). Therefore, damage to the organic semiconductor due to the solvent when forming the protective layer can be suppressed or eliminated.
また、前記マスク層のみを設ける場合と比べると、前記保護層と前記マスク層とを別個に設け、機能を分離することにより、各層は、その機能を保護作用およびマスク形成作用の一方に限定することができる。この結果、前記保護層と前記マスク層に対して、より広い選択肢の中からそれぞれに最適の材料および製造方法を選択することができる。また、前記保護層と前記マスク層とを溶媒に対する溶解性が異なる材料で形成すれば、前記マスク層を形成する際に用いられる溶媒に対する耐久性を前記保護層にもたせることができる。 Further, as compared with the case where only the mask layer is provided, the protective layer and the mask layer are separately provided and the functions are separated, so that each layer limits the function to one of the protective action and the mask forming action. be able to. As a result, an optimal material and manufacturing method can be selected for each of the protective layer and the mask layer from a wider range of options. Further, if the protective layer and the mask layer are formed of materials having different solubility in a solvent, the protective layer can have durability against the solvent used when forming the mask layer.
以上の結果、パリレンなどの特殊な材料とそれを形成するための特殊な装置を用いなくとも、薄くて緻密な前記保護層を形成することができる。例えば、前記親水性を有する有機高分子化合物としてはポリビニルアルコールなどがあり、その水溶液などをスピンコート法などで塗布した後、溶媒を蒸発させることで、簡易に前記保護層を形成することができる。また、絶縁性無機化合物としては窒化ケイ素や酸化アルミニウムなどがあり、CVD法やスパッタ法などの確立された半導体技術と既存の設備を用いて前記保護層を形成することができる。このように、既に確立され普及している技術と設備とを用いて、前記有機半導体層を少ないダメージで確実にパターニングすることができ、この結果として、有機半導体層における移動度が高く、また、リーク電流が小さくて、オン電流とオフ電流との比が大きい有機半導体装置を低コストで製造することができる。 As a result, the thin and dense protective layer can be formed without using a special material such as parylene and a special apparatus for forming the material. For example, the hydrophilic organic polymer compound includes polyvinyl alcohol, and the protective layer can be easily formed by applying an aqueous solution thereof by spin coating or the like and then evaporating the solvent. . Insulating inorganic compounds include silicon nitride and aluminum oxide, and the protective layer can be formed using established semiconductor technology such as CVD and sputtering, and existing equipment. In this way, the organic semiconductor layer can be reliably patterned with little damage using already established and widespread technology and equipment.As a result, the mobility in the organic semiconductor layer is high, An organic semiconductor device having a small leakage current and a large ratio of on-current to off-current can be manufactured at low cost.
また、第2の特徴として、前記有機半導体層のパターニングの後も前記保護層と前記マスク層とを残したままにするので、前記保護層と前記マスク層による前記有機半導体層へのパッシベーション効果を期待することができるとともに、これらの層を除去する際に生じる、前記有機半導体層へのダメージを未然に防止することができる。また、前記保護層と前記マスク層とを除去する工程を省略できるので、前記有機半導体装置の製造工程の工程数を減らし、生産効率を向上させることができる。 The second feature is that the protective layer and the mask layer remain after the patterning of the organic semiconductor layer, so that the passivation effect of the protective layer and the mask layer on the organic semiconductor layer can be improved. In addition to expectation, damage to the organic semiconductor layer that occurs when these layers are removed can be prevented. In addition, since the step of removing the protective layer and the mask layer can be omitted, the number of steps of manufacturing the organic semiconductor device can be reduced and the production efficiency can be improved.
本発明の有機半導体パターンは、前記有機半導体装置を製造する過程における中間生成物と見なすべきものであり、前記有機半導体層のパターニングによって得られる構造体である。前記有機半導体装置と同様、前記有機半導体層と前記保護層と前記マスク層とが積層された前記積層構造を有し、上記の第1の特徴とその効果とを有する。 The organic semiconductor pattern of the present invention should be regarded as an intermediate product in the process of manufacturing the organic semiconductor device, and is a structure obtained by patterning the organic semiconductor layer. Like the organic semiconductor device, the organic semiconductor device has the stacked structure in which the organic semiconductor layer, the protective layer, and the mask layer are stacked, and has the first feature and the effect thereof.
本発明の有機半導体層のパターニング方法及び有機半導体装置の製造方法は、それぞれ、前記有機半導体パターン及び前記有機半導体装置を製造する方法であって、その特徴及び効果は、上述した前記有機半導体パターン及び前記有機半導体装置の特徴及び効果と一体の関係にある。 The organic semiconductor layer patterning method and the organic semiconductor device manufacturing method of the present invention are a method of manufacturing the organic semiconductor pattern and the organic semiconductor device, respectively. This has an integral relationship with the characteristics and effects of the organic semiconductor device.
本発明の表示装置は、前記有機半導体層が少なくともチャネル部を構成する有機電界効果トランジスタとして構成された前記有機半導体装置を駆動部として有しているので、応答速度の速い、コントラスト比の大きい表示が可能である。 The display device of the present invention has the organic semiconductor device configured as an organic field effect transistor in which the organic semiconductor layer forms at least a channel portion as a driving unit, so that a display with a high response speed and a high contrast ratio is provided. Is possible.
本発明において、ポリビニルアルコール及びプルランからなる群より選ばれた前記有機高分子化合物と、窒化ケイ素、酸化ケイ素、炭化ケイ素及び酸化アルミニウムからなる群より選ばれた前記絶縁性無機化合物との少なくとも一方によって前記保護層が形成されているのがよい。 In the present invention, at least one of the organic polymer compound selected from the group consisting of polyvinyl alcohol and pullulan, and the insulating inorganic compound selected from the group consisting of silicon nitride, silicon oxide, silicon carbide, and aluminum oxide. The protective layer is preferably formed.
ポリビニルアルコール及びプルランは、ヒドロキシル基を有し、親水性を有するので、前述したように、前記マスク層を形成する際に用いられる有機溶媒と親和せず、自身がこの有機溶媒に対して安定であるばかりでなく、有機溶媒が前記有機半導体層へ侵入するのを阻止することができる。また、前記有機半導体層が親和しない水などの極性溶媒を用いて形成することができるので、前記保護層を形成する際の溶媒による前記有機半導体のダメージを抑えることができる。 Since polyvinyl alcohol and pullulan have a hydroxyl group and have hydrophilicity, as described above, they do not have affinity with the organic solvent used when forming the mask layer, and are stable to this organic solvent. In addition, the organic solvent can be prevented from entering the organic semiconductor layer. Moreover, since it can form using polar solvents, such as water, with which the said organic-semiconductor layer is not compatible, the damage to the said organic-semiconductor by the solvent at the time of forming the said protective layer can be suppressed.
窒化ケイ素、酸化ケイ素、炭化ケイ素及び酸化アルミニウムは、結晶性の皮膜を形成し、前記マスク層を形成する際に用いられる有機溶媒が、前記有機半導体層へ侵入するのを阻止することができる。また、CVD法やスパッタ法などの、溶媒を用いない方法で形成することができるので、前記保護層を形成する際の溶媒による前記有機半導体のダメージをなくすことができる。 Silicon nitride, silicon oxide, silicon carbide, and aluminum oxide form a crystalline film and can prevent the organic solvent used in forming the mask layer from entering the organic semiconductor layer. Moreover, since it can be formed by a method that does not use a solvent, such as a CVD method or a sputtering method, damage to the organic semiconductor due to the solvent when forming the protective layer can be eliminated.
また、前記有機高分子化合物及び/又は前記絶縁性無機化合物によって、単層又は積層の前記保護層が形成されているのがよい。単層であれば、構造が簡単で作製が容易であり、積層構造であれば、構造が複雑になり作製に手間がかかるが、各層の組み合わせによって、単層では実現できない機能を実現できるメリットがある。 Moreover, it is preferable that the single-layered or laminated protective layer is formed by the organic polymer compound and / or the insulating inorganic compound. With a single layer, the structure is simple and easy to manufacture, and with a laminated structure, the structure is complicated and time-consuming to manufacture, but the combination of each layer has the advantage of realizing functions that cannot be realized with a single layer. is there.
また、前記マスク層が有機材料によって形成されているのがよい。前記マスク層の材料は、有機材料に限るものではないが、前記保護層が親水性有機高分子化合物である場合には、前記マスク層を疎水性の有機材料によって形成することによって、前記保護層に対する前記マスク層およびその溶媒の影響を抑えることができる。 The mask layer may be formed of an organic material. The material of the mask layer is not limited to an organic material, but when the protective layer is a hydrophilic organic polymer compound, the protective layer is formed by forming the mask layer with a hydrophobic organic material. The influence of the mask layer and the solvent on the can be suppressed.
また、前記有機半導体層がペンタセンによって形成されているのがよい。ペンタセンは、移動度が大きいなど、優れた半導体特性を示すことが知られている。 The organic semiconductor layer may be formed of pentacene. Pentacene is known to exhibit excellent semiconductor properties such as high mobility.
本発明の有機半導体装置は、パターニングされた前記有機半導体層を少なくともチャネル部に有し、このチャネル部に接してソース及びドレイン電極を有する有機電界効果トランジスタとして構成されているのがよい。そして、この有機電界効果トランジスタが液晶表示装置の画素トランジスタとして用いられているのがよい。 The organic semiconductor device of the present invention is preferably configured as an organic field effect transistor having the patterned organic semiconductor layer at least in a channel portion, and having a source and a drain electrode in contact with the channel portion. And this organic field effect transistor is good to be used as a pixel transistor of a liquid crystal display device.
本発明の有機半導体層のパターニング方法及び有機半導体装置の製造方法は、前記マスク層をフォトレジスト層のパターニングによって形成するのがよい。この方法によれば、成熟した半導体製造技術を応用して、高精度に前記マスク層を形成することができる。 In the organic semiconductor layer patterning method and the organic semiconductor device manufacturing method of the present invention, the mask layer is preferably formed by patterning a photoresist layer. According to this method, the mask layer can be formed with high accuracy by applying mature semiconductor manufacturing technology.
或いは、前記マスク層を印刷によって形成するのもよい。この方法によれば、例えば、インクジェット印刷、スクリーン印刷、マイクロプリンティング法などの印刷技術を応用して、少ない工程で前記マスク層を形成することができる。また、容易に大型化することができる。 Alternatively, the mask layer may be formed by printing. According to this method, for example, the mask layer can be formed with a small number of steps by applying a printing technique such as inkjet printing, screen printing, or microprinting. Further, the size can be easily increased.
本発明の有機半導体装置の製造方法において、前記パターニング工程後に前記有機半導体層をアニール処理するのがよい。これにより、前記保護層を形成する際に前記有機半導体層に生じる可逆的な変化による欠陥、例えば、スパッタ法によって保護層を形成する際に生じるプラズマダメージなどの前記有機半導体層のダメージを修復することができる。 In the method for manufacturing an organic semiconductor device of the present invention, the organic semiconductor layer may be annealed after the patterning step. Thereby, defects due to reversible changes that occur in the organic semiconductor layer when the protective layer is formed, for example, damage to the organic semiconductor layer such as plasma damage that occurs when the protective layer is formed by sputtering are repaired. be able to.
次に、本発明の好ましい実施の形態を図面参照下に具体的かつ詳細に説明する。 Next, a preferred embodiment of the present invention will be described specifically and in detail with reference to the drawings.
実施の形態1
実施の形態1では、フォトレジスト層をフォトリソグラフィとエッチングによってパターニングすることで、前記マスク層を形成する。このパターニングされた有機半導体層をチャネル部とし、このチャネル部に接してソース及びドレイン電極を設け、有機電界効果トランジスタを作製し、液晶表示装置の画素トランジスタとして用いる。
In the first embodiment, the mask layer is formed by patterning a photoresist layer by photolithography and etching. The patterned organic semiconductor layer is used as a channel portion, and source and drain electrodes are provided in contact with the channel portion to produce an organic field effect transistor, which is used as a pixel transistor of a liquid crystal display device.
図1は、実施の形態1に基づく有機半導体層2のパターニング工程を示すフロー図である。
FIG. 1 is a flowchart showing a patterning process of the
まず、図1(a)に示すように、基板1の上に有機半導体層2を形成する。有機半導体層2は、例えば、有機半導体材料がペンタセンやオリゴチオフェンなどの低分子量化合物であれば、抵抗加熱式の蒸着源を用いた蒸着法により形成し、有機半導体材料がポリチオフェンやポリフルオレンなどの高分子量化合物であれば、溶媒に溶かし、溶液をスピンコート法やキャピラリーコート法で塗布した後、溶媒を蒸発させることによって形成する。
First, as shown in FIG. 1A, an
続いて、有機半導体層2に積層して保護層3を形成する。保護層3は、保護材料が窒化ケイ素、二酸化ケイ素、炭化ケイ素または酸化アルミニウムであれば、CVD法やスパッタ法によって形成し、保護材料がポリビニルアルコールあるいはプルランであれば、水溶液をスピンコート法やキャピラリーコート法で塗布した後、溶媒である水を蒸発させることで形成する。
Subsequently, the protective layer 3 is formed by being stacked on the
この際、窒化ケイ素、二酸化ケイ素、炭化ケイ素または酸化アルミニウムは、CVD法やスパッタ法などの、溶媒を用いない方法で形成することができるので、保護層3を形成する際の溶媒による有機半導体層2のダメージをなくすことができる。また、ポリビニルアルコール及びプルランは、有機半導体層2が親和しない水などの極性溶媒を溶媒とする溶液から形成することができるので、保護層3を形成する際に用いられる溶媒によって有機半導体層2が受けるダメージを小さく抑えることができる。
At this time, since silicon nitride, silicon dioxide, silicon carbide, or aluminum oxide can be formed by a method that does not use a solvent, such as a CVD method or a sputtering method, the organic semiconductor layer is formed by a solvent when the protective layer 3 is formed. 2 damage can be eliminated. In addition, since polyvinyl alcohol and pullulan can be formed from a solution using a polar solvent such as water to which the
このようにして、パリレンなどの特殊な材料と、それを形成するための特殊な装置を用いなくとも、薄くて緻密な保護層3を形成することができる。窒化ケイ素などの絶縁性無機化合物からなる保護層3は、CVD法やスパッタ法などの確立された半導体技術と既存の設備を用いて形成することができる。また、ポリビニルアルコールなどの親水性有機高分子化合物からなる保護層3は、その水溶液などをスピンコート法などで塗布した後、溶媒を蒸発させることで、簡易に形成することができる。 In this manner, the thin and dense protective layer 3 can be formed without using a special material such as parylene and a special apparatus for forming the material. The protective layer 3 made of an insulating inorganic compound such as silicon nitride can be formed using established semiconductor technology such as a CVD method or a sputtering method and existing equipment. Further, the protective layer 3 made of a hydrophilic organic polymer compound such as polyvinyl alcohol can be easily formed by applying an aqueous solution thereof by spin coating or the like and then evaporating the solvent.
保護層3の厚さは、50nm〜1μmが望ましく、200nmがより望ましい。これは、均質性と平坦性に優れ、保護作用が十分な保護層3を形成するには、50nm以上の厚さが必要であり、一方、厚さが厚すぎると駆動電圧が高くなりすぎるので、液晶表示素子の駆動電圧を低く保つためには、1μm以下の厚さに抑える必要があるからである。 The thickness of the protective layer 3 is desirably 50 nm to 1 μm, and more desirably 200 nm. This is because the thickness of 50 nm or more is necessary to form the protective layer 3 which is excellent in homogeneity and flatness and has a sufficient protective action. On the other hand, if the thickness is too thick, the driving voltage becomes too high. This is because in order to keep the driving voltage of the liquid crystal display element low, it is necessary to suppress the thickness to 1 μm or less.
次に、図1(b)に示すように、保護層3の上に塗布法によってフォトレジスト層4を形成する。フォトレジストの材料としては、例えば、重合開始剤がドープされたポリビニルアルコールやポリメタクリル酸メチルやポリスチレンなどを用いることができる。ここで用いる重合開始剤は、紫外光の照射を受けてモノマーの重合を開始させる物質である。 Next, as shown in FIG. 1B, a photoresist layer 4 is formed on the protective layer 3 by a coating method. As a material for the photoresist, for example, polyvinyl alcohol doped with a polymerization initiator, polymethyl methacrylate, polystyrene, or the like can be used. The polymerization initiator used here is a substance that initiates polymerization of a monomer upon irradiation with ultraviolet light.
この際、保護層3の材料が窒化ケイ素、酸化ケイ素、炭化ケイ素または酸化アルミニウムであれば、これらは結晶性の皮膜を形成し、フォトレジスト層4を形成する際に用いられる有機溶媒が、有機半導体層2へ侵入するのを阻止することができる。また、保護層3の材料がポリビニルアルコールまたはプルランであれば、これらは、ヒドロキシル基を有し、親水性を有するので、フォトレジスト層4を形成する際に用いられる有機溶媒と親和せず、自身がこの有機溶媒に対して安定であるばかりでなく、有機溶媒が有機半導体層2へ侵入するのを阻止することができる。
At this time, if the material of the protective layer 3 is silicon nitride, silicon oxide, silicon carbide or aluminum oxide, they form a crystalline film, and the organic solvent used when forming the photoresist layer 4 is organic. Intrusion into the
次に、図1(c)に示すように、フォトリソグラフィによってフォトレジスト層4を、有機半導体層2に形成しようとしている所定の回路パターンと同じパターンにパターニングして、マスク層5を形成する。この方法によれば、成熟した半導体製造技術を応用して、高精度にマスク層5を形成することができる。
Next, as shown in FIG. 1C, the photoresist layer 4 is patterned by photolithography into the same pattern as a predetermined circuit pattern to be formed on the
マスク層5を形成する方法としては、メタルマスクの開口部からの蒸着によって局所的に蒸着膜を被着させる方法もあるが、この方法では微細加工が困難である。
As a method of forming the
次に、図1(d)に示すように、マスク層5をマスクとして保護層3をエッチングして、マスク層5と同一形状にパターニングする。この際、保護層3が窒化ケイ素からなる場合には、リン酸を含む溶液によるウエットエッチングを行うか、六フッ化硫黄SF6やパーフルオロハイドロカーボンCxFyなどを用いたドライエッチングを行う。また、保護層3が二酸化ケイ素からなる場合には、フッ化水素酸を含む溶液によるウエットエッチングを行うか、六フッ化硫黄SF6やパーフルオロハイドロカーボンCxFyなどを用いたドライエッチングを行う。また、保護層3がポリビニルアルコールあるいはプルラン等の有機材料からなる場合には、酸素O2プラズマによるエッチングを行う。
Next, as shown in FIG. 1 (d), the protective layer 3 is etched using the
次に、図1(e)に示すように、マスク層5およびパターニングされた保護層6をマスクとして、酸素プラズマによって有機半導体層2をエッチングし、マスク層5と同一形状にパターニングして、パターニングされた有機半導体層(有機半導体パターン)7を得る。パターニング終了後、マスク層5はレジスト剥離液で除去せず、有機半導体パターン7の保護膜としてそのまま残しておく。有機半導体パターン7には、引き続き、有機薄膜トランジスタなどを作製するための加工を施す。
Next, as shown in FIG. 1E, using the
なお、保護層3および有機半導体層2を酸素プラズマによるエッチングする際、マスク層5もエッチングされる。従って、このエッチングによって減少した後の厚さが所定の厚さになるように、フォトレジスト層4は、エッチングによる減少分だけ厚めに形成しておくものとする。
Note that when the protective layer 3 and the
図2〜図4は、実施の形態1に基づく液晶表示装置要部の断面図(図2)、斜視図(図3)およびレイアウト図(図4)である。但し、断面図は、レイアウト図に示した4A−4A線の位置における断面図であり、斜視図は、同じ位置において、有機電界効果トランジスタ10とその周囲との関係がわかりやすいように、層間絶縁膜24と液晶26の一部を省略して示している。この液晶表示装置では、ソース電極15及びドレイン電極16に接して有機半導体層7をチャネル部として形成して有機電界効果トランジスタ10を作製し、液晶表示装置の画素トランジスタとして用いている。
2 to 4 are a cross-sectional view (FIG. 2), a perspective view (FIG. 3), and a layout view (FIG. 4) of the main part of the liquid crystal display device according to the first embodiment. However, the cross-sectional view is a cross-sectional view at the position of
図2と図3に示すように、有機FET10では、基板11の上にバリア層12が設けられ、その上にゲート電極13とゲート絶縁層14が形成されている。このゲート絶縁層14に接してソース電極15とドレイン電極16とが形成され、ソース電極15とドレイン電極16との間には、一部がソース電極15とドレイン電極16の上に重なりながら、パターニングされた有機半導体層7と、パターニングされた保護層6と、マスク層5との積層構造が形成され、これらによってボトムゲート型の有機FET10が構成されている。
As shown in FIGS. 2 and 3, in the
有機FET10の右側には、ゲート絶縁層14の上に画素電極23が設けられており、ドレイン電極16は画素電極23に電気的に接続されている。有機FET10は、画素電極23に印加する駆動電圧のオン、オフによって、液晶表示素子20の動作を制御する。
A
液晶表示素子20は、バックライト21、偏光板22、基板11、バリア層12、ゲート絶縁層14、画素電極23、層間絶縁膜24、配向膜25、液晶層26、配向膜27、画素電極28、基板29および偏光板30などからなる透過型の液晶表示素子である。
The liquid
以下、有機FET10に重点をおき、製造方法も含めて各部について説明する。
Hereinafter, each part including the manufacturing method will be described with emphasis on the
基板11は、通常基板として用いられるものであれば何でもよいが、例えば、フレキシブルな画面が形成できることや安価で軽量であることなどから、有機高分子などからなるプラスチック基板が好ましい。 The substrate 11 may be anything as long as it is normally used as a substrate. For example, a plastic substrate made of an organic polymer is preferable because a flexible screen can be formed and it is inexpensive and lightweight.
基板11として有機高分子基板を用いると、加工プロセスの間に基板11からガスが放出されることがあり、液晶表示装置の品質が低下する原因になることがある。バリア層12はこのガスの放出を抑えるためのもので、基板11の表面に二酸化ケイ素や窒化ケイ素からなる層を数百nmの厚さに堆積させて形成する。 When an organic polymer substrate is used as the substrate 11, gas may be released from the substrate 11 during the processing process, which may cause a deterioration in the quality of the liquid crystal display device. The barrier layer 12 is for suppressing the release of this gas, and is formed by depositing a layer made of silicon dioxide or silicon nitride on the surface of the substrate 11 to a thickness of several hundred nm.
次に、バリア層12が形成された基板11の上に、アルミニウムAlや銅Cuなどの金属薄膜や、銀微粒子Agや金微粒子Auなどの金属微粒子からなるゲート電極13を形成する。金属薄膜からなる電極は、金属薄膜の蒸着法とリソグラフィによるパターニングとによって形成し、金属微粒子からなる電極は、印刷法によって形成する。 Next, a gate electrode 13 made of a metal thin film such as aluminum Al or copper Cu or metal fine particles such as silver fine particles Ag or gold fine particles Au is formed on the substrate 11 on which the barrier layer 12 is formed. The electrode made of a metal thin film is formed by vapor deposition of a metal thin film and lithography patterning, and the electrode made of metal fine particles is formed by a printing method.
次に、ゲート電極13の上、およびゲート電極13が形成されていないバリア層12の上に、無機材料や有機高分子材料からなるゲート絶縁層14を形成する。具体的には、無機材料からなるゲート絶縁層14は、二酸化ケイ素や窒化ケイ素などからなる層をCVD法やスパッタ法によって形成し、有機高分子材料からなるゲート絶縁層14は、ポリビニルフェノール(PVP)やポリメタクリル酸メチル(PMMA)やポリイミドなどの溶液を塗布又は印刷によって被着させた後、溶媒を蒸発させて形成する。 Next, a gate insulating layer 14 made of an inorganic material or an organic polymer material is formed on the gate electrode 13 and on the barrier layer 12 where the gate electrode 13 is not formed. Specifically, the gate insulating layer 14 made of an inorganic material is formed by CVD or sputtering using a layer made of silicon dioxide or silicon nitride, and the gate insulating layer 14 made of an organic polymer material is made of polyvinylphenol (PVP). ), Polymethyl methacrylate (PMMA), polyimide, or the like is deposited by coating or printing, and then the solvent is evaporated.
次に、ゲート絶縁層14の上に、ゲート電極13と同様にして、アルミニウムAlや銅Cuなどの金属薄膜や、銀微粒子Agや金微粒子Auなどの金属微粒子からなるソース電極15とドレイン電極16とを形成する。 Next, on the gate insulating layer 14, in the same manner as the gate electrode 13, a source electrode 15 and a drain electrode 16 made of a metal thin film such as aluminum Al or copper Cu, or metal fine particles such as silver fine particles Ag or gold fine particles Au. And form.
次に、図1(a)に示したと同様にして、ソース電極15とドレイン電極16の上も含めてゲート絶縁層14の全面に、有機半導体層2と保護層3とを積層して形成する。有機半導体層2は、例えば、ペンタセンやオリゴチオフェンなどを抵抗加熱法によって蒸着するか、またはポリチオフェンやポリフルオレンなどの溶液をスピンコート法やキャピラリーコート法で塗布した後、溶媒を蒸発させることによって形成する。保護層3は、例えば、窒化ケイ素や二酸化ケイ素や酸化アルミニウムなどをCVD法やスパッタ法によって形成するか、またはポリビニルアルコールやプルランなどの水溶液をスピンコート法やキャピラリーコート法で塗布した後、溶媒である水を蒸発させることによって形成する。
Next, in the same manner as shown in FIG. 1A, the
次に、図1(b)に示したと同様にして、保護層3の上にフォトレジスト層4を塗布によって形成する。フォトレジストの材料としては、例えば、紫外光の照射を受けるとモノマーの重合を開始させる重合開始剤がドープされた、ポリビニルアルコールやポリメタクリル酸メチルやポリスチレンなどを用いることができる。 Next, in the same manner as shown in FIG. 1B, a photoresist layer 4 is formed on the protective layer 3 by coating. As the material of the photoresist, for example, polyvinyl alcohol, polymethyl methacrylate, polystyrene, or the like doped with a polymerization initiator that starts polymerization of a monomer when irradiated with ultraviolet light can be used.
次に、図1(c)に示したと同様にして、フォトリソグラフィによって、有機FET10の形状にフォトレジスト層4をパターニングしてマスク層5を形成する。
Next, in the same manner as shown in FIG. 1C, the
次に、図1(d)に示したと同様にして、マスク層5をマスクとして保護層3をエッチングして、マスク層5と同一形状にパターニングする。この際、窒化ケイ素からなる保護層3は、リン酸溶液によるウエットエッチングか、またはドライエッチングを行う。二酸化ケイ素からなる保護層3は、フッ化水素酸によるウエットエッチングか、またはドライエッチングを行う。また、有機材料からなる保護層3は、酸素プラズマによるエッチングを行う。
Next, in the same manner as shown in FIG. 1 (d), the protective layer 3 is etched using the
次に、図1(e)に示すように、マスク層5およびパターニングした保護層6をマスクとして酸素プラズマにより有機半導体層2をエッチングして、マスク層5と同一形状にパターニングする。これにより、有機半導体層2が画素ごとに分離され、各有機FETのチャネル部が形成される。パターニング終了後、マスク層5は有機半導体層パターン7の保護膜としてそのまま残しておく。
Next, as shown in FIG. 1 (e), the
このようにして得た有機半導体パターン7には、引き続き、有機薄膜トランジスタなどを作製するための加工を施す。例えば、ポリビニルアルコール水溶液をスピンコート法やキャピラリーコート法で塗布した後、溶媒を蒸発させることによってポリビニルアルコールからなる層間絶縁膜24を形成し、液晶表示素子20を構成する積層構造の中に有機FET10を組み込めるようにする。
The
一方、液晶表示素子20は、これに限るものではないが、バックライト21を有する透過型の液晶表示素子であり、液晶層26を間に挟んで両側にそれぞれ、配向膜25と27、ITO(インジウム錫酸化物)などの透明電極からなる画素電極23と28、光透過性の基板11と29、そして偏光板22と30とが設けられている。2つの配向膜25と配27の配向方向および2つの偏光板22と30の偏光方向は直交しており、液晶表示素子20は、電圧無印加時に透過光量が最大になるTN(Twisted Nematic)型の液晶表示素子である。
On the other hand, the liquid
回路的には、画素電極23および28は、間に挟まれた液晶層26などを誘電体層とする画素容量(画素コンデンサ)を構成している。画素電極23は有機FET10のドレイン電極16に接続されており、画素容量は有機FET10を通じて充放電されるように構成されている。
In terms of circuit, the
図4に示すように、この液晶表示装置では、有機FET10と液晶表示素子20の各1個によって1画素が形成され、多数の画素がマトリックス状に配置されている。そして、有機FET10のソース電極15に接続されているデータ線31と、ゲート電極13に接続されているゲート走査線32と、共通電極に接続され、実効的な接地電位を形成するコモン線33とが格子状に設けられている。
As shown in FIG. 4, in this liquid crystal display device, one pixel is formed by each one of the
液晶表示装置の動作時には、データ線31の1本に信号電圧が印加され、ゲート走査線32の1本に選択信号が印加される。これによってその交点にある画素が選択され、その画素の画素容量が、オン状態になった有機FET10を通じてソース電極15に印加された信号電圧によって充放電される。信号電圧が印加されるデータ線31と、選択信号が印加されるゲート走査線32とは、1周期の間に順次変更され、これによって次々にすべての画素が1回ずつアクセスされる。1つの周期である画素がアクセスされてから、次の周期でその画素が再びアクセスされるまでの1周期の間、その画素の有機FET10はオフ状態にあり、画素容量にはアクセス時に印加された信号電圧が保持され、液晶表示素子20は一定の階調を保つように構成されている。
During the operation of the liquid crystal display device, a signal voltage is applied to one of the data lines 31 and a selection signal is applied to one of the gate scanning lines 32. As a result, the pixel at the intersection is selected, and the pixel capacitance of the pixel is charged / discharged by the signal voltage applied to the source electrode 15 through the
各画素には、画素容量に並列に補助容量35を設けてもよい。これは、有機FET10のオフ電流によって、画素容量の電圧が1周期の間に低下するのを、小さく抑えるためのものである。
Each pixel may be provided with an
以上に説明したように、実施の形態1では、既に確立され普及している技術と設備とを用いて、有機半導体層2を少ないダメージで確実にパターニングすることができ、この結果として、パターニングされた有機半導体層7における移動度が高く、また、リーク電流が小さくて、オン電流とオフ電流との比が大きい有機半導体装置を低コストで製造することができる。
As described above, in the first embodiment, the
また、有機半導体層2のパターニングの後も保護層6とマスク層5とを残したままにするので、保護層6とマスク層5による有機半導体層7へのパッシベーション効果を期待することができるとともに、これらの層を除去する際に生じる、有機半導体層7へのダメージを未然に防止することができる。また、保護層6とマスク層5とを除去する工程を省略できるので、有機半導体装置の製造工程の工程数を減らし、生産効率を向上させることができる。
In addition, since the protective layer 6 and the
また、液晶表示装置は、上記有機半導体層7をチャネル部として有機電界効果トランジスタが形成され、これが画素トランジスタとして用いられているので、応答速度が速く、コントラスト比が大きく、ちらつきの少ない良質な表示が可能である。
Further, in the liquid crystal display device, an organic field effect transistor is formed using the
実施の形態2
図5は、実施の形態2基づく液晶表示装置のレイアウト図(a)と有機FET部の断面図(b)とである。なお、断面図(b)は、レイアウト図(a)に5A−5A線で示した位置における断面図である。
FIG. 5 is a layout diagram (a) of the liquid crystal display device according to the second embodiment and a sectional view (b) of the organic FET portion. The cross-sectional view (b) is a cross-sectional view at the position indicated by the line 5A-5A in the layout diagram (a).
図5に示した液晶表示装置は、ソース電極45とドレイン電極46とが、くし形電極に形成されていることのみが、図2〜4に示した実施の形態1基づく液晶表示装置と異なっている。くし形電極45と46は、実施の形態1と同様、金属薄膜を蒸着法やスパッタ法で形成し、リソグラフィによってパターニングすることによって形成する。
The liquid crystal display device shown in FIG. 5 differs from the liquid crystal display device according to the first embodiment shown in FIGS. 2 to 4 only in that the source electrode 45 and the
図5(b)の断面図に示すように、有機半導体層7はくし形電極45と46の全体を包み込むように形成されている。ソース電極45およびドレイン電極46をくし形電極にすることで、有機半導体層7が形成するチャネル部の実質的な断面積が増加し、移動度の小さい有機半導体層7であっても、十分な大きさの充電または放電電流を得ることができる。
As shown in the cross-sectional view of FIG. 5B, the
その他は、実施の形態1基づく液晶表示装置と同じであるから、同様の作用効果を得られるのは言うまでもない。すなわち、本実施の形態に基づく液晶表示装置は、上記有機半導体層7をチャネル部として有機電界効果トランジスタが形成され、これが画素トランジスタとして用いられているので、応答速度が速く、コントラスト比が大きく、ちらつきの少ない良質な表示が可能である。
Since the rest is the same as that of the liquid crystal display device according to the first embodiment, it is needless to say that the same effect can be obtained. That is, in the liquid crystal display device according to the present embodiment, an organic field effect transistor is formed using the
実施の形態3
実施の形態3では、前記マスク層をフォトレジスト層のパターニングによって形成する代わりに、前記マスク層を印刷法で形成する点のみが、実施の形態1と異なっている。
Embodiment 3
The third embodiment is different from the first embodiment only in that the mask layer is formed by a printing method instead of forming the mask layer by patterning a photoresist layer.
図6は、実施の形態3に基づく有機半導体層2のパターニング工程を示すフロー図である。
FIG. 6 is a flowchart showing the patterning process of the
まず、実施の形態1と同様にして、図6(a)に示すように、基板1の上に有機半導体層2を形成し、その上に保護層3を形成する。有機半導体層2は、有機半導体材料がペンタセンやオリゴチオフェンなどの低分子量化合物であれば、抵抗加熱法による蒸着法により形成し、有機半導体材料がポリチオフェンやポリフルオレンなどの高分子量化合物であれば、溶媒に溶かして溶液をスピンコート法やキャピラリーコート法で塗布した後、溶媒を蒸発させることで形成する。保護層3は、保護材料が窒化ケイ素や二酸化ケイ素であれば、CVD法やスパッタ法によって形成し、保護材料がポリビニルアルコールあるいはプルランであれば、水溶液をスピンコート法やキャピラリーコート法で塗布した後、溶媒である水を蒸発させることで形成する。
First, as in the first embodiment, as shown in FIG. 6A, the
次に、図6(b)に示すように、保護層3の上にマスク層8を印刷によって形成する。印刷の方法としては、インクジェット印刷、スクリーン印刷、マイクロプリンティング法などを用いる。例えば、水などの極性溶媒にポリビニルアルコールあるいはプルラン等を溶かした溶液を上記の印刷法によって保護層3の上に被着させた後、溶媒を蒸発させて、形成しようとしている有機半導体層の回路パターンと同じパターンを有するマスク層8を形成する。この方法によれば、印刷技術を応用して、少ない工程でマスク層8を形成することができる。また、容易に大型化することができる。
Next, as shown in FIG. 6B, a
次に、図6(c)に示すように、図1(d)と同様、マスク層5をマスクとして、保護層3をエッチングする。この際、保護層3が窒化ケイ素からなる場合には、リン酸を含む溶液によるウエットエッチングを行うか、六フッ化硫黄SF6やパーフルオロハイドロカーボンCxFyなどを用いたドライエッチングを行う。また、保護層3が二酸化ケイ素からなる場合には、フッ化水素酸を含む溶液によるウエットエッチングを行うか、六フッ化硫黄SF6やパーフルオロハイドロカーボンCxFyなどを用いたドライエッチングを行う。また、保護層3がポリビニルアルコールあるいはプルラン等の有機材料からなる場合には、酸素O2プラズマによるエッチングを行う。
Next, as shown in FIG. 6C, the protective layer 3 is etched using the
次に、図2(d)に示すように、図1(e)と同様、マスク層8およびパターニングされた保護層6をマスクとして、酸素プラズマにより有機半導体層2をエッチングして、マスク層5と同一形状にパターニングする。パターニング終了後、マスク層8は除去せず、有機半導体パターン7の保護膜としてそのまま残しておく。
Next, as shown in FIG. 2D, the
この後、実施の形態1と同様にして、パターニングされた有機半導体層7をチャネル部とし、このチャネル部に接してソース及びドレイン電極を設けて、有機電界効果トランジスタを作製し、液晶表示装置の画素トランジスタなどとして用いる。
Thereafter, in the same manner as in the first embodiment, the patterned
以上に説明したように、本実施の形態は、マスク層を印刷によって形成するので印刷技術を応用して、少ない工程でマスク層を形成することができる。また、容易に大型化することができる。 As described above, since the mask layer is formed by printing in this embodiment, the mask layer can be formed by a small number of steps by applying a printing technique. Further, the size can be easily increased.
マスクの作製方法以外は実施の形態1と同じであるから、共通点に関して実施の形態1と同様の作用効果を得られることは言うまでもない。 Since the method other than the mask manufacturing method is the same as that of the first embodiment, it is needless to say that the same effects as those of the first embodiment can be obtained with respect to common points.
すなわち、既に確立され普及している技術と設備とを用いて、有機半導体層2を少ないダメージで確実にパターニングすることができ、この結果として、パターニングされた有機半導体層7における移動度が高く、また、リーク電流が小さくて、オン電流とオフ電流との比が大きい有機半導体装置を低コストで製造することができる。
In other words, the
また、有機半導体層2のパターニングの後も保護層6とマスク層5とを残したままにするので、保護層6とマスク層5による有機半導体層7へのパッシベーション効果を期待することができるとともに、これらの層を除去する際に生じる、有機半導体層7へのダメージを未然に防止することができる。また、保護層6とマスク層5とを除去する工程を省略できるので、有機半導体装置の製造工程の工程数を減らし、生産効率を向上させることができる。
In addition, since the protective layer 6 and the
また、液晶表示装置は、上記有機半導体層7をチャネル部として有機電界効果トランジスタが形成され、これが画素トランジスタとして用いられているので、応答速度が速く、コントラスト比が大きく、ちらつきの少ない良質な表示が可能である。
Further, in the liquid crystal display device, an organic field effect transistor is formed using the
実施の形態4
実施の形態4では、実施の形態1または実施の形態3と同様にして有機半導体層をパターニングした後、有機半導体層をアニール処理する工程を行うことのみが実施の形態1または実施の形態3と異なっている。但し、本実施の形態では、ペンタセンからなる有機半導体層2を蒸着法で形成し、保護層3として窒化ケイ素薄膜をスパッタ法で形成するものとする。
Embodiment 4
In the fourth embodiment, after patterning the organic semiconductor layer in the same manner as in the first or third embodiment, the step of annealing the organic semiconductor layer is only performed. Is different. However, in the present embodiment, the
有機半導体層2がペンタセンからなる場合には、例えば、有機半導体層2をパターニングした直後に、80℃で16時間、アニールを行う。この工程でパターニングされた有機半導体層7を流れるリーク電流を、パターニング工程を行う前の有機半導体層2の状態にもどすことができる。
When the
図7は、実施の形態4に基づく有機FETにおけるゲート電圧Vg とドレイン電流Id との関係を示すグラフである。点線は、成膜したままのペンタセン薄膜を用いて有機FETを構成した比較例1のグラフであり、破線は、蒸着によって成膜した後、窒化ケイ素薄膜を保護層3として用いてパターニングしたペンタセン薄膜によって有機FETを構成した、実施の形態3に相当する場合のグラフであり、実線は、蒸着によって成膜し、窒化ケイ素薄膜を保護層3として用いてパターニングした後、上記のアニール処理を行ったペンタセン薄膜によって有機FETを構成した、本実施の形態に基づく有機FETのグラフである。 FIG. 7 is a graph showing the relationship between the gate voltage V g and the drain current I d in the organic FET based on the fourth embodiment. A dotted line is a graph of Comparative Example 1 in which an organic FET is configured using an as-deposited pentacene thin film, and a broken line is a pentacene thin film formed by vapor deposition and then patterned using a silicon nitride thin film as the protective layer 3 In the graph corresponding to the embodiment 3 in which the organic FET is configured, the solid line is formed by vapor deposition, patterned using the silicon nitride thin film as the protective layer 3, and then subjected to the annealing treatment described above. It is a graph of organic FET based on this Embodiment which constituted organic FET by the pentacene thin film.
なお、上記の有機FETにおいて、ゲート長は5μm、ゲート幅は47.2μm、ドレイン電圧は−7Vであり、これらは一定である。 In the above organic FET, the gate length is 5 μm, the gate width is 47.2 μm, and the drain voltage is −7 V, which are constant.
図7によると、成膜したままのペンタセン薄膜による比較例1では、ドレイン電流Id は、オン状態の約10-3Aからオフ状態の約10-10Aまで変化し、オン電流とオフ電流との比が約107 に達する。これに対し、窒化ケイ素保護層下でパターニングしたペンタセン薄膜による実施の形態3では、ドレイン電流Id は、オン状態の約5×10-4Aからオフ状態の約5×10-7Aまで変化し、オン電流とオフ電流との比が約103 に減少する。しかし、パターニング後、アニール処理したペンタセン薄膜による実施の形態4では、ドレイン電流Id は、オン状態の約3×10-4Aからオフ状態の約3×10-10Aまで変化し、オン電流とオフ電流との比が約106 に回復する。 According to FIG. 7, in Comparative Example 1 using the pentacene thin film as it is formed, the drain current I d changes from about 10 −3 A in the on state to about 10 −10 A in the off state, and the on current and the off current. The ratio reaches about 10 7 . On the other hand, in Embodiment 3 using the pentacene thin film patterned under the silicon nitride protective layer, the drain current I d changes from about 5 × 10 −4 A in the on state to about 5 × 10 −7 A in the off state. However, the ratio of on-current to off-current is reduced to about 10 3 . However, in the fourth embodiment using the pentacene thin film annealed after patterning, the drain current I d changes from about 3 × 10 −4 A in the on state to about 3 × 10 −10 A in the off state, and the on current And the off-current ratio recover to about 10 6 .
図8は、比較のために、図7と同様の測定を他のペンタセン薄膜に対して行った例である。点線は、成膜したままのペンタセン薄膜を用いて有機FETを構成した比較例1のグラフであり、破線は、蒸着によって成膜した後、保護層なしでパターニングしたペンタセン薄膜を用いて有機FETを構成した比較例2のグラフであり、実線は、蒸着によって成膜し、保護層なしでパターニングした後、上記と同様のアニール処理を行ったペンタセン薄膜を用いて有機FETを構成した比較例3のグラフである。 FIG. 8 shows an example in which the same measurement as in FIG. 7 was performed on another pentacene thin film for comparison. A dotted line is a graph of Comparative Example 1 in which an organic FET is configured using a pentacene thin film as it is formed, and a broken line is an organic FET formed using a pentacene thin film that is formed by vapor deposition and then patterned without a protective layer. It is the graph of the comparative example 2 comprised, and a continuous line is formed into a film by vapor deposition, and after patterning without a protective layer, the organic FET was comprised using the pentacene thin film which performed the annealing process similar to the above. It is a graph.
図8によると、比較例1では、図7と同様、ドレイン電流Id は、オン状態の約10-3Aからオフ状態の約10-10Aまで変化し、オン電流とオフ電流との比が約107 に達する。これに対し、保護層なしでパターニングしたペンタセン薄膜による比較例2では、ドレイン電流Id は、オン状態の約5×10-4Aからオフ状態の約5×10-6Aまで変化し、オン電流とオフ電流との比が約102 に減少する。そして、保護層なしでパターニング後、アニール処理したペンタセン薄膜による比較例3では、ドレイン電流Id とは、オン状態の約4×10-4Aからオフ状態の約3×10-5Aまで変化し、オン電流とオフ電流との比が約101 にむしろ悪化する。 According to FIG. 8, in Comparative Example 1, as in FIG. 7, the drain current I d changes from about 10 −3 A in the on state to about 10 −10 A in the off state, and the ratio of the on current to the off current. Reaches about 10 7 . On the other hand, in Comparative Example 2 using a pentacene thin film patterned without a protective layer, the drain current I d changes from about 5 × 10 −4 A in the on state to about 5 × 10 −6 A in the off state. The ratio of current to off current is reduced to about 10 2 . And in the comparative example 3 by the pentacene thin film annealed after patterning without a protective layer, the drain current I d changes from about 4 × 10 −4 A in the on state to about 3 × 10 −5 A in the off state. However, the ratio of on-current to off-current is rather deteriorated to about 10 1 .
実施の形態3および4と、比較例2および3とを比べると、ペンタセン薄膜が受けるダメージによってオフ電流が増加するメカニズムは、アニール処理の効果が異なる二通りのものが考えられる。 Comparing Embodiments 3 and 4 with Comparative Examples 2 and 3, there are two possible mechanisms by which the off-current increases due to damage received by the pentacene thin film, with different annealing effects.
すなわち、比較例2および3に見られるように、保護層なしでパターニングした場合のダメージは、大きく、アニール処理しても回復しないダメージである。これは、例えば、ペンタセンがレジストと不可逆な相互作用(例えば化学反応)を引き起こすことによって、ペンタセンとレジストとの界面に新しい電流経路が形成されてしまうことなどの、不可逆的な変化に起因すると考えられる。 That is, as seen in Comparative Examples 2 and 3, the damage caused by patterning without a protective layer is large and is a damage that does not recover even after annealing. This is considered to be caused by irreversible changes such as the formation of a new current path at the interface between pentacene and the resist due to, for example, an irreversible interaction (for example, a chemical reaction) with the resist. It is done.
一方、実施の形態3および4に見られるように、保護層3がある場合のダメージは、比較的小さく、しかもアニール処理によって大半が回復するダメージである。本実施の形態では、このダメージは、窒化ケイ素保護層をスパッタ法で形成する際のスパッタリングに起因するプラズマダメージだということがわかっていて、アニール処理によって回復する可逆的な変化に起因するダメージと考えられる。 On the other hand, as can be seen in the third and fourth embodiments, the damage in the case where the protective layer 3 is present is relatively small, and most of the damage is recovered by the annealing treatment. In this embodiment, this damage is known to be plasma damage caused by sputtering when the silicon nitride protective layer is formed by sputtering, and damage caused by a reversible change recovered by annealing treatment Conceivable.
上記のように、本実施の形態によれば、保護層3を設けることによって、保護層なしでパターニングした場合に生じる、大きく、アニール処理しても回復しない不可逆的な有機半導体層のダメージを未然に防止するとともに、パターニング後のアニール処理によって保護層3の形成の際に有機半導体層2に生じたプラズマダメージなどの可逆的なダメージを修復するので、パターニングされた有機半導体層7におけるオン電流とオフ電流との比を約106 とし、パターニング前の約107 に近い値まで回復させることができ、実施の形態1や3に比べて、さらにリーク電流が小さくて、オン電流とオフ電流との比が大きい有機半導体装置を製造することができる。また、液晶表示装置は、上記有機半導体層7をチャネル部として有機電界効果トランジスタが形成され、これが画素トランジスタとして用いられているので、実施の形態1や3に比べて、さらに応答速度が速く、コントラスト比が大きく、ちらつきの少ない良質な表示が可能である。
As described above, according to the present embodiment, the provision of the protective layer 3 causes large and irreversible damage to the organic semiconductor layer that does not recover even after annealing, which occurs when patterning is performed without the protective layer. And reversible damage such as plasma damage generated in the
その他の点では実施の形態1や3と本質的に変わるところはないので、実施の形態1や3と同様の効果が得られることは言うまでもない。すなわち、有機半導体層2のパターニングの後も保護層6とマスク層5とを残したままにするので、保護層6とマスク層5による有機半導体層7へのパッシベーション効果を期待することができるとともに、これらの層を除去する際に生じる、有機半導体層7へのダメージを未然に防止することができる。また、保護層6とマスク層5とを除去する工程を省略できるので、有機半導体装置の製造工程の工程数を減らし、生産効率を向上させることができる。
In other respects, there is essentially no difference from the first and third embodiments, and it goes without saying that the same effects as in the first and third embodiments can be obtained. That is, since the protective layer 6 and the
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。 As mentioned above, although this invention was demonstrated based on embodiment, it cannot be overemphasized that this invention is not limited to these examples at all, and can be suitably changed in the range which does not deviate from the main point of invention.
本発明の有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置は、種々の電子回路、特にディスプレイのアクティブマトリックス回路などのスイッチング素子として広く用いられている薄膜トランジスタ(TFT)などの半導体装置及びその製造方法として用いられ、その低コスト化や、プラスチック等の耐熱性のないフレキシブルな基板への適用などの新規な用途の開発に貢献することができる。 The organic semiconductor pattern and organic semiconductor layer patterning method, organic semiconductor device and method for manufacturing the same, and display device of the present invention are thin film transistors that are widely used as switching elements for various electronic circuits, particularly active matrix circuits for displays. It is used as a semiconductor device such as TFT) and a manufacturing method thereof, and can contribute to the development of new uses such as cost reduction and application to a flexible substrate having no heat resistance such as plastic.
1…基板、2…有機半導体層、3…保護層、4…フォトレジスト層、5…マスク層、
6…パターニングされた保護層、
7…パターニングされた有機半導体層(有機半導体パターン)、8…マスク層、
10…有機FET、11…基板、12…バリア層、13…ゲート電極、
14…ゲート絶縁層、15…ドレイン電極、16…ソース電極、20…液晶表示素子、
21…バックライト、22、30…偏向板、23、28…画素電極、24…層間絶縁膜、
25、27…配向膜、26…液晶、29…基板、31…データ線、32…ゲート走査線、
33…コモン線、35…補助容量、40…有機FET、
45…ソース電極(くし形電極)、46…ドレイン電極(くし形電極)、
101…基板、102…有機薄膜、103…保護層、104…フォトレジスト層、
105…レジストパターン、106…パターニングされた保護層、
107…有機薄膜パターン、110…有機FET、111…絶縁基板、
112…ゲート電極、113…ゲート絶縁層、114…ドレイン電極、
115…ソース電極、116…有機半導体層、117…レジスト、118…保護物質層、
119…画素電極
DESCRIPTION OF
6 ... patterned protective layer,
7 ... patterned organic semiconductor layer (organic semiconductor pattern), 8 ... mask layer,
10 ... Organic FET, 11 ... Substrate, 12 ... Barrier layer, 13 ... Gate electrode,
14 ... gate insulating layer, 15 ... drain electrode, 16 ... source electrode, 20 ... liquid crystal display element,
21 ... Backlight, 22, 30 ... Deflection plate, 23, 28 ... Pixel electrode, 24 ... Interlayer insulating film,
25, 27 ... alignment film, 26 ... liquid crystal, 29 ... substrate, 31 ... data line, 32 ... gate scanning line,
33 ... Common wire, 35 ... Auxiliary capacitance, 40 ... Organic FET,
45 ... Source electrode (comb electrode), 46 ... Drain electrode (comb electrode),
DESCRIPTION OF
105 ... resist pattern, 106 ... patterned protective layer,
107 ... Organic thin film pattern, 110 ... Organic FET, 111 ... Insulating substrate,
112 ... Gate electrode, 113 ... Gate insulating layer, 114 ... Drain electrode,
115 ... Source electrode, 116 ... Organic semiconductor layer, 117 ... Resist, 118 ... Protective material layer,
119: Pixel electrode
Claims (7)
前記パターニングの後に、前記保護層と共に前記マスク層を残したまま、前記有機半 導体層が受けたダメージを修復するために前記有機半導体層をアニール処理し、かつ、 前記保護層と共に前記マスク層も半導体装置内にそのまま残す、
有機半導体装置の製造方法。 The organic semiconductor layer is protected from a mask layer formed of an organic material and a step of forming an organic semiconductor layer, and the mask layer is made of an organic polymer compound or an insulating inorganic compound having a different material and hydrophilicity. The protective layer is formed by laminating the protective layer on the organic semiconductor layer, the step of laminating and forming the mask layer having a predetermined pattern on the protective layer, and etching using the mask layer as a mask. And further, patterning the organic semiconductor layer into the same shape,
After the patterning, leaving the mask layer together with the protective layer, the organic semiconductor layer is annealed to repair the damage the organic semi conductor layer is subjected, and the mask layer together with the protective layer Leave it in the semiconductor device,
A method of manufacturing an organic semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221258A JP4815765B2 (en) | 2004-07-29 | 2004-07-29 | Method for manufacturing organic semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221258A JP4815765B2 (en) | 2004-07-29 | 2004-07-29 | Method for manufacturing organic semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011162500A Division JP2011254091A (en) | 2011-07-25 | 2011-07-25 | Organic semiconductor device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041317A JP2006041317A (en) | 2006-02-09 |
JP4815765B2 true JP4815765B2 (en) | 2011-11-16 |
Family
ID=35905968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004221258A Expired - Fee Related JP4815765B2 (en) | 2004-07-29 | 2004-07-29 | Method for manufacturing organic semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4815765B2 (en) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924124B (en) | 2004-08-31 | 2012-07-18 | 株式会社半导体能源研究所 | Manufacturing method of semiconductor device |
JP5025110B2 (en) * | 2004-08-31 | 2012-09-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP5023437B2 (en) * | 2005-04-01 | 2012-09-12 | セイコーエプソン株式会社 | Semiconductor device manufacturing method, electro-optical device manufacturing method, and electronic device manufacturing method |
JP2007273949A (en) * | 2006-03-30 | 2007-10-18 | Korea Univ Industrial & Academic Collaboration Foundation | Top gate thin film transistor using nano particle and method for manufacturing the same |
JP2007294723A (en) * | 2006-04-26 | 2007-11-08 | Konica Minolta Holdings Inc | Method of manufacturing organic thin film transistor |
JP2007318025A (en) * | 2006-05-29 | 2007-12-06 | Dainippon Printing Co Ltd | Organic semiconductor element and manufacturing method thereof element |
JP5023630B2 (en) * | 2006-09-15 | 2012-09-12 | 三菱化学株式会社 | Method for manufacturing organic semiconductor element |
JP5098269B2 (en) * | 2006-09-26 | 2012-12-12 | 大日本印刷株式会社 | Method for manufacturing organic semiconductor element |
JP5250981B2 (en) * | 2007-02-21 | 2013-07-31 | セイコーエプソン株式会社 | Organic device manufacturing method and electronic device |
JP2008235581A (en) * | 2007-03-20 | 2008-10-02 | National Institute Of Advanced Industrial & Technology | Organic thin film transistor and manufacturing method thereof |
JP2009021297A (en) * | 2007-07-10 | 2009-01-29 | Sumitomo Chemical Co Ltd | Method of manufacturing organic semiconductor element, organic semiconductor element, and organic semiconductor device |
JP2009218327A (en) * | 2008-03-10 | 2009-09-24 | Konica Minolta Holdings Inc | Method of manufacturing thin film transistor |
JP5565609B2 (en) | 2009-10-02 | 2014-08-06 | ソニー株式会社 | Manufacturing method of semiconductor device |
KR101155450B1 (en) * | 2010-01-25 | 2012-07-19 | 박병주 | Method for producing organic light-emitting device using ink-jet printing |
JP6043693B2 (en) | 2012-10-19 | 2016-12-14 | 富士フイルム株式会社 | Protective film forming resin composition, protective film, pattern forming method, electronic device manufacturing method, and electronic device |
JP6284849B2 (en) | 2013-08-23 | 2018-02-28 | 富士フイルム株式会社 | Laminate |
WO2015028407A1 (en) * | 2013-08-29 | 2015-03-05 | Imec | Method for lithographic patterning of organic layers |
JP6244812B2 (en) * | 2013-10-22 | 2017-12-13 | 凸版印刷株式会社 | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE |
JP6167016B2 (en) | 2013-10-31 | 2017-07-19 | 富士フイルム株式会社 | Laminate, organic semiconductor manufacturing kit and organic semiconductor manufacturing resist composition |
JP6167018B2 (en) * | 2013-10-31 | 2017-07-19 | 富士フイルム株式会社 | Laminate, organic semiconductor manufacturing kit and organic semiconductor manufacturing resist composition |
JP6261285B2 (en) * | 2013-10-31 | 2018-01-17 | 富士フイルム株式会社 | Laminate, organic semiconductor manufacturing kit and organic semiconductor manufacturing resist composition |
JP6167017B2 (en) * | 2013-10-31 | 2017-07-19 | 富士フイルム株式会社 | Laminate, organic semiconductor manufacturing kit and organic semiconductor manufacturing resist composition |
JP6148967B2 (en) * | 2013-10-31 | 2017-06-14 | 富士フイルム株式会社 | Laminate, organic semiconductor manufacturing kit and organic semiconductor manufacturing resist composition |
JP6390122B2 (en) * | 2014-03-10 | 2018-09-19 | 凸版印刷株式会社 | THIN FILM TRANSISTOR, THIN FILM TRANSISTOR ARRAY MANUFACTURING METHOD, AND IMAGE DISPLAY DEVICE |
CN105499069B (en) * | 2014-10-10 | 2019-03-08 | 住友重机械工业株式会社 | Membrane formation device and film forming method |
WO2020129873A1 (en) | 2018-12-20 | 2020-06-25 | 富士フイルム株式会社 | Laminate, composition, and laminate formation kit |
WO2020184406A1 (en) * | 2019-03-13 | 2020-09-17 | 富士フイルム株式会社 | Laminated body, composition, and laminated-body formation kit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU6358000A (en) * | 1999-07-21 | 2001-02-13 | E-Ink Corporation | Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device |
US6500604B1 (en) * | 2000-01-03 | 2002-12-31 | International Business Machines Corporation | Method for patterning sensitive organic thin films |
JP2006520101A (en) * | 2003-03-07 | 2006-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Electronic array production method |
KR101061845B1 (en) * | 2004-06-14 | 2011-09-02 | 삼성전자주식회사 | Thin film transistor array panel using organic semiconductor and manufacturing method thereof |
-
2004
- 2004-07-29 JP JP2004221258A patent/JP4815765B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006041317A (en) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4815765B2 (en) | Method for manufacturing organic semiconductor device | |
US8350255B2 (en) | Thin film transistor and method for manufacturing thin film transistor | |
US8008115B2 (en) | Thin film transistor and method for producing the same | |
US7768000B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
JP2011254091A (en) | Organic semiconductor device and method of manufacturing the same | |
JP4181154B2 (en) | Organic electroluminescent display device having organic thin film transistor and method for manufacturing the same | |
US8853699B2 (en) | Thin film transistor and method of forming the same | |
US8546197B2 (en) | Thin film transistor, method of manufacturing the same, and electronic device | |
US9362513B2 (en) | Organic thin film transistor substrate and method of manufacturing the same | |
US20090026445A1 (en) | Organic thin film transistor array panel and method for manufacturing the same | |
US8686530B2 (en) | Electronic component and a method of manufacturing an electronic component | |
US20080001142A1 (en) | Organic thin film transistor substrate and fabrication method therefor | |
JP2014123746A (en) | Organic thin-film transistor | |
JP2007311377A (en) | Manufacturing method of thin-film transistor, thin-film transistor, and display | |
KR20080010762A (en) | Organic thin film transistor substrate and fabricating method thereof | |
EP3435435B1 (en) | Thin film transistor and method of manufacturing the same | |
US8785264B2 (en) | Organic TFT array substrate and manufacture method thereof | |
JP2005294571A (en) | Field effect transistor | |
US20070295960A1 (en) | Semiconductor device, electro-optical device, electronic apparatus, and method of producing semiconductor device | |
JP2007227595A (en) | Method for fabricating organic thin film transistor element | |
TWI469224B (en) | Organic thin film transistor and fabricating the same | |
KR102277814B1 (en) | Thin film transistor and method of manufacturing the same and electronic device including the thin film transistor | |
JP2004304182A (en) | Thin-film transistor and manufacturing method therefor | |
JP2016163029A (en) | Thin film transistor array, thin film transistor array manufacturing method and pixel display device | |
WO2014068916A1 (en) | Thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |