JP4809064B2

JP4809064B2 - 電流スイッチ回路

Info

Publication number: JP4809064B2
Application number: JP2006006551A
Authority: JP
Inventors: 誠坂口
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-01-13
Filing date: 2006-01-13
Publication date: 2011-11-02
Anticipated expiration: 2026-01-13
Also published as: JP2007189545A; US20070164813A1; US8305122B2

Description

本発明は電流スイッチ回路に関し、特にレーザダイオード等の電流駆動素子に接続されて好適な、高速でスイッチング動作可能な電流スイッチ回路に関する。

光学的情報処理装置においては、光源としてレーザダイオードが広く用いられている。例えば、光ディスク装置における光ヘッドの光源としてレーザダイオードが用いられている。このレーザダイオードは、電流スイッチ回路により出力光がオン／オフ制御される。情報処理速度向上のため、電流スイッチ回路には高速のスイッチング動作が求められるとともに、用途に応じてレーザーダイオードの出力を所定の値にするため、出力電流の大きさを制御する必要がある。

係る電流スイッチ回路の一例が特許文献１に示されている。この回路は、本願図面の図６に示すように、カレントミラー回路１０、電流源（本願では以下、可変電流源と言い換える）２０、パルス発生回路３０、スイッチ４０およびパルスの立ち上がり時間を短縮する重畳回路（本願では以下、電流加勢回路と言い換える）５０を有している。カレントミラー回路１０は、ＰチャネルＭＯＳトランジスタ１１，１２からなり、ＭＯＳトランジスタ１１に入力される電流Ｉ１に比例した出力電流Ｉ２をＭＯＳトランジスタ１２からレーザダイオードＬＤに供給する。可変電流源２０は、可変電圧源２１とＮチャネルＭＯＳトランジスタ２２とからなる。ＭＯＳトランジスタ２２が可変電圧源２１により制御されて、ＭＯＳトランジスタ１１に供給する電流Ｉ１の電流値を規定する。パルス発生回路３０は制御信号Ｓ１によりスイッチ４０を制御して可変電流源２０からの電流Ｉ１をＭＯＳトランジスタ１１に供給する。電流加勢回路５０は、ワンショット回路５１と、ＮチャネルＭＯＳトランジスタ５２と、ＮチャネルＭＯＳトランジスタ５３とからなる。ＭＯＳトランジスタ５３が可変電圧源２１により制御されて、ＭＯＳトランジスタ１１に供給する加勢電流I３の電流値を規定する。ワンショット回路５１は制御信号Ｓ２によりＭＯＳトランジスタ５２を制御してＭＯＳトランジスタ５３からの加勢電流Ｉ３を出力電流Ｉ２の立ち上がり時にＭＯＳトランジスタ１１に供給する。

上述の図６の回路は、可変電圧源２１を有しており、用途に応じてレーザーダイオードの出力を所定の値にするために、出力電流Ｉ２の大きさを制御することができる。可変電圧源２１はＭＯＳトランジスタ２２およびＭＯＳトランジスタ５３のゲートに共通接続されているため、出力電流Ｉ２の大きさに応じた可変電圧源２１の電圧設定により、電流Ｉ１が大きくなると加勢電流Ｉ３も大きくなり、電流Ｉ１が小さくなると加勢電流Ｉ３も小さくなる。
特開２００３−１８８４６５号公報（図６）

ところで、上述の図６の回路は、ＭＯＳトランジスタ５２をオンする際、加勢電流Ｉ３がオンされることによりＭＯＳトランジスタ５３のドレインとゲートとの間の寄生容量の影響でＭＯＳトランジスタ５３のゲート電位が揺らされる虞がある。その結果、出力電流Ｉ２の大きさを切り替えたとき、ＭＯＳトランジスタ５３のゲートに出力電流Ｉ２の大きさに応じた可変電圧源２１の設定電圧が印加されているにもかかわらず、加勢電流Ｉ３の立ち上がり時にＭＯＳトランジスタ５３は上記可変電圧源２１の設定電圧で制御されず、出力電流Ｉ２の立ち上がり時にオーバーシュートやなまりが発生して安定した出力電流Ｉ２をレーザダイオードＬＤに供給できなくなる虞がある。

本発明による電流スイッチ回路は、カレントミラー回路の出力電流の立ち上がり時に、出力電流の大きさに応じた加勢電流をカレントミラー回路の入力電流に加勢する電流スイッチ回路において、ゲート端子にオン電位を供給することにより前記加勢電流を出力するＭＯＳトランジスタを有し、前記オン電位を与えるパルス信号の前縁波形の傾きが、前記出力電流の大きさに応じて制御されることを特徴とする。

本構成によれば、加勢電流を出力するＭＯＳトランジスタのゲート端子に供給されるオン電位を与えるパルス信号の前縁波形の傾きが、出力電流の大きさに応じて制御される。これにより、出力電流の大きさを切り替えたとき、電流加勢回路から出力電流の大きさに応じた加勢電流を出力することができ、出力電流の立ち上がり時にオーバーシュートやなまりが発生するのが従来より低減される。

以下、図面を参照しながら、本発明の実施の形態について説明する。図１は、本発明の第１の実施形態による電流スイッチ回路を示すものであり、図６と同一の構成要素には同一の符号を付してその説明は省略する。本実施形態では、図６と同様に、カレントミラー回路１０、可変電流源２０、パルス発生回路３０およびスイッチ４０を有している。そして、図６の電流加勢回路５０の代わりに電流加勢回路６０を設けている。

電流加勢回路６０は、ワンショット回路６１と、ＮチャネルＭＯＳトランジスタ６２と、反転増幅器６３とからなる。ワンショット回路６１は、パルス発生回路３０からの制御信号Ｓ１の立ち上がりに同期して立ち下がるワンショットパルスの制御信号Ｓ２を反転増幅器６３に供給する。反転増幅器６３は、ＰチャネルＭＯＳトランジスタ６４，６５と、ＮチャネルＭＯＳトランジスタ６６，６７とからなる。ＭＯＳトランジスタ６４，６５はカレントミラー回路６８を構成する。カレントミラー回路６８の出力端子となるＭＯＳトランジスタ６５のドレイン端子がＭＯＳトランジスタ６２のゲート端子に接続されている。ＭＯＳトランジスタ６６は、可変電圧源２１により制御されてＭＯＳトランジスタ６４に流れる電流Ｉ５を電流Ｉ１に比例して規定する。ＭＯＳトランジスタ６７は、制御信号Ｓ２が"Ｈ"レベルのときオンしてＭＯＳトランジスタ６２をオフ制御する。このとき、ＭＯＳトランジスタ６５には、電源電位ＶＤＤと接地電位ＧＮＤとの間で、電流Ｉ５に比例した電流Ｉ４が流れる。また、ＭＯＳトランジスタ６７は、制御信号Ｓ２が"Ｌ"レベルのときオフして電源電位ＶＤＤをＭＯＳトランジスタ６５を介してＭＯＳトランジスタ６２のゲート端子へ供給する。このとき、ＭＯＳトランジスタ６５には、電源電位ＶＤＤとＭＯＳトランジスタ６２のゲート端子との間で、過渡的に出力電流Ｉ２の大きさに応じた電流Ｉ４が流れる。従って、反転増幅器６３は、電源電位ＶＤＤとＭＯＳトランジスタ６２のゲート端子との間で可変抵抗手段を構成する。ＭＯＳトランジスタ６２は、出力電流Ｉ２の立ち上がり時に、反転増幅器６３によりゲート端子に供給されるオン電位の立ち上がり波形の傾きが出力電流Ｉ２の大きさに応じて制御されてＭＯＳトランジスタ１１に供給する加勢電流Ｉ３を規定する。従って、反転増幅器６３は、出力電流Ｉ２の立ち上がり時にＭＯＳトランジスタ６２のゲート端子に供給されるオン電位の立ち上がり波形の傾きを出力電流Ｉ２の大きさに応じて制御する制御手段を構成する。

この回路の動作について説明する。図２に示すように、時刻ｔ０において、制御信号Ｓ２は"Ｈ" レベルであり、ＭＯＳトランジスタ６７はオン、ＭＯＳトランジスタ６２はオフしており、加勢電流Ｉ３は流れていない。図２において、実線は、出力電流Ｉ２が比較的小さい電流Ｉ２ａの場合を示し、破線は出力電流Ｉ２が比較的大きい電流Ｉ２ｂの場合を示す。パルス発生回路３０から制御信号Ｓ１が時刻ｔ１に立ち上がりｔ４に立ち下がるパルス幅Ｔ１で出力され、ワンショット回路６１から制御信号Ｓ２が時刻ｔ１に立ち下がりｔ３に立ち上がるパルス幅Ｔ２で出力される。

（出力電流Ｉ２が比較的小さい電流Ｉ２ａのとき）
出力電流Ｉ２＝Ｉ２ａに対応した電流Ｉ１（出力電流Ｉ２＝Ｉ２ｂの場合より小さい）が流れるように可変電圧源２１が調整される。これによりＭＯＳトランジスタ６５にＩ１に比例した電流Ｉ４（出力電流Ｉ２＝Ｉ２ｂの場合より小さい）が流れる。すなわち、ＭＯＳトランジスタ６５のオン抵抗は、出力電流Ｉ２＝Ｉ２ｂの場合より大きくなる。時刻ｔ１において、制御信号Ｓ２が"Ｌ"レベルになると、ＭＯＳトランジスタ６７がオフして、電源電位ＶＤＤがこのオン抵抗が大きくなったＭＯＳトランジスタ６５を介してＭＯＳトランジスタ６２のゲートに供給される。これにより、ＭＯＳトランジスタ６２のゲート電位Ｖｇ_６２は、ＭＯＳトランジスタ６５のオン抵抗の大きさに応じた速度（出力電流Ｉ２＝Ｉ２ｂの場合より立ち上がり波形の傾きが緩やか）で立ち上がる。時刻ｔ２ａにおいて、ＭＯＳトランジスタ６２のゲート電位Ｖｇ_６２がＭＯＳトランジスタ６２の閾値電圧以上に立ち上がると、ＭＯＳトランジスタ６２はオン（出力電流Ｉ２＝Ｉ２ｂの場合よりオンするまでの時間が長い）し加勢電流Ｉ３ａが流れ始める。制御信号Ｓ２が"Ｈ"レベルになる時刻ｔ３までＭＯＳトランジスタ６２はオン（出力電流Ｉ２＝Ｉ２ｂの場合よりオンしている時間が短い）して加勢電流Ｉ３＝Ｉ３ａ（出力電流Ｉ２＝Ｉ２ｂの場合より小さい）が流れ、ＭＯＳトランジスタ１１には電流Ｉ１の立ち上がりがなまる分を補うように、かつ、オーバーシュートが出ないように加勢電流Ｉ３ａが加勢されて流れ、加勢電流Ｉ３ａが加勢されないときより立ち上がり時間が短い出力電流Ｉ２＝Ｉ２ａが流れる。

（出力電流Ｉ２が比較的大きい電流Ｉ２ｂのとき）
出力電流Ｉ２＝Ｉ２ｂに対応した電流Ｉ１（出力電流Ｉ２＝Ｉ２ａの場合より大きい）が流れるように可変電圧源２２が調整される。これによりＭＯＳトランジスタ６５にＩ１に比例した電流Ｉ４（出力電流Ｉ２＝Ｉ２ａの場合より大きい）が流れる。すなわち、ＭＯＳトランジスタ６５のオン抵抗は、出力電流Ｉ２＝Ｉ２ａの場合より小さくなる。時刻ｔ１において、出力電流Ｉ２＝Ｉ２ａの場合と同様に、電源電位ＶＤＤがこのオン抵抗が小さくなったＭＯＳトランジスタ６５を介してＭＯＳトランジスタ６２のゲートに供給される。これにより、ＭＯＳトランジスタ６２のゲート電位Ｖｇ_６２は、ＭＯＳトランジスタ６５のオン抵抗の大きさに応じた速度（出力電流Ｉ２＝Ｉ２ａの場合より立ち上がり波形の傾きが急峻）で立ち上がる。時刻ｔ２ｂにおいて、出力電流Ｉ２＝Ｉ２ａの場合と同様に、ＭＯＳトランジスタ６２はオン（出力電流Ｉ２＝Ｉ２ａの場合よりオンするまでの時間が短い）し加勢電流Ｉ３ｂが流れ始める。制御信号Ｓ２が"Ｈ"レベルになる時刻ｔ３までＭＯＳトランジスタ６２はオン（出力電流Ｉ２＝Ｉ２ａの場合よりオンしている時間が長い）して加勢電流Ｉ３＝Ｉ３ｂ（出力電流Ｉ２＝Ｉ２ａの場合より大きい）が流れ、ＭＯＳトランジスタ１１には電流Ｉ１の立上りがなまる分を補うように、かつ、オーバーシュートが出ないように加勢電流Ｉ３ｂが加勢されて流れ、加勢電流Ｉ３ｂが加勢されないときより立ち上がり時間が短い出力電流Ｉ２＝Ｉ２ｂが流れる。

以上に説明したように、出力電流Ｉ２の立ち上がり時に、電流加勢回路６０のＭＯＳトランジスタ６２から出力電流Ｉ２の大きさに応じた加勢電流Ｉ３を出力する電流スイッチ回路において、ＭＯＳトランジスタ６２のソースと接地電位ＧＮＤとの間に、図６のＭＯＳトランジスタ５３に相当するＭＯＳトランジスタをなくしている。そして、反転増幅器６３により出力電流Ｉ２の立ち上がり時にＭＯＳトランジスタ６２のゲート端子に供給されるオン電位の立ち上がり波形の傾きを出力電流Ｉ２の大きさに応じて制御する構成としている。これにより、出力電流Ｉ２の大きさを切り替えたとき、出力電流Ｉ２の立ち上がり時にオーバーシュートやなまりが発生するのが従来より低減される。

図３は、本発明の第１の実施形態の他例を示すものであり、図１と同一の構成要素には同一の符号を付してその説明は省略する。図３の回路では、図１の電流加勢回路６０の代わりに電流加勢回路６０ａを設けている。電流加勢回路６０ａは、電流加勢回路６０において、更にＭＯＳトランジスタ６６に並列接続された定電流源６９を追加している。図１の回路において、出力電流Ｉ２が図２に示す出力電流Ｉ２ａよりさらに小さい電流になり、電流Ｉ１が微小電流となると、電流Ｉ４も微小電流となってしまい、ＭＯＳトランジスタ６２のゲート電位Ｖｇ_６２の立ち上がりが非常に遅くなり、加勢電流Ｉ３が流れなくなってしまうという不具合が生じる。この対策として、図３の回路は、電流Ｉ１が微小電流になっても、加勢電流Ｉ３が流れ出力電流Ｉ２が正常に立ち上がる電流Ｉ４がＭＯＳトランジスタ６５に流れるように、定電流源６９によりＭＯＳトランジスタ６４にアイドリング電流Ｉ６を流す構成としている。

図４は、本発明の第２の実施形態を示すものであり、図１と同一の構成要素には同一の符号を付してその説明は省略する。本実施形態では、図１の構成のスイッチ４０の代わりにＭＯＳトランジスタ１１とＭＯＳトランジスタ１２とのゲート間にスイッチとしてのＰチャネルＭＯＳトランジスタ７０を設けた構成としている。ＭＯＳトランジスタ７０のゲートには、パルス発生回路３０がインバータＩＮＶを介して接続されている。さらに、ＭＯＳトランジスタ７０がオフしたとき、ＭＯＳトランジスタ１２のゲート電位が不定とならないように、ＭＯＳトランジスタ１２のゲート電位をオフ制御電位（電源電圧ＶＤＤ）側にプルするＰチャネルＭＯＳトランジスタ８０を設けている。ＭＯＳトランジスタ８０のゲートには、パルス発生回路３０が接続されている。

図１の回路との動作の違いは、図１がＭＯＳトランジスタ１１への電流Ｉ１の供給をオン／オフして、出力電流Ｉ２をオン／オフするのに対して、図４では、ＭＯＳトランジスタ１１には常に電流Ｉ１が供給されており、ＭＯＳトランジスタ１２のＭＯＳトランジスタ１１へのミラー接続をＭＯＳトランジスタ７０によりオン／オフして、出力電流Ｉ２をオン／オフするという点である。これ以外の動作は図１と同様であり説明を省略する。図１の回路の場合、スイッチ４０によりＭＯＳトランジスタ１１への電流Ｉ１の供給をオン制御するため、電流Ｉ１の立ち上がりで電流波形が乱れる虞があり、電流Ｉ１に加勢電流Ｉ３を加勢したときの出力電流Ｉ２の立ち上がり波形の安定性が少し低くなる虞がある。これに対して図４の回路では、ＭＯＳトランジスタ１１には常に電流Ｉ１が供給されており、ＭＯＳトランジスタ１１に流れる電流Ｉ１は一定である。このため、出力電流Ｉ２の大きさを切り替えたとき、出力電流Ｉ２の立ち上がり時にオーバーシュートやなまりが発生するのが図１の回路よりさらに低減される。

図５は、本発明の第２の実施形態の他例を示すものであり、図４と同一の構成要素には同一の符号を付してその説明は省略する。図５の回路では、図４の電流加勢回路６０の代わりに電流加勢回路６０ｂを設けている。電流加勢回路６０ｂは、電流加勢回路６０において、ＭＯＳトランジスタ６２のドレインをＭＯＳトランジスタ７０のドレインに接続する代わりに、ＭＯＳトランジスタ６２のドレインをＭＯＳトランジスタ７０のソースとＭＯＳトランジスタ１２のゲート間に接続している。図４の回路と動作は同一である。

尚、上記第１の実施の形態においては、第２の実施の形態のようにＭＯＳトランジスタ８０を設けなくても、スイッチ４０がオフしたときＭＯＳトランジスタ１２のゲート電位が不定とならないが、ＭＯＳトランジスタ８０を設けることにより、図２に示すように、制御信号Ｓ１が"Ｌ"レベルとなる時刻ｔ４において、出力電流Ｉ２の立ち下がり時間を短くできる。また、上記第１〜第２の実施の形態において、ＰチャネルＭＯＳトランジスタをＮチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタをＰチャネルＭＯＳトランジスタで構成することもできる。

本発明の第１の実施形態の回路図。図１の各部の波形を示す図。本発明の第１の実施形態の他例の回路図。本発明の第２の実施形態の回路図。本発明の第２の実施形態の他例の回路図。従来の回路図。

符号の説明

１０カレントミラー回路
１１，１２ＰチャネルＭＯＳトランジスタ
２０可変電流源
２１可変電圧源
２２ＮチャネルＭＯＳトランジスタ
３０パルス発生回路
４０スイッチ
６０，６０ａ，６０ｂ電流加勢回路
６１ワンショット回路
６２ＮチャネルＭＯＳトランジスタ
６３反転増幅器
６４，６５ＰチャネルＭＯＳトランジスタ
６６，６７ＮチャネルＭＯＳトランジスタ
６８カレントミラー回路
６９定電流源
７０，８０ＰチャネルＭＯＳトランジスタ
ＬＤレーザーダイオード

Claims

入力する第１電流に比例した第２電流を出力する第１のカレントミラー回路と、
第１電流を生成する可変電流源と、
第２電流の立ち上がり時に第１電流に加勢する第２電流の大きさに応じた第３電流を生成する電流加勢回路と、を備えた電流スイッチ回路であって、
前記電流加勢回路は、前記第３電流を出力するＭＯＳトランジスタと、前記第２電流の立ち上がり時に前記第２電流の大きさに応じて前記ＭＯＳトランジスタのゲート端子に供給されるオン電位を与えるパルス信号の前縁波形の傾きを制御し、前記オン電位の電源と前記ＭＯＳトランジスタのゲート端子との間に接続される可変抵抗手段と、を有し、
前記可変抵抗手段は、前記第２電流の大きさに応じた電流が入力され、前記第２電流の立ち上がり時に前記オン電位が出力される第２のカレントミラー回路を有することを特徴とする電流スイッチ回路。
前記第２のカレントミラー回路は、アイドリング電流を入力する定電流源を有することを特徴とする請求項１記載の電流スイッチ回路。
さらに、前記第１のカレントミラー回路の入力側に、前記第２電流の立ち上がりを第１制御信号により制御するスイッチを設けたことを特徴とする請求項１記載の電流スイッチ回路。
さらに、前記第１のカレントミラー回路の入力側と出力側との間に、前記第２電流の立ち上がりを第１制御信号により制御するスイッチを設けたことを特徴とする請求項１記載の電流スイッチ回路。
前記電流加勢回路は、さらに、前記第１制御信号の前縁に同期して、前記ＭＯＳトランジスタへの前記オン電位の供給を活性化する第２制御信号を生成するワンショット回路を有することを特徴とする請求項３または４記載の電流スイッチ回路。