JP4802499B2 - Power control circuit and vehicle - Google Patents
Power control circuit and vehicle Download PDFInfo
- Publication number
- JP4802499B2 JP4802499B2 JP2005002883A JP2005002883A JP4802499B2 JP 4802499 B2 JP4802499 B2 JP 4802499B2 JP 2005002883 A JP2005002883 A JP 2005002883A JP 2005002883 A JP2005002883 A JP 2005002883A JP 4802499 B2 JP4802499 B2 JP 4802499B2
- Authority
- JP
- Japan
- Prior art keywords
- current control
- elements
- resistance
- control circuit
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、パワー制御回路および車両に関し、より特定的には、複数の電流制御素子を備えるパワー制御回路および車両に関する。 The present invention relates to a power control circuit and a vehicle, and more particularly to a power control circuit and a vehicle including a plurality of current control elements.
IGBT(絶縁ゲート型バイポーラトランジスタ)素子等の電力制御用半導体素子が広く用いられているが、大電流をスイッチングするとサージ電圧が発生することがしばしば問題となる。 Power control semiconductor elements such as IGBT (insulated gate bipolar transistor) elements are widely used. However, when a large current is switched, a surge voltage is often a problem.
IGBT素子のサージ電圧とスイッチング損失はトレードオフの関係にあり最適な抵抗値を選択することによりサージ電圧とスイッチング損失とを適切な範囲に抑え込む必要がある。 The surge voltage and switching loss of the IGBT element are in a trade-off relationship, and it is necessary to suppress the surge voltage and switching loss within an appropriate range by selecting an optimum resistance value.
しかし、半導体素子のサージ電圧の発生とスイッチング損失の発生とは半導体電力変換装置の運転状態によって異なるので、装置の運転状態に応じて半導体素子のゲート抵抗を変化させることで、サージ電圧抑制に余裕があるときはスイッチング損失抑制を十分にし、スイッチング損失抑制に余裕があるときにはサージ電圧抑制を十分に行なっている。 However, since the generation of surge voltage and switching loss in the semiconductor element differ depending on the operating state of the semiconductor power converter, changing the gate resistance of the semiconductor element according to the operating state of the apparatus can afford to suppress the surge voltage. When there is, there is sufficient suppression of switching loss, and when there is a margin in suppression of switching loss, surge voltage is sufficiently suppressed.
特開2002−198792号公報(特許文献1)には、IGBT素子のゲートとゲートドライバ回路との間に並列に複数のゲート抵抗を設けスイッチで抵抗値を切換える半導体電力変換装置が開示されている。
近年、モータで車輪を駆動する電気自動車、ハイブリッド自動車および燃料電池自動車が注目を浴びている。たとえば、ハイブリッドモータ制御用のインバータでは、数十〜数百アンペアの大電流の制御が要求されている。自動車用のモータを制御するインバータ装置は、大きな電流容量を必要とする一方で、今後の一層の普及のためにはさらなる軽量小型化およびコストダウンが要求されている。 In recent years, electric vehicles, hybrid vehicles, and fuel cell vehicles that drive wheels with motors have attracted attention. For example, an inverter for hybrid motor control is required to control a large current of several tens to several hundred amperes. Inverter devices that control motors for automobiles require a large current capacity, while further lightening and downsizing and cost reduction are required for further popularization in the future.
電流容量を増大し、かつコストダウンを可能とする方策の1つとして、汎用のIGBT素子を必要な電流容量に応じた数だけ並列接続して使用する方法が考えられる。 As one of measures for increasing the current capacity and reducing the cost, there can be considered a method in which a number of general-purpose IGBT elements are connected in parallel according to the required current capacity.
技術的には、大容量の1素子のIGBTを製作することも可能であるが、1素子当りのチップ面積が大きくなるので、製造時の歩留りが悪化しこの場合はコストアップしてしまうというデメリットがあるからである。 Technically, it is possible to manufacture a large-capacity single-element IGBT, but since the chip area per element increases, the manufacturing yield deteriorates and in this case the cost increases. Because there is.
IGBT素子のゲート抵抗値が大きいときには、ゲートドライブ回路の時定数が大きくなるため素子のスイッチング速度が低下する。この場合は電流のオン/オフに要する時間が長くなるため、スイッチング損失が増大する。 When the gate resistance value of the IGBT element is large, the time constant of the gate drive circuit becomes large, so that the switching speed of the element decreases. In this case, since the time required to turn on / off the current becomes long, the switching loss increases.
反対にゲート抵抗値が小さいときには素子のスイッチング速度は増加する。この場合スイッチング損失は小さくなるが、電流のオン/オフが高速化するので、インダクタンス成分によるサージ電圧が増加してしまう。つまりサージ電圧とスイッチング損失との間にはトレードオフの関係があるため、両者を同時に低減することができない。たとえばサージ電圧を低減するためにゲート抵抗値を大きくすると、スイッチング損失が大きくなってしまう。 Conversely, when the gate resistance value is small, the switching speed of the element increases. In this case, although the switching loss is reduced, the current on / off speed is increased, and the surge voltage due to the inductance component increases. That is, since there is a trade-off relationship between surge voltage and switching loss, it is not possible to reduce both at the same time. For example, if the gate resistance value is increased to reduce the surge voltage, the switching loss increases.
また特開2002−198792号公報(特許文献1)に示されるように、使用するゲート抵抗を切換えるためのスイッチ回路を設けると、素子使用状況に応じてスイッチ回路を制御して使用するゲート抵抗を決定する制御回路も必要となる。ゲート抵抗の複数化に伴ってスイッチング回路、制御回路が複雑化しスペースおよびコスト上不利となる。 Further, as disclosed in Japanese Patent Laid-Open No. 2002-198792 (Patent Document 1), when a switch circuit for switching the gate resistance to be used is provided, the gate resistance to be used is controlled by controlling the switch circuit according to the element usage situation. A control circuit for determination is also required. With the increase in the number of gate resistors, the switching circuit and the control circuit become complicated, which is disadvantageous in terms of space and cost.
この発明の目的は、サージ電圧が低減されたパワー制御回路および車両を提供することである。 An object of the present invention is to provide a power control circuit and a vehicle with reduced surge voltage.
この発明は、要約すると、パワー制御回路であって、第1、第2のノードの間に並列接続され、各々が制御電極に与えられる信号に応じて第1、第2のノード間に流れる電流を制御する複数の電流制御素子と、制御信号が与えられる共通入力ノードと複数の電流制御素子の制御電極との間にそれぞれ接続され互いに異なる抵抗値を有する複数の抵抗素子とを備える。 In summary, the present invention is a power control circuit, which is connected in parallel between first and second nodes, each of which flows between the first and second nodes in response to a signal applied to a control electrode. And a plurality of resistance elements having different resistance values that are respectively connected between a common input node to which a control signal is applied and control electrodes of the plurality of current control elements.
好ましくは、複数の抵抗素子の各々は、接続されている電流制御素子の冷却特性に対応して定められた抵抗値を有する。 Preferably, each of the plurality of resistance elements has a resistance value determined in accordance with a cooling characteristic of the connected current control element.
より好ましくは、複数の電流制御素子のうちの第1の電流制御素子は、複数の電流制御素子のうちの第2の電流制御素子に比較して冷却特性が良く、第1の電流制御素子に接続される複数の抵抗素子のうちの第1の抵抗素子は、第2の電流制御素子に接続される複数の抵抗素子のうちの第2の抵抗素子に比較して抵抗値が大きい。 More preferably, the first current control element of the plurality of current control elements has better cooling characteristics than the second current control element of the plurality of current control elements. The first resistance element of the plurality of connected resistance elements has a larger resistance value than the second resistance element of the plurality of resistance elements connected to the second current control element.
さらに好ましくは、パワー制御回路は、複数の電流制御素子および複数の抵抗素子が搭載される基板をさらに備える。第2の電流制御素子は前記第1の電流制御素子よりも前記基板の中心部に近くに配置される。 More preferably, the power control circuit further includes a substrate on which a plurality of current control elements and a plurality of resistance elements are mounted. The second current control element is disposed closer to the center of the substrate than the first current control element.
さらに好ましくは、パワー制御回路は、冷却のための冷却流体を流す通路と、通路上に配置され、複数の電流制御素子および複数の抵抗素子が搭載される基板とをさらに備える。第2の電流制御素子は第1の電流制御素子よりも冷却流体の流れの下流側に配置される。 More preferably, the power control circuit further includes a passage for flowing a cooling fluid for cooling, and a substrate disposed on the passage and on which the plurality of current control elements and the plurality of resistance elements are mounted. The second current control element is disposed downstream of the flow of the cooling fluid from the first current control element.
この発明の他の局面に従うと、車両であって上記いずれかのパワー制御回路で構成されたインバータと、インバータによって駆動されるモータとを備える。 According to another aspect of the present invention, the vehicle includes an inverter configured by any one of the power control circuits described above and a motor driven by the inverter.
本発明によれば、複数のスイッチング素子の入力ゲート抵抗値を異ならせることにより、素子発熱をあまり大きくせずにサージ電圧を抑制することができ、複数のスイッチング素子の温度も均一化することができる。 According to the present invention, by varying the input gate resistance values of the plurality of switching elements, the surge voltage can be suppressed without increasing the element heat generation, and the temperatures of the plurality of switching elements can be made uniform. it can.
以下、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部品には同一の符号を付してそれらについての説明は繰返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
図1は、本発明のパワー制御回路が用いられる車両のモータ駆動システム部分について説明するための回路図である。このようなモータ駆動システムは、たとえば電気自動車、ハイブリッド自動車および燃料電池自動車などに搭載される。 FIG. 1 is a circuit diagram for explaining a motor drive system portion of a vehicle in which the power control circuit of the present invention is used. Such a motor drive system is mounted on, for example, an electric vehicle, a hybrid vehicle, and a fuel cell vehicle.
図1に示される車両は、バッテリ4と、コンデンサ6と、インバータ装置2と、モータ8とを含む。
The vehicle shown in FIG. 1 includes a battery 4, a capacitor 6, an
バッテリ4は、たとえばニッケル水素またはリチウムイオン等の二次電池である。コンデンサ6およびインバータ装置2は、バッテリ4の正負電極間に並列に接続される。コンデンサ6は、インバータ装置2で発生されるサージ成分を平滑化する。
The battery 4 is a secondary battery such as nickel metal hydride or lithium ion. The capacitor 6 and the
インバータ装置2は、コンデンサ6によって平滑化されている電源電位を受けて交流モータ8を駆動する。また、インバータ装置2は、回生制動に伴い交流モータ8において発電された電力をバッテリ4に戻す。
The
交流モータ8は、車両の図示しない駆動輪を駆動するためのトルクを発生するモータである。このモータは、たとえばハイブリッド自動車に搭載される場合には、エンジンによって駆動される発電機の性能を持ち、かつ、エンジンに対して電動機として動作しエンジンの始動を行ない得るようなものであってもよい。
The
インバータ装置2は、電源電圧が与えられるコンデンサ6の端子間に並列に接続されるU相アームUAと、V相アームVAと、W相アームWAとを含む。インバータ装置2は、インテリジェントパワーモジュール(IPM)として1つのケースに、図示しない制御回路と共に収められていてもよい。
U相アームUAは、コンデンサ6の端子間に直列接続された電流制御回路11,12と、電流制御回路11,12とそれぞれ並列に接続されるダイオード21,22とを含む。V相アームVAは、コンデンサ6の端子間に直列接続された電流制御回路13,14と、電流制御回路13,14とそれぞれ並列に接続されるダイオード23,24とを含む。W相アームWAは、コンデンサ6の端子間に直列接続された電流制御回路15,16と、電流制御回路15,16とそれぞれ並列に接続されるダイオード25,26とを含む。
U-phase arm UA includes
電流制御回路11,12の接続ノードはモータ8の図示しないU相コイルの一方端に接続される。電流制御回路13,14の接続ノードはモータ8の図示しないV相コイルの一方端に接続される。電流制御回路15,16の接続ノードはモータ8の図示しないW相コイルの一方端に接続される。U相コイル,V相コイル,W相コイルの各他方端は中点に共に結合される。
A connection node of the
図2は、図1における電流制御回路11の構成を示した回路図である。
FIG. 2 is a circuit diagram showing the configuration of the
図2を参照して、電流制御回路11は、ノードN1とノードN2との間に並列接続され、各々が制御電極に与えられる信号に応じてノードN1,N2の間に流れる電流を制御するIGBT素子GA,GB,GCと、制御信号が与えられる共通入力ノードとIGBT素子GA,GB,GCの制御電極との間にそれぞれ接続され、互いに異なる抵抗値を有する抵抗素子RA,RB,RCとを含む。ここでノードN1からN2に流れる電流をIOUTとし、ノードN1,N2の間の電圧をVOUTとする。
Referring to FIG. 2,
なお、図1における電流制御回路11〜16は、図2で説明した電流制御回路11と同様な構成を有するので、その構成については説明を繰返さない。
Since
図3は、図2における抵抗素子RA〜RCの抵抗値を説明するための図である。 FIG. 3 is a diagram for explaining resistance values of resistance elements RA to RC in FIG.
図3においてゲート抵抗値というのはIGBT素子の制御電極であるゲートに接続されている抵抗の抵抗値という意味である。このゲート抵抗値は抵抗RA,RB,RCを比較すると抵抗RA,RB,RCの順に大中小となっている。 In FIG. 3, the gate resistance value means the resistance value of a resistor connected to the gate which is the control electrode of the IGBT element. The gate resistance value is larger, medium, and smaller in the order of the resistors RA, RB, RC when the resistors RA, RB, RC are compared.
ゲート抵抗値が大きいとIGBT素子のスイッチングに時間がかかりスイッチング損失が大きいので、IGBT素子GAを搭載する位置は冷却効率がよい位置である必要がある。一方、ゲート抵抗値が小さいとIGBT素子のスイッチング速度が速くなりスイッチング損失は小さくなるので、IGBT素子GCの搭載する位置はIGBT素子GAに比較すると冷却効率が多少悪くてもよい。IGBT素子GBの搭載位置はIGBT素子GAとIGBT素子GCの搭載位置の中間的な冷却効率の搭載位置である。 When the gate resistance value is large, switching of the IGBT element takes time and the switching loss is large. Therefore, the position where the IGBT element GA is mounted needs to be a position with good cooling efficiency. On the other hand, when the gate resistance value is small, the switching speed of the IGBT element is increased and the switching loss is reduced. Therefore, the cooling efficiency of the position where the IGBT element GC is mounted may be slightly worse than that of the IGBT element GA. The mounting position of the IGBT element GB is a mounting position with an intermediate cooling efficiency between the mounting positions of the IGBT element GA and the IGBT element GC.
つまり、抵抗RA〜RCの各々は、接続されている電流制御素子であるIGBT素子GA〜GCの冷却特性に対応して定められた抵抗値を有する。IGBT素子GAは、IGBT素子GCに比較して冷却特性が良く、IGBT素子GAに接続される抵抗RAは、IGBT素子GCに接続される抵抗RA〜RCに比較して抵抗値が大きい。 That is, each of resistors RA to RC has a resistance value determined in accordance with the cooling characteristics of IGBT elements GA to GC that are connected current control elements. The IGBT element GA has better cooling characteristics than the IGBT element GC, and the resistance RA connected to the IGBT element GA has a larger resistance value than the resistances RA to RC connected to the IGBT element GC.
図4は、IGBT素子の搭載位置の例を説明するための図である。 FIG. 4 is a diagram for explaining an example of the mounting position of the IGBT element.
図4においてIGBT素子GA1,GB1,GC1および抵抗素子RA1,RB1,RC1は図1の電流制御回路11に対応する素子群である。一方、IGBT素子GC2,GB2,GA2および抵抗素子RC2,RB2,RA2は、図1の電流制御回路12に対応する素子群である。
In FIG. 4, IGBT elements GA1, GB1, and GC1 and resistance elements RA1, RB1, and RC1 are element groups corresponding to the
これらのIGBT素子はIPMモジュールの放熱プレート40上に搭載されている。放熱プレート40の中心部は周辺部に比較すると冷却能力が悪くなる。つまり、このような搭載位置にすればIGBT素子GC1,GC2の放熱は悪く、これに対し周辺に近いIGBT素子GA1,GA2の放熱はよくなる。このような搭載位置にしたときにIGBT素子GC1,GC2のそれぞれの制御電極に接続される抵抗素子RC1,RC2は抵抗値を小とし、これに比較してIGBT素子GA1,GA2のそれぞれの制御電極に接続される抵抗素子RA1,RA2の抵抗値は大とする。
These IGBT elements are mounted on the
つまり、パワー制御回路であるインバータ装置2は、複数の電流制御素子であるIGBT素子GA1〜GC1,GA2〜GC2および複数の抵抗素子であるRA1〜RC1,RA2〜RC2が搭載される基板に相当する放熱プレート40を備えている。そして、IGBT素子GC1,GC2はIGBT素子GA1,GA2よりも放熱プレート40の中心部に近くに配置される。
That is, the
このような配置とすることでIGBT素子の素子温度を均一に保つことができ、ある特定の素子が飛び抜けて高温となって破壊してしまうのを防ぐことができる。 With such an arrangement, the element temperature of the IGBT element can be kept uniform, and it is possible to prevent a specific element from jumping out and being destroyed at a high temperature.
図5は、本発明の電流制限回路の出力波形を説明するための動作波形図である。 FIG. 5 is an operation waveform diagram for explaining an output waveform of the current limiting circuit of the present invention.
図2、図5を参照して、波形W1,W3は抵抗RA,RB,RCを等しい抵抗値に選択した場合の電流および電圧波形を示し、波形W2,W4は、図3で示したようなゲート抵抗値を選択した場合の電流および電圧波形を示す。なお、波形W1は、図3の抵抗RCと等しい値に抵抗RA,RBを設定した場合について示している。 2 and 5, waveforms W1 and W3 show current and voltage waveforms when resistors RA, RB, and RC are selected to have the same resistance value, and waveforms W2 and W4 are as shown in FIG. The current and voltage waveforms when the gate resistance value is selected are shown. The waveform W1 shows the case where the resistors RA and RB are set to the same value as the resistor RC of FIG.
波形W2は時刻t1における立上がりおよび時刻t2における立下がり時間は、IGBT素子GA,GBのスイッチング速度が抵抗値RA,RBを大きく設定したことにより大きくなっている。しかし、IGBT素子GA,GB,GCのスイッチング期間の重なりがずれるので、サージ電圧は波形W3から波形W4に示すように低減している。 In the waveform W2, the rise at time t1 and the fall time at time t2 are large because the switching speeds of the IGBT elements GA and GB set the resistance values RA and RB large. However, since the overlapping of the switching periods of the IGBT elements GA, GB, and GC is shifted, the surge voltage is reduced from the waveform W3 to the waveform W4.
図6は、IGBT素子の配置の第2の例について説明するための図である。 FIG. 6 is a diagram for explaining a second example of the arrangement of the IGBT elements.
図6を参照して、冷却水が流れる通路52上にヒートシンク54および絶縁基板56が設けられ、絶縁基板56の上にはIGBT素子GA3,GB3,GC3が搭載されている。冷却水はIGBT素子の熱を吸収することにより上流よりも下流の方が温度が高くなる。このため上流側に配置されているIGBT素子GA3は冷却が良好になされ、下流側に配置されているIGBT素子GC3は冷却が悪くなっている。それらの中間に配置されているIGBT素子GB3は冷却が中程度に行なわれる。
Referring to FIG. 6,
このため、図2におけるIGBT素子GAを図6のIGBT素子GA3の位置に搭載し、IGBT素子GBを図6のGB3の位置に搭載し、IGBT素子GCを図6のGC3の位置に搭載することにより、図3で示した関係が成立し、サージ電圧の低減を図ることができる。 Therefore, the IGBT element GA in FIG. 2 is mounted at the position of the IGBT element GA3 in FIG. 6, the IGBT element GB is mounted at the position GB3 in FIG. 6, and the IGBT element GC is mounted at the position GC3 in FIG. Thus, the relationship shown in FIG. 3 is established, and the surge voltage can be reduced.
つまり、パワー制御回路であるインバータ装置2は、冷却のための冷却流体を流す通路52と、通路52上に配置され、IGBT素子および抵抗素子が搭載される基板56とを備えている。そして、IGBT素子GC3は、IGBT素子GA3よりも冷却水の流れの下流側に配置されている。
That is, the
以上説明したように、本発明の実施の形態においては、複数の並列接続されたIGBT素子などのスイッチング素子のゲートに接続される抵抗値に、互いに異なるゲート抵抗値を用いることで、複数のスイッチング素子を順次にオン/オフさせることができる。その結果、スイッチング時の全体の電流変化率(di/dt)が小さくなり、サージ電圧の発生を抑制することができる。 As described above, in the embodiment of the present invention, a plurality of switching elements are used by using different gate resistance values as resistance values connected to gates of switching elements such as a plurality of parallel-connected IGBT elements. The elements can be turned on / off sequentially. As a result, the overall current change rate (di / dt) at the time of switching becomes small, and the generation of surge voltage can be suppressed.
たとえば、すべてのゲート抵抗値を大きくした場合にもサージ電圧を抑制することはできるが、その場合スイッチング損失による素子発熱が大きくなってしまう。本実施の形態では、冷却効率が相対的に高い素子のゲート抵抗値のみを大きくするだけで、素子発熱をあまり大きくせずにサージ電圧を抑制することができ、複数のスイッチング素子の温度も均一化することができる。 For example, even when all the gate resistance values are increased, the surge voltage can be suppressed, but in this case, element heat generation due to switching loss increases. In this embodiment, the surge voltage can be suppressed without increasing the element heat generation by increasing only the gate resistance value of the element having relatively high cooling efficiency, and the temperature of the plurality of switching elements is also uniform. Can be
[変形例]
複数のIGBT素子などのスイッチング素子を並列接続して用いる際、その複数のスイッチング素子に製造時に発生するばらつきに起因する損失特性の差が生ずる場合がある。
[Modification]
When switching elements such as a plurality of IGBT elements are connected in parallel, there may be a difference in loss characteristics due to variations occurring during manufacturing in the plurality of switching elements.
通常は、素子の損失特性を管理した上で、ばらつきが大きい素子については除外して、なるべく均一な損失特性を有するスイッチング素子を使用する必要がある。 Usually, it is necessary to use switching elements having a uniform loss characteristic as much as possible by managing element loss characteristics and excluding elements with large variations.
しかしながら、そのように選別を厳しくするとスイッチング素子の価格が上昇してしまう。そこで、スイッチング素子の損失にばらつきがある場合において、その損失について予め測定しておき、比較的損失が大きい素子については小さな抵抗をゲートに接続してその抵抗でゲート電圧を駆動する。一方、比較的損失が小さな素子についてはゲート抵抗値を大きくする。ゲート抵抗は、スイッチング素子の損失特性に合わせたものを選んで実装しても良いが、たとえばプリント配線基板に実装後にトリミングなどによって抵抗値を変えられるものを使用しても良い。 However, such a strict selection increases the price of the switching element. Therefore, when there is variation in the loss of the switching element, the loss is measured in advance, and for the element having a relatively large loss, a small resistance is connected to the gate, and the gate voltage is driven by the resistance. On the other hand, the gate resistance value is increased for an element with relatively small loss. The gate resistor may be selected and mounted according to the loss characteristics of the switching element, but for example, a gate resistor whose resistance value can be changed by trimming after mounting on a printed wiring board may be used.
このようにすることによってもサージ電圧を抑制できると同時に各素子の発熱量を均一化することができる。スイッチング素子製造時の損失ばらつき許容幅を大きくとることができるので、ばらつき品を使用することやウェハロットの制約を解除することが可能となる。 By doing so, the surge voltage can be suppressed, and at the same time, the amount of heat generated by each element can be made uniform. Since it is possible to increase the allowable range of loss variation at the time of manufacturing the switching element, it is possible to use the variation product and to remove the restriction of the wafer lot.
なお、本実施の形態では、スイッチング素子の一例としてIGBT素子を用いた場合について説明したが、スイッチング素子は、IGBT素子に代えてMOS−FET、バイポーラトランジスタ、GTO、逆素子サイリスタ等を用いても良い。 In this embodiment, the case where an IGBT element is used as an example of the switching element has been described. However, the switching element may be a MOS-FET, a bipolar transistor, a GTO, an inverse element thyristor, or the like instead of the IGBT element. good.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
2 インバータ装置、4 バッテリ、6 コンデンサ、8 モータ、11〜16 電流制御回路、21〜26 ダイオード、40 放熱プレート、52 通路、54 ヒートシンク、56 絶縁基板、GA〜GC,GA1〜GC1,GA2〜GC2,GA3〜GC3 IGBT素子、RA〜RC,RA1〜RC1,RC2〜RA2 抵抗素子、UA U相アーム、VA V相アーム、WA W相アーム。 2 inverter device, 4 battery, 6 capacitor, 8 motor, 11-16 current control circuit, 21-26 diode, 40 heat dissipation plate, 52 passage, 54 heat sink, 56 insulating substrate, GA-GC, GA1-GC1, GA2-GC2 , GA3-GC3 IGBT elements, RA-RC, RA1-RC1, RC2-RA2 resistance elements, UA U-phase arm, VA V-phase arm, WA W-phase arm.
Claims (5)
制御信号が与えられる共通入力ノードと前記複数の電流制御素子の制御電極との間にそれぞれ接続され互いに異なる抵抗値を有する複数の抵抗素子とを備え、
前記複数の抵抗素子の各々は、接続されている電流制御素子の冷却特性に対応して定められた抵抗値を有し、
前記複数の電流制御素子は、対応する抵抗素子の有する抵抗値に応じた互いに異なるスイッチング速度で、順次オン/オフする、パワー制御回路。 A plurality of current control elements connected in parallel between the first and second nodes, each controlling a current flowing between the first and second nodes according to a signal applied to the control electrode;
A plurality of resistive elements connected between a common input node to which a control signal is applied and control electrodes of the plurality of current control elements, respectively, having different resistance values;
Each of the plurality of resistance elements has a resistance value determined in accordance with the cooling characteristics of the connected current control element ,
The power control circuit, wherein the plurality of current control elements are sequentially turned on / off at different switching speeds according to the resistance values of the corresponding resistance elements.
前記第1の電流制御素子に接続される前記複数の抵抗素子のうちの第1の抵抗素子は、前記第2の電流制御素子に接続される前記複数の抵抗素子のうちの第2の抵抗素子に比較して抵抗値が大きい、請求項1に記載のパワー制御回路。 The first current control element of the plurality of current control elements has better cooling characteristics than the second current control element of the plurality of current control elements,
The first resistance element of the plurality of resistance elements connected to the first current control element is a second resistance element of the plurality of resistance elements connected to the second current control element. greater resistance values compared to the power control circuit according to claim 1.
前記第2の電流制御素子は前記第1の電流制御素子よりも前記基板の中心部に近くに配置される、請求項2に記載のパワー制御回路。 Further comprising a substrate on which the plurality of current control elements and the plurality of resistance elements are mounted;
The power control circuit according to claim 2 , wherein the second current control element is disposed closer to a center portion of the substrate than the first current control element.
前記通路上に配置され、前記複数の電流制御素子および前記複数の抵抗素子が搭載される基板とをさらに備え、
前記第2の電流制御素子は前記第1の電流制御素子よりも前記冷却流体の流れの下流側に配置される、請求項2に記載のパワー制御回路。 A passage for flowing a cooling fluid for cooling;
A board disposed on the passage and on which the plurality of current control elements and the plurality of resistance elements are mounted;
The power control circuit according to claim 2 , wherein the second current control element is disposed downstream of the flow of the cooling fluid with respect to the first current control element.
前記インバータによって駆動されるモータとを備える、車両。 An inverter configured with the power control circuit according to any one of claims 1 to 4 ,
A vehicle comprising: a motor driven by the inverter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002883A JP4802499B2 (en) | 2005-01-07 | 2005-01-07 | Power control circuit and vehicle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002883A JP4802499B2 (en) | 2005-01-07 | 2005-01-07 | Power control circuit and vehicle |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006191774A JP2006191774A (en) | 2006-07-20 |
JP4802499B2 true JP4802499B2 (en) | 2011-10-26 |
Family
ID=36798327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005002883A Expired - Fee Related JP4802499B2 (en) | 2005-01-07 | 2005-01-07 | Power control circuit and vehicle |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4802499B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10122357B2 (en) | 2016-11-14 | 2018-11-06 | Ford Global Technologies, Llc | Sensorless temperature compensation for power switching devices |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5273027B2 (en) * | 2009-12-02 | 2013-08-28 | 株式会社デンソー | Power converter |
JP6044215B2 (en) | 2012-09-13 | 2016-12-14 | 富士電機株式会社 | Semiconductor device |
JP6040656B2 (en) | 2012-09-13 | 2016-12-07 | 富士電機株式会社 | Semiconductor device |
JP2014138474A (en) * | 2013-01-16 | 2014-07-28 | Toyota Industries Corp | Inverter device for vehicle |
KR101527049B1 (en) * | 2013-12-26 | 2015-06-16 | 건국대학교 산학협력단 | Current control circuit structure |
JP2015211581A (en) * | 2014-04-28 | 2015-11-24 | 三菱電機株式会社 | Full bridge dc/dc converter |
JP6238922B2 (en) * | 2015-02-16 | 2017-11-29 | 三菱電機株式会社 | Power semiconductor device |
JP6919292B2 (en) * | 2016-04-19 | 2021-08-18 | 株式会社デンソー | Switching element drive circuit |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5986260A (en) * | 1982-11-10 | 1984-05-18 | Hitachi Ltd | Gate turn-off thyristor |
JPH01143287U (en) * | 1988-03-25 | 1989-10-02 | ||
JPH03204223A (en) * | 1989-12-29 | 1991-09-05 | Nec Corp | Semiconductor device |
JPH0451084U (en) * | 1990-09-06 | 1992-04-30 | ||
JPH0518127U (en) * | 1991-08-07 | 1993-03-05 | 神鋼電機株式会社 | Drive circuit for semiconductor switching element |
JPH10229681A (en) * | 1997-02-18 | 1998-08-25 | Hitachi Ltd | Switching device for electric car |
JPH11239046A (en) * | 1998-02-23 | 1999-08-31 | Nec Corp | Transistor driving device and driving method therefor |
JP3983439B2 (en) * | 1999-12-07 | 2007-09-26 | 本田技研工業株式会社 | Electric vehicle control device |
JP3887741B2 (en) * | 2000-10-12 | 2007-02-28 | 富士通アクセス株式会社 | Power semiconductor device |
JP2002119044A (en) * | 2000-10-12 | 2002-04-19 | Fuji Electric Co Ltd | Gate driving circuit for power semiconductor device |
JP2002125362A (en) * | 2000-10-17 | 2002-04-26 | Meidensha Corp | Method for improving main circuit element life time in semiconductor power converting device |
JP2002198792A (en) * | 2000-12-25 | 2002-07-12 | Meidensha Corp | Semiconductor power converter |
JP2002199700A (en) * | 2000-12-25 | 2002-07-12 | Meidensha Corp | Semiconductor power conversion device |
JP4024531B2 (en) * | 2001-12-18 | 2007-12-19 | 株式会社三社電機製作所 | Thermistor built-in power semiconductor module |
JP3820167B2 (en) * | 2002-03-14 | 2006-09-13 | 三菱電機株式会社 | Semiconductor switching device |
JP2004015910A (en) * | 2002-06-06 | 2004-01-15 | Fuji Electric Holdings Co Ltd | Gate drive circuit |
JP2004088192A (en) * | 2002-08-23 | 2004-03-18 | Nissan Motor Co Ltd | Drive circuit for voltage driven device |
-
2005
- 2005-01-07 JP JP2005002883A patent/JP4802499B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10122357B2 (en) | 2016-11-14 | 2018-11-06 | Ford Global Technologies, Llc | Sensorless temperature compensation for power switching devices |
Also Published As
Publication number | Publication date |
---|---|
JP2006191774A (en) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4802499B2 (en) | Power control circuit and vehicle | |
CN105490510B (en) | Dynamic IGBT gate drive for vehicle traction inverter | |
US7957135B2 (en) | Semiconductor module | |
JP4661645B2 (en) | Power semiconductor module | |
JP3642012B2 (en) | Semiconductor device, power conversion device and automobile | |
US7616466B2 (en) | Three phase inverter with improved loss distribution | |
CN107681871B (en) | IGBT gate drive with active turn-off to reduce switching losses | |
US20180056795A1 (en) | Dual Gate Solid State Devices To Reduce Switching Loss | |
CN101946398B (en) | Motor load control device | |
WO2008096839A1 (en) | Structure for cooling semiconductor element | |
JP5837229B2 (en) | AC motor generator for vehicles | |
WO2016121632A1 (en) | Power conversion device | |
JP6135563B2 (en) | Voltage converter | |
US20140117899A1 (en) | Power conversion apparatus | |
WO2016021314A1 (en) | Inverter | |
CN111231692A (en) | Inverter system with enhanced common source inductance generated at gate driver | |
JP2008118784A (en) | Power conversion circuit | |
JP5353791B2 (en) | Power converter | |
JP2018120987A (en) | Capacitor test device | |
JP2017200262A (en) | Power conversion device | |
CN110445352B (en) | Method and device for reducing power consumption of frequency converter of integrated scroll compressor | |
JPH10229681A (en) | Switching device for electric car | |
JP6702852B2 (en) | Power control unit | |
JP2004357384A (en) | Switching element mounting structure to heat sink | |
WO2016103431A1 (en) | Semiconductor module and power conversion device having semiconductor module mounted therein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |