Nothing Special   »   [go: up one dir, main page]

JP4885765B2 - Inspection apparatus and inspection method - Google Patents

Inspection apparatus and inspection method Download PDF

Info

Publication number
JP4885765B2
JP4885765B2 JP2007050943A JP2007050943A JP4885765B2 JP 4885765 B2 JP4885765 B2 JP 4885765B2 JP 2007050943 A JP2007050943 A JP 2007050943A JP 2007050943 A JP2007050943 A JP 2007050943A JP 4885765 B2 JP4885765 B2 JP 4885765B2
Authority
JP
Japan
Prior art keywords
inspection
wiring
discharge
wiring pattern
inspection apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007050943A
Other languages
Japanese (ja)
Other versions
JP2008215899A (en
Inventor
憲 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2007050943A priority Critical patent/JP4885765B2/en
Publication of JP2008215899A publication Critical patent/JP2008215899A/en
Application granted granted Critical
Publication of JP4885765B2 publication Critical patent/JP4885765B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、一の特定部位(例えば、回路基板のバンプ)と他の特定部位(例えば回路基板の外部接続端子)とを接続する配線(例えば回路基板の配線パターン)を検査可能な検査装置および検査方法に関するものである。   The present invention relates to an inspection apparatus capable of inspecting a wiring (for example, a wiring pattern of a circuit board) that connects one specific part (for example, a bump of a circuit board) and another specific part (for example, an external connection terminal of the circuit board), and It relates to the inspection method.

この種の検査装置として、特許第2994259号公報に開示された検査装置(基板検査装置)が知られている。この検査装置は、個別に接触可能な間隔を有する電極端子群とこれら電極端子群に接続した狭ピッチの導電経路列とが併せて設けられた回路基板における導電経路の良否をテストする基板検査装置であって、電極端子群に各々接触して接続されるコンタクトブロープ群と、回路基板の面に対向する対向面を有し、放射波を妨害するためのシールドを設けられたセンサ電極と、センサ電極の対向面を導電経路列に対して非接触で近接させると共に、電極端子群の任意の第1の電極端子に対してプローブを接触させて交流成分を含む検査信号を供給すると共に、第1の電極端子以外の第2の電極端子に他のプローブを接触させて接地電位を供給する手段と、非接触センサ電極の対向面が検出した放射波の信号を評価することにより、この回路基板の不良の有無を判別する判別手段とを具備し、センサ電極の対向面は、導電経路列をその列方向で覆い得る長さを有し、シールドは、第1の電極端子側の導電経路から放射される放射波がセンサ電極の対向面に届くのを妨害するように配置されて構成されている。   As this type of inspection apparatus, an inspection apparatus (substrate inspection apparatus) disclosed in Japanese Patent No. 2994259 is known. This inspection apparatus is a circuit board inspection apparatus for testing the quality of a conductive path in a circuit board provided with an electrode terminal group having an interval that can be individually contacted and a narrow-pitch conductive path row connected to the electrode terminal group. A contact probe group connected in contact with each of the electrode terminal groups, a sensor electrode having a facing surface facing the surface of the circuit board and provided with a shield for interfering with the radiation wave, and a sensor The opposing surface of the electrode is brought close to the conductive path array in a non-contact manner, the probe is brought into contact with an arbitrary first electrode terminal of the electrode terminal group, and an inspection signal including an AC component is supplied. The circuit board by evaluating means for supplying a ground potential by bringing another probe into contact with the second electrode terminal other than the electrode terminal and a signal of the radiated wave detected by the opposing surface of the non-contact sensor electrode Discriminating means for discriminating whether or not there is a defect, the opposing surface of the sensor electrode has a length that can cover the conductive path row in the row direction, and the shield radiates from the conductive path on the first electrode terminal side. It arrange | positions and is comprised so that it may interrupt that the radiated wave to reach | attain the opposing surface of a sensor electrode.

この検査装置によれば、導体パターンの狭ピッチ側の検査対象電極(群)に対して非接触プロービングを構成し物理的接触を不要としているので、狭隘な導体パターンを有するフレキシブル基板等の断線等の基板検査において、コンタクトプローブによる従来的なブロービングの困難さを解消でき、より厳しい試験要件を満たすことができる。
特許第2994259号公報(第2,6頁、第1図)
According to this inspection apparatus, since non-contact probing is formed on the inspection target electrode (group) on the narrow pitch side of the conductor pattern and physical contact is unnecessary, disconnection of a flexible substrate having a narrow conductor pattern, etc. In the substrate inspection, it is possible to eliminate the difficulty of conventional blowing by the contact probe, and to satisfy more stringent test requirements.
Japanese Patent No. 2994259 (pages 2, 6 and 1)

ところが、上記の検査装置には、以下の問題点がある。すなわち、この検査装置では、導電経路列に対して非接触で近接させるセンサ電極(非接触センサ電極)の配置が少しでも変化すると、検査対象の導電経路列とセンサ電極との間に形成される結合容量の容量値が変化して、この容量値の変化に起因してセンサ電極によって検出される信号のレベルも変化する。このため、この検査装置には、検査が不安定になり、正確な検査を行うことが困難であるという問題点がある。   However, the above inspection apparatus has the following problems. That is, in this inspection apparatus, when the arrangement of sensor electrodes (non-contact sensor electrodes) that are brought close to each other in a non-contact manner with respect to the conductive path row is changed, it is formed between the conductive path row to be inspected and the sensor electrode. The capacitance value of the coupling capacitance changes, and the level of the signal detected by the sensor electrode also changes due to the change in the capacitance value. For this reason, this inspection apparatus has a problem that the inspection becomes unstable and it is difficult to perform an accurate inspection.

また、この検査装置では、検査対象となっていない導電経路列(第2の電極端子に接続されているもの)については接地電位を供給することにより、検査対象の導電経路列(第1の電極端子に接続されているもの)に対する影響を軽減している。しかしながら、検査対象となっていない導電経路列に接地電位を個別に供給する構成自体が複雑であると共に、検査対象となっていない導電経路列に接地電位を供給したとしても、センサ電極は検査対象となっていない導電経路列とも容量結合しているため、第1の電極端子に供給される検査信号は、検査対象となっていない導電経路列にも結合容量を介して流れることとなる。このため、この検査装置には、検査対象となっていない導電経路列の影響を完全には解消できない結果、正確な検査が困難であるという問題点も存在している。   Further, in this inspection apparatus, a conductive path row (first electrode) to be inspected is supplied by supplying a ground potential to a conductive path row (connected to the second electrode terminal) that is not an inspection target. That are connected to the terminal). However, the configuration itself for supplying the ground potential individually to the conductive path row not to be inspected is complicated, and the sensor electrode is to be inspected even if the ground potential is supplied to the conductive path row not to be inspected. As a result, the inspection signal supplied to the first electrode terminal also flows through the coupling capacitance through the conductive path row not to be inspected. For this reason, this inspection apparatus also has a problem that accurate inspection is difficult as a result of not being able to completely eliminate the influence of the conductive path row that is not the inspection target.

本発明は、かかる課題に鑑みてなされたものであり、回路基板に形成された配線パターンなどの配線を正確に検査し得る検査装置および検査方法を提供することを主目的とする。   The present invention has been made in view of such a problem, and a main object of the present invention is to provide an inspection apparatus and an inspection method capable of accurately inspecting wiring such as a wiring pattern formed on a circuit board.

上記目的を達成すべく請求項1記載の検査装置は、一の特定部位と他の特定部位とを接続する配線を検査可能な検査装置であって、前記一の特定部位を帯電させる帯電装置と、前記他の特定部位に接続されると共に前記一の特定部位に帯電している電荷を前記配線を経由して放電させる放電ギャップと、前記放電によって前記配線に流れる電流を測定すると共に当該測定した電流に基づいて前記配線を検査する処理部とを備えている。   In order to achieve the above object, an inspection apparatus according to claim 1 is an inspection apparatus capable of inspecting a wiring connecting one specific part and another specific part, and charging device for charging the one specific part; A discharge gap that is connected to the other specific part and discharges the electric charge charged in the one specific part via the wiring, and a current flowing through the wiring by the discharge is measured and measured. And a processing unit for inspecting the wiring based on the current.

請求項2記載の検査装置は、請求項1記載の検査装置において、前記処理部は、前記測定した電流のピーク値に基づいて前記配線を検査する。   According to a second aspect of the present invention, in the inspection apparatus according to the first aspect, the processing section inspects the wiring based on the measured peak value of the current.

請求項3記載の検査装置は、請求項1記載の検査装置において、前記処理部は、前記測定した電流の波形に基づいて前記配線を検査する。   According to a third aspect of the present invention, in the inspection apparatus according to the first aspect, the processing unit inspects the wiring based on the measured current waveform.

請求項4記載の検査方法は、一の特定部位と他の特定部位とを接続する配線を検査する検査方法であって、帯電装置を用いて前記一の特定部位を帯電させ、前記一の特定部位に帯電している電荷を前記配線および放電ギャップを経由して放電させ、前記放電によって前記配線に流れる電流を測定し、前記測定した電流に基づいて前記配線を検査する。   The inspection method according to claim 4 is an inspection method for inspecting a wiring connecting one specific part and another specific part, wherein the one specific part is charged by using a charging device and the one specific part is charged. The electric charge charged in the part is discharged through the wiring and the discharge gap, the current flowing through the wiring by the discharge is measured, and the wiring is inspected based on the measured current.

請求項1記載の検査装置および請求項4記載の検査方法によれば、帯電装置を用いることにより、例えばプローブなどを用いて個別に所定の電位を付与できないようなファインピッチで並設された回路基板の複数のバンプなどのような一の特定部位を確実に帯電させて同一の電位を付与することができる。また、すべての一の特定部位に同一の電位を付与できる結果、検査対象以外の一の特定部位に接続されている配線パターンなどの配線および外部接続端子等の他の特定部位の電位も同時に同じ電位を付与することができる。したがって、この検査装置および検査方法によれば、従来の検査装置とは異なり、検査対象とする配線以外の配線に対して接地電位等を供給する特別の機構を不要とすることができるため、装置構成を簡略化することができる。また、この検査装置および検査方法によれば、電位の付与(供給)に際して容量結合を利用しない構成のため、結合容量の容量値変化に起因して検査が不安定になるという事態を確実に回避することができるため、正確な検査を実施することができる。   According to the inspection apparatus according to claim 1 and the inspection method according to claim 4, by using the charging device, for example, circuits arranged in parallel at a fine pitch such that a predetermined potential cannot be individually applied using a probe or the like. One specific portion such as a plurality of bumps on the substrate can be reliably charged and the same potential can be applied. In addition, as a result of being able to apply the same potential to all one specific part, the potentials of other specific parts such as wiring patterns and external connection terminals connected to one specific part other than the inspection target are also the same at the same time An electric potential can be applied. Therefore, according to this inspection apparatus and inspection method, unlike a conventional inspection apparatus, a special mechanism for supplying a ground potential or the like to wiring other than the wiring to be inspected can be made unnecessary. The configuration can be simplified. In addition, according to the inspection apparatus and the inspection method, since the capacitive coupling is not used when applying (supplying) the potential, the situation where the inspection becomes unstable due to the change in the capacitance value of the coupling capacitance is surely avoided. Therefore, an accurate inspection can be performed.

また、この検査装置および検査方法によれば、放電ギャップを使用することにより、断線の発生していない配線に関しては、一定の条件下で、すなわち放電ギャップの製品仕様で一義的に決定された放電電圧を印加した条件下で、常に放電による電流(放電電流)を発生させることができるため、一定の条件下で発生する放電電流に基づいて、配線の検査をより正確に実施することができる。   Further, according to the inspection apparatus and the inspection method, by using the discharge gap, with respect to the wiring that is not broken, the discharge is uniquely determined under a certain condition, that is, the product specification of the discharge gap. Since a current due to discharge (discharge current) can always be generated under a condition where a voltage is applied, wiring inspection can be performed more accurately based on the discharge current generated under a certain condition.

また、請求項2記載の検査装置によれば、測定した電流のピーク値に基づいて配線を検査することにより、検査対象の配線が正常であるか否かを簡易に判別することができる。   According to the inspection apparatus of the second aspect, it is possible to easily determine whether or not the wiring to be inspected is normal by inspecting the wiring based on the measured peak value of the current.

また、請求項3記載の検査装置によれば、測定した電流の波形に基づいて配線を検査することにより、例えば放電電流の本来のピーク値(放電開始直後に発生するピーク値)が基準値に達しないもののノイズの重畳に起因してそのピーク値が基準値を超える配線についても、正常であると誤判定することなく、その異常を検出できるため、配線の検査を一層正確に実施することができる。   According to the inspection apparatus of claim 3, by inspecting the wiring based on the measured current waveform, for example, the original peak value of the discharge current (the peak value generated immediately after the start of discharge) becomes the reference value. Even if wiring does not reach the peak due to noise superposition, the wiring can be detected more accurately without misjudging that the peak value exceeds the reference value. it can.

以下、添付図面を参照して、本発明に係る検査装置および検査方法の最良の形態について説明する。なお、検査装置の検査対象体として、図1に示すように、複数のバンプ1(本発明における一の特定部位)が一方の面4aに形成されると共に、これらの複数のバンプ1に対応する外部接続端子2(本発明における他の特定部位)が他方の面4bに形成され、かつ各バンプ1と各外部接続端子2とを相互に一対一で接続する配線パターン(配線の一例)3が内部(および表面)に形成された基板本体4を備え、基板本体4の一方の面4aにベアチップIC(図示せず)をフリップチップ実装可能な回路基板5を例に挙げて説明する。なお、近年のベアチップICは、集積度が飛躍的に向上したことに起因して、極めて多くの端子が面積の狭い領域内に形成されて構成されている。このため、これに対応して回路基板5のバンプ1もベアチップICの端子と同じファインなピッチ(例えば0.2mm以下のピッチ)で狭い領域内に並設されている。   The best mode of an inspection apparatus and an inspection method according to the present invention will be described below with reference to the accompanying drawings. As shown in FIG. 1, a plurality of bumps 1 (one specific portion in the present invention) are formed on one surface 4 a as an inspection object of the inspection apparatus, and correspond to the plurality of bumps 1. An external connection terminal 2 (another specific part in the present invention) is formed on the other surface 4b, and a wiring pattern (an example of wiring) 3 that connects each bump 1 and each external connection terminal 2 one-to-one is provided. A description will be given by taking as an example a circuit board 5 that includes a substrate body 4 formed inside (and on the surface) and can be mounted on a surface 4a of the substrate body 4 with a bare chip IC (not shown) by flip chip mounting. In recent years, bare chip ICs are constructed by forming an extremely large number of terminals in a region having a small area due to a drastic improvement in the degree of integration. For this reason, the bumps 1 of the circuit board 5 are also arranged side by side in a narrow area at the same fine pitch as that of the terminals of the bare chip IC (for example, a pitch of 0.2 mm or less).

検査装置11は、図1に示すように、帯電装置12、除電装置13、検出プローブ14、スキャナ部15、放電ギャップ16、電流検出部17、記憶部18、処理部19および表示部20を備え、本発明に係る検査方法を実施して回路基板5の各配線パターン3の接続状態を検査可能に構成されている。   As shown in FIG. 1, the inspection device 11 includes a charging device 12, a static elimination device 13, a detection probe 14, a scanner unit 15, a discharge gap 16, a current detection unit 17, a storage unit 18, a processing unit 19, and a display unit 20. The inspection method according to the present invention is implemented so that the connection state of each wiring pattern 3 on the circuit board 5 can be inspected.

帯電装置12は、制御信号S1を入力しているときに作動して、+イオン(プラスイオン)および−イオン(マイナスイオン)(特に区別しないときには、「イオン」ともいう)の少なくとも一方(本例では、+イオンのみ)を発生させると共に、発生させたイオンを含む空気(気体の一例)Pをダクト12aを介して回路基板5に向けて送出する。この構成により、帯電装置12は、後述するように、回路基板5のすべてのバンプ1をプラス電位に帯電させて、それらの電位(直流電位)Vtを揃えたまま、時間と共に上昇させることができる。物体を一方の極性に帯電させる装置としては、例えば、シムコ社のチャージマスタ(電源CH−20等、電極ピンナーリニア等)などがあり、これらの装置は、例えば、フィルム同士を互いに異なる極性に帯電させることによって貼り合わせる目的で使用される。   The charging device 12 operates when the control signal S1 is input, and is at least one of positive ions (positive ions) and negative ions (also referred to as “ions” unless otherwise distinguished) (this example). Then, only + ions) are generated, and air (an example of a gas) P including the generated ions is sent toward the circuit board 5 through the duct 12a. With this configuration, as will be described later, the charging device 12 can charge all the bumps 1 of the circuit board 5 to a positive potential and raise them with time while keeping their potentials (DC potentials) Vt uniform. . As an apparatus for charging an object to one polarity, for example, there is a charge master (such as a power supply CH-20, an electrode pinner linear, etc.) manufactured by Simco Corporation. These apparatuses, for example, charge films to different polarities. It is used for the purpose of sticking together.

なお、帯電装置12として、イオナイザー(除電装置とも言われている)を採用することもできる。一般的に、イオナイザーとは、+イオンおよび−イオンを発生させて、帯電した物体を逆極性のイオンで中和することにより、静電気を除去する装置や、+イオンおよび−イオンの一方のみを発生させて物体を+または−の一方の極性に帯電させる装置である。イオナイザーには、放電針に高電圧を印加しイオンを作り出すコロナ放電式イオナイザーと、軟X線でイオンを作り出す軟X線式イオナイザーなどがあり、いずれの方式のイオナイザーも採用することができる。   In addition, as the charging device 12, an ionizer (also referred to as a static elimination device) can be employed. In general, an ionizer generates + ions and-ions, neutralizes charged objects with ions of opposite polarity, and generates only one of + ions and-ions. This is a device for charging the object to one of the positive and negative polarities. The ionizer includes a corona discharge type ionizer that generates ions by applying a high voltage to the discharge needle, a soft X-ray type ionizer that generates ions by soft X-rays, and any type of ionizer can be employed.

除電装置13は、一例としてイオナイザーで構成されて、制御信号S2を入力しているときに作動して、回路基板5の各バンプ1に帯電している電荷を中和させる。検出プローブ14は、回路基板5の外部接続端子2と同数設けられて、検査位置に回路基板5が配設されたときには、回路基板5における対応する外部接続端子2と接続(接触)可能に構成されている。回路基板5の各外部接続端子2はバンプ1と比較して十分に広いピッチで形成されているため、各検出プローブ14は、対応する外部接続端子2と同時に接続可能となっている。   The static eliminator 13 is configured by an ionizer as an example, and operates when the control signal S2 is input to neutralize the electric charges charged on the bumps 1 of the circuit board 5. The detection probes 14 are provided in the same number as the external connection terminals 2 of the circuit board 5 and can be connected (contacted) with the corresponding external connection terminals 2 on the circuit board 5 when the circuit board 5 is disposed at the inspection position. Has been. Since each external connection terminal 2 of the circuit board 5 is formed with a sufficiently wide pitch as compared with the bump 1, each detection probe 14 can be connected simultaneously with the corresponding external connection terminal 2.

スキャナ部15は、図1に示すように、複数(検出プローブ14と同数)のスイッチ15aを備えている。この場合、各スイッチ15aは、一方の接点が、対応する検出プローブ14と一対一で接続され、かつ他方の接点が共通接続されると共に放電ギャップ16に接続されている。また、スキャナ部15は、入力する制御信号S3で特定される1つの検出プローブ14を放電ギャップ16に接続させるように、各スイッチ15aをオン状態またはオフ状態に移行させる。   As shown in FIG. 1, the scanner unit 15 includes a plurality of switches (the same number as the detection probes 14) 15a. In this case, each switch 15 a has one contact point connected to the corresponding detection probe 14 on a one-to-one basis, and the other contact point connected in common and connected to the discharge gap 16. In addition, the scanner unit 15 shifts each switch 15a to an on state or an off state so that one detection probe 14 specified by the input control signal S3 is connected to the discharge gap 16.

放電ギャップ16は、一対の金属電極を備え、両金属電極間に印加されている電圧が所定の放電電圧Vdiに達したときに放電動作を開始する。また、放電ギャップ16は、一対の金属電極のうちの一方がスキャナ部15の各スイッチ15aに接続され、一対の金属電極のうちの他方が電流検出部17に接続されて、電流検出部17とスキャナ部15との間に配設されている。なお、放電ギャップ16として、例えば岡谷電機製の「RSG−401−BJ2」のようなサージ対策部品を使用することもできる。電流検出部17は、本例では一例としてシャント抵抗(抵抗値:R1(既知))で構成されて(以下、「シャント抵抗17」ともいう)、放電ギャップ16の他方の金属電極とグランドとの間に接続されている。シャント抵抗17は、電流検出用の抵抗であるため、一般的に抵抗値R1は例えば1[Ω]以下の小さな値に規定されている。   The discharge gap 16 includes a pair of metal electrodes, and starts a discharge operation when the voltage applied between the metal electrodes reaches a predetermined discharge voltage Vdi. The discharge gap 16 has one of a pair of metal electrodes connected to each switch 15 a of the scanner unit 15 and the other of the pair of metal electrodes connected to a current detection unit 17. It is arranged between the scanner unit 15. As the discharge gap 16, a surge countermeasure component such as “RSG-401-BJ2” manufactured by Okaya Electric Co., Ltd. can be used. In this example, the current detection unit 17 is configured by a shunt resistor (resistance value: R1 (known)) as an example (hereinafter, also referred to as “shunt resistor 17”), and the other metal electrode of the discharge gap 16 and the ground. Connected between. Since the shunt resistor 17 is a current detection resistor, the resistance value R1 is generally defined to be a small value of 1 [Ω] or less, for example.

記憶部18は、RAMやROMなどで構成されて、処理部19による検査処理の際に使用される放電電流I1についての基準値Ir1,Ir2(Ir1>Ir2)が予め記憶されている。この場合、基準値Ir1は、放電ギャップ16の放電時において、放電ギャップ16に正常な配線パターン3が接続されていたときに流れる放電電流I1のピーク値Ipよりも若干小さな値に設定されている。一方、基準値Ir2は、放電電流I1の発生を検出し得るように基準値Ir1よりも十分に小さな値に設定されている。また、記憶部18には、処理部19により、放電電流I1の波形データDiなどが記憶される。   The storage unit 18 is configured by a RAM, a ROM, or the like, and stores reference values Ir1 and Ir2 (Ir1> Ir2) for the discharge current I1 used in the inspection process by the processing unit 19 in advance. In this case, the reference value Ir1 is set to a value slightly smaller than the peak value Ip of the discharge current I1 that flows when the normal wiring pattern 3 is connected to the discharge gap 16 when the discharge gap 16 is discharged. . On the other hand, the reference value Ir2 is set to a value sufficiently smaller than the reference value Ir1 so that the generation of the discharge current I1 can be detected. Further, waveform data Di of the discharge current I1 and the like are stored in the storage unit 18 by the processing unit 19.

処理部19は、A/D変換器およびCPUなど(いずれも図示せず)を用いて構成されている。また、処理部19は、回路基板5に形成されている各配線パターン3の良否を検査する基板検査処理を実行する。また、処理部19は、制御信号S1を帯電装置12に出力し、制御信号S2を除電装置13に出力し、制御信号S3をスキャナ部15に出力することにより、帯電装置12、除電装置13およびスキャナ部15の動作を制御する。また、処理部19は、検査処理の結果を表示部20に表示させる。表示部20は、一例としてモニタ装置で構成されている。   The processing unit 19 is configured using an A / D converter, a CPU, and the like (both not shown). Further, the processing unit 19 executes a board inspection process for inspecting the quality of each wiring pattern 3 formed on the circuit board 5. In addition, the processing unit 19 outputs the control signal S1 to the charging device 12, outputs the control signal S2 to the neutralization device 13, and outputs the control signal S3 to the scanner unit 15, so that the charging device 12, the neutralization device 13 and The operation of the scanner unit 15 is controlled. In addition, the processing unit 19 causes the display unit 20 to display the inspection processing result. The display unit 20 is configured by a monitor device as an example.

次に、検査装置11の動作および検査方法について図2,3を参照して説明する。なお、本例では、発明の理解を容易にするため、例えば検出プローブ14と外部接続端子2との間の接触抵抗、検出プローブ14の抵抗、オン状態におけるスイッチ15aの抵抗などの各抵抗成分の抵抗値をゼロ[Ω]として説明する。   Next, the operation of the inspection apparatus 11 and the inspection method will be described with reference to FIGS. In this example, in order to facilitate understanding of the invention, each resistance component such as a contact resistance between the detection probe 14 and the external connection terminal 2, a resistance of the detection probe 14, and a resistance of the switch 15 a in the ON state is used. The description will be made assuming that the resistance value is zero [Ω].

検査装置11における測定位置(検査位置)に回路基板5が載置され、かつ各検出プローブ14が対応する外部接続端子2に接続された状態において、処理部19は、まず、制御信号S2を除電装置13に出力して、回路基板5に帯電している電荷を除電する(ステップ51)。次いで、処理部19は、制御信号S3をスキャナ部15に出力して1つのスイッチ15aをオン状態に、残りのスイッチ15aをオフ状態に移行させることにより、検査対象とする1つの配線パターン3を選択する(ステップ52)。これにより、検査対象の配線パターン3は、その配線パターン3に接続された対応する外部接続端子2、外部接続端子2に接続された検出プローブ14、およびオン状態に移行した1つのスイッチ15aを介して、放電ギャップ16に接続される。   In a state where the circuit board 5 is placed at the measurement position (inspection position) in the inspection apparatus 11 and each detection probe 14 is connected to the corresponding external connection terminal 2, the processing unit 19 first removes the control signal S2 from the static electricity The charge output to the device 13 and charged on the circuit board 5 is removed (step 51). Next, the processing unit 19 outputs a control signal S3 to the scanner unit 15 to turn on one switch 15a and shift the remaining switch 15a to an off state, thereby setting one wiring pattern 3 to be inspected. Select (step 52). As a result, the wiring pattern 3 to be inspected passes through the corresponding external connection terminal 2 connected to the wiring pattern 3, the detection probe 14 connected to the external connection terminal 2, and one switch 15 a that has been turned on. And connected to the discharge gap 16.

続いて、処理部19が、制御信号S1を帯電装置12に出力して、一定の量の+イオンを含む空気Pの送出を帯電装置12に対して開始させることにより、回路基板5の各バンプ1を帯電させる(ステップ53)。この場合、送出された空気Pは、ダクト12aを介して回路基板5のすべてのバンプ1にほぼ均一に当てられる(吹き付けられる)。この状態では、空気Pに含まれている+イオンの量に応じて各バンプ1の表面が帯電して、各バンプ1の表面の電位Vt(グランドを基準とした電位)は、帯電開始からの経過時間に伴い、等電位の状態に維持されつつ次第に上昇する。また、処理部19は、帯電装置12の帯電動作の開始に合わせて、帯電動作開始からの経過時間tの計測を開始する(ステップ53)。   Subsequently, the processing unit 19 outputs a control signal S1 to the charging device 12 and starts sending the air P containing a certain amount of + ions to the charging device 12, whereby each bump of the circuit board 5 is started. 1 is charged (step 53). In this case, the delivered air P is almost uniformly applied (sprayed) to all the bumps 1 of the circuit board 5 through the duct 12a. In this state, the surface of each bump 1 is charged according to the amount of + ions contained in the air P, and the potential Vt (potential with respect to the ground) of each bump 1 is from the start of charging. As time elapses, it gradually rises while being maintained in an equipotential state. Further, the processing unit 19 starts measuring the elapsed time t from the start of the charging operation in accordance with the start of the charging operation of the charging device 12 (step 53).

次いで、処理部19は、放電ギャップ16が放電を開始したか否かの検出を繰り返し実行する(ステップ54)。具体的には、処理部19は、シャント抵抗17に発生する電圧Viの測定と、測定した電圧Viをシャント抵抗17の抵抗値R1で除算することによって放電電流I1に換算する処理と、換算された放電電流I1と基準値Ir2との比較とを繰り返し実施して、放電電流I1が発生したか否かを検出することにより、放電ギャップ16が放電を開始したか否かを検出する。また、処理部19は、ステップ54を実行しつつ、帯電動作開始からの経過時間tが所定時間T1に達したか否かの検出も併せて実行する(ステップ55)。   Next, the processing unit 19 repeatedly executes detection of whether or not the discharge gap 16 has started discharging (step 54). Specifically, the processing unit 19 converts the measurement of the voltage Vi generated in the shunt resistor 17 and the process of converting the measured voltage Vi into the discharge current I1 by dividing the measured voltage Vi by the resistance value R1 of the shunt resistor 17. The comparison between the discharge current I1 and the reference value Ir2 is repeatedly performed to detect whether or not the discharge current I1 is generated, thereby detecting whether or not the discharge gap 16 has started discharging. Further, the processing unit 19 also executes step 54 and also detects whether or not the elapsed time t from the start of the charging operation has reached the predetermined time T1 (step 55).

検査対象の配線パターン3に断線が発生していないときには、バンプ1の電位Vtの上昇に伴い、放電ギャップ16の両金属電極間電圧も上昇して、所定時間T1の経過前に放電電圧Vdiに達し、放電ギャップ16は放電を開始する。これにより、検査対象となっている配線パターン3に接続されているバンプ1に帯電した電荷が、配線パターン3、外部接続端子2、検出プローブ14、スイッチ15a、放電ギャップ16およびシャント抵抗17の直列経路を介してグランドに移動することにより、図1に示すように、放電電流I1がこの直列経路を流れる。また、この放電電流I1は、図2に示すように、基準値Ir2を超えて急激に立ち上がってピークに達し、その後、バンプ1とグランドとの間に形成されている浮遊容量の容量値と、配線パターン3の抵抗値およびシャント抵抗17の抵抗値R1の直列合成抵抗値とで規定される時定数で徐々に減少してゼロになる。   When no disconnection occurs in the wiring pattern 3 to be inspected, the voltage between the two metal electrodes of the discharge gap 16 also increases with the increase in the potential Vt of the bump 1, and reaches the discharge voltage Vdi before the lapse of the predetermined time T1. The discharge gap 16 starts to discharge. As a result, the electric charges charged on the bumps 1 connected to the wiring pattern 3 to be inspected are connected in series to the wiring pattern 3, the external connection terminal 2, the detection probe 14, the switch 15 a, the discharge gap 16, and the shunt resistor 17. By moving to the ground via the path, the discharge current I1 flows through this series path as shown in FIG. Further, as shown in FIG. 2, the discharge current I1 suddenly rises beyond the reference value Ir2 and reaches a peak, and then the capacitance value of the stray capacitance formed between the bump 1 and the ground, It gradually decreases to zero with a time constant defined by the resistance value of the wiring pattern 3 and the series combined resistance value of the resistance value R1 of the shunt resistor 17.

したがって、放電電流I1は常に基準値Ir2を超えて上昇するため、処理部19は、ステップ54において、放電ギャップ16の放電開始を検出して、電流測定処理を開始する(ステップ56)。この電流測定処理では、処理部19は、シャント抵抗17に発生する電圧Viの測定と、測定した電圧Viをシャント抵抗17の抵抗値R1で除算することによって放電電流I1に換算する処理と、換算して得られた放電電流I1の電流値を記憶部18に記憶する処理とを、放電電流I1の電流値がゼロになるまで繰り返し実施して、放電電流I1の1波形分についての波形データDiを記憶部18に記憶する。   Therefore, since the discharge current I1 always rises exceeding the reference value Ir2, the processing unit 19 detects the discharge start of the discharge gap 16 in step 54 and starts the current measurement process (step 56). In this current measurement process, the processing unit 19 performs measurement of the voltage Vi generated in the shunt resistor 17, conversion of the measured voltage Vi by the resistance value R1 of the shunt resistor 17, and conversion to the discharge current I1. The process of storing the current value of the discharge current I1 obtained in this manner in the storage unit 18 is repeatedly performed until the current value of the discharge current I1 becomes zero, and the waveform data Di for one waveform of the discharge current I1. Is stored in the storage unit 18.

この電流測定処理の完了後、処理部19は、第1判別処理を実行する(ステップ57)。この第1判別処理では、処理部19は、記憶部18に記憶されている放電電流I1の1波形分についての波形データDiのピーク値Ipと、記憶部18に記憶されている基準値Ir1とを比較することにより、検査対象の配線パターン3が正常であるか否かを判別する。この場合、配線パターン3が正常のときには、その抵抗値がゼロに近い値となり、これによって配線パターン3を含む直列経路の抵抗値は、シャント抵抗17の抵抗値R1とほぼ一致する。したがって、波形データDiのピーク値Ipは、図2において実線で示すように、基準値Ir1以上の値となる。一方、配線パターン3がある部分で断線しかかっているときには、この部分において配線パターン3のパターン幅が狭くなることに起因して、配線パターン3全体の抵抗値が正常状態よりも増加している。このため、配線パターン3を含む直列経路の抵抗値は、シャント抵抗17の抵抗値R1に配線パターン3の抵抗値を加えた抵抗値となって、正常状態よりも大きくなる。したがって、波形データDiのピーク値Ipは、図2において一点鎖線で示すように、基準値Ir1を下回る値となり、またゼロになる時間が正常状態のときと比較して長くなる。   After the completion of the current measurement process, the processing unit 19 executes a first determination process (step 57). In the first determination process, the processing unit 19 includes the peak value Ip of the waveform data Di for one waveform of the discharge current I1 stored in the storage unit 18, and the reference value Ir1 stored in the storage unit 18. Is compared to determine whether or not the wiring pattern 3 to be inspected is normal. In this case, when the wiring pattern 3 is normal, its resistance value becomes a value close to zero, so that the resistance value of the series path including the wiring pattern 3 substantially matches the resistance value R 1 of the shunt resistor 17. Accordingly, the peak value Ip of the waveform data Di is a value equal to or greater than the reference value Ir1, as indicated by a solid line in FIG. On the other hand, when the wiring pattern 3 is about to be disconnected at a certain portion, the resistance value of the entire wiring pattern 3 is increased from the normal state due to the narrowing of the pattern width of the wiring pattern 3 at this portion. For this reason, the resistance value of the series path including the wiring pattern 3 is a resistance value obtained by adding the resistance value of the wiring pattern 3 to the resistance value R1 of the shunt resistor 17 and is larger than the normal state. Accordingly, the peak value Ip of the waveform data Di becomes a value lower than the reference value Ir1 as shown by a one-dot chain line in FIG. 2, and the time when it becomes zero is longer than that in the normal state.

したがって、処理部19は、波形データDiのピーク値Ipと基準値Ir1とを比較して、波形データDiのピーク値Ipが基準値Ir1以上のときには、配線パターン3が正常であると判別し、波形データDiのピーク値Ipが基準値Ir1未満のときには、配線パターン3が断線しかかっているいると判別して、この判別結果を配線パターン3に対応させて記憶部18に記憶させる。これにより、第1判別処理が完了する。   Therefore, the processing unit 19 compares the peak value Ip of the waveform data Di with the reference value Ir1, and determines that the wiring pattern 3 is normal when the peak value Ip of the waveform data Di is greater than or equal to the reference value Ir1. When the peak value Ip of the waveform data Di is less than the reference value Ir1, it is determined that the wiring pattern 3 is about to be disconnected, and this determination result is stored in the storage unit 18 in association with the wiring pattern 3. Thereby, the first determination process is completed.

一方、検査対象の配線パターン3が完全に断線している状態では、この配線パターン3に接続されているバンプ1の電位Vtが上昇したとしても、放電ギャップ16の両金属電極間電圧はゼロの状態に維持される。このため、上記のステップ54,55を実行しているときに、放電ギャップ16の放電開始前に、帯電動作開始からの経過時間tが所定時間T1に達する。この場合、処理部19は、第2判別処理を実行する(ステップ58)。この第2判別処理では、処理部19は、経過時間tが所定時間T1に達した時点で、配線パターン3に断線が発生していると判別して、この判別結果を配線パターン3に対応させて記憶部18に記憶させる。これにより、第2判別処理が完了する。   On the other hand, in a state where the wiring pattern 3 to be inspected is completely disconnected, even if the potential Vt of the bump 1 connected to the wiring pattern 3 rises, the voltage between both metal electrodes of the discharge gap 16 is zero. Maintained in a state. For this reason, when the above steps 54 and 55 are executed, the elapsed time t from the start of the charging operation reaches the predetermined time T1 before the discharge of the discharge gap 16 is started. In this case, the processing unit 19 executes a second determination process (step 58). In the second determination process, the processing unit 19 determines that a disconnection has occurred in the wiring pattern 3 when the elapsed time t reaches the predetermined time T1, and associates the determination result with the wiring pattern 3. To be stored in the storage unit 18. Thereby, the second determination process is completed.

処理部19は、上記の第1判別処理および第2判別処理の完了後、すべての配線パターン3が検査対象として選択されたか否かを判別して、すべての配線パターン3が検査対象となるまで上記ステップ51〜ステップ59を繰り返すことにより、すべての配線パターン3に対して検査を実行する。   The processing unit 19 determines whether or not all the wiring patterns 3 have been selected as inspection targets after the completion of the first determination process and the second determination process, and until all the wiring patterns 3 become inspection targets. By repeating the above steps 51 to 59, the inspection is executed for all the wiring patterns 3.

最後に、処理部19は、記憶部18から各配線パターン3についての検査結果を読み出して表示部20に表示させる(ステップ60)。これにより、回路基板5についての基板検査処理が完了する。   Finally, the processing unit 19 reads out the inspection result for each wiring pattern 3 from the storage unit 18 and displays it on the display unit 20 (step 60). Thereby, the board inspection processing for the circuit board 5 is completed.

このように、この検査装置11および検査方法では、帯電装置12を用いることにより、例えばプローブなどを用いて個別に所定の電位を付与できないようなファインピッチで並設された回路基板5の複数のバンプ1を確実に帯電させて同一の電位Vtを付与することができる。また、すべてのバンプ1に同一の電位Vtを付与できる結果、検査対象以外のバンプ1に接続されている配線パターン3および外部接続端子2等の電位も同時に同じ電位Vtを付与することができる。したがって、この検査装置11によれば、従来の検査装置とは異なり、検査対象以外の配線パターン3に対して接地電位等を供給する特別の機構を不要とすることができるため、装置構成を簡略化することができる。また、この検査装置11および検査方法によれば、電位Vtの付与(供給)に際して容量結合を利用しない構成のため、結合容量の容量値変化に起因して検査が不安定になるという事態を確実に回避することができるため、正確な検査を実施することができる。   As described above, in the inspection device 11 and the inspection method, by using the charging device 12, a plurality of circuit boards 5 arranged in parallel at a fine pitch that cannot be individually applied with a predetermined potential using, for example, a probe or the like. The bump 1 can be reliably charged and the same potential Vt can be applied. Further, since the same potential Vt can be applied to all the bumps 1, the same potential Vt can also be applied to the potentials of the wiring pattern 3 and the external connection terminals 2 connected to the bumps 1 other than the inspection target at the same time. Therefore, according to this inspection apparatus 11, unlike the conventional inspection apparatus, a special mechanism for supplying the ground potential or the like to the wiring pattern 3 other than the inspection object can be eliminated, and the apparatus configuration is simplified. Can be In addition, according to the inspection apparatus 11 and the inspection method, since the capacitive coupling is not used when applying (supplying) the potential Vt, it is possible to ensure that the inspection becomes unstable due to the change in the capacitance value of the coupling capacitance. Therefore, an accurate inspection can be performed.

また、この検査装置11によれば、放電ギャップ16を使用することにより、断線の発生していない配線パターン3に関しては、一定の条件下で、すなわち放電ギャップ16の製品仕様で一義的に決定された放電電圧Vdiを印加した条件下で、常に放電電流I1を発生させることができるため、一定の条件下で発生する放電電流I1に基づいて、配線パターン3の検査をより正確に実施することができる。また、この検査装置11によれば、測定した放電電流I1のピーク値Ipと予め設定された基準値Ir1とを比較して配線パターン3の検査を実施することにより、検査対象の配線パターン3が正常であるか否かを簡易に判別することができる。   Further, according to this inspection apparatus 11, by using the discharge gap 16, the wiring pattern 3 in which no disconnection has occurred is uniquely determined under certain conditions, that is, the product specifications of the discharge gap 16. Since the discharge current I1 can always be generated under the condition where the discharge voltage Vdi is applied, the wiring pattern 3 can be more accurately inspected based on the discharge current I1 generated under a certain condition. it can. In addition, according to the inspection apparatus 11, the wiring pattern 3 to be inspected is obtained by comparing the measured peak value Ip of the discharge current I1 with the reference value Ir1 set in advance to inspect the wiring pattern 3. Whether it is normal or not can be easily determined.

なお、本発明は、上記した発明の実施の形態に限定されず、適宜変更が可能である。例えば、上述した実施の形態では、放電電流I1のピーク値Ipと基準値Ir1との比較結果、および放電電流I1の発生の有無に基づいて、配線パターン3について、その状態(断線の発生の有無、および断線しかかっているか否か)を検査しているが、図2に示すように、放電電流I1は、配線パターン3の抵抗値に応じて、その発生開始からゼロになる(放電終了)までの時間が変化する。したがって、放電電流I1の発生開始からゼロになるまでの時間に基づいて、配線パターン3の検査を実行することもできる。また、放電電流I1は、配線パターン3の状態に応じて、その波形が変化する。このため、放電電流I1の波形に基づいて、配線パターン3の検査を実行することもできる。具体的には、正常状態の配線パターン3についての放電電流I1の波形を基準波形として予め測定して、その基準波形を含む基準波形範囲(図2において破線で示す範囲)Aを判定用データとして作成し、測定された放電電流I1の波形が基準波形範囲Aに含まれるか否かに基づいて配線パターン3の検査を実行する構成を採用することもできる。この構成によれば、例えば放電電流Ipの本来のピーク値Ip(放電開始直後に発生するピーク値)が基準値Ir1に達しないもののノイズの重畳に起因してそのピーク値が基準値Ir1を超える配線パターン3についても、正常であると誤判定することなく、配線パターン3の異常を検出できるため、配線パターン3の検査を一層正確に実施することができる。   Note that the present invention is not limited to the embodiment of the invention described above, and can be modified as appropriate. For example, in the above-described embodiment, based on the comparison result between the peak value Ip of the discharge current I1 and the reference value Ir1, and the presence / absence of the discharge current I1, the state (the presence / absence of occurrence of disconnection) of the wiring pattern 3 is determined. As shown in FIG. 2, the discharge current I1 is zero until the discharge current I1 becomes zero (discharge end) according to the resistance value of the wiring pattern 3, as shown in FIG. The time changes. Therefore, the inspection of the wiring pattern 3 can also be executed based on the time from the start of the generation of the discharge current I1 to zero. Further, the waveform of the discharge current I1 changes according to the state of the wiring pattern 3. For this reason, the inspection of the wiring pattern 3 can also be executed based on the waveform of the discharge current I1. Specifically, the waveform of the discharge current I1 for the wiring pattern 3 in the normal state is measured in advance as a reference waveform, and a reference waveform range (a range indicated by a broken line in FIG. 2) A including the reference waveform is used as determination data. A configuration in which the inspection of the wiring pattern 3 is executed based on whether or not the waveform of the discharge current I1 that is created and measured is included in the reference waveform range A can also be adopted. According to this configuration, for example, the original peak value Ip of the discharge current Ip (peak value generated immediately after the start of discharge) does not reach the reference value Ir1, but the peak value exceeds the reference value Ir1 due to noise superposition. Since the abnormality of the wiring pattern 3 can be detected without erroneously determining that the wiring pattern 3 is normal, the inspection of the wiring pattern 3 can be performed more accurately.

また、帯電装置12としてイオナイザーを使用した構成では、その除電機能を用いて回路基板5の除電を実施することができるため、除電装置13を省略することもできる。また、電流検出部17の一例としてシャント抵抗を使用した例について上記したが、電流計を使用してもよいのは勿論である。   Further, in the configuration using an ionizer as the charging device 12, the charge removal device 13 can be omitted because the charge removal function can be used to remove electricity from the circuit board 5. Further, although an example in which a shunt resistor is used as an example of the current detection unit 17 has been described above, it is needless to say that an ammeter may be used.

また、上記の実施の形態では、検査対象として、バンプ1を備えた回路基板(いわゆるパッケージ基板)を例に挙げて説明したが、本発明は、これに限定されるものではなく、一般的なプリント基板、フレキシブル基板およびフラットパネルディスプレイ用基板などの他の回路基板についての配線パターンの検査にも適用できるのは勿論である。さらには、回路基板に限定されず、ファインピッチのフラットケーブルの配線に対する検査にも適用することができる。   In the above-described embodiment, the circuit board (so-called package board) provided with the bumps 1 is described as an example of the inspection target. However, the present invention is not limited to this and is not limited to this. Of course, the present invention can also be applied to inspection of wiring patterns on other circuit boards such as a printed board, a flexible board, and a flat panel display board. Furthermore, the present invention is not limited to a circuit board, and can be applied to inspection of fine pitch flat cable wiring.

検査装置11の構成を示す構成図である。2 is a configuration diagram showing a configuration of an inspection apparatus 11. FIG. 放電電流I1の波形図である。It is a wave form diagram of discharge current I1. 基板検査処理を説明するためのフローチャートである。It is a flowchart for demonstrating a board | substrate inspection process.

符号の説明Explanation of symbols

1 バンプ
2 外部接続端子
3 配線パターン
5 回路基板
11 検査装置
12 帯電装置
16 放電ギャップ
19 処理部
I1 放電電流
Ip ピーク値
Ir1 基準値
DESCRIPTION OF SYMBOLS 1 Bump 2 External connection terminal 3 Wiring pattern 5 Circuit board 11 Inspection apparatus 12 Charging apparatus 16 Discharge gap 19 Processing part I1 Discharge current Ip Peak value Ir1 Reference value

Claims (4)

一の特定部位と他の特定部位とを接続する配線を検査可能な検査装置であって、
前記一の特定部位を帯電させる帯電装置と、
前記他の特定部位に接続されると共に前記一の特定部位に帯電している電荷を前記配線を経由して放電させる放電ギャップと、
前記放電によって前記配線に流れる電流を測定すると共に当該測定した電流に基づいて前記配線を検査する処理部とを備えている検査装置。
An inspection device capable of inspecting a wiring connecting one specific part and another specific part,
A charging device for charging the one specific portion;
A discharge gap that is connected to the other specific part and discharges the electric charge charged in the one specific part via the wiring;
An inspection apparatus comprising: a processing unit that measures a current flowing through the wiring by the discharge and inspects the wiring based on the measured current.
前記処理部は、前記測定した電流のピーク値に基づいて前記配線を検査する請求項1記載の検査装置。   The inspection apparatus according to claim 1, wherein the processing unit inspects the wiring based on a peak value of the measured current. 前記処理部は、前記測定した電流の波形に基づいて前記配線を検査する請求項1記載の検査装置。   The inspection apparatus according to claim 1, wherein the processing unit inspects the wiring based on the measured current waveform. 一の特定部位と他の特定部位とを接続する配線を検査する検査方法であって、
帯電装置を用いて前記一の特定部位を帯電させ、
前記一の特定部位に帯電している電荷を前記配線および放電ギャップを経由して放電させ、
前記放電によって前記配線に流れる電流を測定し、
前記測定した電流に基づいて前記配線を検査する検査方法。
An inspection method for inspecting a wiring connecting one specific part and another specific part,
Using the charging device to charge the one specific part,
Discharging the electric charge charged in the one specific part via the wiring and the discharge gap,
Measure the current flowing through the wiring by the discharge,
An inspection method for inspecting the wiring based on the measured current.
JP2007050943A 2007-03-01 2007-03-01 Inspection apparatus and inspection method Expired - Fee Related JP4885765B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007050943A JP4885765B2 (en) 2007-03-01 2007-03-01 Inspection apparatus and inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007050943A JP4885765B2 (en) 2007-03-01 2007-03-01 Inspection apparatus and inspection method

Publications (2)

Publication Number Publication Date
JP2008215899A JP2008215899A (en) 2008-09-18
JP4885765B2 true JP4885765B2 (en) 2012-02-29

Family

ID=39836119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007050943A Expired - Fee Related JP4885765B2 (en) 2007-03-01 2007-03-01 Inspection apparatus and inspection method

Country Status (1)

Country Link
JP (1) JP4885765B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974159B (en) * 2016-07-04 2019-03-05 张延辉 A kind of High-voltage Signal Generator electric discharge device
CN106124932B (en) * 2016-07-04 2019-10-11 张延辉 A kind of signal generator and the method using generator progress cable fault test

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934665B2 (en) * 2001-04-10 2007-06-20 日本電産リード株式会社 Circuit board inspection apparatus and inspection method
JP2007524802A (en) * 2003-11-12 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Ionization test for electrical verification

Also Published As

Publication number Publication date
JP2008215899A (en) 2008-09-18

Similar Documents

Publication Publication Date Title
JP4889833B2 (en) Capacitive touch panel inspection device and inspection method
TWI412765B (en) Circuit board inspection apparatus
US9606162B2 (en) Insulation inspection method and insulation inspection apparatus
KR20090027610A (en) Substrate inspecting apparatus and substrate inspecting method
JP4369949B2 (en) Insulation inspection device and insulation inspection method
US9606166B2 (en) Insulation inspection apparatus and insulation inspection method
JP5391869B2 (en) Board inspection method
JP2011060021A (en) Inspection device, inspection method and inspection sheet for capacitance type touch panel
TWI636263B (en) Inspecting apparatus
JP4885765B2 (en) Inspection apparatus and inspection method
JP2011089858A (en) Method of maintaining inspection tool and substrate inspection apparatus
CN110794290B (en) Substrate detection device and substrate detection method
KR20140146535A (en) Circuit board inspection apparatus
JP6219073B2 (en) Insulation inspection equipment
JP5425709B2 (en) Insulation inspection device and insulation inspection method
JP6221281B2 (en) Insulation inspection method and insulation inspection apparatus
JP2008076266A (en) Apparatus and method for inspecting substrate
JP4980020B2 (en) Inspection apparatus and inspection method
KR102714344B1 (en) Insulation inspection device and method
JP6219074B2 (en) Insulation inspection equipment
JP6255833B2 (en) Substrate inspection method and substrate inspection apparatus
KR101823317B1 (en) Appartus and method of inspecting wires of panel
KR20230089428A (en) Insulation inspection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4885765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees