Nothing Special   »   [go: up one dir, main page]

JP4883388B2 - Pixel signal control method - Google Patents

Pixel signal control method Download PDF

Info

Publication number
JP4883388B2
JP4883388B2 JP2005264200A JP2005264200A JP4883388B2 JP 4883388 B2 JP4883388 B2 JP 4883388B2 JP 2005264200 A JP2005264200 A JP 2005264200A JP 2005264200 A JP2005264200 A JP 2005264200A JP 4883388 B2 JP4883388 B2 JP 4883388B2
Authority
JP
Japan
Prior art keywords
voltage
pixel
image data
pixel signal
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005264200A
Other languages
Japanese (ja)
Other versions
JP2007078860A (en
Inventor
イン−ハオ ス
ハン−ユ リン
ジア−ホアン リー
ワン−ヤン リ
チェ−ミン ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chimei Innolux Corp filed Critical Chimei Innolux Corp
Priority to JP2005264200A priority Critical patent/JP4883388B2/en
Publication of JP2007078860A publication Critical patent/JP2007078860A/en
Application granted granted Critical
Publication of JP4883388B2 publication Critical patent/JP4883388B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、ディスプレイの画素への画素信号を制御する技術に関する。   The present invention relates to a technique for controlling a pixel signal to a pixel of a display.

液晶ディスプレイ(LCD)では、電圧や熱を加えることによって液晶(LC)分子を初期の配向状態から所定の配向状態へと変化させ、液晶分子の光学的な特性を変化させている。液晶分子の光学的特性の変化には、複屈折や偏光や二色性や光散乱や透過率の変化が含まれる。液晶分子の光学的性質が変化は、液晶ディスプレイ上の輝度の変化となって現れ、液晶ディスプレイを見る人の知覚に変化がもたらされる。   In a liquid crystal display (LCD), liquid crystal (LC) molecules are changed from an initial alignment state to a predetermined alignment state by applying voltage or heat to change the optical characteristics of the liquid crystal molecules. Changes in the optical properties of the liquid crystal molecules include changes in birefringence, polarization, dichroism, light scattering, and transmittance. A change in the optical properties of the liquid crystal molecules appears as a change in brightness on the liquid crystal display, resulting in a change in the perception of the person viewing the liquid crystal display.

液晶ディスプレイを駆動するには、個々の画素電極に電圧を印加し、対応する液晶分子を所望の角度に回転させる。動画(絶えず変化する画像)を表示するには、液晶分子の応答時間を減らすことが必要となる。液晶分子の応答時間とは、液晶分子が印加された電圧に応答する速さを示すものである。   In order to drive the liquid crystal display, a voltage is applied to each pixel electrode, and the corresponding liquid crystal molecules are rotated to a desired angle. In order to display moving images (images that change constantly), it is necessary to reduce the response time of liquid crystal molecules. The response time of the liquid crystal molecules indicates the speed at which the liquid crystal molecules respond to the applied voltage.

液晶分子の応答時間を低減する一部の従来技術では、ソース線路や列線路とも呼ばれるデータ線路を介して、画素電極に目標電圧よりも大きな駆動電圧(過駆動電圧)を印加するようにしている。多くの液晶ディスプレイでは、画素電極の初期電圧vglが一定である場合、目標電圧vg2(画素電極を駆動する電圧)が高くなるほど、応答時間は減少する。応答時間は、以下の式(1)から導出される。
τon∝γd/Δε(vg1 −vg2 ) (1)
In some conventional techniques for reducing the response time of liquid crystal molecules, a drive voltage (overdrive voltage) larger than the target voltage is applied to the pixel electrode via a data line also called a source line or a column line. . In many liquid crystal displays, when the initial voltage v gl of the pixel electrode is constant, the response time decreases as the target voltage v g2 (voltage for driving the pixel electrode) increases. The response time is derived from the following equation (1).
τon∝γd 2 / Δε (v g1 2 -v g2 2 ) (1)

しかしながら、(1)式は、すべての液晶ディスプレイに、そのまま適用されるものではない。例えば、パターン化垂直配向(PVA)型の液晶ディスプレイでは、所定の条件下で高電圧を印加したときに、目標電圧の増大に伴って応答時間が増大することがある。また、マルチドメイン垂直配向(MVA)型の液晶ディスプレイも、同様の挙動を示すことがある。   However, the formula (1) is not applied to all liquid crystal displays as it is. For example, in a patterned vertical alignment (PVA) type liquid crystal display, when a high voltage is applied under a predetermined condition, the response time may increase as the target voltage increases. A multi-domain vertical alignment (MVA) type liquid crystal display may also exhibit the same behavior.

PVA型の液晶分子は、静止状態において垂直に配向しており、液晶パネルに電界が印加されると、液晶分子の負の誘電異方性によって傾斜する。液晶分子が傾斜する方位角は、突起部とスリットの配列によるフリンジフィールド効果によって定められている。   The PVA type liquid crystal molecules are vertically aligned in a stationary state, and are tilted by the negative dielectric anisotropy of the liquid crystal molecules when an electric field is applied to the liquid crystal panel. The azimuth angle at which the liquid crystal molecules are tilted is determined by the fringe field effect due to the arrangement of the protrusions and slits.

図16Aは、従来のMVA型LCD内の画素領域内の突起部とスリットの配置を示している。図16Bは、図16AのA−A線に沿う断面を示している。図16Aにおいて、走査線路102とデータ線路104によって画定される画素領域100には、走査線路102とデータ線路104に接続されている薄膜トランジスタ(TFT)106と、TFT106に接続されている画素電極108が設けられている。図16A、16Bに示すように、突起部110とスリット112は、カラーフィルタ基板114や薄膜トランジスタ基板116の画素領域100内にそれぞれ配置されている。液晶分子と上部又は下部偏光板(図示せず)との間の角がともに45°となるように突起部110とスリット112を配置した場合、MVA型LCDでは光を透過させたときに最大のグレースケール輝度を表示することができる。上部偏光子と下部偏光子に対して液晶分子が他の角度へと配向する場合、液晶分子は異常に配向していることとなる。   FIG. 16A shows the arrangement of protrusions and slits in a pixel region in a conventional MVA LCD. FIG. 16B shows a cross section taken along line AA of FIG. 16A. In FIG. 16A, a pixel region 100 defined by the scan line 102 and the data line 104 has a thin film transistor (TFT) 106 connected to the scan line 102 and the data line 104 and a pixel electrode 108 connected to the TFT 106. Is provided. As shown in FIGS. 16A and 16B, the protrusion 110 and the slit 112 are disposed in the pixel region 100 of the color filter substrate 114 and the thin film transistor substrate 116, respectively. When the protrusions 110 and the slits 112 are arranged so that the angle between the liquid crystal molecules and the upper or lower polarizing plate (not shown) is 45 °, the MVA type LCD has the maximum when light is transmitted. Grayscale brightness can be displayed. When the liquid crystal molecules are aligned at other angles with respect to the upper polarizer and the lower polarizer, the liquid crystal molecules are abnormally aligned.

図17A〜17Eは、零ボルトの状態から電圧を印加したときに、図16Aの領域118内の液晶分子が、突起部やスリットによるフリンジフィールド効果の影響を受けて配向する様子を示している。図17A〜図17Eの横軸と縦軸は、それぞれ図16AのA−A’方向とA−B方向に対応している。図17Aと図17Bに示すように、印加する電圧が5Vと5.5Vである場合、領域118内の液晶分子はフリンジフィールド効果の影響を受けて配向し、正常にスイッチングすることが確認される。しかしながら、図17Cから図17Eに示すように、印加する電圧を5.75V,6.0V,6.5V等へと増大させた場合、領域120a、120b内の一部の液晶分子がフリンジフィールド効果に則した方向に正しく配向せず、異常にスイッチングすることが確認できる。液晶分子の異常なスイッチングは、図17Eの領域120a,120bにおいて最も顕著に現れる。   17A to 17E show a state in which the liquid crystal molecules in the region 118 in FIG. 16A are aligned under the influence of the fringe field effect due to the protrusions and slits when a voltage is applied from the state of zero volts. 17A to 17E correspond to the A-A ′ direction and the A-B direction in FIG. 16A, respectively. As shown in FIGS. 17A and 17B, when the applied voltages are 5 V and 5.5 V, it is confirmed that the liquid crystal molecules in the region 118 are aligned under the influence of the fringe field effect and switch normally. . However, as shown in FIG. 17C to FIG. 17E, when the applied voltage is increased to 5.75V, 6.0V, 6.5V, etc., some liquid crystal molecules in the regions 120a and 120b have a fringe field effect. It can be confirmed that the switching is not performed correctly in the direction in accordance with Abnormal switching of liquid crystal molecules appears most prominently in regions 120a and 120b in FIG. 17E.

異常にスイッチングした液晶分子は、異常にスイッチングした後に、隣接する液晶分子の影響を受けて正常な角度へと傾斜していく。しかしながら、異常にスイッチングした液晶分子が正常な角度へ傾斜するのを待つ必要があり、その画素の応答時間は増大することになる。また、異常にスイッチングした液晶分子が正常な角度へと傾斜しない場合もあり、灰色や黒色のスポット等の異形が液晶ディスプレイに出現することがある。   The abnormally switched liquid crystal molecules are tilted to a normal angle under the influence of adjacent liquid crystal molecules after being abnormally switched. However, it is necessary to wait for the abnormally switched liquid crystal molecules to tilt to a normal angle, and the response time of the pixel increases. In addition, abnormally switched liquid crystal molecules may not tilt to a normal angle, and irregular shapes such as gray and black spots may appear on the liquid crystal display.

ディスプレイの画素への画素信号を制御する方法が開示される。この方法では、フレーム期間において、画素への画素信号は初期電圧を有している。初期電圧と目標電圧との間の差が逆行バイアス電圧よりも大きいときに、フレーム期間中に、画素信号を、初期電圧から初期電圧よりも大きい中間電圧へと昇圧する。次いで、フレーム期間中に、画素信号を、所定時間に亘って中間電圧に維持する。そして、この所定時間後のフレーム期間中に、画素信号を、中間電圧から中間電圧及び目標電圧よりも大きい過駆動電圧へと昇圧する。そして、前記画素信号を過駆動電圧へと昇圧した時点から第2の所定期間後に、前記画素信号を前記過駆動電圧から前記目標電圧へと低下させる。ここで、逆行バイアス電圧とは、画素において液晶分子の異常スイッチングを引き起こす電圧昇圧幅を規定するものであり、初期電圧と中間電圧との間の差は、前記逆行バイアス電圧よりも小さいことを特徴とする。
A method for controlling pixel signals to display pixels is disclosed. In this method, the pixel signal to the pixel has an initial voltage in the frame period. When the difference between the initial voltage and the target voltage is greater than the reverse bias voltage , the pixel signal is boosted from the initial voltage to an intermediate voltage greater than the initial voltage during the frame period. Then, during the frame period, the pixel signal is maintained at an intermediate voltage for a predetermined time. Then, during the frame period after the predetermined time, the pixel signal is boosted from the intermediate voltage to an overdrive voltage larger than the intermediate voltage and the target voltage . Then, after a second predetermined period from when the pixel signal is boosted to the overdrive voltage, the pixel signal is lowered from the overdrive voltage to the target voltage. Here, the reverse bias voltage defines a voltage boost width that causes abnormal switching of liquid crystal molecules in a pixel, and the difference between the initial voltage and the intermediate voltage is smaller than the reverse bias voltage. And

以下、本発明の理解するために、様々な細部についてする。しかしながら、本発明がこれらの細部を用いることなく実施でき、説明した実施形態から様々な変形や変更が可能であることは、当業者には理解されよう。   In the following description, various details are set forth in order to provide an understanding of the present invention. However, one of ordinary skill in the art appreciates that the invention can be practiced without these details and that various modifications and changes can be made from the embodiments described.

図1は、ディスプレイモジュール134を示している。ディスプレイモジュール134は、液晶ディスプレイ(LCD)パネル144を駆動するディスプレイ駆動装置130を備えている。ディスプレイ駆動装置130は、LCDパネル144のデータ線路(ソース線路や列線路とも称される)を駆動するデータ駆動器140を備えている。ディスプレイ駆動装置130はまた、LCDパネル144の走査線路(行線路とも称される)を駆動する走査駆動器142を備えている。
LCDパネル144には、垂直配向(VA)型LCDパネルや、パターン化垂直配向(PVA)型LCDパネルや、マルチドメイン垂直配向(MVA)型LCDパネルや、他の種類のLCDパネル等を用いることができる。
FIG. 1 shows the display module 134. The display module 134 includes a display driver 130 that drives a liquid crystal display (LCD) panel 144. The display driving device 130 includes a data driver 140 that drives a data line (also referred to as a source line or a column line) of the LCD panel 144. The display driving device 130 also includes a scanning driver 142 that drives a scanning line (also referred to as a row line) of the LCD panel 144.
The LCD panel 144 may be a vertical alignment (VA) type LCD panel, a patterned vertical alignment (PVA) type LCD panel, a multi-domain vertical alignment (MVA) type LCD panel, or another type of LCD panel. Can do.

ディスプレイ駆動装置130内のタイミングコントローラ138は、画像データを入力し、この画像データに応答して、画像データに対応する信号をデータ駆動器140へ出力する。データ駆動器140は、画像データに対応する信号に従って、データ線路に適当な電圧レベルの信号を出力する。データ駆動器140と走査駆動器140内の駆動装置の動作タイミングは、タイミングコントローラ138によって制御される。   The timing controller 138 in the display driving device 130 inputs image data, and outputs a signal corresponding to the image data to the data driver 140 in response to the image data. The data driver 140 outputs a signal having an appropriate voltage level to the data line according to a signal corresponding to the image data. The operation timing of the driving devices in the data driver 140 and the scanning driver 140 is controlled by a timing controller 138.

本発明の実施形態では、ディスプレイ駆動装置130に入力される画像データに、データ補償装置132が生成する補償画像データが含まれる。ディスプレイ駆動装置130に入力される補償画像データは、所定の条件下で、LCDパネル144内の選択された画素に、フレーム期間内で電圧値が段階的に変化する信号を印加(多段電圧印加、即ち多段駆動技術)する。また、データ補償装置132が出力する補償画像データは、所定の条件下で、選択された画素のデータ線路に過駆動電圧を出力(過駆動技術)する。以下に詳述するように、選択された画素にデータ線路を介して出力される電圧が、多段駆動技術と過駆動技術によって制御されることにより、液晶モジュールの応答時間が改善される。   In the embodiment of the present invention, the image data input to the display driving device 130 includes compensation image data generated by the data compensation device 132. The compensation image data input to the display driving device 130 applies a signal whose voltage value changes stepwise within a frame period to a selected pixel in the LCD panel 144 under a predetermined condition (multi-stage voltage application, That is, multistage driving technology). Further, the compensated image data output from the data compensator 132 outputs an overdrive voltage (overdrive technology) to the data line of the selected pixel under a predetermined condition. As will be described in detail below, the response time of the liquid crystal module is improved by controlling the voltage output to the selected pixel via the data line by the multistage driving technique and the overdriving technique.

データ補償装置132は、後段において図12〜15を参照しながら説明するように、システムの様々な部分のいずれにも実装することができる。   The data compensator 132 can be implemented in any of the various parts of the system, as will be described later with reference to FIGS.

データ駆動器140がデータ線路に出力する電圧は、LCDパネルの薄膜トランジスタ(TFT)を介して、選択された画素毎に伝えられる。TFTは、走査駆動器142によって走査線が駆動されることでオンする。データ線路に印加された電圧は、TFTを介して画素へ伝達され、対応する液晶分子が回転することとなる。   The voltage output from the data driver 140 to the data line is transmitted to each selected pixel via a thin film transistor (TFT) of the LCD panel. The TFT is turned on when the scanning line is driven by the scanning driver 142. The voltage applied to the data line is transmitted to the pixel via the TFT, and the corresponding liquid crystal molecule rotates.

選択された画素へデータ線路を介して入力される画素信号の初期電圧、即ち、初期グレースケール電圧は、選択された画素における基準電位となる。目標電圧、即ち、目標グレースケール電圧は、対応する液晶分子を回転させることによって目標とする輝度を実現する電圧である。図2Aの例に示すように、画素のグレースケール電圧は、初期グレースケール電圧vg1から目標グレースケール電圧vg2へと変化し、画素の液晶分子を回転させる。図2Bは、画素の輝度(ユーザが知覚する輝度に対応する)の経時的変化を示している。液晶分子は、応答時間tbr(tbg1とtbg2との間の期間)中に、初期の配向状態から、異なる配向状態へと変化する。換言すれば、応答時間tbr中に、画素の輝度は、初期の輝度bg1から目標輝度bg2へと変化し、目標とするグレースケールレベルが表示される。 The initial voltage of the pixel signal input to the selected pixel via the data line, that is, the initial gray scale voltage becomes a reference potential in the selected pixel. The target voltage, that is, the target gray scale voltage, is a voltage that realizes a target luminance by rotating corresponding liquid crystal molecules. As shown in the example of FIG. 2A, the grayscale voltage of the pixel changes from the initial grayscale voltage vg1 to the target grayscale voltage vg2, and rotates the liquid crystal molecules of the pixel. FIG. 2B shows the change over time of the luminance of the pixel (corresponding to the luminance perceived by the user). The liquid crystal molecules change from the initial alignment state to a different alignment state during the response time t br (a period between t bg1 and t bg2 ). In other words, during the response time t br , the luminance of the pixel changes from the initial luminance b g1 to the target luminance b g2 , and the target gray scale level is displayed.

上記のように、液晶分子が垂直配向状態から水平配向状態に向けて変化するときに、画素に印加される電圧が短時間で急激に変化すると、液晶分子が異常な方向へと回転してしまい、異常なスイッチングが生じることがある。液晶分子の光電子特性によれば、初期電圧vg1に応じて逆行バイアス電圧vcg1が定められ、印加電圧の瞬時昇圧幅(バイアス電圧)が逆行バイアス電圧vcg1よりも大きい場合、画素の液晶分子が異常にスイッチングするおそれが生じる。 As described above, when the liquid crystal molecules change from the vertical alignment state to the horizontal alignment state, if the voltage applied to the pixel changes rapidly in a short time, the liquid crystal molecules rotate in an abnormal direction. Abnormal switching may occur. According to the photoelectric characteristics of the liquid crystal molecules, when the reverse bias voltage v cg1 is determined according to the initial voltage vg1, and the instantaneous boost width (bias voltage) of the applied voltage is larger than the reverse bias voltage v cg1 , the liquid crystal molecules of the pixel There is a risk of switching abnormally.

異常スイッチングの影響が、図3Aと図3Bに例示してある。図3Aに示すように、画素の目標電圧vg3は、逆行電圧Vreversedよりも大きい。ここで、逆行電圧Vreversedは、初期電圧vg1に画素の逆行バイアス電圧vcg1を加えたものである。即ち、初期電圧が異なると、逆行電圧も異なることとなる。「逆行バイアス電圧」は、液晶分子の異常スイッチングが生じるおそれのある電圧昇圧幅を示している。逆行バイアス電圧は、液晶表示パネルに応じて変化する。また、逆行バイアス電圧は、初期電圧に応じても変化する。駆動電圧を初期電圧vg1から目標電圧vg3へと直接に上昇させた場合、初期電圧vg1から目標電圧vg3までの電圧昇圧幅は、逆行バイアス電圧vcg1を超えてしまう。この場合、液晶分子が誤った方向へと回転してしまい、異常スイッチングが生じることがある。その結果、図3Bに示すように、画素の輝度(曲線180で表示)が初期の輝度bg1から目標とする輝度bg2へと変化するために、より長い応答時間trb3を必要とすることになる。液晶分子の異常スイッチングによって画素の応答時間が長くなってしまうと、表示画面に残像が出現することがある。 The effects of abnormal switching are illustrated in FIGS. 3A and 3B. As shown in FIG. 3A, the target voltage vg3 of the pixel is larger than the reverse voltage V reversed . Here, the reverse voltage V reversed is obtained by adding the reverse bias voltage v cg1 of the pixel to the initial voltage v g1 . That is, when the initial voltage is different, the reverse voltage is also different. The “reverse bias voltage” indicates a voltage boost width that may cause abnormal switching of liquid crystal molecules. The reverse bias voltage varies depending on the liquid crystal display panel. Further, the reverse bias voltage also changes depending on the initial voltage. If the driving voltage was directly increased from the initial voltage v g1 to the target voltage v g3, voltage boost width from the initial voltage v g1 to the target voltage v g3 is exceeds retrograde bias voltage v cg1. In this case, the liquid crystal molecules may rotate in the wrong direction and abnormal switching may occur. As a result, as shown in FIG. 3B, (indicated by the curved 180) the luminance of the pixels to change to luminance b g2 of the target from an initial luminance b g1, requiring a longer response time t rb3 become. If the response time of a pixel becomes long due to abnormal switching of liquid crystal molecules, an afterimage may appear on the display screen.

図3Bの曲線182は、駆動電圧を初期電圧vg1から目標電圧vg2へと変化させたときの画素の輝度の変化を示している。ここで、vg1とvg2との間の差は、逆行バイアス電圧vcg1よりも小さい。この場合、画素の輝度はtrb3よりも短い応答時間(tbg1−tbg2)で、初期の輝度bg1から目標とする輝度bg2へと変化する。図3Bからもわかるように、駆動電圧の変動幅が画素の逆行バイアス電圧を超えてしまうと、応答時間が増大してしまうことになる。 A curve 182 in FIG. 3B shows a change in luminance of the pixel when the drive voltage is changed from the initial voltage v g1 to the target voltage v g2 . Here, the difference between v g1 and v g2 is smaller than the reverse bias voltage v cg1 . In this case, the luminance of the pixel changes from the initial luminance b g1 to the target luminance b g2 with a response time (t bg1 −t bg2 ) shorter than trb3 . As can be seen from FIG. 3B, when the fluctuation range of the drive voltage exceeds the reverse bias voltage of the pixel, the response time increases.

駆動電圧の変動幅が画素の逆行バイアス電圧を超えることによって液晶分子の異常スイッチングが生じるという問題に対処するために、本実施形態では多段電圧印加(多段駆動技術)を用いる。即ち、走査線路によって選択された画素に出力する画素信号を、段階的に変動させる。ここでは、画素信号を初期電圧から中間電圧(初期電圧よりも大きい)へと昇圧し、所定の一定期間後に、中間電圧から目標電圧(中間電圧よりも大きい)へと昇圧する。   In order to cope with the problem that abnormal switching of liquid crystal molecules occurs due to the fluctuation width of the drive voltage exceeding the reverse bias voltage of the pixel, multi-stage voltage application (multi-stage drive technique) is used in this embodiment. That is, the pixel signal output to the pixel selected by the scanning line is changed stepwise. Here, the pixel signal is boosted from an initial voltage to an intermediate voltage (larger than the initial voltage), and after a predetermined fixed period, the pixel signal is boosted from the intermediate voltage to a target voltage (greater than the intermediate voltage).

図4Aに示すように、画素は、現フレーム期間tfoにおいて、初期電圧vg1を有している。初期電圧vg1は、先のフレーム期間tfpにおける画素の目標電圧とすることができる。本実施形態における多段駆動技術では、初期電圧vg1から目標電圧vg3となるまで複数回に分けてバイアス電圧を付加することによって、電圧昇圧幅が逆行バイアス電圧vcg1を超えることを禁止する。それにより、図4Aに示すように、初期電圧vg1から逆行電圧Vreversedを超えて電圧が変動することが禁止される。先ず、現フレーム期間tfoの開始時又はその近くの時刻tにおいて、第1のバイアス電圧vmg1を付加する。この第1のバイアス電圧vmg1を印加することによって、画素の電圧は初期電圧vg1からより高い中間電圧vへと上昇する。ここで、vmg1<vcg1である。次に、時間tから所定時間だけ遅れた時刻tg3において、第2のバイアス電圧vgm3を付加する。それにより、画素の電圧が中間電圧vからより高い目標電圧vg3へと上昇する。時間tと時間tg3との間では、画素の電圧が一定の中間電圧vに保たれる。 As shown in FIG. 4A, the pixel has an initial voltage v g1 in the current frame period t fo . The initial voltage v g1 can be a target voltage of the pixel in the previous frame period t fp . In the multistage driving technique in the present embodiment, the voltage boost width is prohibited from exceeding the reverse bias voltage v cg1 by adding the bias voltage in a plurality of times from the initial voltage v g1 to the target voltage v g3 . As a result, as shown in FIG. 4A, the voltage is prohibited to fluctuate from the initial voltage v g1 beyond the reverse voltage V reversed . First, the first bias voltage v mg1 is added at the time t m near the start of the current frame period t fo . By applying the first bias voltage v mg1 , the voltage of the pixel rises from the initial voltage v g1 to a higher intermediate voltage v m . Here, v mg1 <v cg1 . Next, the second bias voltage v gm3 is added at time t g3 delayed by a predetermined time from time t m . Thereby rising to a higher target voltage v g3 voltage of the pixel from the intermediate voltage v m. Between the time t m and the time t g3 , the pixel voltage is kept at a constant intermediate voltage v m .

多段駆動技術において、期間tg3−t(画素電圧が初期電圧から目標電圧ではなく中間電圧へと上昇する期間)は、例えば現フレーム期間(tfo)よりも短くすることができる。ここで、「フレーム」とは、一連の画像群における一枚の全体画像を意味している。「フレーム期間」には、アクティブ期間とブランキング期間とが含まれている。ここで、アクティブ期間とはLCDパネルの全画素を駆動するのに要する期間であり、ブランキング期間はCRT(陰極線管)モニタにて行われるブランキング用の期間に整合させるための期間である。 In the multi-stage driving technique, the period t g3 -t m (period in which the pixel voltage rises from the initial voltage to the intermediate voltage instead of the target voltage) can be shorter than, for example, the current frame period (t fo ). Here, the “frame” means one whole image in a series of images. The “frame period” includes an active period and a blanking period. Here, the active period is a period required to drive all the pixels of the LCD panel, and the blanking period is a period for matching with a blanking period performed in a CRT (cathode ray tube) monitor.

先に説明したように、逆行バイアス電圧は、初期電圧に応じて変化する。そのことから、画素の電圧を中間電圧vへと上昇させた後は、逆行バイアス電圧vcm(図示せず)が中間電圧に応じて定まることに留意されたい。時間tg3に印加する第2のバイアス電圧vg3mは、この逆行バイアス電圧vcmより小さくなければならない。一般に、液晶分子の異常スイッチングや画素の応答時間が長くなるという問題は、初期電圧が低いときほど顕著となる。そのことから、第1のバイアス電圧vmg1の大きさは、中間電圧へと昇圧した後に付加する第2のバイアス電圧vg3mよりも、小さくすることがより有効といえる。 As described above, the reverse bias voltage changes according to the initial voltage. Since the, after increasing the voltage of the pixel to the intermediate voltage v m is reversed bias voltage v cm (not shown) should is noted that determined according to the intermediate voltage. The second bias voltage v g3m applied at time t g3 must be less than this reverse bias voltage v cm . In general, problems such as abnormal switching of liquid crystal molecules and a long response time of pixels become more prominent as the initial voltage is lower. Since the magnitude of the first bias voltage v mg1 it is than the second bias voltage v G3M adding after boosting to the intermediate voltage, it is said that more effective to reduce.

図4Bは、図4Aに示す電圧が印加されたときの画素の輝度の経時的変化を示すグラフである。時刻tと時刻tg3の間において逆行電圧よりも低い中間電圧vへと電圧が上昇するのに応答して、画素の輝度は初期輝度bg1から中間輝度bへと上昇する。続いて中間電圧vから目標電圧vg3へと印加電圧が上昇するのに応答して、輝度は目標輝度bg3へと続いて上昇する。この多段駆動技術によると、付加される第1のバイアス電圧vmg1が逆行バイアス電圧vcg1未満となるので、画素内の液晶分子が正常に回転することができ(換言すれば、液晶分子が誤った方向へ回転することがなく)、改善された応答時間で画素の輝度は所定の目標輝度bg3へと上昇する。 FIG. 4B is a graph showing a change in luminance of the pixel over time when the voltage shown in FIG. 4A is applied. In response to the voltage increasing to the intermediate voltage v m lower than the reverse voltage between the time t m and the time t g3 , the luminance of the pixel increases from the initial luminance b g1 to the intermediate luminance b m . Subsequently, in response to the applied voltage increasing from the intermediate voltage v m to the target voltage v g3 , the luminance subsequently increases to the target luminance b g3 . According to this multi-stage driving technique, the first bias voltage v mg1 to be added is less than the reverse bias voltage v cg1 , so that the liquid crystal molecules in the pixel can be rotated normally (in other words, the liquid crystal molecules are erroneously The pixel brightness increases to a predetermined target brightness b g3 with improved response time.

図5は、多段駆動技術と従来の駆動技術を用いた垂直配向型の液晶ディスプレイについて、グレースケール差(横座標)(グレースケール差はゼログレースケールと目標グレースケールとの間の差分である)と応答時間(縦座標)との間の関係を示している。図6は、液晶ディスプレイのグレースケールと駆動電圧との間の関係を示している。グレースケールの変化が小さい(初期電圧と目標電圧の間の差が比較的小さい)領域では、応答時間はグレースケールに対して逆比例する。換言すれば、グレースケール差が大きいときほど、駆動電圧はより高くなり(図6参照)、液晶ディスプレイの応答時間はより短くなる。しかしながら、グレースケール差が所定の閾値を超える領域、例えば図5に示すように初期ゼログレースケールから244グレースケールを超えて変化する領域では、従来の駆動技術を用いると液晶分子に異常スイッチングが生じてしまい、グレースケール差が244グレースケールを超えて増大するほど、応答時間はより長くなってしまう(曲線402)。対照的に、本実施形態による多段駆動技術を使用する場合、グレースケール差が大きくなり続けても、応答時間は短くなり続けることから(曲線404)、液晶ディスプレイの品質(応答時間の点で)が維持される。   FIG. 5 shows a gray scale difference (abscissa) for a vertically aligned liquid crystal display using a multistage driving technique and a conventional driving technique (the gray scale difference is a difference between the zero gray scale and the target gray scale). And the response time (ordinate). FIG. 6 shows the relationship between the gray scale of the liquid crystal display and the driving voltage. In the region where the change in gray scale is small (the difference between the initial voltage and the target voltage is relatively small), the response time is inversely proportional to the gray scale. In other words, the greater the gray scale difference, the higher the drive voltage (see FIG. 6) and the shorter the response time of the liquid crystal display. However, in a region where the gray scale difference exceeds a predetermined threshold, for example, a region where the gray scale difference changes from the initial zero gray scale to over 244 gray scale as shown in FIG. As the gray scale difference increases beyond 244 gray scale, the response time becomes longer (curve 402). In contrast, when the multi-stage driving technique according to the present embodiment is used, the response time continues to shorten even when the gray scale difference continues to increase (curve 404), and the quality of the liquid crystal display (in terms of response time). Is maintained.

ここでは垂直配向型の液晶ディスプレイを例に挙げて説明したが、本実施形態で説明した技術は別種の液晶ディスプレイ、例えばツイステッド・ネマチック(TN)ディスプレイに適用することができる。TNディスプレイにおいても、逆行バイアス電圧を超えるバイアス電圧が画素に瞬間的に付加されると、液晶分子は誤った方向へ回転することがある。   Although a vertical alignment type liquid crystal display has been described as an example here, the technique described in the present embodiment can be applied to another type of liquid crystal display, for example, a twisted nematic (TN) display. Even in a TN display, when a bias voltage exceeding the reverse bias voltage is instantaneously applied to the pixel, the liquid crystal molecules may rotate in the wrong direction.

図7は、従来の駆動技術と多段駆動技術について、0から255までグレースケールを変化させるときの輝度と応答時間の間の関係、および駆動電圧と応答時間の間の関係を示すグラフである。図7の曲線170は、従来の電圧駆動技術を示しており、ゼロボルトから6.4ボルトまで昇圧するバイアス電圧を付加するものである。ゼロボルトから6.4ボルトまで昇圧することは、液晶分子の異常スイッチングを引き起こす画素の逆行バイアス電圧を超えて昇圧することに留意されたい。従って、曲線174が示すように、ゼログレースケールから255グレースケールまで上昇させるときの画素の応答時間はtbg3となる。目標電圧を5.8ボルトに駆動(255グレースケールに対応)することで応答時間を改善できるが、到達する輝度は6.4ボルトでの輝度よりも低くなってしまう。 FIG. 7 is a graph showing the relationship between luminance and response time and the relationship between drive voltage and response time when the gray scale is changed from 0 to 255 in the conventional driving technique and the multistage driving technique. A curve 170 in FIG. 7 shows a conventional voltage driving technique, in which a bias voltage for boosting from zero volts to 6.4 volts is added. Note that boosting from zero volts to 6.4 volts boosts the pixel's reverse bias voltage causing abnormal switching of the liquid crystal molecules. Therefore, as shown by the curve 174, the response time of the pixel when increasing from zero gray scale to 255 gray scale is t bg3 . Although the response time can be improved by driving the target voltage to 5.8 volts (corresponding to 255 gray scale), the luminance reached will be lower than the luminance at 6.4 volts.

それに対して、本実施形態における多段駆動技術では、印加電圧に先ず中間電圧(図7の例では5.8ボルトであり、これは247グレースケールに対応する)へと昇圧(曲線172参照)するバイアス電圧を付加する。次いで、印加電圧を中間電圧に維持した後、印加電圧を255グレースケール(曲線172参照)に対応する6.4ボルトの目標電圧まで上昇させる。曲線176が示すように、画素の輝度は先ずゼロから247グレースケールまで上昇し、続いて目標とする255グレースケールまで上昇する。画素が目標とするグレースケールに到達するまでの応答時間はtbgmとなる。この応答時間tbgmは、従来の駆動技術による応答時間tbg3よりも、十分に短いものとなる。さらに、所望する255グレースケールの輝度を、電圧を6.4ボルトまで昇圧することで達成することができる。 On the other hand, in the multi-stage driving technique in the present embodiment, the applied voltage is first boosted to an intermediate voltage (5.8 volts in the example of FIG. 7, which corresponds to 247 gray scale) (see curve 172). Add a bias voltage. The applied voltage is then maintained at an intermediate voltage, and then the applied voltage is raised to a target voltage of 6.4 volts corresponding to 255 gray scale (see curve 172). As curve 176 shows, the luminance of the pixel first increases from zero to 247 grayscale and then increases to the target 255 grayscale. The response time until the pixel reaches the target gray scale is t bgm . This response time t bgm is sufficiently shorter than the response time t bg3 according to the conventional driving technique. Furthermore, the desired 255 grayscale brightness can be achieved by boosting the voltage to 6.4 volts.

上記に説明した多段駆動技術は、過駆動技術と適宜選択的に組み合わせて実施することができる。選択された画素のグレースケール差(初期グレースケールと目標グレースケールの間の差分)が比較的小さいときは、選択された画素の駆動に過駆動技術を用いる。一方、そのグレースケール差が逆行バイアス電圧を超える場合には、選択された画素の駆動に多段駆動技術を用いる。さらにまた、ディスプレイ駆動装置130(図1)は、状況に応じて、二つの技術を選択的に切り替えながら用いることができる。   The multi-stage driving technique described above can be implemented in combination with the over-driving technique appropriately and selectively. When the gray scale difference of the selected pixel (difference between the initial gray scale and the target gray scale) is relatively small, an overdrive technique is used to drive the selected pixel. On the other hand, when the gray scale difference exceeds the reverse bias voltage, a multi-stage driving technique is used to drive the selected pixel. Furthermore, the display driving device 130 (FIG. 1) can be used while selectively switching between the two technologies depending on the situation.

図8は、過駆動技術による駆動電圧の一例を経時的に示すグラフである。図8に示すように、画素の目標電圧vg3は、逆行電圧Vreversedよりも小さい。時刻tgodにおいて、駆動電圧は、目標電圧Vg3よりも大きく逆行電圧Vreversedよりも小さい過駆動電圧Vodまで上昇される。その結果、画素の液晶分子は、目標電圧vg3に対応する角度へとより短時間の間で回転することができる。液晶分子が時刻tg3において対応する角度まで回転した後、駆動電圧を目標電圧vg3へと変化させることによって、液晶分子の正常なスイッチング状態は維持される。 FIG. 8 is a graph showing an example of the drive voltage by the overdrive technique over time. As shown in FIG. 8, the target voltage v g3 of the pixel is smaller than the reverse voltage V reversed . At time t God , the drive voltage is raised to an overdrive voltage V od that is greater than the target voltage V g3 and less than the reverse voltage V reversed . As a result, the liquid crystal molecules of the pixel can be rotated to an angle corresponding to the target voltage v g3 in a shorter time. After the liquid crystal molecules have rotated to the corresponding angle at time t g3 , the normal switching state of the liquid crystal molecules is maintained by changing the drive voltage to the target voltage v g3 .

図9は、過駆動技術による駆動電圧の他の一例を経時的に示すグラフである。この過駆動技術は、目標電圧vg3が逆行電圧Vreversedを超える場合に適用することができる。先ず時刻tにおいて、駆動電圧を中間電圧vまで上昇させる。次に、時刻tgodにおいて、駆動電圧を、中間電圧vから目標電圧vg3を上回る過駆動電圧vodまで上昇させる。そして、時刻tg3において、駆動電圧を、過駆動電圧vodから目標電圧vg3まで低下させる。図9に例示する駆動技術(「複合駆動技術」)は、液晶分子の正常なスイッチングと、より迅速な応答時間を維持するために、多段駆動技術に過駆動技術を複合したものである。 FIG. 9 is a graph showing another example of the drive voltage by the overdrive technique over time. This overdrive technique can be applied when the target voltage v g3 exceeds the reverse voltage V reversed . First at time t m, to increase the driving voltage to the intermediate voltage v m. Next, at time t good , the drive voltage is increased from the intermediate voltage v m to the over drive voltage v o d that exceeds the target voltage v g3 . At time t g3 , the drive voltage is reduced from the overdrive voltage v od to the target voltage v g3 . The drive technology illustrated in FIG. 9 (“composite drive technology”) is a combination of multi-stage drive technology and overdrive technology in order to maintain normal switching of liquid crystal molecules and faster response time.

図10は、過駆動技術(図8)と多段駆動技術(図4A)を選択的に実行する手順の一例を示すフローチャートである。先行フレームのフレームデータは、データ補償装置132(図1)が記憶(801)する。フレームデータは、例えばデータ補償装置132のフレームメモリに記憶される。次に、先のフレームの画像データをフレームメモリから取得し、初期グレースケールGを取得(802)する。また、現フレームの画像データもデータ補償装置132により受信し、目標グレースケールGを取得(804)する。目標グレースケールGは、データ補償装置132によって初期グレースケールGと比較(806)される。|G−G|>ΔGlimである場合、多段駆動技術が選択(808)される。他方、|G−G|<ΔGlimである場合、過駆動技術が選択(810)される。ここで、初期グレースケールGと目標グレースケールGは、図4Aの初期電圧vg1と目標電圧vg3に対応する所定のグレースケールを示し、ΔGlimは逆行バイアス電圧Vcg1に対応する所定のグレースケール差を示す。図5の曲線402に示すように、所定のグレースケール差ΔGlimは、例えば244グレースケールとなる。 FIG. 10 is a flowchart showing an example of a procedure for selectively executing the overdrive technique (FIG. 8) and the multistage drive technique (FIG. 4A). The data compensator 132 (FIG. 1) stores (801) the frame data of the preceding frame. The frame data is stored in the frame memory of the data compensator 132, for example. Next, the image data of the previous frame is acquired from the frame memory, and the initial gray scale G i is acquired (802). Further, the image data of the current frame is also received by the data compensator 132, and the target gray scale Gt is acquired (804). The target gray scale G t is compared 806 with the initial gray scale G i by the data compensator 132. If | G t −G i |> ΔG lim , a multi-stage drive technique is selected (808). On the other hand, if | G t −G i | <ΔG lim , the overdrive technique is selected (810). Here, the initial gray scale G i and the target gray scale G t indicate predetermined gray scales corresponding to the initial voltage v g1 and the target voltage v g3 in FIG. 4A, and ΔG lim is a predetermined gray scale corresponding to the reverse bias voltage V cg1. The gray scale difference is shown. As indicated by a curve 402 in FIG. 5, the predetermined gray scale difference ΔG lim is, for example, 244 gray scales.

図11は、従来の駆動技術(曲線902)と多段駆動技術(曲線904)と過駆動技術(曲線906)と複合駆動技術(曲線908)について、グレースケール差と応答時間との間の関係を示している。図11において、横軸はグレースケール差を示しており、縦軸は応答時間を示している。曲線906が示すように、過駆動技術を単独で用いる場合、グレースケール差が小さな液晶ディスプレイであれば、応答時間を効果的に短縮することができる。しかしながら、グレースケール差が比較的に大きいものでは、液晶分子は依然として誤った方向へと回転することになり、過駆動技術を単独で用いると応答時間が長くなってしまう。曲線908に示すように、複合駆動技術は、優れた応答時間性能をもたらす。上記のように、複合駆動技術では、グレースケール差が小さいときには過駆動技術を用い、グレースケール差が大きいときには多段駆動技術を用いる。その結果、グレースケールの範囲全体に亘って液晶ディスプレイの応答速度を向上することができる。   FIG. 11 shows the relationship between gray scale difference and response time for the conventional drive technique (curve 902), multi-stage drive technique (curve 904), overdrive technique (curve 906), and composite drive technique (curve 908). Show. In FIG. 11, the horizontal axis indicates the gray scale difference, and the vertical axis indicates the response time. As indicated by curve 906, when the overdrive technique is used alone, the response time can be effectively shortened if the liquid crystal display has a small gray scale difference. However, if the gray scale difference is relatively large, the liquid crystal molecules will still rotate in the wrong direction, and using the overdrive technique alone will increase the response time. As shown by curve 908, the composite drive technique provides excellent response time performance. As described above, in the composite drive technique, the overdrive technique is used when the grayscale difference is small, and the multistage drive technique is used when the grayscale difference is large. As a result, the response speed of the liquid crystal display can be improved over the entire gray scale range.

図12は、データ補償装置132の構成の一例を示すブロック図である。データ補償装置132は、コントローラ1321と、記憶装置1323(例えば、フレームメモリ)と、下位駆動ルックアップテーブル(LUT)1325を備えている。   FIG. 12 is a block diagram illustrating an example of the configuration of the data compensator 132. The data compensation device 132 includes a controller 1321, a storage device 1323 (for example, a frame memory), and a low-order drive lookup table (LUT) 1325.

データ補償装置132は、第1の期間中に第1の画像データPDDを入力し、それを記憶装置1323に記憶させるとともに、第2の期間中に第2の画像データCDDを入力する。ここで、第2の期間は、少なくとも1フレーム期間だけ、第1の期間から遅れるものである。第2の画像データCDDは、第2の期間内に、記憶装置1323に記憶される。下位駆動ルックアップテーブル1325は、コントローラ1321の制御下で、第2の画像データCDDに対応する目標グレースケールと第1の画像データPDDに対応する初期グレースケールとの間の差分を判定する(図10の処理806)。下位駆動ルックアップテーブル1325は、グレースケール差が所定のグレースケール差ΔGlimを上回る(画素に関する逆行バイアス電圧を上回る電圧幅に対応する)と判定した場合、初期グレースケールから所定のグレースケール差を超えない範囲で変化させた中間グレースケールに対応する補償データLDDを出力する。ここで、補償データLDDは、印加する電圧を上記で説明した多段駆動技術における中間電圧へと昇圧するものである。 The data compensator 132 inputs the first image data PDD during the first period, stores it in the storage device 1323, and inputs the second image data CDD during the second period. Here, the second period is delayed from the first period by at least one frame period. The second image data CDD is stored in the storage device 1323 within the second period. The lower-level drive lookup table 1325 determines a difference between the target gray scale corresponding to the second image data CDD and the initial gray scale corresponding to the first image data PDD under the control of the controller 1321 (FIG. 10 processing 806). If the lower drive lookup table 1325 determines that the gray scale difference is greater than the predetermined gray scale difference ΔG lim (corresponding to the voltage width exceeding the reverse bias voltage for the pixel), the lower drive lookup table 1325 calculates the predetermined gray scale difference from the initial gray scale. Compensation data LDD corresponding to the intermediate gray scale changed within the range not exceeding is output. Here, the compensation data LDD is for boosting the applied voltage to the intermediate voltage in the multi-stage driving technique described above.

他の条件(第2の画像データに関する目標グレースケールが、第1の画像データに関する初期グレースケールに対して、所定のグレースケール差ΔGlim未満の分だけ異なる場合等)では、異なる補償データLDDを出力して過駆動技術を実行することができる。過駆動技術では、補償データLDDが、画素の駆動電圧をVodまで上昇させる(図8又は図9)。 In other conditions (such as when the target grayscale for the second image data differs from the initial grayscale for the first image data by an amount less than a predetermined grayscale difference ΔG lim ), different compensation data LDD is used. Can output and perform overdrive technology. In the overdrive technique, the compensation data LDD raises the pixel drive voltage to V od (FIG. 8 or FIG. 9).

上記において、複数の駆動ルックアップテーブルを(一つの駆動ルックアップテーブルに代えて)用いるようにすることもできる。異なる駆動ルックアップテーブルは、例えば前述した二つの処理手順毎に用意されており、処理手順毎に異なるデータを出力する。即ち、(1)初期グレースケールと目標グレースケールとの差異がΔGlim未満の場合と、(2)初期グレースケールと目標グレースケールとの差異がΔGlimを上回る場合と、において異なる駆動ルックアップテーブルからデータを出力する。 In the above, a plurality of driving lookup tables can be used (instead of a single driving lookup table). Different drive lookup tables are prepared for each of the two processing procedures described above, for example, and different data is output for each processing procedure. That is, (1) the difference between the initial gray scale and the target gray scale is less than ΔG lim , and (2) the difference between the initial gray scale and the target gray scale is greater than Δ G lim , and different drive lookup tables. To output data.

コントローラ1321は、CLK(クロック)信号と、ライト/リード・イネーブル制御信号を出力し、記憶装置1323の入力動作や出力動作を制御する。記憶装置1323は、フレーム全体の画素グレースケール値を記憶する。下位駆動ルックアップテーブル1325は、記憶装置1323に接続されており、第2の画像データCDDをデータ補償装置から入力し、第1の画像データPDDを記憶装置1323から入力する。画像データPDDとCDDに従って、下位駆動ルックアップテーブル1325は、補償画像データLDDを出力する。   The controller 1321 outputs a CLK (clock) signal and a write / read enable control signal, and controls an input operation and an output operation of the storage device 1323. The storage device 1323 stores the pixel gray scale value of the entire frame. The low-level drive lookup table 1325 is connected to the storage device 1323, and receives the second image data CDD from the data compensation device and the first image data PDD from the storage device 1323. According to the image data PDD and CDD, the lower-level drive lookup table 1325 outputs the compensated image data LDD.

多段駆動技術の実行時では、印加される電圧を、第1のステップにおいて初期電圧から中間電圧へ上昇させ、続いて第2のステップにおいて中間電圧から目標電圧へと上昇させる。このとき、この複数ステップが、1フレーム期間内に実行されることに留意されたい。多段駆動技術では、先ずデータ補償装置132が出力する補償データLDD(画素の中間電圧に対応)と、続いてデータ補償装置132が出力する第2の画像データCDDによって、駆動制御が行われる。LDDとCDDの両者は1フレーム期間内に出力され、1フレーム期間内で電圧を複数段階に分けて変化させる多段駆動技術が実行される。そのために、データ補償装置132は、2倍のクロックレートで動作する。   During the execution of the multi-stage driving technique, the applied voltage is raised from the initial voltage to the intermediate voltage in the first step, and subsequently raised from the intermediate voltage to the target voltage in the second step. Note that the multiple steps are then performed within one frame period. In the multistage driving technique, first, drive control is performed by the compensation data LDD (corresponding to the intermediate voltage of the pixel) output from the data compensator 132 and the second image data CDD output from the data compensator 132. Both LDD and CDD are output within one frame period, and a multistage driving technique is executed in which the voltage is changed in a plurality of stages within one frame period. Therefore, the data compensator 132 operates at a double clock rate.

同様に、過駆動技術においても、LDDとCDDを1フレーム期間内に順次出力する。それにより、先ずLDDによって画素信号が過駆動電圧Vodへと上昇し、続いてCDDによって画素信号が目標電圧へと上昇する。 Similarly, in the overdrive technique, LDD and CDD are sequentially output within one frame period. Thereby, first, the pixel signal by LDD rises into overdrive voltage V od, followed by the pixel signal by CDD rises to the target voltage.

上記した1フレーム期間中にLDDとCDDの両者を出力する方式にかえて、所定の画素において第2の画素データCDDが第1の画素データPDDから所定のグレースケール差を超えて変化するときに、そのフレームにおいて補償データLDDを出力する方式を採用することもできる。例えば、n−1番目のフレームに関する第1の画像データPDD中の画素Xに関するグレースケールレベルが0で、n番目のフレームに関する第2の画像データCDD中の画素Xについてのグレースケールレベルが255である場合(255と0は、所定のグレースケール差を超えて相違している)、データ補償装置132が画素Xに関して255未満(例えば、248)のグレースケールを規定する補償データLDDをn番目のフレームにおいて出力する。この方式によると、画素Xに関する目標電圧は、LDDが規定するより低いグレースケールレベルが適用されることによって、効果的に低減される。しかしながら、n番目のフレームの画素Xに関する目標グレースケールを低減することで、改善された応答時間性能が見込める。より一般的には、所定の画素に関して、n番目のフレーム中のCDD(データ補償装置132が入力)が、n−1番目のフレーム中のPDDに比して所定のグレースケールレベルを超えて相違する場合、データ補償装置132はn番目のフレームにおいてLDDを出力し、n番目のフレームにおける所定の画素の目標グレースケールレベルを低減する。補償画像データLDDは、n番目のフレームにおける現画像データCDDと、n−1番目のフレームにおける先の画像データPDDとの比較に基づくものとなる。ここで、補償装置132がn番目のフレームに関するLDDを計算する際に、後続のn+1番目のフレーム等の画像データを考慮していない点に留意されたい。それにより、データ補償装置132は、n番目のフレームの画像データを出力する際に、後続のn+1番目のフレームの画像データを待つ必要がない。   When the second pixel data CDD changes from the first pixel data PDD exceeding a predetermined gray scale difference in a predetermined pixel, instead of the method of outputting both LDD and CDD during one frame period described above. A method of outputting the compensation data LDD in the frame can also be adopted. For example, the grayscale level for the pixel X in the first image data PDD for the (n−1) th frame is 0, and the grayscale level for the pixel X in the second image data CDD for the nth frame is 255. In some cases (255 and 0 differ by more than a predetermined grayscale difference), the data compensator 132 determines that the compensation data LDD defining a grayscale of less than 255 (eg, 248) for pixel X is the nth Output in frame. According to this scheme, the target voltage for pixel X is effectively reduced by applying a lower gray scale level defined by LDD. However, improved response time performance can be expected by reducing the target grayscale for pixel X in the nth frame. More generally, for a given pixel, the CDD in the nth frame (input by the data compensator 132) differs by more than a given grayscale level compared to the PDD in the n−1th frame. If so, the data compensator 132 outputs LDD in the nth frame and reduces the target grayscale level of a given pixel in the nth frame. The compensation image data LDD is based on a comparison between the current image data CDD in the nth frame and the previous image data PDD in the (n-1) th frame. Here, it should be noted that when the compensator 132 calculates the LDD for the nth frame, it does not consider the image data such as the subsequent n + 1th frame. Thus, the data compensator 132 does not need to wait for the subsequent n + 1-th frame image data when outputting the n-th frame image data.

各画素において、n番目のフレームのCDD(データ補償装置132が入力する)が、n−1番目のフレームのPDDに対して、所定のグレースケールレベル未満だけ相違している場合、データ補償装置132はn番目のフレームにおいてCDDを(LDDに代えて)出力する。   In each pixel, when the CDD of the nth frame (inputted by the data compensator 132) differs from the PDD of the n−1th frame by less than a predetermined gray scale level, the data compensator 132 Outputs CDD (instead of LDD) in the nth frame.

図13に示すように、データ補償装置132とディスプレイ駆動装置130は、液晶表示モジュール134に組み込まれている。液晶表示モジュール134は、少なくとも、LCDパネル144と、ディスプレイ駆動装置130を備えている。ディスプレイ駆動装置130は、タイミングコントローラ138と、データ駆動器140と走査駆動器142を備えている。データ補償装置132は、ディスプレイ駆動装置130のタイミングコントローラ138に接続されており、下位駆動ルックアップテーブル1325から参照した補償画像データLDDをタイミングコントローラ138へと出力する。補償画像データLDDは、タイミングコントローラ138を介して、データ駆動器140へと入力される。データ駆動器140は、補償画像データLDDを、液晶表示パネル144を駆動する対応グレースケール電圧信号へと変換する。   As shown in FIG. 13, the data compensation device 132 and the display driving device 130 are incorporated in the liquid crystal display module 134. The liquid crystal display module 134 includes at least an LCD panel 144 and a display driving device 130. The display driving device 130 includes a timing controller 138, a data driver 140, and a scanning driver 142. The data compensation device 132 is connected to the timing controller 138 of the display driving device 130, and outputs the compensation image data LDD referenced from the lower-level drive lookup table 1325 to the timing controller 138. The compensation image data LDD is input to the data driver 140 via the timing controller 138. The data driver 140 converts the compensated image data LDD into a corresponding gray scale voltage signal that drives the liquid crystal display panel 144.

図14に示すように、データ補償装置132は、計数器154とLVDS送信器156とを含む表示システム回路基板150内に組み込むことができる。データ補償装置132は、計数器154の出力端152とLVDS送信器156の入力端158との間に接続されている。データ補償装置132は、計数器154から出力される第2の画像データCDDを受信する。データ補償装置132は、補償画像データLDD及び/又は第2の画像データCDDをLVDS送信器156へ出力し、LVDS送信器156が液晶表示モジュール(例えば、図1の130)を駆動する。   As shown in FIG. 14, the data compensator 132 can be incorporated into a display system circuit board 150 that includes a counter 154 and an LVDS transmitter 156. The data compensation device 132 is connected between the output terminal 152 of the counter 154 and the input terminal 158 of the LVDS transmitter 156. The data compensator 132 receives the second image data CDD output from the counter 154. The data compensation device 132 outputs the compensation image data LDD and / or the second image data CDD to the LVDS transmitter 156, and the LVDS transmitter 156 drives the liquid crystal display module (for example, 130 in FIG. 1).

表示システム回路基板150には、ビデオデコーダや、マイクロプロセッサや、音声プロセッサや、チューナや、EEPROMや、デインタレーサや、SDRAMや、OSDや、DVI受信器(Rx)や、ADCブロック等の他の様々な部品が設けられている。   The display system circuit board 150 includes a video decoder, a microprocessor, an audio processor, a tuner, an EEPROM, a deinterlacer, an SDRAM, an OSD, a DVI receiver (Rx), various other blocks such as an ADC block. Parts are provided.

図15に示すように、データ補償装置132を、制御装置160、例えばFPGA(使用時点でプログラム可能な論理回路)に実装することもできる。制御装置160は、MPEGデコーダ164や、ディスプレイカード166等を備えている。データ補償装置132は、MPEGデコーダ164の出力端162と、ディスプレイカード166の入力端168との間に接続されている。データ補償装置132は、MPEGデコーダ164が出力する第2の画像データCDDを入力し、入力した補償画像データLDDをディスプレイカード166へと出力する。ディスプレイカード166は、液晶表示モジュールを駆動する。   As shown in FIG. 15, the data compensator 132 can also be implemented in a controller 160, for example, an FPGA (logic circuit programmable at the point of use). The control device 160 includes an MPEG decoder 164, a display card 166, and the like. The data compensation device 132 is connected between the output terminal 162 of the MPEG decoder 164 and the input terminal 168 of the display card 166. The data compensator 132 receives the second image data CDD output from the MPEG decoder 164 and outputs the input compensated image data LDD to the display card 166. The display card 166 drives the liquid crystal display module.

限られた数の実施形態を挙げながら本発明について開示したが、当業者はそこから様々な改変や変形を理解することができるであろう。特許請求の範囲には、本発明の真の趣旨や技術範囲に含まれるそれらの改変や変形が包含されるものである。   While the invention has been disclosed with reference to a limited number of embodiments, those skilled in the art will appreciate various modifications and variations therefrom. It is intended that the appended claims include modifications and variations that fall within the true spirit and scope of the present invention.

実施形態の表示モジュールとデータ補償装置を示すブロック図。The block diagram which shows the display module and data compensation apparatus of embodiment. 従来の駆動技術による画素への駆動電圧を経時的に示すグラフ。The graph which shows the drive voltage to the pixel by the conventional drive technique with time. 図2Aの駆動電圧を用いたときの画素の輝度の経時的変化を示すグラフ。2B is a graph showing a change in luminance of a pixel with time when the driving voltage of FIG. 2A is used. 従来の駆動技術による画素への駆動電圧を経時的に示すグラフ。The graph which shows the drive voltage to the pixel by the conventional drive technique with time. 図3Aの駆動電圧を用いたときの画素の輝度の経時的変化を示すグラフ。FIG. 3B is a graph showing a change in luminance of a pixel over time when the driving voltage of FIG. 3A is used. 多段駆動技術による画素への駆動電圧を経時的に示すグラフ。The graph which shows the drive voltage to the pixel by multistage drive technology over time. 図4Aの駆動電圧を用いたときの画素の輝度の経時的変化を示すグラフ。4B is a graph showing a change in luminance of a pixel over time when the driving voltage of FIG. 4A is used. 従来の駆動技術と多段駆動技術について、応答時間とグレースケールとの関係を示すグラフ。The graph which shows the relationship between response time and a gray scale about the conventional drive technique and a multistage drive technique. 駆動電圧とグレースケールレベルとの関係を示すグラフ。The graph which shows the relationship between a drive voltage and a gray scale level. 従来の駆動技術と多段駆動技術による駆動時の画素の応答時間を比較して示すグラフ。The graph which compares and shows the response time of the pixel at the time of the drive by the conventional drive technique and a multistage drive technique. 過駆動技術による画素への駆動電圧を経時的に示すグラフ。The graph which shows the drive voltage to the pixel by an overdrive technique with time. 多段駆動技術と過駆動技術とを複合した複合駆動技術による画素への駆動電圧を経時的に示すグラフ。The graph which shows the drive voltage to a pixel with time by the composite drive technique which combined the multistage drive technique and the overdrive technique. 多段駆動技術と過駆動技術を適用する際の処理手順を示すフローチャート。The flowchart which shows the process sequence at the time of applying a multistage drive technique and an overdrive technique. 従来の駆動技術、過駆動技術、多段駆動技術、および過駆動技術と多段駆動技術を複合した複合駆動技術による応答時間を比較して示すグラフ。The graph which compares the response time by the conventional drive technology, an overdrive technology, a multistage drive technology, and the composite drive technology which combined the overdrive technology and the multistage drive technology. データ補償装置の構成の一例を示すブロック図。The block diagram which shows an example of a structure of a data compensation apparatus. 一体化したデータ補償装置とディスプレイ駆動装置を示すブロック図。The block diagram which shows the integrated data compensation apparatus and the display drive device. データ補償装置を備える表示システム回路基板を示すブロック図。The block diagram which shows a display system circuit board provided with a data compensation apparatus. システム装置に実装されたデータ補償装置を示すブロック図。The block diagram which shows the data compensation apparatus mounted in the system apparatus. 従来のMVA型LCDの画素領域内の突起部とスリットの配置を示す図。The figure which shows arrangement | positioning of the projection part and slit in the pixel area | region of the conventional MVA type | mold LCD. 図16AのA−A線による断面図である。It is sectional drawing by the AA line of FIG. 16A. 図16Aに示す領域の液晶分子が、突起部とスリットの配置パターンによるフリンジフィールド効果の影響を受けてスイッチングする様子を示す図。FIG. 16B is a diagram showing a state in which liquid crystal molecules in the region shown in FIG. 図16Aに示す領域の液晶分子が、突起部とスリットの配置パターンによるフリンジフィールド効果の影響を受けてスイッチングする様子を示す図。FIG. 16B is a diagram showing a state in which liquid crystal molecules in the region shown in FIG. 図16Aに示す領域の液晶分子が、突起部とスリットの配置パターンによるフリンジフィールド効果の影響を受けてスイッチングする様子を示す図。FIG. 16B is a diagram showing a state in which liquid crystal molecules in the region shown in FIG. 図16Aに示す領域の液晶分子が、突起部とスリットの配置パターンによるフリンジフィールド効果の影響を受けてスイッチングする様子を示す図。FIG. 16B is a diagram showing a state where the liquid crystal molecules in the region shown in FIG. 16A are switched under the influence of the fringe field effect due to the arrangement pattern of the protrusions and the slits. 図16Aに示す領域の液晶分子が、突起部とスリットの配置パターンによるフリンジフィールド効果の影響を受けてスイッチングする様子を示す図。FIG. 16B is a diagram showing a state where the liquid crystal molecules in the region shown in FIG. 16A are switched under the influence of the fringe field effect due to the arrangement pattern of the protrusions and the slits.

Claims (7)

ディスプレイの画素への画素信号であり、フレーム期間中に初期電圧を有する画素信号を制御する方法であって、
前記初期電圧と目標電圧との間の差が逆行バイアス電圧よりも大きいときに、前記フレーム期間中に、前記画素信号を前記初期電圧からその初期電圧よりも高い中間電圧へと昇圧する工程と、
所定期間に亘って前記画素信号を前記中間電圧に維持する工程と、
前記所定期間後の前記フレーム期間中に、前記画素信号を前記中間電圧から前記中間電圧及び前記目標電圧よりも高い過駆動電圧へと昇圧する工程と、
前記画素信号を過駆動電圧へと昇圧した時点から第2の所定期間後に、前記画素信号を前記過駆動電圧から前記目標電圧へと低下させる工程と、
を備え
前記逆行バイアス電圧は、前記画素において液晶分子の異常スイッチングを引き起こす電圧昇圧幅を規定するものであり、
前記初期電圧と前記中間電圧との間の差は、前記逆行バイアス電圧よりも小さいことを特徴とする画素信号の制御方法。
A pixel signal to a pixel of a display, a method for controlling a pixel signal having an initial voltage during a frame period,
When the difference between the initial voltage and the target voltage is greater than the reversed bias voltage, during the frame period, a step of boosting to a high intermediate voltage than its initial voltage the pixel signal from the initial voltage,
Maintaining the pixel signal at the intermediate voltage for a predetermined period;
Boosting the pixel signal from the intermediate voltage to an overdrive voltage higher than the intermediate voltage and the target voltage during the frame period after the predetermined period;
Lowering the pixel signal from the overdrive voltage to the target voltage after a second predetermined period from when the pixel signal is boosted to the overdrive voltage;
Equipped with a,
The reverse bias voltage defines a voltage boost width that causes abnormal switching of liquid crystal molecules in the pixel,
The difference between the initial voltage and the intermediate voltage, the control method of the pixel signal you being smaller than the reversed bias voltage.
前記画素信号を所定期間に亘って中間電圧に維持する工程は、前記所定期間に亘って画素信号を一定の中間電圧に維持する工程を含むことを特徴とする請求項1の制御方法。   2. The control method according to claim 1, wherein the step of maintaining the pixel signal at an intermediate voltage for a predetermined period includes the step of maintaining the pixel signal at a constant intermediate voltage for the predetermined period. 前記フレーム期間中に現画像データを入力する工程と、
その現画像データに基づいて、画素信号を前記中間電圧へと昇圧する補償画像データを生成する工程と、
をさらに備える請求項1の制御方法。
Inputting current image data during the frame period;
Generating compensation image data for boosting the pixel signal to the intermediate voltage based on the current image data;
The control method according to claim 1, further comprising:
先のフレーム期間中に先の画像データを入力する工程をさらに備え、
前記補償画像データが、現画像データと先の画像データとの比較に基づいて生成されることを特徴とする請求項の制御方法。
A step of inputting the previous image data during the previous frame period;
4. The control method according to claim 3 , wherein the compensation image data is generated based on a comparison between the current image data and the previous image data.
前記補償画像データは、前記現画像データによって特定される画素のグレースケールが、前記先の画像データによって特定される画素のグレースケールよりも、所定のグレースケール差を超えて大きいときに生成されることを特徴とする請求項の制御方法。 The compensation image data is generated when a gray scale of a pixel specified by the current image data is larger than a gray scale of a pixel specified by the previous image data by a predetermined gray scale difference. The control method according to claim 4 , wherein: 記所定期間に亘って画素信号を中間電圧に維持する工程により、前記画素の液晶分子が異常スイッチングする確率が低減されることを特徴とする請求項1の制御方法。 The step of maintaining the pixel signal over a prior SL predetermined period to an intermediate voltage, the control method according to claim 1 in which the liquid crystal molecules of the pixel, characterized in that the probability of abnormal switching is reduced. 後続フレーム期間の初期電圧と後続フレーム期間の目標電圧との差が前記逆行バイアス電圧未満であることを検出したときに、後続フレーム期間において画素に過駆動技術を実行する工程をさらに備えており、その過駆動技術を実行する工程は、
後続フレーム期間における画素への画素信号を、後続フレーム期間の前記初期電圧から後続フレーム期間の目標電圧よりも高い過駆動電圧へと昇圧する工程と、
所定期間後の後続フレーム期間中に、画素への画素信号を前記過駆動電圧から前記目標電圧へと低下させる工程と、
を備えることを特徴とする請求項の制御方法。
Further comprising performing an overdrive technique on the pixels in the subsequent frame period upon detecting that the difference between the initial voltage of the subsequent frame period and the target voltage of the subsequent frame period is less than the reverse bias voltage ; The process of implementing the overdrive technology is
Boosting the pixel signal to the pixels in the subsequent frame period from the initial voltage in the subsequent frame period to an overdrive voltage higher than the target voltage in the subsequent frame period;
Reducing a pixel signal to a pixel from the overdrive voltage to the target voltage during a subsequent frame period after a predetermined period;
The control method according to claim 1 , further comprising:
JP2005264200A 2005-09-12 2005-09-12 Pixel signal control method Expired - Fee Related JP4883388B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005264200A JP4883388B2 (en) 2005-09-12 2005-09-12 Pixel signal control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005264200A JP4883388B2 (en) 2005-09-12 2005-09-12 Pixel signal control method

Publications (2)

Publication Number Publication Date
JP2007078860A JP2007078860A (en) 2007-03-29
JP4883388B2 true JP4883388B2 (en) 2012-02-22

Family

ID=37939287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005264200A Expired - Fee Related JP4883388B2 (en) 2005-09-12 2005-09-12 Pixel signal control method

Country Status (1)

Country Link
JP (1) JP4883388B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122776A1 (en) 2006-04-14 2007-11-01 Sharp Kabushiki Kaisha Display panel driving apparatus, display apparatus, display panel driving method, and television receiver
WO2007122825A1 (en) 2006-04-14 2007-11-01 Sharp Kabushiki Kaisha Display panel driving apparatus, display panel driving method, display apparatus, and television receiver
KR101254030B1 (en) * 2006-06-27 2013-04-12 삼성디스플레이 주식회사 Display apparatus and apparatus and method for driving thereof
WO2008056457A1 (en) * 2006-09-22 2008-05-15 Sharp Kabushiki Kaisha Display device drive method, display device, and television receiver
CN101534451B (en) * 2008-03-13 2013-03-20 奇美电子股份有限公司 Color correcting method, color correcting loop and display device
JP5407434B2 (en) * 2009-03-05 2014-02-05 セイコーエプソン株式会社 Liquid crystal display device, driving method, and electronic apparatus
US9501996B2 (en) * 2013-09-26 2016-11-22 Amazon Technologies, Inc. Control method
JP6135793B1 (en) * 2016-03-31 2017-05-31 大日本印刷株式会社 Light control system, light control device, light control film, and light control film driving method
KR102069484B1 (en) * 2017-09-29 2020-01-23 주식회사 엘지화학 Driving Method of Optical Device
JP7312678B2 (en) * 2019-11-18 2023-07-21 株式会社ジャパンディスプレイ liquid crystal display
CN112133257B (en) * 2020-09-27 2022-06-03 合肥京东方显示技术有限公司 Compensation method and device of display panel
CN112180631B (en) * 2020-10-16 2023-06-30 Tcl华星光电技术有限公司 Display panel and electronic equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412125B1 (en) * 2001-05-30 2003-12-31 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display device
JP3808788B2 (en) * 2002-03-12 2006-08-16 株式会社東芝 Liquid crystal display method
JP4425676B2 (en) * 2003-03-19 2010-03-03 シャープ株式会社 Liquid crystal display device driving method, liquid crystal display device driving apparatus, liquid crystal television, program, and recording medium
EP2372687B1 (en) * 2003-04-07 2016-04-06 Samsung Display Co., Ltd. Liquid crystal display and driving method thereof
KR101018754B1 (en) * 2004-10-04 2011-03-04 삼성전자주식회사 Liquid crystal display and method of modifying image signals for liquid crystal display

Also Published As

Publication number Publication date
JP2007078860A (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4883388B2 (en) Pixel signal control method
US20060033727A1 (en) Method and apparatus for driving a pixel signal
JP4359631B2 (en) Method and apparatus for driving liquid crystal display device
JP4679066B2 (en) Display device and driving method
KR100929680B1 (en) Liquid Crystal Display and Image Signal Correction Method
US8723773B2 (en) Electro-optical device and electronic apparatus
KR100631367B1 (en) Driving method of liquid crystral display apparatus, driving apparatus of liquid crystal display apparatus, and program thereof
US8456397B2 (en) Apparatus and method for calibrating grayscale data using an overdrive method, pre-tilt method, and an undershoot method
WO2005033785A1 (en) Liquid crystal display unit and driving method therefor and drive device for liquid crystal display panel
US11315518B2 (en) Dynamic overdrive for liquid crystal displays
US20150035875A1 (en) Display apparatus and driving method thereof
Song et al. 48.2: DCCII: Novel Method for Fast Response Time in PVA Mode
JP2005215673A (en) Drive method of multi-domain vertically aligned liquid crystal display
JP2008268384A (en) Liquid crystal display
US7859503B2 (en) Liquid crystal display device and method of driving the same
JP2008134291A (en) Liquid crystal display device
US9196208B2 (en) Gate drive method in which a flickering phenomen is eliminated and gate drive device of liquid crystal display
KR101136900B1 (en) Device and Method for Over Driving
KR101232527B1 (en) Data modulation device, liquid crystal display device having the same and method for driving the same
CN107450210B (en) Liquid crystal display device and driving method thereof
US8564521B2 (en) Data processing device, method of driving the same and display device having the same
JP4425676B2 (en) Liquid crystal display device driving method, liquid crystal display device driving apparatus, liquid crystal television, program, and recording medium
JP4870945B2 (en) Liquid crystal display
US7304641B2 (en) Timing generator of flat panel display and polarity arrangement control signal generation method therefor
JP2005172847A (en) Liquid crystal display device, and liquid crystal television and liquid crystal monitor using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees