JP4864346B2 - メモリカードおよびカードアダプタ - Google Patents

Description

本発明はメモリカードおよびそのようなメモリカードが装着されるカードアダプタに関する。

データの書き換えが可能なフラッシュメモリを有し、このフラッシュメモリにデータを書き込みおよび読み出すメモリカードが提供されている。
このようなメモリカードは、外部装置、例えばパーソナルコンピュータや携帯電話機のカードスロットに装着されてデータの書き込みおよび読み出しを行うものである。
現在、このようなメモリカードが複数種類用いられており、メモリスティック（ソニー株式会社の登録商標）、例えば、マルチメディアカード（ＭＭＣ：Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ、Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧの登録商標）、ＳＤカード（松下電器株式会社、株式会社東芝、サンディスク株式会社の登録商標）などが知られている。
これらのメモリカードは、外部装置との間で行われるデータ通信のインターフェース、すなわち、データ通信を行うための信号の種類や数などの規格、および、データ通信の手順などが相違している。
このため、１つのメモリカードに予め複数種類のインターフェースを設けておき、これらインターフェースを選択することで、１つのメモリカードを、異なるインターフェースで使用できるようにする従来技術が提案されている（特許文献１参照）。
この従来技術では、メモリカードに設けたスイッチを機械的に動かすことでオン、オフ信号を発生させ、そのオン、オフ信号に基づいてメモリカードのインターフェースを選択している。
特開２００３−３０６１３号公報

しかしながらこのような従来技術では、メモリカードが装脱される外部装置のスロット部分に前記スイッチを動作させるための形状（突起）を設けたり、あるいは、手によってスイッチを動作させたりしなくてはならず使い勝手がよいものとはいえない。
また、上述した既存の複数種類のメモリカードは、その種類に応じてその大きさや形状が異なっているため、既存の複数のメモリカードの何れよりも外形が小さいメモリカードを用意するとともに、このメモリカードをカードアダプタに装着し、メモリカードが装着されたカードアダプタを外部装置のカードスロットに装着して使用することが考えられる。この場合、前記カードアダプタは、上述した既存のメモリカードと外形形状、端子形状、端子配置が一致するように形成されている。
このようなカードアダプタを用いることで前記メモリカードを既存のメモリカードと同様に使用することが可能となる。
しかしながら、この場合においても、メモリカードのインターフェースが１種類で固定されてしまうと、異なる種類のカードアダプタを準備しても、外部装置との機器での読み出し、書き込みができないので、メモリカードに複数のインターフェースを設けておき、複数のインターフェースから１つのインターフェースを選択して使用することが必要となる。
本発明はこのような事情に鑑みなされたものであり、その目的は、複数のインターフェースを選択して使用でき利便性を向上させる上で有利なメモリカードおよびそのようなメモリカードが装脱されるカードアダプタを提供することにある。

上述の目的を達成するため、本発明は、保持体と、前記保持体に配置され、データの書き込みおよび／または読み出しが可能な記憶部と、前記保持体に配置され、前記記憶部との第１のデータ通信を行うために通信相手の外部装置と接続可能な第１の接片と、前記保持体に前記第１の接続とは別に配置された第２の接片と、前記保持体に配置され、前記第１の接片を介して外部装置との間で第１のデータ通信を行うことにより前記記憶部に対するデータの書き込みおよび／または読み出しを行うコントローラと、前記外部装置との間でデータ通信を行うための予め定められた複数種類のインターフェースと、前記複数種類のインターフェースから１つのインターフェースを選択するインターフェース選択手段と、を備え、前記第２の接片は、インターフェース選択信号および前記記憶部との前記第１のデータ通信とは別の第２のデータ通信用信号を供給可能であり、前記インターフェース選択手段は、前記第２の接片に供給される信号から、前記インターフェース選択信号を含むインターフェースの選択を指示する信号を切り分けて認識する機能を含み、当該選択を指示する信号に応じたインターフェースを選択し、前記コントローラは、前記インターフェース選択手段で選択されたインターフェースに基づいて前記第１の接片を介して前記第１のデータ通信を行う。
また、本発明は、保持体と、前記保持体に配置され、データの書き込みおよび／または読み出しが可能な記憶部と、前記保持体に配置され、前記記憶部との第１のデータ通信を行うために通信相手の外部装置と接続可能な第１の接片と、前記保持体に前記第１の接続とは別に配置され、ＡＣ成分の信号とＤＣ成分の信号が供給される第２の接片と、前記保持体に配置され、前記第１の接片を介して外部装置との間で前記第１のデータ通信を行うことにより前記記憶部に対するデータの書き込みおよび／または読み出しを行うコントローラと、前記外部装置との間でデータ通信を行うための予め定められた複数種類のインターフェースと、前記記憶部との前記第１のデータ通信とは別の第２のデータ通信を行うデータ通信部と、前記複数種類のインターフェースから１つのインターフェースを選択するインターフェース選択手段と、前記第２の接片に接続され、当該第２の接片に供給されるＡＣ成分の信号とＤＣ成分の信号を分離する信号分離部と、を備え、前記第２の接片は、インターフェース選択信号が前記ＤＣ成分の信号として供給され、前記記憶部との前記第１のデータ通信とは別の第２のデータ通信用信号が前記ＡＣ成分の信号として供給され、前記信号分離部は、分離されたＡＣ成分の信号を前記データ通信部に供給し、分離されたＤＣ成分の信号が前記インターフェース選択信号として前記インターフェース選択手段に供給し、前記インターフェース選択手段は、前記信号分離部により供給される前記インターフェース選択信号に応じたインターフェースを選択し、前記コントローラは、前記インターフェース選択手段で選択されたインターフェースに基づいて前記第１の接片を介して前記第１のデータ通信を行う。
また、本発明は、保持体と、前記保持体に配置され、データの書き込みおよび／または読み出しが可能な記憶部と、前記保持体に配置され、前記記憶部との第１のデータ通信を行うために通信相手の外部装置と接続可能な第１の接片と、前記保持体に前記第１の接続とは別に配置された第２の接片と、前記保持体に配置され、前記第１の接片を介して外部装置との間で前記第１のデータ通信を行うことにより前記記憶部に対するデータの書き込みおよび／または読み出しを行うコントローラと、前記外部装置との間でデータ通信を行うための予め定められた複数種類のインターフェースと、前記第２の接片に接続され、前記記憶部との前記第１のデータ通信とは別の第２のデータ通信を行うデータ通信部と、前記複数種類のインターフェースから１つのインターフェースを選択するインターフェース選択手段と、を備え、前記第２の接片は、外部のアンテナと接続可能であり、前記データ通信部は、２つの前記第２の接片を介して接続された外部のアンテナを介して互いに周波数が異なる複数種類の電磁波による前記第２のデータ通信を行い、前記インターフェース選択手段は、前記複数種類の電磁波のうちの１つの電磁波の前記第２のデータ通信で前記データ通信部に受信されたインターフェース選択信号を形成するコマンドに応じてインターフェースの選択を行う。
また、本発明は、請求項５、１０、または１２に記載されたメモリカードが装脱されるカードアダプタであって、前記メモリカードが装着された際に、前記第２の接片に前記外部装置から電源電位またはグランド電位が供給される電源ライン、または、グランド電位ラインを接続し、当該第２の接片を所定の論理状態とする手段を備える。

本発明のメモリカードによれば、第２の接片を介して供給されるインターフェース選択信号に基づいて複数種類のインターフェースから１つのインターフェースを選択し、前記選択したインターフェースによってデータ通信を行うようにした。
したがって、メモリカードを外部装置のメモリカード用スロットに差し込むだけで、外部装置のインターフェースと合致するインターフェースがメモリカード側で選択されるので、利便性を向上させる上で有利となる。
また、インターフェース切り換え用のスイッチをメモリカードに設けたり、外部装置のメモリカード用スロットに前記スイッチを操作するための構造を設けたりする必要がないのでコストダウンを図る上でも有利となる。
また、本発明のメモリカードによれば、インターフェース毎に設けた電源供給用の第１の接片の何れに電源が供給されたかに基づいてインターフェースを選択し、前記選択したインターフェースによって前記データ通信を行うようにした。
したがって、メモリカードを外部装置のメモリカード用スロットに差し込むだけで、外部装置のインターフェースと合致するインターフェースがメモリカード側で選択されるので、利便性を向上させる上で有利となり、インターフェース切り換え用のスイッチを操作するための構造を設ける必要がないのでコストダウンを図る上でも有利となる。
また、本発明のカードアダプタによれば、外部装置が既存のメモリカード用のカードスロットしか有していない場合であっても、カードアダプタに設けた配線により、メモリカードの第２の接片に電源あるいはグランドレベルの信号を供給することができる。
したがって、メモリカードが複数のインターフェースを有している場合に、第２の接片に供給する電源あるいはグランドレベルの信号を利用して前記複数のインターフェースの選択を行わせることが可能となる。

（第１の実施の形態）
次に本発明の第１の実施の形態について図面を参照して説明する。
図１（Ａ）はメモリカード１００の斜視図、（Ｂ）はメモリカード１００の上下を反転した状態で見た斜視図、図２（Ａ）は第１の実施の形態におけるメモリカード１００の下面図、（Ｂ）は（Ａ）のＢＢ断面図である。
図３はメモリカード１００の構成を示すブロック図、図４はメモリカード１００の構成の一例を示すブロック図、図５はメモリカード１００の構成の他の例を示すブロック図である。
図６はメモリカード１００の接片と信号名の対応を示す図である。

図１、図２に示すように、メモリカード１００は、薄板状の保持体２０と、保持体２０に埋設された記憶部２２と、保持体２０に埋設されたコントローラ２４と、コントローラ２４に接続された複数の第１の接片２〜１０と、保持体２０に埋設された切り換え信号生成部２６と、切り換え信号生成部２６に接続された２つの第２の接片１１、１２とを備えている。
なお、本実施の形態では、メモリカード１００が２種類のインターフェースを選択して使用するものである場合について説明する。２種類のインターフェースとは、例えば、メモリスティックのインターフェースおよびマルチメディアカードのインターフェースである。
ここで、前記インターフェースとは、メモリカード１００が外部装置に装着された状態でこの外部装置との間で行われるデータ通信のインターフェース、すなわち、データ通信を行うための信号の種類や数などの規格、および、データ通信の手順などを含むものである。
本実施の形態では、図２（Ｂ）に示すように、メモリカード１００は、プリント基板２１と、プリント基板２１を被覆する保持体２０とで構成されている。
すなわち、絶縁基板の厚さ方向の一方の面（上面）に記憶部２２、コントローラ２４、切り換え信号生成部２６が搭載され、前記絶縁基板の厚さ方向の他方の面（下面）に複数の第１の接片２〜１０および２つの第２の接片１１、１２が形成されることでプリント基板２１が構成され、記憶部２２、コントローラ２４および切り換え信号生成部２６と、各接片２〜１２とはいわゆる対面配置となっている。
そして、プリント基板２１の厚さ方向の両面に絶縁性を有する合成樹脂が型により被覆され、プリント基板２１と合成樹脂とが一体化され薄板状の保持体２０として形成されている。
本実施の形態では、保持体２０は、縦が１５ｍｍ、横が１２ｍｍ、厚さが１．０〜１．２ｍｍの大きさである。プリント基板２１の厚さ方向の両面を覆う絶縁性を有する合成樹脂としては、例えば、ＰＣ（ポリカーボネート）や液晶ポリマーなどを用いることができる。
なお、図２などでは、記憶部２２およびコントローラ２４は、説明をわかりやすくするために分離して描かれているが、これら記憶部２２およびコントローラ２４の構成として、例えば、積層構造とするなど従来公知の様々な構造が採用可能である。

図２（Ａ）に示すように、複数の第１の接片２〜１０および第２の接片１１、１２は保持体２０の厚さ方向の他方の面である下面の一辺２００２に沿って直線状に並べられて配置され、保持体２０の下面に複数の第１の接片２〜１０および第２の接片１１、１２により列が構成されている。
また、複数の第１の接片２〜１０とコントローラ２４とはプリント基板２１に形成された導電パターンによって接続されているが、図面の繁雑化を避けるため図２では前記導電パターンの図示を省略している。

複数の第１の接片２〜１０は、コントローラ２４に対して信号の授受を行う信号端子と、コントローラ２４および記憶部２２に対してグランド電位を供給するためのグランド端子と、コントローラ２４および記憶部２２に対して電源を供給するための電源端子を含んでいる。
接片２〜８は前記信号端子であり、接片９は前記電源端子であり、接片１０は前記グランド端子である。
詳細に説明すると、図６に示すように、接片２はデータ信号ＤＡＴＡ０〜ＤＡＴＡ３で通信されるデータの区切りを示すバスステート信号ＢＳが入力される信号端子である。
接片３はデータ信号ＤＡＴＡ１の入出力を行う信号端子、接片４はデータ信号ＤＡＴＡ０の入出力を行う信号端子、接片５はデータ信号ＤＡＴＡ２の入出力を行う信号端子、接片７はデータ信号ＤＡＴＡ３の入出力を行う信号端子である。
接片６は挿抜検出接片であり、前記外部装置がメモリカードの挿抜検出のために使用するＩＮＳ信号を授受する信号端子である。
接片８はクロック信号ＳＣＬＫが入力される信号端子であり、前記バスステート信号ＢＳおよびデータ信号ＤＡＴＡ０〜ＤＡＴＡ３はこのクロック信号ＳＣＬＫに同期して通信される。
接片９は電源Ｖｃｃが入力される電源端子である。
接片１０はグランドレベル（Ｖｓｓ）に接続されるグランド端子である。
また、第２の接片１１、１２は、外部から供給されるインターフェース選択信号Ｄ１、Ｄ２が入力される端子であり、切り換え信号生成部２６に接続されている。

図３に示すように、記憶部２２は、データの書き換えが可能なフラッシュメモリで構成されている。
コントローラ２４は、記憶部２２に対するデータの入出力動作の制御などを司るものである。
コントローラ２４は、インターフェース部２４０２、レジスタ２４０４、データバッファ２４０６、フラッシュメモリコントローラ２４０８、エラー訂正部２４１０、クロック発生部２４１２、内部バス２４１４などを備えている。
インターフェース部２４０２は、第１の接片２〜１０に接続され、これら第１の接片２〜１０を介してメモリカード１００が装着される外部装置との間でのデータ通信を司るものである。
後述するように、インターフェース部２４０２は、前記２種類のインターフェースから１つを選択するように構成されている。
レジスタ２４０４は、前記外部装置からインターフェース部２４０２および内部バス２４１４を介して供給されるデータの書き込みおよび読み出しなどに関わるコマンドが設定されるものである。
データバッファ２４０６は、内部バス２４１４とフラッシュメモリコントローラ２４０８との間に設けられデータを蓄積するものである。
フラッシュメモリコントローラ２４０８は、記憶部２２とデータバッファ２４０６との間におけるデータ通信を司るものである。
エラー訂正部２４１０は、記憶部２２に対する書き込みおよび読み出しの過程で生じるデータのエラーを訂正するものである。
クロック発生部２４１２は、インターフェース部２４０２、レジスタ２４０４、データバッファ２４０６、フラッシュメモリコントローラ２４０８、エラー訂正部２４１０の各部に動作用のクロックを供給するものである。

第２の接片１１、１２は、プリント基板２１に形成された導電パターンによって切り換え信号生成部２６に接続されている。
切り換え信号生成部２６は、第２の接片１１、１２を介して供給されるインターフェース選択信号Ｄ１、Ｄ２に応じてインターフェース部２４０２に切り換え信号Ｓ１を供給するものである。
具体的には、インターフェース選択信号Ｄ１、Ｄ２がそれぞれ論理信号（２値化信号）の「Ｈ」、「Ｌ」であれば「Ｈ」の切り換え信号Ｓ１を出力し、インターフェース選択信号Ｄ１、Ｄ２がそれぞれ「Ｌ」、「Ｈ」であれば「Ｌ」の切り換え信号Ｓ１を出力する。

次に、図４を参照してインターフェース部２４０２について詳細に説明する。
インターフェース部２４０２は、第１のインターフェース部２４０２Ａと、第２のインターフェース部２４０２Ｂと、選択部２４０２Ｃとを備えている。
第１のインターフェース部２４０２Ａは、前記２種類のインターフェースのうちの一方、例えばメモリスティック用のインターフェースに基づいて前記外部装置との間でデータ通信を行うように構成されている。
第２のインターフェース部２４０２Ｂは、前記２種類のインターフェースのうちの一方、例えばマルチメディアメモリカード用のインターフェースに基づいて前記外部装置との間でデータ通信を行うように構成されている。
選択部２４０２Ｃは、切り換え信号生成部２６から供給される切り換え信号Ｓ１に基づいて、各接片２乃至１０を第１のインターフェース部２４０２Ａと第２のインターフェース部２４０２Ｂの何れか一方に選択的に選択して接続するものである。
したがって、選択部２４０２Ｃによって２種類のインターフェースのうち何れか一方が選択されることになる。
すなわち、第１の実施の形態では、切り換え信号生成部２６および選択部２４０２Ｃによって特許請求の範囲のインターフェース選択手段が構成されている。

次にメモリカード１００の使用方法について説明する。
メモリカード１００の記憶部２２に対してデータの書き込みおよび読み出しを行う場合には、電子機器やパーソナルコンピュータなどの外部装置のメモリカード用スロットにメモリカード１００を装着する。
この場合、外部装置のメモリカード用スロットには、第１の接片２〜１０に対応する接片の他に、第２の接片１１、１２に対応する接片が設けられおり、この第２の接片１１、１２に対応する接片には、インターフェース選択信号Ｄ１、Ｄ２がそれぞれ供給される。
したがって、メモリカード１００を前記メモリカード用スロットに装着することにより、第１の接片１１、１２を介してインターフェース選択信号Ｄ１、Ｄ２がメモリカード１００に供給されるとともに、複数の第１の接片２〜１０を介して電源Ｖｃｃ、グランド電位Ｖｓｓがメモリカード１００に供給される。
この際、切り換え信号生成部２６は、第２の接片１１、１２を介して供給されるインターフェース選択信号Ｄ１、Ｄ２に応じてインターフェース部２４０２に切り換え信号Ｓ１を供給することで、インターフェース部２４０２が２種類のインターフェースのうち、何れか一方のインターフェースに選択され、メモリカード１００のインターフェースが外部装置のインターフェースと合致される。
したがって、前記選択されたインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と外部装置との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。

本実施の形態によれば、第２の接片１１、１２を介して供給されるインターフェース選択信号に基づいて２種類のインターフェースから１つのインターフェースを選択し、前記選択したインターフェースによって前記データ通信を行うようにした。
したがって、メモリカードを外部装置のメモリカード用スロットに差し込むだけで、外部装置のインターフェースと合致するインターフェースがメモリカード側で選択されるので、利便性を向上させる上で有利となる。
また、インターフェース切り換え用のスイッチをメモリカードに設けたり、外部装置のメモリカード用スロットに前記スイッチを操作するための構造を設けたりする必要がないのでコストダウンを図る上でも有利となる。

なお、第１の実施の形態では、図４に示すように、第１、第２のインターフェース部２４０２Ａ、２４０２Ｂを設けた場合について説明したが、図５に示すように構成してもよい。
すなわち、図５に示すように、第１のインターフェース部２４０２Ａに対応して第１のレジスタ２４０４Ａ、第１のデータバッファ２４０６Ａを設けるとともに、第２のインターフェース部２４０２Ａに対応して第２のレジスタ２４０４Ｂ、第２のデータバッファ２４０６Ｂを設ける。
この場合にも、上述と同様の作用効果を奏することができることは無論のこと、２種類のインターフェースに応じて予め設計されているレジスタおよびデータバッファの回路を流用することができるため、コントローラ２４の設計を簡略化しコストダウンを図る上で有利となる。
ただし、第１の実施の形態のように、第１、第２のインターフェース部２４０２Ａ、２４０２Ｂを設け、レジスタ２４０４とデータバッファ２４０６を共用する場合には、コントローラ２４の回路規模を縮小できるため、製造コストの低減を図る上で有利となる。
また、第１の実施の形態では、切り換え信号生成部２６をコントローラ２４の外部に設け、この切り換え信号生成部２６で生成される切り換え信号Ｓ１によりコントローラ２４でインターフェースの選択を行う場合について説明したが、切り換え信号生成部２６をコントローラ２４内部に設けてもよいことは無論である。
また、第１の実施の形態では、コントローラ２４に第１、第２のインターフェース部２４０２Ａ，２４０２Ｂを設け、これら第１、第２のインターフェース部２４０２Ａ，２４０２Ｂを選択部２４０２Ｃによって選択することで、２種類のインターフェースのうち何れか一方を選択する場合について説明した。
しかしながら、このような第１、第２のインターフェース部２４０２Ａ，２４０２Ｂ、選択部２４０２Ｃを設ける代わりに、ＣＰＵおよびプログラムを格納する記憶部などを含む信号処理装置を設け、前記信号処理装置のＣＰＵが前記プログラムを実行することで第１、第２のインターフェース部２４０２Ａ，２４０２Ｂ、選択部２４０２Ｃの機能を実現するようにしてもよいことは無論である。
この場合には、前記信号処理装置のＣＰＵが前記プログラムを実行することで複数のインターフェースをソフトウェアで実現することになり、前記外部装置と前記コントローラとの間で送受信するデータのプロトコル変換をソフトウェアによって実現することになる。

（第２の実施の形態）
次に第２の実施の形態について説明する。
第２の実施の形態のメモリカード１００は、記憶部２２に対する読み出しおよび書き込みとは別のデータを通信するデータ通信部３０を設けるとともに、第２の接片１１、１２をデータ通信部３０による無線信号によるデータ通信とインターフェース選択信号Ｄ１、Ｄ２の入力との双方で使用する点が第１の実施の形態と異なっている。
図７は第２の実施の形態におけるメモリカード１００の構成を示すブロック図、図８（Ａ）乃至（Ｃ）は切り換え信号生成部２６に設けられた信号分離部の構成を示す回路図、図９はメモリカード１００のデータ通信部３０の動作説明図である。
なお、以下の実施の形態では、第１の実施の形態と同一または同様の部分には同一の符号を付して説明する。

図７に示すように、メモリカード１００には、第１の実施の形態の構成に加えて、信号分離部２８とデータ通信部３０が設けられている。
信号分離部２８は第２の接片１１、１２に接続され、第２の接片１１、１２が後述するアンテナに接続された状態でアンテナから供給される無線信号をデータ通信部３０に供給し、また、第２の接片１１、１２に供給されるインターフェース選択信号Ｄ１、Ｄ２を選択部２４０２Ｃに供給するものである。
すなわち、前記無線信号はＡＣ信号であり、インターフェース選択信号Ｄ１、Ｄ２はＤＣ信号であるため、信号分離部２８は第２の接片１１、１２に供給される信号のＡＣ成分とＤＣ成分を分離するように構成されている。
図８（Ａ）に示すように、信号分離部２８は、第２の接片１１、１２に対して直列に接続されたＡＣ成分阻止用のチョークコイルＬ１とチョークコイルＬ２の出力端とグランドレベルとの間に接続されたノイズおよびＡＣ成分除去用のコンデンサＣ１と、チョークコイルＬ１の入力端とデータ通信部３０との間に直列接続されたＡＣ成分通過用のコンデンサＣ２とを有している。
この信号分離部２８では、第２の接片１１、１２に前記無線信号が供給されると、この無線信号は、チョークコイルＬ１およびコンデンサＣ１によって切り換え信号生成部２６への伝達が阻止され、かつ、無線信号はコンデンサＣ２を介してデータ通信部３０と第２の接片１１、１２の間で伝達される。
また、第２の接片１１、１２にインターフェース選択信号Ｄ１、Ｄ２が入力すると、インターフェース選択信号Ｄ１、Ｄ２は、コンデンサＣ２によりデータ通信部３０への伝達が阻止され、チョークコイルＬ１によって切り換え信号生成部２６へ伝達される。
図８（Ｂ）に示すように、信号分離部２８のチョークコイルＬ１、コンデンサＣ１に代えてチップコイルＬ１’、チップコンデンサＣ１’を用いても図８（Ａ）と同様の作用が奏される。
また、図８（Ｃ）に示すように、チョークコイルＬ１に代えてプリント基板２１上に巻回された導電パターン部分２１０２を形成し、この導電パターン部分２１０２によって自己誘導作用を生じるコイルＬ３を構成しても図８（Ａ）と同様の作用が奏される。

データ通信部３０は、このデータ通信部３０に２つの第２の接片１１、１２を介して接続された外部のアンテナを介してリーダーライター装置との間で電磁波による双方向のデータ通信を行うものであり、いわゆる非接触ＩＣカードに搭載される非接触ＩＣ機能チップである。データ通信部３０によるデータ通信の周波数は、１３５ｋＨｚ以下、１３．５６ＭＨｚ、２．４５ＧＨｚといったものが国際規格によって定められている。
データ通信部３０は、受信した電磁波に基づいて電力を生成し、その電力によって動作するように構成されているため、電源供給を受ける必要がない。
データ通信部３０が有する機能としては、例えば、認証を行うための認証データを保持しデータ通信によってこの認証データの通信を行うことによる認証機能、あるいは、電子マネーのデータを保持しデータ通信によりこの電子マネーのデータの通信を行うことによる電子決済機能などが挙げられる。

メモリカード１００のデータ通信部３０に対する通信を行う場合には、例えば、図９に示すように、メモリカード１００を携帯電話機などの電子機器２００のカードスロットに装着することで２つの第２の接片１１、１２が電子機器２００側に設けられたアンテナ２０２に接続する。
この状態でメモリカード１００および電子機器２００をリーダーライター装置３００に近接させると、リーダーライター装置３００から送信される電磁波がアンテナ２０２に受信される。
アンテナ２０２で受信された電磁波は、２つの第２の接片１１、１２を介して、信号分離部２８に供給され、この信号分離部２８によってＡＣ成分として分離されデータ通信部３０に供給される。
データ通信部３０では電磁波によって供給される電力によって動作を行い、アンテナ２０２を介してリーダーライター装置３００との間で電磁波によるデータ通信を行う。
リーダーライター装置３００には、パーソナルコンピュータなどの上位装置３０２に接続されており、この上位装置３０２はメモリカード１００のデータ通信部３０とリーダーライター装置３００を介して通信したデータに基づいて前述したような認証処理、あるいは、電子マネーの決済処理を行う。

メモリカード１００の記憶部２２に対してデータの書き込みおよび読み出しを行う場合には、第１の実施の形態の場合と同様に、電子機器やパーソナルコンピュータなどの外部装置のメモリカード用スロットにメモリカード１００を装着する。
これにより、インターフェース選択信号Ｄ１、Ｄ２は、第１の接片１１、１２を介して信号分離部２８に供給され、この信号分離部２８によってＤＣ成分として分離され切り換え信号生成部２６へ伝達される。
切り換え信号生成部２６はインターフェース選択信号Ｄ１、Ｄ２に応じてインターフェース部２４０２に切り換え信号Ｓ１を供給することで、インターフェース部２４０２が２種類のインターフェースのうち、何れか一方のインターフェースに選択られ、メモリカード１００のインターフェースが外部装置のインターフェースと合致される。
したがって、前記選択されたインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と外部装置との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。
なお、第２の実施の形態においても、切り換え信号生成部２６および選択部２４０２Ｃによって特許請求の範囲のインターフェース選択手段が構成されている。

第２の実施の形態によれば、第１の実施の形態と同様の作用効果を奏することは無論のこと、データ通信部３０による無線通信を行う際に、アンテナ２０２を接続するための第２の接片１１、１２を、インターフェース選択信号Ｄ１、Ｄ２を伝達するための接片として共用できるため、メモリカード１００の接片の増加を抑制でき、メモリカード１００の小型化、低コスト化を図る上で有利となる。

（第３の実施の形態）
次に第３の実施の形態について説明する。
説明の都合上、図７を流用して説明すると、第３の実施の形態のメモリカード１００は、データ通信部３０が差動形式のデジタル信号でデータ通信を行うように構成されている。
差動形式のデジタル信号によるデータ通信とは、ＵＳＢのように、プラス側のデータ信号＋Ｄと、マイナス側のデータ信号−Ｄが入出力されるようなデータ通信をいう。
すなわち、差動形式のデジタル信号は、ＡＣ成分として伝達されるので、第２の実施の形態と同様の信号分離部２８を設けることで、ＡＣ成分としての前記差動形式のデジタル信号と、ＤＣ成分としてのインターフェース選択信号Ｄ１、Ｄ２とを分離すればよい。
したがって、データ通信部３０による差動形式のデジタル信号でデータ通信を行えることは無論のこと、第２の接片１１、１２にインターフェース選択信号Ｄ１、Ｄ２を供給することで、メモリカード１００のインターフェースが外部装置のインターフェースと合致されるように選択され、前記選択されたインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と外部装置との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。
なお、第３の実施の形態においても、切り換え信号生成部２６および選択部２４０２Ｃによって特許請求の範囲のインターフェース選択手段が構成されている。
このような第３の実施の形態によれば、第１の実施の形態と同様の作用効果を奏することは無論のこと、データ通信部３０によるデータ通信を行うために外部装置に接続される第２の接片１１、１２を、インターフェース選択信号Ｄ１、Ｄ２を伝達するための接片として共用できるため、メモリカード１００の接片の増加を抑制でき、メモリカード１００の小型化、低コスト化を図る上で有利となる。

（第４の実施の形態）
次に第４の実施の形態について説明する。
図１０は第４の実施の形態におけるメモリカード１００の構成を示すブロック図である。
第４の実施の形態は、第２の実施の形態における切り換え信号生成部２６を省略するとともに、切り換え信号生成部２６と同様の機能をデータ通信部３０に付加したものである。
すなわち、データ通信部３０は、第２の実施の形態と同様に第２の接片１１、１２を介して接続された外部のアンテナを介してデータ通信を行うものである。
そして、図９に示すように、メモリカード１００を外部装置である携帯電話機などの電子機器２００のカードスロットに装着することで２つの第２の接片１１、１２が電子機器２００側に設けられたアンテナ２０２に接続する。
この状態でメモリカード１００および電子機器２００をリーダーライター装置３００に近接させると、リーダーライター装置３００から送信される電磁波がアンテナ２０２に受信される。
アンテナ２０２で受信された電磁波は、第２の接点１１、１２を介してデータ通信部３０に供給される。
この際、リーダーライター装置３００から最初に送信される無線信号は、電子機器２００に対応したインターフェースの選択を指示するインターフェースモードコマンドを含んでいる。
したがって、前記インターフェースモードコマンドを受信したデータ通信部３０は、そのインターフェースモードコマンドに対応した切り換え信号Ｓ１をインターフェース部２４０２に供給する。
これにより、インターフェース部２４０２が２種類のインターフェースのうち、何れか一方のインターフェースに選択され、メモリカード１００のインターフェースが外部装置である電子機器２００のインターフェースと合致される。
したがって、前記選択されたインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と電子機器２００との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。
なお、第４の実施の形態においては、データ通信部３０および選択部２４０２Ｃによって特許請求の範囲のインターフェース選択手段が構成され、前記コマンドによって特許請求の範囲のインターフェース選択信号が構成されている。
このような第４の実施の形態によれば、第２の実施の形態と同様の作用効果を奏することは無論のこと、第２の実施の形態に比べて切り換え信号生成部２６や信号分離部２８を省略することができるので、メモリカード１００の回路構成の簡素化、小型化を図る上で有利となる。
また、インターフェースモードコマンドによってインターフェースの選択を指示できるので、選択できるインターフェースの種類の数が限定されない。
例えば、第２の接片１１、１２に「Ｈ」と「Ｌ」からなる論理信号（２値化信号）を与える場合には、２ビットの情報を識別可能であるため合計４種類のインターフェースの種類を識別できるだけであるが、第４の実施の形態ではこのような限定がない。

（第５の実施の形態）
次に第５の実施の形態について説明する。
第５の実施の形態は、第３の実施の形態における切り換え信号生成部２６を省略するとともに、切り換え信号生成部２６と同様の機能をデータ通信部３０に付加したものである。
説明の都合上、図１０を流用して説明すると、データ通信部３０が差動形式のデジタル信号でデータ通信を行うように構成されている。
メモリカード１００を外部装置に装着してこの外部装置から最初に送信される差動形式のデジタル信号は、電子機器２００に対応したインターフェースの選択を指示するインターフェースモードコマンドを含んでいる。
したがって、前記インターフェースモードコマンドを受信したデータ通信部３０は、そのインターフェースモードコマンドに対応した切り換え信号Ｓ１をインターフェース部２４０２に供給する。
これにより、インターフェース部２４０２が２種類のインターフェースのうち、何れか一方のインターフェースに選択され、メモリカード１００のインターフェースが外部装置である電子機器２００のインターフェースと合致される。
したがって、前記選択されたインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と電子機器２００との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。
なお、第５の実施の形態においては、データ通信部３０および選択部２４０２Ｃによって特許請求の範囲のインターフェース選択手段が構成され、前記コマンドによって特許請求の範囲のインターフェース選択信号が構成されている。
このような第５の実施の形態によれば、第３の実施の形態と同様の作用効果を奏することは無論のこと、第３の実施の形態に比べて切り換え信号生成部２６や信号分離部２８を省略することができるので、メモリカード１００の回路構成の簡素化、小型化を図る上で有利となる。
また、インターフェースモードコマンドによってインターフェースの選択を指示できるので、選択できるインターフェースの種類の数が限定されない。

（第６の実施の形態）
次に第６の実施の形態について説明する。
第６の実施の形態は、第４の実施の形態の変形例である。
図１１は第６の実施の形態におけるデータ通信部３０で利用可能な無線信号の周波数の説明図である。
説明の都合上、図１０を流用して説明すると、データ通信部３０は、図１１に示すように、通常のＲＦ通信周波数Ｆ０でデータ通信を行うとともに、この通常のＲＦ通信周波数Ｆ０よりも高い周波数Ｆａの無線信号あるいは通常のＲＦ通信周波数Ｆ０よりも低い周波数Ｆｂの無線信号によってインターフェースの選択を指示するインターフェースモードコマンドを含むデータ通信を行うことができるように構成されている。
なお、第６の実施の形態においては、第４の実施の形態と同様に、データ通信部３０および選択部２４０２Ｃによって特許請求の範囲のインターフェース選択手段が構成され、前記コマンドによって特許請求の範囲のインターフェース選択信号が構成されている。
したがって、第６の実施の形態においても第４の実施の形態と同様の作用効果を奏することができる。

（第７の実施の形態）
次に第７の実施の形態について説明する。
第７の実施の形態は、第１乃至第３の実施の形態における切り換え信号生成部２６の具体例を示す。
図１２（Ａ）は、切り換え信号生成部２６は、コンパレータ２６１０と抵抗２６０４で構成され、コンパレータ２６１０の基準電圧入力端子が抵抗２６０４を介して「Ｈ」レベル（Ｖｃｃ）に設定され、コンパレータ２６１０の比較電圧入力端子が第２の接片１１、１２に接続されている場合を示す。
この場合、コンパレータ２６１０は、第２の接片１１、１２に入力される選択信号Ｄ１、Ｄ２のレベルを「Ｈ」レベルと比較して切り換え信号Ｓ１を生成する。
図１２（Ｂ）は、切り換え信号生成部２６は、コンパレータ２６１０と抵抗２６０６で構成され、コンパレータ２６１０の基準電圧入力端子が抵抗２６０６を介して「Ｌ」レベル（ＧＮＤ）に設定され、コンパレータ２６１０の比較電圧入力端子が第２の接片１１、１２に接続されている場合を示す。
この場合、コンパレータ２６１０は、第２の接片１１、１２に入力される選択信号Ｄ１、Ｄ２のレベルを「Ｌ」レベルと比較して切り換え信号Ｓ１を生成する。
図１２（Ｃ）は、切り換え信号生成部２６は、コンパレータ２６１０と２つの同じ抵抗値の抵抗２６０８、２６０８で構成され、コンパレータ２６１０の基準電圧入力端子は、「Ｈ」レベルの電圧Ｖｃｃが２つの抵抗２６０８、２６０８で分圧された中間の電圧レベル（Ｖｃｃ／２）に設定され、コンパレータ２６１０の比較電圧入力端子が第２の接片１１、１２に接続されている場合を示す。
この場合、コンパレータ２６１０は、第２の接片１１、１２に入力される選択信号Ｄ１、Ｄ２のレベルを中間の電圧レベル（Ｖｃｃ／２）と比較して切り換え信号Ｓ１を生成する。
切り換え信号生成部２６による選択信号Ｄ１、Ｄ２の判定および切り換え信号Ｓ１の選択部２４０２Ｃへの供給は、例えば、メモリカード１００が装着された外部装置の電源が投入されメモリカード１００への電源供給が開始された時点で行われる。
したがって、外部装置側に特別なドライバソフトを必要とすることなく、メモリカード１００においてインターフェースの選択を簡単に行うことができる。
また、このようなメモリカード１００を装着することでメモリカード１００を既存のメモリカード（例えばメモリスティクやマルチメディアカード）と同様に用いることができるカードアダプタを製作する場合に、このカードアダプタに特別な回路を設ける必要がなく、カードアダプタを容易に構成することができる。

（第８の実施の形態）
次に第８の実施の形態について説明する。
第１乃至第３の実施の形態では、第２の接片１１、１２が２つ設けられている場合について説明したが、第２の接片は３つ以上であってもよい。
第２の接片の数をＮ個（Ｎは２以上の自然数）とすると、２^Ｎの識別が可能となるため、２^Ｎ種類のインターフェースを選択することが可能となる。

（第９の実施の形態）
次に第９の実施の形態について説明する。
第９の実施の形態では、メモリカード１００のインターフェースとして４ビットパラレル通信と８ビットパラレル通信に切り換えが可能な場合について説明する。
既存のメモリカード、例えば、メモリスティックやマルチメディアカードでは、データをシリアル転送および４ビットパラレル転送で行えるようにしている。
しかしながら、近年、メモリカードは、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置に装着されて高画質で大容量の静止画データや動画データを記録あるいは再生するために用いられたり、あるいは、音響装置に装着されて大容量のオーディオデータを記録あるいは再生するために用いられてきている。
例えば、撮像装置の場合、データ転送速度が遅いと、シャッタを操作してからメモリカードに画像データが格納されるまでに時間を要するため操作性を向上させる上で不利があり、メモリカードの前段にデータ転送速度が高速なバッファメモリを設けるといったコストがかさむ対策が必要であった。
このような背景からメモリカードのデータ速度はより一層の高速化が求められるようになってきている。
一方、メモリカードのデータ転送速度（データ転送レート）を上げるには、転送クロックの高速化という方法があるが、従来のメモリカードにおける転送クロックは例えばすでに４０ＭＨｚに達しており、この転送クロックをさらに高い周波数にするには、従来のメモリカードの伝送路を大幅に見直す必要がありメモリカードのコストアップが避けられないという問題がある。
よって、従来のメモリカードとの互換性を保持しつつデータ転送速度の向上を図る上で有利なメモリカードを提供するためには、転送できるデータのビット幅を増やし例えば８ビットにすることが提案されている。
例えば、図１３に示すように、メモリスティック２００では、接片の一部を２分割することによって、データ通信用として４ビット分（ＤＡＴＡ４〜ＤＡＴＡ７）の接片（接片１１〜１４）を増やしている。
この場合、各接片に割り当てられる信号は図１５に示すようになっている。
また、図１４に示すように、マルチメディアカード３００においても、データ通信用として４ビット分（ＤＡＴ４〜ＤＡＴ７）の接片（接片１０〜１３）を増やしている。
この場合、各接片に割り当てられる信号は図１５に示すようになっている。
なお、マルチメディアカード３００の場合の接片と信号の関係は以下の通りである。
接片１はデータ信号ＤＡＴ３、接片７〜１３はそれぞれデータ信号ＤＡＴ０〜ＤＡＴＡ２、ＤＡＴ４〜ＤＡＴ７の入出力を行う信号端子である。
接片２はコマンド（ＣＭＤ）の入力端子である。
接片３、６はグランドレベル（ＶＳＳ）に接続されるグランド端子である。
接片４は電源ＶＤＤが入力される電源端子である。
接片５はクロック信号ＣＬＫが入力される信号端子である。

このように、４ビットパラレル通信と８ビットパラレル通信に切り換え可能が可能な既存のメモリカード（メモリスティックやマルチメディアカード）と同様に、４ビットパラレル通信と８ビットパラレル通信に切り換え可能が可能なメモリカード１００について説明する。
図１６は第９の実施の形態におけるメモリカード１００の構成を示すブロック図である。
メモリカード１００の第１の接片は接片２乃至１０と接片１３乃至１６の合計１４個設けられており、第２の接片は、接片１１、１２の２個設けられている。
メモリカード１００のコントローラ２４には、第１乃至第４のインターフェース２４２０Ａ、２４２０Ｂ、２４２０Ｃ、２４２０Ｄが設けられている。
第１のインターフェース２４２０Ａはメモリスティックの４ビットパラレル転送モードに対応している。
第２のインターフェース２４２０Ｂはメモリスティックの８ビットパラレル転送モードに対応している。
第３のインターフェース２４２０Ｃはマルチメディアカードの４ビットパラレル転送モードに対応している。
第４のインターフェース２４２０Ｄはマルチメディアカードの８ビットパラレル転送モードに対応している。
選択部２４０２Ｃは、切り換え信号生成部２６から供給される切り換え信号Ｓ１に基づいて、各接片２乃至１０を第１乃至第４のインターフェース２４２０Ａ、２４２０Ｂ、２４２０Ｃ、２４２０Ｄのうちの何れか１つを選択するように構成されている。
この場合、第２の接片１１、１２に供給される選択信号Ｄ１、Ｄ２は４種類のインターフェースに対応して４通りの情報を識別する必要がある。したがって、選択信号Ｄ１、Ｄ２は２ビットの信号で供給されることになる。
なお、第９の実施の形態においては、切り換え信号生成部２６および選択部２４２０Ａ〜２４２０Ｄによって特許請求の範囲のインターフェース選択手段が構成されている。
第９の実施の形態によれば、第１の実施の形態と同様の作用効果を奏することは無論のこと、メモリカード１００のインターフェースとして、メモリカード１００と外部装置との間でなされるデータ転送のビット幅が異なるものが複数種類存在している場合にも対応することができる。
なお、データ転送のビット幅や既存のメモリカードの種類は上述のものに限定されないことは無論である。
また、第９の実施の形態においても、第２、第３の実施の形態と同様に、信号分離部２８やデータ通信部３０を設ける構成としてもよいことは無論である。

（第１０の実施の形態）
次に第１０の実施の形態について説明する。
第１０の実施の形態は、２つのインターフェースのそれぞれに対応して第１の接片を独立して設けたものである。
図１７は第１０の実施の形態におけるメモリカード１００の斜視図、図１８は第１０の実施の形態におけるメモリカード１００の構成を示すブロック図、図１９はインターフェースがメモリスティックとマルチメディアカードに対応している場合における各接片と信号の対応を示す説明図、図２０はインターフェースがメモリスティックとＳＤカードに対応している場合における各接片と信号の対応を示す説明図である。

図１７に示すように、メモリカード１００には、一方のインターフェース、本実施の形態では、メモリスティックのインターフェースでデータ通信を行うための第１の接片２〜１０およびデータ通信部３０に接続された第２の接片１１、１２が保持体２０の下面のうち前方に位置する一辺２００２に沿って直線状に並べられて配置され、保持体２０の下面に複数の第１の接片２〜１０および第２の接片１１、１２により前列が構成されている。
さらに、他方のインターフェース、本実施の形態では、マルチメディアカードのインターフェースでデータ通信を行うための第１の接片２´〜１０´が保持体２０の下面のうち後方に位置する一辺２００４に沿って直線状に並べられて配置され、保持体２０の下面に複数の第１の接片２´〜１０´により後列が構成されている。
そして、図１９（Ａ）に示すように、これら第１の接片２〜１０、２´〜１０´にそれぞれ信号が割り当てられている。

ここで、マルチメディアカードの場合の接片と信号について説明する。
接片９´、１０´、２´、３´はそれぞれデータ信号ＤＡＴ０、ＤＡＴ１、ＤＡＴ２、ＤＡＴ３の入出力を行う信号端子である。
接片４´はコマンド（ＣＭＤ）の入力端子である。
接片５´はグランドレベル（ＶＳＳ）に接続されるグランド端子である。
接片６´、７´は電源ＶＤＤ１、ＶＤＤ２が入力される電源端子である。
接片８´はクロック信号ＣＬＫが入力される信号端子である。

図１８に示すように、一方の第１の接片２〜１０は第１のインターフェース部２４０２Ａに接続され、他方の第１の接片２´〜１０´は第２のインターフェース部２４０２Ｂに接続されている。
コントローラ２４には、電源識別部２４３０が設けられている。
電源識別部２４３０は、一方の第１の接片２〜１０のうち、電源端子（Ｖｃｃ）を構成する接片９と、他方の第１の接片２´〜１０´のうち、電源端子（ＶＤＤ）を構成する接片４´に接続され、何れの接片に電源が供給されたかを識別しその識別結果に基づいては第１のインターフェース部２４０２Ａと第２のインターフェース部２４０２Ｂの何れか一方を選択して動作させるものである。
具体的には、電源識別部２４３０は、一方の第１の接片９に電源が供給された場合には第１のインターフェース部２４０２Ａを動作させ、他方の第１の接片４´に電源が供給された場合には第２のインターフェース部２４０２Ｂを動作させるように構成されている。
また、第１０の実施の形態では、第２の接片１１、１２は、インターフェースの選択に用いられることなく、データ通信部３０によるデータ通信のためにのみ使用される。
なお、第１０の実施の形態においては、電源識別部２４３０によって特許請求の範囲のインターフェース選択手段が構成されている。

このような構成によれば、メモリカード１００を外部装置のメモリカードスロットに装着した際に、電源供給の接片である第１の接片９あるいは第１の接片４´の何れかに電源が供給されることで、メモリスティックのインターフェースあるいはマルチメディアカードのインターフェースの何れかが選択され、メモリカード１００のインターフェースが外部装置のインターフェースと合致される。
したがって、前記選択されたインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と外部装置との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。

第１０の実施の形態によれば、インターフェース毎に設けた電源供給用の第１の接片の何れに電源が供給されたかに基づいてインターフェースを選択し、前記選択したインターフェースによって前記データ通信を行うようにした。
したがって、第１の実施の形態と同様に、メモリカードを外部装置のメモリカード用スロットに差し込むだけで、外部装置のインターフェースと合致するインターフェースがメモリカード側で選択されるので、利便性を向上させる上で有利となる。
また、インターフェース切り換え用のスイッチをメモリカードに設けたり、外部装置のメモリカード用スロットに前記スイッチを操作するための構造を設けたりする必要がないのでコストダウンを図る上でも有利となる。

なお、このようなメモリカード１００を、既存のメモリカード用のスロット、例えば、メモリスティック用のスロットあるいはマルチメディアカード用のスロットに装着するためのカードアダプタに装着して使用するにあたっては、メモリカード１００における第１の接片２〜１０、２´〜１０´と、前記カードアダプタの接片とをリード線などで接続する必要がある。
この際、メモリカード１００における第１の接片２〜１０、２´〜１０´に割り当てられた信号の配列の順番と、前記カードアダプタの接片に割り当てられた信号の配列の順番とが入れ違うと前記リード線の配線が交差するなどして複雑になり製造コストを低減する上で不利となる。
したがって、メモリカード１００の接片の配列の順番が前記カードアダプタの接片の順番となるべく同じように構成することが望ましい。

例えば、図１９（Ａ）は、メモリカード１００をカードアダプタに挿入する場合、何れのインターフェースを用いる場合であっても常に一方の第１の接片２〜１０をカードアダプタに向けて挿入するようにメモリカード１００およびカードアダプタを構成した場合の例を示している。
この場合、メモリカード１００の接片の配列の順番が前記カードアダプタの接片の順番とほぼ合致するように構成されている。
図１９（Ｂ）は、メモリカード１００をカードアダプタに挿入する場合、一方のインターフェースを用いる場合には一方の第１の接片２〜１０をカードアダプタに向けて挿入し、かつ、他方のインターフェースを用いる場合には他方の第１の接片２´〜１０´をカードアダプタに向けて挿入するようにメモリカード１００およびカードアダプタを構成した場合の例を示している。
すなわち、図１９（Ｂ）に示すように、他方のインターフェースに対応する第１の接片２´〜１０´の配列の順番を図１９（Ａ）とは逆にしている。
この場合、何れの方向でメモリカード１００をカードアダプタに挿入しても、メモリカード１００の接片の配列の順番が前記カードアダプタの接片の順番とほぼ合致するように構成されている。

また、第１０の実施の形態では、インターフェースがメモリスティックとマルチメディアカードに対応している場合について示したが、図２０（Ａ）に示すように、インターフェースがメモリスティックとＳＤカードに対応している場合にも無論適用可能である。
なお、図２０（Ｂ）は、図１９（Ａ）の場合と同様に、他方のインターフェースに対応する第１の接片２´〜１０´の配列の順番を図２０（Ａ）とは逆にした例を示す。

（第１１の実施の形態）
次に第１１の実施の形態について説明する。
第１１の実施の形態は、第１の実施の形態と同様に、第１の接片２〜１０を複数のインターフェースで共通に使用する場合において、特定の接片の電位をインターフェースの選択に応じて制御するものである。
メモリスティックとマルチメディアカードの２種類のインターフェースの何れかを選択する場合、第１の接片のうち、電源、グランド、クロックを入力するための接片は共通端子とすることができる。
また、メモリスティックのインターフェースでのバスステート信号ＢＳ入力用の接片と、マルチメディアカードのインターフェースでのコマンド（ＣＭＤ）入力用の接片とは共通端子とすることができる。
また、４ビット分のデータ信号用の４つの接片も共通端子とすることができるが、マルチメディアカードでは、データ信号ＤＡＴ３用の接片を、ＳＰＩモードというシリアル転送モードをサポートするための信号入力端子としても使用している。
すなわち、このデータ信号ＤＡＴ３用の接片は、ＳＰＩモードセレクト端子としても利用される。そして、マルチメディアカードの仕様では、ＳＰＩモードセレクト端子に入力される信号に含まれるノイズによる誤動作を防止し、確実に「Ｈ」レベルとする目的で、プルアップ抵抗の設置が規定されている。
したがって、図４を流用して説明すると、コントローラ２４には、マルチメディアカードのインターフェースが選択された場合には、データ信号ＤＡＴ３用の接片に不図示のプルアップ抵抗を接続し、メモリスティックのインターフェースが選択された場合にはデータ信号ＤＡＴ３用の接片と前記プルアップ抵抗を非接続とする機能が必要となる。
このような機能は、例えば、データ信号ＤＡＴ３用の接片と電源ＶＣＣの接片との間に直列に接続されたプルアップ抵抗およびスイッチと、切り換え信号Ｓ１に基づいて前記スイッチのオンオフを行うプルアップ抵抗制御手段とを設けることによって実現できる。
あるいは、データ信号ＤＡＴ３用の接片と電源ＶＣＣの接片との間に直列に接続されたプルアップ抵抗およびスイッチと、マルチメディアカードのインターフェースにおけるコマンド入力用の接片を介して外部装置から供給されるコマンドに基づいて前記スイッチのオンオフを行うプルアップ抵抗制御手段とを設けることによって実現できる。

（第１２の実施の形態）
次に第１２の実施の形態について説明する。
第１２の実施の形態は、本発明のメモリカード１００が装着されることで既存のメモリカードと同様に使用できるカードアダプタである。
図２１はメモリスティック用のカードアダプタの説明図、図２２はマルチメディアカード用のカードアダプタの説明図、図２３はＳＤカード用のカードアダプタの説明図、図２４はＳＤカード用のカードアダプタの変形例の説明図である。

説明の都合上、図４を流用して説明すると、第１２の実施の形態では、メモリカード１００の切り換え信号生成部２６は、第２の接片１１に供給されるインターフェース選択信号Ｄ１が「Ｈ」である場合に、メモリスティック用のインターフェースで外部装置との間のデータ通信を行う第１のインターフェース部２４０２Ａを選択するための切り換え信号Ｓ１を選択部２４０２Ｃに供給する。
また、切り換え信号生成部２６は、第２の接片１１に供給されるインターフェース選択信号Ｄ１が「Ｌ」である場合に、マルチメディアカード用およびＳＤカード用のインターフェースで外部装置との間のデータ通信を第２のインターフェース部２４０２Ｂを選択するための切り換え信号Ｓ１を供給するように構成されている。
したがって、第２の接片１１のみを用いてインターフェースの選択を行うようになっている。

図２１に示すように、カードアダプタ４００はメモリスティック用のカードアダプタであり、ケース４２０の一側に１０個の接片４０１〜４１０が配列されている。
カードアダプタ４００はメモリカード１００が装脱可能に装着されるように構成されており、メモリカード１００が装着された状態でメモリカード１００の第１の接片２〜１０と、カードアダプタ４２０の接片４０１〜４０９とを電気的に接続する不図示の配線が設けられている。
また、カードアダプタ４００には、メモリカード１００の第２の接片１１、１２に接続する接片は設けられていない。
したがって、このままの状態でメモリカード１００をカードアダプタ４００に装着し、カードアダプタ４００を外部装置のカードスロットに装着してもメモリカード１００の第２の接片１１、１２にインターフェース選択信号を供給することはできない。
そこで、カードアダプタ４００には、メモリカード１００が装着された状態で第２の接片１１とカードアダプタ４００の電源ＶＣＣに接続される接片４０９とを電気的に接続する配線４３０が設けられている。
このため、メモリカード１００をカードアダプタ４００に装着し、カードアダプタ４００を外部装置のカードスロットに装着すると、メモリカード１００の第２の接片１１には配線４３０を介して電源ＶＣＣが印加される。
したがって、切り換え信号生成部２６は、第２の接片１１に電源ＶＣＣ、すなわち「Ｈ」の信号が供給されるので、メモリスティック用のインターフェースで外部装置との間のデータ通信を行う第１のインターフェース部２４０２Ａを選択するための切り換え信号Ｓ１を選択部２４０２Ｃに供給する。
これにより、メモリカード１００のインターフェースが外部装置のインターフェースと合致される。
したがって、メモリスティック用のインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と外部装置との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。
なお、切り換え信号生成部２６が入力端子の開放時（ハイインピーダンス時）に、「Ｈ」の信号が入力された場合と同様の動作をする場合には、図２１の配線４３０を省略して、第２の接片１１を開放状態としてもよい。

図２２に示すように、カードアダプタ５００は高速タイプのマルチメディアカード用のカードアダプタであり、ケース４２０の一側に接片５０１〜５１３が配列されている。
カードアダプタ５００はメモリカード１００が装脱可能に装着されるように構成されており、メモリカード１００が装着された状態でメモリカード１００の第１の接片２〜１０と、カードアダプタ５００の接片５０１〜５１３とを電気的に接続する不図示の配線が設けられている。
また、カードアダプタ５００には、メモリカード１００の第２の接片１１、１２に接続する接片は設けられていない。
したがって、このままの状態でメモリカード１００をカードアダプタ５００に装着し、カードアダプタ５００を外部装置のカードスロットに装着してもメモリカード１００の第２の接片１１、１２にインターフェース選択信号を供給することはできない。
そこで、カードアダプタ５００には、メモリカード１００が装着された状態で第２の接片１１とカードアダプタ５００のグランド端子に接続される接片５０３とを電気的に接続する配線５３０が設けられている。
このため、メモリカード１００をカードアダプタ５００に装着し、カードアダプタ５００を外部装置のカードスロットに装着すると、メモリカード１００の第２の接片１１には配線５３０を介してグランド電位ＶＳＳが印加される。
したがって、切り換え信号生成部２６は、第２の接片１１にランド電位ＶＳＳ、すなわち「Ｌ」の信号が供給されるので、マルチメディアカード用のインターフェースで外部装置との間のデータ通信を行う第２のインターフェース部２５０２Ｂを選択するための切り換え信号Ｓ１を選択部２５０２Ｃに供給する。
これにより、メモリカード１００のインターフェースが外部装置のインターフェースと合致される。
したがって、マルチメディアカード用のインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と外部装置との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。

図２３に示すように、カードアダプタ６００はＳＤカード用のカードアダプタであり、ケース４２０の一側に１０個の接片６０１〜６１０が配列されている。
なお、ＳＤカードの接片の形状や配列、信号の割り当てはマルチメディアカードとほぼ同一である。また、ＳＤカード用のインターフェースとマルチメディアカード用のインターフェースもほぼ同一である。
カードアダプタ６００はメモリカード１００が装脱可能に装着されるように構成されており、メモリカード１００が装着された状態でメモリカード１００の第１の接片２〜１０と、カードアダプタ４２０の接片６０１〜６０９とを一対一に電気的に接続する不図示の配線が設けられている。
また、カードアダプタ６００には、メモリカード１００の第２の接片１１、１２に接続する接片は設けられていない。
したがって、このままの状態でメモリカード１００をカードアダプタ６００に装着し、カードアダプタ６００を外部装置のカードスロットに装着してもメモリカード１００の第２の接片１１、１２にインターフェース選択信号を供給することはできない。
そこで、カードアダプタ６００には、メモリカード１００が装着された状態で第２の接片１１とカードアダプタ６００のグランド端子に接続される接片６０３とを電気的に接続する配線６３０が設けられている。
このため、メモリカード１００をカードアダプタ６００に装着し、カードアダプタ６００を外部装置のカードスロットに装着すると、メモリカード１００の第２の接片１１には配線６３０を介してグランド電位ＶＳＳが印加される。
したがって、切り換え信号生成部２６は、第２の接片１１にグランド電位ＶＳＳ、すなわち「Ｌ」の信号が供給されるので、マルチメディアカード用のインターフェースで外部装置との間のデータ通信を行う第２のインターフェース部２４０２Ｂを選択するための切り換え信号Ｓ１を選択部２４０２Ｃに供給する。
これにより、メモリカード１００のインターフェースが外部装置のインターフェースと合致される。
したがって、マルチメディアカード用のインターフェースに基づいて各種制御信号およびデータ信号の授受がメモリカード１００と外部装置との間で行われ、これにより記憶部２２に対するデータの書き込みおよび読み出しが正常に行われる。

なお、図２１乃至図２３では、２つの第２の接片１１，１２のうち、一方の第２の接片１１に与える信号がグランドレベルの信号か、電源かによってインターフェースの選択を行った。
しかしながら、以下に説明するように、２つの第２の接片１１，１２のどちらの接片にグランドレベルの信号が与えられるかに基づいてインターフェースの選択を行なうようにしてもよい。
図２４は、図２３のＳＤカード用のカードアダプタの変形例であり、メモリカード１００が少なくともマルチメディアカード用のインターフェースとＳＤカード用のインターフェースの２つのインターフェースを有している場合に用いられるものである。
すなわち、図４を流用して説明すると、コントローラ２４は、マルチメディアカード用のインターフェースで外部装置との間のデータ通信を行う第１のインターフェース部２４０２Ａと、ＳＤカード用のインターフェースで外部装置との間のデータ通信を行う第２のインターフェース部２４０２Ｂと、第１、第２のインターフェース部２４０２Ａ，２４０２Ｂを選択する選択部２４０２Ｃとを有している。
そして、切り換え信号生成部２６は、第２の接片１１にグランドレベルの信号が入力した場合には第１のインターフェース部２４０２Ａを選択し、第２の接片１２にグランドレベルの信号が入力した場合には第２のインターフェース部２４０２Ｂを選択するための切り換え信号Ｓ１を選択部２４０２Ｃに供給する。
このような構成によれば、メモリカード１００を図２２のカードアダプタ５００に装着すれば、メモリカード１００でマルチメディアカードのインターフェースが選択され、また、メモリカード１００を図２４のカードアダプタ６００に装着すれば、メモリカード１００でＳＤカードのインターフェースが選択される。
なお、図２４では、２つの第２の接片１１，１２のどちらの接片にグランドレベルの信号が与えられるかに基づいてインターフェースの選択を行なったが、２つの第２の接片１１，１２に与える信号のレベルは任意であり、要するに信号のレベルはインターフェースの識別が行えればどのようなものであってもよいことは無論である。
なお、第１２の実施の形態においては、配線４３０、５３０、６３０によって特許請求の範囲の第２の接片に外部装置から供給される電源、または、グランド電位を供給する手段が構成されている。

このようなカードアダプタ４００、５００、６００によれば、外部装置が既存のメモリカード用のカードスロットしか有していない場合であっても、カードアダプタ４００、５００、６００に設けた配線４３０、５３０、６３０により、メモリカード１００の切り換え信号生成部２６にインターフェース選択信号と同等の信号を供給することができ、メモリカード１００の複数のインターフェースを選択して使用することができる。

なお、実施の形態では、メモリカード１００がメモリスティック、マルチメディアカード、ＳＤカードである場合について説明したが、メモリカード１００の形式はこれらに限定されるものではない。
また、実施の形態では、記憶部２２としてデータの書き換えが可能なフラッシュメモリを用いた場合について説明したが、本発明はこれに限定されるものではなく、記憶部２２はデータの書き込みおよび／または読み出しが行われるものであればよい。

（Ａ）はメモリカード１００の斜視図、（Ｂ）はメモリカード１００の上下を反転した状態で見た斜視図である。 （Ａ）は第１の実施の形態におけるメモリカード１００の下面図、（Ｂ）は（Ａ）のＢＢ断面図である。 メモリカード１００の構成を示すブロック図である。 メモリカード１００の構成の一例を示すブロック図である。 メモリカード１００の構成の他の例を示すブロック図である。 メモリカード１００の接片と信号名の対応を示す図である。 第２の実施の形態におけるメモリカード１００の構成を示すブロック図である。 （Ａ）乃至（Ｃ）は切り換え信号生成部２６に設けられた信号分離部の構成を示す回路図である。 メモリカード１００のデータ通信部３０の動作説明図である。 第４の実施の形態におけるメモリカード１００の構成を示すブロック図である。 第６の実施の形態におけるデータ通信部３０で利用可能な無線信号の周波数の説明図である。 （Ａ）〜（Ｃ）は切り換え信号生成部２６の構成を示す回路図である。 メモリスティックの斜視図である。 マルチメディアカードの平面図である。 メモリスティックとマルチメディアカードの接片と信号の対応を示す説明図である。 第９の実施の形態におけるメモリカード１００の構成を示すブロック図である。 第１０の実施の形態におけるメモリカード１００の斜視図である。 第１０の実施の形態におけるメモリカード１００の構成を示すブロック図である。 インターフェースがメモリスティックとマルチメディアに対応している場合における各接片と信号の対応を示す説明図である。 インターフェースがメモリスティックとマルチメディアカードに対応している場合における各接片と信号の対応を示す説明図である。 メモリスティック用のカードアダプタの説明図である。 マルチメディアカード用のカードアダプタの説明図である。 ＳＤカード用のカードアダプタの説明図である。 ＳＤカード用のカードアダプタの変形例の説明図である。

符号の説明

１００……メモリカード、２〜１０……第１の接片、１１、１２……第２の接片、２０……保持体、２２……記憶部、２４……コントローラ。

Claims (14)

1. 保持体と、
   前記保持体に配置され、データの書き込みおよび／または読み出しが可能な記憶部と、
   前記保持体に配置され、前記記憶部との第１のデータ通信を行うために通信相手の外部装置と接続可能な第１の接片と、
   前記保持体に前記第１の接続とは別に配置された第２の接片と、
   前記保持体に配置され、前記第１の接片を介して外部装置との間で第１のデータ通信を行うことにより前記記憶部に対するデータの書き込みおよび／または読み出しを行うコントローラと、
   前記外部装置との間でデータ通信を行うための予め定められた複数種類のインターフェースと、
   前記複数種類のインターフェースから１つのインターフェースを選択するインターフェース選択手段と、
   を備え、
   前記第２の接片は、
   インターフェース選択信号および前記記憶部との前記第１のデータ通信とは別の第２のデータ通信用信号を供給可能であり、
   前記インターフェース選択手段は、
   前記第２の接片に供給される信号から、前記インターフェース選択信号を含むインターフェースの選択を指示する信号を切り分けて認識する機能を含み、当該選択を指示する信号に応じたインターフェースを選択し、
   前記コントローラは、
   前記インターフェース選択手段で選択されたインターフェースに基づいて前記第１の接片を介して前記第１のデータ通信を行う
   メモリカード。
2. 前記複数種類のインターフェース毎に設けられ前記外部装置との間での前記第１のデータ通信を司る複数種類のインターフェース部と、
   前記複数種類のインターフェース部と前記記憶部との間でデータをバッファする単一のデータバッファと、を含み、
   前記インターフェース選択手段は、
   前記インターフェースの選択を指示する信号に応じて前記複数種類のインターフェース部から１つのインターフェースを選択して前記第１の接片に接続する選択部を含む
   請求項１記載のメモリカード。
3. 前記複数種類のインターフェース毎に設けられ前記外部装置との間での前記第１のデータ通信を司る複数種類のインターフェース部と、
   前記複数種類のインターフェース部毎に設けられ前記インターフェース部と前記記憶部との間でデータをバッファするデータバッファと、を含み、
   前記インターフェース選択手段は、
   前記インターフェースの選択を指示する信号に応じて前記複数種類のインターフェース部から１つのインターフェースを選択して前記第１の接片に接続する選択部を含む
   請求項１記載のメモリカード。
4. 前記インターフェース選択手段は、
   前記インターフェースの選択を指示する信号に応じて切り換え信号を生成し、
   前記選択部は、
   前記切り換え信号に応じて前記複数種類のインターフェース部から１つのインターフェースを選択して前記第１の接片に接続する
   請求項２または３記載のメモリカード。
5. 前記インターフェースの選択を指示する信号は、論理信号のインターフェース選択信号であり、
   前記インターフェース選択手段は、
   前記第２の接片を介して入力される前記インターフェース選択信号の論理の状態に基づいて切り換え信号を生成する
   請求項４記載のメモリカード。
6. 前記インターフェース選択手段は、
   前記第２の接片に接続され、当該第２の接片を介して前記記憶部との前記第１のデータ通信とは別の第２のデータ通信を行うデータ通信部を含む
   請求項１から４のいずれか一に記載のメモリカード
7. 前記インターフェース選択手段は、
   前記データ通信部で受信されたコマンドに応じたインターフェースを選択する
   請求項６記載のメモリカード。
8. 前記データ通信部は、
   ２つの前記第２の接片に接続された外部のアンテナを介して電磁波による前記第２のデータ通信を行う
   請求項６または７記載のメモリカード。
9. 前記データ通信部は、
   ２つの前記第２の接片を介して接続された外部装置に対してプラス側のデータとマイナス側のデータとによる差動形式により前記データを送受信する前記第２のデータ通信を行う
   請求項６または７記載のメモリカード。
10. 前記第２の接片を介して入力するＡＣ成分の信号により、前記記憶部との前記第１のデータ通信とは別の第２のデータ通信を行うデータ通信部と、
    前記第２の接片に接続され、ＤＣ成分の信号とＡＤ成分の信号を分離する信号分離部と、を含み、
    前記第２の接片は、
    インターフェース選択信号が前記ＤＣ成分の信号として供給され、前記記憶部との前記第１のデータ通信とは別の第２のデータ通信用信号が前記ＡＣ成分の信号として供給され、
    前記信号分離部は、
    分離されたＡＣ成分の信号を前記データ通信部に供給し、
    分離されたＤＣ成分の信号を前記インターフェース選択信号として前記インターフェース選択手段に供給し、
    前記インターフェース選択手段は、
    前記信号分離部により供給される前記インターフェース選択信号に応じたインターフェースを選択する
    請求項１から５のいずれか一に記載のメモリカード。
11. 前記データ通信部は、
    前記第２の接片に接続された外部のアンテナを介して互いに周波数が異なる複数種類の電磁波による前記第２のデータ通信を行い、
    前記インターフェース選択手段は、
    前記複数種類の電磁波のうちの１つの電磁波の前記第２のデータ通信で前記データ通信部に受信された信号に応じてインターフェースの選択を行う
    請求項８記載のメモリカード。
12. 保持体と、
    前記保持体に配置され、データの書き込みおよび／または読み出しが可能な記憶部と、
    前記保持体に配置され、前記記憶部との第１のデータ通信を行うために通信相手の外部装置と接続可能な第１の接片と、
    前記保持体に前記第１の接続とは別に配置され、ＡＣ成分の信号とＤＣ成分の信号が供給される第２の接片と、
    前記保持体に配置され、前記第１の接片を介して外部装置との間で前記第１のデータ通信を行うことにより前記記憶部に対するデータの書き込みおよび／または読み出しを行うコントローラと、
    前記外部装置との間でデータ通信を行うための予め定められた複数種類のインターフェースと、
    前記記憶部との前記第１のデータ通信とは別の第２のデータ通信を行うデータ通信部と、
    前記複数種類のインターフェースから１つのインターフェースを選択するインターフェース選択手段と、
    前記第２の接片に接続され、当該第２の接片に供給されるＡＣ成分の信号とＤＣ成分の信号を分離する信号分離部と、
    を備え、
    前記第２の接片は、
    インターフェース選択信号が前記ＤＣ成分の信号として供給され、前記記憶部との前記第１のデータ通信とは別の第２のデータ通信用信号が前記ＡＣ成分の信号として供給され、
    前記信号分離部は、
    分離されたＡＣ成分の信号を前記データ通信部に供給し、
    分離されたＤＣ成分の信号が前記インターフェース選択信号として前記インターフェース選択手段に供給し、
    前記インターフェース選択手段は、
    前記信号分離部により供給される前記インターフェース選択信号に応じたインターフェースを選択し、
    前記コントローラは、
    前記インターフェース選択手段で選択されたインターフェースに基づいて前記第１の接片を介して前記第１のデータ通信を行う
    メモリカード。
13. 保持体と、
    前記保持体に配置され、データの書き込みおよび／または読み出しが可能な記憶部と、
    前記保持体に配置され、前記記憶部との第１のデータ通信を行うために通信相手の外部装置と接続可能な第１の接片と、
    前記保持体に前記第１の接続とは別に配置された第２の接片と、
    前記保持体に配置され、前記第１の接片を介して外部装置との間で前記第１のデータ通信を行うことにより前記記憶部に対するデータの書き込みおよび／または読み出しを行うコントローラと、
    前記外部装置との間でデータ通信を行うための予め定められた複数種類のインターフェースと、
    前記第２の接片に接続され、前記記憶部との前記第１のデータ通信とは別の第２のデータ通信を行うデータ通信部と、
    前記複数種類のインターフェースから１つのインターフェースを選択するインターフェース選択手段と、
    を備え、
    前記第２の接片は、
    外部のアンテナと接続可能であり、
    前記データ通信部は、
    ２つの前記第２の接片を介して接続された外部のアンテナを介して互いに周波数が異なる複数種類の電磁波による前記第２のデータ通信を行い、
    前記インターフェース選択手段は、
    前記複数種類の電磁波のうちの１つの電磁波の前記第２のデータ通信で前記データ通信部に受信されたインターフェース選択信号を形成するコマンドに応じてインターフェースの選択を行う
    メモリカード。
14. 請求項５、１０、または１２に記載されたメモリカードが装脱されるカードアダプタであって、
    前記メモリカードが装着された際に、前記第２の接片に前記外部装置から電源電位またはグランド電位が供給される電源ライン、または、グランド電位ラインを接続し、当該第２の接片を所定の論理状態とする手段を備えた
    カードアダプタ。

Images