Nothing Special   »   [go: up one dir, main page]

JP4861200B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP4861200B2
JP4861200B2 JP2007005501A JP2007005501A JP4861200B2 JP 4861200 B2 JP4861200 B2 JP 4861200B2 JP 2007005501 A JP2007005501 A JP 2007005501A JP 2007005501 A JP2007005501 A JP 2007005501A JP 4861200 B2 JP4861200 B2 JP 4861200B2
Authority
JP
Japan
Prior art keywords
semiconductor element
insulator
power module
housing
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007005501A
Other languages
English (en)
Other versions
JP2008172120A (ja
Inventor
真大 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007005501A priority Critical patent/JP4861200B2/ja
Publication of JP2008172120A publication Critical patent/JP2008172120A/ja
Application granted granted Critical
Publication of JP4861200B2 publication Critical patent/JP4861200B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、パワーモジュールに関し、パワー半導体素子などの発熱が大きい半導体素子の配線構造および放熱手段に関する。
従来、第１のパワーモジュールとしては、図３Ａ,図３Ｂに示すものがある。図３Ａは従来のパワーモジュールの断面図を示し、図３Ｂは半導体素子が実装された部分の上面図を示している。このパワーモジュールは、ＭＯＳ(メタル・オキサイド・セミコンダクタ)−ＦＥＴ(電界効果トランジスタ)やＩＧＢＴ(絶縁ゲートバイポーラトランジスタ),ＦＲＤ(高速整流素子)などであって、外部導出端子１１２がインサート成型された樹脂製の筐体１１３をパッケージとして用いている。
また、上記筐体１１３の底部に配置されたＡlまたはＣu製の冷却板１０９上に、放熱性を向上するよう高熱伝導性セラミック等のフィラーを混合したエポキシ樹脂の絶縁層１０８を被覆し、さらに絶縁層１０８上にＣu等の導体部１０７にて回路を形成した構造の絶縁金属基板を用いている。
上記絶縁金属基板の導体部１０７上に半導体素子１０１を配置し、半導体素子１０１の裏面電極と導体部１０７を半田１０３により接合している。ここで、半導体素子１０１と絶縁金属基板の熱膨張差を補うため、半導体素子１０１と絶縁金属基板の中間程度の熱膨張率である図示しない導電体を半導体素子１０１と導体部７の間に積層する場合もある。
次に、半導体素子１０１の実装が完了した絶縁金属基板を接着剤により筐体１１３と接着し、半導体素子１０１、導体部１０７、筐体１１３の外部導出端子１１２をＡlボンディングワイヤ１１０,１１１により接続することにより内部配線を行う。
上記筐体１１３内は、半導体素子１０１およびＡlボンディングワイヤ１１０を保護するためにゲル１１５で封止されている。
また、ボンディングワイヤ１１０と半導体素子１０１の接合抵抗を減少するため、エミッタ(ソース)電極のボンディングワイヤを多数本に分けてボンディングをしたり、またボンディングワイヤの代わりにボンディングリボンやフレームリードによる半田接合が用いられたりしている場合もある。
上記パワーモジュール構造の場合、半導体素子１０１動作時に発生する熱は、封止樹脂の熱伝導率が０．１〜２Ｗ／ｍ・Ｋ程度と小さいため、主として絶縁金属基板を経て放熱される。
しかし、半導体素子の微細化やパッケージの小型化により、上記従来のパワーモジュールの構造では、十分な放熱をすることが困難となっている。
また、ボンディングリボンやフレームリードを用いた内部配線構造は、接合抵抗の低減および放熱性の向上に効果があるが、微小エリアの接合が困難であるため、大面積のエミッタ(ソース)電極に用いることが可能であっても、小面積のゲート電極は、ボンディングワイヤで接続する必要があり、プロセスの増加を招くことになる。
また、従来の第２のパワーモジュールとしては、半導体チップ上の電極パッドと導板をクリーム半田で固着することにより、放熱効率を向上させるものがある(例えば、特開２００１−３３２６６４号公報(特許文献１)参照)
しかしながら、この導板を放熱に用いたパワーモジュールでは、上記従来の第１のパワーモジュールと同様に、ゲート電極をボンディングワイヤで接続する必要があり、プロセスの増加を招く。
特開２００１−３３２６６４号公報
そこで、この発明の課題は、放熱性を向上しつつ、製造プロセスの増加を防ぐことができるパワーモジュールを提供することにある。
上記課題を解決するため、この発明のパワーモジュールは、
筐体と、
上記筐体に固定され、その筐体と内部空間を形成し、内側の面に導体部が設けられた基材と、
上記基材の上記内側の面に実装された半導体素子と、
上記筐体内に配置され、絶縁体とこの絶縁体に固定された２本以上のリード端子とを有する内部配線構造体と
を備え、
上記半導体素子の上記基材に面する面と反対の側の面に設けられた電極と上記基材の上記導体部とを、上記内部配線構造体の上記リード端子を介して接続すると共に、
上記リード端子と上記半導体素子との間の半田厚を調整するため、上記絶縁体の上記リード端子が固定された側に、上記半導体素子に向かって突出して上記半導体素子に接する突出部を設けたことを特徴とする。
上記構成のパワーモジュールによれば、絶縁体に内部配線に必要な複数のリード端子が予め接合された内部配線構造体を用いて、半導体素子の基材に面する面と反対の側の面に設けられた電極と基材の導体部とをそのリード端子を介して接続することによって、放熱性を向上しつつ、製造プロセスの増加を防ぐことができる。
例えば、上記絶縁体には、半導体素子の熱膨張率に近い熱膨張率でかつ熱伝度率の高い絶縁体材料を選ぶ。また、上記絶縁体とリード端子は、ろう付け,焼成等により半導体素子と基材を半田付けするときのリフローに影響を受けない手段でリフロー前に接合する。そして、上記リード端子は、半導体素子および基材上に接合させるときに半導体素子上の各電極と基板上の導体を配線できるよう適切な配置とする。そうして、リード端子の接合部分(半導体素子の電極側および基材の導体部側)には、半導体素子と基材の接合に使用する半田と同じ成分の半田をめっき、ディップ等により被覆する。それにより、半導体素子と基材を半田接合するときに内部配線構造体を積層しておき、同時にリフローすることによりプロセスの増加を防ぐことができる。
また、上記絶縁体のリード端子が固定された側に設けた突出部が、半導体素子に向かって突出して半導体素子に接することにより、リード端子と半導体素子との間の半田厚を調整するので、リフローしたときに突出部の下端が半導体素子の表面に接触する位置までしか半田が押しつぶされることがなく、ショートを防止できる。
また、一実施形態のパワーモジュールでは、上記絶縁体に高熱伝導率の絶縁体材料を用いた。
上記実施形態によれば、上記絶縁体に高熱伝導率の絶縁体材料を用いることによって、放熱効率をさらに向上できる。
また、一実施形態のパワーモジュールでは、上記絶縁体に上記半導体素子の熱膨張率に近い熱膨張率の絶縁体材料を用いた。
上記実施形態によれば、上記絶縁体に半導体素子の熱膨張率に近い熱膨張率の絶縁体材料を用いることによって、リフロー等による熱の影響を防止できる。
また、一実施形態のパワーモジュールでは、
上記筐体の開口部に配置され、外部に一部が露出した高熱伝導率の放熱部を有する蓋を備え、
上記蓋の上記放熱部と上記絶縁体が接する。
上記実施形態によれば、蓋に高熱伝導率の材料で構成された放熱部を外部に一部が露出ように設けて、その放熱部が絶縁体と接触する構造とすることにより、さらに効率よく外部に放熱することができる。
以上より明らかなように、この発明のパワーモジュールによれば、放熱性を向上しつつ、製造プロセスの増加を防ぐことができるパワーモジュールを実現することができる。
以下、この発明のパワーモジュールを図示の実施の形態により詳細に説明する。
〔第１実施形態〕
図１Ａはこの発明の第１実施形態のパワーモジュールの断面図を示し、図１Ｂは上記パワーモジュールの半導体素子実装部分の上面図を示している。また、図１Ｃは図１Ａに示すＡ部分のリフロー前の状態の拡大図を示し、図１Ｄは図１Ａに示すＡ部分のリフロー後の状態の拡大図を示している。
この第１実施形態のパワーモジュールは、図１Ａに示すように、樹脂製の筐体１３と、上記筐体１３に固定され、筐体１３と共に内側空間を形成し、内側の面に導体部７が設けられた絶縁金属基板２０と、上記絶縁金属基板２０の内側の面に実装された半導体素子１と、上記筐体１３内に配置され、絶縁体５とその絶縁体５に固定されたリード端子４とを有する内部配線構造体３０とを備えている。上記絶縁金属基板２０は、筐体１３の底部に配置されたＡlまたはＣu製の冷却板９上に、高熱伝導性セラミック等のフィラーを混合したエポキシ樹脂の絶縁層８を被覆し、さらにその絶縁層８上にＣu等の導体部７にて回路を形成したものである。
上記半導体素子１は、絶縁金属基板２０の導体部７上に半田３で接合されている。半導体素子１上面のゲート電極パッドおよびエミッタ(ソース)電極パッドは、リード端子４と半田２で接合されている。リード端子４と絶縁体５は、予めろう付けや焼成等によりリフローの影響を受けない方法で接合されている。絶縁体５は、高熱伝導率で熱膨張率の小さいＡlＮ,ＳiＣ,Ａl2Ｏ3等を選択するとよい。エミッタ(ソース)電極に接続されるリード端子４とゲート電極に接続されるリード端子４は絶縁された状態となっている。ゲート電極パッドとエミッタ(ソース)電極パッドが半田にぬれやすいＡuやＮi等で被覆されている場合は半田２のみで接合可能であるが、Ａl等の半田に濡れにくい材質である場合は、Ａuスタッドバンプを各電極パッドにボンディングし、その電極パッドを介して半田２にて接合可能である。
上記リード端子４の半導体素子１と反対側の末端は、絶縁金属基板２０の導体部７に半田６で接合される。
上記半導体素子１と絶縁金属基板２０との間の半田およびリード端子４と半導体素子１および絶縁金属基板２０との間の半田は、同一成分のものを選ぶことにより同時リフローを行うことが可能である。
ここで、半田材として半田ペーストを用いると、残渣による腐食や洗浄による損傷が信頼性上問題となるため、半導体素子１と絶縁金属基板２０の接合には、フラックスレスの半田プリフォーム材を使用し、内部配線構造体３０と半導体素子１および絶縁金属基板２０の半田２,６は、予めリード端子４にめっき、プリコートやディップ等によりフラックスのない状態で被覆しておくとよい。この場合、リフローはフラックスレスで行うため、還元雰囲気中で行う必要がある。また、フラックスによりタック(仮付け)させることができないため、治具により各材料を位置決め、保持する必要がある。リフローのとき、半導体素子１と内部配線構造体３０の接合を確実とするため、重りまたは治具により絶縁体５上から下方に圧力をかけておく。このとき、圧力はリード端子４の反発力より大きくする必要がある。この圧力により、溶融した半田に内圧がかかり、内部ボイドを外部に放出させる作用が働く。しかし、圧力が過剰であるとリード端子４に被覆した半田２が溶融したときに押しつぶされてショートすることが考えられる。
これを防ぐため、図１Ｃの如く半田厚が適切となるよう絶縁体５に突出部Ｂを設けておく。この突出部Ｂにより半田をリフローしたとき、図１Ｄのように突出部Ｂの下端が半導体素子１の表面に接触する位置までしか押しつぶされることがなく、ショートを防止することができる。突出部Ｂの高さについて、放熱性は薄い方が良好となるがあまりに薄いと半田が溶融したときに流動性が悪くなり、内部にボイドが残留するため、半田厚が５０〜１００μｍとなるよう設計する。
なお、図１Ｃ,図１Ｄでは、絶縁体５に突出部Ｂを１つ設けているが、突出部は複数設けてもよい。
そして、表面実装および内部配線を完了した絶縁金属基板２０は、筐体１３と接着材で固着され、絶縁金属基板２０の導体部７と外部導出端子１２はボンディングワイヤ１０により接合される。
次に、筐体１３の内部をゲル１６で封止し、さらに筐体１３の開口部に樹脂製の蓋１４を固定することにより本パワーモジュールの組み立てが完了する。
上記第１実施形態によれば、高熱伝導率の絶縁体５に予め必要な数のリード端子４を接合してある内部配線構造体３０を用いることにより、ボンディングワイヤよりも接合面積を増やすことが可能となり、放熱効率が向上しつつ、半導体素子１と絶縁金属基板２０および内部配線構造体３０のリフローを同時に行うことにより半田付けするので、プロセスを増加することなく対応可能となる。
また、上記絶縁体５に高熱伝導率の絶縁体材料を用いることによって、放熱効率をさらに向上できる。
また、上記絶縁体５に半導体素子１の熱膨張率に近い熱膨張率の絶縁体材料を用いることによって、リフロー等による熱の影響を防止することができる。
また、図１Ｃ, 図１Ｄに示すように、絶縁体５のリード端子４が固定された側に設けた突出部Ｂが、半導体素子１に向かって突出していることにより、リード端子４と半導体素子１との間の半田厚を調整するので、リフローしたときに突出部Ｂの下端が半導体素子１の表面に接触する位置までしか半田が押しつぶされることがなく、ショートを防止することができる。
〔第２実施形態〕
図２はこの発明の第２実施形態のパワーモジュールの断面図を示している。
この第２実施形態のパワーモジュールは、第１実施形態のパワーモジュールと同様に、樹脂製の筐体１３と絶縁金属基板２０の接着、ワイヤボンディングまで行うが、ゲル封止するときに、内部配線構造体３０の絶縁体５上面が露出するように封止する。蓋１４の一部を高熱伝導率の材料からなる放熱部の一例としての放熱板１６とし、この部分が内部配線構造体３０に接する構造とすることにより、放熱効率をさらに高めることが可能である。
上記第２実施形態によれば、高熱伝導率の絶縁体５に予め必要な数のリード端子４を接合してある内部配線構造体３０を用いることにより、ボンディングワイヤよりも接合面積を増やすことが可能となり、放熱効率が向上しつつ、半導体素子１と絶縁金属基板２０および内部配線構造体３０のリフローを同時に行うことにより半田付けするので、プロセスを増加することなく対応可能となる。
また、上記絶縁体５に高熱伝導率の絶縁体材料を用いることによって、放熱効率をさらに向上できる。
また、上記絶縁体５に半導体素子１の熱膨張率に近い熱膨張率の絶縁体材料を用いることによって、リフロー等による熱の影響を防止することができる。
この発明の具体的な実施の形態について説明したが、この発明は上記第１,第２実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
図１Ａはこの発明の第１実施形態のパワーモジュールの断面図である。 図１Ｂは上記パワーモジュールの半導体素子実装部分の上面図である。 図１Ｃは図１Ａに示すＡ部分のリフロー前の状態の拡大図である。 図１Ｄは図１Ａに示すＡ部分のリフロー後の状態の拡大図である。 図２はこの発明の第２実施形態のパワーモジュールの断面図である。 図３Ａは従来の第１のパワーモジュールの断面図である。 図３Ｂは上記パワーモジュールの半導体素子実装部分の上面図である。
１…半導体素子
２,３,６…半田
４…リード端子
５…絶縁体
７…導体部
８…絶縁層
９…冷却板
１０,１１…ボンディングワイヤ
１２…外部導出端子
１３…筐体
１４…蓋
１５…ゲル
１６…放熱板
２０…絶縁金属基板
３０…内部配線構造体

Claims (4)

  1. 筐体と、
    上記筐体に固定され、その筐体と内部空間を形成し、内側の面に導体部が設けられた基材と、
    上記基材の上記内側の面に実装された半導体素子と、
    上記筐体内に配置され、絶縁体とこの絶縁体に固定された２本以上のリード端子とを有する内部配線構造体と
    を備え、
    上記半導体素子の上記基材に面する面と反対の側の面に設けられた電極と上記基材の上記導体部とを、上記内部配線構造体の上記リード端子を介して接続すると共に、
    上記リード端子と上記半導体素子との間の半田厚を調整するため、上記絶縁体の上記リード端子が固定された側に、上記半導体素子に向かって突出して上記半導体素子に接する突出部を設けたことを特徴とするパワーモジュール。
  2. 請求項１に記載のパワーモジュールにおいて、
    上記絶縁体に高熱伝導率の絶縁体材料を用いたことを特徴とするパワーモジュール。
  3. 請求項１に記載のパワーモジュールにおいて、
    上記絶縁体に上記半導体素子の熱膨張率に近い熱膨張率の絶縁体材料を用いたことを特徴とするパワーモジュール。
  4. 請求項１乃至３のいずれか１つに記載のパワーモジュールにおいて、
    上記筐体の開口部に配置され、外部に一部が露出した高熱伝導率の放熱部を有する蓋を備え、
    上記蓋の上記放熱部と上記絶縁体が接することを特徴とするパワーモジュール。
JP2007005501A 2007-01-15 2007-01-15 パワーモジュール Expired - Fee Related JP4861200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007005501A JP4861200B2 (ja) 2007-01-15 2007-01-15 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007005501A JP4861200B2 (ja) 2007-01-15 2007-01-15 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2008172120A JP2008172120A (ja) 2008-07-24
JP4861200B2 true JP4861200B2 (ja) 2012-01-25

Family

ID=39699917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007005501A Expired - Fee Related JP4861200B2 (ja) 2007-01-15 2007-01-15 パワーモジュール

Country Status (1)

Country Link
JP (1) JP4861200B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282677B (zh) * 2014-11-05 2017-02-15 成都晶川电力技术有限公司 一种快恢复二极管模块
JP6447782B2 (ja) 2016-11-22 2019-01-09 千住金属工業株式会社 はんだ付け方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710748A (en) * 1980-06-23 1982-01-20 Kenji Sakata Variable venturi type carburettor
JPH02137357A (ja) * 1988-11-18 1990-05-25 Fujitsu Ltd 気密封止型パッケージ
JPH04180640A (ja) * 1990-11-15 1992-06-26 Nec Yamagata Ltd 半導体素子の配線方法
JPH0855947A (ja) * 1994-08-09 1996-02-27 Sony Corp 半導体装置とリードフレーム及びこれを用いたリード接合方法
JP2000156439A (ja) * 1998-11-20 2000-06-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2001332664A (ja) * 2000-05-24 2001-11-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR100632459B1 (ko) * 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2008172120A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
JP4499577B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
US8466548B2 (en) Semiconductor device including excess solder
US20060056213A1 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
CN109314063B (zh) 电力用半导体装置
US8198712B2 (en) Hermetically sealed semiconductor device module
JPWO2016136457A1 (ja) パワーモジュール
JP4254527B2 (ja) 半導体装置
JP6206494B2 (ja) 半導体装置
JP2019040971A (ja) 半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
KR102199360B1 (ko) 반도체 패키지
JP6150866B2 (ja) 電力半導体装置
JP2017123360A (ja) 半導体モジュール
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
JP2010287726A (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
JP4861200B2 (ja) パワーモジュール
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP2018182131A (ja) 半導体装置および半導体装置の製造方法
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP2021141237A (ja) 半導体装置
JP2004048084A (ja) 半導体パワーモジュール
KR102684854B1 (ko) 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees