JP4854746B2 - ベクトルグラフィックハードウエアにおけるバッファ管理 - Google Patents

Description

本発明は一般にバッファ管理、特に、ベクトルグラフィックハードウエアでのバッファ管理に関する。

近年、ベクトルグラフィックシステムおよびアルゴリズムがエラーに強く、正確な可視化を達成するために開発され、計算機支援設計（ＣＡＤ）やグラフィックアプリケーションなどの分野で要求されるソフトウエアアプリケーションに使用されてきた。
ベクトルグラフィックを使用する利点はグラフィックの品質を失うことなく、より大きなグラフ作成が出来るスケーラビリティを含んでいる。
図面または設計図作成におけるベクトルは通常、出発点、方向および長さまたは終点をもっている。
このようにして、１本の線は他の方法のように線の各ピクセルを示すよりは少ない情報を持つベクトルグラフィックを使用して表現できる。
さらに、ベクトルは１本の直線である必要はなく、例えば曲線を定義する追加の情報を含んだ曲線などにも使用できる。
対応するグラフィックアプリケーションの実行中に使用される対応するフォーマット、対応するグラフィック情報を記憶するファイルフォーマット、ベクトルグラフィックの基本および使用されるソフトウエアアプリケーションなどは既知であり、ここでは詳細は説明しない。

さらに、ここに参考文献として組み込まれ、ハードウエアアクセレレート２次元ベクトルおよびラスタグラフィックアプリケーション用のアプリケーションプログラミングインタフェース（ＡＰＩ）を含む、２００５年７月２８日のＫｈｒｏｎｏｓグループによるＯｐｅｎＶＧ１．０標準のようないくつかのグラフィック標準が開発されている。
この標準は複雑な２次元グラフィックアプリケーション用の、デバイスに無関係でベンダーにも偏らないインタフェースを提供する一方で、デバイス製造者が腕時計、マイクロプロセッサベースのデスクトップシステム、サーバマシンなどに渡るデバイス上でハードウエアアクセレレーションを提供することを可能にする。

この標準はラスタ化、多角形の塗りつぶしなどのためにハードウエアおよび／またはソフトウエアドライバによって実現できる一式の関数用のインタフェースを提供する。
この標準には２つの異なった塗りつぶしルールであるノンゼロおよび奇数／偶数ルールが実装されており、標準の７２ページに説明されている。
そのような塗りつぶし技術の基本的な原理は多角形の各辺は１つの方向を持っており、塗りつぶし手順が左側から辺に到達すると辺は上へ伸びているのか、下へ伸びているのかを塗りつぶし手順が検出するという事実を使用している。
辺が上へ伸びている場合には１つのカウンタが増加され、辺が下へ伸びている場合にはカウンタは減少される。
カウンタの値はスクリーン上の各ピクセル用のバッファに記憶される。
しかしながら、ピクセルはさらにサブピクセルに分割され、そこではカウンタの値は各サブピクセルの各ライン用に記憶されなければならず、より大きなバッファが必要となる。

上記の技術は例えば製造上の考慮、コスト上の考慮などからバッファサイズを制限する可能性のあるコンパクトなハードウエアの実現などに対して問題を提起する。
例えば、携帯端末装置が解像度１７６×２０８ピクセルのディスプレイを持っていたと仮定し、各ピクセルが１６×１６のサブピクセルに分割され、各ラインに対して８ビットのカウンタが使用されたとすると、５８５７２８バイトのバッファが必要となる。
しかしながら、携帯端末装置のグラフィックハードウエアアクセラレータ上に集積化するにはそのようなサイズのバッファは実用的ではないかもしれない。
さらに、例えば通常の製造技術の進展、より大きなグラフィック解像度の必要性などの理由で、グラフィックハードウエアアクセラレータにより多くのメモリを単に追加するだけでは実用的でないかもしれない。

１つの解は上述のバッファの実現のためにデバイスのメインメモリを使用することである。
しかしながら、そのような解はグラフィックアクセラレータとメインメモリ間の限られた帯域幅バス上のトラフィックの増加を生じる。

従って、上述のようにメインメモリとグラフィックアクセラレータ間のバス上のトラフィックを減少させる必要がある。

上記およびその他の問題が本発明の実施例によって取り組まれ、例としてハードウエアで実現されたベクトルグラフィックソリューションが提供されている。
実施例は特に携帯用デバイスアプリケーション、計算容量の少ないデバイスアプリケーション、メモリの少ないデバイスアプリケーションなどの計算機グラフィックアプリケーションなどを含む各種のグラフィックアプリケーションによって使用できる。

従って、本発明の実施例の中で、ベクトルグラフィックスプリミティブなどを処理するためのグラフィックプロセッサ、グラフィックプロセッサユニット、グラフィックプロセッサ用の関数ブロック、グラフィックデバイスなどが提供されている。
実施例は、サブピクセルのサンプリング点の各々に対する塗りつぶしルールの現行の状態を示す値を記憶するためのカウンタを含むことができる。
カウンタの値はメモリに記憶され、そのメモリはグラフィックプロセッサの内部メモリ、または例えばデバイスの通常のメモリである外部メモリでもよい。
実施例はさらに命令およびプリミティブを受取るバスを含むことができる。
メモリが内部メモリである場合、バスは一方向性でメモリが外部メモリである場合、バスはメモリへ要求を伝達するために双方向性である。
従って、メモリは各々のカウンタの値を記憶するために使用される。

実施例は、さらに各ピクセル用の少なくとも１つの指示ビット値を記憶するように取り決められた第１内部バッファを含むことができる。
通常、内部バッファは１ビットまたは２ビットの長さを持つ値を持っている。
しかしながら、必要に応じてこれとは異なったビット長を使用してもよい。
実施例は、さらに指示ビットの値を基にしてメモリからカウンタ値を読み出すか否かを決定するように取り決められた判別ロジックを含むことができる。
第１バッファの指示ビットはカウンタの値が変化しなかったことを示す値を含んでいる。
さらに第１バッファの指示ビットはカウンタの値がメモリから読み出されるべきであることを示す値を含んでおり、そのメモリは上述したように所定の実現形態にしたがって内部にあっても外部にあってもよい。

実施例は、各カウンタ用に制限された値を記憶するように取り決められた第２内部バッファを含むことができ、そして判別ロジックがさらに第２内部バッファからカウンタの値を読み出すか否かを決定するように取り決めることができる。
第１バッファの指示ビットはさらにそこから各カウンタの制限された値を読み出せる第２内部バッファの範囲を示す値を含むことができる。

１つの実施例では多角形をタイルで処理でき、そこでは有利には、使用される内部メモリは全スクリーンに対して割り当てられる必要がなく、スクリーンの一部だけに割り当てられる。
タイルのサイズは３２×３２ピクセルであり得る。
さらなる実施例では、そのようなサイズは特定の実施形態に依存して選択でき、ハードウエアの当業者によって理解されるように、内部メモリ、内部バッファなど用には各種の他のハードウエアアーキテクチャが使用できる。

有利には、実施例はバスを経由してアドレスされる外部メインメモリよりも高速なグラフィックプロセッサの内部メモリを使用することによってグラフィックアクセラレータと外部メインメモリ間のバスのトラフィックを減少させるために使用できる。
実施例はグラフィックプロセッサ内部の第１バッファおよび第２内部バッファ内のカウンタ情報を含み、有利にはすべてのピクセルごとにメインメモリへアドレスする必要がなく、上述した問題を解決するために通常のアプローチよりも有益で高速な解を結果としてもたらす。
さらに、実施例では、第１バッファおよび第２内部バッファはサイズを減少でき、有利にグラフィックプロセッサの中へのバッファの集積を可能にし、結果として製造コストを最小にしている。

さらに他の側面で、本発明の特徴および利点は本発明を実施することを意図した最良の実施例を含むいくつかの実施例および実施形態を例示する次の詳細な説明から容易に明らかとなる。
本発明はまた他の異なった具体化も可能で、すべては本発明の精神と範囲から逸脱することなく、そのいくつかの詳細は各種観点で修正できる。
従って、図面および説明は制限的ではなく例示的であると見なされるべきである。

本発明の実施例は、一例として図示され、制限条件としてではなく、添付図面において、参照番号に適した同様の構成要素を指示する。

図面を参照すると、特に図１および図２の中で類似の参照番号は、同一または対応する部分を示しており、実施例に従った例としてのグラフィカルデバイスを示している。
ハードウエアの同業者であれば理解できるように、実施例の中で使用されているビット値およびデータタイプの長さは例示の目的で使用されており、例えば対応するグラフィックモジュールなどの全体の設計に従って他の実施例を選択することができる。
一実施例では、例としてのグラフィックモジュールはグラフィックカードなどの一部であればよく、グラフィック処理（プロセッサ）ユニットの一部であればよい。
例えば組込みシステムアプリケーションのような他の例では、グラフィックプロセッサユニットはグラフィックスなどを生成する他の機能を含むことができる。
このようにして、他の実施例による１つのグラフィックプロセッサユニットは実施例の機能に加えて他の機能を含むことができる。

図１で、例としてのグラフィカルデバイス１０は例えば、携帯電話、ビデオグラフィックカードなどを含むことができ、従ってこの実施例に関して説明する必要はないが、特定のアプリケーションに使用される他の部品を含むことができる。
例えば、実施例は実施例に関して説明される必要がなく、特定のアプリケーション用に構成できる他の機能回路１５を含むことができるグラフィックプロセッサユニット１１などの中で実現できる。
実施例は論理回路１２（例えば、指示ビット値を基にしてメモリからカウンタ値を読み出すか否かを決定するように構成されている）および内部バッファ１３、１４によって実現できる。
さらに、図１に示すように、バス１７経由で接続された外部メモリ１６が使用できる。
しかしながら、例えば実施例がグラフィックプロセッサの内部メモリの中で実現されるならば、外部メモリ１６は使用する必要はない。
外部メモリが使用される場合には、図１に示すように、双方向性バス１７が提供できる。
そうでない場合は一方向性バスが提供できる。
加えて、グラフィックプロセッサユニット１１の他の部品が必要に応じて双方向性または一方向性バスを使用する可能性がある。

実施例はグラフィックイメージを生成するための情報を記憶するために使用される３つの異なったメモリエリアを含むことができる、例としてのアーキテクチャを基にしている。
第１のメモリエリアは、エッジバッファ２５と呼ばれ、前述の塗りつぶしオペレーション用の完全な情報を含むことができる。
各ピクセルは、通常各サブピクセルライン上のサンプリング点を持つサブピクセルを含んでいる。
このようにして割り当てられるメモリは各対応するパラメータ用の選択された解像度に依存する。
例えば、現在の携帯電話アプリケーションなどで一般的であるような実際の１７６×２０８ピクセルのスクリーン解像度に対して、各ピクセルは１６×１６のサブピクセルに分割され、各サブピクセルラインが対応する８ビットカウンタを使用する場合、対応するカウンタに対して５８５，７２８バイトのメモリ割当てが生じる。
完全な情報が利用できないかも知れないので、複数のカウンタが前述の塗りつぶし技術で使用される。
メモリの対応する５８５，７２８バイトは内部または外部メモリとして構成できる。
しかしながら、製造コストなどの理由で、例えばそのようなメモリは内部メモリとしては製造できないかもしれず、その場合には図１に示すように、外部メモリが使用され、必要に応じて各カウンタ値の値を要求するために双方向性バスでアクセスできる。

実施例によれば２つの他のメモリは内部バッファ１３と１４を含み、各ピクセルまたはサブピクセルに対して塗りつぶしルールに変化がなければ、例えば第１内部バッファ１３はタイプバッファ２３として構成でき、第２内部バッファ１４は制限エッジバッファ２４として構成できる。
このようにして、実施例では、有利には外部メモリへの要求は防止、最小化などがなされる。

実施例では、第１内部バッファ１３は各ピクセルに対して２ビットの解像度を持つように構成できる。
このようにして、使用されるメモリ割当ては１７６ｘ２０８／４バイトで９，１５２バイトに等しく、完全なエッジバッファ２５を実現するために必要なメモリよりかなり少なくなる。
タイプバッファ２３に対する例としての値は例えば次のものを含み、かつ示すことができる。
００＝情報なし
０１＝制限エッジバッファ、範囲−１．２
１０＝制限エッジバッファ、範囲−２．１
１１＝外部メモリ内のエッジバッファ

例としての値はそこから各ピクセル用の塗りつぶし情報が読み出しできる場所を示している。
例えば、値００は現行のピクセル用に利用できる情報がないことを示すことができ、つまり現行のピクセル上で塗りつぶしルールの状態が変化しないことを意味している。
このようにして、すべてのカウンタがその１つ前のピクセル中の値と同じ値を持っているので、さらなる処理は実行される必要がない。
値０１と１０は、情報が制限エッジバッファ２４であり得る第２内部バッファ１４中に記憶されることを示すために使用できる。
対応する範囲の意味は第２内部バッファ１４に関してさらに以下で説明する。
値１１はカウンタ値が制限エッジバッファ２４に記憶できず、むしろ完全エッジバッファ２５から読み出せることを示している。
実施例によれば、第１内部バッファ１３が最初に処理される。
このようにして、バッファをクリアするために第１内部バッファ１３中の各値が００にセットできる。
エッジ情報を計算する間に、例えば情報を他のバッファへ記憶させなければならないときだけ第１内部バッファ１３は変更できる。
このようにして、タイプバッファ２３が００に設定されているときは、他のバッファの中へ記憶された古くなった情報はアクセスされない。

カウンタはサブピクセルの各ラインに対して割り当てられており、各ピクセルに対して１６カウンタあるので、第２内部バッファ１４はより多くの情報を含んでいる。
実施例では、第２内部バッファ１４中の情報もまた２ビットの長さを持っているがそれは各サブピクセルのサンプリング点に割り当てられている。
このようにして、１６×１６の解像度を使用した実施形態に対して、各ピクセルは３２ビットの情報を持っている。
有利には、３２ビット長は単一のダブルワードでカバーできる。
しかしながら、他の実施例では、ハードウエアの当業者が理解できるように特定のアプリケーションに依存して例えば任意の適切な長さを使用できる。
現行の例では、第２内部バッファ１４は１４６，４３２バイトを使用し、これは完全な情報用に必要な値よりもかなり小さい。

実施例では、値０１と１０に２つのビット情報が使用できるので、４個の異なった数が表現できる。
加えて、情報に符号を付けることができるので、値０１と１０に対する可能性としてはそれぞれ−１、＋２、および−２、＋１を含むことができる。
そのような範囲の選択は、タイプバッファ２３の中で示すことができ、大抵の場合、そのような範囲は１個のピクセル内での変化をカバーするには十分であり、有利には完全なエッジバッファ２５へのアクセスを減少させる。
一実施例では、範囲はピクセルが異なれば異なることが可能であるが１つのピクセル内では単一の範囲が適用できる。
このようにして、範囲のいずれもが許容できない場合は、タイプバッファ２３はカウンタ値が完全エッジバッファ２５から読み出せることを示す値に設定できる。

実施例によれば、データ長は特定のアプリケーションに依存して変化できる。
しかしながら、第１内部バッファ１３であるタイプバッファ２３が１ビットのデータ長を持っている場合はそのような実施形態は第２内部バッファ１４を使用する必要がない。
この場合、タイプバッファ２３はカウンタ値が外部メモリ１６に記憶されているエッジバッファから呼び出されるべきかどうかだけを示す必要がある。
そのような実施形態は可能であるが上述の例の実施形態ほどには効率はよくない。
しかしながら、そのような実施形態は使用される可能性があり、例えば十分な内部メモリを提供することが不可能な場合には望ましい可能性がある。
加えて、１ビットタイプバッファ２３用のメモリへの要求は２ビットの実施形態のメモリへの要求の半分である。

図２で例としてのグラフィックデバイス２０はグラフィックプロセッサユニット２１を含むことができる。
実施例では、スクリーンはタイルで処理でき、そこにおいて有利には、対応するメモリおよび内部バッファは全体のスクリーン解像度のために割り当てられる必要がない。
メモリが外部メモリであれば、それは全体のスクリーンに割当て可能である。
有利には、タイルの実施形態ではメモリサイズを減少する必要があるので、対応するメモリは内部メモリであればよい。
そのような内部メモリは全体のタイル用の完全なエッジバッファ２５を記憶するために使用できる。
例えば、３２×３２ピクセルタイルが使用された場合、完全なエッジバッファ２５用に１６，３８４バイトが使用できる。
第１内部バッファ１３であるタイプバッファ２３が２ビットの値を持っている場合、タイプバッファ２３用に２５６バイトを使用できる。
第２内部バッファ１４である制限エッジバッファ２４が使用され、各サブピクセルライン用に２ビットの値を持っている場合は、制限エッジバッファ２４用に４，０９６バイトを使用できる。
制限エッジバッファ２４が使用されず、タイプバッファ２３が１ビットの値を持っている場合は、タイプバッファ２３は１２８バイトだけを使用する必要がある。
有利には、バッファ内の値の解像度を失うことなくタイルサイズを選択することによって、使用されるメモリは調整できる。
タイプバッファ２３、エッジバッファ２５および可能であれば制限エッジバッファ２４がグラフィックプロセッサユニット２１の内部に記憶されているときは、バス２７は一方向性バスとして構成できる。
バス２７はＣＰＵ、メインメモリなどの他の構成要素２８からの命令およびデータ受信するように構成できる。
論理回路２２および他の機能回路２６は図１の実施例のように機能できる。
タイルに加えて、さらに他の実施例で、ハードウエアの当業者が理解できるように、スクリーンは部分またはその他の方法に分割できるし、またスキャンラインなどで処理できる。

実施例はグラフィックプロセッサユニットの一部の実施形態として説明されたがハードウエアの当業者が理解できるように、実施例は任意の適切なプロセッサユニットに含めたグラフィックブロックなどとして実現できる。
実施例の新規な側面はロジック２２、タイプバッファ２３およびエッジバッファ２５を含んでいるがさらに制限エッジバッファ２４などを含んでよい。
残りの部品、例えばバス２７などは特定のホストプロセッサの要求に依存する可能性がある。
有利には、汎用プロセッサ、グラフィックプロセッサなどにおけるバスは通常双方向性であるが、実施例は双方向性バスの使用を必要としない。

タイルの実施例ではプロセッサユニットまたはグラフィックブロック２１はスクリーンをタイルごとに処理するように構成できる。
１つのタイルが処理されると、それはさらに使用される必要がなく、廃棄できる。
有利には、個々のタイルメモリはタイプバッファ２３をクリアすることによって再使用できる。
現行の処理されているタイルに関するデータだけが知られているので、１つの実施例では例えば隣のタイルに関する情報などをコントロールするための適切なルールが使用できる。
例えば、左から右へ動作する通常の作図プロセスで、現行の処理中のタイルは左隣のタイルの情報を使用でき、情報を右隣のタイルへ渡してよい。

１つの実施例では、完全なイメージの処理は左から開始できる。
このようにして、取り扱われるべき最初のケースは１つの多角形が完全には視野内にはなく、むしろ左側で部分的に出ている状況である。
この状況では、左の境界を越えているエッジの部分は強制的に左の境界にされる。
全体のエッジが最も左のタイルの外側にあれば、全部のエッジがタイルの左境界にされる。
エッジが左境界に強制されると各カウンタは多角形の可視部に正しく描画されたイメージを生成するように変更できる。
そのような強制なしでは、いくつかのカウンタは変更されず、そうするとピクセルの一部が多角形の内部にあると解釈され、一方ピクセルの他の一部が多角形の外部にあると解釈されるという状況が発生する。
塗りつぶしルールは累積的に動作するので、現行の処理カウンタ値より前の同じ水平ライン上のすべてのカウンタ値が知られている必要がある。
このようにして、イメージ外の値は左境界で計算できる。
タイルの実施形態が使用されなくても最も左の境界は同様の方法で計算できる。

最初のタイルが処理されると、第２タイルに影響するデータはハードウエアの当業者が理解できるように各種の方法で第２タイルへ転送される。
例えば、サブピクセルカウンタの値を次のタイルへ渡すためにカウンタを使用できる。
しかしながら、エッジがサブピクセルを通過し、それがピクセルの中であると判断されない場合はこのことが考慮されないと次のピクセルでの結果が正しくなくなる可能性がある。
このようにして、タイルが最も左側のタイルでない場合は、エッジはまた現在処理中のタイルから１ピクセル左で計算できる。
この場合、最も左側のタイルでそうであったようにはエッジは左境界線に強制されない。

同様に、一番右端のタイルへ到達するまで対応する情報は次のタイルへ転送される。
一番右端のタイルでは、前述したように情報は１つ前のタイルから受取られる必要がある。
しかしながら、エッジの残りは視野外なのでそのような情報は転送される必要はない。
一番右端のタイルが処理されたとき、描画は次のタイルラインへ移動し、前述したように一番左側のタイルから開始する。
このプロセスは最後のタイルラインの一番右端のタイルが処理されるまで繰り返される。
この段階で現行の多角形は処理されたと判断され、上記のプロセスはすべての多角形が処理されるまで次の多角形で繰り返される。

実施例はハードウエアの当業者が理解できるように、スクリーンまたはタイル上でヒットしたすべてのエッジを送るように構成されたエッジフィーダ部品からエッジを受取れる。
加えて、ハードウエアの当業者が理解できるように、一番左のタイルまたは完全なスクリーンの実施形態の場合、現行のタイルの左エッジを送ることができる。

実施例は実施例の処理を実行でき、例えばインターネットアクセス、任意の適切な形式（例えば音声、モデムなど）の通信、無線通信メディア、１つまたはそれ以上の無線通信ネットワーク、セル方式通信ネットワーク、Ｇ３通信ネットワーク、公衆交換電話網（ＰＳＴＮ）、パケットデータネットワーク（ＰＤＮ）インターネット、イントラネットそれらの組合せなどを含む１つまたはそれ以上のインタフェースメカニズムで通信でき、例えば任意の適切なサーバ、ワークステーション、ＰＣ，ラップトップコンピュータ、ＰＤＡ、インターネット機器、携帯デバイス、セル方式電話、無線デバイス、他のデバイスなどの任意の適切なデバイスに含むことができる。

実施例は例としての目的だけであり、ハードウエアの当業者が理解できるように実施例を実現するために使用される多くの各種特定のハードウエアが可能であることが理解されるべきである。
例えば、実施例の１つまたはそれ以上の部品の機能は１つまたはそれ以上のハードウエアデバイスを使用して実現できる。

実施例はここに説明された各種プロセスに関連する情報を記憶できる。
この情報はハードディスク、光ディスク、磁気光ディスク、ＲＡＭなどの１つまたはそれ以上のメモリに記憶できる。
１つまたはそれ以上のデータベースは本発明の実施例を実現するために使用される情報を記憶できる。
データベースはここにリストされた１つまたはそれ以上のメモリまたは記憶デバイスに含まれるデータ構造（例えばレコード、テーブル、アレイ、フィールド、グラフ、ツリー、リストなど）を使用して組織できる。
実施例に関連して説明されたプロセスはデバイスおよび実施例のサブシステムによって１つまたはそれ以上のデータベースの中に収集され、および／または生成されたデータを記憶するために適切なデータ構造を含むことができる。

実施例のすべてまたは一部はハードウエアの当業者が理解できるように、特定用途向けＩＣ（ＡＳＩＣ）の準備または通常の部品回路の適切なネットワーク接続によって実現できる。

上述のように実施例の部品は本発明の教示による計算機で読み取ることができ、ここで説明されたデータ構造、テーブル、レコードおよび／または他のデータを支持する媒体またはメモリを含むことができる。
計算機で読み取れる媒体は、実行のためにプロセッサへ命令を提供するために関与する任意の適切な媒体を含むことができる。
そのような媒体は、これに限られるものではないが不揮発性媒体、揮発性媒体、伝送媒体などを含むことができる。
不揮発性媒体は、例えば光または磁気ディスク、磁気光ディスクなどを含むことができる。
揮発性媒体は、ダイナミックメモリなどを含むことができる。
伝送媒体は、同軸ケーブル、銅線、光ファイバなどを含むことができる。
伝送媒体は、また無線周波数（ＲＦ）通信、赤外（ＩＲ）データ通信などで生成される音響、光、電磁波などの形をとることができる。
計算機で読み取れる媒体の通常の形は、例えばフロッピー（登録商標）ディスク、フレキシブルディスク、ハードディスク、磁気テープ、任意の他の適切な磁気媒体、ＣＤ−ＲＯＭ、ＣＤＲＷ、ＤＶＤ任意のほかの適切な光媒体、パンチカード、紙テープ、光マークシート、任意の他の適切な孔のパターンまたは他の光で認識可能な印付きの物理媒体、ＲＡＭ、ＰＲＯＭ、ＥＰＲＯＭ、フラッシュＥＰＲＯＭ、任意の他の適切なメモリチップまたはカートリッジ、搬送波または任意の適切な計算機が読める媒体を含むことができる。
本発明はいくつかの実施例と実施形態に関連付けて説明されたが、本発明はそれらに限られるものではなく、むしろ見込みのある請求項の範囲内にある、各種の変形および等価な組合せにわたっている。

本発明の例示的なグラフィック装置を示す図である。 本発明の更に例示的なグラフィック装置を示す図である。

Claims (23)

1. 基本ベクトルグラフィックス処理に用いるプロセッサユニットであって、
   ピクセルに対するサブピクセルサンプリング点の塗り潰しルールごとに現在の状態を示す値を記憶するように構成されるカウンタと、
   指示およびデータを受け取るためのバスと、
   各ピクセルに対する少なくとも１つの指示ビットの値を記憶するように構成される第１内部バッファと、
   前記指示ビットの値に基づいてメモリから前記カウンタの値を読み出すべきか否かを決定するように構成される判定論理回路と、を備えることを特徴とするプロセッサユニット。
2. 各カウンタに対する制限された値を記憶するように構成される第２内部バッファをさらに備え、
   前記判定論理回路は、前記第２内部バッファから前記制限されたカウンタの値を読み出すべきか否かを決定するように構成される、ことを特徴とする請求項１に記載のプロセッサユニット。
3. 前記第１内部バッファの前記指示ビットは、前記カウンタの値が変化しなかったことを示す値を含む、ことを特徴とする請求項２に記載のプロセッサユニット。
4. 前記第１内部バッファの前記指示ビットは、外部メモリから読み出される前記カウンタの値を示す値を含む、ことを特徴とする請求項２に記載のプロセッサユニット。
5. 前記第１内部バッファの前記指示ビットは、各カウンタの前記制限された値が読み出される前記第２内部バッファの範囲を示す値を含む、ことを特徴とする請求項２に記載のプロセッサユニット。
6. 前記メモリは、処理されている各ピクセルに対するカウンタの値を記憶するように構成される外部メモリであり、
   前記バスは、前記外部メモリからカウンタの値を読み出すように構成される双方向バスである、ことを特徴とする請求項１に記載のプロセッサユニット。
7. 前記メモリは、処理されている各ピクセルに対するカウンタの値を記憶するように構成される内蔵メモリであり、
   前記バスは、指示およびデータを受け取るように構成される単方向バスである、ことを特徴とする請求項１に記載のプロセッサユニット。
8. メモリは、カウンタを有する各サブピクセルに対する完全なカウンタの値を記憶するように構成される、ことを特徴とする請求項１に記載のプロセッサユニット。
9. ある部分の完全なカウンタの値を記憶するために配置した内蔵メモリをさらに備える、ことを特徴とする請求項１に記載のプロセッサユニット。
10. 前記部分は、走査線である、ことを特徴とする請求項９に記載のプロセッサユニット。
11. 前記部分は、タイルである、ことを特徴とする請求項９に記載のプロセッサユニット。
12. ディスプレイと、
    基本ベクトルグラフィックス処理に用いるプロセッサユニットと、
    ピクセルに対する各々のサブピクセルサンプリング点の塗り潰しルールごとに現在の状態を示す値を記憶するように構成されるカウンタと、
    指示およびデータを受け取るためのバスと、
    各ピクセルに対する少なくとも１つの指示ビットの値を記憶するように構成される第１内部バッファと、
    データを記憶するためのメモリと、
    前記指示ビットの値に基づいてメモリから前記カウンタの値を読み出すべきか否かを決定するように構成される判定論理回路と、を備えることを特徴とするグラフィック処理装置。
13. 前記プロセッサユニットは、
    各カウンタに対する制限された値を記憶するように構成される第２内部バッファをさらに備え、
    前記判定論理回路は、前記第２内部バッファから前記制限されたカウンタの値を読み出すべきか否かを決定するように構成される、ことを特徴とする請求項１２に記載の携帯端末装置。
14. 前記第１内部バッファの前記指示ビットは、前記カウンタの値が変化しなかったことを示す値を含む、ことを特徴とする請求項１３に記載の携帯端末装置。
15. 前記第１内部バッファの前記指示ビットは、外部メモリから読み出される前記カウンタの値を示す値を含む、ことを特徴とする請求項１３に記載の装置。
16. 前記第１内部バッファの前記指示ビットは、各カウンタの前記制限された値が読み出される前記第２内部バッファの範囲を示す値を含む、ことを特徴とする請求項１３に記載の装置。
17. 前記メモリは処理されている各ピクセルに対するカウンタの値を記憶するように構成される外部メモリであり、前記バスは、前記外部メモリからカウンタの値を読み出すように構成される双方向バスである、ことを特徴とする請求項１２に記載のグラフィック処理装置。
18. 前記メモリは処理されている各ピクセルに対するカウンタの値を記憶するように構成される内蔵メモリであり、前記バスは指示およびデータを受け取るように構成される単方向バスである、ことを特徴とする請求項１２に記載のグラフィック処理装置。
19. メモリは、カウンタを有する各サブピクセルに対する完全なカウンタの値を記憶するように構成される、ことを特徴とする請求項１２に記載の装置。
20. 前記プロセッサユニットは、ある部分の完全なカウンタの値を記憶するために配置した内蔵メモリをさらに備える、ことを特徴とする請求項１２に記載のグラフィック処理装置。
21. 前記部分は、走査線である、ことを特徴とする請求項２０に記載のグラフィック処理装置。
22. 前記部分は、タイルである、ことを特徴とする請求項２０に記載のグラフィック処理装置。
23. 携帯端末装置を含む、ことを特徴とする請求項１２に記載のグラフィック処理装置。

Images