Nothing Special   »   [go: up one dir, main page]

JP4718031B2 - Printed wiring board and manufacturing method thereof - Google Patents

Printed wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP4718031B2
JP4718031B2 JP2001106899A JP2001106899A JP4718031B2 JP 4718031 B2 JP4718031 B2 JP 4718031B2 JP 2001106899 A JP2001106899 A JP 2001106899A JP 2001106899 A JP2001106899 A JP 2001106899A JP 4718031 B2 JP4718031 B2 JP 4718031B2
Authority
JP
Japan
Prior art keywords
layer
copper
copper foil
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001106899A
Other languages
Japanese (ja)
Other versions
JP2002305381A (en
Inventor
智敬 山田
智彦 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001106899A priority Critical patent/JP4718031B2/en
Publication of JP2002305381A publication Critical patent/JP2002305381A/en
Application granted granted Critical
Publication of JP4718031B2 publication Critical patent/JP4718031B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント配線板及びその製造方法に関するものである。
【0002】
【従来の技術】
プリント配線板の製造方法は、サブトラクティブ法(Subtractive Process)と、アディティブ法(Additive Process)とに大別される。サブトラクティブ法はエッチング法とも呼ばれ、銅張積層板の表面銅箔を化学的に腐食することを特徴とする。ここで、サブトラクティブ法を利用した多層プリント配線板41の製造方法の一例を、図10〜図14に基づいて簡単に説明する。
【0003】
まず、銅張積層板44を用意するとともに、エッチングを行って絶縁基材42の両面に内層導体パターン53を形成する。そして、この絶縁基材42の両面に、プリプレグ54を介して厚さ約12μmの銅箔55を積層しかつ貼着する(図10参照)。銅箔55が貼着された絶縁基材42の所定箇所に、ドリリング等によってスルーホール形成用孔45を形成する。銅箔55に由来する銅下地層46の全体及びスルーホール形成用孔45の内壁面に、無電解銅めっきによって薄付け銅めっき層47を形成する(図11参照)。このようなパネルめっき工程の後、薄付け銅めっき層47上にマスク48を形成する。そして、マスク48の開口部49から露出している箇所に、電解銅めっきによって厚付け銅めっき層50を形成する(図12参照)。このようなパターンめっき工程の後、はんだめっき等により厚付け銅めっき層50上にエッチングレジスト56を形成し、マスク48を剥離する(図13参照)。そして、この状態でエッチングを行う。このエッチングにより薄付け銅めっき層47及び銅下地層46を除去し、外層導体パターン52同士を分断する。そして、最後にエッチングレジスト56を剥離すれば、所望の多層プリント配線板41が完成する(図14参照)。
【0004】
【発明が解決しようとする課題】
ところが、上記従来の製造方法では、形状のよいファインパターンを正確に形成することができず、エッチングの特性上、ボトムのほうがトップよりもかなり長くなった、いわゆる裾広がり形状の外層導体パターン52になりやすい。従って、ファイン化・高精度化が要求される部分(例えばボンディングパッド部分)のパターンを形成することが困難である。
【0005】
そこで、前記銅箔55の代わりに、厚さ10μm以下の極めて薄い銅箔を用いて銅下地層46を形成するという対策が考えられる。このようにすれば、導体パターン分断工程においてエッチングにより除去すべき厚さ分が少なくて済むからである。従って、分断されてできあがった外層導体パターン52が裾広がり形状になりにくくなる。
【0006】
しかしながら、上記銅箔は極薄であるため変形や傷が生じやすい。ゆえに、変形等の生じた銅箔を用いてパターン形成を行った場合、高歩留まりや高信頼性を実現できなくなるおそれがある。従って、このような変形等を避けるためには、ハンドリング時に銅箔を慎重に取り扱う必要があり、おのずと生産性を低下させてしまう。
【0007】
本発明は上記の課題に鑑みてなされたものであり、その目的は、生産性の低下を伴うことなく、形状のよいファインな導体パターンを形成することが可能なプリント配線板の製造方法等を提供することにある。
【0008】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、内層及び外層導体パターンを備えるプリント配線板の製造方法において、絶縁基材上に内層導体パターンを形成する工程と、厚さ1μm〜5μmの転写銅箔を厚さ10μm〜50μmのキャリア銅箔上に剥離可能な状態で保持させた導体層転写シートを用い、その転写銅箔をプリプレグを介して前記絶縁基材の少なくとも片面に転写・貼着することにより、銅下地層を形成する工程と、前記銅下地層上にマスクを形成するとともに、同マスクの開口部から露出している箇所に銅めっき層を形成する工程と、前記マスクを除去してからエッチングを行うことにより、前記銅下地層を除去して外層導体パターン同士を分断する導体パターン分断工程とを行うことを特徴とするプリント配線板の製造方法をその要旨とする。
【0009】
請求項2に記載の発明では、めっきスルーホールと内層及び外層導体パターンを備えるプリント配線板の製造方法において、絶縁基材上に内層導体パターンを形成する工程と、厚さ1μm〜5μmの転写銅箔を厚さ10μm〜50μmのキャリア銅箔上に剥離可能な状態で保持させた導体層転写シートを用い、その転写銅箔をプリプレグを介して前記絶縁基材の両面に転写・貼着することにより、銅下地層を形成する工程と、前記絶縁基材の所定箇所にスルーホール形成用孔を形成する穴あけ工程と、前記銅下地層及び前記スルーホール形成用孔の内壁面に無電解銅めっきによって薄付け銅めっき層を形成する第のめっき工程と、前記薄付け銅めっき層上にマスクを形成するとともに、同マスクの開口部から露出している箇所に電解銅めっきによって厚付け銅めっき層を形成する第2のめっき工程と、前記マスクを剥離してからエッチングを行うことにより、同マスク下にあった前記薄付け銅めっき層及び前記銅下地層を除去して外層導体パターン同士を分断する導体パターン分断工程とを行うことを特徴とするプリント配線板の製造方法をその要旨とする。
【0010】
請求項3に記載の発明は、請求項1または2において、前記エッチングによる導体パターン分断工程は、最外層に位置している銅めっき層上にエッチングレジストを設けない状態で行われるとした。
【0011】
請求項4に記載の発明は、請求項1乃至3のいずれか1項において、前記転写銅箔及び前記キャリア銅箔は、同じ材料からなり、熱膨張係数も等しいとした。
【0012】
請求項5に記載の発明は、請求項1乃至4のいずれか1項において、前記導体パターン分断工程において前記マスクを剥離してからエッチングを行うまでの間に、アニーリング工程を行うとした。
【0013】
請求項6に記載の発明では、請求項2乃至5のいずれか1項に記載のプリント配線板の製造方法で得られるプリント配線板において、前記外層導体パターンは、絶縁基材に設けられた厚さ1μm〜5μmの銅下地層と、前記銅下地層上に形成された厚さ3μm以下の第1銅めっき層と、前記第1銅めっき層上に形成された厚さ5μm〜50μmの第2銅めっき層とからなり、前記外層導体パターンの断面において前記絶縁基材から遠い側の辺の長さは、前記絶縁基材に近い側の辺の長さの0.9〜1.2であることを特徴とするプリント配線板をその要旨とする。
【0014】
以下、本発明の「作用」について説明する。
請求項1に記載の発明によると、転写銅箔がキャリア銅箔から剥離されて転写・貼着されることにより、絶縁基材上に導体層転写シートの転写銅箔に由来する薄い銅下地層が形成される。そして、マスクを形成した状態で銅めっき層を形成することにより、後に外層導体パターンとなるべき部分のみが選択的に厚くなる。この後、エッチングを行って、マスク下にあった銅下地層を除去することにより、外層導体パターン同士が分断される。本発明の銅下地層は比較的薄いものであるため、導体パターン分断工程においてエッチングにより除去すべき厚さ分も相当少ない。従って、分断されてできあがった外層導体パターンが裾広がり形状になりにくく、形状のよいファインパターンを正確に形成することができる。
【0015】
また、上記転写銅箔はそれよりも厚いキャリア銅箔によって保持されている。ゆえに、転写銅箔自体が極めて薄いものであったとしても、導体層転写シート全体として見ればある程度の肉厚となり、導体層転写シート全体に好適な剛性が付与される。このため、転写銅箔の変形や傷付きが回避され、ハンドリング性が向上する。加えて、転写銅箔及びキャリア銅箔の厚さを上記好適範囲内にて設定することにより、転写銅箔の変形や傷付きを確実に回避することができ、しかも生産性の低下及び高コスト化を確実に防止することができる。
【0016】
請求項2に記載の発明によると、転写銅箔がキャリア銅箔から剥離されて転写・貼着されることにより、絶縁基材上に導体層転写シートの転写銅箔に由来する薄い銅下地層が形成される。そして、マスクを形成した状態で厚付け銅めっき層を形成することにより、後に外層導体パターンとなるべき部分のみが選択的に厚くなる。この後、エッチングを行って、マスク下にあった薄付け銅めっき層及び銅下地層を除去することにより、外層導体パターン同士が分断される。本発明の銅下地層は比較的薄いものであるため、導体パターン分断工程においてエッチングにより除去すべき厚さ分も相当少ない。従って、分断されてできあがった外層導体パターンが裾広がり形状になりにくく、形状のよいファインパターンを正確に形成することができる。
【0017】
また、上記転写銅箔はそれよりも厚いキャリア銅箔によって保持されている。ゆえに、転写銅箔自体が極めて薄いものであったとしても、導体層転写シート全体として見ればある程度の肉厚となり、導体層転写シート全体に好適な剛性が付与される。このため、転写銅箔の変形や傷付きが回避され、ハンドリング性が向上する。加えて、転写銅箔及びキャリア銅箔の厚さを上記好適範囲内にて設定することにより、転写銅箔の変形や傷付きを確実に回避することができ、しかも生産性の低下及び高コスト化を確実に防止することができる。
【0018】
請求項3に記載の発明によると、導体パターン分断工程において、エッチングレジストを形成・剥離する工程が不要となる結果、工数が減り、生産性が向上する。また、このときのエッチングに伴って銅めっき層が除去される厚さ分も極めて少なく、パターン形成精度等に特に悪影響を及ぼすこともない。
【0019】
請求項4に記載の発明によると、加熱プレスを経ても転写銅箔に反り、皺、剥離等が発生せず、外層導体パターンの高精度化・高信頼化を達成するうえで好都合となる。
【0021】
請求項5に記載の発明によると、マスクを剥離してからエッチングを行うまでの間にアニーリング工程を行うことにより、銅めっき層に内在していた応力が加熱によって開放される。その結果、銅めっき層にピンホールが発生しにくくなり、高信頼性の導体パターンを得ることができる。
【0022】
【発明の実施の形態】
以下、本発明を具体化した一実施形態のプリント配線板1及びその製造方法を図1〜図9に基づき詳細に説明する。
【0023】
図9に示されるように、本実施形態のプリント配線板1は、サブトラクティブ法により形成された導体パターン2a,2b及びめっきスルーホール3を絶縁基材4の表裏に備えている。この多層プリント配線板1は導体層を4層有する、いわゆる4層板となっている。絶縁基材4としては、例えばエポキシ樹脂、ポリイミド樹脂、BT(ビスマレイミドトリアジン)樹脂等をガラスクロス基材に含浸したものが用いられる。本実施形態では、比較的安価なエポキシ樹脂を含浸した基材(いわゆるガラスエポキシ基材)を選択している。
【0024】
絶縁基材4の表裏両面には内層導体パターン2aが形成されている。内層導体パターン2aは、例えば絶縁基材4に設けられた銅箔をエッチングすることによって得られる。表裏両面の内層導体パターン2a上には、それぞれプリプレグ34を介して外層導体パターン2bが形成されている。
【0025】
図1に示されるように、外層導体パターン2bは、銅下地層6と、第1銅めっき層としての薄付け銅めっき層7と、第2銅めっき層としての厚付け銅めっき層8とからなる。即ち、外層導体パターン2bは、3層構造になっている。なお、薄付け銅めっき層7は銅下地層6上に形成され、厚付け銅めっき層8は薄付け銅めっき層7上に形成されている。
【0026】
銅下地層6の厚さの採り得る範囲は10μm未満であり、特には1μm〜5μmであることがよい。薄付け銅めっき層7の厚さの採り得る範囲は3μm以下であり、特には0.5μm〜2μmであることがよい。厚付け銅めっき層8の厚さの採り得る範囲は5μm〜50μmであり、特には10μm〜25μmであることがよい。本実施形態において具体的には、銅下地層6の厚さを3μm、薄付け銅めっき層7の厚さを1.5μm、厚付け銅めっき層8の厚さを20μmに設定している。
【0027】
ここで、外層導体パターン2bの断面において絶縁基材4から遠い側の辺の長さ(即ちトップ部分の長さ)をL1と定義し、絶縁基材4に近い側の辺の長さ(即ちボトム部分の長さ)をL2と定義する。この場合、L1/L2の値は0.9〜1.2になっていて、いわゆる裾広がりとは言い難い形状となっている。なお、本実施形態では、隣接する外層導体パターン2b間のスペースは約35μmに設定され、外層導体パターン2bのライン幅(即ちL1値)は約70μmに設定されている。
【0028】
各層の導体パターン2a,2b同士は、絶縁基材4を貫通するように形成されためっきスルーホール3を介して電気的に接続されている。めっきスルーホール3内の導体層は、スルーホール形成用孔10の内壁面に形成された薄付け銅めっき層7と、薄付け銅めっき層7上に形成された厚付け銅めっき層8とからなる。即ち、めっきスルーホール3内の導体層は、2層構造になっている。めっきスルーホール3のランド3aは、外層導体パターン2bと同じ構造、つまり3層構造になっている。
【0029】
次に、本実施形態の多層プリント配線板1を製造する手順を説明する。
まず、これに先立って本実施形態にて用いられる導体層転写シート31について述べる。図2に示されるように、導体層転写シート31は、大まかいって転写銅箔32とキャリア銅箔33とによって構成されている。
【0030】
転写銅箔32はキャリア銅箔33の片側面に剥離可能な状態で保持されている。具体的にいうと、例えば、転写銅箔32は接合力のそれほど大きくない接着剤または粘着剤を用いてキャリア銅箔33の片側面に貼着されている。その理由は、あまり接合力が大きすぎると、転写銅箔32の剥離が難しくなり、変形等の発生につながるからである。勿論、接着剤等を用いずに転写銅箔32をキャリア銅箔33に貼り付けて保持させてもよい。
【0031】
キャリア銅箔33は転写銅箔32よりも厚くなっている。具体的にいうと、転写銅箔32の厚さは10μm未満であることがよく、1μm〜5μmであることがよりよい。キャリア銅箔33の厚さは10μm〜50μmであることがよく、30μm〜40μmであることがよりよい。
【0032】
転写銅箔32の厚さが10μm以上であると、十分に薄い銅下地層6を形成することができず、導体パターン分断工程においてエッチングにより除去すべき厚さ分を十分に低減できなくなる。また、キャリア銅箔33の厚さが10μm未満であると、導体層転写シート31全体に好適な剛性を付与することができず、転写銅箔32の変形や傷付きを確実に回避することが困難になる。また、キャリア銅箔33自体に変形等が生じやすくなる結果、再使用できなくなるおそれがある。キャリア銅箔33の厚さが50μmを超えると、剛性が強くなりすぎてしまい、かえって剥離作業が困難になる結果、生産性の低下につながるおそれがある。それに加え、銅の使用量が多くなることでコスト高になる。本実施形態では、上記の事情に鑑みて、転写銅箔32を3μm厚に設定するとともに、キャリア銅箔33を通常よくある厚さである35μm厚に設定している。なお、キャリア箔として銅箔を選択した理由は、銅は安価であり経済性に優れているからである。転写箔として銅箔を選択した理由は、銅は安価であり経済性に優れることに加え、エッチング性にも優れているからである。
【0033】
そして、銅張積層板5を出発材料とし、それを構成している絶縁基材4の表裏両面に内層導体パターン2aを形成する。そして、この絶縁基材4の表裏両面に上記導体層転写シート31をプリプレグ34を介して積層する。このとき、転写銅箔32を内層側に向けるようにする。そして、ラミネート装置によって加熱プレスを行い、転写銅箔32をプリプレグ34を介して絶縁基材4に転写・貼着し、図3に示されるように絶縁基材4の表裏面全域に銅下地層6を形成する。
【0034】
この後、キャリア銅箔33を捲って転写銅箔32から剥離することにより、キャリア銅箔33を除去して、転写銅箔32を露出させる。捲り取られたキャリア銅箔33については、回収して新たな転写銅箔32を貼着させることにより、再び導体層転写シート31として用いても構わない。
【0035】
続く穴あけ工程では、銅下地層形成工程を経た絶縁基材4の所定箇所に、ドリル加工によって直径0.1mm〜0.2mmのスルーホール形成用孔10を形成する(図4参照)。より小径のスルーホール形成用孔10を形成したい場合、ドリル加工に代えてレーザー加工を実施してもよい。
【0036】
このような穴あけ工程を行うと、発熱によってスルーホール形成用孔10内にスミアが生じる場合がある。このような場合には、発生したスミアを溶解して除去すべく、デスミア液で銅張積層板5を処理してもよい。なお、プラズマ法によりデスミア処理を行うことも可能である。上記デスミア工程では、極薄の転写銅箔32が消失しない程度の条件下、具体的には転写銅箔32の厚さが当初の1/10〜1/2に減少する程度の条件下でデスミア液を処理することがよい。この場合、デスミア液として、硫酸、クロム酸、アルカリ過マンガン酸塩等の溶液が用いられる。
【0037】
デスミア工程を必要に応じて行った後、次いでスルーホール形成用孔10の内壁面にめっきを析出させるための触媒核付与を行い、さらにその触媒核を活性化処理する。触媒核の付与には、貴金属イオンや貴金属コロイドなどが用いられ、一般的には塩化パラジウムやパラジウムコロイド等が使用される。
【0038】
触媒核付与及びその活性化処理を行った後、次いで銅下地層6の表面全体及びスルーホール形成用孔10の内壁面に、無電解銅めっきによって薄付け銅めっき層7を形成する(図5参照)。
【0039】
第1のめっき工程では、無電解めっき浴の一種である無電解銅めっき浴が用いられるとともに、それを用いて厚さ3μm以下、好ましくは0.5μm〜2μmの薄付け銅めっき層7が形成される。薄付け銅めっき層7が薄すぎると、後のめっき工程においてスルーホール形成用孔10の内壁面全体に電解銅めっきを確実に析出させることができなくなるおそれがある。従って、めっきスルーホール3の導通不良につながり、十分に信頼性向上を図れなくなるおそれがある。逆に、薄付け銅めっき層7を厚く形成しすぎると、生産性の低下やコスト高につながることに加え、導体パターン分断工程においてエッチングにより除去すべき厚さ分を十分に減じることができなくなるおそれがある。
【0040】
第1のめっき工程の後、次いで薄付け銅めっき層7上にめっきレジストとなる所定のマスク11を形成する。この場合、マスク11は市販のドライフィルムフォトレジストを用いて形成されることがよい。感光性を有する材料の使用は、パターン形成精度の向上に貢献するからである。そして、このようなドライフィルムフォトレジストをラミネートした後、常法に従って露光・現像を行う。その結果、図6に示されるように、所定箇所に開口部12を有する厚さ35μmのマスク11が形成される。
【0041】
マスク形成工程の後、電解めっきの一種である電解銅めっき浴を用いて、開口部12から露出している箇所に厚付け銅めっき層8を形成する(図7参照)。このような厚付け銅めっき層8を形成すると、後に外層導体パターン2bとなるべき部分のみが選択的に厚くなる。前記電解銅めっき浴として、本実施形態では硫酸銅めっき浴を用いている。第2のめっきの結果、露出箇所に位置する薄付け銅めっき層7上には、厚さ5μm〜50μm程度の厚付け銅めっき層8が形成される。厚付け銅めっき層8を薄くしすぎると、最終的に得られる外層導体パターン2bの厚さを十分に確保することができなくなる。逆に、厚付け銅めっき層8を厚くしすぎると、生産性の低下やコスト高につながるおそれがある。
【0042】
第2のめっき工程の後、不要となったマスク11を剥離し、その下に位置している薄付け銅めっき層7を露出させる(図8参照)。
この時点で、所定温度かつ所定温度のアニーリング工程を行うことが望ましい。その理由は、アニーリング時の加熱により、厚付け銅めっき層8に内在していた応力が開放され、厚付け銅めっき層8がいわば焼きしまった状態となるからである。その結果、厚付け銅めっき層8にピンホールが発生しにくくなり、高信頼性の外層導体パターン2bを得ることができる。なお、アニーリングの温度は100℃〜200℃程度に設定されることがよく、本実施形態では150℃に設定されている。アニーリングの時間は0.1時間〜3時間程度に設定されることがよく、本実施形態では1時間に設定されている。
【0043】
次に、銅を溶解しうる硫酸過水エッチング液を用いてエッチング処理を行い、当該薄付け銅めっき層7及び銅下地層6を完全に除去する。ここでは、最外層に位置する厚付け銅めっき層8上に特にエッチングレジストを設けない状態で処理を実施しているため、厚付け銅めっき層8の表層も2〜3μm程度エッチングされる。そして、以上の工程を経ることにより、外層導体パターン2b同士を分断し、図9の多層プリント配線板1を完成させた。
【0044】
従って、本実施形態によれば以下のような効果を得ることができる。
(1)本実施形態の製造方法では、上記構成の導体層転写シート31を用いている。従って、転写銅箔32がキャリア銅箔33から剥離されて転写・貼着されることにより、絶縁基材4上に転写銅箔32に由来する極めて薄い銅下地層6が形成可能である。そして、マスク11を形成した状態で厚付け銅めっき層8を形成することにより、後に外層導体パターン2bとなるべき部分のみが選択的に厚くなる。この後、エッチングを行って、マスク11下にあった薄付け銅めっき層7及び銅下地層6を除去することにより、外層導体パターン2b同士が分断される。
【0045】
本実施形態の銅下地層6は極めて薄いものであるため、導体パターン分断工程においてエッチングにより除去すべき厚さ分も2μm〜3μmと相当少ない。従って、分断されてできあがった外層導体パターン2bが裾広がり形状になりにくく、図1のような形状のよいファインパターンを正確に形成することができる。
【0046】
(2)また、上記転写銅箔32はそれよりも厚いキャリア銅箔33によって保持されている。ゆえに、転写銅箔32自体が極めて薄くても、導体層転写シート31全体として見れば35μm以上の肉厚が確保されており、好適な剛性が付与されている。このため、転写銅箔32の変形や傷付きが回避され、ハンドリング性が向上する。即ち、転写銅箔32単独のときほど取り扱いを慎重に行わなくてもよくなる。ゆえに、取り扱いが困難であることに起因する生産性の低下を来すことがない。なお、転写銅箔32の変形や傷付きが回避される結果、多層プリント配線板1の歩留まり向上及び高信頼化を実現することができる。
【0047】
(3)本実施形態のキャリア銅箔33については、剥離後に回収して新たな転写銅箔32を保持させることにより、リサイクルが可能である。このため、非常に経済的であり、多層プリント配線板1の製造コストの低減にも貢献する。
【0048】
(4)キャリア銅箔33及び転写銅箔32は同じ材料からなるので、熱膨張係数も等しい。このため、加熱プレスを経ても転写銅箔32に反り、皺、剥離等が発生せず、外層導体パターン2bの高精度化・高信頼化を達成するうえで好都合となる。
【0049】
(5)キャリア銅箔33は熱伝導性に優れた銅からなるので、加熱プレス時に熱抵抗とならず、転写銅箔32側に熱を確実に伝えることができる。ゆえに、転写銅箔32を確実にプリプレグ34に貼着させることができる。このことも信頼性の向上に貢献している。
【0050】
(6)本実施形態では、第1のめっき工程にて無電解銅めっき浴を用い、かつ第2のめっき工程にて電解銅めっき浴を用いることにより、多層プリント配線板1における導体層を形成している。言い換えると、スルーホール形成用孔10の内壁面にめっきを析出させるときのみ無電解銅めっき浴を用い、その後は極めて安価であってめっき析出速度の速い電解銅めっき浴を用いている。このため、コスト性及び生産性をよりいっそう向上させることができる。
【0051】
(7)この多層プリント配線板1は、厚さ10μm未満の銅下地層6と、その上に形成された厚さ3μm以下の薄付け銅めっき層7と、その上に形成された厚さ5μm〜50μmの厚付け銅めっき層8とからなる3層構造の導体パターン2bを備えている。また、これら3層を形成する金属は、同種のもの(即ち銅)である。さらに、前記導体パターン2bにおけるL1/L2の値は0.9〜1.2となっている。そして、このような導体パターン2bには、導電部分としての十分な厚さ・導電性、好適な断面形状等が確保されている。従って、信頼性、コスト性及びパターン形成精度に優れ、かつ高機能・高密度の多層プリント配線板1となる。
【0052】
なお、本発明の実施形態は以下のように変更してもよい。
・ 本発明は、実施形態のような4層板に具体化されるのみにとどまらず、さらに多層化されたプリント配線板に具体化されてもよい。例えば、実施形態の多層プリント配線板1をコア基板またはベース基板とし、上記導体層転写シート31を用いて基板片面または基板両面にさらに外層導体パターン2bを形成してもよい。換言すると、絶縁基材4における同じ側の面において、上記導体層転写シート31に由来する銅下地層6を持つ外層導体パターン2bが複数層存在していても構わない。なお、導体層転写シート31を用いた外層導体パターン2bの形成に代えて、従来公知の手法によるビルドアップ層の形成を行うことも可能である。
【0053】
・ 実施形態において述べたような湿式法に代え、例えばプラズマ法などに代表される乾式法によるデスミア工程を行ってもよい。勿論、特にその必要がなければ、デスミア工程は省略されてもよい。
【0054】
・ めっきスルーホール3は必須の構成ではないため省略されてもよい。なお、めっきスルーホール3の形成を行わない場合には、めっきスルーホール3内の導通を図るための第1のめっき工程も省略される。
【0055】
・ 転写銅箔32は絶縁基材4の両面に転写・貼着されてもよいほか、片面のみに転写・貼着されてもよい。言い換えると、銅下地層6は絶縁基材4の両面に形成されていてもよいほか、片面のみに形成されていてもよい。
【0056】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
(1) 転写銅箔をその転写銅箔よりも厚いキャリア銅箔上に剥離可能な状態で保持させた導体層転写シートを用い、その転写銅箔をプリプレグを介して絶縁基材の少なくとも片面に転写・貼着した後、前記キャリア銅箔に再び新たな転写銅箔を保持させて新規に導体層転写シートを作製することを特徴とするキャリア銅箔の再利用方法。従って、この技術的思想1に記載の発明によれば、キャリア銅箔をリサイクルすることができるため経済的となる。
【0057】
(2) 導体パターンを複数層に備える多層プリント配線板の製造方法において、絶縁基材上に内層導体パターンを形成する工程と、転写銅箔をその転写銅箔よりも厚いキャリア銅箔上に剥離可能な状態で保持させた導体層転写シートを用い、その転写銅箔をプリプレグを介して前記絶縁基材の内層導体パターン形成面に転写・貼着することにより、銅下地層を形成する工程と、前記銅下地層上にマスクを形成するとともに、同マスクの開口部から露出している箇所に銅めっき層を形成する工程と、前記マスクを除去してからエッチングを行うことにより、前記銅下地層を除去して外層導体パターン同士を分断する導体パターン分断工程とを行うことを特徴とする多層プリント配線板の製造方法。
【0058】
【発明の効果】
以上詳述したように、請求項1〜5に記載の発明によれば、生産性の低下を伴うことなく、形状のよいファインな導体パターンを形成することが可能なプリント配線板の製造方法を提供することができる。
【0059】
請求項6に記載の発明によれば、信頼性、コスト性及びパターン形成精度に優れたプリント配線板を提供することができる。
【図面の簡単な説明】
【図1】本発明を具体化した一実施形態の多層プリント配線板における外層導体パターンの拡大断面図。
【図2】実施形態の多層プリント配線板の製造手順を説明するための部分概略断面図。
【図3】同多層プリント配線板の製造手順を説明するための部分概略断面図。
【図4】同多層プリント配線板の製造手順を説明するための部分概略断面図。
【図5】同多層プリント配線板の製造手順を説明するための部分概略断面図。
【図6】同多層プリント配線板の製造手順を説明するための部分概略断面図。
【図7】同多層プリント配線板の製造手順を説明するための部分概略断面図。
【図8】同多層プリント配線板の製造手順を説明するための部分概略断面図。
【図9】同多層プリント配線板の部分概略断面図。
【図10】従来の多層プリント配線板の製造手順を説明するための部分概略断面図。
【図11】従来の多層プリント配線板の製造手順を説明するための部分概略断面図。
【図12】従来の多層プリント配線板の製造手順を説明するための部分概略断面図。
【図13】従来の多層プリント配線板の製造手順を説明するための部分概略断面図。
【図14】従来の多層プリント配線板の部分概略断面図。
【符号の説明】
1…プリント配線板としての多層プリント配線板、2a…(内層)導体パターン、2b…(外層)導体パターン、3…めっきスルーホール、4…絶縁基材、6…銅下地層、7…第1銅めっき層としての薄付け銅めっき層、8…第2銅めっき層としての厚付け銅めっき層、10…スルーホール形成用孔、11…マスク、12…マスクの開口部、31…導体層転写シート、32…転写銅箔、33…キャリア銅箔、34…プリプレグ、L1…絶縁基材から遠い側の辺の長さ、L2…絶縁基材に近い側の辺の長さ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board and a manufacturing method thereof.
[0002]
[Prior art]
The printed wiring board manufacturing method is roughly classified into a subtractive process and an additive process. The subtractive method is also called an etching method and is characterized by chemically corroding the surface copper foil of the copper clad laminate. Here, an example of a method for manufacturing the multilayer printed wiring board 41 using the subtractive method will be briefly described with reference to FIGS.
[0003]
First, while preparing the copper clad laminated board 44, it etches and forms the inner-layer conductor pattern 53 on both surfaces of the insulating base material 42. FIG. Then, a copper foil 55 having a thickness of about 12 μm is laminated and pasted on both surfaces of the insulating base material 42 via a prepreg 54 (see FIG. 10). A through-hole forming hole 45 is formed by drilling or the like at a predetermined location of the insulating base material 42 to which the copper foil 55 is adhered. A thin copper plating layer 47 is formed on the entire copper base layer 46 derived from the copper foil 55 and the inner wall surface of the through hole forming hole 45 by electroless copper plating (see FIG. 11). After such a panel plating process, a mask 48 is formed on the thin copper plating layer 47. Then, a thick copper plating layer 50 is formed by electrolytic copper plating at a portion exposed from the opening 49 of the mask 48 (see FIG. 12). After such a pattern plating step, an etching resist 56 is formed on the thick copper plating layer 50 by solder plating or the like, and the mask 48 is peeled off (see FIG. 13). Then, etching is performed in this state. By this etching, the thin copper plating layer 47 and the copper base layer 46 are removed, and the outer conductor patterns 52 are separated from each other. Finally, if the etching resist 56 is peeled off, a desired multilayer printed wiring board 41 is completed (see FIG. 14).
[0004]
[Problems to be solved by the invention]
However, in the above conventional manufacturing method, a fine pattern having a good shape cannot be accurately formed, and the bottom layer is considerably longer than the top due to etching characteristics. Prone. Therefore, it is difficult to form a pattern of a portion (for example, a bonding pad portion) that requires finer and higher precision.
[0005]
Therefore, a countermeasure for forming the copper base layer 46 using an extremely thin copper foil having a thickness of 10 μm or less instead of the copper foil 55 can be considered. This is because the thickness to be removed by etching in the conductor pattern cutting step can be reduced. Therefore, the outer layer conductor pattern 52 that has been divided is less likely to have a flared shape.
[0006]
However, since the copper foil is extremely thin, deformation and scratches are likely to occur. Therefore, when pattern formation is performed using a deformed copper foil, high yield and high reliability may not be realized. Therefore, in order to avoid such a deformation | transformation etc., it is necessary to handle a copper foil carefully at the time of handling, and productivity will fall naturally.
[0007]
The present invention has been made in view of the above problems, and its purpose is to provide a method for producing a printed wiring board and the like capable of forming a fine conductor pattern having a good shape without lowering productivity. It is to provide.
[0008]
[Means for Solving the Problems]
  In order to solve the above-mentioned problem, in the invention according to claim 1,Inner layer and outer layerIn a method for producing a printed wiring board provided with a conductor pattern,A step of forming an inner layer conductor pattern on an insulating substrate, and a thickness of 1 μm to 5 μmTransfer copper foil10 μm to 50 μm thickUsing a conductor layer transfer sheet held in a peelable state on a carrier copper foil, the transfer copper foil is passed through a prepreg.AboveA step of forming a copper underlayer by transferring and sticking to at least one surface of an insulating base material, and forming a mask on the copper underlayer, and copper plating on a portion exposed from the opening of the mask Forming the layer and removing the mask and then etching to remove the copper underlayerOuter layerThe gist of the method for manufacturing a printed wiring board is that a conductor pattern cutting step for cutting the conductor patterns is performed.
[0009]
  In the invention according to claim 2, the plated through holeAnd inner and outer layersIn a method for producing a printed wiring board provided with a conductor pattern,A step of forming an inner layer conductor pattern on an insulating substrate, and a thickness of 1 μm to 5 μmTransfer copper foil10 μm to 50 μm thickUsing a conductor layer transfer sheet held in a peelable state on a carrier copper foil, the transfer copper foil is passed through a prepreg.AboveA step of forming a copper base layer by transferring and sticking to both surfaces of the insulating base, a hole forming step of forming a hole for forming a through hole at a predetermined location of the insulating base, the copper base layer and the through On the inner wall of the hole forming holeBy electroless copper platingForming a thin copper plating layer1And a mask is formed on the thin copper plating layer, and the portion exposed from the opening of the maskBy electrolytic copper platingA second plating step for forming a thick copper plating layer and etching after peeling the mask to remove the thin copper plating layer and the copper underlayer that were under the maskOuter layerThe gist of the method for manufacturing a printed wiring board is that a conductor pattern cutting step for cutting the conductor patterns is performed.
[0010]
According to a third aspect of the present invention, in the first or second aspect, the conductor pattern dividing step by the etching is performed in a state where no etching resist is provided on the copper plating layer located in the outermost layer.
[0011]
  A fourth aspect of the present invention provides the transfer copper foil according to any one of the first to third aspects.as well asThe carrier copper foilAre made of the same material and have the same thermal expansion coefficientIt was.
[0012]
According to a fifth aspect of the present invention, in any one of the first to fourth aspects, the annealing step is performed between the time when the mask is removed and the etching is performed in the conductor pattern dividing step.
[0013]
  In invention of Claim 6,It is obtained by the method for manufacturing a printed wiring board according to any one of claims 2 to 5.In the printed wiring board, the aboveOuter layerConductor pattern is the thickness provided on the insulating substrate1 μm to 5 μmA copper underlayer, a first copper plating layer having a thickness of 3 μm or less formed on the copper underlayer, and a second copper plating layer having a thickness of 5 μm to 50 μm formed on the first copper plating layer, Consisting of the aboveOuter layerIn the cross section of the conductor pattern, the length of the side far from the insulating base is 0.9 to 1.2 of the length of the side close to the insulating base. The gist.
[0014]
  The “action” of the present invention will be described below.
  According to the first aspect of the invention, the transfer copper foil is peeled off from the carrier copper foil and transferred and pasted, whereby a thin copper underlayer derived from the transfer copper foil of the conductor layer transfer sheet on the insulating substrate. Is formed. And by forming the copper plating layer with the mask formed,Outer layerOnly the portion to be the conductor pattern is selectively thickened. After this, etching is performed to remove the copper underlayer that was under the mask,Outer layerConductor patterns are separated from each other. Since the copper underlayer of the present invention is relatively thin, the thickness to be removed by etching in the conductor pattern cutting step is considerably small. Therefore, it was divided and completed.Outer layerThe conductor pattern is less likely to have a flared shape, and a fine pattern with a good shape can be accurately formed.
[0015]
  Further, the transfer copper foil is held by a thicker carrier copper foil. Therefore, even if the transfer copper foil itself is extremely thin, it becomes a certain thickness when viewed as the entire conductor layer transfer sheet, and suitable rigidity is imparted to the entire conductor layer transfer sheet. For this reason, deformation | transformation and damage with a transfer copper foil are avoided, and handling property improves.In addition, by setting the thicknesses of the transfer copper foil and the carrier copper foil within the above preferred range, it is possible to reliably avoid the deformation and scratches of the transfer copper foil, and to reduce the productivity and cost. Can be reliably prevented.
[0016]
  According to the second aspect of the present invention, the transfer copper foil is peeled off from the carrier copper foil and transferred and pasted, whereby a thin copper underlayer derived from the transfer copper foil of the conductor layer transfer sheet on the insulating substrate. Is formed. And by forming a thick copper plating layer with the mask formed,Outer layerOnly the portion to be the conductor pattern is selectively thickened. After this, etching is performed to remove the thin copper plating layer and the copper underlayer that were under the mask,Outer layerConductor patterns are separated from each other. Since the copper underlayer of the present invention is relatively thin, the thickness to be removed by etching in the conductor pattern cutting step is considerably small. Therefore, it was divided and completed.Outer layerThe conductor pattern is less likely to have a flared shape, and a fine pattern with a good shape can be accurately formed.
[0017]
  Further, the transfer copper foil is held by a thicker carrier copper foil. Therefore, even if the transfer copper foil itself is extremely thin, it becomes a certain thickness when viewed as the entire conductor layer transfer sheet, and suitable rigidity is imparted to the entire conductor layer transfer sheet. For this reason, deformation | transformation and damage with a transfer copper foil are avoided, and handling property improves.In addition, by setting the thicknesses of the transfer copper foil and the carrier copper foil within the above preferred range, it is possible to reliably avoid the deformation and scratches of the transfer copper foil, and to reduce the productivity and cost. Can be reliably prevented.
[0018]
According to the third aspect of the present invention, in the conductor pattern dividing step, the step of forming and peeling the etching resist is not required, and as a result, man-hours are reduced and productivity is improved. In addition, the thickness of the copper plating layer that is removed with the etching at this time is extremely small, and the pattern formation accuracy and the like are not particularly adversely affected.
[0019]
  According to the invention of claim 4,Even if it passes through a heat press, it does not warp to transfer copper foil, and wrinkles, peeling, etc. do not occur, and it is convenient for achieving high accuracy and high reliability of the outer layer conductor pattern.
[0021]
According to the fifth aspect of the present invention, the stress inherent in the copper plating layer is released by heating by performing the annealing process after the mask is peeled off until etching is performed. As a result, pinholes are less likely to occur in the copper plating layer, and a highly reliable conductor pattern can be obtained.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a printed wiring board 1 according to an embodiment of the present invention and a manufacturing method thereof will be described in detail with reference to FIGS.
[0023]
As shown in FIG. 9, the printed wiring board 1 of the present embodiment includes conductor patterns 2 a and 2 b and plated through holes 3 formed by a subtractive method on the front and back sides of the insulating base 4. The multilayer printed wiring board 1 is a so-called four-layer board having four conductor layers. As the insulating base material 4, for example, a glass cloth base material impregnated with an epoxy resin, a polyimide resin, a BT (bismaleimide triazine) resin or the like is used. In this embodiment, a base material (so-called glass epoxy base material) impregnated with a relatively inexpensive epoxy resin is selected.
[0024]
Inner layer conductor patterns 2 a are formed on both front and back surfaces of the insulating base 4. The inner layer conductor pattern 2a is obtained, for example, by etching a copper foil provided on the insulating base material 4. Outer layer conductor patterns 2b are formed on the inner layer conductor patterns 2a on both the front and back surfaces via prepregs 34, respectively.
[0025]
As shown in FIG. 1, the outer conductor pattern 2 b includes a copper base layer 6, a thin copper plating layer 7 as a first copper plating layer, and a thick copper plating layer 8 as a second copper plating layer. Become. That is, the outer layer conductor pattern 2b has a three-layer structure. The thin copper plating layer 7 is formed on the copper underlayer 6, and the thick copper plating layer 8 is formed on the thin copper plating layer 7.
[0026]
The range in which the thickness of the copper underlayer 6 can be taken is less than 10 μm, and particularly preferably 1 μm to 5 μm. The range in which the thickness of the thin copper plating layer 7 can be taken is 3 μm or less, and particularly preferably 0.5 μm to 2 μm. The possible range of the thickness of the thick copper plating layer 8 is 5 μm to 50 μm, particularly 10 μm to 25 μm. Specifically, in the present embodiment, the thickness of the copper underlayer 6 is set to 3 μm, the thickness of the thin copper plating layer 7 is set to 1.5 μm, and the thickness of the thick copper plating layer 8 is set to 20 μm.
[0027]
Here, in the cross section of the outer layer conductor pattern 2b, the length of the side far from the insulating base material 4 (that is, the length of the top portion) is defined as L1, and the length of the side near the insulating base material 4 (ie, the length of the side near the insulating base material 4) The length of the bottom part) is defined as L2. In this case, the value of L1 / L2 is 0.9 to 1.2, which is a shape that is difficult to say so-called hem spreading. In the present embodiment, the space between the adjacent outer layer conductor patterns 2b is set to about 35 μm, and the line width (that is, L1 value) of the outer layer conductor pattern 2b is set to about 70 μm.
[0028]
The conductor patterns 2a and 2b of each layer are electrically connected through a plated through hole 3 formed so as to penetrate the insulating base material 4. The conductor layer in the plated through hole 3 is composed of a thin copper plating layer 7 formed on the inner wall surface of the through hole forming hole 10 and a thick copper plating layer 8 formed on the thin copper plating layer 7. Become. That is, the conductor layer in the plated through hole 3 has a two-layer structure. The land 3a of the plated through hole 3 has the same structure as that of the outer layer conductor pattern 2b, that is, a three-layer structure.
[0029]
Next, a procedure for manufacturing the multilayer printed wiring board 1 of the present embodiment will be described.
First, prior to this, the conductor layer transfer sheet 31 used in the present embodiment will be described. As shown in FIG. 2, the conductor layer transfer sheet 31 is roughly composed of a transfer copper foil 32 and a carrier copper foil 33.
[0030]
The transfer copper foil 32 is held on one side of the carrier copper foil 33 in a peelable state. Specifically, for example, the transfer copper foil 32 is attached to one side of the carrier copper foil 33 using an adhesive or pressure sensitive adhesive that does not have a large bonding force. The reason is that if the bonding force is too large, it is difficult to peel off the transfer copper foil 32, which leads to deformation and the like. Of course, the transfer copper foil 32 may be attached to and held on the carrier copper foil 33 without using an adhesive or the like.
[0031]
The carrier copper foil 33 is thicker than the transfer copper foil 32. Specifically, the thickness of the transfer copper foil 32 is preferably less than 10 μm, and more preferably 1 μm to 5 μm. The thickness of the carrier copper foil 33 is preferably 10 μm to 50 μm, and more preferably 30 μm to 40 μm.
[0032]
If the thickness of the transfer copper foil 32 is 10 μm or more, a sufficiently thin copper underlayer 6 cannot be formed, and the thickness to be removed by etching in the conductor pattern cutting step cannot be sufficiently reduced. Moreover, when the thickness of the carrier copper foil 33 is less than 10 μm, it is not possible to impart suitable rigidity to the entire conductor layer transfer sheet 31, and it is possible to reliably avoid deformation and scratches of the transfer copper foil 32. It becomes difficult. Further, the carrier copper foil 33 itself is likely to be deformed, and thus may not be reusable. When the thickness of the carrier copper foil 33 exceeds 50 μm, the rigidity becomes excessively strong, and on the contrary, the peeling operation becomes difficult, which may lead to a decrease in productivity. In addition, the cost increases due to the increased amount of copper used. In the present embodiment, in view of the above circumstances, the transfer copper foil 32 is set to a thickness of 3 μm, and the carrier copper foil 33 is set to a thickness of 35 μm, which is a common thickness. The reason for selecting the copper foil as the carrier foil is that copper is inexpensive and excellent in economic efficiency. The reason why the copper foil was selected as the transfer foil is that copper is inexpensive and excellent in economic efficiency, and also excellent in etching property.
[0033]
Then, using the copper-clad laminate 5 as a starting material, the inner layer conductor pattern 2a is formed on both the front and back surfaces of the insulating base material 4 constituting the copper clad laminate 5. And the said conductor layer transfer sheet 31 is laminated | stacked through the prepreg 34 on the front and back both surfaces of this insulating base material 4. FIG. At this time, the transfer copper foil 32 is directed to the inner layer side. And it heat-presses with a laminating apparatus, transfers and sticks the transfer copper foil 32 to the insulating base material 4 via the prepreg 34, and a copper base layer is applied to the entire front and back surfaces of the insulating base material 4 as shown in FIG. 6 is formed.
[0034]
Thereafter, the carrier copper foil 33 is peeled and peeled from the transfer copper foil 32 to remove the carrier copper foil 33 and expose the transfer copper foil 32. The carrier copper foil 33 scraped off may be used again as the conductor layer transfer sheet 31 by collecting and attaching a new transfer copper foil 32.
[0035]
In the subsequent drilling step, through-hole forming holes 10 having a diameter of 0.1 mm to 0.2 mm are formed by drilling at predetermined locations of the insulating base material 4 that has undergone the copper underlayer forming step (see FIG. 4). When it is desired to form the through-hole forming hole 10 having a smaller diameter, laser processing may be performed instead of drilling.
[0036]
When such a drilling process is performed, smear may occur in the through-hole forming hole 10 due to heat generation. In such a case, the copper clad laminate 5 may be treated with a desmear solution in order to dissolve and remove the generated smear. Note that desmear treatment can also be performed by a plasma method. In the desmear process, desmear is performed under conditions such that the ultrathin transfer copper foil 32 does not disappear, specifically, under conditions such that the thickness of the transfer copper foil 32 is reduced to 1/10 to 1/2 of the initial thickness. It is better to treat the liquid. In this case, a solution of sulfuric acid, chromic acid, alkaline permanganate or the like is used as the desmear liquid.
[0037]
After the desmear process is performed as necessary, a catalyst nucleus for depositing plating on the inner wall surface of the through-hole forming hole 10 is then applied, and the catalyst nucleus is activated. For imparting the catalyst nucleus, noble metal ions, noble metal colloids and the like are used, and generally palladium chloride, palladium colloids and the like are used.
[0038]
After applying the catalyst nucleus and its activation treatment, the thin copper plating layer 7 is then formed by electroless copper plating on the entire surface of the copper underlayer 6 and the inner wall surface of the through hole forming hole 10 (FIG. 5). reference).
[0039]
In the first plating step, an electroless copper plating bath, which is a kind of electroless plating bath, is used, and a thin copper plating layer 7 having a thickness of 3 μm or less, preferably 0.5 μm to 2 μm is formed using the same. Is done. If the thin copper plating layer 7 is too thin, there is a possibility that the electrolytic copper plating cannot be reliably deposited on the entire inner wall surface of the through hole forming hole 10 in the subsequent plating step. Therefore, the conduction failure of the plated through hole 3 may be caused, and the reliability may not be sufficiently improved. On the contrary, if the thin copper plating layer 7 is formed too thick, the productivity is reduced and the cost is increased, and the thickness to be removed by etching in the conductor pattern cutting process cannot be sufficiently reduced. There is a fear.
[0040]
After the first plating step, a predetermined mask 11 serving as a plating resist is then formed on the thin copper plating layer 7. In this case, the mask 11 is preferably formed using a commercially available dry film photoresist. This is because the use of a photosensitive material contributes to the improvement of pattern formation accuracy. Then, after laminating such a dry film photoresist, exposure and development are performed according to a conventional method. As a result, as shown in FIG. 6, a mask 11 having a thickness of 35 μm and having an opening 12 at a predetermined location is formed.
[0041]
After the mask formation step, a thick copper plating layer 8 is formed in a portion exposed from the opening 12 using an electrolytic copper plating bath which is a kind of electrolytic plating (see FIG. 7). When such a thick copper plating layer 8 is formed, only the portion that will later become the outer layer conductor pattern 2b is selectively thickened. In this embodiment, a copper sulfate plating bath is used as the electrolytic copper plating bath. As a result of the second plating, a thick copper plating layer 8 having a thickness of about 5 μm to 50 μm is formed on the thin copper plating layer 7 located at the exposed portion. If the thick copper plating layer 8 is made too thin, the thickness of the finally obtained outer conductor pattern 2b cannot be secured sufficiently. On the other hand, if the thick copper plating layer 8 is too thick, there is a risk that productivity will be reduced and costs will be increased.
[0042]
After the second plating step, the mask 11 that is no longer needed is peeled off, and the thin copper plating layer 7 located thereunder is exposed (see FIG. 8).
At this point, it is desirable to perform an annealing process at a predetermined temperature and a predetermined temperature. The reason is that the stress inherent in the thick copper plating layer 8 is released by heating during annealing, and the thick copper plating layer 8 is in a so-called baked state. As a result, pinholes are less likely to occur in the thick copper plating layer 8, and a highly reliable outer layer conductor pattern 2b can be obtained. The annealing temperature is preferably set to about 100 ° C. to 200 ° C., and is set to 150 ° C. in this embodiment. The annealing time is preferably set to about 0.1 to 3 hours, and in this embodiment is set to 1 hour.
[0043]
Next, an etching process is performed using a sulfuric acid / hydrogen peroxide etchant capable of dissolving copper, and the thin copper plating layer 7 and the copper underlayer 6 are completely removed. Here, since the process is carried out without particularly providing an etching resist on the thick copper plating layer 8 located at the outermost layer, the surface layer of the thick copper plating layer 8 is also etched by about 2 to 3 μm. And through the above process, outer layer conductor pattern 2b was parted, and the multilayer printed wiring board 1 of FIG. 9 was completed.
[0044]
Therefore, according to the present embodiment, the following effects can be obtained.
(1) In the manufacturing method of this embodiment, the conductor layer transfer sheet 31 having the above-described configuration is used. Accordingly, the transfer copper foil 32 is peeled off from the carrier copper foil 33 and transferred and pasted, whereby an extremely thin copper underlayer 6 derived from the transfer copper foil 32 can be formed on the insulating base 4. Then, by forming the thick copper plating layer 8 in a state where the mask 11 is formed, only the portion that will later become the outer conductor pattern 2b is selectively thickened. Thereafter, etching is performed to remove the thin copper plating layer 7 and the copper base layer 6 that are under the mask 11, thereby separating the outer layer conductor patterns 2b from each other.
[0045]
Since the copper underlayer 6 of this embodiment is extremely thin, the thickness to be removed by etching in the conductor pattern cutting step is considerably small, 2 μm to 3 μm. Therefore, the outer layer conductor pattern 2b that has been divided is less likely to have a flared shape, and a fine pattern having a good shape as shown in FIG. 1 can be accurately formed.
[0046]
(2) The transfer copper foil 32 is held by a carrier copper foil 33 that is thicker than that. Therefore, even if the transfer copper foil 32 itself is extremely thin, a thickness of 35 μm or more is secured when viewed as the entire conductor layer transfer sheet 31, and suitable rigidity is imparted. For this reason, deformation and scratching of the transfer copper foil 32 are avoided, and handling is improved. That is, it is not necessary to handle as carefully as when the transfer copper foil 32 is used alone. Therefore, the productivity is not lowered due to the difficulty in handling. In addition, as a result of avoiding the deformation | transformation and damage | wound of the transfer copper foil 32, the yield improvement and high reliability of the multilayer printed wiring board 1 are realizable.
[0047]
(3) The carrier copper foil 33 of the present embodiment can be recycled by collecting it after peeling and holding a new transfer copper foil 32. For this reason, it is very economical and contributes to the reduction of the manufacturing cost of the multilayer printed wiring board 1.
[0048]
(4) Since the carrier copper foil 33 and the transfer copper foil 32 are made of the same material, the thermal expansion coefficients are also equal. For this reason, even if it passes through heat press, it does not warp to transfer copper foil 32, but wrinkles, exfoliation, etc. occur, and it is convenient when achieving high accuracy and high reliability of outer layer conductor pattern 2b.
[0049]
(5) Since the carrier copper foil 33 is made of copper having excellent thermal conductivity, the carrier copper foil 33 does not become a thermal resistance at the time of hot pressing, and heat can be reliably transmitted to the transfer copper foil 32 side. Therefore, the transfer copper foil 32 can be securely attached to the prepreg 34. This also contributes to the improvement of reliability.
[0050]
(6) In this embodiment, the conductive layer in the multilayer printed wiring board 1 is formed by using an electroless copper plating bath in the first plating step and using an electrolytic copper plating bath in the second plating step. is doing. In other words, an electroless copper plating bath is used only when plating is deposited on the inner wall surface of the through-hole forming hole 10, and thereafter an electrolytic copper plating bath that is extremely inexpensive and has a high plating deposition rate is used. For this reason, cost efficiency and productivity can be improved further.
[0051]
(7) The multilayer printed wiring board 1 includes a copper base layer 6 having a thickness of less than 10 μm, a thin copper plating layer 7 having a thickness of 3 μm or less formed thereon, and a thickness of 5 μm formed thereon. A conductor pattern 2b having a three-layer structure including a thick copper plating layer 8 having a thickness of ˜50 μm is provided. Moreover, the metal which forms these three layers is the same kind (namely, copper). Further, the value of L1 / L2 in the conductor pattern 2b is 0.9 to 1.2. The conductor pattern 2b has a sufficient thickness and conductivity as a conductive portion, a suitable cross-sectional shape, and the like. Therefore, the multilayer printed wiring board 1 is excellent in reliability, cost, and pattern formation accuracy, and has high functionality and high density.
[0052]
In addition, you may change embodiment of this invention as follows.
The present invention is not limited to the four-layer board as in the embodiment, and may be further embodied in a multilayered printed wiring board. For example, the multilayer printed wiring board 1 of the embodiment may be a core substrate or a base substrate, and the outer layer conductor pattern 2b may be further formed on one side or both sides of the substrate using the conductor layer transfer sheet 31. In other words, a plurality of outer layer conductor patterns 2 b having the copper base layer 6 derived from the conductor layer transfer sheet 31 may be present on the same side surface of the insulating substrate 4. In addition, it can replace with formation of the outer layer conductor pattern 2b using the conductor layer transfer sheet 31, and can also form a buildup layer by a conventionally well-known method.
[0053]
-It may replace with the wet method as described in embodiment, and may perform the desmear process by the dry process represented by the plasma method etc., for example. Of course, the desmear process may be omitted unless particularly necessary.
[0054]
-The plated through hole 3 is not an essential component and may be omitted. Note that, when the plated through hole 3 is not formed, the first plating step for conducting in the plated through hole 3 is also omitted.
[0055]
The transfer copper foil 32 may be transferred and pasted on both sides of the insulating base material 4, or may be transferred and pasted only on one side. In other words, the copper base layer 6 may be formed on both surfaces of the insulating base material 4 or may be formed only on one surface.
[0056]
Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments are listed below together with their effects.
(1) Using a conductor layer transfer sheet in which the transfer copper foil is releasably held on a carrier copper foil that is thicker than the transfer copper foil, the transfer copper foil is placed on at least one surface of the insulating substrate via the prepreg. A method of reusing a carrier copper foil, wherein after the transfer / sticking, a new transfer copper foil is held again on the carrier copper foil to newly produce a conductor layer transfer sheet. Therefore, according to the invention described in this technical idea 1, it is economical because the carrier copper foil can be recycled.
[0057]
(2) In a method for producing a multilayer printed wiring board comprising a plurality of conductor patterns, a step of forming an inner layer conductor pattern on an insulating substrate, and a transfer copper foil is peeled off on a carrier copper foil thicker than the transfer copper foil A step of forming a copper underlayer by using a conductor layer transfer sheet held in a possible state and transferring and sticking the transfer copper foil to the inner layer conductor pattern forming surface of the insulating substrate via a prepreg; Forming a mask on the copper underlayer and forming a copper plating layer at a portion exposed from the opening of the mask; and removing the mask to perform etching, A method for producing a multilayer printed wiring board, comprising: conducting a conductor pattern dividing step of removing the ground layer and dividing the outer layer conductor patterns.
[0058]
【The invention's effect】
As described above in detail, according to the inventions described in claims 1 to 5, there is provided a printed wiring board manufacturing method capable of forming a fine conductor pattern having a good shape without being accompanied by a decrease in productivity. Can be provided.
[0059]
According to invention of Claim 6, the printed wiring board excellent in reliability, cost property, and pattern formation precision can be provided.
[Brief description of the drawings]
FIG. 1 is an enlarged sectional view of an outer layer conductor pattern in a multilayer printed wiring board according to an embodiment embodying the present invention.
FIG. 2 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the multilayer printed wiring board according to the embodiment.
FIG. 3 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the multilayer printed wiring board.
FIG. 4 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the multilayer printed wiring board.
FIG. 5 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the multilayer printed wiring board.
FIG. 6 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the multilayer printed wiring board.
FIG. 7 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the multilayer printed wiring board.
FIG. 8 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the multilayer printed wiring board.
FIG. 9 is a partial schematic cross-sectional view of the multilayer printed wiring board.
FIG. 10 is a partial schematic cross-sectional view for explaining a manufacturing procedure of a conventional multilayer printed wiring board.
FIG. 11 is a partial schematic cross-sectional view for explaining a manufacturing procedure of a conventional multilayer printed wiring board.
FIG. 12 is a partial schematic cross-sectional view for explaining a manufacturing procedure of a conventional multilayer printed wiring board.
FIG. 13 is a partial schematic cross-sectional view for explaining a manufacturing procedure of a conventional multilayer printed wiring board.
FIG. 14 is a partial schematic cross-sectional view of a conventional multilayer printed wiring board.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Multilayer printed wiring board as a printed wiring board, 2a ... (inner layer) conductor pattern, 2b ... (outer layer) conductor pattern, 3 ... Plating through hole, 4 ... Insulating base material, 6 ... Copper base layer, 7 ... 1st Thin copper plating layer as a copper plating layer, 8 ... Thick copper plating layer as a second copper plating layer, 10 ... Through hole forming hole, 11 ... Mask, 12 ... Mask opening, 31 ... Conductor layer transfer Sheet, 32 ... transfer copper foil, 33 ... carrier copper foil, 34 ... prepreg, L1 ... length of the side far from the insulating base, L2 ... length of the side near the insulating base.

Claims (6)

内層及び外層導体パターンを備えるプリント配線板の製造方法において、
絶縁基材上に内層導体パターンを形成する工程と、
厚さ1μm〜5μmの転写銅箔を厚さ10μm〜50μmのキャリア銅箔上に剥離可能な状態で保持させた導体層転写シートを用い、その転写銅箔をプリプレグを介して前記絶縁基材の少なくとも片面に転写・貼着することにより、銅下地層を形成する工程と、
前記銅下地層上にマスクを形成するとともに、同マスクの開口部から露出している箇所に銅めっき層を形成する工程と、
前記マスクを除去してからエッチングを行うことにより、前記銅下地層を除去して外層導体パターン同士を分断する導体パターン分断工程と
を行うことを特徴とするプリント配線板の製造方法。
In a method for producing a printed wiring board comprising an inner layer and an outer layer conductor pattern,
Forming an inner layer conductor pattern on the insulating substrate;
Of the conductor layer transfer sheet is held at a thickness of peelable state transfer copper foil thickness 10μm~50μm the carrier copper foil of 1 m to 5 m, the insulating base material and the transfer copper foil via the prepreg A step of forming a copper base layer by transferring and sticking to at least one side;
Forming a mask on the copper underlayer, and forming a copper plating layer in a portion exposed from the opening of the mask;
A method of manufacturing a printed wiring board, comprising: performing a conductor pattern dividing step of removing the copper base layer and dividing the outer conductor patterns by performing etching after removing the mask.
めっきスルーホールと内層及び外層導体パターンを備えるプリント配線板の製造方法において、
絶縁基材上に内層導体パターンを形成する工程と、
厚さ1μm〜5μmの転写銅箔を厚さ10μm〜50μmのキャリア銅箔上に剥離可能な状態で保持させた導体層転写シートを用い、その転写銅箔をプリプレグを介して前記絶縁基材の両面に転写・貼着することにより、銅下地層を形成する工程と、
前記絶縁基材の所定箇所にスルーホール形成用孔を形成する穴あけ工程と、
前記銅下地層及び前記スルーホール形成用孔の内壁面に無電解銅めっきによって薄付け銅めっき層を形成する第のめっき工程と、
前記薄付け銅めっき層上にマスクを形成するとともに、同マスクの開口部から露出している箇所に電解銅めっきによって厚付け銅めっき層を形成する第2のめっき工程と、
前記マスクを剥離してからエッチングを行うことにより、同マスク下にあった前記薄付け銅めっき層及び前記銅下地層を除去して外層導体パターン同士を分断する導体パターン分断工程と
を行うことを特徴とするプリント配線板の製造方法。
In the manufacturing method of a printed wiring board provided with a plated through hole and an inner layer and an outer layer conductor pattern,
Forming an inner layer conductor pattern on the insulating substrate;
Of the conductor layer transfer sheet is held at a thickness of peelable state transfer copper foil thickness 10μm~50μm the carrier copper foil of 1 m to 5 m, the insulating base material and the transfer copper foil via the prepreg A process of forming a copper underlayer by transferring and sticking to both sides;
Forming a hole for forming a through hole at a predetermined position of the insulating base;
A first plating step of forming a thin copper plating layer by electroless copper plating on an inner wall surface of the copper underlayer and the through-hole forming hole;
A second plating step of forming a mask on the thin copper plating layer and forming a thick copper plating layer by electrolytic copper plating on a portion exposed from the opening of the mask;
Conducting a conductor pattern cutting step of removing the thin copper plating layer and the copper base layer under the mask and separating the outer conductor patterns by performing etching after peeling the mask. A method for producing a printed wiring board.
前記エッチングによる導体パターン分断工程は、最外層に位置している銅めっき層上にエッチングレジストを設けない状態で行われることを特徴とする請求項1または2に記載のプリント配線板の製造方法。The method for producing a printed wiring board according to claim 1, wherein the conductor pattern dividing step by etching is performed in a state where an etching resist is not provided on the copper plating layer located in the outermost layer. 前記転写銅箔及び前記キャリア銅箔は、同じ材料からなり、熱膨張係数も等しいことを特徴とする請求項1乃至3のいずれか1項に記載のプリント配線板の製造方法。The method for manufacturing a printed wiring board according to any one of claims 1 to 3, wherein the transfer copper foil and the carrier copper foil are made of the same material and have the same thermal expansion coefficient . 前記導体パターン分断工程において前記マスクを剥離してからエッチングを行うまでの間に、アニーリング工程を行うことを特徴とする請求項1乃至4のいずれか1項に記載のプリント配線板の製造方法。5. The method of manufacturing a printed wiring board according to claim 1, wherein an annealing process is performed between the time when the mask is peeled off and the etching is performed in the conductor pattern dividing process. 6. 請求項2乃至5のいずれか1項に記載のプリント配線板の製造方法で得られるプリント配線板において、前記外層導体パターンは、絶縁基材に設けられた厚さ1μm〜5μmの銅下地層と、前記銅下地層上に形成された厚さ3μm以下の第1銅めっき層と、前記第1銅めっき層上に形成された厚さ5μm〜50μmの第2銅めっき層とからなり、前記外層導体パターンの断面において前記絶縁基材から遠い側の辺の長さは、前記絶縁基材に近い側の辺の長さの0.9〜1.2であることを特徴とするプリント配線板。 The printed wiring board obtained by the manufacturing method of the printed wiring board of any one of Claims 2 thru | or 5 WHEREIN : The said outer layer conductor pattern is a copper base layer with a thickness of 1 micrometer- 5 micrometers provided in the insulating base material. The outer layer comprises a first copper plating layer having a thickness of 3 μm or less formed on the copper underlayer and a second copper plating layer having a thickness of 5 μm to 50 μm formed on the first copper plating layer. In the cross section of the conductor pattern, the length of the side far from the insulating base is 0.9 to 1.2 of the length of the side close to the insulating base.
JP2001106899A 2001-04-05 2001-04-05 Printed wiring board and manufacturing method thereof Expired - Lifetime JP4718031B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001106899A JP4718031B2 (en) 2001-04-05 2001-04-05 Printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001106899A JP4718031B2 (en) 2001-04-05 2001-04-05 Printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002305381A JP2002305381A (en) 2002-10-18
JP4718031B2 true JP4718031B2 (en) 2011-07-06

Family

ID=18959328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001106899A Expired - Lifetime JP4718031B2 (en) 2001-04-05 2001-04-05 Printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4718031B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014001076A (en) * 2012-06-15 2014-01-09 Samsung Electro-Mechanics Co Ltd Carrier copper foil removal apparatus and method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20030293A (en) * 2003-02-26 2004-08-27 Imbera Electronics Oy Method for manufacturing an electronic module and an electronic module
FI20031201A (en) * 2003-08-26 2005-02-27 Imbera Electronics Oy Procedure for manufacturing an electronics module and an electronics module
JP6422586B2 (en) * 2015-09-04 2018-11-14 タツタ電線株式会社 Manufacturing method of printed wiring board, printed wiring board protective film and sheet-like laminate used in the method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5281561A (en) * 1975-12-27 1977-07-08 Fukuda Metal Foil Powder Method of producing conductive blank for printed circuit substrate
JPS63283098A (en) * 1987-05-14 1988-11-18 Hitachi Plant Eng & Constr Co Ltd Formation of pattern
JPH06132629A (en) * 1992-10-20 1994-05-13 Mitsubishi Electric Corp Manufacture of printed circuit board
JPH11135942A (en) * 1997-10-28 1999-05-21 Hitachi Chem Co Ltd Manufacture of multilayer printed wiring board
JPH11242330A (en) * 1998-02-24 1999-09-07 Nippon Steel Chem Co Ltd Photosensitive resin composition, multilayered printed circuit board using that, and its production
JPH11346060A (en) * 1998-04-01 1999-12-14 Mitsui Mining & Smelting Co Ltd Manufacture of printed wiring board
JP2000003039A (en) * 1998-06-16 2000-01-07 Fuji Photo Film Co Ltd Photosensitive resin composition, photosensitive element, insulating resin material, and production of multilayer interconnection board using the same
JP2000036660A (en) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd Manufacture of build-up multilayer interconnection board
JP2000307245A (en) * 1999-04-23 2000-11-02 Ibiden Co Ltd Print wiring board, manufacture thereof and metallic laminated plate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5281561A (en) * 1975-12-27 1977-07-08 Fukuda Metal Foil Powder Method of producing conductive blank for printed circuit substrate
JPS63283098A (en) * 1987-05-14 1988-11-18 Hitachi Plant Eng & Constr Co Ltd Formation of pattern
JPH06132629A (en) * 1992-10-20 1994-05-13 Mitsubishi Electric Corp Manufacture of printed circuit board
JPH11135942A (en) * 1997-10-28 1999-05-21 Hitachi Chem Co Ltd Manufacture of multilayer printed wiring board
JPH11242330A (en) * 1998-02-24 1999-09-07 Nippon Steel Chem Co Ltd Photosensitive resin composition, multilayered printed circuit board using that, and its production
JPH11346060A (en) * 1998-04-01 1999-12-14 Mitsui Mining & Smelting Co Ltd Manufacture of printed wiring board
JP2000003039A (en) * 1998-06-16 2000-01-07 Fuji Photo Film Co Ltd Photosensitive resin composition, photosensitive element, insulating resin material, and production of multilayer interconnection board using the same
JP2000036660A (en) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd Manufacture of build-up multilayer interconnection board
JP2000307245A (en) * 1999-04-23 2000-11-02 Ibiden Co Ltd Print wiring board, manufacture thereof and metallic laminated plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014001076A (en) * 2012-06-15 2014-01-09 Samsung Electro-Mechanics Co Ltd Carrier copper foil removal apparatus and method

Also Published As

Publication number Publication date
JP2002305381A (en) 2002-10-18

Similar Documents

Publication Publication Date Title
JP5254775B2 (en) Wiring board manufacturing method
JP4848451B2 (en) Method for manufacturing printed circuit board
KR20010108391A (en) Method for manufacturing a multilayer printed circuit board and composite foil for use therein
JP2003008199A (en) Method for roughening copper surface of printed wiring board and printed wiring board and its producing method
JP6819608B2 (en) Multi-layer printed wiring board and its manufacturing method
JP5462777B2 (en) Manufacturing method of multilayer wiring board
JP2009283671A (en) Method of manufacturing printed-wiring board
JP4718031B2 (en) Printed wiring board and manufacturing method thereof
JP2002324974A (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JPH1187931A (en) Manufacture of printed circuit board
JPH1154930A (en) Manufacture of multilayered wiring board
JP4137279B2 (en) Printed wiring board and manufacturing method thereof
JP3402372B2 (en) Manufacturing method of wiring board
JP3500977B2 (en) Manufacturing method of double-sided circuit board
JP3172711B2 (en) Transfer medium, method of manufacturing the same, and method of manufacturing wiring pattern using the transfer medium
JP2005217216A (en) Double-sided wiring tape carrier for semiconductor device and its manufacturing method
JPS6182497A (en) Manufacture of printed circuit board
JP2002271026A (en) Multi-layer printed wiring board and manufacturing method therefor
JP3716613B2 (en) Printed wiring board and manufacturing method thereof
JP4165789B2 (en) Manufacturing method of wireless suspension blank
JP4130873B2 (en) Printed circuit board manufacturing method
JP2004172522A (en) Method of manufacturing printed wiring board
JP2024067513A (en) Wiring board and manufacturing method of wiring board
JPH10135639A (en) Manufacture of multilayer printed wiring board, interlayer connection, and multilayer printed wiring board
JP2000036664A (en) Multilayer wiring board and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110331

R150 Certificate of patent or registration of utility model

Ref document number: 4718031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term