JP4716613B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP4716613B2 JP4716613B2 JP2001223213A JP2001223213A JP4716613B2 JP 4716613 B2 JP4716613 B2 JP 4716613B2 JP 2001223213 A JP2001223213 A JP 2001223213A JP 2001223213 A JP2001223213 A JP 2001223213A JP 4716613 B2 JP4716613 B2 JP 4716613B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- choke
- switch element
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、負荷急変に対する高速応答性に優れ、低電圧大電流出力に向いたスイッチング電源装置に関するものである。
【0002】
【従来の技術】
低電圧出力のスイッチング電源では、変換効率向上のために同期整流方式を適用する例が多いが、例えばフォワードコンバータの場合、いくつかの問題点が存在する。
【0003】
第1の問題点として、貫通電流の問題がある。トランスが励磁されているときに、フライホイール側のスイッチ素子が導通していると、電流を阻止する素子がなくなり、入力電源を短絡することになる。このときに流れる電流が貫通電流であり、貫通電流が流れると素子にストレスを与え、変換効率が低下する問題がある。これを避けるために、フライホイール側のスイッチ素子は、トランスが励磁されるタイミングより早めに非導通とする、いわゆるデッドタイムを設ける必要がある。しかしながらデッドタイムの設定を長くしすぎると、同期整流方式のメリットが薄れて変換効率の低下を招き、短くしすぎると部品のばらつきで貫通電流が流れる危険性が増大する。このことは低電圧大電流出力のスイッチング電源で特に顕著にあらわれる。このため貫通電流を避けつつ変換効率の低下を最小限におさえる最適なデッドタイムの設定が困難である。
【0004】
第2の問題点は、負荷急変に対する高速応答性という観点から見ると、チョークの励磁期間に制約がある点である。負荷電流が急変したときに出力電圧の変動を最小限に抑えるためには、チョーク電流は負荷電流に速やかに追従しなくてはならない。これは(負荷電流−チョーク電流)が出力コンデンサから流れ出すことから明らかである。
図6は負荷電流(A)と、それに対する理想のチョーク電流(B)を示した波形である。これはチョークが励磁されるデューティを100%とした場合の波形である。また、制御回路の遅れはないものとしている。しかしながら、フォワードコンバータではトランスの励磁期間とチョークの励磁期間が等しいため、トランスの制約条件からチョークが励磁されるデューティを100%とする事はできない。トランスが飽和する危険性があること、スイッチ素子の印加電圧が増大することから、50〜60%が実用的な最大デューティである。したがって、実際のチョーク電流動作は(C)に示すような波形となる。理想波形(B)と比べると、明らかに応答が遅れていることがわかる。このように、チョークが励磁されるデューティに制約があるため、負荷急変に対する高速応答性にも制約がある問題があった。
【0005】
第3の問題は、大電流出力の場合、チョークが大型化することである。これはリップル分を除き、出力電流とチョーク電流が等しいためである。近年、マイクロプロセッサの電源電圧は低下の一途をたどり、かつ消費電流は増加傾向にあるため、チョークとしても大電流が流せるものが必要となってきた。しかしながら一方で小型化の要求もあるわけだが、チョークを無理に小型化すると、直流抵抗が増えて導通損失が増大するため、チョークが大型化する傾向があった。
【0006】
第4の問題は、出力から入力へエネルギーが逆流することである。これは同期整流により、チョーク電流がマイナスになる状態が成立するためである。エネルギーの逆流があると、並列運転時に問題が発生する場合がある。例えば、同期整流化したフォワードコンバータを並列運転する場合、出力電圧の設定に差があると、設定電圧の高いものから低いものにエネルギーが流れ込み、設定電圧の低いコンバータでは、出力から入力にエネルギーが流れるようになる。各コンバータの入力に保護用のヒューズがあり、逆流しているコンバータのヒューズが何らかの原因により切れた場合、そのコンバータは破損する。これはエネルギーの行き場がなくなって、一次側の電圧が上昇する為である。このような問題を避けるため、例えば軽負荷では同期整流用スイッチ素子の駆動をやめるなど、保護回路を追加する必要があった。
【0007】
これらの問題点を解決する為に出願人等は先に図2、図3及び図4に示す回路を提案した。(特願平2001−166187、特願平2001−137001、特願平2001−106829)図4は前記4つの問題点を解決することが可能である。しかしながら従来のフォワードコンバータと比較して、部品点数が大幅に増える点が問題である。特に、絶縁が必要なことから外形寸法が大きくなりがちなトランスが4つ必要であることが、電源の小型化に対する阻害要因となる。図3はこの問題を解決したもので、トランスが2つで済む。これにより、トランスと二次側の整流素子の数が減り、電源の小型化に寄与する。しかしながら、トランスの一次巻線はやはり4つ必要であり、各トランスの構成は図4に比し複雑化している。図2はこれらの対策として、トランスが2つでかつ各トランスの構成を簡単にした回路で、これによりトランスの一次巻線が減り、トランスの小型化に寄与する。唯この回路は、一次側のハイサイドスイッチとローサイドスイッチで異なる耐圧のものが必要となる。これはハイサイドスイッチにはチョークの電圧とトランスのフライバック電圧が加算された電圧が印加されるのに対し、ローサイドスイッチには入力電圧とチョークの電圧とトランスのフライバック電圧が加算された電圧が印加される事によるものである。図2の動作波形を図5に示す。入力電圧75V、出力電圧1.5V、出力電流100Aとした。Q1、4がローサイドスイッチ、Q2、3がハイサイドスイッチであるが、これを見るとハイサイドスイッチとして100V耐圧の素子が、ローサイドスイッチとして200V耐圧の素子が必要であることがわかる。このためローサイドスイッチは高耐圧の素子である必要があり、導通損失が増える問題があった。
【0008】
【発明が解決しようとする課題】
本発明の目的は、前記の問題点を解決する回路を提供することにある。
【0009】
【課題を解決するための手段】
入力電源に並列に第1のトランスの一次巻線と第1のスイッチ素子の直列回路を接続し、該第1のトランスの二次巻線に並列に第1の整流素子と第1のコンデンサの直列回路を接続し、該第1のコンデンサに並列に負荷を接続したスイッチング電源装置において、該第1のトランスの一次巻線と第1のスイッチ素子の直列回路に直列に第1のチョークと第2のスイッチ素子の直列回路を挿入し、該入力電源と該第1のスイッチ素子の直列回路に並列に第2の整流素子を接続し、該入力電源と該第1のチョークの直列回路に並列に第3のスイッチ素子と第2のトランスの一次巻線と第4のスイッチ素子の直列回路を接続し、該第1のコンデンサに並列に該第2のトランスの二次巻線と第3の整流素子の直列回路を接続し、該入力電源と該第3のスイッチ素子の直列回路に並列に第4の整流素子を接続する事により課題を解決する。同期整流にする場合は、第1の整流素子と第3の整流素子にそれぞれ並列にスイッチ素子をつければよい。
【0010】
【発明の実施の形態】
本発明の実施例(基本回路)を図1に示す。二次側の回路構成は従来例(図2)と同じである。従来例と同一符号は同等部分を示す。図2のスイッチ12と13の挿入場所を変更したのが図1であると考えることが出来る。図2は、チョーク2のリセット電流を流すルートとしてチョーク2、トランス31、ダイオード22、スイッチ12のルートとチョーク2、トランス32、ダイオード26、スイッチ13のルートの二つがあるが、図1はこのルート内でスイッチ12、13の場所をチョークとトランスの間に変更したものである。したがって、図1は図2とほぼ同じ動作となる。
【0011】
スイッチ素子11、14が出力電圧制御を行う為のメインスイッチであり、交互にオンさせる。スイッチ素子12、13はチョーク2のリセット電流を流すルートとトランス31、32のリセット条件を確保するための補助スイッチである。スイッチ素子12、13の動作条件は、スイッチ素子11がオンの時はスイッチ素子12もオンであること、スイッチ素子14がオンの時はスイッチ素子13もオンであること、スイッチ素子11と14が両方オフの時は、スイッチ素子12か13のどちらかがオンしている必要がある事である。また、スイッチ素子12、13のオフ期間は、トランス31、32のリセット条件を確保する様に決める必要がある。上記の条件により以下の動作説明では、スイッチ素子12は一周期の0%〜50%でオン、スイッチ素子13は一周期の50%〜100%でオンすると決める。また、スイッチ素子11は0%〜50%の間でオンさせ、スイッチ素子14は50%〜100%の間でオンさせてパルス幅制御をかけるものとする。尚、パルス幅制御に限らず他の制御方法を用いてもよい。
【0012】
次に動作を説明する。先ず、スイッチ素子11と12がオンすると、入力電源からチョーク2、スイッチ素子12、トランス31の一次巻線、スイッチ素子11のルートで電流が流れ、同時に整流素子21が導通する。チョーク2には(入力電圧−出力電圧×トランス31の一次/二次巻数比)の電圧がかかるため、電流が直線的に増加する。スイッチ素子11がオフすると、チョーク2のリセット電流がスイッチ素子12、トランス31の一次巻線、整流素子22のルートで流れる。整流素子21は導通したままである。チョーク2の電圧は(出力電圧×トランス31の一次/二次巻数比)でクランプされる為、電流が直線的に減少する。次にスイッチ素子13、14がオンすると、入力電源からチョーク2、スイッチ素子13、トランス32の一次巻線、スイッチ素子14のルートで電流が流れ、同時に整流素子23が導通する。チョーク2には(入力電圧−出力電圧×トランス32の一次/二次巻数比)の電圧がかかるため、電流が直線的に増加する。スイッチ素子14がオフすると、チョーク2のリセット電流がスイッチ素子13、トランス32の一次巻線、整流素子26のルートで流れる。整流素子23は導通したままである。チョーク2の電圧は(出力電圧×トランス32の一次/二次巻数比)でクランプされる為、電流が直線的に減少する。
【0013】
この回路ではローサイドスイッチに高耐圧の素子を使う必要はない。これは図1のダイオード22、26により入力電圧以上の電圧が印加されない為である。
ローサイドスイッチとハイサイドスイッチが両方オフしたときに、この二つの素子に印加される合計電圧は、入力電圧とチョークの電圧とトランスのフライバック電圧が加算された電圧である。前述したようにローサイドスイッチの印加電圧は最大でも入力電圧であるので、ハイサイドスイッチには残りのチョークの電圧とトランスのフライバック電圧が加算された電圧が印加される。これは従来(図2)におけるハイサイドスイッチと同じ電圧である。したがって、例えば入力電圧36V〜75Vで設計した場合、ローサイドスイッチ、ハイサイドスイッチの両方に耐圧100Vの素子を使うことが可能である。これにより、ローサイドスイッチの導通損失は耐圧200Vの素子を使用した場合と比べて、大幅に減少する。ハイサイドスイッチに流れる電流は増えるが、ローサイドスイッチのオン幅が広い場合、それによる損失増加分を上回るローサイドスイッチの導通損失低減が見込まれる。また、同じ部品が使えるため、部品の種類が減るメリットもある。
【0014】
図7は図1のシミュレーション用の回路図で、図1との相違点は、二次側を同期整流とし(QD1,QD3を追加)、そのために整流素子D1,D3をマイナス側に移動したこと、トランスリセット用の巻線とダイオードD4,D5を追加したこと、MOSFETを想定してスイッチ素子1〜4に並列にダイオードDQ1〜DQ4を接続した事である。なおLm1、Lm2はトランスの励磁インダクタンスを表している。
【0015】
図8は図7のシミュレーション結果を示す各部動作波形図で、図8では二周期の動作波形を示した。シミュレーション回路の入出力条件は、入力電圧48V、出力電圧1.5V、出力電流100Aである。又Q2、3は先に説明したようにデューティ50%固定とし、QD1、QD3はそれぞれQ2、Q3と同期させた。図8から前述の動作説明と同じ動作となっていることがわかる。また、図9は入力電圧を75Vとしたときのシミュレーション結果を示す各部動作波形図である。Q1、2、3、4は全て100V耐圧でよいことがわかる。
【0016】
図7の回路では貫通電流の問題が発生しない。Q1,Q2,Q3,Q4,QD1,QD3のすべてのスイッチ素子が同時にオンしても、D2、D6が短絡電流を阻止するためである。したがって従来の貫通電流を避けつつ変換効率の低下を最小限におさえる様な最適なデッドタイムの設定が困難である、という問題は存在しない。そもそもデッドタイムが不要なので、同期整流方式のメリットが薄れて変換効率の低下を招く事がなく、結果として高効率化に寄与する。
【0017】
またチョークの大型化の問題も解決する。これは、チョークが一次側に存在する為、チョーク電流がトランスによって巻数比変換される事によるものである。このためチョーク電流は大幅に減少し、チョークの大型化を避けることができる。例えば、図7ではトランスの巻数比が16:1であるため、チョーク電流の平均値は100/16=6.25Aとなる。図8のQ2、3の電流を合成したものがチョークの電流であるが、ほぼその値となっていることがわかる。
【0018】
又、図7の回路では、チョークの励磁期間、リセット期間共0%から100%まで変えることが可能である。Q1,Q4のオンデューティを50%とすればチョークの励磁期間は100%となり、Q1,Q4のオンデューティを0%とすればチョークのリセット期間は100%となる。したがってチョーク電流動作は制御回路の遅れがない場合、図6の理想波形となり、高速応答性に対する制約はなくなる。
【0019】
図1はチョーク電流を二分割してトランス31、32に流す回路であるが、本発明は分割数が二に限定されるものではない。任意の分割数にすることが可能である。
分割数を三に増やした回路が図10である。このように点線で囲った回路ブロックを追加していけば、分割数をいくらでも増やすことが可能である。
分割数を増やすことにより、チョークのリップル電流が減っていくメリットがある。同じリップル電流でよければチョークのインダクタンス値を下げることができ、高速応答に有利となる。
【0020】
又、本発明ではエネルギーが逆流するという問題が発生しない。これはチョークのリセット電流が流れるルートには整流素子があり、チョーク電流が逆流しないためである。したがって、出力から入力へエネルギーが流れることはない。尚、エネルギーを逆流させたい場合には、図1の整流素子22、26に並列にスイッチ素子を接続すればよい。ただし、貫通電流が流れる事があり得るので、各スイッチ素子の駆動タイミングには注意を払う必要がある。例えば図1の場合、スイッチ素子11と整流素子22に並列に接続したスイッチ素子を同時に導通させると貫通電流が流れる。
【0021】
本発明には、ゼロ電流スイッチングが可能である為に、発生する電圧サージが小さいメリットもある。現実の回路にはトランスの漏れインダクタンスや配線のインダクタンスなど、意図的に挿入したのではない寄生インダクタンスが存在するが、これが通常のスイッチング電源では電圧サージの発生要因となる。これは、寄生インダクタンスに流れる電流が、スイッチング時に流れるルートを失ってハイインピーダンス部に流れるためである。本発明では、ハイサイドスイッチを駆動するタイミングを工夫することにより、この問題を回避することが可能である。
【0022】
図11は図7に対してインダクタンスLL1、2を追加したシミュレーション用回路図である。LL1、2はトランスの漏れインダクタンスを想定している。図12は図11のシミュレーション結果を示す各部動作波形である。二周期の動作波形を示した。図8との相違点は、ハイサイドスイッチをオンさせる期間を0〜50%、50〜100%から0〜55%、50〜105%に変えたことである。
ハイサイドスイッチQ2とLL1、Q3とLL2は直列に接続されており、Q2、3のプラス側電流とLL1、2の電流は等しい。したがってQ2、3の電流がプラスの時、即ちLL1、2に電流が流れているときにQ2、3をオフさせるとLL1、2に流れる電流はルートを失い、電圧サージが発生する。図11ではこの問題が回避されている。即ち、Q2、3電流がゼロになってからQ2、3がオフされている。このため、電圧サージが発生しない。
【0023】
このような動作が可能となるのは、LL1、2に電流を減らす向きの電圧が印加される為である。ハイサイドスイッチのオン期間を延長すると、ハイサイドスイッチがオンしている時に、反対側のトランスに接続されたローサイドスイッチがオンするようになる。ローサイドスイッチがオンするとチョークLiの電圧が反転するため、LL1、2にそれまでとは逆向きの電圧が印加されるのである。
【発明の効果】
以上のように本発明によれば、同期整流による貫通電流の問題がなく、負荷急変に対する高速応答性に優れ、チョークの大型化を抑制し、エネルギー逆流の問題のない低電圧大電流出力向けのスイッチング電源を簡素な構成のトランスで、なおかつ一次側スイッチ素子を同一素子で構成することが可能となり、電源の小型化、低コスト化に寄与する。
【図面の簡単な説明】
【図1】本発明の実施例回路図(基本回路)
【図2】従来の回路図
【図3】従来の回路図
【図4】従来の回路図
【図5】図2の各部動作波形図
【図6】負荷電流とチョーク電流の波形図
【図7】図1シミュレーション用の回路図
【図8】図7の各部動作波形図
【図9】図7の各部動作波形図
【図10】本発明の他の実施例回路図
【図11】図1シミュレーション用の回路図
【図12】図11の各部動作波形図
【符号の説明】
1 入力電源
2 チョーク
3 コンデンサ
4 負荷
11〜14 スイッチ素子
21〜26 整流素子
31〜34 トランス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching power supply device that has excellent high-speed response to sudden load changes and is suitable for low-voltage, large-current output.
[0002]
[Prior art]
In a switching power supply with a low voltage output, there are many examples in which a synchronous rectification method is applied to improve conversion efficiency. However, for example, in the case of a forward converter, there are some problems.
[0003]
As a first problem, there is a problem of through current. If the switch element on the flywheel side is conductive when the transformer is excited, there is no element that blocks the current, and the input power supply is short-circuited. The current flowing at this time is a through current, and when the through current flows, there is a problem that the element is stressed and the conversion efficiency is lowered. In order to avoid this, it is necessary to provide a so-called dead time in which the switch element on the flywheel side is turned off earlier than the timing at which the transformer is excited. However, if the dead time is set too long, the merits of the synchronous rectification method are diminished and the conversion efficiency is lowered. If the dead time is set too short, there is an increased risk of through current flowing due to component variations. This is particularly noticeable in switching power supplies with low voltage and large current output. Therefore, it is difficult to set an optimum dead time that avoids a through current and minimizes a decrease in conversion efficiency.
[0004]
The second problem is that the choke excitation period is limited from the viewpoint of high-speed response to sudden load changes. In order to minimize fluctuations in the output voltage when the load current changes suddenly, the choke current must quickly follow the load current. This is evident from the fact that (load current-choke current) flows out of the output capacitor.
FIG. 6 is a waveform showing a load current (A) and an ideal choke current (B) corresponding thereto. This is a waveform when the duty at which the choke is excited is 100%. In addition, there is no delay in the control circuit. However, in the forward converter, since the excitation period of the transformer and the excitation period of the choke are equal, the duty with which the choke is excited cannot be set to 100% due to the constraints of the transformer. Since there is a risk of saturation of the transformer and the applied voltage of the switch element increases, 50 to 60% is a practical maximum duty. Therefore, the actual choke current operation has a waveform as shown in (C). Compared with the ideal waveform (B), it can be seen that the response is clearly delayed. As described above, since the duty with which the choke is excited is limited, there is a problem that the high-speed response to a sudden load change is also limited.
[0005]
The third problem is that the choke becomes large in the case of a large current output. This is because the output current and the choke current are equal except for the ripple. In recent years, the power supply voltage of a microprocessor has been steadily decreasing and the current consumption has been increasing. Therefore, a choke that can carry a large current has become necessary. However, there is also a demand for downsizing, but if the choke is forcibly downsized, the direct current resistance increases and the conduction loss increases, so that the choke tends to increase in size.
[0006]
The fourth problem is that energy flows back from the output to the input. This is because the state where the choke current becomes negative is established by the synchronous rectification. If there is a backflow of energy, problems may occur during parallel operation. For example, when operating synchronously rectified forward converters in parallel, if there is a difference in the output voltage setting, energy flows from the higher setting voltage to the lower setting voltage, and in a converter with a lower setting voltage, energy is output from the output to the input. It begins to flow. There is a protective fuse at the input of each converter, and if the reverse fuse of the converter is blown for some reason, the converter is damaged. This is because there is no place for energy and the voltage on the primary side rises. In order to avoid such a problem, it is necessary to add a protection circuit such as stopping driving of the synchronous rectification switch element in a light load.
[0007]
In order to solve these problems, the applicants have previously proposed the circuits shown in FIGS. (Japanese Patent Application No. 2001-166187, Japanese Patent Application No. 2001-137001, Japanese Patent Application No. 2001-106829) FIG. 4 can solve the above four problems. However, there is a problem in that the number of parts is significantly increased as compared with the conventional forward converter. In particular, the need for four transformers whose outer dimensions tend to be large due to the need for insulation is an impediment to miniaturization of the power supply. FIG. 3 solves this problem and only two transformers are required. This reduces the number of transformers and rectifiers on the secondary side, contributing to the miniaturization of the power supply. However, four transformer primary windings are still necessary, and the configuration of each transformer is more complicated than that in FIG. FIG. 2 shows a circuit in which two transformers and the configuration of each transformer are simplified as countermeasures against these problems. This reduces the primary winding of the transformer and contributes to miniaturization of the transformer. However, this circuit needs to have different breakdown voltages for the high-side switch and the low-side switch on the primary side. This is because the high-side switch is applied with the sum of the choke voltage and the transformer flyback voltage, while the low-side switch is the sum of the input voltage, choke voltage and the transformer flyback voltage. This is due to the fact that is applied. The operation waveform of FIG. 2 is shown in FIG. The input voltage was 75V, the output voltage was 1.5V, and the output current was 100A. Q1 and 4 are low-side switches, and Q2 and 3 are high-side switches. From this, it can be seen that a 100V breakdown voltage element is required as the high-side switch and a 200V breakdown voltage element is required as the low-side switch. For this reason, the low-side switch needs to be a high breakdown voltage element, and there is a problem that conduction loss increases.
[0008]
[Problems to be solved by the invention]
An object of the present invention is to provide a circuit that solves the above problems.
[0009]
[Means for Solving the Problems]
A series circuit of the primary winding of the first transformer and the first switch element is connected in parallel to the input power supply, and the first rectifier element and the first capacitor are connected in parallel to the secondary winding of the first transformer. In a switching power supply device in which a series circuit is connected and a load is connected in parallel to the first capacitor, a first choke and a first choke are connected in series to the series circuit of the primary winding of the first transformer and the first switch element. A series circuit of two switching elements is inserted, a second rectifying element is connected in parallel to the series circuit of the input power source and the first switching element, and parallel to the series circuit of the input power source and the first choke Is connected to the series circuit of the third switch element, the primary winding of the second transformer and the fourth switch element, and the secondary winding of the second transformer and the third circuit in parallel with the first capacitor. a series circuit of a rectifying element, the input power and the third SUMMARY By connecting the fourth rectifier element in parallel with the series circuit of the switch elements. In the case of synchronous rectification, a switch element may be provided in parallel with each of the first rectifier element and the third rectifier element.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment (basic circuit) of the present invention is shown in FIG. The circuit configuration on the secondary side is the same as the conventional example (FIG. 2). The same reference numerals as those in the conventional example indicate equivalent parts. It can be considered that FIG. 1 shows that the insertion positions of the
[0011]
The
[0012]
Next, the operation will be described. First, when the
[0013]
In this circuit, it is not necessary to use a high breakdown voltage element for the low-side switch. This is because a voltage higher than the input voltage is not applied by the
When both the low-side switch and the high-side switch are turned off, the total voltage applied to the two elements is a voltage obtained by adding the input voltage, the choke voltage, and the transformer flyback voltage. As described above, since the applied voltage of the low side switch is the input voltage at the maximum, a voltage obtained by adding the remaining choke voltage and the transformer flyback voltage is applied to the high side switch. This is the same voltage as that of the conventional high side switch (FIG. 2). Therefore, for example, when designing with an input voltage of 36 V to 75 V, an element having a withstand voltage of 100 V can be used for both the low side switch and the high side switch. As a result, the conduction loss of the low-side switch is greatly reduced as compared with the case where an element with a withstand voltage of 200 V is used. Although the current flowing through the high-side switch increases, when the on-width of the low-side switch is wide, the conduction loss of the low-side switch is expected to be less than the increase in loss caused thereby. In addition, since the same parts can be used, there is an advantage that the types of parts are reduced.
[0014]
FIG. 7 is a circuit diagram for the simulation of FIG. 1. The difference from FIG. 1 is that the secondary side is synchronous rectified (QD1, QD3 is added), and the rectifier elements D1, D3 are moved to the negative side for that purpose. The addition of the transformer reset winding and the diodes D4 and D5, and the diodes DQ1 to DQ4 are connected in parallel to the
[0015]
FIG. 8 is an operation waveform diagram of each part showing the simulation result of FIG. 7, and FIG. 8 shows an operation waveform of two cycles. The input / output conditions of the simulation circuit are an input voltage of 48V, an output voltage of 1.5V, and an output current of 100A. Q2 and 3 were fixed at 50% duty as described above, and QD1 and QD3 were synchronized with Q2 and Q3, respectively. It can be seen from FIG. 8 that the operation is the same as that described above. FIG. 9 is an operation waveform diagram of each part showing a simulation result when the input voltage is 75V. It can be seen that Q1, 2, 3 and 4 all have a withstand voltage of 100V.
[0016]
In the circuit of FIG. 7, the problem of through current does not occur. This is because D2 and D6 prevent short-circuit current even if all the switching elements Q1, Q2, Q3, Q4, QD1, and QD3 are turned on simultaneously. Therefore, there is no problem that it is difficult to set an optimum dead time so as to minimize a decrease in conversion efficiency while avoiding a conventional through current. In the first place, since dead time is unnecessary, the merit of the synchronous rectification method is not reduced and the conversion efficiency is not lowered, resulting in higher efficiency.
[0017]
It also solves the problem of large choke. This is due to the fact that the choke current is converted into the turns ratio by the transformer because the choke exists on the primary side. For this reason, the choke current is greatly reduced, and an increase in the choke size can be avoided. For example, in FIG. 7, since the turns ratio of the transformer is 16: 1, the average value of the choke current is 100/16 = 6.25A. The choke current is a combination of the currents Q2 and Q3 in FIG. 8, but it is almost the same value.
[0018]
In the circuit of FIG. 7, the choke excitation period and the reset period can be changed from 0% to 100%. If the on-duty of Q1 and Q4 is 50%, the excitation period of the choke is 100%, and if the on-duty of Q1 and Q4 is 0%, the reset period of the choke is 100%. Therefore, when there is no delay in the control circuit, the choke current operation has the ideal waveform shown in FIG. 6, and there is no restriction on the high-speed response.
[0019]
Although FIG. 1 shows a circuit in which the choke current is divided into two and flows through the
A circuit with the number of divisions increased to three is shown in FIG. By adding circuit blocks surrounded by dotted lines in this way, the number of divisions can be increased as much as possible.
There is an advantage that the ripple current of the choke is reduced by increasing the number of divisions. If the same ripple current is acceptable, the inductance value of the choke can be lowered, which is advantageous for high-speed response.
[0020]
Further, in the present invention, there is no problem that the energy flows backward. This is because there is a rectifying element in the route through which the choke reset current flows, and the choke current does not flow backward. Therefore, no energy flows from the output to the input. In addition, what is necessary is just to connect a switch element in parallel with the
[0021]
The present invention has an advantage that a voltage surge generated is small because zero current switching is possible. In an actual circuit, there are parasitic inductances that are not intentionally inserted, such as transformer leakage inductance and wiring inductance. This is a cause of voltage surge in a normal switching power supply. This is because the current that flows in the parasitic inductance loses the route that flows during switching and flows to the high impedance portion. In the present invention, this problem can be avoided by devising the timing for driving the high-side switch.
[0022]
FIG. 11 is a circuit diagram for simulation in which inductances LL1 and LL2 are added to FIG. LL1 and LL2 assume transformer leakage inductance. FIG. 12 is an operation waveform of each part showing the simulation result of FIG. Two cycles of operation waveforms are shown. The difference from FIG. 8 is that the period during which the high-side switch is turned on is changed from 0-50%, 50-100% to 0-55%, 50-105%.
The high-side switches Q2 and LL1, Q3 and LL2 are connected in series, and the positive currents of Q2 and 3 are equal to the currents of LL1 and LL2. Therefore, when the currents of Q2 and 3 are positive, that is, when the currents are flowing through LL1 and LL2, when Q2 and 3 are turned off, the currents flowing through LL1 and 2 lose their roots, and a voltage surge is generated. In FIG. 11, this problem is avoided. That is, Q2 and 3 are turned off after the currents Q2 and 3 become zero. For this reason, a voltage surge does not occur.
[0023]
The reason why such an operation is possible is that a voltage that reduces the current is applied to LL1 and LL2. When the on period of the high side switch is extended, the low side switch connected to the opposite transformer is turned on when the high side switch is on. When the low-side switch is turned on, the voltage of the choke Li is inverted, so that a reverse voltage is applied to LL1 and LL2.
【The invention's effect】
As described above, according to the present invention, there is no problem of through current due to synchronous rectification, excellent high-speed response to sudden load change, suppression of choke enlargement, and low voltage high current output without problems of energy backflow. The switching power supply can be configured with a transformer having a simple configuration, and the primary side switching element can be configured with the same element, which contributes to the miniaturization and cost reduction of the power supply.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an embodiment of the present invention (basic circuit).
[Fig. 2] Conventional circuit diagram [Fig. 3] Conventional circuit diagram [Fig. 4] Conventional circuit diagram [Fig. 5] Waveform diagram of each part of Fig. 2 [Fig. 6] Waveform diagram of load current and choke current [Fig. 1 is a circuit diagram for simulation. FIG. 8 is an operation waveform diagram of each part of FIG. 7. FIG. 9 is an operation waveform diagram of each part of FIG. 7. FIG. 10 is a circuit diagram of another embodiment of the present invention. [Fig. 12] Operation waveform diagram of each part of Fig. 11 [Explanation of symbols]
1
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001223213A JP4716613B2 (en) | 2001-07-24 | 2001-07-24 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001223213A JP4716613B2 (en) | 2001-07-24 | 2001-07-24 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003037978A JP2003037978A (en) | 2003-02-07 |
JP4716613B2 true JP4716613B2 (en) | 2011-07-06 |
Family
ID=19056582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001223213A Expired - Fee Related JP4716613B2 (en) | 2001-07-24 | 2001-07-24 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4716613B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763237A (en) * | 1986-10-17 | 1988-08-09 | Wieczorek John P | DC/AC/DC Power conversion system including parallel transformers |
JPH05103467A (en) * | 1991-10-04 | 1993-04-23 | Shindengen Electric Mfg Co Ltd | Dc-dc converter |
JPH09205770A (en) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | Dc-dc converter |
JPH10178775A (en) * | 1996-12-17 | 1998-06-30 | Shindengen Electric Mfg Co Ltd | Switching power supply |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6416262A (en) * | 1987-07-08 | 1989-01-19 | Fujitsu Denso | Snubber circuit |
-
2001
- 2001-07-24 JP JP2001223213A patent/JP4716613B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763237A (en) * | 1986-10-17 | 1988-08-09 | Wieczorek John P | DC/AC/DC Power conversion system including parallel transformers |
JPH05103467A (en) * | 1991-10-04 | 1993-04-23 | Shindengen Electric Mfg Co Ltd | Dc-dc converter |
JPH09205770A (en) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | Dc-dc converter |
JPH10178775A (en) * | 1996-12-17 | 1998-06-30 | Shindengen Electric Mfg Co Ltd | Switching power supply |
Also Published As
Publication number | Publication date |
---|---|
JP2003037978A (en) | 2003-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7023186B2 (en) | Two stage boost converter topology | |
US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
US7239530B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
US5471376A (en) | Low-loss active voltage-clamp circuit for single-ended forward PWM converter | |
US7623362B2 (en) | Switching power supply unit | |
US6532160B2 (en) | Switching power supply | |
US8068355B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
KR100983673B1 (en) | Boost DC-DC converter with high efficiency | |
JP2991181B2 (en) | Switching power supply | |
US20120044729A1 (en) | Bridgeless coupled inductor boost power factor rectifiers | |
KR100691622B1 (en) | Flyback dc/dc converter using clamp diode | |
US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
JP2004522392A (en) | Asymmetric multi-converter power supply | |
US6707690B1 (en) | Power converter employing switched split transformer primary | |
JP4148760B2 (en) | Switching power supply | |
JP4716613B2 (en) | Switching power supply | |
JP4716596B2 (en) | Switching power supply | |
JP4703037B2 (en) | Switching power supply | |
JP4716598B2 (en) | Switching power supply | |
JP2009171829A (en) | Insulating-type switching power supply | |
JP4096696B2 (en) | Rectifier | |
JP6485366B2 (en) | Phase shift type full bridge type power supply circuit | |
KR102724925B1 (en) | Device for resetting the magnetic field energy caused by the magnetization inductance and recovering the magnetic field energy caused by the leakage inductance of a soft switching converter and high efficiency soft switching converter comprising the same and lighting device with reset coil | |
JP3973489B2 (en) | Switching power supply | |
JP3539852B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4716613 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |