Nothing Special   »   [go: up one dir, main page]

JP4784055B2 - 圧電発振器 - Google Patents

圧電発振器 Download PDF

Info

Publication number
JP4784055B2
JP4784055B2 JP2004234893A JP2004234893A JP4784055B2 JP 4784055 B2 JP4784055 B2 JP 4784055B2 JP 2004234893 A JP2004234893 A JP 2004234893A JP 2004234893 A JP2004234893 A JP 2004234893A JP 4784055 B2 JP4784055 B2 JP 4784055B2
Authority
JP
Japan
Prior art keywords
package
electronic component
metal layer
ceramic
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004234893A
Other languages
English (en)
Other versions
JP2006054321A (ja
Inventor
哲也 花木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Priority to JP2004234893A priority Critical patent/JP4784055B2/ja
Publication of JP2006054321A publication Critical patent/JP2006054321A/ja
Application granted granted Critical
Publication of JP4784055B2 publication Critical patent/JP4784055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は電子機器等に用いられる電子部品用のパッケージに関し、特にパッケージ構成に起因する特性変動を抑制したパッケージ構成および当該パッケージを用いた圧電発振器に関するものである。
気密封止を必要とする電子部品の例として、水晶振動子、水晶フィルタ、水晶発振器等の圧電振動デバイスがあげられる。これら各製品はいずれも水晶振動板の表面に金属薄膜電極を形成し、この金属薄膜電極を外気から保護するため、気密封止されている。
これら圧電振動デバイスは部品の表面実装化の要求から、セラミックパッケージ(電子部品用パッケージ)内に気密的に収納する構成が増加している。例えば水晶発振器は上面が開口したセラミックパッケージに集積回路素子と水晶振動板を収納し、両電子部品素子により水晶発振回路を構成する。このような水晶発振器は各電子部品素子をパッケージに気密収納した後、その特性を調整するために集積回路素子に対しデータ書き込みを行うことがある。このような場合、気密収納後、パッケージ外部から予め水晶振動板の周波数等の電気的特性を測定し、その測定結果に応じて必要なデータ書き込みを行う。
このような構成については、特開2004−214799号(特許文献1)に開示されており、パッケージ内部に形成された水晶振動子を搭載する電極パッドをパッケージ外部の圧電振動素子測定電極(水晶端子)に導出し、気密封止後もパッケージ外側から水晶振動板の特性を測定することが開示されている。
ところで水晶発振回路は、例えば図7に示すような構成であり、水晶振動子Xの各両端と接地間に発振用コンデンサCg,Cdが配置されている。周知のとおり、当該発振用コンデンサの値により当該発振回路の出力周波数を調整することができ、換言すれば当該コンデンサの値が不安定になると出力周波数も変動する。
一方セラミックパッケージには各種電極配線が形成されており、これに起因して浮遊容量が形成され、結果的に上記発振用コンデンサ値を変化させることになる。例えば図6に示すように、気密封止に用いる金属層81は最終的に接地されるが、当該金属層81と電極パッド82をパッケージ外側の水晶端子82aに導出する導電路82b間に浮遊容量が形成される。これを回路で模式的に示すと図7の回路図において、点線で示す浮遊容量Cg1やCd1が形成されることになり、所望の容量値が変化してしまう。このような場合、回路側の負性抵抗が減少し、出力周波数も変動する。このような傾向はパッケージサイズが超小型化するにつれて顕在化し、浮遊容量による影響を排除することが必要となっていた。
特開2004−214799号
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、電子部品用パッケージに起因する浮遊容量を抑制し、安定した特性の電子部品及び圧電発振器を提供するものである。
本発明は次の構成により上記の目的を達成することができる。
すなわち請求項1に示すように、有底で電子部品素子と導電接合される電極パッドを有する収納部と、当該収納部周囲に形成された堤部と、当該堤部上部に形成された金属層と、前記電極パッドを前記金属層と所定の間隔を持ってパッケージ外部に導出する導電路を内部に有するセラミック積層構成の電子部品用パッケージを用い、
前記電子部品素子は表面に励振電極の形成された圧電振動板と当該圧電振動板とともに発振回路を構成する集積回路素子からなり、圧電振動板と導電接合される電極パッドが前記導電路を介して当該電子部品用パッケージの側壁に導出され、前記電子部品素子を前記電子部品用パッケージに収納し、リッドにより気密封止した圧電発振器であって、
前記導電路は前記金属層と重畳する領域において、当該導電路の幅が0.05〜0.2mmであることを特徴とする圧電発振器である。

なお、電子部品素子は1つであっても、複数であってもよい。また収納部も複数形成された構成であってもよく、例えば上下あるいは並列して開口する収納部を有する構成であってもよい。
従来技術の項でも記載したとおり、堤部上部に形成された金属層と導電路間には浮遊容量が形成され、これが電子部品の特性に影響を与える。浮遊容量を極力抑制するためにはこれらの重畳を抑制する必要がある。本発明者は重畳抑制方法として導電路の幅について鋭意検証を行った結果、例えば外形が縦横3×2mmサイズあるいは2.5×2mmサイズの超小型の電子部品用パッケージであっても、導電路の幅が0.2mm以下であると浮遊容量による負性抵抗への影響が実用上問題ない程度に低下することを確認した。
また導電路の幅を0.2mm以下にすることにより、導電路が並行に配線されることによる電磁誘導ノイズ、電源パターンやGNDパターン等との重なりによる電磁誘導ノイズ,静電誘導ノイズの影響を受けにくくなる。
一方セラミック積層技術において、極端な細幅の導電路はセラミック内部において断線するおそれがある。また極端な細幅により抵抗の増大が見込まれ、高周波になるほど表皮効果により電荷分布が表面に集まることから極端な細幅の影響をさらに受けやすくなる。本発明においては、0.05mmの幅の導電路であれば断線事故が生じず、また抵抗の増大が発生しない信頼性の高い電子部品用パッケージを製造できることを確認した。
本発明によれば、電子部品用パッケージの前記導電路は前記金属層と重畳する領域において、その幅を0.05〜0.2mmとすることにより、浮遊容量の影響を抑制し、かつ導電路が確実に形成でき、正確な圧電振動板等の電子素子の特性をすることができる。
圧電発振器は集積回路素子と圧電振動板とをパッケージに気密収納後、その特性を調整するために集積回路素子に対しデータ書き込みを行うことがある。このような場合、気密収納後、圧電振動板の周波数等の電気的特性を測定し、その測定結果に応じて必要なデータ書き込みを行う。上記構成によれば、浮遊容量を抑制したパッケージ構成を採用しているので、圧電発振器の周波数変動や負性抵抗の減少を実用的な範囲に抑制することができ、意図した特性の圧電発振器を得ることができる。
また請求項2に示すように、上記構成に付加して前記金属層の幅を0.15〜0.5mmとした構成の圧電発振器であってもよい。
前述のとおり、金属層の幅が小さいと前記導電路との重畳も少なくなるので、浮遊容量の観点からは幅が小さいことが好ましく、またパッケージ収納部の外形寸法を大きくする観点からもその幅が小さいことが好ましい。しかしながらパッケージの強度およびリッド(フタ)との気密封止の信頼性を確保する観点からは最低限の幅が必要である。本発明者はこの点についても鋭意検証を行った結果、上記と同様、外形が縦横3×2mmサイズあるいは2.5×2mmサイズの超小型の電子部品用パッケージであっても、金属層の幅を0.15mm以上にすることにより、気密封止の信頼性を確保できることを確認した。また0.5mm以下にすることにより、浮遊容量を実用的な範囲に抑制することができ、浮遊容量による負性抵抗の減少を抑制できることを確認した。また、高周波になるほど図7のCg,Cdを小さくすることにより負性抵抗を大きくする必要があり、その場合幅を0.5mm以下にすることにより負性抵抗の減少率を5%未満に抑制できる。これはパッケージサイズが比較的大きい5mm×3mmサイズのものであっても、小型の2.5×2mmサイズであっても同様の傾向となる。
また、金属層の幅を抑制することにより堤部の幅を小さくすることができ、その結果収納部の外形寸法を余り制限しないので、圧電振動板の設計に関する余裕度(設計マージン)を向上させることができる。またATカットにおける水晶板においてt/X値(t:水晶厚み,X:水晶のX方向の長さ)が大きいほど副振動の結合が生じやすくなることから、X寸法が小さいほど水晶の設計が困難となる。このような観点からも金属層の幅を0.5mm以下にすることが好ましい。
さらに請求項3に示すように、上記構成に付加して前記電極パッドは前記収納部内において堤部内壁から離間している構成の圧電発振器であってもよい。また請求項4に示すように、この離間寸法は0.05〜0.15mmの範囲であることが好ましい。
電極パッドを収納部内において堤部内壁に近接して形成した場合、セラミック積層の製造バラツキによっては電極パッドが堤部の下部にもぐり込んで形成される場合がある。このような場合、堤部上部の金属層との間で浮遊容量を形成することになり、電子部品素子の特性が不安定になる。また、電子部品のアッセンブリは自動機により行うことが多く、定められた位置に配置されたセラミックパッケージに水晶振動板等の電子部品素子が搭載される。このような搭載を精度良く行うには、セラミックパッケージの位置決めが重要となり、例えばセラミックパッケージの内周の角部近傍を基準点(認識点)として画像認識処理を行い、位置決めを確実にしている。ところが角部近傍には電極パッドが配置され、上述のように堤部と重なったり重ならなかったりした場合、上記基準点が不明確になり、自動機側では認識できないことがあった。
請求項3によれば、電極パッドを前記収納部内において堤部内壁から離間している構成であるので、上述のような電極パッドの形成位置が堤部と重なることがなく、意図しない浮遊容量の形成がなく、また位置決めも確実に行うことができる。
なお、上記離間寸法はパッケージサイズやパッケージ小型化の要求を考慮したうえで、セラミック積層の製造誤差を見込むことが必要である。具体的にはセラミック積層の製造誤差を見込んで0.05mm以上にすることが必要であり、またパッケージの小型化要求および水晶との電気的接合に用いる導電性接着材との接触面積を確保する必要があることから0.15mm以下の範囲とすることが好ましい。なおより好ましくは0.08〜0.12mmであり、これにより、より製造面特性面で信頼性の高い圧電発振器を得ることができる。
本発明によれば、電子部品用パッケージに起因する浮遊容量を抑制し、安定した特性の電子部品及び圧電発振器を得ることができる。
以下、本発明による好ましい実施の形態について図面に基づいて説明する。
本発明による第1の実施の形態を表面実装型の水晶発振器を例にとり図1および図2とともに説明する。図1は本実施の形態を示す分解斜視図、図2はリッドによる気密封止前の平面図である。表面実装型水晶発振器は、上部が開口した凹部を有するセラミックパッケージ(電子部品用パッケージ)1と、当該パッケージの中に収納される圧電振動板2であるATカット型水晶振動板と、同じくパッケージの中に収納される集積回路素子4と、パッケージの開口部に接合されるリッド3とからなる。
セラミックパッケージ1は全体として直方体で、アルミナ等のセラミックとタングステン等の導電材料を適宜積層した構成であり、断面でみて凹形の収納部10を有する構成である。収納部周囲の堤部11の上面は平坦であり、当該堤部上に周状の第1の金属層11aが形成されている。当該第1の金属層11aの上面も平坦になるよう形成されており、タングステン、ニッケル、金の順で金属膜層を構成している。タングステンはメタライズ技術によりセラミック焼成時に一体的に形成され、またニッケル、金の各層はメッキ技術により形成される。なお、本実施の形態に用いたセラミックパッケージは、長辺3mm、短辺2mm、高さ1.1mmの外形寸法となっている。
セラミックパッケージ外周の4角には上下方向に伸長するキャスタレーションC1,C2,C3,C4が形成されている。当該キャスタレーションは円弧状の切り欠きが上下方向に形成された構成であり、セラミックパッケージが多数個一体的に形成されたウェハからの小割切断時に必要となる。また本実施の形態においては電極パッド12,13が形成された側の短辺外側にキャスタレーションC5,C6が並んで形成されている。
第1の金属層11aはセラミックパッケージの角部の堤部11を上下に貫通接続する導電ビア(図示せず)により、セラミックパッケージ下面に形成された外部接続電極(図示せず)に電気的に導出されている。当該外部導出電極をアース接続することにより、後述の金属製のリッドが金属層11a、導電ビアを介して接地され、電子部品の電磁気的なシールド効果を得ることができる。なお、前述のとおり、当該導電ビアは周知のセラミック積層技術により形成することができる。
セラミックパッケージ1の内部底面には長辺方向一端に電極パッド12,13が短辺方向に並んで形成されている。これら電極パッド12,13はセラミックパッケージ内側に近接して形成され、各電極パッドは導電ビア(図示せず)により反対面にあるセラミックパッケージ下面に形成された外部接続電極にそれぞれ入出力端子として引き出されている。
これら各電極パッド12,13はセラミックパッケージ内に形成された内部配線により集積回路素子4に電気的に接続されるとともに、パッケージ外周側面に水晶端子12a,13aとして導出されている。すなわち、図2に示すように電極パッド12,13はセラミック内部に形成された導電路12b,13bを介して、パッケージの外側面に形成された水晶端子12a,13aと導通している。当該水晶端子はキャスタレーションC5,C6内部であって、上下方向の中間部分に形成されている。これにより、当該水晶発振器を実装した際、下端部分で実装基板と短絡したり、上部の金属層と短絡する等の事故を防ぐ構成となっている。なお、当該導電路等の内部配線は、メタライズ技術とセラミック積層技術によりタングステン等の金属材料がセラミック内に形成されている。
当該導電路12b、13bの幅Aは本実施の形態においては0.1mmに設定している。当該幅寸法はパッケージの外形サイズによって変更することが可能であり、0.05〜0.2mmの範囲で適宜設定すればよい。このような範囲に設定することにより浮遊容量の影響を抑制し、かつ導電路が確実に形成でき、無用なノイズの影響を受けにくい正確な圧電振動板等の電子素子の特性をすることができる。なお、導電路とその上方にある金属層の間隔は0.33mmである。
また堤部上の金属層11aの幅寸法Bは、導電路12b、13bの形成された領域においては0.33mmに設定している。当該幅寸法Bもパッケージの外形サイズによって変更することが可能であり、0.15〜0.5mmの範囲で設定すればよい。このような範囲にすることにより、気密封止の信頼性を確保でき、また浮遊容量を実用的な範囲に抑制することができ、さらには収納部の外形寸法を余り制限しないので、圧電振動板の設計に関する余裕度(設計マージン)を向上させることができる。
導電路等が形成された層の上部には堤部11を構成するセラミック枠層を積層し、最上部に金属層の一部を構成するメタライズ層が形成される。金属層11aはメタライズ層の上面にニッケルメッキ層、金メッキ層の各層が形成された構成である。
セラミックパッケージの中央部分の最底部には、複数の接続パッド14が2列に並んで配置されており、当該接続パッド14に集積回路素子4が電気的機械的に接続されている。当該集積回路素子4は、圧電振動板2とともに発振回路を構成する1チップ集積回路素子であり、その上面には前述の接続パッド14に対応した接続端子(図示せず)が複数形成されている。当該集積回路素子4は本実施の形態においてはベアチップを採用しており、前記接続端子14にフェイスダウンボンディングされている。
当該集積回路素子4の上部であって、前記電極パッド12,13には圧電振動板2である矩形状のATカット水晶振動板が片持ち支持状態に搭載されている。ATカット水晶振動板には、その表裏面に対向して一対の矩形状励振電極21、22と、当該励振電極を水晶振動板の外周に引き出す連結電極21b、22bと、当該連結電極とつながり水晶振動板の長辺方向一端に所定の間隔をもって引き出された引出電極21a,22aとが形成されている。なお、上記番号22,22b,22aは図示していない。これら各電極は真空蒸着法等の薄膜形成手段により形成することができる。
引出電極21a,22aと電極パッド12,13とはペースト状の導電性接合材Sにより電気的機械的接続される。導電接合材Sは、例えば銀フィラー等の金属微小片を含有するシリコーン系導電樹脂接着剤をあげることができるが、導電接合材はシリコーン系以外に例えば、ウレタン系、イミド系、ポリイミド系、エポキシ系の導電樹脂接着剤を用いることができる。
セラミックパッケージを気密封止するリッド3は平面視矩形状の平板構成である。当該リッド3は、コバールからなるコア材(図示せず)に第2の金属膜層(図示せず)として金属ろう材が形成された構成であり、より詳しくは、例えば上面からニッケル層、コバールコア材、銅層、銀ろう層の順の多層構成であり、第2の金属膜層である銀ろう層がセラミックパッケージの第1の金属膜層と接合される構成となる。なお、リッドの平面視外形はセラミックパッケージの当該外形とほぼ同じであるか、若干小さい構成となっている。
セラミックパッケージ1の収納部10に集積回路素子4と圧電振動板2を格納し、前記リッドにて被覆し、前記第1の金属層と第2の金属層とを溶融硬化させ、気密封止を行う。本実施の形態においては、シーム溶接による気密封止を行っており、前記リッドに形成された第2の金属層である銀ろうを溶融硬化させ、気密封止を行う。なお本実施の形態においてはパッケージ側に金属膜を形成しリッドと接合した構成を例示したが、金属膜上に金属枠からなるシームリングを形成し、当該シームリングを用いてシーム溶接による気密封止を行ってもよい。
本発明は上記実施形態に限定されるものではなく、各構成要素の変更、変形組み合わせが可能である。第2の実施形態として、電極パッド構成等を変更した例を示す。図3は第2の実施の形態を示す平面図である。
セラミックパッケージ5は全体として直方体で、アルミナ等のセラミックと導電材料を適宜積層した構成であり、断面でみて凹形の収納部50を有する構成である。収納部周囲の堤部51の上面は平坦であり、当該堤部上に周状の第1の金属層51aが形成されている。当該第1の金属層51aの上面も平坦になるよう形成されており、タングステン、ニッケル、金の順で金属膜層を構成している。タングステンはメタライズ技術によりセラミック焼成時に一体的に形成され、またニッケル、金の各層はメッキ技術により形成される。なお、本実施の形態に用いたセラミックパッケージは、長辺2.5mm、短辺2mm、高さ0.8mmの外形寸法となっている。
セラミックパッケージ外周の4角には上下方向に伸長するキャスタレーションC1,C2,C3,C4が形成されている。当該キャスタレーションは円弧状の切り欠きが上下方向に形成された構成であり、セラミックパッケージが多数個一体的に形成されたウェハからの小割切断時に必要となる。また電極パッド形成側の短辺にはキャスタレーションC5,C6が形成されている。
なお、金属層51aはセラミックパッケージの角部の堤部を上下に貫通接続する導電ビア(図示せず)により、セラミックパッケージ下面に形成された外部接続電極に電気的に導出されている。なおキャスタレーション内の表面に側面電極を形成し、当該側面電極により金属層51aを外部接続電極に電気的に導出してもよい。当該外部導出電極をアース接続することにより、後述の金属製のリッドが金属層51a、導電ビアを介して接地され、電子部品の電磁気的なシールド効果を得ることができる。なお、当該導電ビアは周知のセラミック積層技術により形成することができる。
セラミックパッケージ5の中央部分にある収納部50の最底部の開口周囲には、複数の接続パッド(図示せず)が配置されている。当該最底部には圧電振動板2とともに発振回路を構成する1チップ集積回路素子4が収納される。当該集積回路素子4は最底部にダイボンディングされ、集積回路素子4の接続端子(図示せず)と前記接続パッドとをワイヤボンディングにより電気的に接続している。
当該集積回路素子4の上部であって、前記電極パッド52,53には圧電振動板2である矩形状のATカット水晶振動板が片持ち支持状態に搭載されている。ATカット水晶振動板は、その表裏面に対向して一対の矩形状励振電極51、52と、当該励振電極を水晶振動板の外周に引き出す連結電極51b、52bと、当該連結電極とつながり水晶振動板の長辺方向一端に所定の間隔をもって引き出された引出電極51a,52aとが形成されている。なお、上記番号52,52b,52aは図示していない。これら各電極は真空蒸着法等の薄膜形成手段により形成することができる。
本実施の形態において、接続パッド52,53は収納部50内において堤部内壁から離間している構成となっている。当該離間寸法Cは長辺方向短辺方向とも約0.1mmとなっている。なお、当該離間寸法Cもパッケージの外形サイズによって変更することが可能であり、0.05〜0.15mmの範囲で設定すればよい。このような範囲にすることにより、セラミック積層のバラツキが生じたとしても電極パッドの形成位置が堤部と重なることがなく、意図しない浮遊容量の形成がなく、また位置決めも確実に行うことができる。
図3に示すように電極パッド52,53はセラミック内部に形成された導電路52b,53bを介して、パッケージの側面に形成された水晶端子52a,53aと導通している。当該水晶端子はキャスタレーションC5,C6内部であって、上下方向の中間部分に形成されている。
セラミックパッケージ1の収納部10に集積回路素子4と圧電振動板2を格納し、前記リッドにて被覆し、前記第1の金属層と第2の金属層とを溶融硬化させ、気密封止を行う。本実施の形態においては、シーム溶接による気密封止を行っており、前記リッドに形成された第2の金属層である銀ろうを溶融硬化させ、気密封止を行う。
次に第3の実施の形態を図4、図5とともに説明する。図4は第3の実施の形態を示す平面図であり、図5は図4のD−D断面図である。本実施の形態においてはセラミックパッケージの上方と下方にそれぞれ開口する収納部を有する構成について例示している。
セラミックパッケージ6は全体として直方体でアルミナ等のセラミックと導電材料を適宜積層した構成であり、断面で見て上方に開口する第1の収納部601と下方に開口する第2の収納部602とを有する構成である。各収納部の周囲には堤部611,612が形成され、各堤部の上面は平坦な構成となっている。堤部611上には第1の金属層611aが形成されており、堤部612上には端子電極として金属層612aが形成されている。各金属層はタングステン、ニッケル、金の順で金属膜層を構成している。タングステンはメタライズ技術によりセラミック焼成時に一体的に形成され、またニッケル、金の各層はメッキ技術により形成される。
セラミックパッケージ外周の4角には上下方向に伸長するキャスタレーションC1,C2,C3,C4が形成されている。当該キャスタレーションは円弧状の切り欠きが上下方向に形成された構成であり、セラミックパッケージが多数個一体的に形成されたウェハからの小割切断時に必要となる。また電極パッド形成側の短辺にはキャスタレーションC5,C6が形成されている。
なお、金属層51aはセラミックパッケージの角部の堤部を上下に貫通接続する導電ビアにより、セラミックパッケージ下面に形成された外部接続電極に電気的に導出されている。当該外部導出電極をアース接続することにより、後述の金属製のリッドが金属層51a、導電ビアを介して接地され、電子部品の電磁気的なシールド効果を得ることができる。なお、当該導電ビアは周知のセラミック積層技術により形成することができる。
第1の収納部601には圧電振動板を保持する電極パッド62,63が形成されている。当該電極パッド62,63は収納部内壁と所定寸法離間して形成されるとともに、収納部の四隅に対応する部位においては電極が形成されない切除部62c、63cが形成されている。これによりセラミック積層ズレが生じた際においても堤部の下に形成されるおそれがなくなる。
当該電極パッドは導電路62b、63bによりパッケージ短辺に引き出され、キャスタレーションC5,C6内にある水晶端子62a,63aに導出されている。なお、本実施の形態を含め前述の各実施に形態において、水晶端子を短辺に導出する例を示しているが、長辺側へ導出してもよいし、両辺あるいは角部に導出してもよい。また収納部の他端には圧電振動板の先端を補助的に支持する補助支持部65,66が形成されている。これは導電接合材にて接合時に圧電振動板を安定化させるために有用となる。
図5に示すように第2の収納部602は、集積回路素子7を実装する空間であり、第2の収納部602内に接続パッド64が複数設けられている。また堤部612上の金属層612aは圧電発振器の入出力端子やアース端子等の役割を果たし、図示していないが3以上の端子(金属層)が形成される。
圧電振動板2には、矩形形状のATカット水晶振動板の表裏面に対向して一対の矩形状の励振電極21,22が形成されている。各励振電極は連結電極21b、22bにより圧電振動板の外周に引き出され、さらに長辺方向の一端に形成された引出電極に引き出されている。集積回路素子7は圧電振動板とともに発振回路を構成する1チップタイプで、その上面に複数の接続端子が形成されている。
そしてセラミックパッケージにこれら圧電振動板、集積回路素子を搭載する。圧電振動板2は導電接合材Sによりその引出電極21a,22aと電極パッド62,63とを導電接合することにより、パッケージに電気的機械的に保持される。また集積回路素子7は第2の収納部602の最底部にダイボンディングされ、ボンディングワイヤWで接続パッド64と接続端子71を接合する。なお、必要に応じて当該第2の収納部に絶縁樹脂を充填して外部との絶縁をはかってもよい。
なお、上記各実施形態の例示においては、ATカット水晶振動板を用いた表面実装型の水晶振動子を例示したが、音叉型水晶振動板や水晶フィルタ素子や、水晶振動板と他の電子素子をパッケージに格納した構成であってもよい。また圧電振動板も圧電セラミック振動板等、他の圧電材料を用いてもよく、他の電子部品素子に適用してもよく、上記実施形態の例示に限定されるものではない。
水晶発振器をはじめとする電子部品の量産に適用できる。
第1の実施形態を示す晶発振器の開蓋状態の分解斜視図。 第1の実施形態を示す平面図 第2の実施形態を示す平面図 第3の実施形態を示す平面図 図4のD−D断面図。 従来例を示す図。 発振回路を示す図。
1、5、6 セラミックパッケージ
11、51、611、612 堤部
11a,51a、611a、612a、81 金属層
12,13,52,53、62,63 電極パッド
12b、13b、52b、53b、62b、63b 導電路
2 圧電振動板(電子部品素子)
3 リッド

Claims (4)

  1. 有底で電子部品素子と導電接合される電極パッドを有する収納部と、当該収納部周囲に形成された堤部と、当該堤部上部に形成された金属層と、前記電極パッドを前記金属層と所定の間隔を持ってパッケージ外部に導出する導電路を内部に有するセラミック積層構成の電子部品用パッケージを用い、
    前記電子部品素子は表面に励振電極の形成された圧電振動板と当該圧電振動板とともに発振回路を構成する集積回路素子からなり、圧電振動板と導電接合される電極パッドが前記導電路を介して当該電子部品用パッケージの側壁に導出され、前記電子部品素子を前記電子部品用パッケージに収納し、リッドにより気密封止した圧電発振器であって、
    前記導電路は前記金属層と重畳する領域において、当該導電路の幅が0.05〜0.2mmであることを特徴とする圧電発振器。
  2. 前記金属層において、前記導電路と重畳する領域の幅が0.15〜0.5mmであることを特徴とする請求項1記載の圧電発振器。
  3. 前記電極パッドは前記収納部内において堤部内壁から離間していることを特徴とする請求項1または2記載の圧電発振器
  4. 前記離間寸法は0.05〜0.15mmであることを特徴とする請求項3記載の圧電発振器
JP2004234893A 2004-08-11 2004-08-11 圧電発振器 Expired - Lifetime JP4784055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004234893A JP4784055B2 (ja) 2004-08-11 2004-08-11 圧電発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234893A JP4784055B2 (ja) 2004-08-11 2004-08-11 圧電発振器

Publications (2)

Publication Number Publication Date
JP2006054321A JP2006054321A (ja) 2006-02-23
JP4784055B2 true JP4784055B2 (ja) 2011-09-28

Family

ID=36031600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234893A Expired - Lifetime JP4784055B2 (ja) 2004-08-11 2004-08-11 圧電発振器

Country Status (1)

Country Link
JP (1) JP4784055B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381978B2 (en) 2016-10-03 2019-08-13 Seiko Epson Corporation Electronic-component package, oscillator, electronic apparatus, and vehicle

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5101369B2 (ja) * 2008-03-31 2012-12-19 京セラクリスタルデバイス株式会社 圧電デバイス
JP5123042B2 (ja) * 2008-04-26 2013-01-16 京セラクリスタルデバイス株式会社 圧電デバイス
JP5832313B2 (ja) * 2012-01-17 2015-12-16 京セラクリスタルデバイス株式会社 圧電発振器用基板および圧電発振器
JP6171516B2 (ja) 2013-04-12 2017-08-02 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法、電子機器、および移動体
JP2014236466A (ja) * 2013-06-05 2014-12-15 日本電波工業株式会社 デュアルモード水晶発振器
CN105207641B (zh) * 2014-06-19 2019-04-12 日本电波工业株式会社 双模晶体振荡器
JP6738588B2 (ja) * 2014-09-02 2020-08-12 セイコーエプソン株式会社 発振器、電子機器、および移動体
JP2016082548A (ja) * 2014-10-22 2016-05-16 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ及びこれを用いる圧電発振器の製造方法
RU2632268C2 (ru) * 2015-12-09 2017-10-03 Открытое акционерное общество "Омский научно-исследовательский институт приборостроения" (ОАО "ОНИИП") Кварцевый генератор
CN113764357B (zh) * 2021-08-03 2024-02-09 桂林电子科技大学 导电模块的封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480101U (ja) * 1990-11-26 1992-07-13
JPH0722548U (ja) * 1993-09-21 1995-04-21 京セラ株式会社 パッケージの端子
JP3724028B2 (ja) * 1995-12-26 2005-12-07 住友電気工業株式会社 金属製の容器体およびパッケージ
JP2002057239A (ja) * 2000-08-11 2002-02-22 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP2003068912A (ja) * 2001-08-27 2003-03-07 Kyocera Corp 水晶デバイス
JP2003318303A (ja) * 2002-04-23 2003-11-07 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381978B2 (en) 2016-10-03 2019-08-13 Seiko Epson Corporation Electronic-component package, oscillator, electronic apparatus, and vehicle

Also Published As

Publication number Publication date
JP2006054321A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
CN109937533B (zh) 晶体振动器件
JP4784055B2 (ja) 圧電発振器
JP4899519B2 (ja) 表面実装型圧電発振器
JP2010062959A (ja) 表面実装型圧電発振器およびその特性測定方法
JP2002158558A (ja) 圧電振動デバイス用パッケージおよび圧電発振器
JP2009267866A (ja) 圧電発振器
JP5910351B2 (ja) 表面実装型圧電発振器
JP2008148219A (ja) 圧電振動デバイスおよびその製造方法
JP2012134792A (ja) 表面実装型圧電発振器
JP2006054602A (ja) 電子部品用パッケージ及び当該電子部品用パッケージを用いた圧電振動デバイス
JP2001320240A (ja) 圧電発振器
JP5188932B2 (ja) 圧電発振器
JP2015211399A (ja) 表面実装型圧電デバイス
JP2013239790A (ja) 表面実装型圧電発振器
JP2013168893A (ja) 圧電振動デバイス
JP6604071B2 (ja) 圧電振動デバイス
JP6131798B2 (ja) 表面実装型圧電発振器
JP6098255B2 (ja) 表面実装型圧電発振器
JP4461953B2 (ja) 圧電振動デバイス
JP7044005B2 (ja) 圧電振動デバイス
JP2011018951A (ja) 圧電発振器
JP2012070258A (ja) 表面実装型圧電振動デバイス
JP6098224B2 (ja) 表面実装型圧電発振器
JP2018074350A (ja) 表面実装型圧電発振器とその回路基板への搭載構造
JP2013207512A (ja) 表面実装型圧電発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R150 Certificate of patent or registration of utility model

Ref document number: 4784055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250