Nothing Special   »   [go: up one dir, main page]

JP4780844B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4780844B2
JP4780844B2 JP2001060348A JP2001060348A JP4780844B2 JP 4780844 B2 JP4780844 B2 JP 4780844B2 JP 2001060348 A JP2001060348 A JP 2001060348A JP 2001060348 A JP2001060348 A JP 2001060348A JP 4780844 B2 JP4780844 B2 JP 4780844B2
Authority
JP
Japan
Prior art keywords
pad
sheet
conductive metal
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001060348A
Other languages
English (en)
Other versions
JP2002261234A (ja
Inventor
康文 内田
吉浩 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2001060348A priority Critical patent/JP4780844B2/ja
Priority to US09/930,710 priority patent/US6787915B2/en
Publication of JP2002261234A publication Critical patent/JP2002261234A/ja
Priority to US10/866,697 priority patent/US7435626B2/en
Priority to US12/153,501 priority patent/US20090031563A1/en
Application granted granted Critical
Publication of JP4780844B2 publication Critical patent/JP4780844B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の構造、特にチップを積層するタイプのマルチチップパッケージ（ＭＣＰ）の構造およびその製造方法、ならびに、ウェハレベルＣＳＰ（チップサイズパッケージ）の構造およびその製造方法に関する。
【０００２】
【従来の技術】
従来の、チップを積層するタイプのＭＣＰ（マルチチップパッケージ）の構造の半導体装置の一例を図１１に示す。
【０００３】
図１１（Ａ）は、半導体装置の構成要素の配置関係を上から見た平面図であり、封止部の下側の構造を示している。また、図１１（Ｂ）は、従来の装置の断面図である。
【０００４】
図１１（Ａ）および図１１（Ｂ）によれば、基板５００の上面に第１の接着剤５０２を介して複数のボンディングパッド５０３を具えた第１の半導体素子（第１の素子）５０４が接着されている。また、第１の素子５０４の上面には、第２の接着剤５０６を介して、複数のボンディングパッド５０７を具えた第２の半導体素子（第２の素子）５０８が接着されている。また、基板５００の上面の第１の素子５０４が搭載されている領域以外の領域に複数のボンディングポスト５１０が設けられている。このボンディングポスト５１０と第１の素子５０４上のボンディングパッド５０３とは、金属細線である第１ワイヤ５１２で結線されている。また、第２の素子５０８上のボンディングパッド５０７と基板５００の上面の別のボンディングポスト５１０とが金属細線である第２ワイヤ５１４で結線されている。そして、図１１（Ｂ）に示されているように、基板５００の上面は、第１の素子５０４、第２の素子５０８、第１ワイヤ５１２および第２ワイヤ５１４が覆われるように、全体がモールド樹脂によって封止されて封止部５１６が形成されている。
【０００５】
次に、従来のウェハレベルＣＳＰの構造については、例えば、表面に複数のボンディングパッドが形成された半導体素子上に、さらに複数の層が積層されており、これら複数の層に形成されたスルーホールおよび配線金属によって、半導体素子のボンディングパッドと、上記複数の層の最上層の表面に形成された所望の配線パターンとが電気的に接続されている。そして、これらの積層構造体はモールド樹脂によって封止されている。また、例えば最上層の所望の配線パターンと電気的に接続させて導体ポストが形成されており、モールド樹脂の実装面に導体ポストの表面が露出しているような構造がよく知られている。
【０００６】
そして、このようなウェハレベルＣＳＰの製造は、複数の半導体素子が形成されているウェハに対して、半導体素子上への積層工程、配線工程および封止工程を、複数の素子を同時に処理することによってなされている。その後、封止工程が終了したウェハを、個々の半導体素子単位となるようにダイシングすることにより、ＣＳＰが得られる。
【０００７】
【発明が解決しようとする課題】
しかしながら、図１１のような半導体装置においては、以下のような問題がある。すなわち、第２ワイヤ５１４を、第２の素子５０８のボンディングパッド５０７と、基板５００上のボンディングポスト５１０とに結線する際、ボンディングポスト５１０の位置によっては、第１の素子５０４のボンディングパッド５０３と基板５００上のボンディングポスト５１０とを結線している第１ワイヤ５１２と第２ワイヤ５１４との間でショートしてしまうおそれがある。
【０００８】
このような第１ワイヤ５１２および第２ワイヤ５１４間のショートを防止するためには、第１ワイヤ５１２が配線される第１の素子５０４上のボンディングパッド５０３の位置、および第２ワイヤ５１４が配線される第２の素子５０８上のボンディングパッド５０７の位置を、それぞれ、ショートしないように選択しなければならない。したがって、配線が可能なボンディングパッド５０３および５０７の位置が大きく制限されてしまう。よって、半導体素子の設計自由度が低下してしまう。
【０００９】
このような問題を解決するために、半導体素子の設計自由度が従来よりも高い半導体装置の構造および、そのような装置を容易にかつ安価に製造する方法の出現が望まれていた。
【００１０】
また、従来のウェハレベルＣＳＰにおいては、半導体素子上に複数の層が積層されてあって、その最表面にボンディングパッドの再配置がなされているので、ユーザー側の要求により、再配置を変える場合には、半導体素子上への積層工程および配線工程を全て開発し直して製造しなければならない。よって、この開発には時間がかかってしまう。また、再配置を変えるのは容易ではない。
【００１１】
よって、ボンディングパッドの再配置が従来よりも容易なウェハレベルＣＳＰの構造の出現が望まれていた。また、このようなウェハレベルＣＳＰの製造方法の出現も望まれていた。
【００１２】
【課題を解決するための手段】
このため、この発明にかかる発明者等は、ボンディングパッドの再配置を容易に行うために半導体装置に設けられる新規な再配置用シートの開発に成功した。この再配置用シートによれば、絶縁シートとこの絶縁シート上に形成された導体金属パターンとを具えていることを特徴とする。
【００１３】
そして、この発明による半導体装置は以下の特徴を有している。
すなわち、この発明による半導体装置は、四辺形状の上面である基板上面を有する基板と、該基板の前記基板上面上に形成され、四辺形状の第１上面を有する第１素子と、前記第１上面に、該第１上面を画成する四辺の各々に沿って形成された複数の第１ボンディングパッドと、該第１素子の上側に形成され、四辺形状の第２上面を有する第２素子と、前記第２上面に、該第２上面を画成する四辺の各々に沿って形成された複数の第２ボンディングパッドと、前記基板上面の第１素子形成領域以外の領域であって、該基板上面を画成する四辺の各々に沿って設けられた複数の第１パッド接続用ポスト及び第２パッド接続用ポストと、該複数の第１パッド接続用ポストと前記複数の第１ボンディングパッドとを、前記第１上面を画成する四辺を跨いで一対一対応させて結線する複数の第１ワイヤとを具えている。
また、この発明による半導体装置では、前記第１素子と前記第２素子との間に、四辺形状の第３上面を有する絶縁シートであって、該絶縁シートの前記第３上面上に、該第３上面を画成する四辺の各々に沿って形成された複数の導体金属パターンを具えた当該絶縁シートが介在されている。
また、前記導体金属パターンは、前記第２素子から露出している前記第３上面の領域であって、前記第２パッド接続用ポストから延在する直線が前記第１ボンディングパッドと接触せずに到達する第１の位置および前記第２ボンディングパッドとのワイヤボンディングが可能な第２の位置を含んだ領域に形成されている。
また、前記複数の導体金属パターンと前記複数の第２パッド接続用ポストとが一対一対応するように前記第１上面を画成する四辺及び前記第３上面を画成する四辺を跨いで設けられた複数の第１中継ワイヤによって結線され、前記複数の導体金属パターンと前記複数の第２ボンディングパッドとが一対一対応するように前記第２上面を画成する四辺を跨いで設けられた複数の第２中継ワイヤによって結線されている。
また、この発明による半導体装置では、前記基板上で、前記複数の第１パッド接続用ポスト及び第２パッド接続用ポストと、前記第１素子と、前記複数の第１ボンディングパッドと、前記第２素子と、前記複数の第２ボンディングパッドと、前記絶縁シートと、前記複数の導体金属パターンと、前記複数の第１ワイヤと、前記複数の第１中継ワイヤと、前記複数の第２中継ワイヤとがモールド樹脂によって封止されている。
例えば、チップを積層するタイプのＭＣＰにおいて、基板上に第１の素子と第２の素子とを、この順で積層してなる構造の、第１の素子と第２の素子との間に再配置用シート、すなわち上述した第３上面上に複数の導体金属パターンを具えた絶縁シートを介在させる。そして、基板上に形成されたボンディングポストと、第１の素子のボンディングパッドおよび第２の素子のボンディングパッドとを、それぞれ接続しなければならない場合に、まず、ボンディングポストと再配置用シートの導体金属パターンとを接続し、この導体金属パターンと第２素子のボンディングパッドとを接続する。また、ボンディングポストと第１の素子のボンディングパッドとは通常通りにワイヤボンディングする。導体金属パターンは、再配置用シート上の所望の位置に設けることができるために、第１の素子のボンディングパッドおよびボンディングポスト間を接続する金属ワイヤの位置によらず、第２の素子のボンディングパッドとボンディングポストとの間の接続を行うことができる。このため、この発明の再配置用シートによって、例えば上記の例においては、第２の素子のボンディングパッドの再配置を容易に行うことができる。よって、第２の素子の設計自由度を増大させることができる。
【００１６】
【発明の実施の形態】
以下、図を参照してこの発明の実施の形態につき説明する。なお、各図は発明を理解できる程度に各構成成分の形状、大きさおよび配置関係を概略的に示してあるに過ぎず、したがってこの発明を図示例に限定するものではない。また、図において、図を分かり易くするために断面を示すハッチング（斜線）は一部分を除き省略してある。
【００１７】
＜第１の実施の形態＞
この発明の第１の実施の形態として、図１および図２を参照して、チップを積層するタイプのＭＣＰに再配置用シートを設ける例につき説明する。
【００１８】
図１（Ａ）は、この実施の形態のＭＣＰの構成を説明するための断面図である。図１（Ｂ）は、ＭＣＰを上から見た平面図であり、封止部の下側の各構成要素の配置関係が示されている。また、図２（Ａ）は、この実施の形態の再配置用シートを上から見た平面図であり、図２（Ｂ）は、再配置用シートの断面図である。
【００１９】
図１には、基板１２と、この基板１２上に、第１半導体素子（第１素子と称する。）１４と、第２半導体素子（第２素子と称する。）１６とをこの順に具えた半導体装置（ＭＣＰ）１０が示されている。基板１２の第１素子形成領域１８以外の上面の領域に、複数のボンディングポスト２０ａおよび２０ｂが形成されている。また、第１素子１４および第２素子１６の上面にも、それぞれ複数のボンディングパッド２２，２４が形成されている。ここで、第１素子１４のボンディングパッドを第１パッド２２と称し、第２素子１６のボンディングパッドを第２パッド２４と称する。
【００２０】
また、複数のボンディングポスト２０ａおよび２０ｂのうち、第１パッド２２と接続するものを第１パッド接続用ポスト２０ａと称し、第２パッド２４と接続するものを第２パッド接続用ポスト２０ｂと称する。また、第１パッド２２のうちのボンデングポスト２０と接続するものをポスト接続用第１パッド２２ａと称し、第２パッド２４のうちのボンディングポスト２０と接続するものをポスト接続用第２パッド２４ａと称する。
【００２１】
この実施の形態では、第１素子１４と第２素子１６との間に、再配置用シート２６が介在している。また、第１素子１４は基板１２上に第１の接着剤２８で固定されており、再配置用シート２６は、第１素子１４上に第２の接着剤３０で固定されている。また、第２素子１６は再配置用シート２６上に第３の接着剤３２で固定されている。これら接着剤（２８，３０，３２）には、従来よりダイスボンドに使用されているダイスボンドペーストが用いられる。これらは、例えばエポキシ樹脂で構成されており、各下地（基板１２、第１素子１４および再配置用シート２６）に、液状のものを滴下した後、素子１４，１６またはシート２６を搭載して接着する。
【００２２】
上記再配置用シート２６は、図２に示すように、絶縁シート３４と、この絶縁シート３４上に形成された複数の導体金属パターン３６とを具えている。この例では、導体金属パターン３６は、下地メッキパターン３８と導体金属メッキパターン４０とで構成されている（図２（Ｂ））。そして、図１（Ｂ）に示すように、導体金属パターン３６は、第２素子１６から露出している絶縁シート３４上の領域に形成されている。そして、それぞれの導体金属パターン３６は、第２パッド接続用ポスト２０ｂから絶縁シート３４（再配置用シート２６でもよいが。）に向かって延在する直線が第１パッド２２と接触せずに到達できる第１の位置３６ｘと、およびポスト接続用第２パッド２４ａとのワイヤボンディングが可能な第２の位置３６ｙとを含んだ領域とにわたって連続形成されている（図１（Ｂ）および図２（Ａ）参照。）。
【００２３】
そして、導体金属パターン３６と第２パッド接続用ポスト２０ｂとが第１中継ワイヤ４２によって結線されていて、同じ導体金属パターン３６とポスト接続用第２パッド２４ａとが第２中継ワイヤ４４によって結線されている（図１（Ａ）および図１（Ｂ）参照。）。この結果、第２パッド接続用ポスト２０ｂとポスト接続用第２パッド２４ａとを導体金属パターン３６を介して電気的に接続させることができる。
【００２４】
また、第１パッド接続用ポスト２０ａと、ポスト接続用第１パッド２２ａとは、第１ワイヤ４６で結線されている（図１（Ａ）および図１（Ｂ）参照。）。
【００２５】
そして、基板１２の上面は、第１素子１４、再配置用シート２６、第２素子１６、第１ワイヤ４６、第１中継ワイヤ４２および第２中継ワイヤ４４を覆うように、モールド樹脂４８によって封止され封止部５０が形成されている。
【００２６】
以上、説明したように、この実施の形態では、ＭＣＰ１０の第１素子１４と第２素子１６との間に導体金属パターン３６を有する再配置用シート２６が設けられている。したがって、第２素子１６のポスト接続用第２パッド２４ａと第２パッド接続用ポスト２０ｂとの電気的な接続は、ポスト接続用第２パッド２４ａと再配置用シート２６の導体金属パターン３６とを接続すること、および同じ導体金属パターン３６と第２パッド接続用ポスト２０ｂとを接続することによってなされる。
【００２７】
再配置用シート２６の導体金属パターン３６は、ポスト接続用第２パッド２４ａとの接続が容易な位置（第２の位置）３６ｙと、基板１２上の第２パッド接続用ポスト２０ｂから再配置用シート２６に向かって延在する直線が、第１素子１４上の第１ボンディングパッド２２と接触せずに再配置用シート２６に到達する位置（第１の位置）３６ｘとを含んだ領域に形成されている。よって、ポスト接続用第２パッド２４ａの位置によらず、ポスト接続用第２パッド２４ａと第２パッド接続用ポスト２０ｂとの電気的な接続を容易に行うことができる。このため、第２素子１６の設計の自由度を増大させることができる。
【００２８】
また、第２パッド接続用ポスト２０ｂと導体金属パターン３６との接続に第１中継ワイヤ４２が用いられており、ポスト接続用第２パッド２４ａと導体金属パターン３６との接続には第２中継ワイヤ４４が用いられている。この第１中継ワイヤ４２および第２中継ワイヤ４４の各々の長さは、第２パッド接続用ポスト２０ｂからポスト接続用第２パッド２４ａとを直接結線するのに使用される金属ワイヤの長さよりもずっと短い。よって、これら第１および第２中継ワイヤ４２および４４の結線工程以降の工程での、これらワイヤ４２，４４が変形したり破損したりするワイヤの不良発生率を大幅に低減することができる。よって、ＭＣＰの製造の歩留まりの向上が図れる。
【００２９】
また、このように、第１および第２中継ワイヤ４２，４４の長さが短くなるために、ワイヤループの高さを低くすることができる。これに伴い、パッケージの薄型化を図ることができる。
【００３０】
次に、図３（Ａ）〜図３（Ｄ）を参照して、この実施の形態の半導体装置１０に用いられた再配置用シート２６の製造方法の一例につき説明する。
【００３１】
図３（Ａ）〜図３（Ｄ）は、再配置用シート２６の製造工程の説明図であり、製造中の主要な工程での構造体の構成が、上から見た平面図および断面図のうちの分かり易い方の図で示されている。
【００３２】
まず、絶縁膜３４ｘ上に、後にこの絶縁膜３４ｘ上に形成される、複数の、１チップ単位の導体金属パターンの形状に対応するマスクを設ける。
【００３３】
この実施の形態では、絶縁膜３４ｘとして、ワイヤボンディング可能な程度の硬さを有する材料、例えばエポキシ樹脂やポリイミドからなる絶縁膜３４ｘ上に、第２素子１６の位置、ポスト接続用第２パッド２４ａの位置、および第２パッド接続用ポスト２０ｂの位置を考慮して設計された導体金属パターン３６のパターン形状に対応するマスクを設ける。このマスクは、微細加工性に優れた金属、例えばＣｕ（銅）で形成されており、１チップあたりに形成されるパターンが複数、縦横に繰り返し形成されている（図示せず。）。
【００３４】
次に、マスクを用いて、絶縁膜３４ｘ上に１チップ単位の導体金属メッキパターン４０を複数形成する。
【００３５】
したがって、この実施の形態では、上記マスクを用いて、導体金属メッキパターン４０の形成領域に、無電解メッキ法を用いて下地メッキパターン３８を形成する（図２（Ｂ）参照。）。下地メッキパターン３８としては、ここではＮｉ（ニッケル）を用いる。次に、この下地メッキパターン３８を電極として用いて、電解メッキ法により、下地メッキパターン３８上に導体金属メッキパターン４０を形成する。導体金属メッキパターン４０の材料としては、Ａｕ（金）、Ｐｄ（パラジウム）、Ｃｕ（銅）等の貴金属を用いることができるが、この例では、Ａｕを用いる。これにより、図３（Ａ）に示すように、絶縁膜３４ｘ上に複数の導体金属メッキパターン４０が形成される。なお、図３（Ａ）は、絶縁膜３４ｘを上から見た概略的な平面図である。そして、絶縁膜３４ｘ上の点線で囲まれた領域が、１チップ単位の再配置用シートとなる領域である。
【００３６】
次に、マスクを除去した後、複数の１チップ単位の導体金属メッキパターン４０が形成された絶縁膜３４ｘを、１チップ単位毎に分割して、各々１チップ単位の導体金属メッキパターン４０を具えた複数の絶縁シート３４を形成する。
【００３７】
したがって、この例では、一般的に用いられているダイシング装置を用意する。ここでは、少なくとも、スクライブリング５２、スクライブ用テープ５４および突き上げ機構部品５６とを具えた装置を用意する。そして、導体金属メッキパターン４０が形成された絶縁膜３４ｘを、スクライブリング５２に、スクライブ用テープ５４を介して固定する（図３（Ｂ））。次に、カットライン、すなわち図３（Ａ）の絶縁膜３４ｘに点線で示した線に沿って絶縁膜３４ｘを分割する（図３（Ｃ））。図３（Ｂ）は、ダイシング装置に固定された絶縁膜３４ｘを、上から見た平面図であり、図３（Ｃ）は、絶縁膜３４ｘを個々の絶縁シート３４に分割した直後の構造体の断面図である。絶縁膜３４ｘは分割されて、絶縁シート３４と導体金属メッキパターン４０とを具えた複数の再配置用シート２６となる（図３（Ｃ））。
【００３８】
次に、突き上げ機構部品５６の突き上げピン５８を突き出す。これにより、再配置用シート２６のうちの１つが突き上げられる。そして、この突き上げられた再配置用シート２６は、コレット６０により引き上げられる（図３（Ｄ））。
【００３９】
その後、それぞれの再配置用シート２６は、通常のダイスボンド工程によって、第１素子１４上に接着される（図１（Ａ）および図１（Ｂ）参照。）。
【００４０】
このようにして、図１のＭＣＰ１０に使用される再配置用シート２６を製造することができる。
【００４１】
この結果、再配置用シート２６を、従来のダイシング装置を用いて容易に製造することができるので、新たな設備投資を行う必要がない。よって、製造コストも安価である。
【００４２】
＜第２の実施の形態＞
第２の実施の形態として、図４を参照して、ＭＣＰの構造は、第１の実施の形態と同様であるが再配置用シートの構成が異なる例につき説明する。図４（Ａ）は、この実施の形態の再配置用シートの構成を概略的に示す図であり、上から見た平面図で示してある。また、図４（Ｂ）は、この再配置用シートの断面図である。また、図４において、第１の実施の形態と同様の構成要素については、同一の番号を付して示す。
【００４３】
この実施の形態の再配置用シート６２は、絶縁シート３４と、この絶縁シート３４上に形成された導体金属パターン３６とを具えている。そして、導体金属パターン３６は、外部電極とのワイヤボンディング用の電極である。この例でいう外部電極とは、基板１２上の第２パッド接続用ポスト２０ｂ、および第２素子１６上のポスト接続用第２パッド２４ａである（図１参照。）。
【００４４】
そして、絶縁シート３４上の、導体金属パターン３６が形成されている領域以外の領域に、素子搭載領域６４が設けられており、この素子搭載領域６４には絶縁接着シート６６が形成されている。
【００４５】
この例では、素子搭載領域６４に搭載される素子は第２素子１６である。また、絶縁接着シート６６の材料としては、加熱により接着性を有する材料で、特に、熱可塑性と熱硬化性との両方の性質を有する材料がよい。例えば、エポキシ樹脂とポリイミド樹脂との複合材料を用いるのがよい。そして、この絶縁接着シート６６は、半硬化状態で設けられている。ここでいう半硬化状態とは、下地上に絶縁接着シートの材料を塗布した後、常温（室温）あるいは低温（４０〜５０℃）で硬化させた状態をいう。
【００４６】
このように、再配置用シート６２の素子搭載領域６４に、予め、絶縁接着シート６６を設けてあるので、この実施の形態のＭＣＰを製造するにあたり、再配置用シート６２上に第２素子１６を接着するとき、接着剤を塗布する工程を省略できる。そして、この実施の形態において、再配置用シート６２上に第２素子１６を搭載する工程では、絶縁接着シート６６上に第２素子１６を乗せた後、加圧および加熱処理を行って絶縁接着シート６６と第２素子１６とを接着させる。
【００４７】
この結果、再配置用シート６２に接着剤を塗布した後第２素子１６を搭載および固定する一連の処理を行うよりも、約１時間処理時間を短縮することができる。
【００４８】
このような再配置用シート６２は、ほとんど第１の実施の形態で説明した方法と同様の方法を用いて製造される。
【００４９】
すなわち、まず、絶縁膜３４ｘ上に、導体金属パターン３６の形状に対応するマスクを設ける。次に、マスクを用いて、絶縁膜３４ｘ上に、下地メッキパターン３８および導体金属メッキパターン４０を複数形成する。マスクを除去した後、導体金属メッキパターン４０が形成された絶縁膜３４ｘを分割する（図３参照。）。
【００５０】
この実施の形態では、絶縁膜３４ｘ上にマスクを設ける前に、素子形成領域６４上に選択的に、例えばエポキシ樹脂を塗布する。この後、常温で放置あるいは、低温（４０〜５０℃）で加熱して硬化させる。このときには、硬化反応が完全には終了していない。この半硬化膜を絶縁接着シート６６と称する。この後、絶縁膜３４ｘ上にマスクを設けて、それ以降の工程を行う。或いは、導体金属メッキパターン４０を形成した後であって、絶縁膜３４ｘを分割する前に、上述したと同様にして、絶縁接着シート６６を設けてもよい。そして、この後、絶縁膜３４ｘを分割する。
【００５１】
＜第１の参考例＞
第１の参考例として、図５を参照して、ＭＣＰの構造は第１の実施の形態と同様であるが、再配置用シートの構成が異なる例につき説明する。図５（Ａ）は、この参考例の再配置用シートの構成を概略的に示す図であり、上から見た平面図で示してある。また、図５（Ｂ）は、この再配置用シートの断面図である。
【００５２】
この参考例の再配置用シート６８は、絶縁接着シート７０と、この絶縁接着シート７０上に形成された導体金属パターン３６とを具えている。そして、導体金属パターン３６は、外部電極とのワイヤボンディング用の電極である。この例でいう外部電極とは、基板１２上の第２パッド接続用ポスト２０ｂ、および第２素子１６上のポスト接続用第２パッド２４ａである（図１参照。）。
【００５３】
この例では、導体金属パターン３６が形成されるシート全体が絶縁接着シート７０で構成されている。この、絶縁接着シート７０の材料としては、第２の実施の形態の絶縁接着シート６６と同様の材料を用いるのがよい。例えば、エポキシ樹脂とポリイミド樹脂との複合材料が用いられる。そして、絶縁接着シート７０は、半硬化状態で設けられている。ここでいう半硬化状態とは液状の材料を常温（室温）あるいは低温（４０〜５０℃）で硬化させた状態をいう。
【００５４】
このように、この参考例の再配置用シート６８によれば、第１の実施の形態の絶縁シート３４の代わりに絶縁接着シート７０を用いて、この絶縁接着シート７０上に導体金属パターン３６が形成されている。この結果、この参考例のＭＣＰを製造するにあたり、第１素子１４上に再配置用シート６８を接着する工程、および再配置用シート６８上に第２素子１６を接着する工程において、それぞれ接着剤を塗布する工程を省略できる。そして、この参考例においては、第１素子１４上に再配置用シート６８を乗せ、さらに、再配置用シート６８上に第２素子１６を乗せた後、加圧および加熱処理を行って第１素子１４と再配置用シート６８と第２素子１６とを接着させる。
【００５５】
この結果、第１素子１４および再配置用シート６８間、ならびに、再配置用シート６８および第２素子１６間に、それぞれ接着剤を塗布した後固定する一連の処理を行うよりも、大幅に処理時間を短縮することができる。
【００５６】
また、第１素子１４および再配置用シート６８間、ならびに再配置用シート６８および第２素子１６間をそれぞれ接着するための接着剤が不要であるために、接着剤を用いる場合と比べて、３０〜５０μｍＭＣＰ全体の厚さを薄くすることができる。よって、半導体装置の薄型化が図れる。
【００５７】
＜第２の参考例＞
第２の参考例として、図６〜図８を参照して、ウェハレベルＣＳＰに再配置用シートを設ける例につき説明する。
【００５８】
図６（Ａ）は、この参考例のウェハレベルＣＳＰの構成を説明するための断面図である。図６（Ｂ）は、図６（Ａ）の点線で囲まれた部分の拡大図である。また、図６（Ｃ）は、この参考例のウェハレベルＣＳＰを上から見た平面図であり、外部接続端子および封止部の下側の各構成要素の配置関係が示されている。
【００５９】
図６によれば、この参考例の半導体装置（ウェハレベルＣＳＰ）７２は、上面に複数のボンディングパッド７４が形成されている半導体素子７６と、半導体素子７６のボンディングパッド７４が形成されている領域以外の領域に接着された再配置用シート７８と、半導体素子７６の上面を、再配置用シート７８が覆われるように封止する封止部８０とを有する（図６（Ａ））。
【００６０】
上記再配置用シート７８は、絶縁シート８２と、ボンディングパッド７４と電気的に接続された導体金属パターン８４とを具えている。絶縁シート８２は、第１の実施の形態で説明したような素子上に接着剤で接着されるものでもよいし、第１の参考例で説明したような絶縁接着シートを用いてもよい。また、導体金属パターン８４は、少なくとも半導体素子７６のボンディングパッド７４と同数の再配置ポスト８６と、再配置ポスト８６と同じ数のワイヤ接続部８８と、再配置ポスト８６とワイヤ接続部８８とを接続する再配線９０とで構成されている（図６（Ｃ））。
【００６１】
導体金属パターン８４は、全て配線金属パターンであってもよいし、全て導体金属メッキパターンであってもよい。また、導体金属メッキパターンとする場合には、下地メッキパターンを介して導体金属メッキパターンを形成してもよいし、絶縁シートとの接着性が良好であれば、絶縁シート上に直接導体金属メッキパターンを形成してもよい。また、絶縁シート８２上に配線金属パターンで再配置ポスト８６、ワイヤ接続部８８および再配線９０のパターンを形成した後、図６（Ｂ）に示すように、ワイヤ接続部８８に結線されるワイヤの金属に応じて、ワイヤ接続部８８のＣｕ配線パターン８４ｘ上に、下地メッキパターン８８ｘを介して導体金属メッキパターン８８ｙを形成してもよい。
【００６２】
また、ワイヤ接続部８８とボンディングパッド７４とは金属ワイヤ９２で接続されている（図６（Ａ）および図６（Ｂ））。
【００６３】
また、再配置ポスト８６の上面には導体ポスト９４が形成されていて、この導体ポスト９４の一部が封止部８０から露出している（図６（Ａ））。
【００６４】
この参考例では、例えば、ワイヤ接続部８８とボンディングパッド７４間の結線をＡｕワイヤ９２によって行うとする。したがって、まず、絶縁シート８２上に銅メッキ膜を施した後、この銅メッキ膜上に、再配置ポスト８６、ワイヤ接続部８８および再配線９０の形状に対応するレジストパターンを形成する。この後、レジストパターンをマスクにして銅メッキ膜のエッチングを行い、再配置ポスト８６、ワイヤ接続部８８および再配線９０の形状に応じたＣｕ配線パターン８４ｘを形成する。この後、ワイヤ接続部８８のＣｕ配線パターン８４ｘ上に、下地メッキパターン８８ｘを介してＡｕからなる導体金属メッキパターン８８ｙを形成する（図６（Ｂ）参照。）。よって、この参考例のワイヤ接続部８８は、Ｃｕ配線パターン８４ｘと、下地メッキパターン８８ｘと導体金属メッキパターン８８ｙとで構成される。
【００６５】
これにより、この参考例の再配置用シート７８が得られる。
【００６６】
そして、ワイヤ接続部８８と半導体素子７６上のボンディングパッド７４との間のＡｕワイヤ９２による結線は、この参考例では、次のようにして行われている。すなわち、ボンディングパッド７４上に、Ａｕの金属球９６を形成して、ワイヤボンドの打ち上げ方式を用いて、この金属球９６から金属球９６よりも高い位置にあるワイヤ接続部８８とを接続している。これにより、ワイヤ接続部８８からボンディングパッド７４へ向かってワイヤボンディングを行う方法よりも、ワイヤループの高さＨを低減することができる（図６（Ｂ）参照。）。
【００６７】
また、再配置ポスト８６の上面には、この参考例では、Ａｕからなる導体ポスト９４が形成されている。そして、この導体ポスト９４およびＡｕワイヤ９２が覆われるように、半導体素子７６の上面は、モールド樹脂によって封止された封止部８０が形成されている。ただし、導体ポスト９４の一部（上面）は封止部８０から露出させてある。よって、封止部８０の厚さは、Ａｕワイヤ９２が覆われる程度の厚さであればよく、この厚さに合わせて導体ポスト９４の高さを設定すればよい。
【００６８】
この参考例では、上記ワイヤ接続部８８とボンディングパッド７４との間のワイヤループの高さＨを低くすることができるので（図６（Ｂ）参照。）、導体ポスト９４の高さを低くすることができる。よって、半導体装置７２の薄型化が図れる。
【００６９】
なお、封止部８０から露出している導体ポスト９４の上面に、例えばハンダボール９８を設けて、このハンダボール９８を外部との接続端子として用いる。また、接続用の電極が形成された部材に導体ポスト９４の上面が接触するように搭載して用いることもできる。
【００７０】
この結果、この参考例の半導体装置７２によれば、再配置用シート７８の導体金属パターン８４を変更するだけで、ピンアサインや配線を変更することが可能である。よって、この半導体装置７２はユーザの要求に対して柔軟に対応することができる。また、再配置用シート７８の変更だけで済むので、安価に対応することができる。
【００７１】
また、再配置用シート７８と素子上のボンディングパッド７４との結線をワイヤボンドにより行っており、ボンディングパッド７４の再配置は、再配置用シート７８上の再配置ポスト８６およびワイヤ接続部８８間の再配線９０のパターン設定のみで行われるため、ボンディングパッド７４の再配置を従来よりも容易に行うことができる。
【００７２】
また、この半導体装置７２は、既知の信頼性を有する半導体素子７６と、構造が簡単であるため信頼性の確認が容易である再配置用シート７８とを貼り合わせた構造である。したがって、従来の装置よりも信頼性の高い装置７２を実現できる。
【００７３】
次に、図７および図８を参照して、この参考例の半導体装置の製造方法の一例につき説明する。
【００７４】
図７（Ａ）〜図７（Ｄ）は、この参考例の半導体装置の概略的な製造工程図であり、主要な工程での断面の切り口が示されている。また、図８（Ａ）〜図８（Ｃ）は、図７（Ｄ）に続く製造工程図である。
【００７５】
まず、複数のボンディングパッド７４を具えた半導体素子７６の上面であって、ボンディングパッド７４から露出する領域に、絶縁シート８２上に導体金属パターン８４を具えた再配置用シート７８を接着する（図７（Ａ））。
【００７６】
再配置用シート７８の導体金属パターン８４は、再配置ポスト８６と、ワイヤ接続部８８と、再配置ポスト８６およびワイヤ接続部８８を接続する再配線９０とで構成されている（図６（Ｃ）参照。）。
【００７７】
次に、ボンディングパッド７４と導体金属パターン８４のうちのワイヤ接続部８８とを金属細線９２で結線する。
【００７８】
このため、この参考例では、ワイヤボンドの打ち上げ方式を用いて結線を行う。すなわち、Ａｕからなる金属球９６をボンディングパッド７４上に形成した後、この金属球９６からＡｕワイヤ９２を引き上げるようにしてワイヤ接続部８８と接合させる（図７（Ｂ））。
【００７９】
この工程に連続して、導体金属パターン８４のうちの再配置ポスト８６上に、導体ポスト９４をワイヤボンドによるスタッドバンプによって形成する。
【００８０】
このため、この参考例では、導体ポスト９４として、Ａｕからなるスタッドバンプをワイヤボンドによって形成する（図７（Ｃ））。
【００８１】
次に、半導体素子７６の上面を、ボンディングパッド７４、再配置用シート７８、金属細線９２および導体ポスト９４が覆われるように、モールド樹脂を用いて封止して、封止部８０を形成する（図７（Ｄ））。
【００８２】
次に、封止部８０の表面を研磨して、導体ポスト９４の上面を封止部８０から露出させる。
【００８３】
このため、この参考例では、研磨機１００を用いて、導体ポスト９４の上面が露出するまで、モールド樹脂の表面を研磨する（図８（Ａ）および図８（Ｂ））。なお、図８（Ａ）は、研磨途中の構造体の断面図であり、図８（Ｂ）は、研磨が終了した直後の構造体の断面図である。
【００８４】
その後、例えば、露出した導体ポスト９４の上面に、ハンダボール９８を形成する（図８（Ｃ））。
【００８５】
この製造方法によれば、ワイヤ接続部８８とボンディングパッド７４との接続を、ワイヤボンドの打ち上げ方式を用いて行い、その後、連続してワイヤボンディングによって再配置ポスト８６上に導体ポスト９４としてのスタッドバンプを形成する。
【００８６】
この導体ポスト９４の形成は、従来、電解メッキ法を用いて行われていた。簡単に説明すると、再配置ポストのみを露出させるようにマスクを形成した後、電解メッキにより再配置ポスト上に例えばＣｕをメッキする。その後、マスクを除去する。
【００８７】
したがって、従来と比較すると、この参考例の製造方法では、導体ポスト９４の形成工程を、ワイヤ接続部８８とボンディングパッド７４との結線工程と連続して、ワイヤボンディングを用いて行うことができる。よって、マスクの形成およびメッキ膜形成工程が不要であるため、従来よりも製造コストを低減することができる。
【００８８】
＜第３の参考例＞
第３の参考例として、図９および図１０を参照して、第２の参考例の半導体装置を、ウェハレベルで製造する方法の一例につき説明する。
【００８９】
図９（Ａ）〜図９（Ｄ）は、この参考例のウェハレベルＣＳＰの製造工程を示す概略的な工程図である。また、図１０（Ａ）〜図１０（Ｃ）は、図９（Ｄ）に続く製造工程図である。また、図９（Ａ）〜（Ｄ）では、製造途中の構造体を上から見た平面図および断面図のうち、分かり易い方の図を示している。図１０（Ａ）〜（Ｃ）は、半導体ウェハを上から見た平面図で示してある。そして、図１０（Ａ）および図１０（Ｂ）においては、半導体ウェハ上の複数の半導体素子のうちの１つの素子の上面を拡大した図を合わせて示している。
【００９０】
まず、第１の実施の形態と同様にして、複数の再配置用シートを一括形成する。絶縁膜８２ｘ上に、後に、この絶縁膜８２ｘ上に形成される、複数の、１チップ単位の導体金属パターン８４の形状に対応するマスクを設ける。ただし、この参考例では、絶縁膜８２ｘを絶縁接着膜とする。絶縁接着膜８２ｘは、例えば、液状のエポキシ樹脂とポリイミド樹脂との混合材料を常温あるいは低温（４０〜５０℃）で硬化させた、硬化反応が完了していない状態の膜（半硬化膜）である。また、導体金属パターン８４は、再配置ポスト８６、ワイヤ接続部８８、および再配置ポスト８６とワイヤ接続部８８とを接続する再配線９０の形状に対応するパターンとする（図６（Ｃ）参照。）。次に、このマスクを用いて、導体金属パターン８４を形成する。この導体金属パターン８４は、配線金属パターンのみで形成してもよいし、導体金属メッキパターンとしてもよいし、配線金属パターンと配線金属パターン上に部分的に形成された導体金属メッキパターンとで構成してもよい（図９（Ａ））。
【００９１】
次に、一般的なダイシング装置を用いて、導体金属パターン８４が形成された絶縁接着膜８２ｘを再配置用シート７８毎に分割する。
【００９２】
このため、この参考例では、導体金属パターン８４を具えた絶縁接着膜８２ｘをスクライブリング５２にスクライブ用テープ５４を介して固定する（図９（Ｂ））。この後、再配置用シート７８毎に分割する（図９（Ｃ））。
【００９３】
次に、ダイシング装置の突き上げ機構部品５６の突き上げピン５８を突き出す。これにより、上記分割により形成された再配置用シート７８が突き上げられる。突き上げられた再配置用シート７８はコレット６０によって引き上げられる（図９（Ｄ））。分割された再配置用シート７８は、順次、この突き上げ機構部品５６およびコレット６０を用いて引き上げられる。
【００９４】
次に、コレット６０により引き上げられた再配置用シート７８を半導体ウェハ１０２の各半導体素子７６上に接着する。各半導体素子７６上には複数のボンディングパッド７４が形成されている。この半導体素子７６のボンディングパッド７４が形成されていない領域に再配置用シート７８を接着する（図１０（Ａ））。
【００９５】
次に、各半導体素子７６上のボンディングパッド７４と、再配置用シート７８のワイヤ接続部８８とを、ワイヤボンドの打ち上げ方式を用いて、金属ワイヤ９２で以て結線する。また、この工程に連続して、再配置用シート７８の再配置ポスト８６上に、既存のワイヤボンドによるスタッドバンプで以て導体ポスト９４を形成する（図１０（Ｂ）および図６（Ｃ）参照。）。
【００９６】
次に、半導体ウエハ１０２の上面全体に、モールド樹脂１０４を形成する。これにより、半導体ウェハ１０２の上面の、各半導体素子７６上の再配置用シート７８、金属ワイヤ９２、およびスタッドバンプ（導体ポスト）９４が、モールド樹脂１０４により覆われる（図１０（Ｃ））。
【００９７】
この後、モールド樹脂１０４の上面を、既存の研磨機を用いて、スタッドバンプ９４の上面が露出するまで研磨する。その後、スタッドバンプ９４の上面に、例えばハンダボール９８を形成して、このハンダボール９８を外部接続用電極とする（図８参照。）。その後、ダイシング装置を用いて、半導体ウェハ１０２をスクライブリングにスクライブ用テープを介して固定する。その後、各半導体素子７２毎に分割する。
【００９８】
以上の工程を経ることにより、第２の参考例の半導体装置７２が、ウェハレベルで製造される。
【００９９】
この結果、半導体ウェハ１０２の状態で、半導体装置７２を一括形成することができる。よって、製造時間を大幅に短縮することができ、これがため、半導体装置の製造コストの大幅な削減が期待できる。
【０１００】
上述した第１及び第２の実施の形態と第１の参考例では、半導体素子を積層するタイプの半導体装置で、各素子同士間の電気的な接続はなされていなかったが、この発明はこのような構成に限られるものではない。すなわち、例えば、第１素子のボンディングパッドと第２素子のボンディングパッドとをワイヤボンディングすることにより、第１素子と第２素子とを電気的に接続させた構造の半導体装置にも、この発明は当然適用できる。また、積層される半導体素子は２つに限られず、さらに積層させた装置にも適用可能である。
【０１０１】
【発明の効果】
上述した説明から明らかなように、上述した再配置用シートによれば、絶縁シートとこの絶縁シート上に形成された導体金属パターンとを具えている。
【０１０２】
例えば、チップを積層するタイプの半導体装置（ＭＣＰ）において、基板上に第１の素子と第２の素子とを、この順で積層してなる構造の、第１の素子と第２の素子との間に再配置用シートを介在させる。そして、基板上に形成されたボンディングポストと、第１の素子のボンディングパッドおよび第２の素子のボンディングパッドとを、それぞれ接続しなければならない場合に、まず、ボンディングポストと再配置用シートの導体金属パターンとを接続し、この導体金属パターンと第２素子のボンディングパッドとを接続する。また、ボンディングポストと第１の素子のボンディングパッドとは通常通りにワイヤボンディングする。導体金属パターンは、再配置用シート上の所望の位置に設けることができるために、第１の素子のボンディングパッドおよびボンディングポスト間を接続する金属ワイヤの位置によらず、第２の素子のボンディングパッドとボンディングポストとの間の接続を行うことができる。このため、上述した再配置用シートによって、例えば上記の例においては、第２の素子のボンディングパッドの再配置を容易に行うことができる。よって、第２の素子の設計自由度を増大させることができる。
【０１０３】
また、上述した再配置用シートの使用例として、例えば、ウェハレベルＣＳＰに適用する場合を考える。ウェハレベルＣＳＰでは、複数のボンディングパッドを具えた半導体素子の、ボンディングパッドが形成されていない領域に再配置用シートを設ける。そして、再配置用シートの導体金属パターンを、例えば、ボンディングパッドと同数の再配置ポストと、ボンディングパッドと同数のワイヤ接続部と、再配置ポストとワイヤ接続部とを接続する再配線とで構成する。ワイヤ接続部は、再配置用シートのボンディングパッドとの接続がし易い位置に形成することができる。したがって、ボンディングパッドとワイヤ接続部とをワイヤボンディングによって容易に結線することができる。また、ワイヤ接続部と再配線によって接続している再配置ポスト上に導体ポストを設け、この導体ポストの上面が露出するように半導体素子の上面を、封止する。これにより、半導体装置のボンディングパッドを封止部から露出する導体ポストに容易に再配置することができる。
【０１０４】
したがって、再配置を行う電極が設けられた下地に、上述した導体金属パターンが所望の位置に形成された再配置用シートを接着することによって、電極の導体金属パターンへの再配置を容易に行うことができる。
【図面の簡単な説明】
【図１】 （Ａ）は、第１の実施の形態の半導体装置の概略的な断面図であり、（Ｂ）は、上から見た平面図である。
【図２】 （Ａ）は、第１の実施の形態の再配置用シートの上から見た平面図であり、（Ｂ）は、断面の構成図である。
【図３】 （Ａ）〜（Ｄ）は、第１の実施の形態の再配置用シートの製造工程図である。
【図４】 （Ａ）は、第２の実施の形態の再配置用シートの上から見た平面図であり、（Ｂ）は、断面の構成図である。
【図５】 （Ａ）は、第１の参考例の再配置用シートの上から見た平面図であり、（Ｂ）は、断面の構成図である。
【図６】 （Ａ）は、第２の参考例の半導体装置の断面図であり、（Ｂ）は、（Ａ）の要部拡大図である。また、（Ｃ）は、半導体装置の上から見た平面図である。
【図７】 （Ａ）〜（Ｄ）は、第２の参考例の半導体装置の製造工程図である。
【図８】 （Ａ）〜（Ｃ）は、第２の参考例の半導体装置の、図７に続く製造工程図である。
【図９】 （Ａ）〜（Ｄ）は、第３の参考例の半導体装置の製造方法の説明に供する、製造工程図である。
【図１０】 （Ａ）〜（Ｃ）は、第３の参考例の半導体装置の製造方法の説明に供する、図９に続く製造工程図である。
【図１１】 （Ａ）は、従来の半導体装置の上から見た平面構成図であり、（Ｂ）は、断面構成図である。
【符号の説明】
１０：半導体装置（ＭＣＰ）
１２，５００：基板
１４，５０４：第１半導体素子（第１素子）
１６，５０８：第２半導体素子（第２素子）
１８：第１素子形成領域
２０ａ：第１パッド接続用ポスト（ボンディングポスト）
２０ｂ：第２パッド接続用ポスト（ボンディングポスト）
２２：第１パッド
２２ａ：ポスト接続用第１パッド
２４：第２パッド
２４ａ：ポスト接続用第２パッド
２６，６２，６８，７８：再配置用シート
２８，５０２：第１の接着剤
３０，５０６：第２の接着剤
３２：第３の接着剤
３４，８２：絶縁シート
３４ｘ，８２ｘ：絶縁膜
３６，８４：導体金属パターン
３６ｘ：第１の位置
３６ｙ：第２の位置
３８，８８ｘ：下地メッキパターン
４０，８８ｙ：導体金属メッキパターン
４２：第１中継ワイヤ
４４：第２中継ワイヤ
４６，５１２：第１ワイヤ
４８，１０４：モールド樹脂
５０，８０，５１６：封止部
５２：スクライブリング
５４：スクライブ用テープ
５６：突き上げ機構部品
５８：突き上げピン
６０：コレット
６４：素子搭載領域
６６，７０：絶縁接着シート
７２：半導体装置（ウエハレベルＣＳＰ）
７４，５０３，５０７：ボンディングパッド
７６：半導体素子
８４ｘ：Ｃｕ配線パターン
８６：再配置ポスト
８８：ワイヤ接続部
９０：再配線
９２：金属ワイヤ（Ａｕワイヤ）
９４：導体ポスト（スタッドバンプ）
９６：金属球
９８：ハンダボール
１００：研磨機
１０２：半導体ウェハ
５１０：ボンディングポスト
５１４：第２ワイヤ

Claims (5)

  1. 四辺形状の上面である基板上面を有する基板と、
    該基板の前記基板上面上に形成され、四辺形状の第１上面を有する第１素子と、
    前記第１上面に、該第１上面を画成する四辺の各々に沿って形成された複数の第１ボンディングパッドと、
    該第１素子の上側に形成され、四辺形状の第２上面を有する第２素子と、
    前記第２上面に、該第２上面を画成する四辺の各々に沿って形成された複数の第２ボンディングパッドと、
    前記基板上面の第１素子形成領域以外の領域であって、該基板上面を画成する四辺の各々に沿って設けられた複数の第１パッド接続用ポスト及び第２パッド接続用ポストと、
    該複数の第１パッド接続用ポストと前記複数の第１ボンディングパッドとを、前記第１上面を画成する四辺を跨いで一対一対応させて結線する複数の第１ワイヤとを具えており、
    前記第１素子と前記第２素子との間に、四辺形状の第３上面を有する絶縁シートであって、該絶縁シートの前記第３上面上に、該第３上面を画成する四辺の各々に沿って形成された複数の導体金属パターンを具えた当該絶縁シートが介在されており、
    前記導体金属パターンは、前記第２素子から露出している前記第３上面の領域であって、前記第２パッド接続用ポストから延在する直線が前記第１ボンディングパッドと接触せずに到達する第１の位置および前記第２ボンディングパッドとのワイヤボンディングが可能な第２の位置を含んだ領域に形成されていて、
    該複数の導体金属パターンと前記複数の第２パッド接続用ポストとが一対一対応するように前記第１上面を画成する四辺及び前記第３上面を画成する四辺を跨いで設けられた複数の第１中継ワイヤによって結線され、前記複数の導体金属パターンと前記複数の第２ボンディングパッドとが一対一対応するように前記第２上面を画成する四辺を跨いで設けられた複数の第２中継ワイヤによって結線されており、
    前記基板上で、前記複数の第１パッド接続用ポスト及び第２パッド接続用ポストと、前記第１素子と、前記複数の第１ボンディングパッドと、前記第２素子と、前記複数の第２ボンディングパッドと、前記絶縁シートと、前記複数の導体金属パターンと、前記複数の第１ワイヤと、前記複数の第１中継ワイヤと、前記複数の第２中継ワイヤとがモールド樹脂によって封止されている
    ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記導体金属パターンは、前記絶縁シートの上面に形成された下地メッキパターンと、該下地メッキパターン上に形成された導体金属メッキパターンとで構成されている
    ことを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記導体金属パターンは、前記絶縁シートの上面に形成された金属配線パターンであることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記導体金属パターンは、前記絶縁シートの上面に形成された金属配線パターンと、該金属配線パターン上の、前記第１の位置を含む領域および前記第２の位置を含む領域に、それぞれあるいは連続して設けられた導体金属メッキパターンとで構成されている
    ことを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記絶縁シート上の、前記導体金属パターンが形成されている領域以外の領域に、素子搭載領域が設けられており、該素子搭載領域には絶縁接着シートが設けられている
    ことを特徴とする半導体装置。
JP2001060348A 2001-03-05 2001-03-05 半導体装置 Expired - Fee Related JP4780844B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001060348A JP4780844B2 (ja) 2001-03-05 2001-03-05 半導体装置
US09/930,710 US6787915B2 (en) 2001-03-05 2001-08-16 Rearrangement sheet, semiconductor device and method of manufacturing thereof
US10/866,697 US7435626B2 (en) 2001-03-05 2004-06-15 Rearrangement sheet, semiconductor device and method of manufacturing thereof
US12/153,501 US20090031563A1 (en) 2001-03-05 2008-05-20 Rearrangement sheet, semiconductor device and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001060348A JP4780844B2 (ja) 2001-03-05 2001-03-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010163010A Division JP2010287900A (ja) 2010-07-20 2010-07-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2002261234A JP2002261234A (ja) 2002-09-13
JP4780844B2 true JP4780844B2 (ja) 2011-09-28

Family

ID=18919786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001060348A Expired - Fee Related JP4780844B2 (ja) 2001-03-05 2001-03-05 半導体装置

Country Status (2)

Country Link
US (3) US6787915B2 (ja)
JP (1) JP4780844B2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US8089142B2 (en) 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7053476B2 (en) 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
KR100594229B1 (ko) * 2003-09-19 2006-07-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7821129B2 (en) * 2004-12-08 2010-10-26 Agilent Technologies, Inc. Low cost hermetic ceramic microcircuit package
KR100626618B1 (ko) * 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
WO2006118720A2 (en) * 2005-03-31 2006-11-09 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7851896B2 (en) * 2005-07-14 2010-12-14 Chipmos Technologies Inc. Quad flat non-leaded chip package
JP4703300B2 (ja) * 2005-07-20 2011-06-15 富士通セミコンダクター株式会社 中継基板及び当該中継基板を備えた半導体装置
JP4707548B2 (ja) 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
WO2008014633A1 (en) 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
JP5103245B2 (ja) 2008-03-31 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2010238996A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールの製造方法
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
US8522426B2 (en) * 2010-06-05 2013-09-03 Raytheon Company Vent blocking on vented ball grid arrays to provide a cleaner solution barrier
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
JP5748621B2 (ja) * 2011-09-12 2015-07-15 ルネサスエレクトロニクス株式会社 半導体チップ
US20130214408A1 (en) * 2012-02-21 2013-08-22 Broadcom Corporation Interposer Having Conductive Posts
US9406660B2 (en) 2014-04-29 2016-08-02 Micron Technology, Inc. Stacked semiconductor die assemblies with die support members and associated systems and methods
CN110071063B (zh) * 2019-06-03 2024-08-23 马鞍山荣泰科技有限公司 一种石英晶片的自动排片装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US4663186A (en) * 1986-04-24 1987-05-05 International Business Machines Corporation Screenable paste for use as a barrier layer on a substrate during maskless cladding
JP2815176B2 (ja) * 1989-06-08 1998-10-27 ティーディーケイ株式会社 スライダ，ヘッド及び記録再生装置
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH04284663A (ja) * 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5700697A (en) * 1993-02-01 1997-12-23 Silicon Packaging Technology Method for packaging an integrated circuit using a reconstructed package
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3150253B2 (ja) * 1994-07-22 2001-03-26 三菱電機株式会社 半導体装置およびその製造方法並びに実装方法
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
US5844297A (en) * 1995-09-26 1998-12-01 Symbios, Inc. Antifuse device for use on a field programmable interconnect chip
US5650667A (en) * 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
DE19632200C2 (de) * 1996-08-09 2002-09-05 Bosch Gmbh Robert Multichipmodul
TW398165B (en) * 1997-03-03 2000-07-11 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
US6673441B1 (en) * 1999-06-18 2004-01-06 Hitachi Chemical Company, Ltd. Adhesive, adhesive member, interconnecting substrate for semiconductor mounting having adhesive member, and semiconductor device containing the same
US6407450B1 (en) * 1999-07-15 2002-06-18 Altera Corporation Semiconductor package with universal substrate for electrically interfacing with different sized chips that have different logic functions
JP2001077298A (ja) * 1999-09-08 2001-03-23 Mitsui High Tec Inc マルチチップパッケージ
US6511901B1 (en) * 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP2002043503A (ja) * 2000-07-25 2002-02-08 Nec Kyushu Ltd 半導体装置
US6359340B1 (en) * 2000-07-28 2002-03-19 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US20030111720A1 (en) * 2001-12-18 2003-06-19 Tan Lan Chu Stacked die semiconductor device
TWI268581B (en) * 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
TW200637017A (en) * 2005-04-14 2006-10-16 Chipmos Technologies Inc Image sensor module package

Also Published As

Publication number Publication date
US20020121686A1 (en) 2002-09-05
US6787915B2 (en) 2004-09-07
US20040232539A1 (en) 2004-11-25
JP2002261234A (ja) 2002-09-13
US20090031563A1 (en) 2009-02-05
US7435626B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
JP4780844B2 (ja) 半導体装置
JP3765952B2 (ja) 半導体装置
US20190096803A1 (en) Substrate-less stackable package with wire-bond interconnect
US6316838B1 (en) Semiconductor device
JPH11312749A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
US6936927B2 (en) Circuit device having a multi-layer conductive path
US6664138B2 (en) Method for fabricating a circuit device
US6720209B2 (en) Method for fabricating a circuit device
US6780676B2 (en) Method for fabricating a circuit device
US6883231B2 (en) Method for fabricating a circuit device
KR100639737B1 (ko) 회로 장치의 제조 방법
JP2000299432A (ja) 半導体装置の製造方法
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
JP2004079923A (ja) 半導体装置及びその製造方法
JP2010287900A (ja) 半導体装置
KR20100124161A (ko) 반도체 패키지의 제조방법
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP4698080B2 (ja) 回路装置の製造方法
JP3674550B2 (ja) 半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
JP2005175260A (ja) 半導体装置およびその製造方法
JPH1022329A (ja) 半導体装置
JP2006156881A (ja) 半導体装置及びその製造方法
JP2003197814A (ja) 半導体チップ、半導体装置及びそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees