Nothing Special   »   [go: up one dir, main page]

JP4779608B2 - 磁気メモリ - Google Patents

磁気メモリ Download PDF

Info

Publication number
JP4779608B2
JP4779608B2 JP2005346132A JP2005346132A JP4779608B2 JP 4779608 B2 JP4779608 B2 JP 4779608B2 JP 2005346132 A JP2005346132 A JP 2005346132A JP 2005346132 A JP2005346132 A JP 2005346132A JP 4779608 B2 JP4779608 B2 JP 4779608B2
Authority
JP
Japan
Prior art keywords
layer
wiring
magnetic
magnetization
magnetosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005346132A
Other languages
English (en)
Other versions
JP2007150205A (ja
Inventor
啓治 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005346132A priority Critical patent/JP4779608B2/ja
Priority to US11/605,465 priority patent/US7796419B2/en
Publication of JP2007150205A publication Critical patent/JP2007150205A/ja
Application granted granted Critical
Publication of JP4779608B2 publication Critical patent/JP4779608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気メモリに関する。
現在、コンピュータや通信機器などの情報処理装置に用いられている汎用メモリとしてはDRAM、SRAMなどの揮発性メモリが使用されている。しかしながら、DRAMなどの揮発性メモリでは、記憶を保持するためにリフレッシュを行うなど、絶えず電流を供給しておく必要が有り、また、電源を切った場合、全ての情報が失われる。そのため、情報を記憶する手段、すなわち、不揮発性のメモリを別に設ける必要が有り、フラッシュEEPROMやハードディスク装置などが現在用いられている。これら不揮発性メモリにおいては情報処理の高速化に伴ってアクセスの高速化が重要な課題となっている。
しかしながら、これらの不揮発性メモリはアクセス速度、信頼性、消費電力などの点で、いまだ不十分である。
さらに携帯情報機器の急速な普及および高性能化にともない、いつでも何処でも情報処理が行える、いわゆるユビキタスコンピューティングを目指した情報機器の開発が急速に進められている。この様な機器の開発におけるキーデバイスとして、信頼性の高い高速、大容量不揮発メモリの開発が強く求められている。
不揮発メモリの高速化に有効な技術としては、強磁性体層の磁化容易軸に沿った磁化の方向によって情報を記憶する磁性薄膜素子が、マトリックス状に配列されたMRAM(Magnetic Random Access Memory)が有望視されている。MRAMでは2つの強磁性体の、磁化の向きによって情報を記憶する。微小な強磁性体の磁化反転速度は2nsec以下と言われており、高速メモリとしての可能性がある。記憶情報の読み出しには、基準の磁化の向きに対して、感磁層の磁化の向きが、平行化か反並行かによる抵抗変化が生じるのを電流または電圧の変化として検出する。
MRAMには、巨大磁気抵抗(GMR;Giant Magnetoresistance)効果を用いるものがある。GMR効果を用いたMRAMとしては、特許文献1に示されたものが知られている。GMR効果とは、磁化容易軸に平行な2つの磁性層の磁化方向が平行な場合に抵抗値が最小になり、反平行の場合最大になる現象である。GMR効果を用いたMRAMには2つの強磁性体の保持力の差を利用して情報を書き込み/読み出しをおこなうPseudo spin valve型、非磁性層を挟んで反強磁性層との反強磁性結合により磁化方向を固定し固定層と外部磁界により磁化方向が変わる自由層をもったSpin Valve型がある。
GMR効果を用いたMRAMでは抵抗値の変化を電流値または電圧値の変化により読み取る。また、いずれの場合も情報を書き込むためには、配線を流れる電流による誘導磁界(電流磁界)により磁性層の磁化方向を反転させる方法が取られている。
GMRでの抵抗変化をさらに改善するために、強磁性トンネル(TMR;Tunnel Magnetoresistance)効果を利用したMRAMが提案されている。TMR効果は、薄い絶縁層を挟んだ2つの強磁性層間の、磁化方向の相対角度により絶縁層を介して流れるトンネル電流が変化する現象である。磁化方向が平行な場合に抵抗値が最小になり、反平行の場合最大になる。TMRでは例えばCoFe/Al酸化物/CoFeにおいて抵抗変化率40%以上と大きく、また抵抗値が高いため、MOS−FETなどの半導体デバイスと組み合わせた場合のインピダンスマッチングが取りやすい。そのため、GMRと比較して高出力化が容易で、記憶容量やアクセス速度の向上が期待されている。TMR効果を用いたMRAMは、特許文献2及び特許文献3に記載されている。
TMR効果を用いたMRAMでは、配線の電流磁界により、磁性膜の磁化方向を所定の方向に変化させて情報を記憶する方法が取られている。記憶された情報の読み出しには、絶縁層に垂直な方向に電流を流し、薄膜磁性素子の抵抗値の変化を検出することによって情報を読み出す方法が取られている。
多くのMRAMは、格子状に配線されたビット線とワード線の交点にTMR素子を配置した構造を有する。通常のTMR素子は、2つの強磁性層間に非磁性層を有する強磁性層/非磁性絶縁層/強磁性層の三層構造からなる。強磁性層は、通常は厚さ10nm以下の遷移金属磁性元素(Fe、Co、Ni)又は遷移金属磁性元素の合金(CoFe、CoFeNi、NiFe等)からなり、非磁性絶縁層は、AlやMgO等からなる。
TMR素子を構成する一方の強磁性層(固定層)は、磁化の向きを固定しており、他方の強磁性層(感磁層又は自由層)は磁化の向きが外部磁界に応じて回転する。なお、固定層の構造としては、反強磁性層(FeMn、IrMn、PtMn、NiMn等)を一方の強磁性層に付与した交換結合型が良く用いられる。
メモリ情報の「1」、「0」は、TMR素子を構成する2つの強磁性体の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。これら2つの強磁性体の磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗の値が大きい。
したがって、「1」、「0」の情報の読出しは、TMR素子の厚み方向に電流を流し、MR(磁気抵抗)効果によるTMR素子の抵抗値又は電流値を測定することで行う。
「1」、「0」の情報の書き込みは、TMR素子近傍に配置した配線に電流を流すことで形成される磁界の作用によって、TMR素子の感磁層の磁化の向きを回転させることで行うことが、従来、行われている。
素子を高集積化して高密度のメモリの実現を図る場合、磁気抵抗効果素子の微小化に伴って磁性層の長さと厚みの比率が小さくなることにより、反磁界が増大し、磁性体の磁化方向を変えるための磁界強度が増大し、大きな書き込み電流が必要となる。
書き込み電流を低減するため、感磁層の磁化方向を情報の「1」、「0」に対応するように変える書き込み動作において、磁性体に磁界を印加することによる磁化反転方法の他、スピン偏極電流によるスピントランスファートルクを用いたスピン注入磁化反転が知られている。
情報の読み出し方法としては各セルに読み出し選択トランジスタを設け、選択セルの読み出しトランジスタのみを導通状態にして、選択セルの磁気抵抗効果素子の抵抗を読み取る方式が一般的である。
スピントランスファートルクとは、一方の強磁性体から非磁性層を介して他方の強磁性体に電流を流した場合、他方の強磁性体の磁化方向を変えようとするトルクである。したがって、注入電流のスピンの向きを制御すれば、他方の磁性体の磁化の向きを変更することが可能とされている。
例えば、微小な強磁性層/非磁性層/強磁性層からなる積層体の膜面に垂直な方向に電流を流すと強磁性体の磁化反転が生じる。この現象はスピン注入磁化反転と呼ばれており、強磁性層と非磁性層との接合面において上向きスピン(アップスピン)の電子と下向きスピン(ダウンスピン)の電子のエネルギー状態が異なるため、アップスピンおよびダウンスピンの電子の透過率や反射率が異なりスピン分極電流が流れる。
強磁性層に流れ込んだスピン分極電流のスピン偏極電子は強磁性層の電子と交換相互作用をして電子間にトルクが発生し磁化反転が生じる。これはオープンな電流磁界による磁化反転とは異なり、磁性体内部の電流により磁化反転がおきるため、隣接セルへの影響が小さく、素子の微小化に伴って書き込み電流が増大しにくく、逆に微小化により書き込み電流を減少させることができる。したがって、情報を記録する方法としてスピン注入磁化反転を用いることにより、高密度の磁気メモリを実現することができる。
スピントランスファートルクを利用して、強磁性体の磁化の向きを変える方法としては、(I)緩和スイッチ(Relaxing Switching)法、(II)歳差スイッチ(Precessional Switching)法、(III)緩和歳差スイッチ(Relaxing−Precessional Switching)法などが知られている。
緩和スイッチ法では、感磁層の磁化の向きを、固定層からのスピントランスファートルクで制御するが、固定層の磁化の向きは膜面内にあり、感磁層の磁化容易軸と平行である。したがって、感磁層の磁化の向きを反転させる場合、反転の初期段階において、スピントランスファートルクと、磁化を有効磁界方向に向けようとするSpin Relaxingが競合する。また、固定層の磁化の向きと感磁層の磁化の向きが平行に近い反転の初期段階では、スピントランスファートルクが小さいため、反転に時間を要する。すなわち、緩和スイッチ法では、これらの力に抗しながら平衡状態へ徐々に磁化の向きを変更させていくので、磁化の向きを反転させるためには、大きな電流が必要となる。磁化反転に必要なスピントランスファートルクの大きさはLLG(Landau−Lifshitz−Gilbert)方程式に含まれるギルバート減衰定数に比例する。
歳差スイッチ法では、感磁層の磁化の向きを、固定層からのスピントランスファートルクで制御するが、固定層の磁化の向きは、膜面に対して垂直方向であり、感磁層の磁化容易軸に対して垂直である。スピントランスファートルクによって、感磁層の磁化の向きが、膜面に対して垂直成分を持ち、その反磁界によって、膜面内方向に回転を始める。スピントランスファートルクは、感磁層の磁化が面内で回転しても一定であるため、短時間で磁化反転が可能である。しかしながら、スピントランスファートルクは、感磁層の磁化反転後においても電流が流れている限り作用するため、電流の通電時間によっては感磁層の磁化が再反転してしまう。したがって、この方法では、非常に精密な電流の時間制御が要求される。
そこで考えられた緩和歳差スイッチ法は、歳差スイッチ法において、外部磁界を感磁層の磁化困難軸方向に印加する。この場合、歳差スイッチ法で要求された電流の精緻な時間制御を必要としないが、スピントランスファートルクの精密な制御が必要とされる。
このような磁気メモリは、例えば、下記非特許文献1、非特許文献2に記載されている。
米国特許5,343,422号明細書 米国特許5,629,92号明細書 特開平9−91949号公報 W.C. Jeong, J.H.Park, J.H.Oh, G.T.Jeong, H.S. Jeong and Kinam Kim、 ″Highly scalable MRAM using filed assisted curent induced switching″、Symposium on VLSI Technology Digest of Technical Papers, p.184−185, 2005 森瀬博史、中村志保″第29回日本磁気学会学術講演概要集″、P183、2005
しかしながら、従来の磁気メモリにおいては、配線を流れる電流によって発生する磁界が、スピン注入による感磁層の磁化反転をアシストするが、情報の読み出し時においても、配線による磁界が磁化の向きに影響を与えるため、磁界発生源である読み出し電流を、この電流によって磁化反転が生じない程度に低下させなればならず、したがって、情報読み出し時の信頼性に欠けるという問題がある。
本発明は、このような課題に鑑みてなされたものであり、信頼性を向上可能な磁気メモリを提供することを目的とする。
上述の課題を解決するため、本発明に係る磁気メモリは、複数の記憶領域を配列してなる磁気メモリにおいて、個々の記憶領域は、第1配線と、第2配線と、第1配線の途中位置と第2配線との間に配置され、且つ、第1配線の途中位置と第2配線に電気的に接続された磁気抵抗効果素子と、スピン注入によって磁気抵抗効果素子における感磁層の磁化の向きが変化するよう、磁気抵抗効果素子に設けられたスピンフィルタとを備えている。
第1配線の途中位置と第2配線との間に電流を流すと、双方の配線をそれぞれ囲むように磁界が発生する。ここで、第1及び第2配線は、情報の書き込み時には、第1及び第2配線を流れる電流の向きが逆向きであって、第1及び第2配線の周囲の磁界の双方が、感磁層の磁化の向きをスピン注入によって変更する力をアシストするように配置されている。
したがって、情報の書き込み時においては、スピン注入時の磁化の向きの変更力に加えて、第1及び第2配線を流れる電流に起因する磁界のアシスト力によって、感磁層の磁化の向きが容易に変更される。
また、情報の読み出し時には、第1及び第2配線を流れる電流の向きが同一であって、第1及び第2配線の周囲の磁界が、感磁層内において相殺されるように配置されている。したがって、情報読み出し時においては、双方の磁界が相殺しているので、感磁層の磁化の向きを変更する力が弱くなり、したがって、ノイズの混入や読み出し電流の増加によっても感磁層の磁化反転が生じず、磁気メモリの信頼性を向上させることができる。
なお、第1配線及び第2配線を流れることによって発生する磁界は、略同一平面内において発生するが、厳密には配線の長手方向に沿ってずれている。すなわち、感磁層内における磁界の相殺は完全ではない。そこで、個々の記憶領域は、磁気抵抗効果素子を囲む磁気ヨークを備えていることが好ましい。この場合、各配線を流れることによって発生した各磁界が磁気ヨーク内に引き込まれ、感磁層を含む磁気抵抗効果素子に集中して磁界を与えることとなる。すなわち、情報の読み出し時における感磁層内における磁界が近接し、その相殺が効率的に行われることとなる。
また、磁気抵抗効果素子は、感磁層と第1固定層との間に絶縁層を備えたTMR素子であることが好ましい。TMR素子は、記憶された感磁層の磁化の向きと第1固定層の磁化の向きとの相違に応じて、読み出し時に絶縁層をトンネルバリア層として通過する電子割合が異なる現象を利用した素子であり、高感度の記憶情報検出を行うことができる。
また、第1及び第2配線は、磁気抵抗効果素子の位置において、固定層の磁化の向き及び厚み方向の双方に垂直な方向に延びていることが好ましい。すなわち、第1及び第2配線の長手方向を囲む方向は、感磁層の位置において、固定層の磁化の向きに一致するため、情報書き込み時に第1及び第2配線に通電を行った場合には、磁化の向きの変更を有効にアシストすることができる。
また、スピンフィルタは、感磁層上に設けられた非磁性導電層と、非磁性導電層に接触した第2固定層とを備え、この第2固定層の磁化容易軸方向は、第1固定層の磁化容易軸方向に平行であることが好ましい。この場合、感磁層内に電子を注入しようとすると、特定の方向にスピンが偏極したスピン偏極電流が感磁層内に注入され、感磁層の電子との相互作用により、磁化が反転する。
本発明によれば、信頼性を向上可能な磁気メモリを提供することができる。
以下、実施の形態に係る磁気メモリについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。実施の形態に係る磁気メモリは、X列Y行の複数の記憶領域P(X,Y)を配列してなり、各記憶領域P(X,Y)は磁気抵抗効果素子5を備えている。
図1は、1つの記憶領域P(X,Y)の斜視図である。
個々の記憶領域P(X,Y)は、第1配線6と、第2配線7と、第1配線6の途中位置6aと第2配線7との間に配置され、且つ、第1配線6の途中位置6aと第2配線7に電気的に接続された磁気抵抗効果素子5と、スピン注入によって磁気抵抗効果素子5における感磁層の磁化の向きが変化するよう、磁気抵抗効果素子5に設けられたスピンフィルタFLとを備えている。
第1配線6はX軸に沿って延びており、第2配線7もX軸に沿って延びている。各配線6,7の幅方向はY軸に平行であり、厚み方向はZ軸に平行である。
第1配線6の途中位置6aと第2配線7との間に電流を流すと、双方の配線6,7をそれぞれ囲むように磁界E6,E7が発生する。すなわち、磁界E6,E7はX軸を囲むように発生し、その向きは磁気抵抗効果素子5における感磁層の位置ではY軸に略平行となる。
第1配線6の両端はそれぞれ端子VWと端子VRに接続され、第2配線7の一端は端子VCに接続され、他端は磁気抵抗効果素子5の下面に接続されている。第2配線7の一端と端子VCとの間にはスイッチ(電界効果トランジスタ)QRが介在している。
情報の読み出し時には、情報の書き込み用端子VWを開放する。
書き込み用端子VWを開放した状態で、端子VCの電位を読み出し用端子VRの電位に対して相対的に高くし、スイッチQRをONすると、第2配線7の端子VCから磁気抵抗効果素子5を介して第1配線6の読み出し用端子VRに情報読み出し電流IR1が流れ、互いに同一回転方向の磁界E6及び磁界E7が発生する。情報の読み出し時における磁界E6及び磁界E7は、X軸正方向に進む方向に共に右回りである。したがって、これらの配線間に位置する磁気抵抗効果素子5の位置における磁界E6,E7は互い相殺する。
一方、書き込み用端子VWを開放した状態で、端子VCの電位を、読み出し用端子VRの電位に対して相対的に低くし、スイッチQRをONすると、第1配線6の読み出し用端子VRから磁気抵抗効果素子5を介して第2配線7の端子VCに情報読み出し電流IR2が流れ、互いに同一回転方向の磁界E6及び磁界E7が発生する。情報の読み出し時における磁界E6及び磁界E7は、X軸負方向に進む方向に共に右回りである。したがって、これらの配線間に位置する磁気抵抗効果素子5の位置における磁界E6,E7は互い相殺する。
このように、情報の読み出し時には、第1配線6及び第2配線7を流れる読み出し電流IR1,IR2の向きが同一であって、第1配線6及び第2配線7の周囲の磁界E6,E7が、磁気抵抗効果素子5の感磁層内において相殺されるように配置されている。情報読み出し時においては、双方の磁界E6,E7が相殺しているので、感磁層の磁化の向きを変更する力が弱くなり、したがって、ノイズの混入や読み出し電流の増加によっても感磁層の磁化反転が生じず、磁気メモリの信頼性を向上させることができる。
逆に、情報の書き込み時には、情報の読み出し用端子VRを開放する。読み出し用端子VRを開放した状態で、端子VCの電位を書き込み用端子VWの電位に対して相対的に高くし、スイッチQRをONすると、第2配線7の端子VCから磁気抵抗効果素子5を介して第1配線6の書き込み用端子VWに情報書き込み電流IW0が流れ、互いに逆回転方向の磁界E6及び磁界E7が発生する。このとき、情報の書き込み時における磁界E6はX軸負方向に進む方向に右回りであり、磁界E7はX軸正方向に進む方向に右回りである。したがって、これらの配線間に位置する磁気抵抗効果素子5には、Y軸負方向の向き磁界が作用する。
一方、読み出し用端子VRを開放した状態で、端子VCの電位を、書き込み用端子VWの電位に対して相対的に低くし、スイッチQRをONすると、第1配線6の書き込み用端子VWから磁気抵抗効果素子5を介して第2配線7の端子VCに情報書き込み電流IW1が流れ、互いに逆回転方向の磁界E6及び磁界E7が発生する。このとき、情報の書き込み時における磁界E6はX軸正方向に進む方向に右回りであり、磁界E7はX軸負方向に進む方向に右回りである。したがって、これらの配線間に位置する磁気抵抗効果素子5には、Y軸正方向の向き磁界が作用する。
ここで、第1配線6及び第2配線7は、情報の書き込み時には、第1配線6及び第2配線7を流れる電流IW0、IW1の向きが逆向きであって、第1配線6及び第2配線7の周囲の磁界E6,E7の双方が、感磁層の磁化の向きをスピン注入によって変更する力(スピントランスファートルク)をアシストするように配置されている。特定の偏極したスピンは、スピンフィルタFLを透過又は反射して、感磁層内へ注入され、スピントランスファートルクを発生する。したがって、情報の書き込み時においては、スピン注入時の磁化の向きの変更力に加えて、第1配線6及び第2配線7を流れる電流に起因する磁界E6,E7のアシスト力によって、感磁層の磁化の向きが容易に変更される。
なお、スピン注入磁化反転を伴った磁気抵抗効果素子では、強磁性体を含む積層体の膜面に垂直な方向に電流を流すことにより強磁性体の磁化方向を反転させる。強磁性層と非磁性層との接合面においてアップスピン電子とダウンスピン電子の透過率の違いにより、スピン分極電流が流れる。強磁性層に流れ込んだスピン分極電流のスピン偏極電子は強磁性層の電子と交換相互作用をして電子間にトルクが発生し磁化反転が生じる。強磁性層の磁化反転の方向は、積層体に流す書き込み電流IW0,IW1の方向により決定される。したがって、電流の向きにより強磁性体の磁化方向の平行/反平行を制御でき、情報を記録することができる。
図2は、磁気抵抗効果素子5の縦断面図(磁化の向き平行時)(a)、磁気抵抗効果素子5の縦断面図(磁化の向き反平行時)(b)である。
磁気抵抗効果素子5は、トンネルバリア層を構成する絶縁層3を、感磁層2と固定層4とで挟んだ構造を有する。固定層4は、強磁性層4aと、磁化の向きを固定化させるために強磁性層4aに接合した反強磁性層4bとを備えており、磁気抵抗効果素子5はTMR素子を構成している。すなわち、磁気抵抗効果素子5は、感磁層2と(第1)固定層4との間に絶縁層3を備えたTMR素子である。TMR素子は、記憶された感磁層2の磁化の向きと固定層4の磁化の向きとの相違に応じて、読み出し時に絶縁層3をトンネルバリア層として通過する電子割合が異なる現象を利用した素子であり、高感度の記憶情報検出を行うことができる。
なお、図1に示したスピンフィルタFLは、固定層と非磁性層を接合してなり、この非磁性層は感磁層2に接合している。スピンフィルタFLを通過した電子は、TMR素子に導入されるため、感磁層2の磁化の向きと固定層4の磁化の向きの平行、反平行に応じて、情報の書き込み・読み出しを行うことができる。
メモリ情報の「1」、「0」は、TMR素子を構成する固定層4と感磁層2の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか(図2(a))、反平行であるか(図2(b))に依存して規定される。固定層4と感磁層2の磁化の向きが反平行の時(図2(b))、磁化の向きが平行の時に比べて(図2(a))、厚み方向の電気抵抗Rの値が大きい。換言すれば、平行時の抵抗Rは閾値R以下であり、反平行時の抵抗Rは閾値Rよりも大きくなる。したがって、「1」、「0」の情報の読出しは、TMR素子の厚み方向に電流I(IR1又はIR2)を流し、MR(磁気抵抗)効果によるTMR素子の抵抗値又は電流値を測定することで行う。例えば、低抵抗の平行状態を「0」、高抵抗の反平行状態を「1」とする。
図3は、図1に示した磁気抵抗効果素子5を含む記憶部のIII−III矢印断面図である。
磁気抵抗効果素子5の周囲には、磁気ヨーク8が配置されている。磁気ヨーク8は、第1配線6の周囲に設けられた断面U字型の上部磁気ヨーク8Aと、第2配線7の周囲に設けられた断面U字型の下部磁気ヨーク8Bとからなり、それぞれの磁気ヨーク8A、8Bの開放端は対向している。
図3(a)に示すように、書き込み電流IW0を配線6,7に流した場合、磁界E6及びE7は、磁気抵抗効果素子5の感磁層2の位置において、略同一方向を向き、その強度を強め合う。
図3(b)に示すように、逆方向の書き込み電流IW1を配線6,7に流した場合、磁界E6及びE7は、磁気抵抗効果素子5の感磁層2の位置において、図3(a)とは逆向きの略同一方向を向き、その強度を強め合う。
図3(c)に示すように、読み出し電流IR1を配線6,7に流した場合、磁界E6及びE7は、磁気抵抗効果素子5の感磁層2の位置において、互いに逆方向を向き、その強度を弱め合う。
図3(d)に示すように、読み出し電流IR2を配線6,7に流した場合、磁界E6及びE7は、磁気抵抗効果素子5の感磁層2の位置において、磁界の向きは図3(c)の場合とはそれぞれ逆ではあるが、互いに逆方向を向き、その強度を弱め合う。
図1に示した磁界E6,E7について補足説明すると、第1配線6及び第2配線7を流れることによって発生する磁界E6,E7は、略同一平面(YZ平面)内において発生しているが、厳密には配線の長手方向(X軸)に沿ってずれている。すなわち、感磁層2内における磁界の相殺は、完全ではない。
本例では、個々の記憶領域P(X,Y)の記憶部は、磁気抵抗効果素子5を囲む磁気ヨーク8を備えているので、各配線6,7を流れることによって発生した各磁界E6,E7が磁気ヨーク8内に引き込まれ、感磁層2を含む磁気抵抗効果素子5に集中して磁界E6,E7を与えている。すなわち、情報の読み出し時における感磁層2内における磁界E6,E7が近接し、その相殺が効率的に行われている。また、上述の磁界アシストを用いたスピン注入型の磁気メモリにおいては、情報の書き込み時において、磁気ヨークを用いることにより、感磁層2内における磁界E6,E7を近接させ、合成磁界強度を増加させて、書き込み電流を著しく低減することができる。
磁界アシストがない場合のスピン注入磁化反転に要する書き込み電流の閾値は5×10A/cmであるが、磁界アシストをスピン注入と同時に用いた場合にはスピン注入磁化反転に要する書き込み電流の閾値は2.5×10A/cmとなり、さらに磁気ヨークを用いた場合には、スピン注入磁化反転に要する書き込み電流の閾値は5×10A/cmとなった。すなわち、磁気ヨークと磁界アシストを用いたスピン注入磁化反転型の磁気メモリの書き込み電流の大きさは、磁界アシストがない場合の書き込み電流の1/10、磁界アシストがあって磁気ヨークがない場合の書き込み電流の1/5に低減することができた。
なお、磁気ヨークの構造には種々のものがある。
図4は、磁気ヨークの形状を変更した記憶分の縦断面図である。
図4(a)は、磁気ヨーク8が上部磁気ヨーク8Aのみからなるもの、図4(b)は上部磁気ヨーク8A及び下部磁気ヨーク8Bからなるもの、図4(c)は第1配線6の下面にまで回りこんだ上部磁気ヨーク8A’からなるもの、図4(d)は第2配線7の側部まで延びた上部磁気ヨーク8A”からなるものを示している。なお、上部及び下部なる用語は図面の上下に従うものであり、下部磁気ヨークのみを用いる場合は、上部磁気ヨークのみを用いる場合と同じである。
図5は、磁気抵抗効果素子5を含む素子主要部の縦断面構成を示す図である。
この素子主要部は、反強磁性層4b上に積層した強磁性層4a、絶縁層3、感磁層2からなるTMR素子と、TMR素子上に積層した非磁性導電層41及び固定層40からなるスピンフィルタFLとを備えている。固定層4、41の磁化の向きはY軸に平行である。
なお、上述の第1配線6及び第2配線7は、磁気抵抗効果素子5の位置において、固定層4の磁化の向き(Y軸)及び厚み方向(Z軸)の双方に垂直な方向(X軸)に延びている。第1配線6及び第2配線7の長手方向(X軸)を囲む方向は、感磁層2の位置において、固定層4の磁化の向きに一致するため、情報書き込み時に第1配線6及び第2配線7に通電を行った場合には、磁化の向きの変更を有効にアシストすることができる。
また、スピンフィルタFLは、感磁層2上に設けられた非磁性導電層41と、非磁性導電層41に接触した(第2)固定層40とを備え、この第2固定層40の磁化容易軸の向き(Y軸)は、(第1)固定層4の磁化容易軸の向き(Y軸)と平行である。したがって、感磁層2内に電子を注入する場合、特定の方向にスピンが偏極したスピン偏極電流が感磁層2内に注入され、感磁層2の電子との相互作用により磁化が反転する。
感磁層2の材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPt、CoFeBなどの強磁性材料を用いることができる。感磁層2は配線層より膜面に垂直に流れる電流により磁化方向を変化させることができ、感磁層2の面積が小さいほど磁化反転のために必要な電流(電流の閾値)を小さくすることができる。感磁層2の面積は0.01μm以下が好ましい。感磁層2の面積が0.01μmを超えると、磁化反転に必要な閾値電流値が増大するために、情報の記録が困難になる。さらに感磁層2は厚みが小さいほど磁化反転のための電流の閾値を小さくすることができる。感磁層2の厚みは0.01μm以下が好ましい。厚みが0.01μmを超えると磁化反転に必要な電流値が増大し、情報の記録が困難になる。
非磁性絶縁層3の材料としては、Al、Zn、Mgといった金属の酸化物または窒化物、例えばAlやMgOが好適である。固定層4、40の構造としては、反強磁性層を強磁性材料層に付与した交換結合型を用いることができる。また、反強磁性体の材料としては、IrMn、PtMn、FeMn、NiMn、PtPdMn、RuMn、NiO、またはこれらのうち任意の組み合わせの材料を用いることができる。非磁性層41の材料としては、CuやRuを用いることができる。各種配線材料としては、Cu、AuCu、W、Al等を用いることができる。非磁性導電層41の材料としては、例えばCuを用いることができる。
図6は、上記記憶領域Pを複数備えた磁気メモリの回路図である。
この磁気メモリは、スイッチQRの導通を制御するゲートに接続されたワード線WLを備えており、ワード線WLの電位はスイッチング回路SWCによって決定される。また、読み出し用端子VRは第1ビット線BL1、書き込み用端子VWは第2ビット線BL2、端子VCは第3ビット線BL3に接続され、これらのビット線BL1,BL2,BL3の電位は制御回路CONTによって制御される。
なお、特定のアドレスの記憶領域P(X,Y)に情報を書き込む場合(例えば「1」)、該当するY列目の記憶領域の読み出し用端子VRを開放し、書き込み用端子VWの電位を共通端子VCに対して相対的に増加させ、スイッチング回路SWCがワード線WLの電位を制御してX行目のスイッチQRをONする。これにより、磁気抵抗効果素子5の感磁層の磁化の向きが固定層の磁化の向きに対して、例えば、「反平行」となり、「1」が書き込まれる。
「0」と書き込む場合には、これらの磁化の向きを、例えば、「平行」とする。すなわち、特定のアドレスの記憶領域P(X,Y)に情報を書き込む場合(例えば「0」)、該当するY列目の記憶領域の読み出し用端子VRを開放し、書き込み用端子VWの電位を共通端子VCに対して相対的に減少させ、スイッチング回路SWCがワード線WLの電位を制御してX行目のスイッチQRをONする。これにより、例えば、「0」が書き込まれる。
特定のアドレスの記憶領域P(X,Y)の情報を読み出す場合、該当するY列目の記憶領域の書き込み用端子VWを開放し、読み出し用端子VRの電位を共通端子VCに対して相対的に増加させ、スイッチング回路SWCがワード線WLの電位を制御してX行目のスイッチQRをONする。これにより、記憶領域P(X,Y)に位置する磁気抵抗効果素子5に書き込まれた情報「1」「0」に応じた電流が、読み出し用端子VRと共通端子VCとの間を流れ、これに基づき記憶情報を判別することができる。なお、読み出し時の電流の向きは、これとは逆であってもよく、設計に応じて適宜設定すればよい。
なお、スイッチング回路SWC及び制御回路CONTは、半導体基板内に形成される。
図7は、図6に示した磁気メモリのVII−VII矢印縦断面図である。
読み出し配線7を構成する下部電極は、半導体基板100上に形成された絶縁層200を厚み方向に貫通する垂直配線A1を介して、読み出しトランジスタQRのソース又はドレイン電極34aに接続されている。ここでは、ドレイン電極34aとする。読み出しトランジスタQRのゲート電極34gは、ワード線WL自体を構成する又はワード線WLに接続されている。読み出しトランジスタQRは、ドレイン電極34a,ソース電極34bと、ゲート電極34gと、ドレイン電極34a,ソース電極34b直下に形成されたドレイン領域34a’,ソース領域34b’からなり、ゲート電極34gの電位に応じてドレイン電極34a,ソース電極34bは接続される。ソース電極34bは、内部接続配線15を介してビット線BL3に接続されている。
図8は、図6に示した磁気メモリのVIII−VIII矢印縦断面図である。
読み出しトランジスタQRの周囲には、LOCOS(local oxidation of silicon)による酸化膜(SiO)Fが形成されている。
また、ビット線BL1、BL2,BL3やワード線WLは、半導体基板100上に形成された下部絶縁層200内に埋設されており、下部絶縁層200上には上部絶縁層24が形成されている。また、下部絶縁層200内には必要に応じて複数の配線が設けられる。垂直配線A1は、半導体基板100の表面から下部絶縁層200を貫通する配線である。半導体基板100は例えばSiからなり、ソース領域及びドレイン領域には半導体基板100とは異なる導電型の不純物が添加されている。下部絶縁層200はSiO等からなる。
なお、上述の磁気ヨーク8は、磁気抵抗効果素子5の側方の周囲を全て覆う密閉型としてもよい。
図9は、密閉型の磁気ヨーク8を備えた記憶部の斜視図である。
下部絶縁層200上に、第2配線7、磁気抵抗効果素子5、第1配線6を順次積層した後、これを覆う絶縁被覆を形成し、この上を磁気ヨーク8を形成する。磁気ヨーク8の側壁は、磁気抵抗効果素子5のZ軸の周囲の全てにおいて連続しており、磁気ヨーク8の頂壁は側壁の頂面に設けられ、磁気抵抗効果素子5を封止している。
下部絶縁層200には、半導体基板100に到達するスルーホールH1,H2,H3が設けられている。水平方向(XY平面内)に延びた第2配線7の一端は垂直配線A1に接続され、垂直配線A1はスルーホールH1を介して半導体基板100内の素子(トランジスタQR)に接続されている。水平方向に延びた第1配線6の一端は、垂直配線A2に接続され、垂直配線A2はスルーホールH2を介して半導体基板100内の素子(端子VW)に接続されている。水平方向に延びた第1配線6の他端は、垂直配線A3に接続され、垂直配線A3はスルーホールH3を介して半導体基板100内の素子(端子VR)に接続されている。
上述の密閉型の磁気ヨーク8を用いた場合、磁気抵抗効果素子5の外部からの漏れ磁束やノイズが、側方のいずれの方向から伝播してきても、磁気ヨーク8によって全てシールドされるため、信頼性に優れるという効果がある。
このように、上述の磁気メモリは、磁気抵抗効果素子を高密度化しても、書き込み電流の増加が抑制でき、また、隣接する磁気抵抗効果素子に影響を与えず、また、アシスト磁界をスピン注入と共に用いるため、高速のアクセス速度を得ることができる。
図10は、図1に示した磁気メモリにおける読み出し電流I及び書き込み電流IW0、IW1の値と磁気抵抗効果素子5の抵抗値との関係を示すグラフである。
情報記録時の書き込み電流IW1,IW0の絶対値は1mA前後であり、情報読み出し時の読み出し電流Iの絶対値は0.4mA前後である。正の書き込み電流IW1の絶対値が0.8mAを超えると、感磁層の磁化反転が生じて反平行状態「1」が記録され、負の書き込み電流IW0の絶対値が0.8mAを超えると、感磁層の磁化反転が生じて平行状態「0」が記録される。
すなわち、強磁性層(磁化固定層)/非磁性層/強磁性層の積層体において、積層体の正方向に電流を増やしてゆくと所定の閾値(臨界電流)で強磁性層の磁化方向が反転し、磁化固定層と強磁性層との磁化方向が反平行(=「1」)となり磁気抵抗効果素子の抵抗値が増大する。その後、電流値を負の方向に減少させてゆくと、負の所定の閾値(臨界電流)で強磁性層の磁化が反転し、磁化固定層と強磁性層との磁化方向が平行(=「0」)となり磁気抵抗効果素子5の抵抗値が減少する。なお、これらの情報の記録ができる電流値は、消費電力や外部へのノイズの影響も考慮して1.5mA以下に設定してある。
なお、スピン注入磁化反転を伴った記録素子では、臨界電流値を超えない電流を流した場合は、強磁性体の磁化方向は変化することはないため、読出しのための電流を臨界電流値以下にすることにより、記録した情報を書き換えることなく、非破壊による読み出しを行うことができる。
また、膜面に垂直に流れる電流により感磁層の磁化反転を行うことにより、データに記録を行うスピン注入記録においては、反転のための電流は1×10〜1×10A/cmと大きく、また、TMR素子の抵抗は比較的高い。したがって、書込み電流を流した場合、TMR素子部の発熱が大きくなる傾向があるが、上述の磁気メモリでは、配線に磁気ヨーク8を設けているので、配線を流れる電流によって生じる電流磁界を効率的に感磁層に印加し、より少ない電流でスピン注入磁化反転を行わせている。さらに、磁気ヨーク8により外部磁界による外部磁界によるデータを記録した感磁層への影響を低減でき、メモリデバイスの外部磁界耐性を改善することができる。
次に、上述の磁気メモリの製造方法について説明する。ここでは、(図4(a))の構造の磁気メモリについて説明する。
まず、図11(a)に示すように、下部絶縁層200上に中央部が開口したホトレジストPR1をパターニングする。次に、図11(b)に示すように、スパッタ法などでホトレジストPR1上に電極層7を堆積する。さらに、図11(c)に示すように、リフトオフを行い、ホトレジストPR1上の電極材料を除去する。しかる後、図11(d)に示すように、下部絶縁層200上にタンタルからなる下地層201、IrMnからなる反強磁性層4b、CoFeからなる強磁性層4a、Alからなる絶縁層3、CoFeからなる感磁層2、Ruからなる非磁性導電層41、CoFeからなる強磁性層40、タンタルからなるキャップ層202を順次堆積する。なお、絶縁層3は、Alの堆積後にこれを酸化することで形成することもできる。堆積にはスパッタ法を用いることができる。次に、図11(e)に示すように、キャップ層202の中央部上にホトレジストPR2をパターニングする。すなわち、ホトレジストPR2は下部配線7の上方に位置する。
しかる後、図12(f)に示すように、ホトレジストPR2をマスクとして、積層体のドライエッチングを行う。このエッチングは下部配線7の表面が露出するまで行う。次に、図12(g)に示すように、ホトレジストPR2を除去した後、下部絶縁層200上にSiOからなる中間絶縁層200’をスパッタ法やCVD法などでキャップ層202が中間絶縁層200’内に埋め込まれるまで堆積する。そして、図12(h)に示すように、キャップ層202の表面が露出するまで、CMP(Chemical Mechanical Polish)装置を用いて中間絶縁層200’を研磨し、中間絶縁層200’の表面を平滑化する。
次に、図13(i)に示すように、中間絶縁層200’の表面上に中央部が開口したホトレジストPR3をパターニングする。しかる後、ホトレジストPR3上にスパッタ法などで配線材料6を堆積し(図13(j))、ホトレジストPR3のリフトオフを行い、キャップ層202上に上部配線6を形成する(図13(k))。配線構造としては、Ti,Cu,Taなどの材料の1種からなる単層構造あるいは複数種からなる多層構造などを用いることができる。
更に、中間絶縁層200’上に上部配線6の形成領域を含む領域が開口したホトレジストPR4をパターニングする(図14(l))。次に、ホトレジストPR4上にスパッタ法などでNeFeなどの磁性材料8を堆積する(図14(m))。次に、リフトオフを行い、余分な磁性材料をホトレジストPR4と共に除去し、上部磁気ヨーク8A(8)を形成する(図14(n))。最後に、図15に示すように、CVD装置を用いてSiOからなる上部絶縁層24を磁気ヨーク8上に堆積する。
次に、下部磁気ヨークも備えた磁気メモリの製造方法について説明する。ここでは、(図4(b))の構造の磁気メモリについて説明する。
まず、図16(a)に示すように、下部絶縁層200上に中央部が大きく開口したホトレジストPR1をパターニングする。次に、図16(b)に示すように、スパッタ法などでホトレジストPR1上にNiFeなどの磁性材料8B(8)を堆積する。このホトレジストPR1をリフトオフして中央に磁性材料を残し、さらに、磁性材料8Bの周辺部が開口したホトレジストPR2を基板上にパターニングする(図16(c))。
次に、図16(d)に示すように、スパッタ法などでホトレジストPR1上にNiFeなどの磁性材料を更に堆積し、続いて、リフトオフを行う(図16(e))。これにより、断面がU字形の下部磁気ヨー8Bが完成する。しかる後、下部磁気ヨーク8Bの凹部内が露出する開口を有するホトレジストPR3をパターニングする(図16(f))。
次に、図17(g)に示すように、スパッタ法などでホトレジストPR3上に電極層7を堆積する。さらに、図17(b)に示すように、リフトオフを行い、ホトレジストPR3上の電極材料を除去する。しかる後、図17(h)に示すように、下部絶縁層200上にCVD法やスパッタ法を用いてSiOからなる第1中間絶縁層200’を堆積する。なお、CVD法におけるSiOの原料は例えばSi(OC2H5)4である。次に、図17(i)に示すように、CMP(Chemical Mechanical Polish)装置を用いて第1中間絶縁層200’を研磨し、第1中間絶縁層200’の表面を平滑化する。
次に、図17(j)に示すように、第1中間絶縁層200’の表面上にタンタルからなる下地層201、IrMnからなる反強磁性層4b、CoFeからなる強磁性層4a、Alからなる絶縁層3、CoFeからなる感磁層2、Ruからなる非磁性導電層41、CoFeからなる強磁性層40、タンタルからなるキャップ層202を順次堆積する。なお、絶縁層3は、Alの堆積後にこれを酸化することで形成することもできる。堆積にはスパッタ法を用いることができる。
次に、図18(k)に示すように、キャップ層202の中央部上にホトレジストPR4をパターニングする。すなわち、ホトレジストPR4は下部配線7の上方に位置する。
しかる後、図18(l)に示すように、ホトレジストPR4をマスクとして、積層体のドライエッチングを行う。このエッチングは下部配線7の表面が露出するまで行う。次に、図18(m)に示すように、ホトレジストPR4を除去した後、第1中間絶縁層200’上にSiOからなる第2中間絶縁層200”を、スパッタ法やCVD法などでキャップ層202が第2中間絶縁層200”内に埋め込まれるまで堆積する。そして、図19(n)に示すように、キャップ層202の表面が露出するまで、CMP装置を用いて第2中間絶縁層200”を研磨し、第2中間絶縁層200”の表面を平滑化する。
次に、図19(o)に示すように、第2中間絶縁層200”の表面上に中央部が開口したホトレジストPR5をパターニングする。しかる後、ホトレジストPR5上にスパッタ法などで配線材料6を堆積し(図19(p))、ホトレジストPR5のリフトオフを行い、キャップ層202上に上部配線6を形成する(図20(q))。配線構造としては、Ti,Cu,Taなどの材料の1種からなる単層構造あるいは複数種からなる多層構造などを用いることができる。
更に、第2中間絶縁層200”上に上部配線6の形成領域を含む領域が開口したホトレジストPR6をパターニングする(図20(r))。次に、ホトレジストPR6上にスパッタ法などでNeFeなどの磁性材料8を堆積する(図20(s))。次に、リフトオフを行い、余分な磁性材料をホトレジストPR6と共に除去し、上部磁気ヨーク8A(8)を形成する(図21(t))。最後に、図21(u)に示すように、CVD装置を用いてSiOからなる上部絶縁層24を磁気ヨーク8上に堆積する。
なお、密閉型の磁気ヨークも備えた磁気メモリの製造方法について説明する。ここでは、(図9の構造の磁気メモリについて説明する。
下部配線7は下部絶縁層200のスルーホールを介して半導体基板の素子に接続しておき、図11(a)から図13(k)までの工程を実行する。
しかる後、図22に示すように、上部配線6をマスクとして周囲の絶縁層200’を下部絶縁層200の表面が露出するまでドライエッチングし、露出した素子及び基板表面上を保護絶縁膜200iで被覆する(図22(l))。しかる後、下部絶縁層200上に素子形成領域を含む領域が開口したホトレジストPRをパターニングし(図22(m)、続いて、この上にNiFeなどの磁気材料を堆積し、リフトオフを行って密閉型の磁気ヨーク8が完成する(図22(n)。
図23は、磁気ヨークを備えないタイプの記憶部の断面図であり、これは図11(a)から図13(k)までの工程を実行した後、上部絶縁層24を上部配線6及び中間絶縁層200’上に形成することで製造することができる。
本発明は、磁気メモリに利用することができる。
記憶領域P(X,Y)の斜視図である。 磁気抵抗効果素子5の縦断面図(磁化の向き平行時)(a)、磁気抵抗効果素子5の縦断面図(磁化の向き反平行時)(b)である。 図1に示した磁気抵抗効果素子5を含む記憶部のIII−III矢印断面図である。 磁気ヨークの形状を変更した記憶分の縦断面図である。 磁気抵抗効果素子5を含む素子主要部の縦断面構成を示す図である。 記憶領域Pを複数備えた磁気メモリの回路図である。 図6に示した磁気メモリのVII−VII矢印縦断面図である。 図6に示した磁気メモリのVIII−VIII矢印縦断面図である。 密閉型の磁気ヨーク8を備えた記憶部の斜視図である。 図1に示した磁気メモリにおける読み出し電流I及び書き込み電流IW0、IW1の値と磁気抵抗効果素子5の抵抗値との関係を示すグラフである。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。 磁気メモリの製造方法を説明するための図である。
符号の説明
2・・・感磁層、3・・・非磁性絶縁層、4・・・固定層、5・・・磁気抵抗効果素子、6・・・上部配線、6a・・・途中位置、7・・・下部配線、8・・・磁気ヨーク、24・・・上部絶縁層、41・・・非磁性導電層、100・・・半導体基板、200・・・下部絶縁層、201・・・下地層、202・・・キャップ層、A1・・・垂直配線、A2・・・垂直配線、BL1,BL2,BL3・・・ビット線、CONT・・・制御回路、FL・・・スピンフィルタ、H1,H2,H3・・・スルーホール、P・・・記憶領域、QR・・・トランジスタ、SWC・・・スイッチング回路、VC・・・共通端子、VR・・・端子、WL・・・ワード線。



Claims (3)

  1. 複数の記憶領域を配列してなる磁気メモリにおいて、
    個々の前記記憶領域は、
    第1配線と、
    第2配線と、
    前記第1配線の途中位置と前記第2配線との間に配置され、且つ、前記第1配線の途中位置と第2配線に電気的に接続された磁気抵抗効果素子と、
    スピン注入によって前記磁気抵抗効果素子における感磁層の磁化の向きが変化するよう、前記磁気抵抗効果素子に設けられたスピンフィルタと、を備え、
    前記第1及び第2配線は、
    情報の書き込み時には、前記第1及び第2配線を流れる電流の向きが逆向きであって、前記第1及び第2配線の周囲の磁界の双方が、前記感磁層の磁化の向きをスピン注入によって変更する力をアシストするように配置され、且つ、
    情報の読み出し時には、前記第1及び第2配線を流れる電流の向きが同一であって、前記第1及び第2配線の周囲の磁界が、前記感磁層内において相殺されるように配置されており
    前記磁気抵抗効果素子は、前記感磁層と第1固定層との間に絶縁層を備えたTMR素子であり、
    前記第1及び第2配線は、前記磁気抵抗効果素子の位置において、前記第1固定層の磁化の向き及び厚み方向の双方に垂直な方向に延びている、
    ことを特徴とする磁気メモリ。
  2. 個々の前記記憶領域は、前記磁気抵抗効果素子を囲む磁気ヨークを備えていることを特徴とする請求項1に記載の磁気メモリ。
  3. 前記スピンフィルタは、
    前記感磁層上に設けられた非磁性導電層と、
    前記非磁性導電層に接触した第2固定層と、
    を備え、
    この第2固定層の磁化の向きは、前記第1固定層の磁化の向きと平行であることを特徴とする請求項1又は2に記載の磁気メモリ。
JP2005346132A 2005-11-30 2005-11-30 磁気メモリ Active JP4779608B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005346132A JP4779608B2 (ja) 2005-11-30 2005-11-30 磁気メモリ
US11/605,465 US7796419B2 (en) 2005-11-30 2006-11-29 Magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005346132A JP4779608B2 (ja) 2005-11-30 2005-11-30 磁気メモリ

Publications (2)

Publication Number Publication Date
JP2007150205A JP2007150205A (ja) 2007-06-14
JP4779608B2 true JP4779608B2 (ja) 2011-09-28

Family

ID=38087265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005346132A Active JP4779608B2 (ja) 2005-11-30 2005-11-30 磁気メモリ

Country Status (2)

Country Link
US (1) US7796419B2 (ja)
JP (1) JP4779608B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
JP4876572B2 (ja) * 2005-12-22 2012-02-15 Tdk株式会社 磁気メモリ
JP2007173597A (ja) * 2005-12-22 2007-07-05 Tdk Corp 磁気メモリ
JP2007317733A (ja) * 2006-05-23 2007-12-06 Sony Corp メモリ
JP2008159613A (ja) * 2006-12-20 2008-07-10 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP4435207B2 (ja) * 2007-06-13 2010-03-17 株式会社東芝 磁気ランダムアクセスメモリ
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US9076541B2 (en) 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
US11038100B1 (en) * 2013-11-06 2021-06-15 Yimin Guo Magnetoresistive element having a perpendicular AFM structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343422A (en) 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5629922A (en) 1995-02-22 1997-05-13 Massachusetts Institute Of Technology Electron tunneling device using ferromagnetic thin films
JP3333670B2 (ja) 1995-09-22 2002-10-15 ティーディーケイ株式会社 磁性薄膜メモリ
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
FR2829868A1 (fr) * 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
JP4570313B2 (ja) * 2001-10-25 2010-10-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP4596230B2 (ja) 2002-09-13 2010-12-08 Tdk株式会社 磁気メモリデバイスおよびその製造方法
JP4404182B2 (ja) 2002-09-25 2010-01-27 Tdk株式会社 磁気メモリデバイスおよびその読出方法
JP4283011B2 (ja) 2003-03-13 2009-06-24 Tdk株式会社 磁気メモリデバイスおよびその読出方法
JP4419408B2 (ja) 2003-03-14 2010-02-24 Tdk株式会社 磁気抵抗効果素子および磁気メモリデバイス
JP4729836B2 (ja) 2003-03-28 2011-07-20 Tdk株式会社 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP4248911B2 (ja) 2003-03-28 2009-04-02 Tdk株式会社 磁気メモリデバイスおよび磁気メモリデバイスの書込方法
JP4095498B2 (ja) * 2003-06-23 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ、電子カードおよび電子装置
JP2005109266A (ja) * 2003-09-30 2005-04-21 Tdk Corp 磁気メモリデバイスおよび磁気メモリデバイスの製造方法
US7166881B2 (en) * 2003-10-13 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sensing level MRAM structures
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices

Also Published As

Publication number Publication date
JP2007150205A (ja) 2007-06-14
US20070121373A1 (en) 2007-05-31
US7796419B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
US7796419B2 (en) Magnetic memory
JP4384183B2 (ja) 磁気抵抗素子および磁気メモリ
JP5460606B2 (ja) 分離cppアシスト書込を行うスピン注入mramデバイス
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
JP5623507B2 (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
JP5470602B2 (ja) 磁気記憶装置
JP4568152B2 (ja) 磁気記録素子及びそれを用いた磁気記録装置
TWI622158B (zh) 儲存元件,儲存裝置,製造儲存元件之方法,及磁頭
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
JPWO2009019947A1 (ja) 磁壁ランダムアクセスメモリ
JP2013115413A (ja) 記憶素子、記憶装置
JP2011210830A (ja) 磁気記憶素子および磁気記憶装置
JPWO2007119446A1 (ja) Mram、及びmramのデータ読み書き方法
JP2004153181A (ja) 磁気抵抗効果素子および磁気メモリ
JP2013115400A (ja) 記憶素子、記憶装置
JP2017059740A (ja) 磁気トンネル接合素子及び半導体記憶装置
JP5146846B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2007173597A (ja) 磁気メモリ
JP2004303837A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP5058206B2 (ja) 磁気抵抗素子の製造方法
JP4876572B2 (ja) 磁気メモリ
JP2011253884A (ja) 磁気記憶装置
JP2008218736A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4779608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250