Nothing Special   »   [go: up one dir, main page]

JP4777380B2 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
JP4777380B2
JP4777380B2 JP2008102211A JP2008102211A JP4777380B2 JP 4777380 B2 JP4777380 B2 JP 4777380B2 JP 2008102211 A JP2008102211 A JP 2008102211A JP 2008102211 A JP2008102211 A JP 2008102211A JP 4777380 B2 JP4777380 B2 JP 4777380B2
Authority
JP
Japan
Prior art keywords
tft
insulating film
recess
film
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008102211A
Other languages
Japanese (ja)
Other versions
JP2008226849A (en
Inventor
舜平 山崎
純矢 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008102211A priority Critical patent/JP4777380B2/en
Publication of JP2008226849A publication Critical patent/JP2008226849A/en
Application granted granted Critical
Publication of JP4777380B2 publication Critical patent/JP4777380B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Description

本発明は、電極間に発光性材料を挟んだ素子(以下、発光素子という)を用いた発光装置に関する。具体的には、発光素子からの光の取り出し効率の向上に関する。   The present invention relates to a light emitting device using an element (hereinafter referred to as a light emitting element) in which a light emitting material is sandwiched between electrodes. Specifically, the present invention relates to an improvement in light extraction efficiency from the light emitting element.

近年、発光素子を用いた発光装置の開発が進んでいる。発光装置は発光素子自体に発光能力があるため、液晶ディスプレイに用いられているようなバックライトが不要である。よって、薄型化、軽量化が可能である。   In recent years, development of light-emitting devices using light-emitting elements has progressed. In the light emitting device, since the light emitting element itself has a light emitting capability, a backlight as used in a liquid crystal display is unnecessary. Therefore, it is possible to reduce the thickness and weight.

発光装置にはパッシブ型(単純マトリックス型)とアクティブ型(アクティブマトリックス型)の2種類があり、どちらも盛んに開発が行われている。特に現在はアクティブ型発光装置が注目されている。また、発光素子の有機層となる材料は、有機材料と無機材料があり、さらに有機材料は低分子系(モノマー系)有機材料と高分子系(ポリマー系)有機材料とに分けられる。両者とも盛んに研究されており、低分子系有機材料は主に真空蒸着法により、高分子系有機材料は主にスピンコート法によって成膜される。   There are two types of light emitting devices, a passive type (simple matrix type) and an active type (active matrix type), both of which are actively developed. In particular, active light emitting devices are currently attracting attention. In addition, materials used for the organic layer of the light-emitting element include an organic material and an inorganic material, and the organic material is further classified into a low molecular (monomer) organic material and a high molecular (polymer) organic material. Both are actively studied, and low molecular weight organic materials are mainly formed by vacuum deposition, and high molecular weight organic materials are mainly formed by spin coating.

有機材料は無機材料と比べて発光効率が高く、低電圧で駆動することが可能であるという特徴がある。また、有機化合物であるので、様々な新しい物質を設計し、作製することが可能である。よって、将来の材料の分子設計の進展によって、より高い効率で発光する素子が開発される可能性がある。   Organic materials are characterized by higher luminous efficiency than inorganic materials and can be driven at a low voltage. In addition, since it is an organic compound, various new substances can be designed and manufactured. Therefore, there is a possibility that a device that emits light with higher efficiency may be developed due to progress in molecular design of future materials.

発光装置の例を図22に示す。図22は発光装置の断面図である。発光素子1707は陽極(画素電極)1702、有機層1703および陰極1704から成り、陽極1702と陰極1704との間に有機層1703を挟み込むように形成される。第1の基板上に形成するのは、陽極からでも陰極からでも良いが、作製上の容易さから、基板の上に陽極から形成するのが一般的である。発光素子は陰極から注入された電子および陽極から注入された正孔が有機膜の発光中心で再結合して励起子を形成し、その励起子が基底状態に戻るときにエネルギーを放出して発光する。   An example of the light-emitting device is shown in FIG. FIG. 22 is a cross-sectional view of the light emitting device. The light-emitting element 1707 includes an anode (pixel electrode) 1702, an organic layer 1703, and a cathode 1704, and is formed so that the organic layer 1703 is sandwiched between the anode 1702 and the cathode 1704. The first substrate may be formed from the anode or the cathode, but it is generally formed from the anode on the substrate for ease of production. In the light-emitting element, electrons injected from the cathode and holes injected from the anode recombine at the emission center of the organic film to form excitons, which emit light when the excitons return to the ground state. To do.

このようにして、第1の基板1701の上に発光素子1707を形成する。次いで、第1の基板1701は第2の基板1700とシール材1705を介して貼り合わせる。発光素子1707は基板1701、封止基板1700およびシール材1705で囲まれた密閉された空間にある。発光素子は水分や酸素によって劣化するので、密閉された空間は不活性ガス1706(窒素分子もしくは希ガス)
により満たされている。本明細書では、第1の基板、第2の基板、シール材に囲まれた領域を密閉された空間という。1708はスイッチング用TFT、1709は電流制御用のTFT、1710、1711及び1712は絶縁膜である。
In this manner, the light-emitting element 1707 is formed over the first substrate 1701. Next, the first substrate 1701 is attached to the second substrate 1700 with a sealant 1705 interposed therebetween. The light-emitting element 1707 is in a sealed space surrounded by the substrate 1701, the sealing substrate 1700, and the sealant 1705. Since the light emitting element is deteriorated by moisture or oxygen, the sealed space is an inert gas 1706 (nitrogen molecule or rare gas).
Is satisfied by. In this specification, a region surrounded by the first substrate, the second substrate, and the sealant is referred to as a sealed space. Reference numeral 1708 denotes a switching TFT, 1709 denotes a current control TFT, and 1710, 1711 and 1712 denote insulating films.

有機層1703と陰極1704とでなる積層体は、各画素で個別に形成する必要があるが、有機層1703は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズマCVD法等の気相法で選択的に形成することが好ましい。   A stacked body including the organic layer 1703 and the cathode 1704 needs to be formed individually for each pixel. However, since the organic layer 1703 is extremely weak against moisture, a normal photolithography technique cannot be used. Accordingly, it is preferable to use a physical mask material such as a metal mask and selectively form the film by a vapor phase method such as a vacuum deposition method, a sputtering method, or a plasma CVD method.

また、陰極1704を外部の水分等から保護すると同時に、各画素の陰極1704を接続するための保護電極(図示はしない)を設けてもよい。保護電極としては、アルミニウム(Al)、銅(Cu)若しくは銀(Ag)を含む低抵抗な材料を用いることが好ましい。この保護電極には有機層1703の発熱を緩和する放熱効果も期待できる。また、有機層1703と陰極1704を形成した後、大気解放しないで連続的に保護電極を形成することも有効である。   Further, a protective electrode (not shown) for connecting the cathode 1704 of each pixel may be provided at the same time that the cathode 1704 is protected from external moisture or the like. As the protective electrode, it is preferable to use a low-resistance material containing aluminum (Al), copper (Cu), or silver (Ag). The protective electrode can also be expected to have a heat dissipation effect that alleviates the heat generation of the organic layer 1703. It is also effective to form the protective electrode continuously after the organic layer 1703 and the cathode 1704 are formed without being released to the atmosphere.

なお、発光装置には大きく分けて四つのカラー化表示方式があり、R(赤)G(緑)B(青)に対応した三種類の発光素子を形成する方式、白色発光の発光素子とカラーフィルターを組み合わせた方式、青色又は青緑発光の発光素子と蛍光体(蛍光性の色変換層:CCM)とを組み合わせた方式、陰極(対向電極)に透明電極を使用してRGBに対応した発光素子を重ねる方式がある。   The light emitting device is roughly divided into four color display methods, a method of forming three types of light emitting elements corresponding to R (red), G (green), and B (blue), a white light emitting element and a color. A combination of filters, a combination of blue or blue-green light-emitting elements and a phosphor (fluorescent color conversion layer: CCM), and light emission corresponding to RGB using a transparent electrode for the cathode (counter electrode) There is a method of stacking elements.

このように、発光素子を有する発光装置の開発が進んでいる。発光装置は、電圧の印加によって両面の電極から有機層に注入される電子と正孔の再結合により生じた発光を利用する電流駆動型の発光素子を有している。発光は、面状発光として取り出される。しかし、有機層で発生した光を発光素子の外部に面状発光として取り出す際の光の取り出し効率は極めて低く、通常20%以下である。   As described above, development of a light-emitting device having a light-emitting element is in progress. The light-emitting device has a current-driven light-emitting element that utilizes light emission generated by recombination of electrons and holes injected from the electrodes on both sides into the organic layer by applying a voltage. Light emission is extracted as planar light emission. However, the light extraction efficiency when the light generated in the organic layer is extracted as planar light emission to the outside of the light emitting element is extremely low, and is usually 20% or less.

また、有機層1703で発生した光は、その光の入射角によっては基板の内部を導波する。このようにして導波する光を導波光というが、この導波光1713は一部が基板に吸収されて消失し、残りは第1の基板1701内を伝搬して端面に逃げてしまうため、画素においては、その一部しか面状発光として取り出せず、また場合によっては、隣の画素への光漏れの原因も考えられる。   The light generated in the organic layer 1703 is guided in the substrate depending on the incident angle of the light. The light guided in this way is called guided light. A part of the guided light 1713 is absorbed by the substrate and disappears, and the remaining light propagates through the first substrate 1701 and escapes to the end face. In, only a part of the light is extracted as planar light emission, and in some cases, light leakage to the adjacent pixel may be considered.

上記課題を解決するために本発明の構成は図8に示すように、第1の基板100の第1の凹部101a〜第3の凹部101cに第1の金属膜102a〜第3の金属膜102cを設ける構造とする。第1の基板に設けられる金属膜は、表示部の見える方からみて、遮光部に設けられていればよい。   In order to solve the above-described problem, the structure of the present invention is shown in FIG. 8 in which the first metal film 102a to the third metal film 102c are formed on the first recess 101a to the third recess 101c of the first substrate 100. A structure is provided. The metal film provided on the first substrate only needs to be provided on the light shielding portion as viewed from the side where the display portion is visible.

よって、本明細書で開示する発明の構成は、表面に第1の凹部及び、前記第1の凹部に隣接した第2の凹部が形成された第1の基板と、前記第1の凹部及び前記第2の凹部に沿ってそれぞれ形成された第1の金属膜及び第2の金属膜と、前記第1の金属膜及び前記第2の金属膜上に第1の絶縁膜と、前記第1の金属膜と前記第2の金属膜との間で、前記第1の絶縁膜の上方に発光素子とを有することを特徴とする発光装置である。本発光装置を用いた場合、光の一部を第1の基板内に閉じ込め、損失することが少なくなる。   Therefore, the configuration of the invention disclosed in this specification includes a first substrate having a first recess formed on the surface and a second recess adjacent to the first recess, the first recess, and the first recess. A first metal film and a second metal film respectively formed along the second recess; a first insulating film on the first metal film and the second metal film; and the first metal film. The light-emitting device includes a light-emitting element above the first insulating film between the metal film and the second metal film. When this light-emitting device is used, a part of light is confined in the first substrate and is less likely to be lost.

また、他の発明の構成は、表面に第1の凹部及び、前記第1の凹部に隣接した第2の凹部が形成された第1の基板と、前記第1の凹部及び前記第2の凹部に沿ってそれぞれ形成された第1の金属膜及び第2の金属膜と、前記第1の金属膜及び前記第2の金属膜上に第1の絶縁膜と、前記第1の絶縁膜の上方にTFTと、前記第1の金属膜と前記第2の金属膜との間で、前記TFTの上方に、陽極と、陰極と、前記陽極及び前記陰極に挟まれた発光素子とを有することを特徴とする発光装置である。発光素子と金属膜とが重ならないため、開口率の低下が起こらない。   According to another aspect of the invention, there is provided a first substrate having a first recess formed on a surface thereof and a second recess adjacent to the first recess, the first recess and the second recess. A first metal film and a second metal film respectively formed along the first metal film, a first insulating film on the first metal film and the second metal film, and an upper side of the first insulating film A TFT, an anode, a cathode, and a light emitting element sandwiched between the anode and the cathode above the TFT between the first metal film and the second metal film. The light emitting device is characterized. Since the light emitting element and the metal film do not overlap, the aperture ratio does not decrease.

また、他の発明の構成は、前記TFTに形成されたゲート配線又はソース配線又はドレイン配線が前記第1の金属膜及び前記第2の金属膜上方に形成されていることを特徴とする発光装置である。表示の見える方向からみて金属膜とゲート配線又はソース配線又はドレイン配線とが重なるため開口率の低下が起こらない。   In another aspect of the present invention, a gate wiring, a source wiring, or a drain wiring formed in the TFT is formed above the first metal film and the second metal film. It is. Since the metal film overlaps with the gate wiring, the source wiring, or the drain wiring as viewed from the direction in which the display can be seen, the aperture ratio does not decrease.

また、他の発明の構成は、前記凹部は25〜200μmの深さであることを特徴とする発光装置である。   According to another aspect of the invention, there is provided a light emitting device characterized in that the concave portion has a depth of 25 to 200 μm.

また、他の発明の構成は、前記第1の絶縁膜上に第2の絶縁膜が形成されていることを特徴とする発光装置である。   Another aspect of the invention is a light-emitting device in which a second insulating film is formed over the first insulating film.

また、他の発明の構成は、前記第1の金属膜及び前記第2の金属膜は、W、Ta、Ag、Ti、Al、Cu、Pdの単体またはそれらから選ばれた積層またはそれらから選ばれた合金からなることを特徴とする発光装置である。ここで採用する金属は、可視光領域における光の反射率が基板の材質よりも高いことが好ましく、好ましくは60%以上あることが好ましい。また、ここで採用する金属は、TFTの作製工程に対し、十分な耐熱特性を有することが望ましい。   According to another aspect of the invention, the first metal film and the second metal film are made of W, Ta, Ag, Ti, Al, Cu, Pd alone or a laminate selected from them or selected from them. A light-emitting device comprising the above-described alloy. The metal employed here preferably has a higher light reflectance in the visible light region than the material of the substrate, preferably 60% or more. Further, it is desirable that the metal employed here has sufficient heat resistance characteristics for the TFT manufacturing process.

また、他の発明の構成は、前記第1の絶縁膜は、二酸化珪素を主成分とすることを特徴とする発光装置である。   Another aspect of the invention is a light-emitting device in which the first insulating film is mainly composed of silicon dioxide.

また、他の発明の構成は、前記第2の絶縁膜は、DLC、窒化珪素の単体または、それらから選ばれた積層からなることを特徴とする発光装置である。   According to another aspect of the invention, the second insulating film is a light emitting device characterized in that the second insulating film is made of DLC or silicon nitride alone or a laminate selected from them.

また、他の発明の構成は、画素電極と第3の絶縁膜とを有し、前記画素電極上に前記第3の絶縁膜が重なり、前記画素電極上に有機層が形成され、前記第3の絶縁膜上に前記有機層の端部が形成され、前記第3の絶縁膜上に、かつ、前記有機層及び前記画素電極の横方向には、上面と斜面を有する第4の絶縁膜が形成され、前記第4の絶縁膜の上面と斜面と、前記第3の絶縁膜の一部の上と、前記有機層上に陰極が形成され、前記陰極の表面は、前記第4の絶縁膜の斜面と、前記第3の絶縁膜の一部と、前記有機層の端部に囲まれた凸部の形状を有することを特徴とする発光装置である。陰極に形成された凸部が近接した画素への光漏れを防いでいる。該第3の絶縁膜及び該第4の絶縁膜をそれぞれ第3の層間絶縁膜、第4の層間絶縁膜と記す。   According to another aspect of the invention, there is provided a pixel electrode and a third insulating film, the third insulating film is overlapped on the pixel electrode, an organic layer is formed on the pixel electrode, and the third electrode An end portion of the organic layer is formed on the insulating film, and a fourth insulating film having an upper surface and a slope is formed on the third insulating film and in a lateral direction of the organic layer and the pixel electrode. A cathode is formed on the upper surface and the slope of the fourth insulating film, on a part of the third insulating film, and on the organic layer, and the surface of the cathode is formed on the fourth insulating film. The light emitting device has a convex shape surrounded by an inclined surface of the first insulating film, a part of the third insulating film, and an end of the organic layer. The convex portion formed on the cathode prevents light leakage to the adjacent pixels. The third insulating film and the fourth insulating film are referred to as a third interlayer insulating film and a fourth interlayer insulating film, respectively.

また、他の発明の構成は、陽極と第3の絶縁膜とを有し、前記陽極上に前記第3の絶縁膜が重なり、前記陽極上に有機層が形成され、前記第3の絶縁膜上に前記有機層の端部が形成され、前記有機層の上に陰極が形成され、前記第3の絶縁膜上に、かつ、前記有機層及び前記陰極の横方向には、上面と斜面を有する第4の絶縁膜が形成され、前記陰極の端部と、前記第4の絶縁膜の上面と斜面と、第3の絶縁膜の一部と、前記有機層の端部に接するように第5の絶縁膜が形成され、前記第5の絶縁膜上に金属膜が形成され、前記陰極の端部と、前記有機層の端部と、前記第4の絶縁膜の斜面と、第3の絶縁膜の一部に形成された前記第5の絶縁膜に凹部が形成されることにより、前記第5の絶縁膜に接する前記金属膜の表面に凸部の形状を有することを特徴とする発光装置である。該第3の絶縁膜、該第4の絶縁膜及び該第5の絶縁膜をそれぞれ第3の層間絶縁膜、第4の層間絶縁膜及び第5の層間絶縁膜と記す。この金属膜の表面に形成された凸部が近接した画素への光漏れを防いでいる。さらに、第5の層間絶縁膜を介して陰極の上方に金属膜251を形成することにより、上方に出射した光を反射させ、下方に光の取り出すことができる。   According to another aspect of the invention, there is provided an anode and a third insulating film, the third insulating film is overlapped on the anode, an organic layer is formed on the anode, and the third insulating film is formed. An end portion of the organic layer is formed thereon, a cathode is formed on the organic layer, an upper surface and a slope are formed on the third insulating film and in a lateral direction of the organic layer and the cathode. A fourth insulating film is formed, and is in contact with an end portion of the cathode, an upper surface and a slope of the fourth insulating film, a part of the third insulating film, and an end portion of the organic layer. 5 is formed, a metal film is formed on the fifth insulating film, an end of the cathode, an end of the organic layer, a slope of the fourth insulating film, and a third By forming a recess in the fifth insulating film formed on a part of the insulating film, the surface of the metal film in contact with the fifth insulating film has a shape of a protrusion. A light emitting device according to claim Rukoto. The third insulating film, the fourth insulating film, and the fifth insulating film are referred to as a third interlayer insulating film, a fourth interlayer insulating film, and a fifth interlayer insulating film, respectively. The convex portions formed on the surface of the metal film prevent light leakage to the adjacent pixels. Furthermore, by forming the metal film 251 above the cathode via the fifth interlayer insulating film, the light emitted upward can be reflected and the light extracted below.

また、他の発明の構成は、第5の絶縁膜はSiNO、DLCの単体またはそれらから選ばれた積層からなることを特徴とする発光装置である。   According to another aspect of the invention, there is provided a light-emitting device in which the fifth insulating film is made of SiNO or DLC or a laminate selected from them.

また、他の発明の構成は、前記金属膜は、Alを主成分とすることを特徴とする発光装置である。   Another aspect of the invention is a light-emitting device in which the metal film contains Al as a main component.

本発明の発光装置はパーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、車載用後方確認モニター、テレビ電話、カーナビゲーションまたは電子遊技機器に用いることができる。   The light emitting device of the present invention can be used for a personal computer, a video camera, a portable information terminal, a digital camera, a digital video disk player, an in-vehicle rear confirmation monitor, a video phone, a car navigation, or an electronic game machine.

第1の基板に凹部を形成し、さらに凹部に沿って金属膜を形成した発光装置を用いることにより、第1の基板内の光の損失を防ぐことができる。   By using a light emitting device in which a concave portion is formed in the first substrate and a metal film is formed along the concave portion, loss of light in the first substrate can be prevented.

また、発光素子の陰極に凸部を設けることにより、隣の画素への光漏れを減少させることができる。   Further, by providing a convex portion on the cathode of the light emitting element, light leakage to the adjacent pixel can be reduced.

絶縁膜を介して発光素子の上方に金属膜を形成することにより、上方に出射した光を反射させ、下方に光を取り出すことができる。   By forming a metal film above the light-emitting element through the insulating film, light emitted upward can be reflected and light can be extracted downward.

以上のような本発明の発光装置を用いると、光の取り出し効率を向上させることができる。   When the light emitting device of the present invention as described above is used, the light extraction efficiency can be improved.

本願発明の実施形態について、以下に説明する。本実施形態の発光装置の上面図(画素部)を図10に示す。ただし、簡略化のため、第1の基板、下地膜、絶縁膜、画素電極、有機層、陰極、第2の基板等は省略している。図10中の点線部A-A'、点線部B-B'における本実施形態の発光装置の断面図を図8に示す。
ここでは、画素部のスイッチング用TFT162および電流制御用TFT163と、画素部の周辺に設けられる駆動回路のTFT(pチャネル型TFT160とnチャネル型TFT161)を同時に作製する方法について、図1〜図10を用いて説明する。
Embodiments of the present invention will be described below. FIG. 10 shows a top view (pixel portion) of the light emitting device of this embodiment. However, for simplification, the first substrate, the base film, the insulating film, the pixel electrode, the organic layer, the cathode, the second substrate, and the like are omitted. FIG. 8 shows a cross-sectional view of the light emitting device of the present embodiment taken along dotted line AA ′ and dotted line BB ′ in FIG.
Here, a method for simultaneously manufacturing a switching TFT 162 and a current control TFT 163 in the pixel portion and TFTs of a driving circuit (a p-channel TFT 160 and an n-channel TFT 161) provided around the pixel portion will be described with reference to FIGS. Will be described.

本実施形態で用いる第1の基板100の材質としては、非晶質ガラス(ホウケイ酸塩ガラス、石英等)、結晶化ガラス、セラミックスガラス、ガラス、ポリマー等の絶縁性物質が好ましい。また、有機系樹脂(アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂もしくはエポキシ系樹脂)、シリコーン系樹脂ポリマーの絶縁性物質でもよい。セラミックスを用いてもよい。   The material of the first substrate 100 used in this embodiment is preferably an insulating material such as amorphous glass (borosilicate glass, quartz, etc.), crystallized glass, ceramic glass, glass, polymer, or the like. Insulating substances such as organic resins (acrylic resins, styrene resins, polycarbonate resins or epoxy resins) and silicone resin polymers may also be used. Ceramics may be used.

第1の基板100において第1の凹部101a〜第3の凹部101cを形成する。凹部の形成方法としては、サンドブラスト法によって行う。幅4.5〜5.5μm、深さが25〜200μm程度になるようにする。本明細書では、第1の凹部101a〜第3の凹部101cを形成する面を基板の表面とする。(図1(A)凹部の形成)   In the first substrate 100, first to third recesses 101a to 101c are formed. As a method for forming the recess, a sand blast method is used. The width is about 4.5 to 5.5 μm and the depth is about 25 to 200 μm. In this specification, the surface on which the first to third recesses 101a to 101c are formed is the surface of the substrate. (FIG. 1 (A) Formation of recess)

第1の基板100の表面に金属膜102をスパッタリング法または蒸着法により形成する。金属膜102の材料としては、W、Ta、Ag、Ti、Al、Cu、Pdの単体またはそれらから選ばれた積層またはそれらから選ばれた合金といった反射率の高い材料が好ましい。(図1(B)金属膜102の形成)   A metal film 102 is formed on the surface of the first substrate 100 by a sputtering method or an evaporation method. The material of the metal film 102 is preferably a highly reflective material such as a simple substance of W, Ta, Ag, Ti, Al, Cu, or Pd, a laminate selected from them, or an alloy selected from them. (FIG. 1 (B) Formation of Metal Film 102)

次いで、マスクを用いたエッチングを行い、化学機械的研磨(Chemical Mechanical Polish;CMP)により表面に残った金属膜102を研磨し、第1の凹部101a〜第3の凹部101cに沿ってそれぞれ第1の金属膜102a〜第3の金属膜102cを形成する。(図1(C)金属膜102のエッチング/研磨)   Next, etching using a mask is performed, and the metal film 102 remaining on the surface is polished by chemical mechanical polishing (CMP), and each of the first recesses 101a to 101c is followed by the first recesses 101c. The metal film 102a to the third metal film 102c are formed. (FIG. 1C: Etching / polishing of the metal film 102)

次いで、絶縁膜103aを形成する。(図2(A)第1の絶縁膜の形成)   Next, the insulating film 103a is formed. (FIG. 2A: Formation of first insulating film)

次いで、CMPにより表面を平坦化し、第1の絶縁膜103bを形成する。(図2(B)平坦化後)   Next, the surface is planarized by CMP to form a first insulating film 103b. (FIG. 2 (B) after planarization)

第1の絶縁膜103b上に、第2の絶縁膜104を形成する。炭素を主成分とする薄膜(DLC;Diamond Like Carbon)、窒化珪素の単体または、それらから選ばれた積層を形成してもよい。   A second insulating film 104 is formed over the first insulating film 103b. You may form the thin film (DLC; Diamond Like Carbon) which has carbon as a main component, the simple substance of silicon nitride, or the lamination | stacking chosen from them.

次いで、図3(A)のように、まず、第2の絶縁膜104上に半導体層105〜108を形成する。半導体層105〜108は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層105〜108の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。   Next, as illustrated in FIG. 3A, first, semiconductor layers 105 to 108 are formed over the second insulating film 104. The semiconductor layers 105 to 108 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, or the like), and then known crystallization treatment (laser crystallization method, heat A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 105 to 108 are formed to a thickness of 25 to 80 nm (preferably 30 to 60 nm).

次いで、プラズマCVD法またはスパッタ法で半導体層105〜108を覆うゲート絶縁膜109を形成する。   Next, a gate insulating film 109 that covers the semiconductor layers 105 to 108 is formed by plasma CVD or sputtering.

そして、ゲート絶縁膜109上にゲート電極を形成するための耐熱性導電層110を200〜400nm(好ましくは250〜350nm)の厚さで形成する。   Then, a heat-resistant conductive layer 110 for forming a gate electrode is formed over the gate insulating film 109 with a thickness of 200 to 400 nm (preferably 250 to 350 nm).

次に、フォトリソグラフィーの技術を使用してレジストによるマスク111を形成する。   Next, a resist mask 111 is formed using a photolithography technique.

第1のエッチング処理により第1のテーパー形状を有する導電層112〜115を形成する。(図3(B)第1のエッチング処理)   Conductive layers 112 to 115 having a first tapered shape are formed by the first etching treatment. (FIG. 3 (B) first etching process)

そして、第1のドーピング処理を行い一導電型の不純物元素を半導体層に添加し、不純物領域116〜119を形成する(図4(A)第1のドーピング処理)
Then, a first doping process is performed and an impurity element of one conductivity type is added to the semiconductor layer to form impurity regions 116 to 119 (FIG. 4A, first doping process).
.

次に、図4(B)に示すように第2のエッチング処理を行い、端部が削れた第2の形状を有する導電層120〜123及びマスク124が形成される。また、ゲート絶縁膜109の表面も40nm程度エッチングされる。   Next, as shown in FIG. 4B, a second etching process is performed to form the conductive layers 120 to 123 and the mask 124 having the second shape with the edges cut off. The surface of the gate insulating film 109 is also etched by about 40 nm.

そして、第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングし、第1の不純物領域125〜128及び第2の不純物領域129〜132を形成する。(図5(A)第2のドーピング)   Then, the first impurity regions 125 to 128 and the second impurity regions 129 to 132 are formed by doping an impurity element that imparts n-type under a condition of a lower acceleration amount and a higher acceleration voltage than in the first doping process. . (FIG. 5 (A) Second doping)

そして、図5(B)に示すように、pチャネル型TFTを形成する半導体層106、半導体層107に一導電型とは逆の導電型の不純物領域133(133a、133b)及び134(134a、134b)を形成する。この場合も第2の形状の導電層120、第2の形状の導電層124をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する半導体層の上方には、レジストのマスク135を形成する。(図5(B)第3のドーピング)   Then, as shown in FIG. 5B, the impurity regions 133 (133a, 133b) and 134 (134a, 134a, 134b) of the conductivity type opposite to the one conductivity type are formed in the semiconductor layer 106 and the semiconductor layer 107 forming the p-channel TFT. 134b). Also in this case, an impurity element imparting p-type conductivity is added using the second shape conductive layer 120 and the second shape conductive layer 124 as masks to form impurity regions in a self-aligning manner. At this time, a resist mask 135 is formed above the semiconductor layer for forming the n-channel TFT. (FIG. 5 (B) Third doping)

その後、図6(A)に示すように、第2の形状を有する導電層120〜123およびゲート絶縁膜109上に第1の層間絶縁膜136を形成する。それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。(図6(A)
第1の層間絶縁膜の形成/活性化工程)
After that, as illustrated in FIG. 6A, a first interlayer insulating film 136 is formed over the conductive layers 120 to 123 having the second shape and the gate insulating film 109. A step of activating the impurity element imparting n-type or p-type added at each concentration is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. (Fig. 6 (A)
(Formation / activation process of first interlayer insulating film)

次いで、雰囲気ガスを変化させ、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。   Next, the step of hydrogenating the semiconductor layer is performed by changing the atmosphere gas and performing heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen.

そして、まず、有機絶縁物材料からなる第2の層間絶縁膜137を1.0〜2.0μmの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。   First, a second interlayer insulating film 137 made of an organic insulating material is formed with an average film thickness of 1.0 to 2.0 μm. As the organic resin material, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used.

このように、第2の層間絶縁膜137を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。   Thus, by forming the second interlayer insulating film 137 with an organic insulating material, the surface can be satisfactorily flattened. Moreover, since the organic resin material generally has a low dielectric constant, parasitic capacitance can be reduced.

その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。   Thereafter, a resist mask having a predetermined pattern is formed, and contact holes are formed in the respective semiconductor layers to reach impurity regions serving as source regions or drain regions.

そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、ソース配線138〜141とドレイン配線142〜144を形成する。   Then, a conductive metal film is formed by a sputtering method or a vacuum deposition method, patterned with a mask, and then etched to form source wirings 138 to 141 and drain wirings 142 to 144.

次いで、その上に透明導電膜を80〜120nmの厚さで形成し、パターニングすることによって画素電極145を形成する(図7(A)画素電極の形成)。   Next, a transparent conductive film is formed thereon with a thickness of 80 to 120 nm and patterned to form a pixel electrode 145 (FIG. 7A: formation of a pixel electrode).

また、画素電極145は、ドレイン配線144と接して重ねて形成することによって電流制御用TFT163のドレイン領域と電気的な接続が形成される。   Further, the pixel electrode 145 is formed in contact with the drain wiring 144 so as to be electrically connected to the drain region of the current control TFT 163.

次いで、図7(B)のように、画素電極145に第3の層間絶縁膜146が重なるように形成する。膜厚は100nm程度であればよい。第1の層間絶縁膜の形成方法及び材料を用いればよい。   Next, as shown in FIG. 7B, a third interlayer insulating film 146 is formed so as to overlap with the pixel electrode 145. The film thickness may be about 100 nm. The formation method and material of the first interlayer insulating film may be used.

次いで、画素電極145に対応する位置に開口部を有し、上面と斜面を有する第4の層間絶縁膜147を形成する。第4の層間絶縁膜147は絶縁性を有していて、バンクとして機能し、隣接する画素の有機層を分離する役割を有している。第4の層間絶縁膜147において、後述の工程で作製される発光素子側の面を斜面と呼ぶ。   Next, a fourth interlayer insulating film 147 having an opening at a position corresponding to the pixel electrode 145 and having an upper surface and a slope is formed. The fourth interlayer insulating film 147 has insulating properties, functions as a bank, and has a role of separating organic layers of adjacent pixels. In the fourth interlayer insulating film 147, a surface on the light emitting element side manufactured in a process described later is referred to as a slope.

次に、有機層148をメタルマスクを用い蒸着法により、第3の層間絶縁膜146および画素電極145上に形成する。第3の層間絶縁膜146上には、有機層148の端部が形成される。よって、前記第3の層間絶縁膜上に、かつ、前記有機層及び前記画素電極の横方向には、第4の層間絶縁膜が形成されていることになる。   Next, an organic layer 148 is formed on the third interlayer insulating film 146 and the pixel electrode 145 by vapor deposition using a metal mask. An end portion of the organic layer 148 is formed on the third interlayer insulating film 146. Therefore, a fourth interlayer insulating film is formed on the third interlayer insulating film and in the lateral direction of the organic layer and the pixel electrode.

次いで、イオンプレーティング法により陰極(MgAg電極)149を第4の層間絶縁膜147の上面と斜面と、第3の層間絶縁膜146の一部の上と、有機層148上に形成する。イオンプレーティング法を用いることにより、第4の層間絶縁膜147の斜面にも接するように陰極が形成される。よって、丸点線部のように、陰極は、第3の層間絶縁膜146の一部と、第4の層間絶縁膜147の斜面と有機層148の端部に囲まれた陰極の凸部149a(図9)を有する。   Next, a cathode (MgAg electrode) 149 is formed on the upper surface and the slope of the fourth interlayer insulating film 147, a part of the third interlayer insulating film 146, and the organic layer 148 by ion plating. By using the ion plating method, the cathode is formed so as to be in contact with the inclined surface of the fourth interlayer insulating film 147. Therefore, like the round dotted line portion, the cathode is a convex portion 149a of the cathode surrounded by a part of the third interlayer insulating film 146, the inclined surface of the fourth interlayer insulating film 147, and the edge of the organic layer 148. FIG. 9).

陰極を成膜する場合、有機層148が形成された基板を円軌道上に動かしながら、有機層148上に陰極149を形成すると、陰極における膜厚のばらつきを小さくすることが可能となる。   In the case of forming a cathode, when the cathode 149 is formed on the organic layer 148 while moving the substrate on which the organic layer 148 is formed on a circular orbit, it is possible to reduce variations in film thickness at the cathode.

このとき有機層148及び陰極149を形成するに先立って画素電極145に対して熱処理を施し、水分を完全に除去しておくことが望ましい。以後の工程は、不活性ガス(窒素もしくは希ガス)雰囲気中で行われる。雰囲気中の水分濃度は可能な限り低く抑える。具体的には、水分濃度が1ppm以下であることが望ましい。   At this time, it is preferable that the pixel electrode 145 is heat-treated before the organic layer 148 and the cathode 149 are formed to completely remove moisture. The subsequent steps are performed in an inert gas (nitrogen or noble gas) atmosphere. Keep the moisture concentration in the atmosphere as low as possible. Specifically, the water concentration is desirably 1 ppm or less.

本実施例では発光素子の陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。   In this embodiment, an MgAg electrode is used as the cathode of the light emitting element, but other known materials may be used.

なお、有機層148としては、公知の材料を用いることができる。なお、有機層147としては、公知の材料を用いることができる。有機層147は単層又は積層構造で用いられるが、積層構造で用いた方が発光効率が良い。有機層は、正孔注入材料、正孔輸送材料、発光層材料、電子輸送材料、電子注入材料等を用いて形成する。また、三重項励起状態から基底状態に戻る際のエネルギーを発光に変換しうる材料を発光層に用いてもよい。   Note that a known material can be used for the organic layer 148. Note that a known material can be used for the organic layer 147. The organic layer 147 is used in a single layer or a stacked structure, but the light emitting efficiency is better when used in a stacked structure. The organic layer is formed using a hole injection material, a hole transport material, a light emitting layer material, an electron transport material, an electron injection material, or the like. Alternatively, a material that can convert energy when returning from the triplet excited state to the ground state into light emission may be used for the light-emitting layer.

なお、有機層148の膜厚は10〜400nm、典型的には60〜150nm、陰極151の厚さは80〜200nm、典型的には100〜150nmとすれば良い。
さらに、陰極151の厚さを2000nmにすると、表示の見える方向からみて発光素子の縮みを抑えることができる。
Note that the thickness of the organic layer 148 may be 10 to 400 nm, typically 60 to 150 nm, and the thickness of the cathode 151 may be 80 to 200 nm, typically 100 to 150 nm.
Further, when the thickness of the cathode 151 is 2000 nm, shrinkage of the light emitting element can be suppressed as viewed from the direction in which the display can be seen.

なお、画素電極145、有機層148、陰極149の重なっている部分が発光素子150に相当する。   Note that a portion where the pixel electrode 145, the organic layer 148, and the cathode 149 overlap corresponds to the light-emitting element 150.

第2の基板153の材質としては、非晶質ガラス(ホウケイ酸塩ガラス、石英等)、結晶化ガラス、セラミックスガラス、ガラス、ポリマー等の絶縁性物質が好ましい。また、有機系樹脂(アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂もしくはエポキシ系樹脂)、シリコーン系樹脂ポリマーの絶縁性物質でもよい。セラミックスを用いてもよい。また、シール材が絶縁物であるならステンレス合金等の金属材料を用いることも可能である。   The material of the second substrate 153 is preferably an insulating material such as amorphous glass (borosilicate glass, quartz, or the like), crystallized glass, ceramic glass, glass, or polymer. Insulating substances such as organic resins (acrylic resins, styrene resins, polycarbonate resins or epoxy resins) and silicone resin polymers may also be used. Ceramics may be used. Further, if the sealing material is an insulator, a metal material such as a stainless alloy can be used.

シール材の材質としては、エポキシ系樹脂、アクリレート系樹脂等のシール材を用いることができる。熱硬化性樹脂や光硬化性樹脂をシール材として用いることもできる。但し、シール材は可能な限り水分を透過しない材質であることが望ましい。   As a material of the sealing material, a sealing material such as an epoxy resin or an acrylate resin can be used. A thermosetting resin or a photocurable resin can also be used as the sealing material. However, it is desirable that the sealing material is a material that does not transmit moisture as much as possible.

以上の工程を経て、図8の発光装置を完成させる。第1の基板100、第2の基板153、シール材(図示しない)、画素電極145、発光素子150、第3酸の層間絶縁膜147等に囲まれた領域中には不活性ガス152が満たされる。
貼り合わせ後であれば、大気開放しても構わない。
Through the above steps, the light-emitting device of FIG. 8 is completed. A region surrounded by the first substrate 100, the second substrate 153, a sealant (not shown), the pixel electrode 145, the light emitting element 150, the third acid interlayer insulating film 147, and the like is filled with an inert gas 152. It is.
If it is after bonding, it may be opened to the atmosphere.

pチャネル型TFT160及びnチャネル型TFT161は駆動回路が有するTFTであり、CMOS(complementaly metal-oxide semiconductor)を形成している。スイッチング用TFT162及び電流制御用TFT163は画素部が有するTFTであり、駆動回路のTFTと画素部のTFTとは同一基板上に形成することができる。   The p-channel TFT 160 and the n-channel TFT 161 are TFTs included in the drive circuit, and form a complementary metal-oxide semiconductor (CMOS). The switching TFT 162 and the current control TFT 163 are TFTs included in the pixel portion, and the TFT of the driver circuit and the TFT of the pixel portion can be formed over the same substrate.

以上のように、本実施形態の発光装置は第1の凹部101a〜第3の凹部101cが設けられ、第1の凹部101a〜第3の凹部101cに沿って第1の金属膜102a〜第3の金属膜102cが形成されている。よって、本実施形態の発光装置の有機層148から生じる光の一部が第1の金属膜102a〜第3の金属膜102cで反射され、本実施形態の発光装置の外部に反射光が出射される。また、隣接の画素への光漏れとなっていた発光の一部についても、図9のような発光方向を有する光を本実施形態の陰極の凸部149aで反射させ、本実施形態の発光装置の外部に反射光が出射されることができる。したがって、本実施形態の発光装置を用いた場合、光の取り出し効率を向上させることができる。   As described above, the light-emitting device of this embodiment includes the first recesses 101a to the third recesses 101c, and the first metal films 102a to the third recesses along the first recesses 101a to the third recesses 101c. The metal film 102c is formed. Therefore, part of the light generated from the organic layer 148 of the light emitting device of this embodiment is reflected by the first metal film 102a to the third metal film 102c, and the reflected light is emitted to the outside of the light emitting device of this embodiment. The In addition, for a part of light emission that has caused light leakage to adjacent pixels, light having the light emission direction as shown in FIG. 9 is reflected by the convex portion 149a of the cathode of this embodiment, and the light emitting device of this embodiment The reflected light can be emitted to the outside. Therefore, when the light emitting device of this embodiment is used, the light extraction efficiency can be improved.

なお、発光素子を用いた発光装置の場合、駆動回路の電源の電圧が5〜6V程度、最大でも10V程度で十分なので、TFTにおいてホットエレクトロンによる劣化があまり問題にならない。また駆動回路を高速で動作させる必要があるので、TFTのゲート容量は小さいほうが好ましい。よって、本実施形態のように、発光素子を用いた発光装置の駆動回路では、TFTの半導体層が有する第2の不純物領域130と、第4の不純物領域133bとが、それぞれゲート電極120、ゲート電極121と重ならない構成にするのが好ましい。   Note that in the case of a light-emitting device using a light-emitting element, the power supply voltage of the drive circuit is about 5 to 6 V, and the maximum is about 10 V. Therefore, deterioration due to hot electrons in the TFT is not a problem. Further, since it is necessary to operate the driving circuit at high speed, it is preferable that the gate capacitance of the TFT is small. Therefore, as in the present embodiment, in the driving circuit of the light emitting device using the light emitting element, the second impurity region 130 and the fourth impurity region 133b included in the semiconductor layer of the TFT include the gate electrode 120 and the gate, respectively. A structure that does not overlap with the electrode 121 is preferable.

図10のように、ゲート配線159、ソース配線140、ソース配線141及びドレイン配線143、ドレイン配線144は第1の金属膜102a〜第3の102cと重なるように形成されているため、反射光を抑え、照り返しを防ぐことができる。121は第2の形状を有する導電層、122は第2の形状を有する導電層、150は発光素子、158はアノード電源のひきまわし配線、162はスイッチング用TFT、163は電流制御用TFTである。   As shown in FIG. 10, since the gate wiring 159, the source wiring 140, the source wiring 141, the drain wiring 143, and the drain wiring 144 are formed so as to overlap with the first metal film 102a to the third 102c, the reflected light is transmitted. Suppressing and preventing reflection. 121 is a conductive layer having the second shape, 122 is a conductive layer having the second shape, 150 is a light emitting element, 158 is an anode power supply wiring, 162 is a switching TFT, and 163 is a current control TFT. .

また、図11のように、発光素子351と、発光素子351に隣接する発光素子352の間に凹部を形成し、凹部に沿って金属膜302が形成されていてもよい。これと同時に発光素子351と発光素子351に隣接する発光素子353の間に凹部を形成し、凹部に沿って金属膜302が形成される。   In addition, as illustrated in FIG. 11, a recess may be formed between the light emitting element 351 and the light emitting element 352 adjacent to the light emitting element 351, and the metal film 302 may be formed along the recess. At the same time, a recess is formed between the light emitting element 351 and the light emitting element 353 adjacent to the light emitting element 351, and the metal film 302 is formed along the recess.

なお、第1の凹部101a〜第3の凹部101cは、図10では曲線形状のものを示したが、特にその形状は限定されず、例えば、図12(a)〜(c)で示された形状のうち、いずれのものでもよい。   In addition, although the 1st recessed part 101a-the 3rd recessed part 101c showed the curve-shaped thing in FIG. 10, the shape in particular is not limited, For example, it showed by FIG. 12 (a)-(c) Any of the shapes may be used.

凹部の形成方法として第1の基板にガラスを用いる場合はサンドブラスト法を用いたが、エッチング法、鋳型によるガラスの形成などによって行ってもよい。
ダイサー等の刃で基板の表面を削ることにより、凹部の形成を行ってもよい。
When glass is used for the first substrate as a method for forming the recess, the sand blast method is used, but it may be performed by an etching method, glass formation by a mold, or the like.
The recess may be formed by scraping the surface of the substrate with a blade such as a dicer.

密閉された空間を不活性ガス152で満たしたが、有機樹脂で満たしてもよい。   Although the sealed space is filled with the inert gas 152, it may be filled with an organic resin.

本発明の発光装置の第2の基板153はシート状であるが、凹部を有する第2の基板において凹部に乾燥剤が封止された発光装置にも本発明は適用可能である。   Although the second substrate 153 of the light-emitting device of the present invention is a sheet, the present invention can also be applied to a light-emitting device in which a desiccant is sealed in the concave portion in the second substrate having the concave portion.

本発明はアクティブ型の発光装置のみならず、パッシブ型の発光装置にも適用することができる。パッシブ型の発光装置を作製する場合、本実施形態で用いたイオンプレーティリング法で陰極の成膜を行ってもよいし、イオンビーム法を用いてもよい。   The present invention can be applied not only to an active light-emitting device but also to a passive light-emitting device. In the case of manufacturing a passive light-emitting device, the cathode may be formed by the ion plating method used in this embodiment, or the ion beam method may be used.

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。   The present invention having the above-described configuration will be described in more detail with the following examples.

本願発明の実施形態について、以下に説明する。本実施例の発光装置の上面図(画素部)を図10に示す。ただし、簡略化のため、第1の基板、下地膜、絶縁膜、画素電極、陰極、第2の基板等は省略している。図10中の点線部A-A'、点線部B-B'における本実施形態の発光装置の断面図を図8に示す。ここでは、画素部のスイッチング用TFT162および電流制御用TFT163と、画素部の周辺に設けられる駆動回路のTFT(pチャネル型TFT160とnチャネル型TFT161)を同時に作製する方法について、詳細に説明する。   Embodiments of the present invention will be described below. A top view (pixel portion) of the light emitting device of this example is shown in FIG. However, for simplification, the first substrate, the base film, the insulating film, the pixel electrode, the cathode, the second substrate, and the like are omitted. FIG. 8 shows a cross-sectional view of the light emitting device of the present embodiment taken along dotted line AA ′ and dotted line BB ′ in FIG. Here, a method for simultaneously manufacturing the switching TFT 162 and the current control TFT 163 in the pixel portion and the TFTs (p-channel TFT 160 and n-channel TFT 161) in the driver circuit provided around the pixel portion will be described in detail.

本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板を用いる。なお、基板としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。   In this embodiment, a substrate made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass is used. The substrate is not limited as long as it has a light transmitting property, and a quartz substrate may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used.

第1の基板100において第1の凹部101a〜第3の凹部101cを形成する。凹部の形成方法としては、サンドブラスト法によって行う。幅4.5〜5.5μm、深さが25〜200μm程度になるようにする。(図1(A)凹部の形成)   In the first substrate 100, first to third recesses 101a to 101c are formed. As a method for forming the recess, a sand blast method is used. The width is about 4.5 to 5.5 μm and the depth is about 25 to 200 μm. (FIG. 1 (A) Formation of recess)

第1の基板100の表面に金属膜102をスパッタリング法により形成する。
金属膜102の膜厚は0.4〜0.6μm程度である。金属膜102の材料としては、W、Ta、Ag、Tiといった反射率102の高い材料が好ましく、本実施例では、Agを主成分とし、Pd及びCuがそれぞれ1%含まれた合金を用いて金属膜を形成する。(図1(B)金属膜の形成)
A metal film 102 is formed on the surface of the first substrate 100 by a sputtering method.
The thickness of the metal film 102 is about 0.4 to 0.6 μm. The material of the metal film 102 is preferably a material having high reflectivity 102 such as W, Ta, Ag, and Ti. In this embodiment, an alloy containing Ag as a main component and 1% of Pd and Cu is used. A metal film is formed. (FIG. 1 (B) Formation of metal film)

次いで、マスクを用いたエッチングを行い、化学機械的研磨(Chemical Mechanical Polish;CMP)により表面に残った金属膜102を研磨し、第1の凹部101a〜第3の凹部101cに沿ってそれぞれ第1の金属膜102a〜第3の金属膜102cを形成する。(図1(C)金属膜102のエッチング/研磨)   Next, etching using a mask is performed, and the metal film 102 remaining on the surface is polished by chemical mechanical polishing (CMP), and each of the first recesses 101a to 101c is followed by the first recesses 101c. The metal film 102a to the third metal film 102c are formed. (FIG. 1C: Etching / polishing of the metal film 102)

次いで、絶縁膜103aを形成する。本実施例では、二酸化珪素を塗布する。
膜厚は、1.5〜2.0μm程度になる。(図2(A)第1の絶縁膜の形成)
Next, the insulating film 103a is formed. In this embodiment, silicon dioxide is applied.
The film thickness is about 1.5 to 2.0 μm. (FIG. 2A: Formation of first insulating film)

さらに、化学機械的研磨(Chemical Mechanical Polish;CMP)により、第1の絶縁膜103aの表面(点線部より上の部分)を削りとり、表面を平坦化することにより、第1の絶縁膜103bを形成する。(図2(B)平坦化後)膜厚は、1.3〜1.8μm程度になる。   Further, the surface of the first insulating film 103a (portion above the dotted line portion) is removed by chemical mechanical polishing (CMP), and the surface is planarized to form the first insulating film 103b. Form. The film thickness is about 1.3 to 1.8 μm (after planarization in FIG. 2B).

第1の絶縁膜103b上に、第2の絶縁膜104を形成する。炭素を主成分とする薄膜(DLC;Diamond Like Carbon)、窒化珪素の単体またはそれらから選ばれた積層を形成してもよい。   A second insulating film 104 is formed over the first insulating film 103b. You may form the thin film (DLC; Diamond Like Carbon) which has carbon as a main component, the simple substance of silicon nitride, or the lamination | stacking chosen from them.

次いで、半導体層105〜108を形成する。半導体層105〜108は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層102〜105の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコン(珪素)またはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02))合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層105〜108を形成する。 Next, semiconductor layers 105 to 108 are formed. The semiconductor layers 105 to 108 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, or the like), and then known crystallization treatment (laser crystallization method, heat A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 102 to 105 are formed to have a thickness of 25 to 80 nm (preferably 30 to 60 nm). There is no limitation on the material of the crystalline semiconductor film, but it is preferable that the crystalline semiconductor film be formed of silicon (silicon) or a silicon germanium (Si x Ge 1-x (X = 0.0001 to 0.02)) alloy. In this example, a 55 nm amorphous silicon film was formed by plasma CVD, and then a solution containing nickel was held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 ° C., 1 hour), then thermally crystallized (550 ° C., 4 hours), and then laser annealing treatment is performed to improve crystallization. Thus, a crystalline silicon film was formed. Then, semiconductor layers 105 to 108 are formed by patterning the crystalline silicon film using a photolithography method.

また、半導体層105〜108を形成した後、TFTのしきい値を制御するために、半導体層105〜108に微量な不純物元素(ボロンまたはリン)をドーピングしてもよい。   Further, after the semiconductor layers 105 to 108 are formed, the semiconductor layers 105 to 108 may be doped with a trace amount of impurity elements (boron or phosphorus) in order to control the threshold value of the TFT.

また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数30〜300kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50〜90%として行えばよい。 When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 300 Hz, and the laser energy density is 100 to 400 mJ / cm 2 (typically 200 to 300 mJ / cm 2). ). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is set to 30 to 300 kHz, and the laser energy density is set to 300 to 600 mJ / cm 2 (typically 350 to 500 mJ / cm 2 ). Then, when the laser beam condensed linearly with a width of 100 to 1000 μm, for example, 400 μm is irradiated over the entire surface of the substrate, the superposition ratio (overlap ratio) of the linear laser light at this time is 50 to 90%. Good.

次いで、半導体層105〜108を覆うゲート絶縁膜109を形成する。ゲート絶縁膜109はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。   Next, a gate insulating film 109 that covers the semiconductor layers 105 to 108 is formed. The gate insulating film 109 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) with a thickness of 110 nm is formed by plasma CVD. Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

また、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。 When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 are mixed by a plasma CVD method to a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (13.56 MHz) power density of 0. It can be formed by discharging at 5 to 0.8 W / cm 2 . The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.

そして、ゲート絶縁膜109上にゲート電極を形成するための耐熱性導電層110を200〜400nm(好ましくは250〜350nm)の厚さで形成する。耐熱性導電層110は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。耐熱性導電層にはTa、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やCVD法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とすると良い。本実施例ではW膜を300nmの厚さで形成する。W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タングステン(WF6)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。 Then, a heat-resistant conductive layer 110 for forming a gate electrode is formed over the gate insulating film 109 with a thickness of 200 to 400 nm (preferably 250 to 350 nm). The heat-resistant conductive layer 110 may be formed as a single layer, or may have a laminated structure including a plurality of layers such as two layers or three layers as necessary. The heat resistant conductive layer includes an element selected from Ta, Ti, and W, an alloy containing the element as a component, or an alloy film combining the elements. These heat-resistant conductive layers are formed by a sputtering method or a CVD method, and it is preferable to reduce the concentration of impurities contained in order to reduce the resistance. Particularly, the oxygen concentration is preferably 30 ppm or less. In this embodiment, the W film is formed with a thickness of 300 nm. The W film may be formed by sputtering using W as a target, or may be formed by thermal CVD using tungsten hexafluoride (WF 6 ). In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and the resistivity of the W film is desirably 20 μΩcm or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in W, crystallization is hindered and the resistance is increased. Therefore, in the case of sputtering, the resistivity is obtained by using a W target with a purity of 99.9999% and forming a W film with sufficient consideration so that impurities are not mixed in the gas phase during film formation. 9-20 μΩcm can be realized.

一方、耐熱性導電層110にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ta膜はスパッタガスにArを用いる。また、スパッタ時のガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することができるが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、Ta膜の下地にTaN膜を形成すればα相のTa膜が容易に得られる。また、図示しないが、耐熱性導電層110の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層107が微量に含有するアルカリ金属元素が第1の形状のゲート絶縁膜106に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層107は抵抗率を10〜50μΩcmの範囲ですることが好ましい。   On the other hand, when a Ta film is used for the heat resistant conductive layer 110, it can be similarly formed by sputtering. The Ta film uses Ar as a sputtering gas. In addition, when an appropriate amount of Xe or Kr is added to the gas during sputtering, the internal stress of the film to be formed can be relaxed and the film can be prevented from peeling. The resistivity of the α-phase Ta film is about 20 μΩcm and can be used as a gate electrode, but the resistivity of the β-phase Ta film is about 180 μΩcm and is not suitable for a gate electrode. Since the TaN film has a crystal structure close to an α phase, an α phase Ta film can be easily obtained by forming a TaN film under the Ta film. Although not shown, it is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm under the heat resistant conductive layer 110. This improves the adhesion of the conductive film formed thereon and prevents oxidation, and at the same time, the alkali metal element contained in a trace amount in the heat-resistant conductive layer 107 diffuses into the gate insulating film 106 having the first shape. Can be prevented. In any case, the heat resistant conductive layer 107 preferably has a resistivity in the range of 10 to 50 μΩcm.

次に、フォトリソグラフィーの技術を使用してレジストによるマスク111を形成する。そして、第1のエッチング処理を行う。本実施例ではICPエッチング装置を用い、エッチング用ガスにCl2とCF4を用い、1Paの圧力で3.2W/cm2のRF(13.56MHz)電力を投入してプラズマを形成して行う。
基板側(試料ステージ)にも224mW/cm2のRF(13.56MHz)電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でW膜のエッチング速度は約100nm/minである。第1のエッチング処理はこのエッチング速度を基にW膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を20%増加させた時間をエッチング時間とした。
Next, a resist mask 111 is formed using a photolithography technique. Then, a first etching process is performed. In this embodiment, an ICP etching apparatus is used, Cl 2 and CF 4 are used as etching gases, and 3.2 W / cm 2 RF (13.56 MHz) power is applied at a pressure of 1 Pa to form plasma. .
224 mW / cm 2 of RF (13.56 MHz) power is also applied to the substrate side (sample stage), thereby applying a substantially negative self-bias voltage. Under this condition, the etching rate of the W film is about 100 nm / min. In the first etching process, the time during which the W film was just etched was estimated based on this etching rate, and the time when the etching time was increased by 20% was used as the etching time.

第1のエッチング処理により第1のテーパー形状を有する導電層112〜115を形成する。導電層112〜115のテーパー部の角度は15〜30°となるように形成される。残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。W膜に対する酸化窒化シリコン膜(ゲート絶縁膜109)の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。(図3(B)第1のエッチング)   Conductive layers 112 to 115 having a first tapered shape are formed by the first etching treatment. The angle of the taper part of the conductive layers 112 to 115 is formed to be 15 to 30 °. In order to perform etching without leaving a residue, overetching that increases the etching time at a rate of about 10 to 20% is performed. Since the selection ratio of the silicon oxynitride film (gate insulating film 109) to the W film is 2 to 4 (typically 3), the surface on which the silicon oxynitride film is exposed is etched by about 20 to 50 nm by overetching. Is done. (FIG. 3 (B) first etching)

そして、第1のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。ここでは、n型を付与する不純物元素添加の工程を行う。第1の形状の導電層を形成したマスク111をそのまま残し、第1のテーパー形状を有する導電層112〜115をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。n型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜109とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を1×1013〜5×1014atoms/cm2とし、加速電圧を80〜160keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。このようなイオンドープ法により第1の不純物領域116〜119には1×1020〜1×1021atomic/cm3の濃度範囲でn型を付与する不純物元素が添加される。(図4(A)第1のドーピング処理) Then, a first doping process is performed to add an impurity element of one conductivity type to the semiconductor layer. Here, a step of adding an impurity element imparting n-type is performed. The mask 111 on which the first shape conductive layer is formed is left as it is, and an impurity element imparting n-type is added by ion doping in a self-aligned manner using the first tapered conductive layers 112 to 115 as a mask. In order to add the impurity element imparting n-type through the tapered portion at the end of the gate electrode and the gate insulating film 109 so as to reach the semiconductor layer located thereunder, the dose is set to 1 × 10 13 to 5 × 10 6. 14 atoms / cm 2 and an acceleration voltage of 80 to 160 keV. As an impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As), is used here, but phosphorus (P) is used. By such ion doping, an impurity element imparting n-type is added to the first impurity regions 116 to 119 in a concentration range of 1 × 10 20 to 1 × 10 21 atoms / cm 3 . (FIG. 4 (A) First doping process)

この工程において、ドーピングの条件によっては、不純物が第1の形状の導電層112〜115の下に回りこみ、第1の不純物領域116〜119が第1の形状の導電層112〜115と重なることも起こりうる。   In this step, depending on the doping conditions, impurities may flow under the first shape conductive layers 112 to 115, and the first impurity regions 116 to 119 may overlap with the first shape conductive layers 112 to 115. Can also happen.

次に、図4(B)に示すように第2のエッチング処理を行う。エッチング処理も同様にICPエッチング装置により行い、エッチングガスにCF4とCl2の混合ガスを用い、RF電力3.2W/cm2(13.56MHz)、バイアス電力45mW/cm2(13.56MHz)、圧力1.0Paでエッチングを行う。この条件で形成される第2の形状を有する導電層120〜123が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第1のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は30〜60°となる。マスク108はエッチングされて端部が削れ、マスク124となる。また、図4(B)の工程において、ゲート絶縁膜109の表面が40nm程度エッチングされる。 Next, a second etching process is performed as shown in FIG. The etching process is performed similarly by ICP etching device, using a mixed gas of CF 4 and Cl 2 as etching gas, RF power 3.2W / cm 2 (13.56MHz), bias power 45mW / cm 2 (13.56MHz) Etching is performed at a pressure of 1.0 Pa. Conductive layers 120 to 123 having the second shape formed under these conditions are formed. A tapered portion is formed at the end, and a taper shape is formed in which the thickness gradually increases from the end toward the inside. Compared to the first etching process, the ratio of isotropic etching is increased by reducing the bias power applied to the substrate side, and the angle of the tapered portion is 30 to 60 °. The mask 108 is etched to scrape the end portion to form a mask 124. 4B, the surface of the gate insulating film 109 is etched by about 40 nm.

そして、第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングする。例えば、加速電圧を70〜120keVとし、1×1013/cm2のドーズ量で行い、不純物濃度が大きくなった第1の不純物領域125〜128と、前記第1の不純物領域125〜128に接する第2の不純物領域129〜132とを形成する。この工程において、ドーピングの条件によっては、不純物が第2の形状の導電層120〜123の下に回りこみ、第2の不純物領域129〜132が第2の形状の導電層120〜123と重なることも起こりうる。第2の不純物領域における不純物濃度は、1×1016〜1×1018atoms/cm3となるようにする。(図5(A)第2のドーピング処理) Then, an impurity element imparting n-type conductivity is doped under a condition of a high acceleration voltage with a dose amount lower than that in the first doping treatment. For example, the acceleration voltage is set to 70 to 120 keV and the dose is 1 × 10 13 / cm 2 , and the first impurity regions 125 to 128 having an increased impurity concentration are in contact with the first impurity regions 125 to 128. Second impurity regions 129 to 132 are formed. In this step, depending on the doping conditions, impurities may wrap under the second shape conductive layers 120 to 123, and the second impurity regions 129 to 132 overlap with the second shape conductive layers 120 to 123. Can also happen. The impurity concentration in the second impurity region is set to 1 × 10 16 to 1 × 10 18 atoms / cm 3 . (FIG. 5 (A) Second doping process)

そして、図5(B)に示すように、pチャネル型TFTを形成する半導体層106、半導体層107に一導電型とは逆の導電型の不純物領域133(133a、133b)及び134(134a、134b)を形成する。この場合も第2の形状の導電層118、第2の形状の導電層121をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する半導体層106、半導体層107の上方には、レジストのマスク135を形成する。ここで形成される不純物領域133、不純物領域134はジボラン(B26)を用いたイオンドープ法で形成する。不純物領域133、不純物領域134のp型を付与する不純物元素の濃度は、2×1020〜2×1021atoms/cm3となるようにする。 Then, as shown in FIG. 5B, the impurity regions 133 (133a, 133b) and 134 (134a, 134a, 134b) of the conductivity type opposite to the one conductivity type are formed in the semiconductor layer 106 and the semiconductor layer 107 forming the p-channel TFT. 134b). Also in this case, an impurity element imparting p-type conductivity is added using the second shape conductive layer 118 and the second shape conductive layer 121 as masks, and impurity regions are formed in a self-aligning manner. At this time, a resist mask 135 is formed above the semiconductor layer 106 and the semiconductor layer 107 forming the n-channel TFT. The impurity regions 133 and 134 formed here are formed by ion doping using diborane (B 2 H 6 ). The concentration of the impurity element imparting p-type in the impurity regions 133 and 134 is set to be 2 × 10 20 to 2 × 10 21 atoms / cm 3 .

しかしながら、この不純物領域133、不純物領域134は詳細にはn型を付与する不純物元素を含有する2つの領域に分けて見ることができる。第3の不純物領域133a、第3の不純物領域134aは1×1020〜1×1021atoms/cm3の濃度でn型を付与する不純物元素を含み、第4の不純物領域133b、第4の不純物領域134bは1×1017〜1×1020atoms/cm3の濃度でn型を付与する不純物元素を含んでいる。しかし、これらの不純物領域133b、134bのp型を付与する不純物元素の濃度を1×1019atoms/cm3以上となるようにし、第3の不純物領域133a、第3の不純物領域134aにおいては、p型を付与する不純物元素の濃度をn型を付与する不純物元素の濃度の1.5から3倍となるようにすることにより、第3の不純物領域でpチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。 However, the impurity region 133 and the impurity region 134 can be divided into two regions containing an impurity element imparting n-type in detail. The third impurity region 133a and the third impurity region 134a contain an impurity element imparting n-type at a concentration of 1 × 10 20 to 1 × 10 21 atoms / cm 3 , and the fourth impurity region 133b and the fourth impurity region The impurity region 134b contains an impurity element imparting n-type at a concentration of 1 × 10 17 to 1 × 10 20 atoms / cm 3 . However, in the third impurity region 133a and the third impurity region 134a, the concentration of the impurity element imparting p-type in these impurity regions 133b and 134b is set to 1 × 10 19 atoms / cm 3 or more. The source region and the drain region of the p-channel TFT are formed in the third impurity region by setting the concentration of the impurity element imparting p-type to 1.5 to 3 times the concentration of the impurity element imparting n-type. No problem arises to function as.

その後、図6(A)に示すように、まず、第2の形状を有する導電層120〜123およびゲート絶縁膜109上に第1の層間絶縁膜136を形成する。第1の層間絶縁膜136は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1の層間絶縁膜136は無機絶縁物材料から形成する。第1の層間絶縁膜136の膜厚は100〜200nmとする。第1の層間絶縁膜136として酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。また、第1の層間絶縁膜136として酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(60MHz)電力密度0.1〜1.0W/cm2で形成することができる。また、第1の層間絶縁膜136としてSiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。 After that, as shown in FIG. 6A, first, a first interlayer insulating film 136 is formed over the conductive layers 120 to 123 having the second shape and the gate insulating film 109. The first interlayer insulating film 136 may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film in which these are combined. In any case, the first interlayer insulating film 136 is formed of an inorganic insulating material. The film thickness of the first interlayer insulating film 136 is 100 to 200 nm. In the case where a silicon oxide film is used as the first interlayer insulating film 136, TEOS and O 2 are mixed by a plasma CVD method to a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (13.56 MHz) power density. It can be formed by discharging at 0.5 to 0.8 W / cm 2 . In the case where a silicon oxynitride film is used as the first interlayer insulating film 136, a silicon oxynitride film manufactured from SiH 4 , N 2 O, and NH 3 by a plasma CVD method, or SiH 4 and N 2 O is used. What is necessary is just to form with the silicon oxynitride film | membrane produced. The production conditions in this case are a reaction pressure of 20 to 200 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (60 MHz) power density of 0.1 to 1.0 W / cm 2 . Alternatively, a silicon oxynitride silicon film formed from SiH 4 , N 2 O, and H 2 may be used as the first interlayer insulating film 136. Similarly, the silicon nitride film can be formed from SiH 4 and NH 3 by plasma CVD.

そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。また、基板100に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。   Then, a step of activating the impurity element imparting n-type or p-type added at each concentration is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less, preferably 0.1 ppm or less in a nitrogen atmosphere at 400 to 700 ° C., typically 500 to 600 ° C. In this example, the temperature is 550 ° C. for 4 hours. Heat treatment was performed. Further, when a plastic substrate having a low heat resistant temperature is used for the substrate 100, it is preferable to apply a laser annealing method.

次いで、雰囲気ガスを変化させ、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層にある1016〜1018/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。いずれにしても、半導体層中の欠陥密度を1016/cm3以下とすることが望ましく、そのために水素を0.01〜0.1atomic%程度付与すれば良い。 Next, the step of hydrogenating the semiconductor layer is performed by changing the atmosphere gas and performing heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is a step of terminating dangling bonds of 10 16 to 10 18 / cm 3 in the semiconductor layer by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. In any case, it is desirable to set the defect density in the semiconductor layer to 10 16 / cm 3 or less, and for that purpose, hydrogen may be added at about 0.01 to 0.1 atomic%.

そして、まず、有機絶縁物材料からなる第2の層間絶縁膜137を1.0〜2.0μmの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで300℃で焼成して形成する。また、アクリル樹脂を用いる場合には、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで80℃で60秒の予備加熱を行い、さらにクリーンオーブンで250℃で60分焼成して形成することができる。   First, a second interlayer insulating film 137 made of an organic insulating material is formed with an average film thickness of 1.0 to 2.0 μm. As the organic resin material, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. For example, when using a type of polyimide that is thermally polymerized after being applied to the substrate, it is formed by baking at 300 ° C. in a clean oven. When acrylic resin is used, a two-component resin is used, the main material and the curing agent are mixed, and then applied to the entire surface of the substrate using a spinner, followed by preheating at 80 ° C. for 60 seconds on a hot plate. And then baked at 250 ° C. for 60 minutes in a clean oven.

このように、第2の層間絶縁膜137を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施形態のように、第1の層間絶縁膜136として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。   Thus, by forming the second interlayer insulating film 137 with an organic insulating material, the surface can be satisfactorily flattened. Moreover, since the organic resin material generally has a low dielectric constant, parasitic capacitance can be reduced. However, since it is hygroscopic and not suitable as a protective film, it is preferably used in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the first interlayer insulating film 136 as in this embodiment. .

その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜137をまずエッチングし、その後、続いてエッチングガスをCF4、O2として第1の層間絶縁膜136をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをCHF3に切り替えてゲート絶縁膜をエッチングすることによりコンタクトホールを形成することができる。 Thereafter, a resist mask having a predetermined pattern is formed, and contact holes are formed in the respective semiconductor layers to reach impurity regions serving as source regions or drain regions. The contact hole is formed by a dry etching method. In this case, the second interlayer insulating film 137 made of an organic resin material is first etched using a mixed gas of CF 4 , O 2 , and He as an etching gas, and then the first etching gas is changed to CF 4 and O 2 . The interlayer insulating film 136 is etched. Further, in order to increase the selection ratio with the semiconductor layer, the contact hole can be formed by etching the gate insulating film while switching the etching gas to CHF 3 .

そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、ソース配線138〜141とドレイン配線142〜144を形成する。図示していないが、本実施例ではこの配線を、そして、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜で形成する。   Then, a conductive metal film is formed by a sputtering method or a vacuum deposition method, patterned with a mask, and then etched to form source wirings 138 to 141 and drain wirings 142 to 144. Although not shown, in this embodiment, this wiring is formed by a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm.

次いで、その上に透明導電膜を80〜120nmの厚さで形成し、パターニングすることによって画素電極145を形成する(図7(A)画素電極の形成)。なお、本実施例では、透明電極として酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。   Next, a transparent conductive film is formed thereon with a thickness of 80 to 120 nm and patterned to form a pixel electrode 145 (FIG. 7A: formation of a pixel electrode). In this embodiment, as the transparent electrode, an indium tin oxide (ITO) film or a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide is used.

また、画素電極145は、ドレイン配線144と接して重ねて形成することによって電流制御用TFT163のドレイン領域と電気的な接続が形成される。   Further, the pixel electrode 145 is formed in contact with the drain wiring 144 so as to be electrically connected to the drain region of the current control TFT 163.

次いで、図7(B)のように、画素電極145に第3の層間絶縁膜146が重なるように形成する。膜厚は100nm程度であればよい。第1の層間絶縁膜の形成方法及び材料を用いればよい。   Next, as shown in FIG. 7B, a third interlayer insulating film 146 is formed so as to overlap with the pixel electrode 145. The film thickness may be about 100 nm. The formation method and material of the first interlayer insulating film may be used.

次いで、画素電極145に対応する位置に開口部を有し、上面と斜面を有する第4の層間絶縁膜147を形成する。第4の層間絶縁膜147は絶縁性を有していて、バンクとして機能し、隣接する画素の有機層を分離する役割を有している。本実施例ではレジストを用いて第4の層間絶縁膜147を形成する。   Next, a fourth interlayer insulating film 147 having an opening at a position corresponding to the pixel electrode 145 and having an upper surface and a slope is formed. The fourth interlayer insulating film 147 has insulating properties, functions as a bank, and has a role of separating organic layers of adjacent pixels. In this embodiment, a fourth interlayer insulating film 147 is formed using a resist.

本実施例では、第4の層間絶縁膜147の厚さを1μm程度とし、開口部は画素電極145に近くなればなるほど広くなる、所謂逆テーパー状になるように形成する。これはネガ型のレジストを成膜した後、開口部を形成しようとする部分をマスクで覆い、UV光を照射して露光し、露光された部分を現像液で除去することによって形成される。ネガ型のレジストには吸光剤が含まれていることが好ましい。   In this embodiment, the thickness of the fourth interlayer insulating film 147 is set to about 1 μm, and the opening is formed to have a so-called reverse taper shape that becomes wider as the pixel electrode 145 is closer. This is formed by depositing a negative resist, covering a portion where an opening is to be formed with a mask, irradiating with UV light and exposing, and removing the exposed portion with a developer. The negative resist preferably contains a light-absorbing agent.

なお、本実施例においては、第4の層間絶縁膜としてレジストでなる膜を用いているが、場合によっては、感光性のポリイミド、感光性のアクリル等を用いることもできる。   In this embodiment, a resist film is used as the fourth interlayer insulating film. However, depending on the case, photosensitive polyimide, photosensitive acrylic, or the like can be used.

次に、有機層148をメタルマスクを用い蒸着法により、第3の層間絶縁膜146および画素電極145上に形成する。第3の層間絶縁膜146には、有機層148の端部が形成される。よって、前記第3の層間絶縁膜上に、かつ、前記有機層及び前記画素電極の横方向には、第4の層間絶縁膜が形成されていることになる。   Next, an organic layer 148 is formed on the third interlayer insulating film 146 and the pixel electrode 145 by vapor deposition using a metal mask. An end portion of the organic layer 148 is formed in the third interlayer insulating film 146. Therefore, a fourth interlayer insulating film is formed on the third interlayer insulating film and in the lateral direction of the organic layer and the pixel electrode.

次いで、イオンプレーティング法により陰極(MgAg電極)149を第4の層間絶縁膜の上面と斜面と、第3の層間絶縁膜の一部の上と、有機層上に形成する。イオンプレーティング法を用いることにより、第4の層間絶縁膜の斜面に接するように陰極が形成される。よって、丸点線部のように、陰極は、第3の層間絶縁膜の一部と、第4の層間絶縁膜の斜面と有機層に囲まれた陰極の凸部149a(図9)を有する。   Next, a cathode (MgAg electrode) 149 is formed on the upper surface and the slope of the fourth interlayer insulating film, a part of the third interlayer insulating film, and the organic layer by ion plating. By using the ion plating method, the cathode is formed in contact with the inclined surface of the fourth interlayer insulating film. Therefore, like the round dotted line portion, the cathode has a part of the third interlayer insulating film, the slope of the fourth interlayer insulating film, and the convex portion 149a of the cathode surrounded by the organic layer (FIG. 9).

このとき有機層148及び陰極149を形成するに先立って画素電極145に対して熱処理を施し、水分を完全に除去しておくことが望ましい。以後の工程は、不活性ガス(窒素もしくは希ガス)雰囲気中で行われる。雰囲気中の水分濃度は可能な限り低く抑える。具体的には、水分濃度が1ppm以下であることが望ましい。   At this time, it is preferable that the pixel electrode 145 is heat-treated before the organic layer 148 and the cathode 149 are formed to completely remove moisture. The subsequent steps are performed in an inert gas (nitrogen or noble gas) atmosphere. Keep the moisture concentration in the atmosphere as low as possible. Specifically, the water concentration is desirably 1 ppm or less.

本実施例では発光素子の陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。   In this embodiment, an MgAg electrode is used as the cathode of the light emitting element, but other known materials may be used.

なお、有機層148としては、公知の材料を用いることができる。本実施例では正孔輸送層(Hole transporting layer)及び発光層(Emitting layer)でなる2層構造を有機層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。   Note that a known material can be used for the organic layer 148. In this embodiment, the organic layer has a two-layer structure consisting of a hole transporting layer and a light emitting layer, but any of a hole injection layer, an electron injection layer, or an electron transport layer is provided. There is also. As described above, various examples of combinations have already been reported, and any of the configurations may be used.

本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに1,3,4−オキサジアゾール誘導体のPBDを30〜40%分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン6を約1%添加している。   In this embodiment, polyphenylene vinylene is formed by a vapor deposition method as a hole transport layer. The light-emitting layer is formed by vapor deposition of 30-40% PBD of 1,3,4-oxadiazole derivative in polyvinyl carbazole, and about 1% of coumarin 6 is used as a green emission center. It is added.

なお、有機層148の膜厚は10〜400nm、典型的には60〜150nm、陰極151の厚さは80〜200nm、典型的には100〜150nmとすれば良い。
さらに、陰極151の厚さを2000nmにすると、表示の見える方向からみて発光素子の縮みを抑えることができる。
Note that the thickness of the organic layer 148 may be 10 to 400 nm, typically 60 to 150 nm, and the thickness of the cathode 151 may be 80 to 200 nm, typically 100 to 150 nm.
Further, when the thickness of the cathode 151 is 2000 nm, shrinkage of the light emitting element can be suppressed as viewed from the direction in which the display can be seen.

なお、画素電極145、有機層148、陰極149の重なっている部分が発光素子150に相当する。   Note that a portion where the pixel electrode 145, the organic layer 148, and the cathode 149 overlap corresponds to the light-emitting element 150.

第2の基板153の材質としては、非晶質ガラス(ホウケイ酸塩ガラス、石英等)、結晶化ガラス、セラミックスガラス、ガラス、ポリマー等の絶縁性物質が好ましい。また、有機系樹脂(アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂もしくはエポキシ系樹脂)、シリコーン系樹脂ポリマーの絶縁性物質でもよい。セラミックスを用いてもよい。また、シール材が絶縁物であるならステンレス合金等の金属材料を用いることも可能である。   The material of the second substrate 153 is preferably an insulating material such as amorphous glass (borosilicate glass, quartz, or the like), crystallized glass, ceramic glass, glass, or polymer. Insulating substances such as organic resins (acrylic resins, styrene resins, polycarbonate resins or epoxy resins) and silicone resin polymers may also be used. Ceramics may be used. Further, if the sealing material is an insulator, a metal material such as a stainless alloy can be used.

シール材の材質としては、エポキシ系樹脂、アクリレート系樹脂等のシール材を用いることができる。熱硬化性樹脂や光硬化性樹脂をシール材として用いることもできる。但し、シール材は可能な限り水分を透過しない材質であることが望ましい。   As a material of the sealing material, a sealing material such as an epoxy resin or an acrylate resin can be used. A thermosetting resin or a photocurable resin can also be used as the sealing material. However, it is desirable that the sealing material is a material that does not transmit moisture as much as possible.

以上の工程を経て、図8の発光装置を完成させる。第1の基板100、第2の基板153、シール材(図示しない)、画素電極145、発光素子150、第3酸の層間絶縁膜147等に囲まれた領域中には不活性ガス152が満たされる。
貼り合わせ後であれば、大気開放しても構わない。
Through the above steps, the light-emitting device of FIG. 8 is completed. A region surrounded by the first substrate 100, the second substrate 153, a sealant (not shown), the pixel electrode 145, the light emitting element 150, the third acid interlayer insulating film 147, and the like is filled with an inert gas 152. It is.
If it is after bonding, it may be opened to the atmosphere.

pチャネル型TFT160及びnチャネル型TFT161は駆動回路が有するTFTであり、CMOS(complementaly metal-oxide semiconductor)を形成している。スイッチング用TFT162及び電流制御用TFT163は画素部が有するTFTであり、駆動回路のTFTと画素部のTFTとは同一基板上に形成することができる。   The p-channel TFT 160 and the n-channel TFT 161 are TFTs included in the drive circuit, and form a complementary metal-oxide semiconductor (CMOS). The switching TFT 162 and the current control TFT 163 are TFTs included in the pixel portion, and the TFT of the driver circuit and the TFT of the pixel portion can be formed over the same substrate.

以上のように、本実施例の発光装置は第1の凹部101a〜第3の凹部101cが設けられ、第1の凹部101a〜第3の凹部101c上に第1の金属膜102a〜第3の金属膜102cが形成されている。よって、本実施例の発光装置の有機層148から生じる光の一部が第1の金属膜102a〜第3の金属膜102cで反射され、本実施例の発光装置の外部に反射光が出射される。Agを主成分とし、Pd及びCuがそれぞれ1%含まれた合金は、金属膜として十分な反射特性を示すのみならず、TFT作製工程に対し、十分な耐熱特性、耐食性を有する。   As described above, the light-emitting device of this example includes the first concave portion 101a to the third concave portion 101c, and the first metal film 102a to the third concave portion 101c on the first concave portion 101a to the third concave portion 101c. A metal film 102c is formed. Therefore, part of the light generated from the organic layer 148 of the light emitting device of this embodiment is reflected by the first metal film 102a to the third metal film 102c, and the reflected light is emitted to the outside of the light emitting device of this embodiment. The An alloy containing Ag as a main component and containing 1% of Pd and Cu not only exhibits sufficient reflection characteristics as a metal film, but also has sufficient heat resistance and corrosion resistance for the TFT manufacturing process.

また、隣接の画素への光漏れとなっていた発光の一部についても、図8のような発光方向を有する光を本実施例の陰極の凸部149aで反射させ、本実施例の発光装置の外部に反射光が出射されることができる。したがって、本実施例の発光装置を用いた場合、光の取り出し効率を向上させることができる。   Further, for a part of light emission that has caused light leakage to adjacent pixels, light having the light emission direction as shown in FIG. 8 is reflected by the convex portion 149a of the cathode of this embodiment, and the light emitting device of this embodiment The reflected light can be emitted to the outside. Therefore, when the light emitting device of this embodiment is used, the light extraction efficiency can be improved.

今後、200℃〜250℃でTFTを作製する技術が開発されれば、Alを主成分とする材料、たとえば、Al-Tiの合金等を金属膜に用いることができる。   If a technique for manufacturing TFTs at 200 ° C. to 250 ° C. is developed in the future, a material containing Al as a main component, for example, an Al—Ti alloy or the like can be used for the metal film.

本実施例では実施例1とは異なる発光装置の作製方法について図13を用いて説明する。   In this embodiment, a method for manufacturing a light-emitting device, which is different from that in Embodiment 1, will be described with reference to FIGS.

なお、その他の構成については実施例1において既に述べているので、詳しい構成については実施例1を参照し、ここでは説明を省略する。   Since other configurations have already been described in the first embodiment, the first embodiment is referred to for the detailed configuration, and the description thereof is omitted here.

まず、実施例1に従って図7(A)と同じ状態を得る。   First, the same state as in FIG.

次いで、図13のように陽極245と重なるように第3の層間絶縁膜246を形成する。膜厚は100nm程度であればよい。第1の層間絶縁膜の形成方法及び材料を用いればよい。   Next, a third interlayer insulating film 246 is formed so as to overlap with the anode 245 as shown in FIG. The film thickness may be about 100 nm. The formation method and material of the first interlayer insulating film may be used.

次いで、陽極245に対応する位置に開口部を有する第4の層間絶縁膜247を形成する。第4の層間絶縁膜247は絶縁性を有していて、バンクとして機能し、隣接する画素の有機層を分離する役割を有している。本実施例ではレジストを用いて第4の層間絶縁膜247を形成する。   Next, a fourth interlayer insulating film 247 having an opening at a position corresponding to the anode 245 is formed. The fourth interlayer insulating film 247 has insulating properties, functions as a bank, and has a role of separating organic layers of adjacent pixels. In this embodiment, a fourth interlayer insulating film 247 is formed using a resist.

本実施例では、第4の層間絶縁膜247の厚さを1μm程度とし、開口部は陽極245に近くなればなるほど広くなる、所謂逆テーパー状になるように形成する。これはネガ型のレジストを成膜した後、開口部を形成しようとする部分をマスクで覆い、UV光を照射して露光し、露光された部分を現像液で除去することによって形成される。ネガ型のレジストには吸光剤が含まれていることが好ましい。   In this embodiment, the thickness of the fourth interlayer insulating film 247 is set to about 1 μm, and the opening is formed to have a so-called reverse taper shape that becomes wider as the anode 245 becomes closer. This is formed by depositing a negative resist, covering a portion where an opening is to be formed with a mask, irradiating with UV light and exposing, and removing the exposed portion with a developer. The negative resist preferably contains a light-absorbing agent.

なお、本実施例においては、第4の層間絶縁膜としてレジストでなる膜を用いているが、場合によっては、感光性のポリイミド、感光性のアクリル等を用いることもできる。   In this embodiment, a resist film is used as the fourth interlayer insulating film. However, depending on the case, photosensitive polyimide, photosensitive acrylic, or the like can be used.

次に、有機層248をメタルマスクを用い蒸着法により第3の層間絶縁膜246の一部および陽極245上に形成する。第3の層間絶縁膜上には有機層の端部が形成されることになる。   Next, an organic layer 248 is formed on part of the third interlayer insulating film 246 and on the anode 245 by vapor deposition using a metal mask. An end portion of the organic layer is formed on the third interlayer insulating film.

なお、有機層248は公知の材料を用いることができる。本実施例では正孔輸送層(Hole transporting layer)及び発光層(Emitting layer)でなる2層構造を有機層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。   Note that a known material can be used for the organic layer 248. In this embodiment, the organic layer has a two-layer structure consisting of a hole transporting layer and a light emitting layer, but any of a hole injection layer, an electron injection layer, or an electron transport layer is provided. There is also. As described above, various examples of combinations have already been reported, and any of the configurations may be used.

本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに1,3,4−オキサジアゾール誘導体のPBDを30〜40%分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン6を約1%添加している。   In this embodiment, polyphenylene vinylene is formed by a vapor deposition method as a hole transport layer. The light-emitting layer is formed by vapor deposition of 30-40% PBD of 1,3,4-oxadiazole derivative in polyvinyl carbazole, and about 1% of coumarin 6 is used as a green emission center. It is added.

なお、有機層248の膜厚は10〜400nm、典型的には60〜150nm、陰極151の厚さは80〜200nm、典型的には100〜150nmとすれば良い。
さらに、陰極251の厚さを2000nmにすると、表示の見える方向からみて発光素子の縮みを抑えることができる。
Note that the thickness of the organic layer 248 may be 10 to 400 nm, typically 60 to 150 nm, and the thickness of the cathode 151 may be 80 to 200 nm, typically 100 to 150 nm.
Further, when the thickness of the cathode 251 is 2000 nm, shrinkage of the light-emitting element can be suppressed as viewed from the display direction.

次いで、有機層248上に陰極249を形成する。本実施例では、陰極249としてはMgAgを用いる。よって、第3の層間絶縁膜246上に、かつ、有機層248及び陰極249の横方向には、上面と斜面を有する第4の絶縁膜247が形成されることになる。MgAgが薄膜で半透過膜であれば、MgAg上にバッファー層を設けてもよい。なお、バッファー層として酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いればよい。   Next, a cathode 249 is formed on the organic layer 248. In this embodiment, MgAg is used as the cathode 249. Therefore, a fourth insulating film 247 having an upper surface and a slope is formed on the third interlayer insulating film 246 and in the lateral direction of the organic layer 248 and the cathode 249. If MgAg is a thin film and a semi-transmissive film, a buffer layer may be provided on MgAg. Note that an indium tin oxide (ITO) film or a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide may be used as the buffer layer.

更にイオンプレーティング法により第5の層間絶縁膜250を形成する。イオンプレーティリング法を用いることにより、第4の層間絶縁膜247の斜面にも陰極が形成される。第5の層間絶縁膜250の材料としては、DLC、SiNO等が挙げられる。陰極249の端部と、第4の層間絶縁膜247の上面と斜面と、第3の層間絶縁膜246の一部と、有機層248の端部に接するように第5の層間絶縁膜250が形成されることにより、凹部ができる。   Further, a fifth interlayer insulating film 250 is formed by ion plating. By using the ion plating method, a cathode is also formed on the slope of the fourth interlayer insulating film 247. Examples of the material of the fifth interlayer insulating film 250 include DLC and SiNO. A fifth interlayer insulating film 250 is in contact with the end of the cathode 249, the upper surface and slope of the fourth interlayer insulating film 247, a part of the third interlayer insulating film 246, and the end of the organic layer 248. By forming, a recess is formed.

次いで、第5の層間絶縁膜250上に金属膜251を蒸着法により形成する。
本実施例では、金属膜251の材料としては、Alを用いる。第5の層間絶縁膜250のうち陰極249の端部と、有機層248の端部と、第4の層間絶縁膜246の斜面と、第3の層間絶縁膜の一部に形成された前記第5の層間絶縁膜250により形成された凹部に金属膜が入り込む。よって、第5の層間絶縁膜250と接する金属膜251の表面が凸部251aを有することとなる。
Next, a metal film 251 is formed on the fifth interlayer insulating film 250 by an evaporation method.
In this embodiment, Al is used as the material of the metal film 251. Of the fifth interlayer insulating film 250, the end of the cathode 249, the end of the organic layer 248, the slope of the fourth interlayer insulating film 246, and the third interlayer insulating film formed on part of the third interlayer insulating film. The metal film enters the recess formed by the interlayer insulating film 250. Therefore, the surface of the metal film 251 in contact with the fifth interlayer insulating film 250 has the convex portion 251a.

このとき有機層248及び陰極251を形成するに先立って陽極245に対して熱処理を施し、水分を完全に除去しておくことが望ましい。以後の工程は、不活性ガス(窒素もしくは希ガス)雰囲気中で行われる。雰囲気中の水分濃度は可能な限り低く抑える。具体的には、水分濃度が1ppm以下であることが望ましい。   At this time, it is desirable that heat treatment is performed on the anode 245 prior to the formation of the organic layer 248 and the cathode 251 to completely remove moisture. The subsequent steps are performed in an inert gas (nitrogen or noble gas) atmosphere. Keep the moisture concentration in the atmosphere as low as possible. Specifically, the water concentration is desirably 1 ppm or less.

本実施例では発光素子の陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。   In this embodiment, an MgAg electrode is used as the cathode of the light emitting element, but other known materials may be used.

なお、陽極245、有機層248、陰極249の重なっている部分が発光素子252に相当する。   Note that a portion where the anode 245, the organic layer 248, and the cathode 249 overlap corresponds to the light-emitting element 252.

第2の基板253の材質としては、非晶質ガラス(ホウケイ酸塩ガラス、石英等)、結晶化ガラス、セラミックスガラス、ガラス、ポリマー等の絶縁性物質が好ましい。また、有機系樹脂(アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂もしくはエポキシ系樹脂)、シリコーン系樹脂ポリマーの絶縁性物質でもよい。セラミックスを用いてもよい。また、シール材が絶縁物であるならステンレス合金等の金属材料を用いることも可能である。   As a material of the second substrate 253, an insulating material such as amorphous glass (borosilicate glass, quartz, or the like), crystallized glass, ceramic glass, glass, or polymer is preferable. Insulating substances such as organic resins (acrylic resins, styrene resins, polycarbonate resins or epoxy resins) and silicone resin polymers may also be used. Ceramics may be used. Further, if the sealing material is an insulator, a metal material such as a stainless alloy can be used.

シール材の材質としては、エポキシ系樹脂、アクリレート系樹脂等のシール材を用いることができる。熱硬化性樹脂や光硬化性樹脂をシール材として用いることもできる。但し、シール材は可能な限り水分を透過しない材質であることが望ましい。   As a material of the sealing material, a sealing material such as an epoxy resin or an acrylate resin can be used. A thermosetting resin or a photocurable resin can also be used as the sealing material. However, it is desirable that the sealing material is a material that does not transmit moisture as much as possible.

以上の工程を経て、図13の発光装置を完成させる。第1の基板200、第2の基板253、シール材(図示しない)、陽極245、金属膜251、第5の層間絶縁膜250等に囲まれた領域中には不活性ガス254が満たされる。貼り合わせ後であれば、大気開放しても構わない。   Through the above steps, the light emitting device of FIG. 13 is completed. A region surrounded by the first substrate 200, the second substrate 253, a sealing material (not shown), the anode 245, the metal film 251, the fifth interlayer insulating film 250, and the like is filled with an inert gas 254. If it is after bonding, it may be opened to the atmosphere.

pチャネル型TFT260及びnチャネル型TFT261は駆動回路が有するTFTであり、CMOS(complementaly metal-oxide semiconductor)を形成している。スイッチング用TFT262及び電流制御用TFT263は画素部が有するTFTであり、駆動回路のTFTと画素部のTFTとは同一基板上に形成することができる。   The p-channel TFT 260 and the n-channel TFT 261 are TFTs included in the drive circuit, and form a complementary metal-oxide semiconductor (CMOS). The switching TFT 262 and the current control TFT 263 are TFTs included in the pixel portion, and the TFT of the driver circuit and the TFT of the pixel portion can be formed over the same substrate.

以上のように、本実施例の発光装置は第1の凹部201a〜第3の凹部201cが設けられ、第1の凹部201a〜第3の凹部201c上に第1の金属膜202a〜第3の金属膜202cが形成されている。よって、本実施例の発光装置の有機層248から生じる光の一部が第1の金属膜202a〜第3の金属膜202cで反射され、本実施例の発光装置の外部に反射光が出射される。また、隣接の画素への光漏れとなっていた発光の一部についても陰極の表面の凸部251aで反射させ、本実施例の発光装置の外部に反射光を出射させることも可能になる。
さらに、第5の層間絶縁膜250を介して陰極249の上方に金属膜250を形成することにより、上方に出射した光を反射させ、下方に光の取り出すことができる。したがって、本実施例の発光装置を用いた場合、光の取り出し効率を向上させることができる。
As described above, the light-emitting device of this example includes the first recess 201a to the third recess 201c, and the first metal film 202a to the third recess 201c on the first recess 201a to the third recess 201c. A metal film 202c is formed. Therefore, part of light generated from the organic layer 248 of the light emitting device of this embodiment is reflected by the first metal film 202a to the third metal film 202c, and reflected light is emitted to the outside of the light emitting device of this embodiment. The In addition, it is possible to reflect a part of light emission that has leaked light to an adjacent pixel by the convex portion 251a on the surface of the cathode and to emit reflected light to the outside of the light emitting device of this embodiment.
Furthermore, by forming the metal film 250 above the cathode 249 through the fifth interlayer insulating film 250, the light emitted upward can be reflected and the light extracted downward. Therefore, when the light emitting device of this embodiment is used, the light extraction efficiency can be improved.

本実施例では、実施例1で作製した発光装置の外部入力端子とFPCの貼りつけ工程について述べる。
図14に画素部、駆動回路及び外部入力端子の断面図を示している。169はシール材である。外部入力端子は第1の基板100側に形成され、層間容量や配線抵抗を低減し、断線による不良を防止するために配線170によって第2の層間絶縁膜146を介してゲート配線と同じ層で形成される配線171と接続する。配線170上には実施例1中の透明導電膜のパターニングよって形成された透明導電膜172が設けられている。透明導電膜172は、配線170の酸化防止の役割を有している。
In this example, an external input terminal of the light-emitting device manufactured in Example 1 and an FPC attaching step will be described.
FIG. 14 is a cross-sectional view of the pixel portion, the drive circuit, and the external input terminal. Reference numeral 169 denotes a sealing material. The external input terminal is formed on the first substrate 100 side, and in the same layer as the gate wiring through the second interlayer insulating film 146 by the wiring 170 in order to reduce interlayer capacitance and wiring resistance and prevent defects due to disconnection. It connects with the wiring 171 formed. A transparent conductive film 172 formed by patterning the transparent conductive film in Example 1 is provided on the wiring 170. The transparent conductive film 172 has a role of preventing the wiring 170 from being oxidized.

また、外部入力端子にはベースフィルム173と配線174から成るFPC175が異方性導電性樹脂176で貼り合わされている。さらに補強板177で機械的強度を高めている。   Further, an FPC 175 including a base film 173 and a wiring 174 is bonded to the external input terminal with an anisotropic conductive resin 176. Further, the mechanical strength is increased by the reinforcing plate 177.

また、画素部のみならず、外部入力端子や駆動回路の下方に第4の金属膜102d及び第5の金属膜102eを設けてもよい。外部入力端子や駆動回路の下方に第4の金属膜102d及び第5の金属膜102eを設けることにより、基板内の導波光を反射させて、光の取り出し効率を向上させることができる。   In addition to the pixel portion, the fourth metal film 102d and the fifth metal film 102e may be provided below the external input terminal and the driver circuit. By providing the fourth metal film 102d and the fifth metal film 102e below the external input terminal and the drive circuit, the guided light in the substrate can be reflected, and the light extraction efficiency can be improved.

本実施例では、サンドブラスト法による凹部の作製方法について述べる。その他の発光装置の作製する方法は実施例1と同じであり、特に詳細な説明は省略する。   In this example, a method for manufacturing a recess by a sandblasting method will be described. Other methods for manufacturing the light-emitting device are the same as those in Example 1, and a detailed description thereof is omitted.

ガラス基板において凹部を形成したい部分以外にレジストを形成する。サンドブラスト装置の中に入れ、高圧力で砂をガラス基板に吹き付ける。次いで、レジストを除去するとガラスを削り取り凹部を形成した基板を完成させる。この際、公知のサンドブラスト装置を用いればよい。   A resist is formed on a glass substrate other than a portion where a recess is to be formed. Put it in a sandblasting machine and spray sand onto the glass substrate with high pressure. Next, when the resist is removed, the glass is scraped off to complete a substrate on which concave portions are formed. At this time, a known sandblasting device may be used.

次いで、本実施例の作製方法により作製した凹部が形成されたガラスからなる基板を用いて、実施例1及び実施例2の作製方法に従い、それぞれ、図8及び図13の発光装置を作製することができる。   Next, the light emitting devices of FIGS. 8 and 13 are manufactured according to the manufacturing method of Example 1 and Example 2, respectively, using the substrate made of glass formed with the recesses manufactured by the manufacturing method of this example. Can do.

実施例3ではサンドブラスト法による凹部の作製方法について言及したが、本実施例では、ガラスのエッチングによる凹部の作製方法について詳細に述べる。
その他の発光装置の作製する方法は実施例1と同じであり、特に詳細な説明は省略する。
In Example 3, the method for manufacturing the concave portion by the sandblasting method was mentioned, but in this example, the method for manufacturing the concave portion by etching the glass will be described in detail.
Other methods for manufacturing the light-emitting device are the same as those in Example 1, and a detailed description thereof is omitted.

まず、図15(A)のように、ガラスからなる基板500aにレジスト502をスピンコート法によって形成する。次いで、フォトマスク503を用いて、フォトマスク503の開口部より、レジスト502に露光する(図15(A)レジスト塗布/露光)。   First, as shown in FIG. 15A, a resist 502 is formed on a glass substrate 500a by a spin coating method. Next, the resist 502 is exposed through the opening of the photomask 503 using the photomask 503 (FIG. 15A: resist application / exposure).

次いで、図15(B)のように、現像を行い、露光した部分のレジストを除去する。露光されていない部分には、ガラスからなる封止基板500a上にレジスト502aとレジスト502bが残っている(図15(B)現像)。   Next, as shown in FIG. 15B, development is performed to remove the exposed portion of the resist. In the unexposed portion, the resist 502a and the resist 502b remain on the sealing substrate 500a made of glass (development in FIG. 15B).

次いで、図16(A)のように、エッチングを行うと、ガラスからなる封止基板500bに凹部501が形成される。エッチャントとしては、フッ酸もしくはフッ酸を主成分とする溶液を用いる。ウェットエッチングの場合には、等方的にエッチングが行われるので、エッチング後の形状は図16(A)のように断面の形状は一部曲線の形状を有している。また、ドライエッチングを用いてもよい。
この場合は、断面の形状が長方形になる。(図16(A)エッチング)
Next, as shown in FIG. 16A, when etching is performed, a recess 501 is formed in the sealing substrate 500b made of glass. As the etchant, hydrofluoric acid or a solution containing hydrofluoric acid as a main component is used. In the case of wet etching, isotropic etching is performed, so that the shape after etching has a partially curved shape as shown in FIG. Further, dry etching may be used.
In this case, the cross-sectional shape is rectangular. (FIG. 16 (A) Etching)

次いで、レジスト502aとレジスト502bを剥離し、洗浄すると図16(B)のような凹部501が形成されたガラスからなる基板500bが得られる。
このガラスからなる基板500b及び凹部501が、図1の第1の基板100及び第1の凹部101a〜第3の凹部101cに相当する。凹部501の深さについては、エッチングの時間で調整することができる(図16(B)剥離・洗浄)
Next, when the resist 502a and the resist 502b are peeled and washed, a substrate 500b made of glass in which a recess 501 as shown in FIG. 16B is formed is obtained.
The substrate 500b and the concave portion 501 made of glass correspond to the first substrate 100 and the first concave portion 101a to the third concave portion 101c in FIG. About the depth of the recessed part 501, it can adjust with the time of an etching (FIG. 16 (B) peeling and washing | cleaning).
.

本実施例の作製方法により作製した凹部501が形成されたガラスからなる基板500bを用いて、実施例1及び実施例2の作製方法に従い、それぞれ図8、図13の発光装置を作製することができる。   The light-emitting devices of FIGS. 8 and 13 can be manufactured in accordance with the manufacturing method of Example 1 and Example 2, respectively, using the substrate 500b made of glass formed with the recess 501 manufactured by the manufacturing method of this example. it can.

実施例5ではガラスのエッチング法による凹部の形成方法について述べたが、本実施例では、鋳型によるガラスの作製方法について述べる。その他の装置の作製方法は実施例1と同じであり、特に詳細な説明は省略する。   In Example 5, the method of forming the recesses by the glass etching method was described, but in this example, the method of manufacturing the glass by using a mold is described. The other device manufacturing methods are the same as those in the first embodiment, and a detailed description thereof is omitted.

鋳型によって凹部を有するガラス基板を形成する。ガラス基板に凹部が形成されるように凸の形の鋳型を作成し、その鋳型を使って凹部を形成した第1の基板を作製する。   A glass substrate having a recess is formed by a mold. A convex mold is prepared so that a concave portion is formed on the glass substrate, and a first substrate in which the concave portion is formed is manufactured using the mold.

次いで、本実施例の作製方法により作製した凹部が形成された第1の基板を用いて、実施例1及び実施例2の作製方法に従い、それぞれ図8、図13の発光装置を作製することができる。   Next, using the first substrate on which the concave portion formed by the manufacturing method of this example is formed, the light-emitting devices of FIGS. 8 and 13 can be manufactured according to the manufacturing method of Example 1 and Example 2, respectively. it can.

本発明の発光装置の第2の基板はシート状であるが、凹部を有する第2の基板において凹部に乾燥剤が封止された発光装置の例について述べる。   Although the 2nd board | substrate of the light-emitting device of this invention is a sheet form, the example of the light-emitting device by which the desiccant was sealed by the recessed part in the 2nd board | substrate which has a recessed part is described.

図17のように第2の基板453が発光素子451上方に凹部401を有し、その凹部401に乾燥剤402が封止された発光装置にも本発明は適用可能である。フィルム403は、凹部401に乾燥剤402を閉じ込める役割を有している。第2の基板453は第1の基板400とシール材404を介して貼り合わされている。   As shown in FIG. 17, the present invention can also be applied to a light emitting device in which the second substrate 453 has a recess 401 above the light emitting element 451 and the desiccant 402 is sealed in the recess 401. The film 403 has a role of confining the desiccant 402 in the recess 401. The second substrate 453 is bonded to the first substrate 400 with the sealant 404 interposed therebetween.

本発明はパッシブ型の発光装置にも適用することができる。本発明をパッシブ型の発光装置に適用する例を図18に示す。800は第1の基板、801aは凹部、802aは金属膜、803は第1の絶縁膜、804は第2の絶縁膜、805はシール材、806は不活性ガス、807は陽極(画素電極)、808は有機層、809は陰極、810は第3の絶縁膜、811は第4の絶縁膜、812は第2の基板、814は凹部、815は乾燥剤、816はフィルムである。有機層808からの発光方向を矢印で示す。   The present invention can also be applied to a passive light emitting device. An example in which the present invention is applied to a passive light-emitting device is shown in FIG. Reference numeral 800 denotes a first substrate, 801a denotes a recess, 802a denotes a metal film, 803 denotes a first insulating film, 804 denotes a second insulating film, 805 denotes a sealing material, 806 denotes an inert gas, and 807 denotes an anode (pixel electrode). , 808 is an organic layer, 809 is a cathode, 810 is a third insulating film, 811 is a fourth insulating film, 812 is a second substrate, 814 is a recess, 815 is a desiccant, and 816 is a film. The direction of light emission from the organic layer 808 is indicated by an arrow.

周辺部に断面を三角形状の刃を有するダイサーの回転軸を第1の基板に平行に保ち、かつ、ダイサーの回転面を前記第1の基板と垂直に保ち、前記ダイサーを回転させながら、前記刃で第1の基板の表面を削ることにより、801aのようなV字形状の凹みを形成できる。また、ダイサーを回転させる時間を長くすれば、図12(c)のようなU字形状の凹みを形成できる。   While maintaining the rotation axis of a dicer having a triangular blade in cross section in the peripheral portion in parallel to the first substrate, and keeping the rotation surface of the dicer perpendicular to the first substrate, rotating the dicer, By cutting the surface of the first substrate with a blade, a V-shaped dent such as 801a can be formed. Further, if the time for rotating the dicer is lengthened, a U-shaped recess as shown in FIG. 12C can be formed.

本実施例の発光装置を用いた場合、有機層808から発光した光の一部が金属膜802aに反射して、反射光813を外部に取り出すことができる。   In the case of using the light-emitting device of this embodiment, part of the light emitted from the organic layer 808 is reflected by the metal film 802a, and the reflected light 813 can be extracted to the outside.

本発明の発光装置は、発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)のディスプレイの表示部において本発明の発光装置を用いると良い。   Since the light-emitting device of the present invention is a light-emitting type, it has excellent visibility in a bright place as compared with a liquid crystal display, and has a wide viewing angle. Therefore, it can be used as a display unit of various electric appliances. For example, in order to appreciate TV broadcasting or the like on a large screen, the light emitting device of the present invention may be used in a display portion of a display having a diagonal of 30 inches or more (typically 40 inches or more).

なお、ディスプレイには、パソコン用表示装置、TV放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電気器具の表示部に本発明の発光装置を用いることができる。   The display includes all information display devices such as a personal computer display device, a TV broadcast receiving display device, and an advertisement display device. In addition, the light-emitting device of the present invention can be used for display portions of various electric appliances.

その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、車載用後方確認モニター、テレビ電話、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。これらの電気器具の具体例を図19〜図21に示す。   Such an electric appliance of the present invention includes a video camera, a digital camera, a goggle type display device (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game machine, In-vehicle rear-view confirmation monitor, videophone, portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), image playback device equipped with a recording medium (specifically, a digital video disc (DVD), etc.) A device provided with a display capable of reproducing a recording medium and displaying the image). Specific examples of these electric appliances are shown in FIGS.

図19(A)はディスプレイであり、筐体901、支持台902、表示部903等を含む。本発明の発光装置は表示部903にて用いることができる。なお、本発明の発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。   FIG. 19A illustrates a display, which includes a housing 901, a support base 902, a display portion 903, and the like. The light emitting device of the present invention can be used in the display portion 903. Note that since the light-emitting device of the present invention is a self-luminous type, a backlight is not necessary, and a display portion thinner than a liquid crystal display can be obtained.

図19(B)はビデオカメラであり、本体911、表示部912、音声入力部913、操作スイッチ914、バッテリー915、受像部916等を含む。本発明の発光装置は表示部912にて用いることができる。   FIG. 19B shows a video camera, which includes a main body 911, a display portion 912, an audio input portion 913, operation switches 914, a battery 915, an image receiving portion 916, and the like. The light emitting device of the present invention can be used in the display portion 912.

図19(C)はヘッドマウントディスプレイの一部(右片側)であり、本体921、信号ケーブル922、頭部用の固定バンド923、表示部924、光学系925、表示装置926等を含む。本発明の発光装置は表示装置926にて用いることができる。   FIG. 19C shows a part (right side) of the head mounted display, which includes a main body 921, a signal cable 922, a head fixing band 923, a display portion 924, an optical system 925, a display device 926, and the like. The light-emitting device of the present invention can be used in the display device 926.

図19(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)
であり、本体931、記録媒体(DVD等)932、操作スイッチ933、表示部(a)934、表示部(b)935等を含む。表示部(a)934は主として画像情報を表示し、表示部(b)935は主として文字情報を表示するが、本発明の発光装置はこれら表示部(a)934、表示部(b)935にて用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
FIG. 19D shows an image playback device (specifically a DVD playback device) provided with a recording medium.
A main body 931, a recording medium (DVD or the like) 932, an operation switch 933, a display unit (a) 934, a display unit (b) 935, and the like. The display portion (a) 934 mainly displays image information, and the display portion (b) 935 mainly displays character information. The light emitting device of the present invention is displayed on the display portion (a) 934 and the display portion (b) 935. Can be used. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.

図19(E)はゴーグル型発光装置(ヘッドマウントディスプレイ)であり、本体941、表示部942、アーム部943を含む。本発明の発光装置は表示部942にて用いることができる。   FIG. 19E illustrates a goggle type light emitting device (head mounted display), which includes a main body 941, a display portion 942, and an arm portion 943. The light emitting device of the present invention can be used in the display portion 942.

図19(F)はパーソナルコンピュータであり、本体951、筐体952、表示部953、キーボード954等を含む。本発明の発光装置は表示部953にて用いることができる。   FIG. 19F illustrates a personal computer, which includes a main body 951, a housing 952, a display portion 953, a keyboard 954, and the like. The light emitting device of the present invention can be used in the display portion 953.

なお、将来的に有機層の材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。   If the emission luminance of the material of the organic layer is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.

また、上記電気器具はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機層の材料の応答速度は非常に高いため、本発明の発光装置は動画表示に好ましい。   In addition, the electric appliances often display information distributed through electronic communication lines such as the Internet or CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the material of the organic layer is very high, the light emitting device of the present invention is preferable for displaying moving images.

図20(A)は携帯電話であり、表示用パネル1001、操作用パネル1002、接続部1003、表示部1004、音声出力部1005、操作スイッチ1006、電源スイッチ1007、音声入力部1008、アンテナ1009を含む。
本発明の発光装置は表示部1004にて用いることができる。なお、表示部1004は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
FIG. 20A illustrates a mobile phone, which includes a display panel 1001, an operation panel 1002, a connection portion 1003, a display portion 1004, an audio output portion 1005, an operation switch 1006, a power switch 1007, an audio input portion 1008, and an antenna 1009. Including.
The light emitting device of the present invention can be used in the display portion 1004. Note that the display portion 1004 can reduce power consumption of the mobile phone by displaying white characters on a black background.

図20(B)は音響再生装置、具体的にはカーオーディオであり、本体1011、表示部1012、操作スイッチ1013、操作スイッチ1014を含む。本発明の発光装置は表示部1012にて用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部1014は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。   FIG. 20B illustrates a sound reproduction device, specifically a car audio, which includes a main body 1011, a display portion 1012, an operation switch 1013, and an operation switch 1014. The light emitting device of the present invention can be used in the display portion 1012. Moreover, although the vehicle-mounted audio is shown in the present embodiment, it may be used for a portable or household sound reproducing device. Note that the display unit 1014 can reduce power consumption by displaying white characters on a black background. This is particularly effective in a portable sound reproducing apparatus.

図20(C)はデジタルカメラであり、本体1021、表示部(A)1022、接眼部1023、操作スイッチ1024、表示部(B)1025、バッテリー1026を含む。本発明の発光装置は、表示部(A)1022、表示部(B)1025にて用いることができる。また、表示部(B)1025を、主に操作用パネルとして用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えることができる。   FIG. 20C illustrates a digital camera, which includes a main body 1021, a display portion (A) 1022, an eyepiece portion 1023, operation switches 1024, a display portion (B) 1025, and a battery 1026. The light-emitting device of the present invention can be used in the display portion (A) 1022 and the display portion (B) 1025. In addition, when the display portion (B) 1025 is mainly used as an operation panel, power consumption can be suppressed by displaying white characters on a black background.

図21(A)は車載用後方確認モニターであり、本体3201、表示部3202、車との接続部3203、中継ケーブル3204、カメラ3205、鏡3206等を含む。本発明の発光装置は表示部3202に適用することができる。本願では、鏡3206に表示部3202が内臓されているものを示したが、鏡と表示部が分離しているものでもよい。   FIG. 21A shows a vehicle rearward confirmation monitor, which includes a main body 3201, a display portion 3202, a connection portion 3203 with a car, a relay cable 3204, a camera 3205, a mirror 3206, and the like. The light emitting device of the present invention can be applied to the display portion 3202. In the present application, the mirror 3206 includes the display unit 3202, but the mirror and the display unit may be separated.

図21(B)はテレビ電話であり、本体3301、表示部3302、受像部3303、キーボード3304、操作スイッチ3305、受話器3306、等を含む。本発明の発光装置は表示部3303に適用することができる。   FIG. 21B illustrates a videophone, which includes a main body 3301, a display portion 3302, an image receiving portion 3303, a keyboard 3304, operation switches 3305, a receiver 3306, and the like. The light emitting device of the present invention can be applied to the display portion 3303.

図21(C)はカーナビゲーションであり、本体3401、表示部3402、操作スイッチ3403等を含む。本発明の発光装置は表示部3402に適用することができる。表示部3402には、道等の絵図が示されることとなる。   FIG. 21C illustrates a car navigation system including a main body 3401, a display portion 3402, operation switches 3403, and the like. The light emitting device of the present invention can be applied to the display portion 3402. The display unit 3402 displays a picture such as a road.

図21(D)は電子手帳であり、本体3501、表示部3502、操作スイッチ3503、電子ペン3504等を含む。本発明の発光装置は表示部3502に適用することができる。   FIG. 21D illustrates an electronic notebook, which includes a main body 3501, a display portion 3502, an operation switch 3503, an electronic pen 3504, and the like. The light emitting device of the present invention can be applied to the display portion 3502.

本実施例にて示した携帯型の電気装置においては、消費電力を低減するための方法としては、外部の明るさを感知するセンサ部を設け、暗い場所で使用する際には、表示部の輝度を落とすなどの機能を付加するなどといった方法が挙げられる。   In the portable electric device shown in this embodiment, as a method for reducing power consumption, a sensor unit that senses external brightness is provided, and when used in a dark place, For example, there is a method of adding a function such as reducing brightness.

以上の様に、本発明の発光装置の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例1〜実施例8に示したいずれの構成を適用しても良い。   As described above, the applicable range of the light-emitting device of the present invention is so wide that the light-emitting device can be used for electric appliances in various fields. Moreover, you may apply any structure shown in Example 1- Example 8 to the electric appliance of a present Example.

本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の断面図Sectional view of light-emitting device of the present invention 本発明の発光装置の陰極表面拡大図Enlarged view of cathode surface of light emitting device of the present invention 本発明の発光装置の上面図Top view of the light emitting device of the present invention 本発明の他の発光装置の上面図Top view of another light emitting device of the present invention 凹部の断面形状を示す図The figure which shows the cross-sectional shape of a recessed part 本発明の発光装置の断面図Sectional view of light-emitting device of the present invention 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention 本発明の発光装置の作製工程を示す図FIG. 5 shows a manufacturing process of a light-emitting device of the present invention. 本発明の発光装置の断面図Sectional view of light-emitting device of the present invention 本発明のパッシブ型発光装置の断面図Sectional view of the passive light emitting device of the present invention 本発明の電気器具を示す図The figure which shows the electric appliance of this invention 本発明の電気器具を示す図The figure which shows the electric appliance of this invention 本発明の電気器具を示す図The figure which shows the electric appliance of this invention 発光装置の断面図Cross section of light emitting device

Claims (7)

基板上に形成された第1のTFT及び第2のTFTを有する画素部を具備し、
前記画素部が形成された領域の前記基板に設けられた第1の凹部、第2の凹部、及び第3の凹部と、
前記第1の凹部、前記第2の凹部、及び前記第3の凹部の形状に沿って、それぞれ形成された凹部の形状を有する第1の金属膜、凹部の形状を有する第2の金属膜、及び凹部の形状を有する第3の金属膜と、
前記第1の金属膜の凹部、前記第2の金属膜の凹部、及び前記第3の金属膜の凹部を充填するよう塗布法により形成された下地膜と、
前記下地膜上に形成された前記第1のTFT、及び前記第2のTFTと、
前記第1のTFT、及び前記第2のTFT上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第1のTFTの領域に形成された第1のコンタクトホール、並びに前記第2のTFTの領域に形成された第2のコンタクトホール及び第3のコンタクトホールと、
前記第1のコンタクトホールを介して、前記第1のTFTと電気的に接続された発光素子とを有し、
前記発光素子は陽極と、陰極と、前記陽極及び前記陰極に挟まれた有機層とを有し、
前記第1の凹部、前記第2の凹部、及び前記第3の凹部は、前記発光素子と重ならず、かつそれぞれ前記層間絶縁膜を介して前記第1のコンタクトホール、前記第2のコンタクトホール、及び前記第3のコンタクトホールに重なって配置されていることを特徴とする発光装置。
A pixel portion having a first TFT and a second TFT formed on a substrate;
A first recess, a second recess, and a third recess provided in the substrate in a region where the pixel portion is formed;
A first metal film having a recess shape formed along the shapes of the first recess, the second recess, and the third recess, respectively , a second metal film having a recess shape , And a third metal film having a concave shape ,
A base film formed by a coating method so as to fill the recesses of the first metal film, the recesses of the second metal film, and the recesses of the third metal film;
The first TFT and the second TFT formed on the base film;
An interlayer insulating film formed on the first TFT and the second TFT;
A first contact hole formed in the interlayer insulating film, formed in the region of the first TFT, and a second contact hole and a third contact hole formed in the region of the second TFT;
A light emitting element electrically connected to the first TFT through the first contact hole;
The light-emitting element has an anode, a cathode, and an organic layer sandwiched between the anode and the cathode,
The first concave portion, the second concave portion, and the third concave portion do not overlap with the light emitting element, and the first contact hole and the second contact hole are respectively interposed through the interlayer insulating film. And a light emitting device arranged to overlap with the third contact hole.
請求項1において、
前記第1の凹部、前記第2の凹部、及び前記第3の凹部の深さは25〜200μmであって、
前記第1の金属膜、前記第2の金属膜、及び前記第3の金属膜は、W、Ta、Ag、Ti、Al、Cu、Pdの単体または合金からなることを特徴とする発光装置。
In claim 1,
The depths of the first recess, the second recess, and the third recess are 25 to 200 μm,
The light emitting device, wherein the first metal film, the second metal film, and the third metal film are made of W, Ta, Ag, Ti, Al, Cu, or Pd alone or an alloy.
基板上に形成された第1のTFT及び第2のTFTを有する画素部と、前記基板上に形成された第3のTFTを有する駆動回路部とを具備し、
前記画素部が形成された領域の前記基板に設けられた第1の凹部、第2の凹部、及び第3の凹部と、前記駆動回路部が形成された領域の前記基板に設けられた第4の凹部と、
前記第1の凹部、前記第2の凹部、前記第3の凹部、及び前記第4の凹部の形状に沿って、それぞれ形成された凹部の形状を有する第1の金属膜、凹部の形状を有する第2の金属膜、凹部の形状を有する第3の金属膜、及び凹部の形状を有する第4の金属膜と、
前記第1の金属膜の凹部、前記第2の金属膜の凹部、前記第3の金属膜の凹部、及び前記第4の金属膜の凹部を充填するように塗布法により形成された下地膜と、
前記下地膜上に形成された前記第1のTFT、前記第2のTFT、及び前記第3のTFTと、
前記第1のTFT、前記第2のTFT、及び前記第3のTFT上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記第1のTFTの領域に形成された第1のコンタクトホール、前記第2のTFTの領域に形成された第2のコンタクトホール及び第3のコンタクトホール、並びに前記第3のTFTの領域に形成された第4のコンタクトホールと、
前記第1のコンタクトホールを介して、前記第1のTFTと電気的に接続された発光素子とを有し、
前記発光素子は陽極と、陰極と、前記陽極及び前記陰極に挟まれた有機層とを有し、
前記第1の凹部、前記第2の凹部、前記第3の凹部、及び前記第4の凹部は、前記発光素子と重ならず、かつそれぞれ前記層間絶縁膜を介して前記第1のコンタクトホール、前記第2のコンタクトホール、前記第3のコンタクトホール、及び前記第4のコンタクトホールに重なって配置されていることを特徴とする発光装置。
A pixel portion having a first TFT and a second TFT formed on a substrate, and a drive circuit portion having a third TFT formed on the substrate;
A first recess, a second recess, and a third recess provided in the substrate in the region where the pixel portion is formed, and a fourth provided in the substrate in the region where the drive circuit portion is formed. A recess of
A first metal film having a recess shape formed along the shapes of the first recess, the second recess, the third recess, and the fourth recess, respectively, and having a recess shape. A second metal film, a third metal film having a concave shape, and a fourth metal film having a concave shape ;
A base film formed by a coating method so as to fill the recesses of the first metal film, the recesses of the second metal film , the recesses of the third metal film, and the recesses of the fourth metal film; ,
The first TFT, the second TFT, and the third TFT formed on the base film;
An interlayer insulating film formed on the first TFT, the second TFT, and the third TFT;
A first contact hole formed in the interlayer insulating film and formed in the region of the first TFT, a second contact hole and a third contact hole formed in the region of the second TFT, and the A fourth contact hole formed in the region of the third TFT;
A light emitting element electrically connected to the first TFT through the first contact hole;
The light-emitting element has an anode, a cathode, and an organic layer sandwiched between the anode and the cathode,
The first concave portion, the second concave portion, the third concave portion, and the fourth concave portion do not overlap with the light emitting element, and the first contact hole, respectively, through the interlayer insulating film, A light emitting device, wherein the light emitting device is disposed so as to overlap the second contact hole, the third contact hole, and the fourth contact hole.
基板上に形成された第1のTFT及び第2のTFTを有する画素部と、前記基板上に形成された第3のTFTを有する駆動回路部と、外部入力端子部とを具備し、A pixel portion having a first TFT and a second TFT formed on a substrate; a drive circuit portion having a third TFT formed on the substrate; and an external input terminal portion.
前記画素部が形成された領域の前記基板に設けられた第1の凹部、第2の凹部、及び第3の凹部と、前記駆動回路部が形成された領域の前記基板に設けられた第4の凹部と、前記外部入力端子部が形成された領域の前記基板に設けられた第5の凹部と、A first recess, a second recess, and a third recess provided in the substrate in the region where the pixel portion is formed, and a fourth provided in the substrate in the region where the drive circuit portion is formed. And a fifth recess provided in the substrate in the region where the external input terminal portion is formed,
前記第1の凹部、前記第2の凹部、前記第3の凹部、前記第4の凹部、及び前記第5の凹部の形状に沿って、それぞれ形成された凹部の形状を有する第1の金属膜、凹部の形状を有する第2の金属膜、凹部の形状を有する第3の金属膜、凹部の形状を有する第4の金属膜、及び凹部の形状を有する第5の金属膜と、A first metal film having a recess shape formed along the shapes of the first recess, the second recess, the third recess, the fourth recess, and the fifth recess, respectively. A second metal film having a concave shape, a third metal film having a concave shape, a fourth metal film having a concave shape, and a fifth metal film having a concave shape,
前記第1の金属膜の凹部、前記第2の金属膜の凹部、前記第3の金属膜の凹部、前記第4の金属膜の凹部、及び前記第5の金属膜の凹部を充填するように塗布法により形成された下地膜と、So as to fill the recesses of the first metal film, the recesses of the second metal film, the recesses of the third metal film, the recesses of the fourth metal film, and the recesses of the fifth metal film. A base film formed by a coating method;
前記下地膜上に形成された前記第1のTFT、前記第2のTFT、及び前記第3のTFTと、The first TFT, the second TFT, and the third TFT formed on the base film;
前記第1のTFT、前記第2のTFT、及び前記第3のTFT上に形成された層間絶縁膜と、An interlayer insulating film formed on the first TFT, the second TFT, and the third TFT;
前記層間絶縁膜に形成され、前記第1のTFTの領域に形成された第1のコンタクトホール、前記第2のTFTの領域に形成された第2のコンタクトホール及び第3のコンタクトホール、並びに前記第3のTFTの領域に形成された第4のコンタクトホールと、前記外部入力端子部の領域に形成された第5のコンタクトホールと、を有し、A first contact hole formed in the interlayer insulating film and formed in the region of the first TFT, a second contact hole and a third contact hole formed in the region of the second TFT, and the A fourth contact hole formed in the region of the third TFT, and a fifth contact hole formed in the region of the external input terminal portion;
前記第5のコンタクトホールに形成された配線を用いて外部端子と電気的に接続され、Electrically connected to an external terminal using a wiring formed in the fifth contact hole;
前記第1のコンタクトホールを介して、前記第1のTFTと電気的に接続された発光素子を有し、A light emitting element electrically connected to the first TFT through the first contact hole;
前記発光素子は陽極と、陰極と、前記陽極及び前記陰極に挟まれた有機層とを有し、The light-emitting element has an anode, a cathode, and an organic layer sandwiched between the anode and the cathode,
前記第1の凹部、前記第2の凹部、前記第3の凹部、前記第4の凹部、及び前記第5の凹部は、前記発光素子と重ならず、かつそれぞれ前記層間絶縁膜を介して前記第1のコンタクトホール、前記第2のコンタクトホール、前記第3のコンタクトホール、前記第4のコンタクトホール、及び前記第5のコンタクトホールに重なって配置されていることを特徴とする発光装置。The first concave portion, the second concave portion, the third concave portion, the fourth concave portion, and the fifth concave portion do not overlap with the light emitting element and are respectively interposed through the interlayer insulating film. A light emitting device, wherein the light emitting device is disposed to overlap the first contact hole, the second contact hole, the third contact hole, the fourth contact hole, and the fifth contact hole.
請求項4において、In claim 4,
前記第5のコンタクトホールに形成された配線に接して透明導電膜が設けられていることを特徴とする発光装置。A light-emitting device, wherein a transparent conductive film is provided in contact with a wiring formed in the fifth contact hole.
請求項1乃至請求項5のいずれか一項において、
前記層間絶縁膜上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、前記有機層とを有し、
前記第2の絶縁膜は、隣接する前記有機層を分離するように開口部を有し、
前記開口部は、前記第1の絶縁膜上で前記第2の絶縁膜と前記有機層とが離間するように、前記有機層に向かって広くなり、
前記陰極は、前記第2の絶縁膜の上面及び前記開口部の斜面と、前記第1の絶縁膜上の前記第2の絶縁膜と前記有機層とが離間した領域と、前記有機層の上面とに接して形成され、かつ、前記開口部の斜面と、前記第1の絶縁膜上の前記第2の絶縁膜と前記有機層とが離間した領域と、前記有機層の端部とに囲まれた凸部の形状を有することを特徴とする発光装置。
In any one of Claims 1 thru | or 5,
A first insulating film formed on the interlayer insulating film;
A second insulating film formed on the first insulating film, and the organic layer,
The second insulating film has an opening so as to separate the adjacent organic layers,
The opening widens toward the organic layer such that the second insulating film and the organic layer are separated from each other on the first insulating film,
The cathode includes an upper surface of the second insulating film and a slope of the opening, a region where the second insulating film on the first insulating film is separated from the organic layer, and an upper surface of the organic layer . And is surrounded by a slope of the opening , a region where the second insulating film on the first insulating film is separated from the organic layer, and an end of the organic layer A light emitting device having a shape of a convex portion.
請求項6において、In claim 6,
前記有機層の端部は厚みを有することを特徴とする発光装置。An end portion of the organic layer has a thickness.
JP2008102211A 2001-02-07 2008-04-10 Light emitting device Expired - Fee Related JP4777380B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008102211A JP4777380B2 (en) 2001-02-07 2008-04-10 Light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001031594 2001-02-07
JP2001031594 2001-02-07
JP2008102211A JP4777380B2 (en) 2001-02-07 2008-04-10 Light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002031539A Division JP2002352950A (en) 2001-02-07 2002-02-07 Light-emitting device and manufacturing method

Publications (2)

Publication Number Publication Date
JP2008226849A JP2008226849A (en) 2008-09-25
JP4777380B2 true JP4777380B2 (en) 2011-09-21

Family

ID=39845174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008102211A Expired - Fee Related JP4777380B2 (en) 2001-02-07 2008-04-10 Light emitting device

Country Status (1)

Country Link
JP (1) JP4777380B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019142262A1 (en) * 2018-01-17 2019-07-25 シャープ株式会社 Display device and method for manufacturing same
JP7341798B2 (en) * 2019-08-30 2023-09-11 キヤノン株式会社 Semiconductor devices, light emitting devices, display devices, imaging devices, electronic equipment, lighting devices, and moving objects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302262B2 (en) * 1996-06-10 2002-07-15 ティーディーケイ株式会社 Organic electroluminescence display device and method of manufacturing the same
JP3573393B2 (en) * 1996-12-27 2004-10-06 パイオニア株式会社 Display device
JPH11339958A (en) * 1998-05-22 1999-12-10 Casio Comput Co Ltd Manufacture of electroluminescent element
JP4092827B2 (en) * 1999-01-29 2008-05-28 セイコーエプソン株式会社 Display device
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus

Also Published As

Publication number Publication date
JP2008226849A (en) 2008-09-25

Similar Documents

Publication Publication Date Title
JP4101511B2 (en) Light emitting device and manufacturing method thereof
US7973471B2 (en) Light emitting device comprising transparent protrusion, first and second electrodes and organic layer
US7301279B2 (en) Light-emitting apparatus and method of manufacturing the same
TWI263339B (en) Light emitting device and method for manufacturing the same
JP4373086B2 (en) Light emitting device
US6933184B2 (en) Method of manufacturing semiconductor device
JP5412460B2 (en) Light emitting device
US6734463B2 (en) Semiconductor device comprising a window
US20050197034A1 (en) Process for producing a light emitting device
JP4118602B2 (en) Semiconductor device and manufacturing method thereof
JP4105173B2 (en) Light emitting device
JP2002352950A (en) Light-emitting device and manufacturing method
JP4223218B2 (en) Light emitting device
JP4592989B2 (en) Method for manufacturing light emitting device
JP4777380B2 (en) Light emitting device
JP2005108825A (en) Light emitting apparatus and method of manufacturing the same
JP4090746B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP2002280186A (en) Light emitting device and method for producing it
JP2005135929A (en) Formation method of light emitting device
JP2005196225A (en) Light emitting device and method of manufacturing light emitting device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees