JP4747817B2 - Switch timing control circuit - Google Patents
Switch timing control circuit Download PDFInfo
- Publication number
- JP4747817B2 JP4747817B2 JP2005353929A JP2005353929A JP4747817B2 JP 4747817 B2 JP4747817 B2 JP 4747817B2 JP 2005353929 A JP2005353929 A JP 2005353929A JP 2005353929 A JP2005353929 A JP 2005353929A JP 4747817 B2 JP4747817 B2 JP 4747817B2
- Authority
- JP
- Japan
- Prior art keywords
- turn
- circuit
- mosfet
- level shift
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、スイッチタイミング制御回路に係り、特に、スイッチ素子のオンオフタイミングを制御するうえで好適なスイッチタイミング制御回路に関する。 The present invention relates to a switch timing control circuit, and more particularly to a switch timing control circuit suitable for controlling on / off timing of a switch element.
従来から、直流電力の変換を行うDC−DCコンバータなどを構成する一対のMOSFETなどに用いられるスイッチ素子のオンオフタイミングを制御するための回路が知られている(例えば、特許文献1参照)。この回路において、一対のスイッチ素子は、DC−DCコンバータによる直流電力変換を実現すべく、所定の規則に従って設定したデューティ比で互いに反転動作される。また、この回路は、所定の規則に従ってデューティ比が設定された後、一対のスイッチ素子のうちDC−DCコンバータの出力電圧を決定するために設けられたスイッチ素子(メインスイッチ素子)のターンオンを遅らせることにより、両スイッチ素子が同時にオンされないデッドタイムを設けることとしている。このため、同時オンに起因した一対のスイッチ素子を貫通する貫通電流の流通を防止することができ、これにより、貫通電流の流通に起因したスイッチ素子や回路の破壊を防止することが可能となっている。
しかしながら、上記従来の技術の如くメインスイッチのターンオンを遅らせるものとすると、設定したデューティオン時間が短くなるため、デューティ比を再調整することが必要となる。かかる構成においては、デッドタイムの制御を行うごとにデューティ比の再調整が必要となるため、スイッチ素子のフィードフォワード制御やフィードバック制御を行ううえでその制御特性が低下してしまう。 However, if the turn-on of the main switch is delayed as in the prior art, the set duty-on time is shortened, and it is necessary to readjust the duty ratio. In such a configuration, since the duty ratio needs to be readjusted every time the dead time is controlled, the control characteristics are deteriorated when the feedforward control and the feedback control of the switch element are performed.
本発明は、上述の点に鑑みてなされたものであり、デッドタイムを設けることに伴うデューティ比の再調整を不要としたスイッチタイミング制御回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a switch timing control circuit that eliminates the need for readjustment of the duty ratio associated with providing a dead time.
上記の目的は、互いに同期するランプ波とパルス波とを出力可能な波形生成手段と、前記波形生成手段により出力された前記ランプ波の波形と前記パルス波の波形とを比較すると共に、該比較結果に基づいて一方のスイッチ素子をオンオフ制御する信号を出力する第1のコンパレータと、を備えるスイッチタイミング制御回路であって、前記波形生成手段により出力された前記ランプ波及び前記パルス波のうち何れか一方のレベルを変化させるレベルシフト手段と、前記ランプ波及びパルス波のうち前記レベルシフト手段によりレベルシフトされた一方の波形とレベルシフトされなかった他方の波形とを比較すると共に、該比較結果に基づいて前記一方のスイッチ素子に対して反転動作する他方のスイッチ素子をオンオフ制御する信号を出力する第2のコンパレータと、スイッチタイミングの設定を行うべく、前記レベルシフト手段によるレベルシフトの量を制御するシフト量制御手段と、を備えるスイッチタイミング制御回路により達成される。 The object is to compare the waveform generating means capable of outputting a ramp wave and a pulse wave synchronized with each other, the waveform of the ramp wave output from the waveform generating means and the waveform of the pulse wave, and the comparison A switch timing control circuit comprising: a first comparator that outputs a signal for controlling on / off of one of the switch elements based on a result, wherein any one of the ramp wave and the pulse wave output by the waveform generating means The level shift means for changing one of the levels is compared with one waveform of the ramp wave and pulse wave that has been level-shifted by the level shift means and the other waveform that has not been level-shifted. Based on the above, outputs a signal for on / off control of the other switch element that performs an inversion operation with respect to the one switch element. A second comparator that, in order to set the switch timing is achieved by switching the timing control circuit and a shift amount control means for controlling the amount of level shifting by the level shift means.
この態様の発明において、互いに同期するランプ波とパルス波との比較結果に基づいて一方のスイッチ素子がオンオフ制御される。また、ランプ波及びパルス波のうちレベルシフトされた一方とレベルシフトされなかった他方との比較結果に基づいて上記一方のスイッチ素子に対して反転動作する他方のスイッチ素子がオンオフ制御される。この他方のスイッチ素子のオンオフ制御の際、そのスイッチタイミングは、ランプ波又はパルス波のレベルシフト量に対応したものに設定される。かかる構成においては、互いに反転動作する一対のスイッチ素子のうち上記一方のスイッチ素子のターンオフ・ターンオンのタイミングを変えることなく、上記他方のスイッチ素子のターンオン・ターンオフのタイミングのみを自由に設定することができる。従って、上記一方のスイッチ素子が出力値を決定するために設けられたスイッチ素子であれば、貫通電流の防止のためすなわちデッドタイムを設けるためにその一方のスイッチ素子のターンオンが遅れたり或いはターンオフが進んだりすることは回避されるので、デッドタイムを設けることに伴う所望の出力値を得るためのデューティ比の再調整を不要とすることができる。 In the invention of this aspect, one switch element is ON / OFF controlled based on the comparison result between the ramp wave and the pulse wave synchronized with each other. On the other hand, the other switch element that performs the inversion operation with respect to the one switch element is controlled based on the comparison result between one of the ramp wave and the pulse wave that has been level-shifted and the other that has not been level-shifted. In the on / off control of the other switch element, the switch timing is set to correspond to the level shift amount of the ramp wave or pulse wave. In such a configuration, it is possible to freely set only the turn-on / turn-off timing of the other switch element without changing the turn-off / turn-on timing of the one switch element among the pair of switch elements that perform an inversion operation. it can. Therefore, if the one switch element is provided to determine the output value, the turn-on of the one switch element is delayed or turned off in order to prevent a through current, that is, to provide a dead time. Since advancement is avoided, readjustment of the duty ratio for obtaining a desired output value accompanying the provision of dead time can be eliminated.
尚、上記したスイッチタイミング制御回路において、前記他方のスイッチ素子は、ターンオンのタイミング及びターンオフのタイミングをそれぞれ遅らせることもまた進めることも可能である。 In the above switch timing control circuit, the other switch element can delay or advance the turn-on timing and the turn-off timing, respectively.
また、上記したスイッチタイミング制御回路において、前記シフト量制御手段は、レベルシフト量をデューティ比に応じたものに制御することとすれば、デューティ比にかかわらず、他方のスイッチ素子のターンオン・ターンオフのタイミングを、一方のスイッチ素子のターンオフ・ターンオンに対して常に同じにすることができる。 In the switch timing control circuit described above, if the shift amount control means controls the level shift amount according to the duty ratio, the other switch element can be turned on / off regardless of the duty ratio. The timing can always be the same for the turn-off and turn-on of one switch element.
また、上記したスイッチタイミング制御回路において、前記シフト量制御手段は、レベルシフト量を、前記他方のスイッチ素子のターンオン又はターンオフのタイミングが前記一方のスイッチ素子のターンオフ又はターンオンのタイミングに対して最適となるように制御することとするのがよい。 Further, in the switch timing control circuit described above, the shift amount control means sets the level shift amount so that the turn-on or turn-off timing of the other switch element is optimal with respect to the turn-off or turn-on timing of the one switch element. It is good to control so that it may become.
また、上記したスイッチタイミング制御回路において、前記シフト量制御手段は、レベルシフト量を、予め定められたスイッチ素子における貫通電流又はリカバリー電流とレベルシフト量との対応関係に基づいて決定される該貫通電流又はリカバリー電流に応じたものに制御することとすれば、互いに反転動作する一対のスイッチ素子に所定電流以上の貫通電流が流れるのを防止することができ、或いは、そのスイッチに所定電流以上のリカバリー電流が流れるのを防止することができる。 In the above switch timing control circuit, the shift amount control means determines the level shift amount based on a predetermined relationship between the through current or recovery current in the switch element and the level shift amount. By controlling the current according to the current or the recovery current, it is possible to prevent a through current of a predetermined current or more from flowing through a pair of switch elements that are reversed to each other, or to the switch that has a current of a predetermined current or higher. It is possible to prevent a recovery current from flowing.
更に、上記したスイッチタイミング制御回路において、前記シフト量制御手段は、レベルシフト量を、サージ電圧が最小となるように制御することとすれば、互いに反転動作する一対のスイッチ素子のスイッチ動作に起因して発生するサージ電圧を抑えることができる。 Furthermore, in the switch timing control circuit described above, if the shift amount control means controls the level shift amount so that the surge voltage is minimized, the shift amount control means is caused by the switch operation of a pair of switch elements that are inverted with respect to each other. Thus, the surge voltage generated can be suppressed.
本発明によれば、デッドタイムを設けることに伴う所望の出力値を得るためのデューティ比の再調整を不要とすることができる。 According to the present invention, it is possible to eliminate the need for readjustment of the duty ratio to obtain a desired output value accompanying the provision of the dead time.
以下、図面を用いて、本発明の具体的な実施の形態について説明する。 Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の第1実施例であるスイッチタイミング制御回路10を備えるシステムの構成図を示す。図2は、本実施例のスイッチタイミング制御回路10の要部構成図を示す。また、図3は、本実施例のシステムの要部の回路図を示す。本実施例のシステムは、例えば車両などに搭載される、電源電圧を降圧するための降圧型DC−DCコンバータを制御するシステムである。
FIG. 1 shows a configuration diagram of a system including a switch
図1に示す如く、本実施例のシステムは、DC−DCコンバータ12を備えている。DC−DCコンバータ12は、車両の有する発電機などで生成された電力を蓄えるキャパシタや例えば12ボルトや300ボルトなどの電圧を有するバッテリなどの2つの充放電手段の間に設けられており、入力側の充放電手段から入力される直流電力Vinを降圧してその降圧した電力Voutを出力側の充放電手段へ出力する直流−直流電圧変換器である。
As shown in FIG. 1, the system of this embodiment includes a DC-
DC−DCコンバータ12は、インダクタンスLのコイル14と、半導体から構成された一対のスイッチング素子16,18と、を備えている。コイル14は、上記した2つの充放電手段の間に設けられている。また、一対のスイッチング素子16,18は、直列接続された2つのMOSFETからなり、MOSFET16は、その一端が入力側充放電手段に接続されかつ他端がコイル14の一端に接続され、MOSFET18は、その一端がコイル14の一端に接続されかつ他端が接地されたものとなっている。すなわち、コイル14の一端は、MOSFET16とMOSFET18との接続点に接続されている。また、コイル14の他端は、出力側充放電手段に接続されている。
The DC-
MOSFET16,18には、そのソース−ドレイン間にボディダイオード20,22が形成されている。MOSFET16のボディダイオード20は、コイル14の一端側すなわちMOSFET18側から入力側充放電手段へ向かう方向を順方向とする寄生ダイオードである。また、MOSFET18のボディダイオード22は、接地側からコイル14の一端側すなわちMOSFET16側へ向かう方向を順方向とする寄生ダイオードである。
MOSFET16及びMOSFET18の各ゲートには、それらのMOSFET16,18をそれぞれスイッチング駆動する上記したスイッチタイミング制御回路10が接続されている。スイッチタイミング制御回路10は、後に詳述する如く、入力側充放電手段から出力側充放電手段への降圧変換を実施すべく、DC−DCコンバータ12のMOSFET16とMOSFET18とを互いに反転動作させる。この際には、スイッチタイミング制御回路10からMOSFET16,18へ駆動信号Vg1,Vg2が供給される。
Each of the gates of the
スイッチタイミング制御回路10には、PWM回路24が接続されている。PWM回路24は、図3に示す如く、一端が5ボルト電源に接続する電流源100と、一端が接地された電流源102と、電流源100と電流源102との間に直列接続された電流源100側から電流源102側へ向かう方向を順方向とするダイオード104,106と、そのダイオード104,106に並列接続する、電流源100と電流源102との間に直列接続された電流源100側から電流源102側へ向かう方向を順方向とするダイオード108,110と、ダイオード104とダイオード106との接点と接地点とに接続するコンデンサ112と、ダイオード108とダイオード110との接点に接続する抵抗114と、抵抗114と2.5ボルト電源とに接続する抵抗116と、反転入力端子がダイオード104とダイオード106との接点に接続され、非反転入力端子が抵抗114と抵抗116との接点に接続されたコンパレータ118と、を備えている。
A
PWM回路24の電流源100には、所定の傾きで増加しかつ減少する波形(ランプ波)jを増加させるべき時間(立ち上がり時間)Tonに応じた電流量を有する電流Ion(=C・V/Ton)が流通し、また、電流源102には、ランプ波jを減少させるべき時間(立ち下がり時間)Toffに応じた電流量を有する電流Ioff(=C・V/Toff)が流通する。PWM回路24は、ランプ波jを出力すると共に、そのランプ波jと同期しかつそのランプ波jの増加時にハイとなり減少時にローとなるパルス波cを出力するための回路である。PWM回路24は、ダイオード104とダイオード106との接点からランプ波jを出力し、抵抗114と抵抗116との接点との接点からパルス波cを出力する。PWM回路24の出力は、スイッチタイミング制御回路10に入力される。尚、Cはコンデンサ112の容量であり、Vはランプ波jのピークtoピーク電圧である。
The
スイッチタイミング制御回路10には、また、調整回路26が接続されている。調整回路26は、MOSFET18のターンオン・ターンオフをそれぞれ、MOSFET16のターンオフ・ターンオンを基準として遅らせるか進めるかを設定すると共に、更に、ターンオン・ターンオフそれぞれのタイミングを調整するための回路である。調整回路26の出力は、スイッチタイミング制御回路10に入力される。
An
図2に示す如く、スイッチタイミング制御回路10は、コンパレータ28を備えている。コンパレータ28の反転入力端子及び非反転入力端子には、PWM回路24が接続されており、その反転入力端子にはPWM回路24のランプ波出力jが入力されると共に、非反転入力端子にはPWM回路24のパルス波出力cが入力される。また、コンパレータ28の出力端子には、上記したDC−DCコンバータ12のMOSFET16のゲートが接続されている。コンパレータ28は、入力端子に入力されたランプ波jとパルス波cとの波形を比較すると共に、その比較結果に応じた、MOSFET16を駆動する駆動信号Vg1を出力する。
As shown in FIG. 2, the switch
スイッチタイミング制御回路10は、また、レベルシフト回路30,32を備えている。レベルシフト回路30,32には共に、PWM回路24が接続されており、PWM回路24のランプ波出力jが入力される。図3に示す如く、レベルシフト回路30は、一端が5ボルト電源に接続する電流源120と、電流源120の他端に接続する抵抗122と、を備えている。また、レベルシフト回路32は、一端が接地された電流源124と、電流源124の他端に接続する抵抗126と、を備えている。PWM回路24のランプ波jは、抵抗122と抵抗126との接点に入力される。
The switch
レベルシフト回路30,32には共に、また、上記した調整回路26が接続されている。調整回路26には、DC−DCコンバータ12の一対のMOSFET16,18を貫通して流れる貫通電流を検出する貫通電流検出回路、及び、それらMOSFET16,18のオンとオフとの切替時にボディダイオード20,22に流れるリカバリー電流を検出するリカバリー電流検出回路が接続されている。調整回路26は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいて、MOSFET18のターンオン・ターンオフそれぞれのタイミングを適宜調整すべく、レベルシフト回路30,32によるレベルシフト量を決定し、そのレベルシフトを実現させるための指令信号をレベルシフト回路30,32へ供給する。
Both the
レベルシフト回路30の電流源120には、調整回路26からの指令により、ランプ波jをレベル変化(レベルアップ)させるべきレベルシフト量ΔVonに応じた電流量を有する電流Ion´が流通し、また、電流源124には、調整回路26からの指令により、ランプ波jをレベル変化(レベルダウン)させるべきレベルシフト量ΔVoffに応じた電流量を有する電流Ioff´が流通する。レベルシフト回路30は、PWM回路24から入力されたランプ波jの波形を調整回路26からの指令に従ってレベルアップさせた波形aを、電流源120と抵抗122との接点から出力する。また、レベルシフト回路32は、PWM回路24から入力されたランプ波jの波形を調整回路26からの指令に従ってレベルダウンさせた波形bを、電流源124と抵抗126との接点から出力する。
The current source 120 of the
レベルシフト回路30の出力には、コンパレータ34の反転入力端子及びコンパレータ36の非反転入力端子が接続されている。コンパレータ34の非反転入力端子には、PWM回路24の出力するパルス波cを所定電圧(例えば2.5ボルト)を基準にして反転する反転回路38が接続されており、パルス波cを反転したパルス波dが入力される。コンパレータ34は、入力端子に入力したランプ波jをレベルアップさせたランプ波aとパルス波cを反転したパルス波dとの波形を比較すると共に、その比較結果に応じた信号eを出力する。また、コンパレータ36の反転入力端子には、PWM回路24が接続されており、パルス波cが入力される。コンパレータ36は、入力端子に入力したランプ波jをレベルアップさせたランプ波aとパルス波cとの波形を比較すると共に、その比較結果に応じた信号fを出力する。
The output of the
また、レベルシフト回路32の出力には、コンパレータ40の非反転入力端子及びコンパレータ42の反転入力端子が接続されている。コンパレータ40の反転入力端子には、PWM回路24が接続されており、パルス波cが入力される。コンパレータ40は、入力端子に入力したランプ波jをレベルダウンさせたランプ波bとパルス波cとの波形を比較すると共に、その比較結果に応じた信号gを出力する。また、コンパレータ42の非反転入力端子には、上記の反転回路38が接続されており、パルス波cを反転したパルス波dが入力される。コンパレータ42は、入力端子に入力したランプ波jをレベルダウンさせたランプ波bとパルス波cを反転したパルス波dとの波形を比較すると共に、その比較結果に応じた信号hを出力する。
The output of the
コンパレータ34の出力にはAND回路44が、コンパレータ36の出力にはAND回路46が、コンパレータ40の出力にはAND回路48が、また、コンパレータ42の出力にはAND回路50が、それぞれ接続されている。AND回路44はNOT回路52を介して、また、AND回路46は直接に、上記の調整回路26に接続されている。調整回路26は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいて設定したMOSFET18のターンオンを基準から遅らせるか進めるかに応じた指令信号mをAND回路44,46へ向けて供給する。具体的には、MOSFET18のターンオンを遅らせる場合には指令信号mとしてロー信号を出力し、一方、MOSFET18のターンオンを進める場合には指令信号mとしてハイ信号を出力する。
An AND
また、AND回路48はNOT回路54を介して、また、AND回路50は直接に、上記の調整回路26に接続されている。調整回路26は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいて設定したMOSFET18のターンオフを基準から遅らせるか進めるかに応じた指令信号nをAND回路48,50へ向けて供給する。具体的には、MOSFET18のターンオフを進める場合には指令信号nとしてロー信号を出力し、一方、MOSFET18のターンオフを遅らせる場合には指令信号nとしてハイ信号を出力する。
The AND
AND回路44の出力及びAND回路46の出力にはOR回路56が、また、AND回路48の出力及びAND回路50の出力にはOR回路58が、それぞれ接続されている。OR回路56の出力にはNOT回路60とAND回路62とからなる立ち上がりエッジ検出回路64が、また、OR回路58の出力にはNOT回路66とNOR回路68とからなる立ち下がりエッジ検出回路70が、それぞれ接続されている。立ち上がりエッジ検出回路64は、OR回路56の出力の立ち上がりエッジを出力する。また、立ち下がりエッジ検出回路70は、OR回路58の出力の立ち下がりエッジを出力する。
An OR
立ち上がりエッジ検出回路64の出力にはSRフリップフロップ回路72のセット端子が、また、立ち下がりエッジ検出回路70の出力にはSRフリップフロップ回路72のリセット端子が、それぞれ接続されている。SRフリップフロップ回路72は、立ち上がりエッジ検出回路64の出力kがローからハイへ切り替わった際にセットされ、以後ハイ信号を出力し、立ち下がりエッジ検出回路70の出力lがローからハイへ切り替わった際にリセットされ、以後ロー信号を出力する。SRフリップフロップ回路72の出力には、上記したDC−DCコンバータ12のMOSFET18のゲートが接続されている。SRフリップフロップ回路72は、セット入力及びリセット入力に応じた、MOSFET18を駆動する駆動信号Vg2を出力する。
The set terminal of the SR flip-
次に、本実施例のシステムの動作について説明する。 Next, the operation of the system of this embodiment will be described.
本実施例のシステムにおいて、DC−DCコンバータ12による直流電力変換を実現する場合には、まず、入力側充放電手段や出力側充放電手段の状態(電圧など)が検知されて、その状態に応じたDC−DCコンバータ12の一対のMOSFET16,18のデューティ比が設定される。そして、PWM回路24は、その設定されたデューティ比に基づいたオンデューティをランプ波の波形レベルが増加する立ち上がり時間Tonに設定し、また、その設定されたデューティ比に基づいたオフデューティをランプ波の波形レベルが減少する立ち下がり時間Toffに設定した後に、その波形を有するランプ波jを出力すると共に、そのランプ波jと同期するパルス波cを出力する。尚、デューティ比は、以後、フィードフォワード制御やフィードバック制御によって調整される。
In the system of the present embodiment, when the DC power conversion by the DC-
スイッチタイミング制御回路10は、PWM回路24から出力された上記のランプ波j及びパルス波cを入力して、コンパレータ28においてそのランプ波jとパルス波cとの波形を比較する。コンパレータ28は、ランプ波jの波形レベルがパルス波cの波形レベルよりも低いときはMOSFET16をオンさせる駆動信号Vg1を、また、ランプ波jの波形レベルがパルス波cの波形レベルよりも高いときはMOSFET16をオフさせる駆動信号Vg1を、そのMOSFET16のゲートへ供給する。MOSFET16は、スイッチタイミング制御回路10のコンパレータ28からの駆動信号Vg1に従ってスイッチング駆動される。
The switch
また、スイッチタイミング制御回路10は、PWM回路24から出力された上記のランプ波j及びパルス波cを入力して、基本的に上記の駆動信号Vg1と反転した、MOSFET18を駆動させる駆動信号Vg2をそのMOSFET18のゲートへ供給する。MOSFET18は、スイッチタイミング制御回路10のコンパレータ28からの駆動信号Vg2に従ってスイッチング駆動される。
Further, the switch
かかる構成によれば、一対のMOSFET16,18を互いに反転動作させつつ所定のデューティ比に従ってオンオフ駆動を行い、すなわち、一方をオン駆動させるときは他方をオフ駆動させ、一方をオフ駆動させるときは他方をオン駆動させつつ、そのオン・オフを所定周期で繰り返すことにより、DC−DCコンバータ12を動作させて、入力側充放電手段と出力側充放電手段との間を同期整流させることができる。従って、本実施例のシステムによれば、DC−DCコンバータ12のスイッチング制御によって入力側充放電手段の電圧を所望のとおり降圧しつつ、入力側充放電手段の有する電力を出力側充放電手段に供給することが可能となっている。
According to such a configuration, the pair of
ところで、一対のMOSFET16,18は上記の如く互いに反転動作するものであるが、両MOSFET16,18を貫通する貫通電流が流れるのを防止して回路破壊を防止するうえでは、それらのMOSFET16,18の同時オンが確実に生じないようにデッドタイムを設けることが有効である。また、MOSFET16,18のオンオフ切替時にボディダイオード20,22にリカバリー電流が流れることによるリカバリー損失を低減させるうえでは、そのリカバリー電流があまり流れないように両MOSFET16,18を同時オンさせることが有効である。
By the way, the pair of
一方、上記したデッドタイムを設ける手法としては、DC−DCコンバータ12の出力電圧を決定するためのMOSFET16のターンオンを遅らせたりターンオフを進めたりすることが考えられる。しかしながら、かかる手法では、MOSFET16のデューティオン時間が短くなるため、一旦設定したデューティ比を再調整することが必要となり、その結果として、DC−DCコンバータ12のフィードフォワード制御やフィードバック制御を行ううえでその制御特性が低下する不都合が生じ得る。
On the other hand, as a method of providing the above-described dead time, it is conceivable to delay the turn-on of the
そこで、本実施例のスイッチタイミング制御回路10においては、DC−DCコンバータ12の有する一対のスイッチ16,18間でのターンオン・ターンオフのタイミングを自由に設定可能とする共に、貫通電流防止のためのデッドタイム生成に伴うデューティ比の再調整を不要にする点に特徴を有している。以下、図4乃至図6を参照して、本実施例の特徴部について説明する。
Therefore, in the switch
図4は、本実施例のスイッチタイミング制御回路10においてDC−DCコンバータ12のターンオン・ターンオフを基準よりも遅らせたり進めたりする手法を説明するための図を示す。図5は、本実施例のシステムにおいてターンオン・ターンオフの所望の遅れ時間や進み時間を実現するために必要なランプ波jの波形のレベルシフト量を決定する手法を説明するための図を示す。また、図6は、本実施例のシステムにおける各部位の動作タイミングチャートを示す。
FIG. 4 is a diagram for explaining a method of delaying or advancing the turn-on / turn-off of the DC-
本実施例のスイッチタイミング制御回路10において、コンパレータ34は、ランプ波jをレベルアップさせたランプ波aとパルス波cを反転したパルス波dとを比較することにより、MOSFET18のターンオンを遅らす信号(ターンオン遅れ信号)eを出力する(図4(A))。コンパレータ36は、ランプ波jをレベルアップさせたランプ波aとパルス波cとを比較することにより、MOSFET18のターンオンを進める信号(ターンオン進み信号)fを出力する(図4(B))。コンパレータ40は、ランプ波jをレベルダウンさせたランプ波bとパルス波cとを比較することにより、MOSFET18のターンオフを進める信号(ターンオフ進み信号)gを出力する(図4(C))。また、コンパレータ42は、ランプ波jをレベルダウンさせたランプ波bとパルス波cを反転したパルス波dとを比較することにより、MOSFET18のターンオフを遅らす信号(ターンオフ遅れ信号)hを出力する(図4(D))。
In the switch
ここで、ランプ波jの立ち上がり時間Ton及び立ち下がり時間Toffは、DC−DCコンバータ12のMOSFET16,18のオンデューティ及びオフデューティに対応するので、ランプ波jの傾きは、そのデューティ比に応じて異なるものとなる。このため、ランプ波jのレベルシフトによってMOSFET18のターンオン・ターンオフのタイミングを適切に設定するためには、ランプ波jの傾きに応じたレベルシフト量ΔVon,ΔVoffを設定することが必要である。同じターンオン・ターンオフタイミングを得るためには、ランプ波jの傾きが急であるほどレベルシフト量ΔVon,ΔVoffを大きくすることが必要である(図5(A)〜図5(D))。
Here, since the rising time Ton and the falling time Toff of the ramp wave j correspond to the on-duty and off-duty of the
図5(E)に示す如く、ランプ波jの立ち上がり区間においては、その波形の傾きはV/Tonであるので、x時間当たりに上昇するレベルΔVriseは次式(1)となる。一方、ランプ波jの立ち下がり区間においては、その波形の傾きはV/Toffであるので、x時間当たりに下降するレベルΔVfallは次式(2)となる。尚、Vは、上記の如く、ランプ波jのピークtoピーク電圧である。 As shown in FIG. 5E, in the rising section of the ramp wave j, the slope of the waveform is V / Ton, so the level ΔVrise that rises per x time is given by the following equation (1). On the other hand, in the falling section of the ramp wave j, since the slope of the waveform is V / Toff, the level ΔVfall that falls per x time is expressed by the following equation (2). Note that V is the peak-to-peak voltage of the ramp wave j as described above.
ΔVrise=x・V/Ton ・・・(1)
ΔVfall=x・V/Toff ・・・(2)
また、上記の如く、ランプ波jの立ち上がり時間Tonを得るうえではPWM回路24の電流源100に電流Ion(=C・V/Ton)が流通し、また、ランプ波jの立ち下がり時間Toffを得るうえではPWM回路24の電流源102に電流Ioff(=C・V/Toff)が流通する。従って、ΔVrise及びΔVfallは、次式(3)及び(4)となる。尚、Cは、上記の如く、コンデンサ112の容量である。
ΔVrise = x · V / Ton (1)
ΔVfall = x · V / Toff (2)
As described above, in order to obtain the rise time Ton of the ramp wave j, the current Ion (= C · V / Ton) flows through the
ΔVrise=x/C・Ion ・・・(3)
ΔVfall=x/C・Ioff ・・・(4)
一方、調整回路26は、DC−DCコンバータ12の一対のMOSFET16,18を貫通して流れる貫通電流とMOSFET18のターンオンの遅れ時間及びターンオフの進み時間との関係を規定したマップ(対応表)、及び、MOSFET16,18のデューティオンとデューティオフとの切替時にボディダイオード20,22に流れるリカバリー電流とMOSFET18のターンオンの進み時間及びターンオフの遅れ時間との関係を規定したマップ(対応表)を、予め有しており、それらの対応表を参照して、検出した貫通電流に応じたMOSFET18のターンオン・ターンオフのそれぞれのタイミングを設定し、或いは、検出したリカバリー電流に応じたMOSFET18のターンオン・ターンオフのそれぞれのタイミングを設定する。
ΔVrise = x / C · Ion (3)
ΔVfall = x / C · Ioff (4)
On the other hand, the
レベルシフト回路30において、MOSFET18を所望のタイミングでターンオンさせるためのランプ波jのレベルシフト電圧ΔVonを得るには、調整回路26からの指令によってPWM回路24の電流源120に電流Ion´を流すことが必要である(次式(5)参照)。また、レベルシフト回路32において、MOSFET18を所望のタイミングでターンオフさせるためのランプ波jのレベルシフト電圧ΔVoffを得るには、調整回路26からの指令によってPWM回路24の電流源124に電流Ioff´を流すことが必要である(次式(6)参照)。但し、R1は抵抗122の抵抗値であり、R2は抵抗126の抵抗値である。
In the
ΔVon=R1・Ion´ ・・・(5)
ΔVoff=R2・Ioff´ ・・・(6)
従って、本実施例において、図5(A)に示す如くMOSFET18のターンオンを基準としてのMOSFET16のターンオフからx時間だけ遅らせる場合は、ランプ波jをレベルアップさせることが必要でありかつランプ波jの立ち下がり区間の傾きが重要であるので、レベルシフト電圧ΔVonを得るには、上記(4)式及び(5)式を参照して得られる次式(7)の電流Ion´を電流源120に流すこととすればよい。また、図5(B)に示す如くMOSFET18のターンオンを基準からx時間だけ進める場合は、ランプ波jをレベルアップさせることが必要でありかつランプ波jの立ち上がり区間の傾きが重要であるので、レベルシフト電圧ΔVonを得るには、上記(3)式及び(5)式を参照して得られる次式(8)の電流Ion´を電流源120に流すこととすればよい。
ΔVon = R1 · Ion ′ (5)
ΔVoff = R2 · Ioff ′ (6)
Therefore, in this embodiment, when the turn-on of the
また、図5(C)に示す如くMOSFET18のターンオフを基準からx時間だけ進める場合は、ランプ波jをレベルダウンさせることが必要でありかつランプ波jの立ち下がり区間の傾きが重要であるので、レベルシフト電圧ΔVoffを得るには、上記(4)式及び(6)式を参照して得られる次式(9)の電流Ioff´を電流源124に流すこととすればよい。また、図5(D)に示す如くMOSFET18のターンオフを基準からx時間だけ遅らせる場合は、ランプ波jをレベルダウンさせることが必要でありかつランプ波jの立ち上がり区間の傾きが重要であるので、レベルシフト電圧ΔVoffを得るには、上記(3)式及び(6)式を参照して得られる次式(10)の電流Ioff´を電流源124に流すこととすればよい。
Also, as shown in FIG. 5C, when the turn-off of the
Ion´=x/(C・R1)・Ioff ・・・(7)
Ion´=x/(C・R1)・Ion ・・・(8)
Ioff´=x/(C・R2)・Ioff ・・・(9)
Ioff´=x/(C・R2)・Ion ・・・(10)
かかる処理によれば、コンパレータ34、36、40、及び42に対して、ランプ波jをMOSFET18のターンオン・ターンオフの所望の遅れ時間や進み時間を実現するのに必要な量だけレベル変化させたランプ波a,bが入力される。このため、コンパレータ34、36、40、及び42は、MOSFET18のターンオン・ターンオフの所望の遅れ時間や進み時間を実現する、ターンオン遅れ信号e、ターンオン進み信号f、ターンオフ進み信号g、及びターンオフ遅れ信号hを出力する。
Ion ′ = x / (C · R1) · Ioff (7)
Ion ′ = x / (C · R1) · Ion (8)
Ioff ′ = x / (C · R2) · Ioff (9)
Ioff ′ = x / (C · R2) · Ion (10)
According to such processing, the ramps j are level-changed for the
本実施例において、AND回路44,46、OR回路56、及びNOT回路52は、MOSFET18のターンオンを遅らせるか進めるかを選択する回路を構成している。また、AND回路48,50、OR回路58、及びNOT回路54は、MOSFET18のターンオフを進めるか遅らせるかを選択する回路を構成している。
In this embodiment, the AND
調整回路26は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいてMOSFET18のターンオン・ターンオフそれぞれのタイミングを設定した際、そのターンオンが基準から遅れるものである場合は、出力すべき指令信号mをロー信号に設定する。この場合には、OR回路56から出力される信号がコンパレータ34からのターンオン遅れ信号eとなる。一方、そのターンオンが基準から進めるものである場合は、出力すべき指令信号mをハイ信号に設定する。この場合には、OR回路56から出力される信号がコンパレータ36からのターンオン進み信号fとなる。また、そのターンオフが基準から進めるものである場合は、出力すべき指令信号nをロー信号に設定する。この場合には、OR回路58から出力される信号がコンパレータ40からのターンオフ進み信号gとなる。一方、そのターンオフが基準から遅れるものである場合は、出力すべき指令信号nをハイ信号に設定する。この場合には、OR回路58から出力される信号がコンパレータ42からのターンオフ遅れ信号hとなる。
When the turn-on / turn-off timing of the
OR回路56の出力がローからハイに切り替わった際には、立ち上がりエッジ検出回路64がその立ち上がりエッジを出力する。具体的には、立ち上がりエッジ検出回路64は、MOSFET18のターンオンを遅らせる場合は、ターンオン遅れ信号eの立ち上がりエッジを出力し、また、MOSFET18のターンオンを進める場合は、ターンオン進み信号fの立ち上がりエッジを出力する。立ち上がりエッジ検出回路64が立ち上がりエッジを出力すると、SRフリップフロップ回路72がセットされ、以後、ハイ信号を出力するものとなる。
When the output of the
一方、OR回路58の出力がハイからローに切り替わった際には、立ち下がりエッジ検出回路70がその立ち下がりエッジを出力する。具体的には、立ち下がりエッジ検出回路70は、MOSFET18のターンオフを進める場合は、ターンオフ進み信号gの立ち下がりエッジを出力し、また、MOSFET18のターンオフを遅らせる場合は、ターンオフ遅れ信号hの立ち下がりエッジを出力する。立ち下がりエッジ検出回路70が立ち下がりエッジを出力すると、SRフリップフロップ回路72がリセットされ、以後、ロー信号を出力するものとなる。
On the other hand, when the output of the
SRフリップフロップ回路72の出力はMOSFET18のゲートに接続されているので、SRフリップフロップ回路72は、セット時はMOSFET18をオンさせる駆動信号Vg2を、また、リセット時はMOSFET18をオフさせる駆動信号Vg2を、そのMOSFET18のゲートへ供給する。MOSFET18は、スイッチタイミング制御回路10のSRフリップフロップ回路72からの駆動信号Vg2に従ってスイッチング駆動される。
Since the output of the SR flip-
かかる構成によれば、入力側充放電手段側に存在してDC−DCコンバータ12の出力電圧を決定するために設けられたMOSFET16を所望のデューティ比で駆動させつつ、同期整流のために設けられたMOSFET18をMOSFET16のターンオフから所望のタイミングだけずらしてターンオンさせかつMOSFET16のターンオンから所望のタイミングだけずらしてターンオフさせることができる(図6におけるVg1及びVg2を参照)。
According to such a configuration, the
すなわち、本実施例のスイッチタイミング制御回路10においては、DC−DCコンバータ12における互いに反転動作する一対のMOSFET16,18間でのターンオン・ターンオフのタイミングを、同期整流側のMOSFET18のターンオン・ターンオフを遅らせ或いは進めることにより自由に設定することができる。このため、両MOSFET16,18が同時にオンすることがないようにデッドタイムを設けることが可能となり、貫通電流の防止ひいては回路破壊の防止を図ることができると共に、また、両MOSFET16,18が同時にオンするようにクロスタイムを設けることも可能となり、リカバリー損失の低減を図ることができる。
In other words, in the switch
また、本実施例においては、上記の如く一対のMOSFET16,18間でのターンオン・ターンオフのタイミングを自由に設定することができるが、この場合にも、DC−DCコンバータ12の出力電圧を決定するためのMOSFET16のターンオン・ターンオフのタイミングを変えることは不要である。従って、本実施例のスイッチタイミング制御回路10によれば、貫通電流の防止のためにMOSFET16のターンオンが遅れたり或いはそのターンオフが進んだりすることは回避されるので、貫通電流防止のためのデッドタイム生成に伴うDC−DCコンバータ12の所望の出力電圧を得るためのデューティ比の再調整を不要にすることが可能となっている。このため、本実施例によれば、DC−DCコンバータ12から所望の出力電圧を得るべく一対のMOSFET16,18のフィードフォワード制御やフィードバック制御を行ううえで、その制御特性が低下するのを防止することが可能である。
In this embodiment, the turn-on / turn-off timing between the pair of
更に、本実施例においては、PWM回路24が出力するランプ波jの傾きはDC−DCコンバータ12をスイッチング駆動するデューティ比に応じて異なるものとなるが、そのランプ波jの傾きに応じてすなわちデューティ比に応じてランプ波jのレベルシフト量が変化することにより、MOSFET18のターンオン・ターンオフについて所望のタイミングが得られる。かかる構成においては、DC−DCコンバータ12のデューティ比が変動する際には、その変動に応じてランプ波jのレベルシフト量が変化することとなるので、DC−DCコンバータ12のデューティ比にかかわらず、MOSFET18のターンオン・ターンオフのタイミングを、MOSFET16のターンオフ・ターンオンのタイミングに対して常に同じにすることが可能である。
Further, in the present embodiment, the slope of the ramp wave j output from the
また、本実施例においては、上記の如く、調整回路26は、DC−DCコンバータ12の一対のMOSFET16,18を貫通して流れる貫通電流とMOSFET18のターンオンの遅れ時間及びターンオフの進み時間との関係を規定したマップ、及び、MOSFET16,18のデューティオンとデューティオフとの切替時にボディダイオード20,22に流れるリカバリー電流とMOSFET18のターンオンの進み時間及びターンオフの遅れ時間との関係を規定したマップを、予め有しており、それらの対応表を参照して、検出した貫通電流に応じたターンオン・ターンオフのそれぞれのタイミングを設定し、或いは、検出したリカバリー電流に応じたターンオン・ターンオフのそれぞれのタイミングを設定する。このため、本実施例によれば、所定(例えばゼロ)の貫通電流又はリカバリー電流を実現するMOSFET18のターンオン・ターンオフのタイミングを得るためのランプ波jのレベルシフト量の調整を、検出貫通電流又は検出リカバリー電流を上記のマップに照らし合わせることにより速やかに行うことができ、誤差のフィードバックによって一対のMOSFET16,18に所定以上の貫通電流が流れ或いは所定以上のリカバリー電流が流れるのを防止することが可能となっている。
Further, in the present embodiment, as described above, the
尚、上記の第1実施例においては、MOSFET16が特許請求の範囲に記載した「一方のスイッチ素子」に、MOSFET18が特許請求の範囲に記載した「他方のスイッチ素子」に、PWM回路24が特許請求の範囲に記載した「波形生成回路」に、コンパレータ28が特許請求の範囲に記載した「第1のコンパレータ」に、レベルシフト回路30,32が特許請求の範囲に記載した「レベルシフト手段」に、コンパレータ34、36、40、及び42が特許請求の範囲に記載した「第2のコンパレータ」に、調整回路26が特許請求の範囲に記載した「シフト量制御手段」に、それぞれ相当している。
In the first embodiment, the
ところで、上記の第1実施例においては、レベルシフト回路30,32によるレベルシフトをランプ波jのレベル変化により実現することとしているが、本発明はこれに限定されるものではなく、逆にパルス波cのレベル変化により実現することとしてもよい。かかる構成においても、上記した第1実施例の構成と同様の効果を得ることが可能となる。
In the first embodiment, the level shift by the
図7は、本発明の第2実施例であるスイッチタイミング制御回路200の要部構成図を示す。尚、本実施例のシステムにおいて、図1に示す構成と同一の構成部分については、同一の符号を付して、その説明を省略又は簡略する。
FIG. 7 is a block diagram showing the main part of a switch
図7に示す如く、本実施例のシステムにおいて、MOSFET16及びMOSFET18の各ゲートには、それらのMOSFET16,18をそれぞれスイッチング駆動するスイッチタイミング制御回路200が接続されている。スイッチタイミング制御回路200は、後に詳述する如く、入力側充放電手段から出力側充放電手段への降圧変換を実施すべく、DC−DCコンバータ12のMOSFET16とMOSFET18とを互いに反転動作させる。この際には、スイッチタイミング制御回路200からMOSFET16,18へ駆動信号Vg1,Vg2が供給される。
As shown in FIG. 7, in the system of this embodiment, a switch
スイッチタイミング制御回路200には、PWM回路202及び調整回路204が接続されている。PWM回路202は、一定の傾きで増加しかつ減少するランプ波a2を出力すると共に、一定に維持される基準電圧b2を出力するための回路である。また、調整回路204は、MOSFET18のターンオン・ターンオフをそれぞれ、MOSFET16のターンオフ・ターンオンを基準として遅らせるか進めるかを設定すると共に、更に、ターンオン・ターンオフそれぞれのタイミングを調整するための回路である。PWM回路202の出力及び調整回路204の出力は共に、スイッチタイミング制御回路200に入力される。
A
スイッチタイミング制御回路200は、入力端子にPWM回路202が接続するコンパレータ206を備えている。コンパレータ206の反転入力端子にはPWM回路202の基準電圧b2が入力されると共に、非反転入力端子にはPWM回路202のランプ波a2が入力される。また、コンパレータ206の出力端子には、上記したDC−DCコンバータ12のMOSFET16のゲートが接続されている。コンパレータ206は、入力端子に入力されたランプ波a2と基準電圧b2との波形を比較すると共に、その比較結果に応じた、MOSFET16を駆動する駆動信号Vg1を出力する。
The switch
スイッチタイミング制御回路200は、また、レベルシフト回路208を備えている。レベルシフト回路208には、PWM回路202が接続されており、PWM回路202の基準電圧b2が入力されると共に、調整回路204が接続されており、レベルシフト回路208によるレベルシフトを実現させるための指令信号が供給される。調整回路204には、DC−DCコンバータ12の一対のMOSFET16,18を貫通して流れる貫通電流を検出する貫通電流検出回路、及び、それらMOSFET16,18のオンとオフとの切替時にボディダイオード20,22に流れるリカバリー電流を検出するリカバリー電流検出回路が接続されている。調整回路204は、貫通電流検出回路の検出結果およびリカバリー電流検出回路の検出結果に基づいて、MOSFET18のターンオン・ターンオフそれぞれのタイミングを適宜調整すべく、レベルシフト回路208によるレベルシフト量を決定し、そのレベルシフトを実現させるための指令信号をレベルシフト回路208へ供給する。レベルシフト回路208は、PWM回路202から入力された基準電圧b2の波形を調整回路204からの指令に従ってレベルシフトさせた、MOSFET18のターンオンを実現する波形c2及びMOSFET18のターンオフを実現する波形d2それぞれを出力する。
The switch
レベルシフト回路208の出力には、コンパレータ210の非反転入力端子及びコンパレータ212の非反転入力端子が接続されている。コンパレータ210の非反転入力端子には波形c2が入力され、コンパレータ212の非反転入力端子には波形d2が入力される。コンパレータ210の反転入力端子及びコンパレータ212の反転入力端子には共に、PWM回路202が接続されており、ランプ波a2が入力される。コンパレータ210は、入力端子に入力したランプ波a2と基準電圧b2をレベルシフトさせた電圧c2との波形を比較すると共に、その比較結果に応じた信号を出力する。また、コンパレータ212は、入力端子に入力したランプ波a2と基準電圧b2をレベルシフトさせた電圧d2との波形を比較すると共に、その比較結果に応じた信号を出力する。
The output of the
コンパレータ210の出力にはNOT回路214とAND回路216とからなる立ち上がりエッジ検出回路218が、また、コンパレータ212の出力にはNOT回路220とNOR回路222とからなる立ち下がりエッジ検出回路224が、それぞれ接続されている。立ち上がりエッジ検出回路218は、コンパレータ210の出力の立ち上がりエッジを出力する。また、立ち下がりエッジ検出回路224は、コンパレータ212の出力の立ち下がりエッジを出力する。
The output of the
立ち上がりエッジ検出回路218の出力にはSRフリップフロップ回路226のセット端子が、また、立ち下がりエッジ検出回路224の出力にはSRフリップフロップ回路226のリセット端子が、それぞれ接続されている。SRフリップフロップ回路226は、立ち上がりエッジ検出回路218の出力e2がローからハイへ切り替わった際にセットされ、以後ハイ信号を出力し、立ち下がりエッジ検出回路224の出力f2がローからハイへ切り替わった際にリセットされ、以後ロー信号を出力する。SRフリップフロップ回路226の出力には、上記したDC−DCコンバータ12のMOSFET18のゲートが接続されている。SRフリップフロップ回路226は、セット入力及びリセット入力に応じた、MOSFET18を駆動する駆動信号Vg2を出力する。
The output of the rising edge detection circuit 218 is connected to the set terminal of the SR flip-
次に、本実施例のシステムの動作について説明する。 Next, the operation of the system of this embodiment will be described.
本実施例のシステムにおいて、DC−DCコンバータ12による直流電力変換を実現する場合には、まず、入力側充放電手段や出力側充放電手段の状態(電圧など)が検知されて、その状態に応じたDC−DCコンバータ12の一対のMOSFET16,18のデューティ比が設定される。そして、PWM回路202は、その設定されたデューティ比に基づいたオンデューティをランプ波a2の波形レベルが基準電圧b2に比べて高い時間に設定し、また、その設定されたデューティ比に基づいたオフデューティをランプ波a2の波形レベルが基準電圧b2に比べて低い時間に設定した後に、その波形を有するランプ波a2及び基準電圧b2を出力する。尚、デューティ比は、以後、フィードフォワード制御やフィードバック制御によって調整される。
In the system of the present embodiment, when the DC power conversion by the DC-
スイッチタイミング制御回路200は、PWM回路202から出力された上記のランプ波a2及び基準電圧b2を入力して、コンパレータ206においてそのランプ波a2と基準電圧b2との波形を比較する。コンパレータ206は、ランプ波a2の波形レベルが基準電圧b2の波形レベルよりも高いときはMOSFET16をオンさせる駆動信号Vg1を、また、ランプ波a2の波形レベルが基準電圧b2の波形レベルよりも低いときはMOSFET16をオフさせる駆動信号Vg1を、そのMOSFET16のゲートへ供給する。MOSFET16は、スイッチタイミング制御回路200のコンパレータ206からの駆動信号Vg1に従ってスイッチング駆動される。
The switch
また、スイッチタイミング制御回路200は、PWM回路202から出力された上記のランプ波a2及び基準電圧b2を入力して、基本的に上記の駆動信号Vg1と反転した、MOSFET18を駆動させる駆動信号Vg2をそのMOSFET18のゲートへ供給する。MOSFET18は、スイッチタイミング制御回路200のコンパレータ28からの駆動信号Vg2に従ってスイッチング駆動される。
The switch
かかる構成によれば、一対のMOSFET16,18を互いに反転動作させつつ所定のデューティ比に従ってオンオフ駆動を行い、すなわち、一方をオン駆動させるときは他方をオフ駆動させ、一方をオフ駆動させるときは他方をオン駆動させつつ、そのオン・オフを所定周期で繰り返すことにより、DC−DCコンバータ12を動作させて、入力側充放電手段と出力側充放電手段との間を同期整流させることができる。従って、本実施例のシステムによれば、上記第1実施例のシステムと同様に、DC−DCコンバータ12のスイッチング制御によって入力側充放電手段の電圧を所望のとおり降圧しつつ、入力側充放電手段の有する電力を出力側充放電手段に供給することが可能となっている。
According to such a configuration, the pair of
図8は、本実施例のシステムにおける各部位の動作タイミングチャートを示す。本実施例のスイッチタイミング制御回路200において、コンパレータ210は、ランプ波a2と基準電圧b2をレベルシフトさせた電圧c2とを比較することにより、MOSFET18のターンオンのタイミングを変化させる信号を出力する。また、コンパレータ212は、ランプ波a2と基準電圧b2をレベルシフトさせた電圧d2とを比較することにより、MOSFET18のターンオフのタイミングを変化させる信号を出力する。
FIG. 8 shows an operation timing chart of each part in the system of the present embodiment. In the switch
ここで、調整回路204は、DC−DCコンバータ12の一対のMOSFET16,18を貫通して流れる貫通電流とMOSFET18のターンオンの遅れ時間及びターンオフの進み時間との関係を規定したマップ(対応表)、及び、MOSFET16,18のデューティオンとデューティオフとの切替時にボディダイオード20,22に流れるリカバリー電流とMOSFET18のターンオンの進み時間及びターンオフの遅れ時間との関係を規定したマップ(対応表)を、予め有しており、それらの対応表を参照して、検出した貫通電流に応じたMOSFET18のターンオン・ターンオフのそれぞれのタイミングを設定し、或いは、検出したリカバリー電流に応じたMOSFET18のターンオン・ターンオフのそれぞれのタイミングを設定する。
Here, the
調整回路204は、上記したMOSFET18のターンオン・ターンオフのそれぞれのタイミング設定後、MOSFET18を所望のタイミングでターンオンさせるための基準電圧b2からのレベルシフト電圧を設定する。具体的には、上記ターンオンを遅らせる場合は基準電圧b2をレベルダウンさせるべきレベルシフト量を設定し、上記ターンオンを進める場合は基準電圧b2をレベルアップさせるべきレベルシフト量を設定する。そして、かかるレベルシフトを実現させて波形c2を得るための指令信号をレベルシフト回路208へ供給する。
The
また、MOSFET18を所望のタイミングでターンオフさせるための基準電圧b2からのレベルシフト電圧を設定する。具体的には、上記ターンオフを進める場合は基準電圧b2をレベルダウンさせるべきレベルシフト量を設定し、上記ターンオフを遅らせる場合は基準電圧b2をレベルアップさせるべきレベルシフト量を設定する。そして、かかるレベルシフトを実現させて波形d2を得るための指令信号をレベルシフト回路208へ供給する。
Further, a level shift voltage from the reference voltage b2 for turning off the
この場合には、コンパレータ210,212に対して、基準電圧b2をMOSFET18のターンオン・ターンオフの所望の遅れ時間や進み時間を実現するのに必要な量だけレベル変化させた波形c2,d2が入力される。このため、コンパレータ210,212は、MOSFET18のターンオン・ターンオフの所望の遅れ時間や進み時間を実現する、ターンオン信号及びターンオフ信号を出力する。
In this case, waveforms c2 and d2 obtained by changing the level of the reference voltage b2 by an amount necessary to realize a desired delay time and advance time of turn-on and turn-off of the
コンパレータ210の出力がローからハイに切り替わった際には、立ち上がりエッジ検出回路218がその立ち上がりエッジを出力する。立ち上がりエッジ検出回路218が立ち上がりエッジを出力すると、SRフリップフロップ回路226がセットされ、以後、ハイ信号を出力するものとなる。一方、コンパレータ212の出力がハイからローに切り替わった際には、立ち下がりエッジ検出回路224がその立ち下がりエッジを出力する。立ち下がりエッジ検出回路224が立ち下がりエッジを出力すると、SRフリップフロップ回路226がリセットされ、以後、ロー信号を出力するものとなる。
When the output of the
SRフリップフロップ回路226の出力はMOSFET18のゲートに接続されているので、SRフリップフロップ回路226は、セット時はMOSFET18をオンさせる駆動信号Vg2を、また、リセット時はMOSFET18をオフさせる駆動信号Vg2を、そのMOSFET18のゲートへ供給する。MOSFET18は、スイッチタイミング制御回路200のSRフリップフロップ回路226からの駆動信号Vg2に従ってスイッチング駆動される。
Since the output of the SR flip-
かかる構成によれば、入力側充放電手段側に存在してDC−DCコンバータ12の出力電圧を決定するために設けられたMOSFET16を所望のデューティ比で駆動させつつ、同期整流のために設けられたMOSFET18をMOSFET16のターンオフから所望のタイミングだけずらしてターンオンさせかつMOSFET16のターンオンから所望のタイミングだけずらしてターンオフさせることができる(図8におけるVg1及びVg2を参照)。
According to such a configuration, the
すなわち、本実施例のスイッチタイミング制御回路200においても、DC−DCコンバータ12における互いに反転動作する一対のMOSFET16,18間でのターンオン・ターンオフのタイミングを、同期整流側のMOSFET18のターンオン・ターンオフを遅らせ或いは進めることにより自由に設定することができる。このため、両MOSFET16,18が同時にオンすることがないようにデッドタイムを設けることが可能となり、貫通電流の防止ひいては回路破壊の防止を図ることができると共に、また、両MOSFET16,18が同時にオンするようにクロスタイムを設けることも可能となり、リカバリー損失の低減を図ることができる。
That is, also in the switch
また、本実施例においても、上記の如く一対のMOSFET16,18間でのターンオン・ターンオフのタイミングを自由に設定することができるが、この場合にも、DC−DCコンバータ12の出力電圧を決定するためのMOSFET16のターンオン・ターンオフのタイミングを変えることは不要である。従って、本実施例のスイッチタイミング制御回路200においても、貫通電流の防止のためにMOSFET16のターンオンが遅れたり或いはそのターンオフが進んだりすることは回避されるので、貫通電流防止のためのデッドタイム生成に伴うDC−DCコンバータ12の所望の出力電圧を得るためのデューティ比の再調整を不要にすることが可能となっている。このため、本実施例によれば、DC−DCコンバータ12から所望の出力電圧を得るべく一対のMOSFET16,18のフィードフォワード制御やフィードバック制御を行ううえで、その制御特性が低下するのを防止することが可能である。
Also in this embodiment, the turn-on / turn-off timing between the pair of
更に、本実施例においては、DC−DCコンバータ12をスイッチング駆動するデューティ比に関係なく、PWM回路202が出力するランプ波a2の傾きは一定であるので、MOSFET18のターンオン・ターンオフのタイミングを、MOSFET16のターンオフ・ターンオンのタイミングに対して常に同じにするうえで、ランプ波jのレベルシフト量はデューティ比によらず一定である。
Further, in this embodiment, since the slope of the ramp wave a2 output from the
また、本実施例においては、上記の如く、調整回路204は、DC−DCコンバータ12の一対のMOSFET16,18を貫通して流れる貫通電流とMOSFET18のターンオンの遅れ時間及びターンオフの進み時間との関係を規定したマップ、及び、MOSFET16,18のデューティオンとデューティオフとの切替時にボディダイオード20,22に流れるリカバリー電流とMOSFET18のターンオンの進み時間及びターンオフの遅れ時間との関係を規定したマップを、予め有しており、それらの対応表を参照して、検出した貫通電流に応じたターンオン・ターンオフのそれぞれのタイミングを設定し、或いは、検出したリカバリー電流に応じたターンオン・ターンオフのそれぞれのタイミングを設定する。このため、本実施例においても、所定(例えばゼロ)の貫通電流又はリカバリー電流を実現するMOSFET18のターンオン・ターンオフのタイミングを得るための基準電圧b2のレベルシフト量の調整を、検出貫通電流又は検出リカバリー電流を上記のマップに照らし合わせることにより速やかに行うことができ、誤差のフィードバックによって一対のMOSFET16,18に所定以上の貫通電流が流れ或いは所定以上のリカバリー電流が流れるのを防止することが可能となっている。
In the present embodiment, as described above, the
尚、上記の第2実施例においては、PWM回路202が特許請求の範囲に記載した「波形生成回路」に、コンパレータ206が特許請求の範囲に記載した「第1のコンパレータ」に、レベルシフト回路208が特許請求の範囲に記載した「レベルシフト手段」に、コンパレータ210,212が特許請求の範囲に記載した「第2のコンパレータ」に、調整回路204が特許請求の範囲に記載した「シフト量制御手段」に、それぞれ相当している。
In the second embodiment, the
ところで、上記の第2実施例においては、レベルシフト回路208によるレベルシフトを基準電圧b2のレベル変化により実現することとしているが、本発明はこれに限定されるものではなく、逆にランプ波a2のレベル変化により実現することとしてもよい。かかる構成においても、上記した第2実施例の構成と同様の効果を得ることが可能となる。
In the second embodiment, the level shift by the
尚、上記の第1及び第2実施例のシステムは、入力側の充放電手段から入力される直流電力Vinを降圧してその降圧した電力Voutを出力側の充放電手段へ出力する降圧型DC−DCコンバータ12に適用したものであるが、図9に示す如く、入力側の充放電手段から入力される直流電力Vinを昇圧してその昇圧した電力Voutを出力側の充放電手段へ出力する昇圧型DC−DCコンバータ300に適用したものであってもよいし、また、図10に示す如く、入力側の充放電手段から入力される直流電力Vinを昇圧或いは降圧してその昇圧或いは降圧した電力Voutを出力側の充放電手段へ出力する昇降圧型DC−DCコンバータ400に適用したものであってもよい。
The systems of the first and second embodiments described above are step-down DCs that step down DC power Vin input from the charging / discharging means on the input side and output the reduced power Vout to the charging / discharging means on the output side. Although applied to the
また、DC−DCコンバータに適用したものに限らず、少なくとも、互いに反転動作する一対のスイッチ素子からなる回路に適用するものとすればよい。 Further, the present invention is not limited to the one applied to the DC-DC converter, and may be applied to at least a circuit composed of a pair of switch elements that perform an inverting operation.
また、上記の第1及び第2実施例においては、「第1のコンパレータ」としてのコンパレータ28,206を「波形生成回路」としてのPWM回路24,202とは別個に設けることとしたが、本発明はこれに限定されるものではなく、「第1のコンパレータ」を「波形生成回路」内に含めるものとしてもよい。すなわち、PWM回路24,202からランプ波及びパルス波(又は基準電圧)を出力すると共に、MOSFET16を駆動する駆動信号Vg1を出力するものとしてもよい。
In the first and second embodiments, the
また、上記の第1及び第2実施例においては、MOSFET18のターンオン・ターンオフそれぞれのタイミングを、MOSFET16,18を貫通する貫通電流やオンオフ切替時にボディダイオード20,22を流れるリカバリー電流に基づいて調整して制御することとしているが、本発明はこれに限定されるものではなく、オンオフ切替時にMOSFET16,18に印加されるサージ電圧に基づいて調整して制御することとしてもよい。かかる構成においては、サージ電圧を検出したうえで、そのサージ電圧が最小となるようにMOSFET18のターンオン・ターンオフそれぞれのタイミングを制御することとすれば、一対のMOSFET16,18のオン・オフスイッチ動作に起因して発生するサージ電圧を抑えることが可能となる。
In the first and second embodiments, the turn-on and turn-off timings of the
10,200 スイッチタイミング制御回路
16,18 MOSFET
24,202 PWM回路
26,204 調整回路
28,34,36,40,42,206,210,212 コンパレータ
30,32,208 レベルシフト回路
10,200 switch
24, 202
Claims (6)
前記波形生成手段により出力された前記ランプ波及び前記パルス波のうち何れか一方のレベルを変化させるレベルシフト手段と、
前記ランプ波及びパルス波のうち前記レベルシフト手段によりレベルシフトされた一方の波形とレベルシフトされなかった他方の波形とを比較すると共に、該比較結果に基づいて前記一方のスイッチ素子に対して反転動作する他方のスイッチ素子をオンオフ制御する信号を出力する第2のコンパレータと、
スイッチタイミングの設定を行うべく、前記レベルシフト手段によるレベルシフトの量を制御するシフト量制御手段と、
を備えることを特徴とするスイッチタイミング制御回路。 Waveform generating means capable of outputting a ramp wave and a pulse wave synchronized with each other, and comparing the waveform of the ramp wave and the waveform of the pulse wave output by the waveform generating means, and based on the comparison result, A switch timing control circuit comprising: a first comparator that outputs a signal for controlling on / off of the switch element;
Level shift means for changing the level of either the ramp wave or the pulse wave output by the waveform generation means;
Of the ramp wave and pulse wave, one waveform level-shifted by the level shift means is compared with the other waveform that has not been level-shifted, and is inverted with respect to the one switch element based on the comparison result A second comparator that outputs a signal for controlling on / off of the other switch element that operates;
Shift amount control means for controlling the amount of level shift by the level shift means in order to set the switch timing; and
A switch timing control circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353929A JP4747817B2 (en) | 2005-12-07 | 2005-12-07 | Switch timing control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353929A JP4747817B2 (en) | 2005-12-07 | 2005-12-07 | Switch timing control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007158963A JP2007158963A (en) | 2007-06-21 |
JP4747817B2 true JP4747817B2 (en) | 2011-08-17 |
Family
ID=38242703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005353929A Expired - Fee Related JP4747817B2 (en) | 2005-12-07 | 2005-12-07 | Switch timing control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4747817B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190076851A (en) * | 2017-12-22 | 2019-07-02 | 상하이 어위닉 테크놀러지 컴퍼니., 리미티드 | Load switch integrated circuit and electronic device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102792575B (en) * | 2010-03-16 | 2015-09-16 | 株式会社村田制作所 | Supply unit drive circuit, supply unit drive integrated circult and supply unit |
JP6973293B2 (en) * | 2018-05-24 | 2021-11-24 | 株式会社オートネットワーク技術研究所 | Voltage converter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1228028B (en) * | 1988-12-15 | 1991-05-27 | Sgs Thomson Microelectronics | PILOT SIGNAL GENERATOR FOR TRANSISTORS CONNECTED IN HALF BRIDGE CONFIGURATION |
JPH05153781A (en) * | 1991-11-28 | 1993-06-18 | Matsushita Electric Ind Co Ltd | Power supply equipment |
JPH06225522A (en) * | 1993-01-27 | 1994-08-12 | Fuji Electric Co Ltd | Switching power-supply circuit |
JPH1198859A (en) * | 1997-09-12 | 1999-04-09 | Matsushita Electric Works Ltd | Power unit |
JP2005204379A (en) * | 2004-01-14 | 2005-07-28 | Fujitsu Ten Ltd | Switching regulator |
-
2005
- 2005-12-07 JP JP2005353929A patent/JP4747817B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190076851A (en) * | 2017-12-22 | 2019-07-02 | 상하이 어위닉 테크놀러지 컴퍼니., 리미티드 | Load switch integrated circuit and electronic device |
KR102015295B1 (en) | 2017-12-22 | 2019-08-28 | 상하이 어위닉 테크놀러지 컴퍼니., 리미티드 | Load switch integrated circuit and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP2007158963A (en) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8299770B2 (en) | Threshold voltage monitoring and control in synchronous power converters | |
EP1568132B1 (en) | Driver for switching circuit and drive method | |
US8618781B2 (en) | Output voltage controller, electronic device, and output voltage control method | |
US8593124B2 (en) | Switching power source apparatus | |
US6958592B2 (en) | Adaptive delay control circuit for switched mode power supply | |
JP4929856B2 (en) | Switching element control device | |
US9148078B2 (en) | Switch driving circuit | |
US8704505B2 (en) | Switching power source apparatus | |
EP2466740A1 (en) | Circuit of high efficient buck-boost switching regulator and control method thereof | |
CN108141131B (en) | Multi-phase converter | |
US20170110965A1 (en) | Power conversion apparatus | |
US9960680B1 (en) | Control apparatus, switching power supply and control method for maintaining power conversion efficiency | |
JP2008079448A (en) | Voltage boosting power supply unit | |
US8836297B2 (en) | Switching device and method of controlling switching device | |
US7800353B2 (en) | Control unit, power supply device and electronic apparatus | |
KR100936427B1 (en) | Power converter | |
JP5212149B2 (en) | Switching power supply | |
JP4747817B2 (en) | Switch timing control circuit | |
JP4098494B2 (en) | Switching power supply | |
JP2017532945A (en) | Adaptive controller for voltage converter | |
US10797580B1 (en) | Detection circuit, switching regulator having the same and control method | |
JP6469493B2 (en) | Voltage converter and control method of voltage converter | |
CN110311557B (en) | DC-DC conversion controller and operation method thereof | |
US8686656B2 (en) | Power supply device and light-emitting element drive device | |
WO2020243891A1 (en) | Apparatus and method for power conversion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |