Nothing Special   »   [go: up one dir, main page]

JP4743989B2 - Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate - Google Patents

Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate Download PDF

Info

Publication number
JP4743989B2
JP4743989B2 JP2001112821A JP2001112821A JP4743989B2 JP 4743989 B2 JP4743989 B2 JP 4743989B2 JP 2001112821 A JP2001112821 A JP 2001112821A JP 2001112821 A JP2001112821 A JP 2001112821A JP 4743989 B2 JP4743989 B2 JP 4743989B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
plane
layer
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001112821A
Other languages
Japanese (ja)
Other versions
JP2002246646A (en
Inventor
宣彦 澤木
典克 小出
勝紀 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001112821A priority Critical patent/JP4743989B2/en
Priority to US10/021,677 priority patent/US6635901B2/en
Publication of JP2002246646A publication Critical patent/JP2002246646A/en
Application granted granted Critical
Publication of JP4743989B2 publication Critical patent/JP4743989B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、窒化物系半導体素子において、例えば、シリコン基板(001)面より[01−1]軸のまわりで7.3±3度回転した基板を用い、シリコンの(111)面をもつ溝部をエッチング技術により形成し、その溝部に対して窒化物半導体膜の結晶成長を行なうことで、その半導体膜が(1−101)面を面方位として有することを特徴とする窒化物系半導体素子およびその基板の作製方法に関する。
【0002】
【従来の技術】
GaN,InN,AlNおよびそれらの混晶半導体からなる窒化物半導体材料を用いて、これまで、サファイア基板、GaN基板、SiC基板もしくはシリコン(111)基板上にInxGa1-xN結晶を発光層として用いた発光素子が作製されている。特にSi基板は、他の基板と比較して大面積で品質の一定したものが安価に得られるため、これを採用することにより低コストで上記発光素子を製造できるのではないかと期待されている。
【0003】
【発明が解決しようとする課題】
ところがシリコン(111)基板を用い、窒化物半導体の成長を行なうとC面を成長面として有する窒化物半導体膜が得られるものの、このエピタキシャル半導体膜は、原子レベルでの平坦性があまり良くなかった。
【0004】
例えばこれらの基板上にn型のクラッド層、量子井戸型のInxGa1-xNからなる発光層、p型のクラッド層を積層し微細構造の半導体素子を作製した場合、膜の非平坦性が与える影響から、発光層の厚みやIn組成の不均一が生じるため、その発光に影響を及ぼし、40nmと半値幅の広い発光スペクトルを有する半導体発光素子しか得られなかった。また、このような発光素子の光出力はサファイア基板あるいはSiC基板上の素子と比較すると劣るものしか得られていなかった。
【0005】
またこれらの基板を用い、AlGaN層からなる高抵抗層を介し、Siドープを行なったGaN層を成長させ作製を行なった膜にソース、ドレイン、ゲートからなる電極を作製したGaN系MESFET(Metal semiconductor Field effect transistor)、さらにはGaNチャネル層上にSiの変調ドープを行なったGaN系MODFET(Modulation dope Field effect transistor)においてもその平坦性が低い理由から、チャネル層界面の急峻性が乏しいため、凹凸散乱によってチャネル層内を走行する電子の移動度が下がり、その遮断周波数などで電気的特性の良好な半導体素子は得られなかった。
【0006】
本発明は、上記の課題を解決するものである。すなわち、本発明は、窒化物系半導体の積層構造において、原子レベルでの平坦性を良くすることで急峻性を上げ、素子の光電特性をあげるため、シリコン基板を用いて高品質で、平坦性の優れた窒化物エピタキシャル膜の結晶成長を提供することを目的とするものである。
【0007】
【課題を解決するための手段】
本発明に係る半導体素子は、1つの局面では、シリコン基板と、シリコン基板の主面上に形成された一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層とを有する半導体素子であって、シリコン基板は、このシリコン基板の主面より、62度の傾斜した面か、もしくはこの面から任意の方向に3度以内の範囲で傾いた面を斜面として有する溝を備え、前記化合物半導体層は前記斜面上に形成され、該斜面に対して垂直な軸は化合物半導体層のc軸であり、化合物半導体層の成長面は(1−101)ファセット面である。
【0008】
本発明に係る半導体素子は、他の局面では、一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層を有する半導体素子であり、化合物半導体層が、(100)面を[01−1]軸のまわりで7.3度回転した面、もしくは、この面から任意の方向に3度以内傾けた範囲にある面で構成される主面を有するシリコン基板を用いて形成され上記シリコン基板は、(111)面を斜面として有する溝を備え、化合物半導体層は上記斜面上に形成され、該斜面に対して垂直な軸は化合物半導体層のc軸であり、化合物半導体層の成長面は(1−101)ファセット面である。
【0009】
上記化合物半導体層の<0001>方向は前記斜面に略垂直である。お、(1−101)面を面方位として有するとは、化合物半導体層の主面の面方位が実質的に(1−101)面であることを示す。
【0010】
また、上記半導体素子は、発光層(活性層)を有する半導体発光素子であり、上記化合物半導体層は該発光層(活性層)を含み、該発光層(活性層)は(1−101)面を面方位として有する。
【0011】
本発明に係る半導体素子の製造方法は、1つの局面では次の各工程を備える。シリコン基板の主面に、該主面より62度の傾斜した面か、もしくはこの面から任意の方向に3度以内の範囲で傾いた面を斜面として有する溝を形成する。この斜面上に一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層を形成する。そして、斜面に垂直な軸を化合物半導体膜のc軸として化合物半導体層の結晶成長が進行し、該化合物半導体層の(1−101)ファセット面が平面として形成される。
【0012】
本発明に係る半導体素子の製造方法は、他の局面では次の各工程を備える。(100)面を[01−1]軸のまわりで7.3度回転した面もしくはこの面から任意の方向に3度以内傾けた範囲内にある面で構成される主面を有するシリコン基板の主面に、(111)面を斜面として有する溝を形成する。この斜面上に一般式AlxGayInzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層を形成する。そして、斜面に垂直な軸を化合物半導体膜のc軸として化合物半導体層の結晶成長が進行し、該化合物半導体層の(1−101)ファセット面が平面として形成される。
【0013】
上記溝はSi基板上に複数設けられてなり、前記各溝の斜面上から形成された化合物半導体層を、結晶成長にしたがって合体させてもよい。
【0014】
上記化合物半導体層形成後に、シリコン基板を除去する工程を備えるものであってもよい。
【0015】
本発明に係る半導体基板の製造方法は、シリコン基板の主面に、該主面より62度の傾斜した面か、もしくはこの面から任意の方向に3度以内の範囲で傾いた面を斜面として有する溝を複数形成する工程と、該斜面上に一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体結晶を形成する工程と、各溝の斜面上から形成された化合物半導体結晶を、さらに成長して合体させることにより、連続した膜状の化合物半導体結晶を得る工程と、該膜状の化合物半導体結晶を得た後、シリコン基板を除去し、該化合物半導体結晶からなる半導体基板を得る工程とを備える。そして、斜面に垂直な軸を化合物半導体結晶のc軸として化合物半導体結晶の成長が進行し、化合物半導体結晶の(1−101)ファセット面が平面として形成される。
【0016】
GaNは配向性の強い結晶であり通常の方法では、主面に垂直にc軸配向し、よって得られる結晶はC面を主面とするものが得られる。C面とは異なる面を有する結晶を得ることは困難であった。
【0017】
そこで、例えば、シリコン基板(001)面より[01−1]軸のまわりで7.3度回転した基板もしくは、この面から任意の方向に3度以内の範囲で傾いた面に対して、部分的にSiO252によるマスクを施し、そのSiO252からなるマスクのない開口部分に対してエッチングを行なうことで、このオフ基板(主面)60から62度の関係の(111) ファセット面61をもつ溝を形成し、その面に窒化物系半導体膜をエピタキシャル成長させることで、GaN系半導体の(1−101)ファセット面70を成長面とし、成長が行なわれることが、本発明者の数々の実験より導かれた。
【0018】
このファセット面70は極めて平坦性の優れた面であり、この基板を用い成長を行なうことで原子レベルにおいて平坦性の高い窒化物半導体膜が得られた。
【0019】
さらにこの場合、GaN膜のc軸を傾けることで、シリコン基板とこの基板の間の熱膨張係数差が、小さくなるため、クラックが入りにくくなり、
また、このように、(1−101)ファセット面70を半導体発光素子の成長面として用いた場合、活性層内の井戸および障壁層界面にピエゾ効果によって生じる電界がC軸を傾けることにより減少するため、電子正孔対のキャリア再結合確率が上がるため、発光効率が上がる結果が得られた。
【0020】
そこでこの膜を用い、その半導体膜状にAlGaInN系窒化物半導体からなる半導体発光素子の作製を行ない、その特性を測定した。その結果、活性層においても極めて平坦性の高く、その層厚のゆらぎが少ないため、発光スペクトルにおいて半値幅15nmと狭い半導体発光素子が得られた。
【0021】
【発明の実施の形態】
本発明について、以下に実施の形態を示しつつ説明する。
【0022】
<実施の形態1>
図1は本実施の形態における窒化物半導体膜の(1−101)ファセット面70を形成するための概念図、図2は、本窒化物半導体発光素子の構造を示す概略断面図である。本実施の形態の窒化物半導体発光素子は、[0−1−1]方向への7.3°(001)Siオフ基板1上に、部分的にSiO252によるマスクを施し、そのSiO252からなるマスクのない部分に対してエッチングを行なうことで、このオフ基板(主面)60から62度の関係の(111) ファセット面61をもつ溝を形成し、そのファセット面61から下記の説明の通りに順次平坦化されて積層されていくn−AlGaInN層10、n−GaInNからなる第一のクラッド層2,InxGa1-xNからなる発光層3,p−AlGaInNからなるキャリアブロック層4、p−GaInNからなる第二のクラッド層5が順に積層された構造を有する。さらに、シリコン基板下面には電極15が、第二のクラッド層5の上面には透明電極16が設けられ、透明電極16の上面の一部には、ボンディング電極17が設けられている。なお、図2においてSiO2マスク52、溝等の構造は省略されている。
【0023】
InxGa1-xN発光層はGaxIn1-xNの組成xを変えることにより、バンド間発光の波長を紫外から赤色まで発光させることができるが、本実施の形態では、Gaの固相の組成がX=0.82からなる、青色で発光するものとした。マグネシウムがドープされp伝導型の第二のクラッド層5は抵抗が大きい。従って、第二のクラッド層5の一端へボンディング電極17のみから電流、即ち正孔を注入しても、電流密度が発光層3の全域において均一とならないおそれがある。そこで、電極17と第二のクラッド層5との間に、第二のクラッド層5のほぼ全面にわたる薄膜の透明電極16が設けられ、この部分より多くの発光を取り出すことができる。n伝導型のシリコン基板上に接続される電極15には金属を用いればよく、Al,Ti,Zr,Hf,V,Nb,のいずれかを含むことが望ましい。p伝導型のGaN第二のクラッド層5に接続される透明電極16には、20nm以下の膜厚の金属を用いればよく、Ta,Co,Rh,Ni,Pd,Pt,Cu,Ag,Auのいずれかを含むことが望ましい。
【0024】
次に、本実施形態の発光素子の製造方法について図1も参照しつつ説明する。
まず、シリコン基板を洗浄し、その上に、スパッタもしくはCVDの技術を用い、シリコン酸化膜もしくはシリコン窒化膜52を、100nm堆積させる。その後、フォトリソグラフの技術を行なうことで、部分的にシリコン酸化膜もしくはシリコン窒化膜をストライプ状に除去する。さらにそのウエハーを、バッファードフッ酸などの酸エッチング等によって、Si(111)ファセット面61をもつ溝を形成する。この溝は、Si[01−1]方向に延伸したストライプ状の溝である。図1に示す通り、(111)ファセット面61は、シリコン基板の主面60を上記所定の面方位としたのでこれに対して62度の関係を有しているものであった。この面は、従来知られている酸エッチャントの温度を適宜調整し、エッチング速度を適宜調整することで容易に形成できる。また、KOH等のアルカリのエッチャントを用いることでも容易に形成できる。また、溝およびSi基板表面上において、上記所定の(111)ファセット面61からの結晶成長を優先的に行わせるために、これの露出する以外の領域は、シリコン窒化物、シリコン酸化物等のその上に窒化物半導体が成長することが抑制されるような材料でマスクしておくことが好ましい。
【0025】
そして、その基板上にMOCVD(有機金属化学気相成長)法を用いて、以下の成長条件で窒化物半導体膜を成長する。
【0026】
この基板を用いた場合、図3に示す通り、シリコン基板から62度の関係を有するファセット面61に対して、垂直な軸を窒化物半導体膜のc軸として結晶成長が進行し、さらに窒化物半導体膜の(1−101)ファセット面が平面70として形成される。
【0027】
ここで用いたシリコン基板は(001)面から7.3°[0−1−1]方向に傾けた、すなわち(001)面から[01−1]軸のまわりで7.3度回転した主面60を持つものでありこれより平面70はシリコン基板の主面60とほぼ同じ面方位を持つことができる。この面から任意の方向に3度以内の範囲で傾いてあった場合も、実質的に(1−101)面を有する極めて平坦なGaN面が得られた。図1のように溝上にのみ、窒化物半導体膜を成長し、窒化物半導体膜の(1−101)ファセット面70の上につづけて発光素子構造を形成してもよいが、さらに窒化物半導体膜の成長を続けた場合、図3内の左図から右図のようにしだいに結晶成長が進行し、できた連続膜の上に半導体発光素子を形成することも可能である。本実施の形態ではこの様にして得た連続膜の上に素子を形成した。
【0028】
まず、上記で記したプロセスによって溝を形成したシリコン基板1をMOCVD装置内に導入し、水素(H2)雰囲気の中で、約1100℃の高温でクリーニングを行なう。
【0029】
その後、キャリアガスとしてN2を10l/min.流しながら、800℃でNH3とトリメチルアルミニュウム(TMA)、トリメチルインジュウム(TMI)、SiH4(シラン)ガスを、それぞれ5l/min.、10μmol/min.、17μmol/min. 0.1μmol/min.導入して、約10nmの厚みのシリコンドープAl0.85In0.15N層10を成長する。
【0030】
続いて、同じ温度で、TMAの供給を停止し、トリメチルガリュウム(TMG)、TMI、SiH4(シラン)ガスを約20μmol/min.、100μmol/min. 、0.05μmol/min.それぞれ導入し、約3ミクロンの厚さのシリコンドープGa0.92In0.0 8N第一のクラッド層2を成長する。
【0031】
これによって、溝部は埋められ、さらに隣接するGa0.92In0.08N第一のクラッド層2がそれぞれつながり、Si基板上に平坦な(1−101)面70を有するGa0.92In0.08N第一のクラッド層2が形成される。
【0032】
この第一のクラッド層2は前記AlInN中間層10を堆積した後、その成長温度を高温に上げ、GaNの膜としても構わなかったが、Inを含みAlを含まないGaInNクラッド層を用いることで、高温に成長温度を上げることなく低温成長が可能となり、この場合クラックの発生が少なかった。
【0033】
その後、TMA、TMI、TMGの供給を停止して、基板温度を760℃までまで降温し、インジウム原料であるトリメチルインジウム(TMI)を6.5μmol/min.、TMGを2.8μmol/min.導入し、In0.18Ga0.82Nよりなる3nm厚の井戸層を成長する。その後再び、850℃まで昇温し、TMGを14μmol/min.導入しGaNよりなる障壁層を成長する。同様に井戸層,障壁層の成長を繰り返し、4ペアーからなる多重量子井戸(MQW)からなる発光層3を成長する。
【0034】
上記発光層の成長が終了した後、最後の障壁層と同じ温度で、TMGを11μmol/min.、TMAを1.1μmol/min.、TMIを40μmol/min.p型ドーピング原料ガスであるビスシクロペンタジエニルマグネシウムを(Cp2Mg)を10nmol/min.流し、50nm厚のp型Al0.20Ga0.75In0.05Nキャリアブロック層4を成長する。キャリアブロック層4の成長が終了すると、同じ成長温度において、TMAの供給を停止し、80nm厚のp型Ga0.9In0.1N第二のクラッド層5の成長を行ない発光素子構造の成長を終了する。成長が終了すると、TMG,TMIおよびCp2Mgの供給を停止した後、室温まで冷却し、MOCVD装置より取り出す。その後、p型Ga0.9In0.1N層からなる第二のクラッド層の上面に透明電極16を、さらにその上の一部にボンディング電極17を、Si基板下面に電極15を形成し、本実施の形態の発光素子が完成する。
【0035】
そして、作製した半導体素子の特性を測定した。その結果、活性層においても極めて平坦性の高く、その層厚のゆらぎが少ないため、発光スペクトルにおいて半値幅15nmと狭い半導体発光素子が得られた。またその発光強度は、従来技術であるSi(111)基板上に形成した素子と比較して、10倍以上であった。
【0036】
<実施の形態2>
実施の形態1においては、(001)面より7.3度傾けたシリコン基板上に直接発光素子構造の作製を行なったが、このシリコンオフ基板をGaN基板作製のための下地基板として用い、シリコンを除去することで得られた平坦なGaN基板を用い半導体素子を作製することも可能であった。
【0037】
MOCVD(有機金属気相成長)法を用い、このSiオフ基板上に一旦AlN中間層を用いてGaNの成長を行なう。ただしこの中間層はAlInN、AlGaN中間層を用いても同様の結果が得られた。
【0038】
その基板をHVPE(ハイドライドVPE)装置内に導入する。N2キャリアガスとNH3を、それぞれ5l/min.流しながら、基板の温度を約1050℃まで昇温する。その後、基板上にGaClを100cc/min.導入してGaNの厚膜の成長を開始する。GaClは約850℃に保持されたGa金属にHClガスを流すことにより生成される。また、基板近傍まで単独で配管してある不純物ドーピングラインを用いて不純物ガスを流すことにより、任意に成長中に不純物のドーピングを行なうことができる。本実施例ではSiをドーピングする目的で、成長を開始すると同時に、モノシラン(SiH4)を200nmol/min.供給(Si不純物濃度約3.8x1018cm-3)してSiドープGaN膜を成長した。
【0039】
上記方法で、8時間の成長を行ない、膜厚の合計が約350μmの厚さのGaNをSi基板上に成長した。成長後、研磨乃至はエッチングによりSi基板を除去し、(1−101)面を有する極めて平坦なGaN基板を得る。こうして、本実施の形態によれば、(1−101)面を表面に有するGaN基板を得ることが出来る。
【0040】
そして、洗浄したこのこのGaN基板をMOCVD装置内に導入した後、GaN基板上に、基板温度を760℃まで昇温し、インジウム原料であるトリメチルインジウム(TMI)を6.5μmol/min.、TMGを2.8μmol/min.導入し、In0.18Ga0.72Nよりなる3nm厚の井戸層を成長する。その後再び、850℃まで昇温し、TMGを14μmol/min.導入しGaNよりなる障壁層を成長する。同様に井戸層,障壁層の成長を繰り返し、4ペアーからなる多重量子井戸(MQW)からなる発光層3を成長する。
【0041】
上記発光層の成長が終了した後、最後の障壁層と同じ温度で、TMGを11μmol/min.、TMAを1.1μmol/min.、TMIを40μmol/min.p型ドーピング原料ガスであるビスシクロペンタジエニルマグネシウムを(Cp2Mg)を10nmol/min.流し、50nm厚のp型Al0.20Ga0.75In0.05Nキャリアブロック層4を成長する。キャリアブロック層4の成長が終了すると、同じ成長温度において、TMAの供給を停止し、80nm厚のp型Ga0.9In0.1N第二のクラッド層5の成長を行ない発光素子構造の成長を終了する。成長が終了すると、TMG,TMIおよびCp2Mgの供給を停止した後、室温まで冷却し、MOCVD装置より取り出す。その後、p型Ga0.9In0.1N層からなる第二のクラッド層の上面に透明電極16を、さらにその上の一部にボンディング電極17を、GaN基板下面に電極15を形成し、本実施の形態の発光素子の作製を行なった。
【0042】
上記のごとく、Si基板を出発基板として、(1−101)面70を有する極めて平坦なGaN基板を作製し、その後、半導体素子を作製することで、発光スペクトルにおいて半値幅15nmと狭い半導体発光素子が得られた。また、こうして得られた発光素子の発光強度は実施の形態1の素子のさらに3倍以上であり、きわめて高輝度のものであった。
【0043】
<実施の形態3>
実施の形態1においては、(001)面より7.3度傾けたシリコン基板上に有機金属を用いた気相成長法を用いた発光素子構造の作製を行なったが、分子線エピタキシー(MBE)法による成長法によって作製することも可能であった。本実施の形態では、実施の形態1のMOCVD成長工程を以下のMBE成長工程に変更した。
【0044】
Ga、Al、Inソースとしてはそれぞれ金属Ga,Al,Inを用いた。またNのソースとしてはNH3を用いた。
【0045】
洗浄したシリコン基板1をMBE装置内に導入し、高真空中、約1100℃の高温でクリーニングを行なう。
【0046】
その後、800℃でNH3と金属Al、Inを導入して、約20nmの厚みのAl0.85In0.15N層10を成長する。
【0047】
続いて、同じ温度で、金属Alの供給を停止し、金属Ga、Inをそれぞれ導入し、約300nmの厚さのシリコンドープGa0.92In0.08N第一のクラッド層2を成長する。
【0048】
その後、金属Al、In、Ga供給を停止して、基板温度を760℃までまで降温した後、多重量子井戸(MQW)からなる発光層3を成長する。
【0049】
上記発光層の成長が終了した後、最後の障壁層と同じ温度で、金属Gaを金属Al,Inおよびp型ドーピング原料ガスであるMgを導入し50nm厚のp型Al0.20Ga0.75In0.05Nキャリアブロック層4を成長する。キャリアブロック層4の成長が終了すると、同じ成長温度において、金属Alの供給を停止し、80nm厚のp型Ga0.9In0.1N第二のクラッド層5の成長を行ない発光素子構造の成長を終了する。以上のようにMBE法の後、p型Ga0.9In0.1N層からなる第二のクラッド層の上面に透明電極16を、さらにその上の一部にボンディング電極17を、Si基板下面に電極15を形成し、本実施の形態の発光素子が完成する。
【0050】
<実施の形態4>
実施の形態1では、Si(111)面が、エッチャントを用いたエッチング方法(湿式エッチング)により容易に形成される性質を利用し、シリコン主面から約62度傾斜した溝斜面を得ていた。こうして得られた斜面は、いわゆる結晶ファセットであり、加工精度が安定しているだけでなく、平坦性にも優れており、窒化物半導体を成長させる下地として優れている。しかしながら、本発明の適用範囲はこれだけに限られるものではない。発明者の数々の実験より、(001)面より7.3度傾けたシリコン基板を主面として用いるだけでなく、他の面においてもシリコン主面に実施の形態1と同様に、部分的にマスク52を施し、さらにエッチングの温度、速度を変えることで、主面に対して62度からなる傾斜溝を形成することが可能となった。
【0051】
そこで、その面を用い検討を行なった場合、同様の結果が得られた。つまり、実施の形態1と同じように、GaN(1−101)面が、基板主面とほぼ平行になるような結晶成長が可能であり、このような成長を続ける結果、平坦なGaN(1−101)面を表面にもつ連続した結晶膜が得られた。GaNは配向性の強い結晶であり通常の方法では、主面に垂直にc軸配向し、よって得られる結晶はC面を主面とするものしか得られずC面とは異なる面を有する結晶を得ることは困難であったが、本発明により、GaN(1−101)面を表面にもつ結晶が容易に得られるようになった。
【0052】
<実施の形態5>
本発明の半導体素子の製造方法についてさらに具体的に説明する。
【0053】
(001)面より[0−1−1]方向に7.3°オフした傾けたシリコン基板に、図4の通り、ファセット形成用のシリコン酸化膜もしくはシリコン窒化膜からなる厚さ100nmのマスク52を、スパッタ法等の製膜技術、さらに、フォトリソグラフィーの技術を用い、Si[01−1]方向に延伸したストライプ状パターンをもって形成する。その後、図5の通り、希釈したKOH水溶液によって(111)ファセット面61を斜面に有する溝をエッチング形成する。このとき、溝の形状自体は、V字もしくは底の領域が平坦になっている変形のV字等の形状を持ち、もう一方の斜面は、(1−1−1)ファセット面となる。なお、シリコン基板がオフ基板であるために、V字の形状は左右対称でなく、(111)斜面は基板主面に対して約62°傾斜した面であるが、(1−1−1)斜面は同約47°傾斜した面である。この基板をスパッタ装置内で傾けた状態で設置することで(111)ファセット面61には膜がつかないように、製膜を行い、(1−1−1)ファセット面も覆うようにシリコン酸化膜もしくはシリコン窒化膜からなるマスク52を施し、図6の通りとする。これを、窒化物半導体膜作成用の基板とする。図8に、この際のSi基板とファセット面等の方位関係について示した。
【0054】
そして、この処理を行ったSi基板に、MOCVD法を用い成長を行う。このSiオフ基板上に、AlInN中間層の成長を行い、続いてGaNの成長を行なうことで、図7(a)〜(d)のような成長過程を経て、連続膜からなるGaN基板を作製することが可能となる。結晶成長は(111)ファセット上から結晶成長が開始する(a)。成長する窒化物半導体は、斜面に対して<0001>方向が垂直に配向する。成長した結晶の上面には、基板主面にほぼ平行にGaN(1−101)面が現れ、そのため、成長途中の段階ではストライプ方向に伸びた三角柱のような形状の結晶となる(b)。さらに成長が進むにしたがって、三角柱の径は大きくなり、ついには隣接する三角柱状結晶同士が接触するようになる(c)。またさらに成長を続けると、分離していた各三角柱状結晶は合体し、表面に平坦なGaN(1−101)面をもったGaN結晶膜が得られることになる(d)。
【0055】
成長初期に用いたこの中間層としてはAlInN中間層、AlGaN中間層、AlGaInN中間層を用いても同様の結果が得られた。
【0056】
ここでは、上記所要の(001)面シリコンオフ基板を用い、(111)ファセット面を主面から62°傾斜した斜面として用いたが、KOHのエッチャント濃度、温度を制御することで(111)の代わりに、(211)からなるSiファセット面をエッチングにより形成することもできる。この場合、(2−1−1)面から[100]方向に8.6°オフしたシリコン基板上に、[01−1]方向に延伸したストライプ状溝を作成することで(211)ファセット面を主面から62°傾斜した斜面として形成することが出来、これによっても上記同様な表面が平坦なGaN結晶膜が得られた。
【0057】
これは窒化物半導体結晶が、この(211)ファセット面に対しても垂直軸をc軸として、成長が行われ、この場合にも、(211)面から62°の角度の関係を有するSiオフ基板を用いることで、同様な平坦なGaN基板が得られるものと考えられる。
【0058】
このように本発明では、Si基板を用いた場合、窒化物半導体膜は基板に対してc軸配向の結晶成長が行われやすく、ファセットと基板のオフ角の関係が62°からなる基板を用いることで、平坦な窒化物半導体の(1−101)ファセット面を有す結晶膜を用いることができる。
【0059】
このようにして得られた連続膜からなる窒化物半導体膜上に、実施の形態1と同様にして図2の通りの半導体発光素子を形成することでSi基板上への高輝度の半導体発光素子の作製が可能となった。こうして得られた半導体発光素子は、その発光層(活性層)が(1−101)面を主面として有している。これは、従来、サファイア基板、SiC基板、Si(111)基板を用いて形成されていた素子が(0001)を主面としていたのと異なっている。ウルツ鉱構造結晶である窒化物半導体の(0001)を主面としていた薄膜は、その主面に平行な方向では、バンド構造的に等価であるが、本発明のように(1−101)面を主面とした薄膜は、その主面に平行な方向もバンド構造的に等価ではない。よって、本発明を応用した発光素子は、発光層(活性層)に平行な方向のバンドの縮退が解けており、よって、発光効率が高く、また、半導体レーザ素子に応用した場合に格段の低閾値を実現することが出来る。
【0060】
<実施の形態6>
実施の形態5においては、図7(d)に示される成長過程までを経て、連続膜からなる窒化物半導体膜を形成し、その上に、半導体発光素子を作製したが、本実施例の形態においては、成長過程(a)から(b)の過程、すなわち、個々の三角柱形状の結晶体が合体しない状態で各窒化物半導体層の結晶成長を終え、図9の通りに示すように、個々の三角柱形状の結晶体に半導体発光素子を別個に形成して、個別に発光素子を発光させることを可能とするものである。
【0061】
素子の構成としては、Si基板上に形成したファセット面61に順次積層されたn−AlGaInN中間層10、n-GaN下地層11、n−GaInNからなる第一のクラッド層2,InxGa1-xNからなる発光層3,p−AlGaInNからなるキャリアブロック層4、p−GaInNからなる第二のクラッド層5が順に積層された構造を有する。さらに、シリコン基板下面には電極15が、第二のクラッド層5の上面には透明電極16が設けられ、透明電極16の上面の一部には、ボンディング電極17が設けられている。
【0062】
<実施の形態7>
実施の形態1ないし4の説明では、Si基板に設けたストライプ溝の片側の斜面にのみ、窒化物半導体を成長させることを説明したが、本実施の形態では両サイドの斜面を主面からの所定のオフ角度を有するものとして形成し、図10に示す通り、両サイドのSi斜面に、実施の形態6の説明と同様に個々の半導体発光素子を形成した。
【0063】
上記実施の形態では、主に、半導体素子としてLEDである半導体発光素子をとりあげて説明したが、本発明の適用範囲はこれに限られるものではなく、半導体レーザ素子に適用してもよく、また上記手法を用い、AlGaN層からなる高抵抗層を介し、Siドープを行なったGaN層を成長させ作製を行なった膜にソース、ドレイン、ゲートからなる電極を作製したGaN系MESFET(Metal semiconductor Field effect transistor)、さらにはGaNチャネル層上にSiの変調ドープを行なったGaN系MODFET(Modulation dope Field effect transistor)にも適用でき、これらにおいては各層の平坦性を向上できることからが、チャネル層界面の急峻性が良く、凹凸散乱によるチャネル層内を走行する電子の移動度の向上が実現でき、その遮断周波数などで電気的特性の良好な半導体素子が得られると共に、Si基板との窒化物半導体層との間の導電性を確保することができることから、Si基板上にも一体に素子を形成し、集積化した半導体素子回路を製造することが出来るようになる。
【0064】
以上のように本発明の実施の形態について説明を行なったが、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0065】
【発明の効果】
本発明によれば、シリコン基板上に作製する窒化物半導体素子に関し、シリコン基板の主面より62度傾斜した面、シリコン基板(001)面を[01−1]軸のまわりで7.3度回転した面、もしくは、これらの面から任意の方向に3度以内の範囲で傾いた面を用いることで、(1−101)エピタキシャル面を有する極めて平坦な高品質結晶膜を得ることが可能となり、そのエピタキシャル面を用いることで界面の急峻な、優れた光電特性を有する半導体素子を提供することが可能となった。
【図面の簡単な説明】
【図1】 窒化物半導体膜の(1−101)ファセット面を形成するための概念図である。
【図2】 本発明の実施の形態の発光素子を示す断面図である。
【図3】 本発明に用いた基板窒化物半導体膜の関係を示す図である。
【図4】 本発明の化合物半導体の製造方法を説明するための図である。
【図5】 本発明の化合物半導体の製造方法を説明するための図である。
【図6】 本発明の化合物半導体の製造方法を説明するための図である。
【図7】 本発明の化合物半導体の製造方法を説明するための図である。
【図8】 実施の形態5のSi基板における結晶方位関係を説明するための図である。
【図9】 実施の形態6の半導体発光素子を示す断面図である。
【図10】 実施の形態7の半導体発光素子を示す断面図である。
【符号の説明】
1 Si(001)オフ基板、2 n−GaInNからなる第一のクラッド層、3 ノンドープInGaN発光層、4 p−AlGaInキャリアブロック層、5 p−GaInNからなる第二のクラッド層、10 n−AlGaInN層、11 GaN下地層、15 電極、16 透明電極、17 ボンディング電極、52 マスク(シリコン酸化膜、もしくはシリコン窒化膜)、53 窒化物半導体結晶、60 シリコンの(001)面、61 シリコンの(111)ファセット面、70 窒化物半導体の(1−101)ファセット面、71 窒化物半導体の(0001)ファセット面、72 連続膜の状態になった窒化物半導体の(1−101)面、80 窒化物半導体のc軸、81 窒化物半導体の成長進行方向。
[0001]
BACKGROUND OF THE INVENTION
The present invention provides a nitride semiconductor device using, for example, a substrate having a (111) plane of silicon using a substrate rotated by 7.3 ± 3 degrees around the [01-1] axis from the silicon substrate (001) plane. Is formed by etching technique, and crystal growth of the nitride semiconductor film is performed on the groove, so that the semiconductor film has a (1-101) plane as a plane orientation, and The present invention relates to a method for manufacturing the substrate.
[0002]
[Prior art]
Up to now, using nitride semiconductor materials composed of GaN, InN, AlN and mixed crystal semiconductors thereof, sapphire substrate, GaN substrate, SiC substrate or silicon (111) substrate is used.xGa1-xA light emitting element using an N crystal as a light emitting layer is manufactured. In particular, since a Si substrate having a large area and a constant quality can be obtained at a low cost as compared with other substrates, it is expected that the light-emitting element can be manufactured at a low cost by employing this. .
[0003]
[Problems to be solved by the invention]
However, when a nitride semiconductor is grown using a silicon (111) substrate, a nitride semiconductor film having a C-plane as a growth surface can be obtained, but this epitaxial semiconductor film has not been very good in flatness at the atomic level. .
[0004]
For example, an n-type cladding layer and a quantum well type In on these substratesxGa1-xWhen a light-emitting layer made of N and a p-type cladding layer are stacked to produce a semiconductor device with a fine structure, the non-flatness of the film causes the thickness of the light-emitting layer and the In composition to be non-uniform. Only a semiconductor light emitting device having an emission spectrum with a wide half-value width of 40 nm was obtained. Moreover, only the light output of such a light emitting element was inferior compared with the element on a sapphire substrate or a SiC substrate.
[0005]
Also, using these substrates, a GaN-based MESFET (Metal semiconductor) in which an electrode composed of a source, a drain and a gate is fabricated on a film obtained by growing a Si-doped GaN layer through a high resistance layer composed of an AlGaN layer. Field effect transistor), and also in GaN-based MODFET (Modulation dope Field effect transistor) in which Si is doped on the GaN channel layer, because of its low flatness, the channel layer interface has poor steepness. The mobility of electrons traveling in the channel layer is lowered by scattering, and a semiconductor element having good electrical characteristics with respect to the cutoff frequency or the like cannot be obtained.
[0006]
The present invention solves the above problems. That is, the present invention provides a high quality, flatness using a silicon substrate in order to increase the steepness by improving the flatness at the atomic level and improve the photoelectric characteristics of the device in the nitride semiconductor laminated structure. It is an object of the present invention to provide crystal growth of an excellent nitride epitaxial film.
[0007]
[Means for Solving the Problems]
  In one aspect, a semiconductor device according to the present invention includes a silicon substrate and a general formula In formed on the main surface of the silicon substrate.xGayAlzN (provided that x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and a silicon substrate, The compound semiconductor layer is formed on the inclined surface, the groove having a surface inclined by 62 degrees from the main surface or a surface inclined in an arbitrary direction from this surface within 3 degrees as an inclined surface.The axis perpendicular to the slope is the c-axis of the compound semiconductor layer, and the growth surface of the compound semiconductor layer is a (1-101) facet plane.The
[0008]
  In another aspect, the semiconductor device according to the present invention has the general formula InxGayAlzN (however, x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and the compound semiconductor layer has a (100) plane. [01-1] It is formed using a silicon substrate having a principal surface composed of a surface rotated by 7.3 degrees around the axis, or a surface inclined within 3 degrees in any direction from this surface. The silicon substrate includes a groove having a (111) plane as a slope, and the compound semiconductor layer is formed on the slope.The axis perpendicular to the slope is the c-axis of the compound semiconductor layer, and the growth surface of the compound semiconductor layer is a (1-101) facet plane.The
[0009]
  The <0001> direction of the compound semiconductor layer is substantially perpendicular to the slope.NaIncidentally, having the (1-101) plane as the plane orientation means that the plane orientation of the main surface of the compound semiconductor layer is substantially the (1-101) plane.
[0010]
The semiconductor element is a semiconductor light emitting element having a light emitting layer (active layer), the compound semiconductor layer includes the light emitting layer (active layer), and the light emitting layer (active layer) has a (1-101) plane. As the plane orientation.
[0011]
  In one aspect, a method for manufacturing a semiconductor device according to the present invention includes the following steps. On the main surface of the silicon substrate, a groove having a surface inclined by 62 degrees from the main surface or a surface inclined in an arbitrary direction within 3 degrees from this surface as an inclined surface is formed. On this slope, the general formula InxGayAlzA compound semiconductor layer represented by N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) is formed.Then, crystal growth of the compound semiconductor layer proceeds with the axis perpendicular to the slope as the c-axis of the compound semiconductor film, and the (1-101) facet plane of the compound semiconductor layer is formed as a plane.
[0012]
  In another aspect, the method for manufacturing a semiconductor element according to the present invention includes the following steps. A silicon substrate having a principal surface constituted by a surface rotated by 7.3 degrees around the [01-1] axis or a surface within a range tilted within 3 degrees in any direction from this surface. A groove having a (111) plane as a slope is formed on the main surface. On this slope, the general formula AlxGayInzA compound semiconductor layer represented by N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) is formed.Then, crystal growth of the compound semiconductor layer proceeds with the axis perpendicular to the slope as the c-axis of the compound semiconductor film, and the (1-101) facet plane of the compound semiconductor layer is formed as a plane.
[0013]
A plurality of the grooves may be provided on the Si substrate, and the compound semiconductor layers formed from the slopes of the grooves may be combined according to crystal growth.
[0014]
A step of removing the silicon substrate after forming the compound semiconductor layer may be provided.
[0015]
  In the method for manufacturing a semiconductor substrate according to the present invention, the main surface of the silicon substrate is a surface inclined by 62 degrees from the main surface, or a surface inclined within 3 degrees in any direction from this surface. Forming a plurality of grooves having a general formula In on the slopexGayAlzA step of forming a compound semiconductor crystal represented by N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and a compound semiconductor formed from the slope of each groove A step of obtaining a continuous film-like compound semiconductor crystal by further growing and combining the crystals, and a semiconductor comprising the compound semiconductor crystal after removing the silicon substrate after obtaining the film-like compound semiconductor crystal Obtaining a substrate.Then, the growth of the compound semiconductor crystal proceeds with the axis perpendicular to the slope as the c-axis of the compound semiconductor crystal, and the (1-101) facet plane of the compound semiconductor crystal is formed as a plane.
[0016]
GaN is a crystal with a strong orientation, and in a normal method, it is c-axis oriented perpendicular to the main surface, and as a result, a crystal having a C surface as the main surface is obtained. It was difficult to obtain a crystal having a plane different from the C plane.
[0017]
Therefore, for example, with respect to a substrate rotated by 7.3 degrees around the [01-1] axis from the silicon substrate (001) surface, or a surface inclined within a range of 3 degrees in any direction from this surface In particular, SiO252, and the SiO2Etching is performed on the opening portion having no mask made of 52 to form a groove having a (111) facet surface 61 having a relationship of 62 degrees from the off-substrate (main surface) 60, and a nitride system is formed on the surface. It has been derived from a number of experiments conducted by the inventors that the semiconductor film is grown epitaxially, with the (1-101) facet surface 70 of the GaN-based semiconductor used as the growth surface.
[0018]
The facet surface 70 is a surface having extremely excellent flatness, and a nitride semiconductor film having high flatness at the atomic level was obtained by performing growth using this substrate.
[0019]
Furthermore, in this case, by tilting the c-axis of the GaN film, the difference in thermal expansion coefficient between the silicon substrate and this substrate is reduced, so that cracks are less likely to occur,
As described above, when the (1-101) facet surface 70 is used as a growth surface of the semiconductor light emitting device, the electric field generated by the piezoelectric effect at the well and barrier layer interface in the active layer is reduced by inclining the C axis. As a result, the carrier recombination probability of the electron-hole pair is increased, resulting in an increase in luminous efficiency.
[0020]
Therefore, using this film, a semiconductor light emitting device made of an AlGaInN-based nitride semiconductor in the shape of the semiconductor film was manufactured, and its characteristics were measured. As a result, a semiconductor light emitting device having a narrow full width at half maximum of 15 nm in the emission spectrum was obtained because the active layer was extremely flat and the fluctuation of the layer thickness was small.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described below with reference to embodiments.
[0022]
<Embodiment 1>
FIG. 1 is a conceptual diagram for forming a (1-101) facet surface 70 of a nitride semiconductor film in the present embodiment, and FIG. 2 is a schematic cross-sectional view showing the structure of the nitride semiconductor light emitting device. The nitride semiconductor light emitting device of the present embodiment is partially formed on the 7.3 ° (001) Si off substrate 1 in the [0-1-1] direction.252, and the SiO2Etching is performed on the portion having no mask made of 52 to form a groove having the (111) facet surface 61 of 62 degrees from the off-substrate (main surface) 60, and from the facet surface 61, the following As described, the n-AlGaInN layer 10 is sequentially flattened and stacked, the first cladding layer 2 made of n-GaInN, and In.xGa1-xThe light emitting layer 3 is made of N, the carrier block layer 4 is made of p-AlGaInN, and the second cladding layer 5 is made of p-GaInN. Furthermore, an electrode 15 is provided on the lower surface of the silicon substrate, a transparent electrode 16 is provided on the upper surface of the second cladding layer 5, and a bonding electrode 17 is provided on a part of the upper surface of the transparent electrode 16. In FIG. 2, SiO2The structure of the mask 52 and the groove is omitted.
[0023]
InxGa1-xN light emitting layer is GaxIn1-xBy changing the composition x of N, the wavelength of interband emission can be emitted from ultraviolet to red, but in this embodiment, the composition of the Ga solid phase is X = 0.82 and emitted in blue To do. Magnesium-doped p-conducting type second cladding layer 5 has a high resistance. Therefore, even if a current, that is, holes are injected only from the bonding electrode 17 into one end of the second cladding layer 5, the current density may not be uniform over the entire area of the light emitting layer 3. Therefore, a thin film transparent electrode 16 is provided between the electrode 17 and the second cladding layer 5 over almost the entire surface of the second cladding layer 5, and more light can be extracted from this portion. A metal may be used for the electrode 15 connected to the n-conductivity type silicon substrate, and it is desirable to include any of Al, Ti, Zr, Hf, V, and Nb. For the transparent electrode 16 connected to the p-conductivity-type GaN second cladding layer 5, a metal having a thickness of 20 nm or less may be used. Ta, Co, Rh, Ni, Pd, Pt, Cu, Ag, Au It is desirable to include any of the following.
[0024]
Next, the manufacturing method of the light emitting element of this embodiment is demonstrated, also referring FIG.
First, the silicon substrate is cleaned, and a silicon oxide film or a silicon nitride film 52 is deposited thereon to a thickness of 100 nm using a sputtering or CVD technique. Thereafter, by performing a photolithographic technique, the silicon oxide film or the silicon nitride film is partially removed in a stripe shape. Further, a groove having a Si (111) facet surface 61 is formed on the wafer by acid etching such as buffered hydrofluoric acid. This groove is a stripe-shaped groove extending in the Si [01-1] direction. As shown in FIG. 1, the (111) facet surface 61 has a relationship of 62 degrees with the main surface 60 of the silicon substrate having the predetermined plane orientation. This surface can be easily formed by appropriately adjusting the temperature of a conventionally known acid etchant and appropriately adjusting the etching rate. It can also be easily formed by using an alkali etchant such as KOH. Further, in order to preferentially perform crystal growth from the predetermined (111) facet surface 61 on the groove and the surface of the Si substrate, the region other than the exposed region is made of silicon nitride, silicon oxide or the like. It is preferable to mask with a material that suppresses the growth of the nitride semiconductor thereon.
[0025]
Then, a nitride semiconductor film is grown on the substrate under the following growth conditions using MOCVD (metal organic chemical vapor deposition).
[0026]
When this substrate is used, crystal growth proceeds with the axis perpendicular to the facet surface 61 having a relation of 62 degrees from the silicon substrate as the c-axis of the nitride semiconductor film as shown in FIG. The (1-101) facet surface of the semiconductor film is formed as a plane 70.
[0027]
The silicon substrate used here was tilted 7.3 ° [0-1-1] from the (001) plane, that is, rotated by 7.3 degrees around the [01-1] axis from the (001) plane. The plane 60 has a plane 60, and the plane 70 can have substantially the same plane orientation as the main surface 60 of the silicon substrate. Even when tilted in an arbitrary direction within 3 degrees from this plane, an extremely flat GaN plane having a substantially (1-101) plane was obtained. As shown in FIG. 1, a nitride semiconductor film may be grown only on the trench, and a light emitting device structure may be formed continuously on the (1-101) facet surface 70 of the nitride semiconductor film. When film growth is continued, crystal growth proceeds gradually as shown in the left to right diagrams in FIG. 3, and a semiconductor light emitting device can be formed on the continuous film. In the present embodiment, an element is formed on the continuous film thus obtained.
[0028]
First, the silicon substrate 1 having grooves formed by the process described above is introduced into an MOCVD apparatus, and hydrogen (H2) Cleaning is performed at a high temperature of about 1100 ° C. in an atmosphere.
[0029]
After that, N as carrier gas2NH at 800 ° C. while flowing 10 l / min.ThreeAnd trimethylaluminum (TMA), trimethylindium (TMI), SiHFour(Silane) gas was introduced at 5 l / min., 10 μmol / min., 17 μmol / min. 0.1 μmol / min., Respectively, and silicon-doped Al having a thickness of about 10 nm.0.85In0.15N layer 10 is grown.
[0030]
Subsequently, at the same temperature, the supply of TMA was stopped, and trimethylgallium (TMG), TMI, SiHFour(Silane) gas was introduced at about 20 μmol / min., 100 μmol / min., 0.05 μmol / min., Respectively, and silicon-doped Ga having a thickness of about 3 microns.0.92In0.0 8N first clad layer 2 is grown.
[0031]
As a result, the groove is filled and further adjacent to Ga.0.92In0.08N first cladding layers 2 are connected to each other, and a Ga substrate having a flat (1-101) surface 70 on a Si substrate.0.92In0.08An N first cladding layer 2 is formed.
[0032]
The first cladding layer 2 may be formed as a GaN film by raising the growth temperature after depositing the AlInN intermediate layer 10, but by using a GaInN cladding layer that contains In but does not contain Al. Therefore, low temperature growth was possible without raising the growth temperature to high temperature, and in this case, the generation of cracks was small.
[0033]
Thereafter, the supply of TMA, TMI, and TMG was stopped, the substrate temperature was lowered to 760 ° C., and trimethylindium (TMI), which is an indium raw material, was introduced at 6.5 μmol / min., And TMG was introduced at 2.8 μmol / min. And In0.18Ga0.82A 3 nm thick well layer made of N is grown. Thereafter, the temperature is raised again to 850 ° C., TMG is introduced at 14 μmol / min, and a barrier layer made of GaN is grown. Similarly, the growth of the well layer and the barrier layer is repeated to grow the light emitting layer 3 composed of four pairs of multiple quantum wells (MQW).
[0034]
After the growth of the light emitting layer is completed, at the same temperature as the last barrier layer, TMG is 11 μmol / min., TMA is 1.1 μmol / min., TMI is 40 μmol / min. Pentadienyl magnesium (Cp2Mg) was flowed at 10 nmol / min., 50 nm thick p-type Al0.20Ga0.75In0.05N carrier block layer 4 is grown. When the growth of the carrier block layer 4 is completed, the supply of TMA is stopped at the same growth temperature, and the p-type Ga having a thickness of 80 nm is stopped.0.9In0.1The growth of the light emitting device structure is completed by growing the N second cladding layer 5. When growth is complete, TMG, TMI and Cp2After stopping the supply of Mg, it is cooled to room temperature and taken out from the MOCVD apparatus. Then p-type Ga0.9In0.1The transparent electrode 16 is formed on the upper surface of the second cladding layer made of the N layer, the bonding electrode 17 is formed on a part of the transparent electrode 16, and the electrode 15 is formed on the lower surface of the Si substrate, whereby the light emitting device of this embodiment is completed.
[0035]
And the characteristic of the produced semiconductor element was measured. As a result, a semiconductor light emitting device having a narrow full width at half maximum of 15 nm in the emission spectrum was obtained because the active layer was extremely flat and the fluctuation of the layer thickness was small. In addition, the emission intensity was 10 times or more as compared with the element formed on the Si (111) substrate which is the prior art.
[0036]
<Embodiment 2>
In the first embodiment, the light emitting element structure is directly fabricated on a silicon substrate inclined 7.3 degrees from the (001) plane. This silicon off substrate is used as a base substrate for fabricating a GaN substrate. It was also possible to fabricate a semiconductor element using a flat GaN substrate obtained by removing.
[0037]
Using MOCVD (metal organic chemical vapor deposition), GaN is once grown on this Si off substrate using an AlN intermediate layer. However, similar results were obtained even when an AlInN or AlGaN intermediate layer was used for this intermediate layer.
[0038]
The substrate is introduced into an HVPE (hydride VPE) apparatus. N2Carrier gas and NHThreeThe substrate temperature is raised to about 1050 ° C. while flowing 5 l / min. Thereafter, GaCl is introduced at 100 cc / min on the substrate to start the growth of a GaN thick film. GaCl is generated by flowing HCl gas through Ga metal maintained at about 850 ° C. In addition, impurities can be arbitrarily doped during growth by flowing an impurity gas by using an impurity doping line that is individually connected to the vicinity of the substrate. In this example, for the purpose of doping Si, at the same time as starting growth, monosilane (SiHFour) 200 nmol / min. (Si impurity concentration approx. 3.8x10)18cm-3) To grow a Si-doped GaN film.
[0039]
By the above method, growth was performed for 8 hours, and GaN having a total thickness of about 350 μm was grown on the Si substrate. After the growth, the Si substrate is removed by polishing or etching to obtain a very flat GaN substrate having a (1-101) plane. Thus, according to the present embodiment, a GaN substrate having a (1-101) plane on the surface can be obtained.
[0040]
Then, after this cleaned GaN substrate is introduced into the MOCVD apparatus, the substrate temperature is raised to 760 ° C. on the GaN substrate, and trimethylindium (TMI) as an indium raw material is 6.5 μmol / min., TMG. Then, a well layer having a thickness of 3 nm made of In0.18Ga0.72N is grown. Thereafter, the temperature is raised again to 850 ° C., TMG is introduced at 14 μmol / min, and a barrier layer made of GaN is grown. Similarly, the growth of the well layer and the barrier layer is repeated to grow the light emitting layer 3 composed of four pairs of multiple quantum wells (MQW).
[0041]
After the growth of the light emitting layer is completed, at the same temperature as the last barrier layer, TMG is 11 μmol / min., TMA is 1.1 μmol / min., TMI is 40 μmol / min. Pentadienyl magnesium (Cp2Mg) was flowed at 10 nmol / min., 50 nm thick p-type Al0.20Ga0.75In0.05N carrier block layer 4 is grown. When the growth of the carrier block layer 4 is completed, the supply of TMA is stopped at the same growth temperature, and the p-type Ga having a thickness of 80 nm is stopped.0.9In0.1The growth of the light emitting device structure is completed by growing the N second cladding layer 5. When growth is complete, TMG, TMI and Cp2After stopping the supply of Mg, it is cooled to room temperature and taken out from the MOCVD apparatus. Then p-type Ga0.9In0.1The transparent electrode 16 is formed on the upper surface of the second clad layer made of the N layer, the bonding electrode 17 is formed on a part of the transparent electrode 16, and the electrode 15 is formed on the lower surface of the GaN substrate, whereby the light emitting device of this embodiment is manufactured. It was.
[0042]
As described above, an extremely flat GaN substrate having a (1-101) plane 70 is manufactured using a Si substrate as a starting substrate, and then a semiconductor device is manufactured, whereby a semiconductor light emitting device having a narrow half-value width of 15 nm in the emission spectrum. was gotten. Further, the light emission intensity of the light-emitting element thus obtained was three times or more that of the element of Embodiment 1, and was extremely high in luminance.
[0043]
<Embodiment 3>
In Embodiment 1, a light-emitting element structure using a vapor phase growth method using an organic metal was manufactured on a silicon substrate inclined by 7.3 degrees from the (001) plane. Molecular beam epitaxy (MBE) It was also possible to produce it by the growth method. In the present embodiment, the MOCVD growth process of the first embodiment is changed to the following MBE growth process.
[0044]
Metals Ga, Al, and In were used as Ga, Al, and In sources, respectively. NH as a source of NThreeWas used.
[0045]
The cleaned silicon substrate 1 is introduced into the MBE apparatus, and cleaning is performed at a high temperature of about 1100 ° C. in a high vacuum.
[0046]
Then NH at 800 ° CThreeAnd Al and In are introduced and Al is about 20 nm thick.0.85In0.15N layer 10 is grown.
[0047]
Subsequently, at the same temperature, the supply of metal Al was stopped, and metal Ga and In were introduced, respectively, and a silicon-doped Ga having a thickness of about 300 nm.0.92In0.08N first clad layer 2 is grown.
[0048]
Thereafter, the supply of the metals Al, In, and Ga is stopped, the substrate temperature is lowered to 760 ° C., and then the light emitting layer 3 composed of multiple quantum wells (MQW) is grown.
[0049]
After the growth of the light emitting layer is completed, at the same temperature as the last barrier layer, metal Ga is introduced into the metal Al, In and Mg as the p-type doping source gas, and the p-type Al having a thickness of 50 nm0.20Ga0.75In0.05N carrier block layer 4 is grown. When the growth of the carrier block layer 4 is completed, the supply of metal Al is stopped at the same growth temperature, and the p-type Ga having a thickness of 80 nm is stopped.0.9In0.1The growth of the light emitting device structure is completed by growing the N second cladding layer 5. As described above, after the MBE method, p-type Ga0.9In0.1The transparent electrode 16 is formed on the upper surface of the second cladding layer made of the N layer, the bonding electrode 17 is formed on a part of the transparent electrode 16, and the electrode 15 is formed on the lower surface of the Si substrate, whereby the light emitting device of this embodiment is completed.
[0050]
<Embodiment 4>
In the first embodiment, the groove slope inclined by about 62 degrees from the silicon main face is obtained by utilizing the property that the Si (111) face is easily formed by an etching method using an etchant (wet etching). The slope obtained in this way is a so-called crystal facet, which not only has stable processing accuracy but also excellent flatness and is excellent as a base for growing a nitride semiconductor. However, the scope of application of the present invention is not limited to this. According to many experiments by the inventor, not only the silicon substrate tilted 7.3 degrees from the (001) plane is used as the main surface, but the other surfaces are also partially formed on the silicon main surface as in the first embodiment. By applying the mask 52 and further changing the etching temperature and speed, it becomes possible to form an inclined groove of 62 degrees with respect to the main surface.
[0051]
Therefore, the same result was obtained when the study was conducted using this aspect. That is, as in the first embodiment, crystal growth is possible so that the GaN (1-101) plane is substantially parallel to the substrate main surface. As a result of continuing such growth, flat GaN (1 A continuous crystal film having a −101) plane was obtained. GaN is a crystal with strong orientation, and in a normal method, it is c-axis oriented perpendicular to the main surface, and as a result, a crystal having only a C plane as the main plane can be obtained and has a plane different from the C plane. However, according to the present invention, a crystal having a GaN (1-101) plane on the surface can be easily obtained.
[0052]
<Embodiment 5>
The method for manufacturing a semiconductor device of the present invention will be described more specifically.
[0053]
As shown in FIG. 4, a mask 52 having a thickness of 100 nm made of a silicon oxide film or a silicon nitride film for facet formation is formed on a tilted silicon substrate 7.3 ° off in the [0-1-1] direction from the (001) plane. Is formed with a stripe pattern extending in the Si [01-1] direction by using a film forming technique such as a sputtering method and a photolithography technique. After that, as shown in FIG. 5, a groove having a (111) facet surface 61 on the inclined surface is formed by etching with diluted KOH aqueous solution. At this time, the shape of the groove itself has a V shape or a deformed V shape with a flat bottom region, and the other inclined surface is a (1-1-1) facet surface. Since the silicon substrate is an off-substrate, the V-shape is not bilaterally symmetric, and the (111) slope is a surface inclined about 62 ° with respect to the substrate main surface. The slope is a surface inclined about 47 °. By placing this substrate in an inclined state in the sputtering apparatus, a film is formed so that the (111) facet surface 61 does not stick to the film, and (1-1-1) silicon oxide is also formed so as to cover the facet surface. A mask 52 made of a film or a silicon nitride film is applied as shown in FIG. This is a substrate for forming a nitride semiconductor film. FIG. 8 shows the orientation relationship between the Si substrate and the facet plane at this time.
[0054]
Then, growth is performed on the Si substrate subjected to this treatment using the MOCVD method. An AlInN intermediate layer is grown on this Si off substrate, followed by growth of GaN, thereby producing a GaN substrate composed of a continuous film through the growth process as shown in FIGS. It becomes possible to do. Crystal growth starts on the (111) facet (a). The growing nitride semiconductor is oriented in the <0001> direction perpendicular to the slope. On the top surface of the grown crystal, a GaN (1-101) plane appears almost in parallel with the main surface of the substrate. Therefore, in the middle of the growth, the crystal is shaped like a triangular prism extending in the stripe direction (b). As the growth proceeds further, the diameter of the triangular prism increases, and finally the adjacent triangular prism crystals come into contact with each other (c). If the growth is further continued, the separated triangular columnar crystals are united to obtain a GaN crystal film having a flat GaN (1-101) plane on the surface (d).
[0055]
Similar results were obtained even when an AlInN intermediate layer, an AlGaN intermediate layer, or an AlGaInN intermediate layer was used as the intermediate layer used in the initial stage of growth.
[0056]
Here, the required (001) plane silicon off substrate is used, and the (111) facet plane is used as a slope inclined by 62 ° from the main surface. However, by controlling the etchant concentration and temperature of KOH, (111) Alternatively, the Si facet surface made of (211) can be formed by etching. In this case, a (211) facet plane is created by creating a stripe-shaped groove extending in the [01-1] direction on a silicon substrate off 8.6 ° in the [100] direction from the (2-1-1) plane. Can be formed as a slope inclined by 62 ° from the main surface, and a GaN crystal film having a flat surface similar to the above can also be obtained.
[0057]
This is because the nitride semiconductor crystal is grown with the vertical axis of the (211) facet plane as the c-axis, and also in this case, Si off having an angle of 62 ° with respect to the (211) plane. It is considered that a similar flat GaN substrate can be obtained by using the substrate.
[0058]
As described above, in the present invention, when the Si substrate is used, the nitride semiconductor film is likely to undergo c-axis oriented crystal growth with respect to the substrate, and a substrate having a relation between the facet and the off angle of the substrate of 62 ° is used. Thus, a crystal film having a (1-101) facet plane of a flat nitride semiconductor can be used.
[0059]
On the nitride semiconductor film formed of the continuous film thus obtained, a semiconductor light emitting device as shown in FIG. 2 is formed in the same manner as in the first embodiment, so that a high brightness semiconductor light emitting device on the Si substrate is formed. Can be made. In the semiconductor light emitting device thus obtained, the light emitting layer (active layer) has the (1-101) plane as a main surface. This is different from the conventional case where an element formed using a sapphire substrate, SiC substrate, or Si (111) substrate has (0001) as the main surface. A thin film having a main surface of nitride semiconductor (0001), which is a wurtzite structure crystal, is equivalent in band structure in a direction parallel to the main surface, but the (1-101) plane as in the present invention. In the thin film having the main surface, the direction parallel to the main surface is not equivalent in band structure. Therefore, the light-emitting element to which the present invention is applied is free from degeneration of the band in the direction parallel to the light-emitting layer (active layer). Therefore, the light-emitting element has high emission efficiency and is extremely low when applied to a semiconductor laser element. A threshold can be realized.
[0060]
<Embodiment 6>
In the fifth embodiment, a nitride semiconductor film made of a continuous film is formed through the growth process shown in FIG. 7D, and a semiconductor light emitting device is fabricated thereon. In FIG. 9, the crystal growth of each nitride semiconductor layer is completed in the growth processes (a) to (b), that is, in the state where the individual triangular prism-shaped crystals are not united, and as shown in FIG. A semiconductor light emitting element is separately formed on the triangular prism-shaped crystal body, and the light emitting element can be made to emit light individually.
[0061]
The structure of the element is as follows: n-AlGaInN intermediate layer 10, n-GaN underlayer 11, first cladding layer 2 made of n-GaInN, and In stacked on layered facets 61 formed on a Si substrate.xGa1-xThe light emitting layer 3 is made of N, the carrier block layer 4 is made of p-AlGaInN, and the second cladding layer 5 is made of p-GaInN. Furthermore, an electrode 15 is provided on the lower surface of the silicon substrate, a transparent electrode 16 is provided on the upper surface of the second cladding layer 5, and a bonding electrode 17 is provided on a part of the upper surface of the transparent electrode 16.
[0062]
<Embodiment 7>
In the description of the first to fourth embodiments, it has been described that the nitride semiconductor is grown only on one slope of the stripe groove provided in the Si substrate. However, in this embodiment, the slopes on both sides are separated from the main surface. As shown in FIG. 10, each semiconductor light emitting element was formed on the Si slopes on both sides in the same manner as described in the sixth embodiment.
[0063]
In the above embodiment, the semiconductor light emitting element which is an LED is mainly described as the semiconductor element. However, the scope of the present invention is not limited to this and may be applied to a semiconductor laser element. Using the above technique, a GaN-based MESFET (Metal semiconductor Field effect) in which an electrode composed of a source, a drain and a gate is fabricated on a film obtained by growing a Si-doped GaN layer through a high resistance layer composed of an AlGaN layer. transistor), and further to a GaN-based MODFET (Modulation Dope Field Effect Transistor) in which Si is doped on the GaN channel layer. In these, the flatness of each layer can be improved. The mobility of electrons traveling in the channel layer due to uneven scattering is improved, and the cutoff frequency is As a result, a semiconductor device with good electrical characteristics can be obtained, and the conductivity between the Si substrate and the nitride semiconductor layer can be ensured. Thus, it is possible to manufacture the semiconductor element circuit.
[0064]
Although the embodiment of the present invention has been described above, the embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, and includes meanings equivalent to the terms of the claims and all modifications within the scope.
[0065]
【The invention's effect】
The present invention relates to a nitride semiconductor device fabricated on a silicon substrate, and a surface inclined by 62 degrees from the main surface of the silicon substrate, the silicon substrate (001) plane being 7.3 degrees around the [01-1] axis. By using a rotated surface or a surface tilted within 3 degrees in any direction from these surfaces, it becomes possible to obtain a very flat high-quality crystal film having a (1-101) epitaxial surface. By using the epitaxial surface, it has become possible to provide a semiconductor element having a sharp interface and excellent photoelectric characteristics.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram for forming a (1-101) facet surface of a nitride semiconductor film.
FIG. 2 is a cross-sectional view illustrating a light-emitting element according to an embodiment of the present invention.
FIG. 3 is a diagram showing a relationship of a substrate nitride semiconductor film used in the present invention.
FIG. 4 is a view for explaining the method for producing a compound semiconductor of the present invention.
FIG. 5 is a drawing for explaining the method for producing a compound semiconductor of the present invention.
FIG. 6 is a drawing for explaining the method for producing a compound semiconductor of the present invention.
FIG. 7 is a drawing for explaining the method for producing a compound semiconductor of the present invention.
FIG. 8 is a diagram for explaining the crystal orientation relationship in the Si substrate of the fifth embodiment.
FIG. 9 is a cross-sectional view showing a semiconductor light emitting element of a sixth embodiment.
FIG. 10 is a cross-sectional view showing a semiconductor light emitting element according to a seventh embodiment.
[Explanation of symbols]
1 Si (001) off-substrate, 2 1st cladding layer made of n-GaInN, 3 Non-doped InGaN light emitting layer, 4 p-AlGaIn carrier block layer, 5 Second cladding layer made of p-GaInN, 10 n-AlGaInN Layer, 11 GaN underlayer, 15 electrode, 16 transparent electrode, 17 bonding electrode, 52 mask (silicon oxide film or silicon nitride film), 53 nitride semiconductor crystal, 60 silicon (001) plane, 61 silicon (111) ) Facet plane, 70 (1-1101) facet plane of nitride semiconductor, 71 (0001) facet plane of nitride semiconductor, 72 (1-101) plane of nitride semiconductor in a continuous film state, 80 nitride C-axis of semiconductor, 81 Growth direction of nitride semiconductor.

Claims (9)

シリコン基板と、前記シリコン基板の主面上に形成された一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層とを有する半導体素子であって、前記シリコン基板は、前記シリコン基板の主面より、62度の傾斜した面か、もしくはこの面から任意の方向に3度以内の範囲で傾いた面を斜面として有する溝を備え、前記化合物半導体層は前記斜面上に形成され、前記斜面に対して垂直な軸は前記化合物半導体層のc軸であり、前記化合物半導体層の成長面は(1−101)ファセット面であることを特徴とする半導体素子。A silicon substrate and a general formula In x Ga y Al z N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) formed on the main surface of the silicon substrate. A silicon semiconductor substrate having a surface inclined by 62 degrees from the main surface of the silicon substrate, or in a range within 3 degrees in any direction from the surface. A groove having an inclined surface as an inclined surface, the compound semiconductor layer is formed on the inclined surface, an axis perpendicular to the inclined surface is a c-axis of the compound semiconductor layer, and a growth surface of the compound semiconductor layer is (1-101) semiconductor device characterized facet der Rukoto. 一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層を有する半導体素子において、前記化合物半導体層が、(100)面を[01−1]軸のまわりで7.3度回転した面、もしくは、この面から任意の方向に3度以内傾けた範囲にある面で構成される主面を有するシリコン基板を用いて形成され、前記シリコン基板は、(111)面を斜面として有する溝を備え、前記化合物半導体層は前記斜面上に形成され、前記斜面に対して垂直な軸は前記化合物半導体層のc軸であり、前記化合物半導体層の成長面は(1−101)ファセット面であることを特徴とする半導体素子。In a semiconductor element having a compound semiconductor layer represented by the general formula In x Ga y Al z N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), the compound semiconductor A principal surface composed of a layer rotated by 7.3 degrees around the (01-1) axis about the (100) plane, or a plane within a range tilted within 3 degrees in any direction from this plane. The silicon substrate includes a groove having a (111) plane as an inclined surface, the compound semiconductor layer is formed on the inclined surface, and an axis perpendicular to the inclined surface is the compound semiconductor. a c-axis of the layer, the growth surface of the compound semiconductor layer is a semiconductor device characterized (1-101) facet der Rukoto. 前記化合物半導体層の<0001>方向は前記斜面に略垂直であることを特徴とする、請求項1または請求項2に記載の半導体素子。  The semiconductor element according to claim 1, wherein a <0001> direction of the compound semiconductor layer is substantially perpendicular to the inclined surface. 前記半導体素子は、発光層を有する半導体発光素子であり、
前記化合物半導体層は前記発光層を含み、
該発光層は(1−101)面を成長面として有することを特徴とする請求項1または請求項2に記載の半導体素子。
The semiconductor element is a semiconductor light emitting element having a light emitting layer,
The compound semiconductor layer includes the light emitting layer,
The semiconductor device according to claim 1 , wherein the light emitting layer has a (1-101) plane as a growth plane.
シリコン基板の主面に、該主面より62度の傾斜した面か、もしくはこの面から任意の方向に3度以内の範囲で傾いた面を斜面として有する溝を形成する工程と、
前記斜面上に一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層を形成する工程とを備え
前記斜面に垂直な軸を化合物半導体膜のc軸として前記化合物半導体層の結晶成長が進行し、前記化合物半導体層の(1−101)ファセット面が平面として形成されることを特徴とする、半導体素子の製造方法。
Forming a groove having, on the main surface of the silicon substrate, a surface inclined by 62 degrees from the main surface, or a surface inclined within a range of 3 degrees or less in any direction from the surface;
Forming a compound semiconductor layer represented by the general formula In x Ga y Al z N (x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) on the slope; equipped with a,
Crystal growth of the compound semiconductor layer proceeds with an axis perpendicular to the slope as a c-axis of the compound semiconductor film, and a (1-101) facet plane of the compound semiconductor layer is formed as a plane. Device manufacturing method.
(100)面を[01−1]軸のまわりで7.3度回転した面もしくはこの面から任意の方向に3度以内傾けた範囲内にある面で構成される主面を有するシリコン基板の前記主面に、(111)面を斜面として有する溝を形成する工程と、
前記斜面上に一般式AlxGayInzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層を形成する工程とを備え、
前記斜面に垂直な軸を化合物半導体膜のc軸として前記化合物半導体層の結晶成長が進行し、前記化合物半導体層の(1−101)ファセット面が平面として形成されることを特徴とする、半導体素子の製造方法。
A silicon substrate having a principal surface constituted by a surface rotated by 7.3 degrees around the [01-1] axis or a surface within a range tilted within 3 degrees in any direction from this surface. Forming a groove having a (111) plane as a slope in the main surface;
Forming a compound semiconductor layer represented by the general formula Al x Ga y In z N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) on the slope; With
Crystal growth of the compound semiconductor layer proceeds with an axis perpendicular to the slope as a c-axis of the compound semiconductor film, and a (1-101) facet plane of the compound semiconductor layer is formed as a plane. Device manufacturing method.
前記溝はSi基板上に複数設けられてなり、前記各溝の斜面上から形成された前記化合物半導体層を、結晶成長にしたがって合体させることを特徴とする請求項または請求項に記載の半導体素子の製造方法。The said groove | channel is provided with two or more on Si substrate, The said compound semiconductor layer formed from on the slope of each said groove | channel is united according to crystal growth, The Claim 5 or Claim 6 characterized by the above-mentioned. A method for manufacturing a semiconductor device. 前記化合物半導体層形成後に、前記シリコン基板を除去する工程を備えることを特徴とする請求項に記載の半導体素子の製造方法。The method for manufacturing a semiconductor device according to claim 7 , further comprising a step of removing the silicon substrate after forming the compound semiconductor layer. シリコン基板の主面に、該主面より62度の傾斜した面か、もしくはこの面から任意の方向に3度以内の範囲で傾いた面を斜面として有する溝を複数形成する工程と、
前記斜面上に一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体結晶を形成する工程と、
前記各溝の斜面上から形成された化合物半導体結晶を、さらに成長して合体させることにより、連続した膜状の化合物半導体結晶を得る工程と、
前記膜状の化合物半導体結晶を得た後、前記シリコン基板を除去し、該化合物半導体結晶からなる半導体基板を得る工程とを備え
前記斜面に垂直な軸を化合物半導体結晶のc軸として前記化合物半導体結晶の成長が進行し、前記化合物半導体結晶の(1−101)ファセット面が平面として形成されることを特徴とする、半導体基板の製造方法。
Forming a plurality of grooves on the main surface of the silicon substrate, each having a surface inclined by 62 degrees from the main surface, or a surface inclined within a range of 3 degrees in any direction from the surface;
Forming a compound semiconductor crystal represented by the general formula In x Ga y Al z N (x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) on the slope; ,
The step of obtaining a continuous film-like compound semiconductor crystal by further growing and uniting the compound semiconductor crystal formed from the slope of each groove,
After obtaining the film-like compound semiconductor crystal, removing the silicon substrate, obtaining a semiconductor substrate made of the compound semiconductor crystal ,
The growth of the compound semiconductor crystal proceeds with the axis perpendicular to the slope as the c-axis of the compound semiconductor crystal, and the (1-101) facet plane of the compound semiconductor crystal is formed as a plane. Manufacturing method.
JP2001112821A 2000-12-15 2001-04-11 Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate Expired - Lifetime JP4743989B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001112821A JP4743989B2 (en) 2000-12-15 2001-04-11 Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate
US10/021,677 US6635901B2 (en) 2000-12-15 2001-12-12 Semiconductor device including an InGaAIN layer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000382320 2000-12-15
JP2000382320 2000-12-15
JP2000-382320 2000-12-15
JP2001112821A JP4743989B2 (en) 2000-12-15 2001-04-11 Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2002246646A JP2002246646A (en) 2002-08-30
JP4743989B2 true JP4743989B2 (en) 2011-08-10

Family

ID=26605927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001112821A Expired - Lifetime JP4743989B2 (en) 2000-12-15 2001-04-11 Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate

Country Status (1)

Country Link
JP (1) JP4743989B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307113B2 (en) 2002-03-19 2009-08-05 宣彦 澤木 Semiconductor light emitting device and manufacturing method thereof
JP3905824B2 (en) 2002-11-25 2007-04-18 大阪府 Single crystal gallium nitride localized substrate and manufacturing method thereof
JP2007056164A (en) 2005-08-25 2007-03-08 Univ Nagoya Substrate for luminescent layer formation, luminant and luminescent substance
JP4844596B2 (en) * 2008-07-03 2011-12-28 住友電気工業株式会社 Method for fabricating group III nitride light emitting device and method for fabricating epitaxial wafer
JP4835662B2 (en) * 2008-08-27 2011-12-14 住友電気工業株式会社 Method for fabricating nitride-based semiconductor light-emitting device and method for fabricating epitaxial wafer
JP5789782B2 (en) 2010-05-20 2015-10-07 パナソニックIpマネジメント株式会社 Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
JP5649514B2 (en) 2011-05-24 2015-01-07 株式会社東芝 Semiconductor light emitting device, nitride semiconductor layer, and method for forming nitride semiconductor layer
JP2014078590A (en) * 2012-10-10 2014-05-01 Tokyo Electron Ltd Semiconductor element manufacturing method and semiconductor element
GB2527045B (en) * 2014-06-09 2018-12-19 Seren Photonics Ltd Fabrication of semi-polar crystal structures
WO2016132746A1 (en) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 THIN-FILM SUBSTRATE, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR, DEPOSITION APPARATUS, DEPOSITION METHOD AND GaN TEMPLATE

Also Published As

Publication number Publication date
JP2002246646A (en) 2002-08-30

Similar Documents

Publication Publication Date Title
US6635901B2 (en) Semiconductor device including an InGaAIN layer
JP4307113B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3815335B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3139445B2 (en) GaN-based semiconductor growth method and GaN-based semiconductor film
JP3760997B2 (en) Semiconductor substrate
US20140127848A1 (en) Nitride semiconductor light-emittting device and process for producing the same
US6030849A (en) Methods of manufacturing semiconductor, semiconductor device and semiconductor substrate
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP4412827B2 (en) Nitride semiconductor thick film substrate
JPWO2003025263A1 (en) Nitride semiconductor substrate, method of manufacturing the same, and semiconductor optical device using the same
JP2002217115A (en) Crystal film, crystal substrate, and semiconductor device
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
JP3733008B2 (en) III-N compound semiconductor device
JP4260276B2 (en) Semiconductor device and manufacturing method thereof
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
JP4734786B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP4743989B2 (en) Semiconductor device, method for manufacturing the same, and method for manufacturing a semiconductor substrate
JP4424840B2 (en) III-N compound semiconductor device
JP3884969B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
KR100728132B1 (en) Light-emitting diode using current spreading layer
JP2003124576A (en) Nitride semiconductor substrate and its growing method
JP3753369B2 (en) Nitride semiconductor light emitting device
JP2004165550A (en) Nitride semiconductor element
JP4712241B2 (en) Semiconductor laser device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4743989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term